JP2018041988A - 半導体装置 - Google Patents

Abstract

【課題】半導体基板のエッチングに伴い半導体基板に付着した意図しない不純物の除去を確実ならしめ、半導体基板の不純物の濃度プロファイルを精緻に設計することが可能な半導体装置を提供する。
【解決手段】Ｎ型導電型のシリコン基板と、シリコン基板の表面に形成されたシリコン基板の厚さ方向に流れる電流を制御する能動素子と、自己整合的なエッチングにより鏡面加工されたシリコン基板の裏面に形成された、裏面に近接する領域の単位体積当たりのリンの濃度が、Ｐ型不純物の単位体積当たりの濃度の１／５以下であるＰ型導電型の第１の半導体領域と、を備える。
【選択図】図３

Description

本発明は、半導体装置に関する。

ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal-Oxide- Semiconductor Field-Effect Transistor）、ダイオード等、半導体ウエハ（基板）の厚さ方向に電流を流す電力用半導体装置、つまり半導体基板の裏面に電極を有する電力用半導体装置では、半導体基板の厚さそのものによる抵抗成分が無視できない。そのため、半導体基板の厚さに起因する半導体装置のオン特性あるいはオフ特性の劣化等を回避するように、半導体基板に薄化加工を施し、半導体基板の厚さをより薄くすることが求められている。

特許文献１には、ＩＧＢＴ等の電力用半導体装置における上記半導体基板の薄化加工において、表面構造が形成された半導体基板の裏面に対してバックグラインド等による機械的な研削を行った後、機械的な研削で発生した加工歪みを除去するためにウエットエッチング等の化学的な研削を行う技術事項が開示されている。

また、特許文献２には、表面構造が形成された後のシリコン基板の裏面をウエットエッチングにより研削する場合の薬液として、弗酸、硝酸、硫酸、及びリン酸の混合薬液を用いる技術事項が開示されている。

さらに、特許文献３には、トレンチゲート型のＩＧＢＴの製造方法において、表面構造が形成された半導体基板の裏面にボロンを注入した後、レーザアニールを施すことにより注入されたボロンを活性化する技術事項が開示されている。

特開２０１２−１７４９５６号公報 特開２０１１−１５１３５０号公報 特開２０１１−２０４７１６号公報

上記のように、従来技術においては、表面構造を形成した後の半導体基板を裏面研削する技術事項、裏面研削によるダメージを受けた層を除去するために裏面をウエットエッチングする技術事項、裏面に注入した不純物を活性化するためのレーザアニールの技術事項がそれぞれ部分的に開示されている。

特許文献１に開示された裏面研削は、半導体基板を低抵抗化するための薄化加工における基本技術である。また、裏面ウエットエッチングは、バックグラインド等の機械的な研削により生じた半導体基板のダメージ層を除去し、例えば、薄化加工後の半導体基板の搬送作業における割れ防止のために必要となる技術事項である。

また、特許文献２に開示されたウエットエッチングの混合薬液では、硝酸（ＨＮＯ_３）でシリコン基板を酸化させ、弗酸（ＨＦ）でシリコン酸化物を除去することでエッチングが進行する。そして、混合薬液におけるリン酸（Ｈ_３ＰＯ_４）は、シリコン基板の凹凸を自己整合的（非等方的）に減少させる効果を有し、シリコン基板の強度を増す上で有用である。
つまり、リン酸が機械的な研削等で生じた凹凸の凹部に溜り凹部のエッチングレート（エッチング速度）を低下させ、凸部のエッチングレートとの間に差を生じさせることで平坦な鏡面仕上げとすることができる。
そして、鏡面仕上げされたシリコン基板の裏面は、蒸着やスパッタにより裏面金属電極を形成する上で理想的な状態となっている。

さらに、特許文献３に開示されたレーザアニールによるイオン注入された不純物の活性化は、局所的な不純物領域を形成しその濃度プロファイルを精緻に制御することができるので、半導体装置の高性能化のための濃度プロファイル設計を容易にする上で重要となる技術事項である。

上記の各文献に部分的に開示された、裏面研削、ウエットエッチング、及びレーザアニールの各工程は、ＩＧＢＴ等の半導体基板の厚さ方向に電流を流す電力用半導体装置において半導体基板を薄化加工する上での各課題を解決するものである。すなわち、半導体基板を薄化加工して低抵抗化し、薄化で強度の低下した半導体基板に対して対策を施し、さらに高性能化のための濃度プロファイル設計を容易にしている。
従って、従来技術においては、裏面研削、ウエットエッチング及びレーザアニールの一連の工程が、半導体基板の薄化処理において、基本的な工程となっている。

ところで、ＩＧＢＴについては、ターンオフ時のスイッチング損失（以下、「Ｅ_ｏｆｆ」と表記する場合がある。）を低減するという更なる技術の向上が求められている。ターンオフ時のスイッチング損失とは、ゲート電圧をオフにした瞬間にＩＧＢＴのエミッタ−コレクタ間に流れる電流に起因する損失である。

図１は、Ｖ_{ｃｅ（ｓａｔ）}−Ｅ_ｏｆｆ特性とコレクタ濃度との関係を示す概念図である。ここで、Ｖ_{ｃｅ（ｓａｔ）}は、飽和領域でのコレクタ−エミッタ間電圧である。同図に示すように、コレクタ濃度を低くすると、Ｖ_{ｃｅ（ｓａｔ）}は上昇するものの、Ｅ_ｏｆｆが減少する傾向にある。これは、コレクタ濃度を低くすると、Ｖ_{ｃｅ（ｓａｔ）}の上昇とはトレードオフの関係にあるものの、少数キャリアが抜けやすくなる効果が生じ、これがＥ_ｏｆｆの低減に寄与するためと考えられる。

このように、Ｅ_ｏｆｆを低減するためには、ＩＧＢＴのコレクタ領域の不純物濃度を下げる必要があり、特に次世代のＩＧＢＴでは、Ｐ型コレクタのＰ＋コレクタ濃度を５×１０^１７ａｔｏｍｓ／ｃｍ^３程度まで下げることが必須であるとされている。

一方、上記のように、リン酸は、半導体基板の薄化加工におけるウエットエッチングの薬液として必要不可欠なものとなっている。しかしながら、裏面ウエットエッチングが終了した段階では、エッチング薬液に含有されていたリンが半導体基板の表面に残留している。
このリンは通常のＤＩ（純水）洗浄では除去しきれず、当該リンが残留したまま次工程でレーザアニールによる不純物の活性化が行われるとそのリンがＮ型不純物として活性化されてしまう。そのため、Ｐ型コレクタの濃度プロファイルが設計値とずれ、半導体装置の特性を劣化させる要因となる。

図２は、実際の例として、シリコン基板を弗酸、硝酸、及びリン酸の混合薬液でウエットエッチングし、純水リンス洗浄後にレーザアニール処理を施した試料をＳＩＭＳ（Secondary Ion-microprobe Mass Spectrometer：二次イオン質量分析）により分析した結果を示すグラフである。
同図に示す例では、ウエットエッチングしたシリコン基板の裏面から約０．４μｍの深さにかけて、約２×１０^１７ａｔｏｍｓ／ｃｍ^３の濃度の意図しないリンが検出されている。

このことは、まず、ウエットエッチング工程で薬液に含まれるリンがシリコン基板の裏面に付着すること、そして、ウエットエッチング後の純水リンス洗浄では、ウエットエッチング工程でシリコン基板の裏面に付着した残留リンを除去しきれないことを示している。そして、シリコン裏面に付着して残留したリンは、その後のレーザアニール処理によって０．４μｍの深さまで拡散することを示している。

この約２×１０^１７ａｔｏｍｓ／ｃｍ^３のリン濃度は、Ｐ型コレクタの目標不純物（例えば、ボロン１１Ｂ^＋）濃度である５×１０^１７ａｔｏｍｓ／ｃｍ^３の４０％にもあたる。
このようにシリコン基板内に拡散したリンは、Ｎ型不純物として作用するので、例えばＩＧＢＴのＰ型コレクタにおけるＰ型不純物に対するカウンタードープとして機能し、ＩＧＢＴのＰ型コレクタの濃度の変動を促し、精緻な不純物濃度の設計の障害となり、ひいてはＥ_ｏｆｆ低減の妨げとなっていた。
従って、ウエットエッチング時に付着したリンをいかに確実に除去するかが、ＩＧＢＴのさらなる特性向上の上での課題となっている。

本発明は、上述した問題を解決するためになされたものであり、半導体基板のエッチングに伴い半導体基板に付着した意図しない不純物の除去を確実ならしめ、半導体基板の不純物の濃度プロファイルを精緻に設計することが可能な半導体装置を提供することを目的とする。

上記目的を達成するために、請求項１に記載の半導体装置は、Ｎ型導電型のシリコン基板と、前記シリコン基板の表面に形成された前記シリコン基板の厚さ方向に流れる電流を制御する能動素子と、自己整合的なエッチングにより鏡面加工された前記シリコン基板の裏面に形成された、前記裏面に近接する領域の単位体積当たりのリンの濃度が、Ｐ型不純物の単位体積当たりの濃度の１／５以下であるＰ型導電型の第１の半導体領域と、を備えるものである。

上記目的を達成するために、参考例に係る半導体装置の製造方法は、基板の表面に前記基板の厚さ方向に流れる電流を制御する能動素子を含む第１の半導体領域を形成する工程と、前記基板の裏面を研削する工程と、研削後の前記基板の裏面をリンを含む薬液によりエッチングする第１のエッチング工程と、第１のエッチング後の裏面を、前記第１のエッチングよりエッチングレートが低いエッチング方法でエッチングする第２のエッチング工程と、前記第２のエッチング後の前記基板の裏面から不純物を注入して前記電流が流れる第２の半導体領域を形成する工程と、を含むものである。

一方、上記目的を達成するために、参考例に係る半導体装置は、基板と、前記基板の表面に形成された前記基板の厚さ方向に流れる電流を制御する能動素子を含む第1の半導体領域と、前記基板の裏面から所定の距離の位置に単位体積当たりの濃度のピーク部を有するようにリンが注入された注入領域と、前記注入領域と前記基板の裏面との間に所定の導電型の不純物を注入しかつ所定の厚さで形成されると共に前記電流が流れる第２の半導体領域と、を含み、前記第２の半導体領域における単位体積当たりのリンの濃度が、前記第２の半導体領域における単位体積当たりの前記所定の導電型の不純物の濃度の１／１０以下であるものである。

また、上記目的を達成するために、参考例に係る半導体装置は、基板と、前記基板の表面に形成された前記基板の厚さ方向に流れる電流を制御する能動素子を含む第1の半導体領域と、前記基板の裏面から所定の距離の位置に単位体積当たりの濃度のピーク部を有するようにリンが注入された注入領域と、前記注入領域と前記基板の裏面との間に所定の導電型の不純物を注入して形成された前記電流が流れる第２の半導体領域と、を含み、前記第２の半導体領域における単位体積当たりのリンの濃度が、前記注入領域のピークの単位体積当たりのリンの濃度の１／５以下であると共に前記第２の半導体領域における単位体積当たりの前記所定の導電型の不純物の濃度は、５×１０^１７ａｔｏｍｓ／ｃｍ^３以下であるものである。

本発明によれば、半導体基板のエッチングに伴い半導体基板に付着した意図しない不純物の除去を確実ならしめ、半導体基板の不純物の濃度プロファイルを精緻に設計することが可能な半導体装置を提供することができる。

ＩＧＢＴのＶ_{ｃｅ（ｓａｔ）}−Ｅ_ｏｆｆ特性とコレクタ濃度との関係の一例を示すグラフである。 裏面ウエットエッチング後のリンの濃度の一例を示すグラフである。 実施の形態に係る半導体装置の一例を示す縦断面図である。 実施の形態に係る半導体装置の製造工程の一例を説明するためのフローチャートである。 実施の形態に係る半導体装置の製造工程の一例の説明に供する縦断面図である。 実施例１に係る半導体装置のリンの濃度を示すグラフである。 実施例２に係る半導体装置の不純物の濃度を示すグラフである。

図３に本実施の形態に係る半導体装置１０の縦断面図を示す。半導体装置１０は、半導体装置の一例としてのトレンチゲート構造のＩＧＢＴであり、トレンチゲート２４、ゲート酸化膜２２、Ｎ型エミッタ層１８、Ｐ型チャネル層２０、中間膜１６、表面金属電極１２、及び保護膜１３を含む基板の厚さ方向に流れる電流を制御する能動領域（絶縁ゲート構造）を備えている。また、該能動領域の下部には、Ｎ型基板２６、バッファ層（フィールド・ストップ層：ＦＳ層）２８、Ｐ型コレクタ層３０、及び裏面金属電極３２を備えている。Ｎ型基板２６は、一例として、シリコン基板を用いている。

半導体装置１０では、トレンチゲート２４に電圧を印加することでＰ型チャネル層２０を経由してＮ型エミッタ層１８からＮ型基板２６（ドリフト層として機能する）に電子が注入され、Ｐ型コレクタ層３０から正孔がＮ型基板２６に注入される。これにより、Ｎ型基板２６において伝導度変調効果が起こり、抵抗が大幅に減少して大電流を流すことが可能となる。この際バッファ層２８はＮ型基板２６中に広がった空乏層を止める機能を有している。

本実施の形態に係る半導体装置１０では、Ｎ型基板２６のエッチングに伴いＮ型基板２６に付着した意図しない不純物の除去を確実ならしめ、Ｐ型コレクタ層３０の不純物の濃度プロファイルが精緻に設計できるようにすることを目的としている。

次に、図４及び図５を用いて、本実施の形態に係る半導体装置の製造方法について説明する。
図４において、まず、工程４００でシリコン基板の表面に上記能動領域を形成する。
次に、工程４０２でシリコン基板の裏面を機械的に研削する。この研削は、例えば、インフィード式のグラインダ装置を用いて行うことができる。
次に、工程４０４で、研削後のシリコン基板の裏面をウエットエッチングする。このときのエッチング薬液は、例えば、弗酸、硝酸、及びリン酸を含む混合薬液を用いることができる。この混合薬液における各酸の役割は上述したとおりである。

次に、工程４０６で上記ウエットエッチングを施したシリコン基板の裏面を弗酸で洗浄する。
次に、工程４０８でシリコン基板の裏面に対しＳＣ−１洗浄を行う。このときの基板の断面を図５（ａ）に示す。
ここで、ＳＣ−１洗浄とは、アンモニア水及び過酸化水素水を含む洗浄液による洗浄であり、まず、シリコン基板の表面を過酸化水素水により酸化し、次にそのシリコン酸化物をアルカリであるアンモニアによりエッチングし、リフトオフによってシリコン酸化物に付着した各種パーテイクルを除去する洗浄方法である。

工程４０６の弗酸による洗浄、および工程４０８のＳＣ−１洗浄は、ウエットエッチングに伴うリン汚染の除去工程である。弗酸による洗浄及びＳＣ−１洗浄はともにエッチングレートを抑えたいわゆるライトエッチングで、工程４０４のウエットエッチングにより得られたシリコン基板裏面の平坦性を維持しつつ、シリコン基板裏面に付着したリンを除去するものである。

なお、弗酸による洗浄およびＳＣ−１洗浄は、一方だけでも少なからず効果が得られるので必ずしも両方を実施する必要はなく、許容できる残留リンの濃度に応じて、いずれか一方のみであってもよい。さらに、弗酸による洗浄とＳＣ−１洗浄はこの順序に行う必要もなく、ＳＣ−１洗浄した後に弗酸による洗浄を行ってもよい。

次に、工程４１０でＳＣ−１洗浄した後のシリコン基板の裏面からリン（３１Ｐ^＋）を数百ｋｅＶの加速エネルギーでイオン注入してバッファ層（フィールドストップ層）２８を形成する（図５（ｂ））。バッファ層２８は、Ｎ型基板２６の内部にリンの濃度のピークを有するように、つまり、概念的に言えば、例えば、図５（ｂ）中の’ｎ^＋’の表記の近傍にピークを有するように形成される。
次に、工程４１２でシリコン基板の裏面からボロン（１１Ｂ^＋）を数十ｋｅＶの加速エネルギーでイオン注入し、Ｐ型コレクタ層３０を形成する（図５（ｃ））。

次に、工程４１４で、工程４１２でイオン注入したボロンを活性化するために当該ボロンに対してレーザアニール処理を行う。
次に、工程４１６で、シリコン基板の裏面に裏面金属電極３２を形成して、本実施の形態に係る半導体装置（ＩＧＢＴ）１０が完成する（図５（ｄ））。
その後はダイシング等行って、適宜個別の半導体装置１０のチップに個片化する。

［実施例１］
シリコン基板を用いて次の４つの試料を作成し、レーザアニールを施した後ＳＩＭＳ分析してリン濃度を評価した。評価に用いたシリコン基板の裏面研削後の厚さは約１００μｍである。
＜試料１＞：裏面研削後のシリコン基板に従来のウエットエッチング処理を行った（すなわち、図４の製造工程の工程４０４を行った）。シリコンエッチング薬液としては、弗酸：硝酸：硫酸：リン酸：水＝１０％：３０％：２０％：２０％：２０％（体積比）の混合薬液であり、そのエッチングレートは、約２０μｍ／分である。また、エッチング時間を１分とし、シリコン基板を約８０μｍまで研削した。ウエットエッチング後の純水リンス洗浄時間は約６０秒とした。
＜試料２＞：上記従来のウエットエッチング処理を施した後のシリコン基板を１２０秒間純水リンス洗浄した（つまり従来の２倍の時間だけ純水リンス洗浄を行った）。
＜試料３＞：上記従来のウエットエッチング処理後のシリコン基板に弗酸（０．３％）による洗浄を施した。この弗酸による酸化膜エッチングのエッチングレートは約０．００２μｍ／分であり、エッチング時間は１分とした。
＜試料４＞：上記従来のウエットエッチング後のシリコン基板に、弗酸（０．３％）による洗浄及びＳＣ−１洗浄を施した。ＳＣ−１洗浄の薬液の混合比は、アンモニア（ＮＨ_４ＯＨ）：過酸化水素水（Ｈ_２Ｏ_２）：水（Ｈ_２Ｏ）＝１：１：１０（体積比）とし、そのシリコンのエッチングレートは約０．５ｎｍ／分であり、エッチング時間は１分とした。なお、弗酸（０．３％）による酸化膜エッチングのエッチングレート、及びエッチング時間は試料３と同様とした。

上記４つの試料についてのＳＩＭＳ分析の結果を図６に示す。同図において、（ａ）が試料１に、（ｂ）が試料２に、（ｃ）が試料３に、そして（ｄ）が試料４に各々対応するリン濃度である。

まず、図６（ａ）に示す従来のウエットエッチング処理による試料１では、エッチング面から深さ０．４μｍにかけて、１０^１７ａｔｏｍｓ／ｃｍ^３台の濃度のリンが存在する。
また、図６（ｂ）に示すウエットエッチング後の純水リンス洗浄時間を２倍にした試料２では、試料１よりわずかなリン濃度の低下がみられるものの、大きな差はない。従って、純水リンス洗浄のみではリンをほとんど除去することができないと考えられる。

次に、図６（ｃ）に示す弗酸による洗浄を追加した試料３では、リン濃度が１０^１５ａｔｏｍｓ／ｃｍ^３台となっており大幅なリンの低下がみられ、弗酸による残留リンの除去効果が確認された。しかしながら、完全にリンを除去するまでには至っていない。
次に、図６（ｄ）に示す弗酸による洗浄およびＳＣ−１洗浄をともに施した試料４では、リン濃度の測定値が、ＳＩＭＳのリン検出限界である１０^１４ａｔｏｍｓ／ｃｍ^３台となっており、リンがほぼ完全に除去されていることがわかる。

以上の評価結果から、リンを含む薬液でウエットエッチングした後、弗酸による洗浄、及びＳＣ−１洗浄を行うとほぼ完全に残留リンが除去されることがわかる。また、弗酸による洗浄およびＳＣ−１洗浄のいずれか一方でも、かなりの量の残留リンが除去されることもわかる。

［実施例２］
次に、実際のＩＧＢＴのサンプルを作成して、その不純物濃度を評価した。
まず、シリコン基板の表面に基板の厚さ方向に流れる電流を制御する能動領域を形成した後裏面研削を行い、上記試料４相当の処理、すなわち通常のウエットエッチング処理後に弗酸による洗浄処理およびＳＣ−１洗浄処理を施した。シリコン基板の厚さ、エッチング薬液、エッチングレート、エッチング時間等の条件は、試料４と同様とした。

そして、試料４相当の処理の完了したシリコン基板の裏面からリン（３１Ｐ＋）を６００ｋｅＶの加速エネルギーでイオン注入してバッファ層（フィールドストップ層）２８を形成した（図４の工程４１０）。バッファ層２８の厚さは、約１．５μｍとした。
続けて、シリコン基板の裏面からさらにボロン（１１Ｂ＋）を３０ｋｅＶの加速エネルギーでイオン注入し、Ｐ型コレクタ層３０を形成した（図４の工程４１２）。Ｐ型コレクタ層３０の厚さは、約０．２μｍとした。
その後、注入したボロンに対しレーザアニール処理を施した（図４の工程４１４）。

以上のようにして得られたサンプルのＳＩＭＳ分析の結果を図７に示す。
図７から明らかなように、本サンプルのリンの濃度（同図中‘Ｐ’で示されるグラフ）は、深さ約０．７μｍの位置にピーク値約１×１０^１７ａｔｏｍｓ／ｃｍ^３を有するほぼ目標どおりの正規分布に近い分布を示しており、弗酸による洗浄及びＳＣ−１洗浄によるリンの除去効果が確認できる。また、Ｐ型コレクタ層３０の厚み（約０．４μｍ）の範囲でのリン濃度は、１×１０^１６ａｔｏｍｓ／ｃｍ^３〜２×１０^１６ａｔｏｍｓ／ｃｍ^３程度の値を示しており、バッファ層２８内のピーク値１×１０^１７ａｔｏｍｓ／ｃｍ^３の１／５程度に抑えられていることがわかる。

実施例１の結果から、弗酸による洗浄及びＳＣ−１洗浄の双方とも施さない従来のウエットエッチングのみ行った前記試料１では、ウエットエッチングを行った裏面から０．４μｍの深さにかけて２×１０^１７ａｔｏｍｓ／ｃｍ^３程度のリンが存在していた。これは、次世代ＩＧＢＴで目標とされるＰ型コレクタの不純物濃度５×１０^１７ａｔｏｍｓ／ｃｍ^３の４０％にも相当する濃度である。このような多量のリンの残留は、ＩＧＢＴのＰ型コレクタの不純物濃度の変動を促し、例えば、Ｅ_ｏｆｆの値を大きく変動させる要因となる。

本サンプルでは、図７に示すように、上記Ｐ型コレクタ層３０のボロンの濃度（同図中‘Ｂ’で示されるグラフ）を３×１０^１７ａｔｏｍｓ／ｃｍ^３前後とした。従って、Ｐ型コレクタ層３０内のリンの濃度は、Ｐ型コレクタ内のＰ型不純物であるボロンの濃度の１／１０程度となっていることがわかる。このように１桁程度の開きがあれば、Ｐ型コレクタ層３０内のリンがＰ型コレクタ層内のＰ型不純物（ボロン）に対して影響することは少なく、Ｐ型コレクタ層３０の不純物の濃度設計を精緻に行うことが可能となる。

以上の説明で明らかなように、本実施の形態に係る半導体装置１０によれば、半導体基板のエッチングに伴い半導体基板に付着した意図しない不純物の除去を確実ならしめ、半導体基板の不純物の濃度プロファイルを精緻に設計することが可能な半導体装置の製造方法、及び該製造方法により製造された半導体装置を提供することができる。

なお、弗酸による洗浄及びＳＣ−１洗浄によるリンの除去は、シリコン基板裏面のウエットエッチング後にするのが望ましいが、レーザアニール前に行ってもよいし、その両方でもよい。

また、上記実施の形態では、Ｐ型コレクタのＰ型不純物としてボロンを例示して説明したが、これに限られず、Ｇａ（ガリウム）など他のＰ型不純物を用いてもよい。

１０ 半導体装置
１２ 表面金属電極
１３ 保護膜
１６ 中間膜
１８ Ｎ型エミッタ層
２０ Ｐ型チャネル層
２２ ゲート酸化膜
２４ トレンチゲート
２６ Ｎ型基板
２８ バッファ層
３０ Ｐ型コレクタ層
３２ 裏面金属電極

Claims (7)

1. Ｎ型導電型のシリコン基板と、
   前記シリコン基板の表面に形成された前記シリコン基板の厚さ方向に流れる電流を制御する能動素子と、
   自己整合的なエッチングにより鏡面加工された前記シリコン基板の裏面に形成された、前記裏面に近接する領域の単位体積当たりのリンの濃度が、Ｐ型不純物の単位体積当たりの濃度の１／５以下であるＰ型導電型の第１の半導体領域と、
   を備える半導体装置。
2. 前記電流が前記第１の半導体領域を流れること、
   を特徴とする請求項１に記載の半導体装置。
3. 前記裏面がリンを含む薬液により自己整合的に鏡面加工されることを特徴とする請求項１または２に記載の半導体装置。
4. 前記第１の半導体領域は、前記裏面から０．４μｍ以下の距離の単位体積当たりのリンの濃度がＰ型不純物の単位体積当たりの濃度の１／５以下であることを特徴とする請求項１から３のいずれか１項に記載の半導体装置。
5. 前記単位体積当たりのリンの濃度が、前記第１の半導体領域のＰ型不純物の単位体積当たりの濃度の１／１０以下であることを特徴とする請求項１から４のいずれか１項に記載の半導体装置。
6. 前記単位体積当たりのリンの濃度が、５×１０^１７ａｔｏｍｓ／ｃｍ^３以下であることを特徴とする請求項１から５のいずれか１項に記載の半導体装置。
7. 前記シリコン基板の前記裏面から所定の距離の位置に単位体積当たりの濃度のピーク部を有するようにＮ型不純物が注入された注入領域を備えることを特徴とする請求項１から６のいずれか１項に記載の半導体装置。