JP2018041988A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2018041988A JP2018041988A JP2017242021A JP2017242021A JP2018041988A JP 2018041988 A JP2018041988 A JP 2018041988A JP 2017242021 A JP2017242021 A JP 2017242021A JP 2017242021 A JP2017242021 A JP 2017242021A JP 2018041988 A JP2018041988 A JP 2018041988A
- Authority
- JP
- Japan
- Prior art keywords
- concentration
- semiconductor device
- silicon substrate
- phosphorus
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
Abstract
【解決手段】N型導電型のシリコン基板と、シリコン基板の表面に形成されたシリコン基板の厚さ方向に流れる電流を制御する能動素子と、自己整合的なエッチングにより鏡面加工されたシリコン基板の裏面に形成された、裏面に近接する領域の単位体積当たりのリンの濃度が、P型不純物の単位体積当たりの濃度の1/5以下であるP型導電型の第1の半導体領域と、を備える。
【選択図】図3
Description
つまり、リン酸が機械的な研削等で生じた凹凸の凹部に溜り凹部のエッチングレート(エッチング速度)を低下させ、凸部のエッチングレートとの間に差を生じさせることで平坦な鏡面仕上げとすることができる。
そして、鏡面仕上げされたシリコン基板の裏面は、蒸着やスパッタにより裏面金属電極を形成する上で理想的な状態となっている。
従って、従来技術においては、裏面研削、ウエットエッチング及びレーザアニールの一連の工程が、半導体基板の薄化処理において、基本的な工程となっている。
このリンは通常のDI(純水)洗浄では除去しきれず、当該リンが残留したまま次工程でレーザアニールによる不純物の活性化が行われるとそのリンがN型不純物として活性化されてしまう。そのため、P型コレクタの濃度プロファイルが設計値とずれ、半導体装置の特性を劣化させる要因となる。
同図に示す例では、ウエットエッチングしたシリコン基板の裏面から約0.4μmの深さにかけて、約2×1017atoms/cm3の濃度の意図しないリンが検出されている。
このようにシリコン基板内に拡散したリンは、N型不純物として作用するので、例えばIGBTのP型コレクタにおけるP型不純物に対するカウンタードープとして機能し、IGBTのP型コレクタの濃度の変動を促し、精緻な不純物濃度の設計の障害となり、ひいてはEoff低減の妨げとなっていた。
従って、ウエットエッチング時に付着したリンをいかに確実に除去するかが、IGBTのさらなる特性向上の上での課題となっている。
図4において、まず、工程400でシリコン基板の表面に上記能動領域を形成する。
次に、工程402でシリコン基板の裏面を機械的に研削する。この研削は、例えば、インフィード式のグラインダ装置を用いて行うことができる。
次に、工程404で、研削後のシリコン基板の裏面をウエットエッチングする。このときのエッチング薬液は、例えば、弗酸、硝酸、及びリン酸を含む混合薬液を用いることができる。この混合薬液における各酸の役割は上述したとおりである。
次に、工程408でシリコン基板の裏面に対しSC−1洗浄を行う。このときの基板の断面を図5(a)に示す。
ここで、SC−1洗浄とは、アンモニア水及び過酸化水素水を含む洗浄液による洗浄であり、まず、シリコン基板の表面を過酸化水素水により酸化し、次にそのシリコン酸化物をアルカリであるアンモニアによりエッチングし、リフトオフによってシリコン酸化物に付着した各種パーテイクルを除去する洗浄方法である。
次に、工程412でシリコン基板の裏面からボロン(11B+)を数十keVの加速エネルギーでイオン注入し、P型コレクタ層30を形成する(図5(c))。
次に、工程416で、シリコン基板の裏面に裏面金属電極32を形成して、本実施の形態に係る半導体装置(IGBT)10が完成する(図5(d))。
その後はダイシング等行って、適宜個別の半導体装置10のチップに個片化する。
シリコン基板を用いて次の4つの試料を作成し、レーザアニールを施した後SIMS分析してリン濃度を評価した。評価に用いたシリコン基板の裏面研削後の厚さは約100μmである。
<試料1>:裏面研削後のシリコン基板に従来のウエットエッチング処理を行った(すなわち、図4の製造工程の工程404を行った)。シリコンエッチング薬液としては、弗酸:硝酸:硫酸:リン酸:水=10%:30%:20%:20%:20%(体積比)の混合薬液であり、そのエッチングレートは、約20μm/分である。また、エッチング時間を1分とし、シリコン基板を約80μmまで研削した。ウエットエッチング後の純水リンス洗浄時間は約60秒とした。
<試料2>:上記従来のウエットエッチング処理を施した後のシリコン基板を120秒間純水リンス洗浄した(つまり従来の2倍の時間だけ純水リンス洗浄を行った)。
<試料3>:上記従来のウエットエッチング処理後のシリコン基板に弗酸(0.3%)による洗浄を施した。この弗酸による酸化膜エッチングのエッチングレートは約0.002μm/分であり、エッチング時間は1分とした。
<試料4>:上記従来のウエットエッチング後のシリコン基板に、弗酸(0.3%)による洗浄及びSC−1洗浄を施した。SC−1洗浄の薬液の混合比は、アンモニア(NH4OH):過酸化水素水(H2O2):水(H2O)=1:1:10(体積比)とし、そのシリコンのエッチングレートは約0.5nm/分であり、エッチング時間は1分とした。なお、弗酸(0.3%)による酸化膜エッチングのエッチングレート、及びエッチング時間は試料3と同様とした。
また、図6(b)に示すウエットエッチング後の純水リンス洗浄時間を2倍にした試料2では、試料1よりわずかなリン濃度の低下がみられるものの、大きな差はない。従って、純水リンス洗浄のみではリンをほとんど除去することができないと考えられる。
次に、図6(d)に示す弗酸による洗浄およびSC−1洗浄をともに施した試料4では、リン濃度の測定値が、SIMSのリン検出限界である1014atoms/cm3台となっており、リンがほぼ完全に除去されていることがわかる。
次に、実際のIGBTのサンプルを作成して、その不純物濃度を評価した。
まず、シリコン基板の表面に基板の厚さ方向に流れる電流を制御する能動領域を形成した後裏面研削を行い、上記試料4相当の処理、すなわち通常のウエットエッチング処理後に弗酸による洗浄処理およびSC−1洗浄処理を施した。シリコン基板の厚さ、エッチング薬液、エッチングレート、エッチング時間等の条件は、試料4と同様とした。
続けて、シリコン基板の裏面からさらにボロン(11B+)を30keVの加速エネルギーでイオン注入し、P型コレクタ層30を形成した(図4の工程412)。P型コレクタ層30の厚さは、約0.2μmとした。
その後、注入したボロンに対しレーザアニール処理を施した(図4の工程414)。
図7から明らかなように、本サンプルのリンの濃度(同図中‘P’で示されるグラフ)は、深さ約0.7μmの位置にピーク値約1×1017atoms/cm3を有するほぼ目標どおりの正規分布に近い分布を示しており、弗酸による洗浄及びSC−1洗浄によるリンの除去効果が確認できる。また、P型コレクタ層30の厚み(約0.4μm)の範囲でのリン濃度は、1×1016atoms/cm3〜2×1016atoms/cm3程度の値を示しており、バッファ層28内のピーク値1×1017atoms/cm3の1/5程度に抑えられていることがわかる。
12 表面金属電極
13 保護膜
16 中間膜
18 N型エミッタ層
20 P型チャネル層
22 ゲート酸化膜
24 トレンチゲート
26 N型基板
28 バッファ層
30 P型コレクタ層
32 裏面金属電極
Claims (7)
- N型導電型のシリコン基板と、
前記シリコン基板の表面に形成された前記シリコン基板の厚さ方向に流れる電流を制御する能動素子と、
自己整合的なエッチングにより鏡面加工された前記シリコン基板の裏面に形成された、前記裏面に近接する領域の単位体積当たりのリンの濃度が、P型不純物の単位体積当たりの濃度の1/5以下であるP型導電型の第1の半導体領域と、
を備える半導体装置。 - 前記電流が前記第1の半導体領域を流れること、
を特徴とする請求項1に記載の半導体装置。 - 前記裏面がリンを含む薬液により自己整合的に鏡面加工されることを特徴とする請求項1または2に記載の半導体装置。
- 前記第1の半導体領域は、前記裏面から0.4μm以下の距離の単位体積当たりのリンの濃度がP型不純物の単位体積当たりの濃度の1/5以下であることを特徴とする請求項1から3のいずれか1項に記載の半導体装置。
- 前記単位体積当たりのリンの濃度が、前記第1の半導体領域のP型不純物の単位体積当たりの濃度の1/10以下であることを特徴とする請求項1から4のいずれか1項に記載の半導体装置。
- 前記単位体積当たりのリンの濃度が、5×1017atoms/cm3以下であることを特徴とする請求項1から5のいずれか1項に記載の半導体装置。
- 前記シリコン基板の前記裏面から所定の距離の位置に単位体積当たりの濃度のピーク部を有するようにN型不純物が注入された注入領域を備えることを特徴とする請求項1から6のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017242021A JP2018041988A (ja) | 2017-12-18 | 2017-12-18 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017242021A JP2018041988A (ja) | 2017-12-18 | 2017-12-18 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012280071A Division JP6265594B2 (ja) | 2012-12-21 | 2012-12-21 | 半導体装置の製造方法、及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018041988A true JP2018041988A (ja) | 2018-03-15 |
Family
ID=61626485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017242021A Pending JP2018041988A (ja) | 2017-12-18 | 2017-12-18 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018041988A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002314084A (ja) * | 2001-02-09 | 2002-10-25 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JP2004247593A (ja) * | 2003-02-14 | 2004-09-02 | Toshiba Corp | 半導体装置及びその製造方法 |
WO2011055691A1 (ja) * | 2009-11-06 | 2011-05-12 | 株式会社日立製作所 | 半導体装置の製造方法 |
JP2011166034A (ja) * | 2010-02-12 | 2011-08-25 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JP2012009603A (ja) * | 2010-06-24 | 2012-01-12 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
-
2017
- 2017-12-18 JP JP2017242021A patent/JP2018041988A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002314084A (ja) * | 2001-02-09 | 2002-10-25 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JP2004247593A (ja) * | 2003-02-14 | 2004-09-02 | Toshiba Corp | 半導体装置及びその製造方法 |
WO2011055691A1 (ja) * | 2009-11-06 | 2011-05-12 | 株式会社日立製作所 | 半導体装置の製造方法 |
JP2011166034A (ja) * | 2010-02-12 | 2011-08-25 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JP2012009603A (ja) * | 2010-06-24 | 2012-01-12 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6265594B2 (ja) | 半導体装置の製造方法、及び半導体装置 | |
US20240047200A1 (en) | Semiconductor device and method for manufacturing the same | |
US9748102B2 (en) | Semiconductor chip arrangement and method thereof | |
US9263529B2 (en) | Semiconductor device with vertically inhomogeneous heavy metal doping profile | |
JP2012238904A (ja) | 半導体装置およびその製造方法 | |
JPWO2016051970A1 (ja) | 半導体装置および半導体装置の製造方法 | |
CN109427563B (zh) | 碳化硅器件和用于制造碳化硅器件的方法 | |
JP4088011B2 (ja) | 半導体装置及びその製造方法 | |
US10770572B2 (en) | Lateral insulated-gate bipolar transistor and manufacturing method therefor | |
US8309409B2 (en) | Method for fabricating trench gate to prevent on voltage parasetic influences | |
CN115295613B (zh) | 一种快恢复二极管结构及其制造方法 | |
JP2018041988A (ja) | 半導体装置 | |
EP0723300A2 (en) | Semiconductor device with Schattky electrode | |
CN107452621B (zh) | 快恢复二极管及其制造方法 | |
JPH10116998A (ja) | 半導体装置およびその製造方法 | |
US20210167195A1 (en) | Vertical Power Semiconductor Device, Semiconductor Wafer or Bare-Die Arrangement, Carrier, and Method of Manufacturing a Vertical Power Semiconductor Device | |
US20230125859A1 (en) | Method of manufacturing a semiconductor device including ion implantation and semiconductor device | |
CN117766567A (zh) | 一种可控型二极管雪崩整型器及其制备方法 | |
JPH05226370A (ja) | 電界効果型トランジスタおよびその製法 | |
JPS618917A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190409 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20191023 |