JP2018033261A - Pulse generating circuit - Google Patents
Pulse generating circuit Download PDFInfo
- Publication number
- JP2018033261A JP2018033261A JP2016164946A JP2016164946A JP2018033261A JP 2018033261 A JP2018033261 A JP 2018033261A JP 2016164946 A JP2016164946 A JP 2016164946A JP 2016164946 A JP2016164946 A JP 2016164946A JP 2018033261 A JP2018033261 A JP 2018033261A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- pulse
- generation circuit
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明はパルス発生回路に関する。詳しくは、例えば誘電体バリア放電を行うためのパルス発生回路に係るものである。 The present invention relates to a pulse generation circuit. Specifically, for example, the present invention relates to a pulse generation circuit for performing dielectric barrier discharge.
オゾンは、フッ素に次ぐ強い酸化作用があり、殺菌、ウィルスの不活化、脱臭、脱色、有機物の除去などに利用されている。 Ozone has the strongest oxidizing action after fluorine, and is used for sterilization, virus inactivation, deodorization, decolorization, removal of organic substances, and the like.
このようなオゾンを発生させる方法の一つとして、誘電体バリア放電がある。誘電体バリア放電は、絶縁体である誘電体を介して気体に交流電圧を印加し、気体中に放電を起こすタイプの放電である。
交流電圧だと負荷の発熱が大きく、冷却が必要になるため、交流電圧の代わりにパルス状の電圧を印加し、負荷の発熱を抑えることが検討されている。
One method for generating ozone is dielectric barrier discharge. Dielectric barrier discharge is a type of discharge in which an alternating voltage is applied to a gas through a dielectric that is an insulator to cause a discharge in the gas.
Since the load generates a large amount of heat when it is an AC voltage and cooling is required, it has been studied to apply a pulse voltage instead of the AC voltage to suppress the heat generation of the load.
また、パルス状の電圧を印加するためのパルス発生回路として、従来、様々なものが提案されている。 Conventionally, various pulse generation circuits for applying a pulse voltage have been proposed.
例えば特許文献１には、図１１に示すようなパルス発生回路が記載されている。
すなわち、特許文献１に記載のパルス発生回路１００は、トランス１１２と、トランス１１２の一次側に接続された直流電源部１１４と、トランス１１２の二次側に接続された放電負荷１１６とを備える。
For example,
That is, the
また、特許文献１に記載のパルス発生回路１００は、トランス１１２の一次巻線１１８と直流電源部１１４との間に接続され、逆並列で接続されたダイオード１２０を有する半導体スイッチ１２２と、半導体スイッチ１２２をオン／オフ制御して、半導体スイッチ１２２のオン動作とオフ動作とを繰り返す駆動回路１２４とを備える。
In addition, the
また、直流電源部１１４は、直流電源１２６とコンデンサ１２８（容量Ｃ１）とが並列に接続されて構成されている。
また、半導体スイッチ１２２は、ダイオード１２０が内蔵されたＳｉＣ−ＭＯＳＦＥＴ１３２を有する。
The DC
The
また、駆動回路１２４は、半導体スイッチ１２２をオン／オフ制御するための制御信号Ｓｃを生成する制御信号生成回路１３４と、バッファ１３６とを有する。
In addition, the
また、半導体スイッチ１２２のゲートには、制御信号生成回路１３４からの制御信号Ｓｃがバッファ１３６を介してゲート電圧Ｖｇとして印加され、半導体スイッチ１２２のオンおよびオフが制御される。
Further, the control signal Sc from the control
また、放電負荷１１６は、トランス１１２の二次側に接続された一対の電極と、一対の電極の間に介在する処理空間とで構成され、これに予備容量を接続することが好ましい旨が特許文献１に記載されている。
In addition, the
しかしながら、特許文献１に記載のパルス発生回路において予備容量を接続しても、予備容量に余分な電圧が残ってしまい、放電負荷に付与する高電圧パルスにテールが付いて、時間が経つと放電負荷を破損させてしまうので、正常な放電を行うことができなくなる。
However, even if a spare capacitor is connected in the pulse generation circuit described in
本発明は、以上の点に鑑みて創案されたものであり、負荷を破損させるおそれがないパルス発生回路を提供することを目的とする。 The present invention has been made in view of the above points, and an object of the present invention is to provide a pulse generation circuit that does not cause damage to a load.
上記の目的を達成するために、本発明のパルス発生回路は、電圧を昇圧可能な昇圧トランスと、充電可能な第１のコンデンサと、制御信号に基づいてオンおよびオフにする制御が可能であり、かつ、前記第１のコンデンサに充電された電圧を前記昇圧トランスの１次側巻線へ送出可能なトランジスタと、前記昇圧トランスの２次側巻線と電気的に接続されており、かつ、同昇圧トランスから送出された電流で充電可能な第２のコンデンサと、該第２のコンデンサと電気的に接続されており、かつ、同第２のコンデンサに充電された電圧を外部へパルス状に出力可能な出力端子と、前記第２のコンデンサと電気的に接続されており、かつ、前記出力端子から出力されたパルス状電圧の値が所定の値に達した場合に、同第２のコンデンサに充電された電圧を減少可能な磁気スイッチとを備える。 In order to achieve the above object, the pulse generation circuit of the present invention can be controlled to be turned on and off based on a control signal, a step-up transformer capable of boosting a voltage, a first capacitor capable of being charged, and a control signal. And a transistor capable of sending a voltage charged in the first capacitor to a primary side winding of the step-up transformer, and a secondary side winding of the step-up transformer, and electrically connected, and A second capacitor that can be charged with a current sent from the step-up transformer, and a voltage that is electrically connected to the second capacitor and charged to the second capacitor is pulsed to the outside. When the output terminal capable of outputting and the second capacitor are electrically connected and the value of the pulse voltage output from the output terminal reaches a predetermined value, the second capacitor Charged to And and a magnetic switch which can reduce the voltage.
ここで、電圧を昇圧可能な昇圧トランスによって、電圧を高くすることができる。 Here, the voltage can be increased by a step-up transformer capable of boosting the voltage.
また、第２のコンデンサと電気的に接続されており、かつ、出力端子から出力されたパルス状電圧の値が所定の値に達した場合に、第２のコンデンサに充電された電圧を減少可能な磁気スイッチによって、第２のコンデンサに余分な電圧が残り難いため、発生させた高電圧パルスにテールが付かず、出力端子から出力される電圧のパルス幅を短くすることができる。 Moreover, when the value of the pulse voltage output from the output terminal reaches a predetermined value when electrically connected to the second capacitor, the voltage charged in the second capacitor can be reduced. Since an extra voltage hardly remains in the second capacitor by the magnetic switch, the generated high voltage pulse is not tailed, and the pulse width of the voltage output from the output terminal can be shortened.
また、本発明のパルス発生回路において、昇圧トランスは可飽和トランスを有し、トランジスタは、可飽和トランスが飽和したときにオフにする制御が可能であるものとすることができる。 In the pulse generation circuit of the present invention, the step-up transformer may have a saturable transformer, and the transistor can be controlled to be turned off when the saturable transformer is saturated.
この場合、昇圧トランスが電圧を昇圧中は第１のコンデンサに充電された電圧を送出でき、昇圧トランスが電圧を昇圧しなくなったときには第１のコンデンサに充電された電圧を送出しなくなるので、第１のコンデンサに充電された電圧を昇圧のために効率よく消費することができる。 In this case, the voltage charged in the first capacitor can be sent out while the boosting transformer is boosting the voltage, and when the boosting transformer stops boosting the voltage, the voltage charged in the first capacitor is not sent out. The voltage charged in one capacitor can be efficiently consumed for boosting.
さらに、本発明のパルス発生回路において、磁気スイッチは、第１のコンデンサと第２のコンデンサとを電気的に連結しており、本発明のパルス発生回路は、磁気スイッチと電気的に直列で接続されており、かつ、第１のコンデンサから第２のコンデンサへの電圧の送出を阻止可能なダイオードを備えるものとすることができる。 Further, in the pulse generation circuit of the present invention, the magnetic switch electrically connects the first capacitor and the second capacitor, and the pulse generation circuit of the present invention is electrically connected in series with the magnetic switch. And a diode capable of preventing the voltage from being sent from the first capacitor to the second capacitor.
この場合、第２のコンデンサに余分な電圧をさらに残り難くすると共に、第１のコンデンサに残った電圧が第２のコンデンサへ移らないようにすることができ、さらに消費電力を抑えることができる。 In this case, it is possible to make it difficult for an excessive voltage to remain in the second capacitor, and it is possible to prevent the voltage remaining in the first capacitor from being transferred to the second capacitor, thereby further reducing power consumption.
また、本発明のパルス発生回路において、トランジスタは、ＳｉＣ−ＭＯＳＦＥＴであるものとすることができる。 In the pulse generation circuit of the present invention, the transistor may be a SiC-MOSFET.
この場合、絶縁ゲートバイポーラトランジスタの場合よりもトランジスタのオフ動作が速いので、第１のコンデンサの残存電圧が低くなるということを防いだり、第１のコンデンサに電圧が残らないということを防いだりできる。 In this case, since the off-operation of the transistor is faster than in the case of the insulated gate bipolar transistor, it is possible to prevent the remaining voltage of the first capacitor from being lowered, or to prevent the voltage from remaining in the first capacitor. .
本発明に係るパルス発生回路は、負荷を破損させるおそれがない。 The pulse generation circuit according to the present invention has no risk of damaging the load.
以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings to facilitate understanding of the present invention.
＜第１の実施形態＞
図１は、本発明を適用したパルス発生回路の第１の実施形態を示す概略図である。
<First Embodiment>
FIG. 1 is a schematic diagram showing a first embodiment of a pulse generation circuit to which the present invention is applied.
図１に示す本発明のパルス発生回路１は、第１の回路領域２と第２の回路領域３を備える。ここで、第１の回路領域２と第２の回路領域３は互いに、電圧を昇圧可能な昇圧トランス４を介して電気的に接続されている。
The
また、昇圧トランス４は、１次側巻線１０および２次側巻線１１を有するパルストランス（ＰＴ）４Ａと、１次側巻線１７および２次側巻線１８を有し、かつ、パルストランス４Ａの２次側巻線１１に１次側巻線１７が電気的に接続された可飽和トランス（ＳＴ）４Ｂとで構成されている。
The step-
また、可飽和トランス４Ｂは、飽和するまで、すなわちオフの間、トランスとして機能し、昇圧を行う。
一方、可飽和トランス４Ｂは、飽和すると、すなわちオンになると、トランスとして機能しなくなり、昇圧を行なわなくなる。
Further, the
On the other hand, when the
また、パルストランス４Ａの１次側巻線１０と２次側巻線１１の巻数比は、通常の巻数比を適用できるが、１次側巻線１０と２次側巻線１１の巻数比は例えば１：４であるものとすることができる。
Further, as the turn ratio of the primary side winding 10 and the secondary side winding 11 of the
また、可飽和トランス４Ｂの１次側巻線１７と２次側巻線１８の巻数比は、１次側巻線１７の巻数の方が２次側巻線１８の巻数よりも少ないのであれば、どのような巻数比であってもよいが、例えば１次側巻線１７と２次側巻線１８の巻数比は例えば２：５であるものとすることができる。
Further, if the turn ratio of the primary side winding 17 and the secondary side winding 18 of the
また、本発明のパルス発生回路１の第１の回路領域２は、所定の電圧まで充電される第１のコンデンサ（Ｃ０）５と、第１のコンデンサ５の両端に電気的に接続されており第１のコンデンサ５を充電可能な充電器１３とを有する。
The
また、本発明のパルス発生回路１の第１の回路領域２は、パルストランス４Ａの１次側巻線１０の一端と電気的に接続された第１の磁気スイッチ（ＳＩ０）９を有する。
The
また、本発明のパルス発生回路１の第１の回路領域２は、パルストランス４Ａの１次側巻線１０の他端と電気的に接続された絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）６を有する。
ここで、絶縁ゲートバイポーラトランジスタはトランジスタの一例である。
The
Here, the insulated gate bipolar transistor is an example of a transistor.
また、第１の磁気スイッチ９の、パルストランス４Ａに接続された側とは反対側が、第１のコンデンサ５の一端と電気的に接続されている。
Further, the side of the first
また、絶縁ゲートバイポーラトランジスタ６の、パルストランス４Ａに接続された側とは反対側が、第１のコンデンサ５の他端と電気的に接続されている。
また、図１に示すように、第１のコンデンサ５の他端側は接地されている。
The side of the insulated gate
Further, as shown in FIG. 1, the other end of the
また、絶縁ゲートバイポーラトランジスタ６は、制御信号に基づいてオンおよびオフにする制御が可能であり、かつ、第１のコンデンサ５に充電された電圧をパルストランス４Ａの１次側巻線１０へ送出可能である。
The insulated gate
また、絶縁ゲートバイポーラトランジスタ６は、可飽和トランス４Ｂが飽和したときにオフにする制御が可能であるが、ＳｉＣ−ＭＯＳＦＥＴよりもオフになる動作が遅い。
The insulated gate
また、本発明のパルス発生回路１は、絶縁ゲートバイポーラトランジスタ６をオンおよびオフに制御するための制御信号を絶縁ゲートバイポーラトランジスタ６へ送出可能な制御回路１４を備える。
Further, the
また、本発明のパルス発生回路１の第２の回路領域３は、可飽和トランス４Ｂの２次側巻線１８の一端と電気的に接続された第２のコンデンサ（Ｃ１）７を有する。
また、第２のコンデンサ７は、可飽和トランス４Ｂの２次側巻線１８から送出された電流で充電可能である。
Further, the
The
また、本発明のパルス発生回路１の第２の回路領域３は、所定の間隔を設けて配置された一対の出力端子８を有する。
すなわち、一対の出力端子８間には空間が形成されている。
Further, the
That is, a space is formed between the pair of
ここで、一方の出力端子８は、可飽和トランス４Ｂの２次側巻線１８の他端と電気的に接続されている。
また、他方の出力端子８は、第２のコンデンサ７の、可飽和トランス４Ｂの２次側巻線１８の一端に接続された側とは反対側と電気的に接続されている。
Here, one
The
また、一対の出力端子８は、第２のコンデンサ７に充電された電圧を外部へパルス状に出力可能である。
すなわち、一対の出力端子８は、一対の出力端子８間に形成された空間にパルス状電圧を出力可能である。
The pair of
That is, the pair of
また、一対の出力端子８間に形成された空間には、昇圧されたパルス状電圧が印加される対象となる負荷１５が、出力端子８と電気的に接続されて配置されている。
Further, a
ここで負荷１５は、一対の出力端子８にそれぞれ電気的に接続された一対の電極１９と、一対の電極１９それぞれの片側を覆うように取付けられた一対のガラスなどの絶縁物２０とで構成されている。
また、図１に示すように、一対の絶縁物２０間には空間が形成されている。
Here, the
In addition, as shown in FIG. 1, a space is formed between the pair of
また、本発明のパルス発生回路１の第２の回路領域３は、図１に示すように一対の出力端子８と電気的に並列に接続された高速ダイオード（ＦＲＤ）１６を有する。
また、図１に示すように、高速ダイオード１６の一端側は接地されている。
In addition, the
Further, as shown in FIG. 1, one end side of the
また、本発明のパルス発生回路１は、第２の磁気スイッチ（ＳＩ１）１２を備える。
ここで、第２の磁気スイッチ１２は、第２のコンデンサ７と電気的に並列に接続されており、かつ、出力端子８から出力されたパルス状電圧の値が所定の値例えば最大値に達した場合に、第２のコンデンサ７に充電された電圧を減少可能、具体的には第２のコンデンサ７に蓄積されたエネルギーを消費可能である。
Moreover, the
Here, the second
また、本発明のパルス発生回路において、絶縁ゲートバイポーラトランジスタすなわちトランジスタは、必ずしも可飽和トランスが飽和したときにオフにする制御が可能でなくてもよい。 In the pulse generation circuit of the present invention, the insulated gate bipolar transistor, that is, the transistor does not necessarily need to be controlled to be turned off when the saturable transformer is saturated.
しかし、トランジスタが、可飽和トランスが飽和したときにオフにする制御が可能であれば、昇圧トランスが電圧を昇圧中は第１のコンデンサに充電された電圧を送出でき、昇圧トランスが電圧を昇圧しなくなったときには第１のコンデンサに充電された電圧を送出しなくなるので、第１のコンデンサが蓄えたエネルギーを出力パルス発生のためだけに使用するので電源効率が良くなり、好ましい。 However, if the transistor can be controlled to be turned off when the saturable transformer is saturated, the voltage charged in the first capacitor can be sent while the boost transformer is boosting the voltage, and the boost transformer boosts the voltage. Since the voltage charged in the first capacitor is not sent when it stops, the energy stored in the first capacitor is used only for the generation of the output pulse, which improves the power supply efficiency and is preferable.
また、磁気スイッチは、出力端子から出力されたパルス状電圧の値が、例えば電圧時間積０．００１〜０．００２Ｖｓに達した場合に、第２のコンデンサが蓄積したエネルギーを消費可能であるものとすることができる。 The magnetic switch is capable of consuming the energy accumulated by the second capacitor when the value of the pulse voltage output from the output terminal reaches, for example, a voltage time product of 0.001 to 0.002 Vs. It can be.
次に、図１に示した本発明のパルス発生回路１がパルス状電圧を負荷１５に印加するときの状況を、図１および図２を参照しながら説明する。
Next, the situation when the
図２は、図１に示した本発明のパルス発生回路における電圧および電流と、経過時間との関係を示すグラフの一例である。
図２に示すグラフにおいて、縦軸は電圧値および電流値を示し、横軸は経過時間（秒）を示す。
FIG. 2 is an example of a graph showing the relationship between voltage and current and elapsed time in the pulse generation circuit of the present invention shown in FIG.
In the graph shown in FIG. 2, the vertical axis represents the voltage value and the current value, and the horizontal axis represents the elapsed time (seconds).
充電器１３が第１のコンデンサ５への充電を開始すると、第１のコンデンサ５は、所定の電圧まで充電される。
第１のコンデンサ５が所定の電圧まで充電されると、第１のコンデンサ５への充電が終了する。
When the
When the
第１のコンデンサ５が所定の電圧まで充電された後、制御回路１４から制御信号が絶縁ゲートバイポーラトランジスタ６へ送出され、絶縁ゲートバイポーラトランジスタ６がオンに制御され、その後、第１の磁気スイッチ９もオンになる（ステップ１Ａ）。
After the
絶縁ゲートバイポーラトランジスタ６と第１の磁気スイッチ９がオンになると、第１のコンデンサ５に充電された電圧（ＶＣＯ）が、パルストランス４Ａの１次側巻線１０へ送出され、図２に示すように第１のコンデンサ５に充電された電圧（ＶＣＯ）の値は減少する。
When the insulated gate
第１のコンデンサ５に充電された電圧（ＶＣＯ）の値の減少と共に、図１に示すように本発明のパルス発生回路１の第１の回路領域２に、第１のパルス電流（Ｉ０）が流れる。
また、第１のパルス電流（Ｉ０）が流れることと同期して、本発明のパルス発生回路１の第２の回路領域３に、第２のパルス電流（Ｉ０´）が流れる。
また、第２のパルス電流（Ｉ０´）が流れると、第２のコンデンサ７が充電され、図２に示すように第２のコンデンサ７に充電された電圧（ＶＣ１）の値が徐々に増加する（ステップ１Ｂ）。
As the value of the voltage (V CO ) charged in the
Further, in synchronization with the flow of the first pulse current (I 0 ), the second pulse current (I 0 ′) flows in the
When the second pulse current (I 0 ′) flows, the
一方、第２のコンデンサ７が充電されている途中に、可飽和トランス４Ｂが飽和し、高速ダイオード１６に急峻な逆電流が流れる（ステップ１Ｃ）。
すなわち、図２に示すように第２のパルス電流（Ｉ０´）の値を示す線が、急峻にグラフの下方へと延び始め、ゼロ基準線３６を越えて図２のグラフの上側のプロット領域とは反対側の下側のプロット領域に達する。
On the other hand, while the
That is, as shown in FIG. 2, the line indicating the value of the second pulse current (I 0 ′) starts to sharply extend downward in the graph, exceeds the zero
なお、図２に示すように逆電流が流れ始めた直後は、まだ順電流の方が多いため、第２のコンデンサ７に充電された電圧（ＶＣ１）の値は増加を続けるが、第２のパルス電流（Ｉ０´）の値を示す線が、ゼロ基準線３６を越えて図２のグラフの上側のプロット領域とは反対側の下側のプロット領域に存在している間は、第２のコンデンサ７に充電された電圧（ＶＣ１）の値は減少を続ける。
As shown in FIG. 2, immediately after the reverse current starts to flow, the forward current is still larger, so the value of the voltage (V C1 ) charged in the
高速ダイオード１６に急峻な逆電流が流れると、高速ダイオード１６が高速で逆電流を遮断するので、一対の出力端子８からパルス状に電圧が出力され、負荷１５に電圧（ＶＬ）が印加される（ステップ１Ｄ）。この電圧が１発目の高電圧のパルス状電圧である。
When a steep reverse current flows through the high-
すなわち、逆電流が遮断されると、図２に示すように、第２のパルス電流（Ｉ０´）の値を示す線が反転して急峻にグラフの上方へと延び始めるのと同時に、パルス状電圧（ＶＬ）の値を示す線が上方へと延び始める。
また、反転した第２のパルス電流（Ｉ０´）の値を示す線はゼロ基準線３６にまで達する。
That is, when the reverse current is interrupted, as shown in FIG. 2, the line indicating the value of the second pulse current (I 0 ′) inverts and starts to sharply extend upward in the graph. A line indicating the value of the voltage (V L ) starts to extend upward.
The line indicating the value of the inverted second pulse current (I 0 ′) reaches the zero
そして、図２に示すように、反転した第２のパルス電流（Ｉ０´）の値を示す線がゼロ基準線３６に到達したときに、負荷１５に印加されたパルス状電圧（ＶＬ）の値は最大値となる。
As shown in FIG. 2, when the line indicating the value of the inverted second pulse current (I 0 ′) reaches the zero
ここで、負荷１５に印加されたパルス状電圧（ＶＬ）は下記の式で表される。
ＶＬ＝｛Ｌ（ｄｉ／ｄｔ）＋ＶＣ１｝
Here, the pulse voltage (V L ) applied to the
V L = {L (di / dt) + V C1 }
「ｄｔ」は、第２のパルス電流（Ｉ０´）の値を示す線がグラフの上方へ延び始めてからゼロ基準線３６に達するまでの経過時間であり、「ｄｉ」は、「第２のパルス電流（Ｉ０´）の値を示す線がグラフの上方へ延び始めたときの第２のパルス電流（Ｉ０´）の値」と「第２のパルス電流（Ｉ０´）の値を示す線がゼロ基準線３６に到達したときの第２のパルス電流（Ｉ０´）の値」との差分である。
また、「Ｌ」はインダクタンスである。
“Dt” is an elapsed time from when the line indicating the value of the second pulse current (I 0 ′) starts to extend upward in the graph until the zero
“L” is an inductance.
また、「Ｌ（ｄｉ／ｄｔ）」は、飽和後の可飽和トランス４Ｂに流れる電流変化（ｄｉ／ｄｔ）により、可飽和トランス４Ｂの２次側巻線１８の両端に発生する電圧である。
“L (di / dt)” is a voltage generated at both ends of the secondary winding 18 of the
次に、負荷１５に印加されたパルス状電圧（ＶＬ）の値が最大値に達したときに、第２の磁気スイッチ１２が飽和する（ステップ１Ｅ）。
Next, when the value of the pulse voltage (V L ) applied to the
第２の磁気スイッチ１２が飽和すると、第２のコンデンサ７に充電された電圧（ＶＣ１）を、第２の磁気スイッチ１２が放電する、すなわち磁気スイッチ１２が消費するので、図２に示すように、負荷１５に印加されたパルス状電圧（ＶＬ）の値を示す線は負荷によらずゼロ基準線３６まで急峻に立ち下がる（ステップ１Ｆ）。
When the second
また、第２の磁気スイッチ１２が、第２のコンデンサ７に蓄積されたエネルギーを消費するので、第２のコンデンサ７には電圧は残らない（ステップ１Ｇ）。
Also, since the second
また、ステップ１Ａからステップ１Ｇまで進む間も、絶縁ゲートバイポーラトランジスタ６と第１の磁気スイッチ９はオンの状態のままであるので、図２に示すように、第１のコンデンサ５に充電された電圧（ＶＣＯ）の値は減少を続けている。
そして、第１のコンデンサ５に充電されていた電圧（ＶＣＯ）はゼロになる。
Further, since the insulated gate
The voltage (V CO ) charged in the
また、第１のコンデンサ５の電圧がゼロになった後、第１の磁気スイッチ９はオフになり、その後、絶縁ゲートバイポーラトランジスタ６をオフにする（ステップ１Ｈ）。
そして、再び充電器１３が第１のコンデンサ５への充電を開始し、ステップ１Ａ〜ステップ１Ｇが行われ、２発目の高電圧のパルス状電圧（ＶＬ）を負荷１５へ印加する（ステップ１Ｊ）。
Further, after the voltage of the
Then, the
また、出力されるパルス状電圧の周期Ｔは制御回路１４の制御信号によって自由に可変できる。
Further, the period T of the output pulse voltage can be freely changed by the control signal of the
このように、第２のコンデンサ７に蓄積されたエネルギーを、第２の磁気スイッチ１２が消費するので、負荷１５に印加されたパルス状電圧（ＶＬ）の値を示す線はゼロ基準線３６まで急峻に立ち下がり、出力端子から出力される電圧のパルス幅を短くすることができる。
また、第２のコンデンサ７には電圧は残らないので、発生させた高電圧パルスにテールが付かない。
その結果、負荷１５における放電が安定し、放電により発生する物質例えばオゾンも安定する。
As described above, since the energy stored in the
In addition, since no voltage remains in the
As a result, the discharge in the
＜第２の実施形態＞
図３は、本発明を適用したパルス発生回路の第２の実施形態を示す概略図である。
<Second Embodiment>
FIG. 3 is a schematic diagram showing a second embodiment of a pulse generation circuit to which the present invention is applied.
図３に示す本発明のパルス発生回路２１は、第１の回路領域２２と第２の回路領域２３を備える。ここで、第１の回路領域２２と第２の回路領域２３は互いに、電圧を昇圧可能な昇圧トランス４を介して電気的に接続されている。
昇圧トランス４の構成は第１の実施形態で使用された昇圧トランスの構成と同じなので、昇圧トランス４の構成の説明を省略する。
The
Since the configuration of the step-up
また、本発明のパルス発生回路２１の第１の回路領域２２は、所定の電圧まで充電される第１のコンデンサ（Ｃ０）５と、第１のコンデンサ５の両端に電気的に接続されており第１のコンデンサ５を充電可能な充電器１３とを有する。
The
なお、本発明の第２の実施形態のパルス発生回路２１は、本発明の第１の実施形態のパルス発生回路と異なり、パルストランス４Ａの１次側巻線１０の一端と電気的に接続された磁気スイッチを有していない。
Note that, unlike the pulse generation circuit of the first embodiment of the present invention, the
また、パルストランス４Ａの１次側巻線１０の一端と第１のコンデンサ５の一端とが電気的に接続されている。
One end of the primary winding 10 of the
また、本発明のパルス発生回路２１の第１の回路領域２２は、パルストランス４Ａの１次側巻線１０の他端と電気的に接続されたＳｉＣ−ＭＯＳＦＥＴ２４を有する。
ここで、ＳｉＣ−ＭＯＳＦＥＴはトランジスタの一例である。
The
Here, the SiC-MOSFET is an example of a transistor.
また、ＳｉＣ−ＭＯＳＦＥＴ２４の、パルストランス４Ａに接続された側とは反対側が、第１のコンデンサ５の他端と電気的に接続されている。
また、図３に示すように、第１のコンデンサ５の他端側は接地されている。
The side of the SiC-
Further, as shown in FIG. 3, the other end of the
また、ＳｉＣ−ＭＯＳＦＥＴ２４は、制御信号に基づいてオンおよびオフにする制御が可能であり、かつ、第１のコンデンサ５に充電された電圧をパルストランス４Ａの１次側巻線１０へ送出可能である。
Further, the SiC-
また、ＳｉＣ−ＭＯＳＦＥＴ２４は、可飽和トランス４Ｂが飽和したときにオフにする制御が可能である。
The SiC-
また、本発明のパルス発生回路２１は、ＳｉＣ−ＭＯＳＦＥＴ２４をオンおよびオフに制御するための制御信号をＳｉＣ−ＭＯＳＦＥＴ２４へ送出可能な制御回路１４を備える。
Further, the
また、本発明のパルス発生回路２１の第２の回路領域２３は、可飽和トランス４Ｂの２次側巻線１８の一端と電気的に接続された第２のコンデンサ（Ｃ１）７を有する。
また、第２のコンデンサ７は、可飽和トランス４Ｂの２次側巻線１８から送出された電流で充電可能である。
In addition, the
The
また、本発明のパルス発生回路２１の第２の回路領域２３は、所定の間隔を設けて配置された一対の出力端子８を有する。
すなわち、一対の出力端子８間には空間が形成されている。
In addition, the
That is, a space is formed between the pair of
ここで、一方の出力端子８は、可飽和トランス４Ｂの２次側巻線１８の他端と電気的に接続されている。
また、他方の出力端子８は、第２のコンデンサ７の、可飽和トランス４Ｂの２次側巻線１８の一端に接続された側とは反対側と電気的に接続されている。
Here, one
The
また、一対の出力端子８は、第２のコンデンサ７に充電された電圧を外部へパルス状に出力可能である。
すなわち、一対の出力端子８は、一対の出力端子８間に形成された空間にパルス状電圧を出力可能である。
The pair of
That is, the pair of
また、一対の出力端子８間に形成された空間には、昇圧されたパルス状電圧が印加される対象となる負荷１５が、出力端子８と電気的に接続されて配置されている。
負荷１５の構成は第１の実施形態で使用された負荷の構成と同じなので、負荷１５の構成の説明を省略する。
Further, a
Since the configuration of the
また、本発明のパルス発生回路２１の第２の回路領域２３は、図３に示すように一対の出力端子８と電気的に並列に接続された高速ダイオード（ＦＲＤ）１６を有する。
また、図３に示すように、高速ダイオード１６の一端側は接地されている。
Further, the
As shown in FIG. 3, one end side of the
また、本発明のパルス発生回路２１は、磁気スイッチ（ＳＩ１）２５を備える。
ここで、磁気スイッチ２５は、第２のコンデンサ７と電気的に並列に接続されており、かつ、出力端子８から出力されたパルス状電圧の値が所定の値例えば最大値に達した場合に、第２のコンデンサ７が蓄積したエネルギーを消費可能である。
Further, the
Here, the
次に、図３に示した本発明のパルス発生回路２１がパルス状電圧を負荷１５に印加するときの状況を、図３および図４を参照しながら説明する。
Next, the situation when the
図４は、図３に示した本発明のパルス発生回路における電圧および電流と、経過時間との関係を示すグラフの一例である。
図４に示すグラフにおいて、縦軸は電圧値および電流値を示し、横軸は経過時間（秒）を示す。
FIG. 4 is an example of a graph showing the relationship between voltage and current and elapsed time in the pulse generation circuit of the present invention shown in FIG.
In the graph shown in FIG. 4, the vertical axis represents the voltage value and the current value, and the horizontal axis represents the elapsed time (seconds).
充電器１３が第１のコンデンサ５への充電を開始すると、第１のコンデンサ５は、所定の電圧まで充電される。
第１のコンデンサ５が所定の電圧まで充電されると、第１のコンデンサ５への充電が終了する。
When the
When the
第１のコンデンサ５が所定の電圧まで充電された後、制御回路１４から制御信号がＳｉＣ−ＭＯＳＦＥＴ２４へ送出され、ＳｉＣ−ＭＯＳＦＥＴ２４がオンに制御され、第１のコンデンサ５から第１のパルス電流（Ｉ０）が流れる（ステップ２１Ａ）。
After the
ＳｉＣ−ＭＯＳＦＥＴ２４がオンになると、第１のコンデンサ５に充電された電圧（ＶＣＯ）が、パルストランス４Ａの１次側巻線１０へ送出され、図４に示すように第１のコンデンサ５に充電された電圧（ＶＣＯ）の値は減少する。
When the SiC-
また、第１のパルス電流（Ｉ０）が流れることと同期して、本発明のパルス発生回路２１の第２の回路領域２３に、第２のパルス電流（Ｉ０´）が流れる。
また、第２のパルス電流（Ｉ０´）が流れると、第２のコンデンサ７が充電され、図４に示すように第２のコンデンサ７に充電された電圧（ＶＣ１）の値が徐々に増加する（ステップ２１Ｂ）。
Further, in synchronization with the flow of the first pulse current (I 0 ), the second pulse current (I 0 ′) flows in the
When the second pulse current (I 0 ′) flows, the
一方、第２のコンデンサ７が充電されている途中に、可飽和トランス４Ｂが飽和し、高速ダイオード１６に急峻な逆電流が流れる（ステップ２１Ｃ）。
すなわち、図４に示すように第２のパルス電流（Ｉ０´）の値を示す線が、急峻にグラフの下方へと延び始め、ゼロ基準線３６を越えて図４のグラフの上側のプロット領域とは反対側の下側のプロット領域に達する。
On the other hand, while the
That is, as shown in FIG. 4, a line indicating the value of the second pulse current (I 0 ′) starts to extend sharply downward in the graph, and passes the zero
また、可飽和トランス４Ｂの飽和に併せてＳｉＣ−ＭＯＳＦＥＴ２４をオフにし、図４に示すように第１のコンデンサ５に充電された電圧（ＶＣＯ）の値の減少が止まり、第１のコンデンサ５に電圧（ＶＣＯ）が残る（ステップ２１Ｃ）。
Also, the SiC-
なお、図４に示すように逆電流が流れ始めた直後は、まだ順電流の方が多いため、第２のコンデンサ７に充電された電圧（ＶＣ１）の値は増加を続けるが、第２のパルス電流（Ｉ０´）の値を示す線が、ゼロ基準線３６を越えて図４のグラフの上側のプロット領域とは反対側の下側のプロット領域に存在している間は、第２のコンデンサ７に充電された電圧（ＶＣ１）の値は減少を続ける。
As shown in FIG. 4, immediately after the reverse current starts to flow, the forward current is still larger, so the value of the voltage (V C1 ) charged in the
高速ダイオード１６に急峻な逆電流が流れると、高速ダイオード１６が高速で逆電流を遮断するので、一対の出力端子８からパルス状に電圧が出力され、負荷１５に電圧（ＶＬ）が印加される（ステップ２１Ｄ）。この電圧が１発目の高電圧のパルス状電圧である。
When a steep reverse current flows through the high-
すなわち、逆電流が遮断されると、図４に示すように、第２のパルス電流（Ｉ０´）の値を示す線が反転して急峻にグラフの上方へと延び始めるのと同時に、パルス状電圧（ＶＬ）の値を示す線が上方へと延び始める。
また、反転した第２のパルス電流（Ｉ０´）の値を示す線はゼロ基準線３６にまで達する。
That is, when the reverse current is interrupted, as shown in FIG. 4, the line indicating the value of the second pulse current (I 0 ′) inverts and starts to rapidly extend upward in the graph. A line indicating the value of the voltage (V L ) starts to extend upward.
The line indicating the value of the inverted second pulse current (I 0 ′) reaches the zero
そして、図４に示すように、反転した第２のパルス電流（Ｉ０´）の値を示す線がゼロ基準線３６に到達したときに、負荷１５に印加されたパルス状電圧（ＶＬ）の値は最大値となる。
Then, as shown in FIG. 4, when the line indicating the value of the inverted second pulse current (I 0 ′) reaches the zero
ここで、負荷１５に印加されたパルス状電圧（ＶＬ）は、第１の実施形態と同様に下記の式で表される。
ＶＬ＝｛Ｌ（ｄｉ／ｄｔ）＋ＶＣ１｝
Here, the pulse voltage (V L ) applied to the
V L = {L (di / dt) + V C1 }
次に、負荷１５に印加されたパルス状電圧（ＶＬ）の値が最大値に達したときに、磁気スイッチ２５が飽和する（ステップ２１Ｅ）。
Next, when the value of the pulse voltage (V L ) applied to the
磁気スイッチ２５が飽和すると、第２のコンデンサ７に充電された電圧（ＶＣ１）を、磁気スイッチ２５が消費するので、図４に示すように、負荷１５に印加されたパルス状電圧（ＶＬ）の値を示す線は負荷によらずゼロ基準線３６まで急峻に立ち下がる（ステップ２１Ｆ）。
When the
また、磁気スイッチ２５が、第２のコンデンサ７に蓄積されたエネルギーを消費するので、第２のコンデンサ７には電圧は残らない（ステップ２１Ｇ）。
Further, since the
そして、再び充電器１３が第１のコンデンサ５への充電を開始し、ステップ２１Ａ〜ステップ２１Ｇが行われ、２発目の高電圧のパルス状電圧（ＶＬ）を負荷１５へ印加する（ステップ２１Ｈ）。
Then, the
また、出力されるパルス状電圧の周期Ｔは制御回路１４の制御信号によって自由に可変できる。
Further, the period T of the output pulse voltage can be freely changed by the control signal of the
このように、第２のコンデンサ７に蓄積されたエネルギーを、磁気スイッチ２５が消費するので、負荷１５に印加されたパルス状電圧（ＶＬ）の値を示す線はゼロ基準線３６まで急峻に立ち下がり、出力端子から出力される電圧のパルス幅を短くすることができる。
また、第２のコンデンサ７には電圧は残らないので、発生させた高電圧パルスにテールが付かない。
その結果、負荷１５における放電が安定し、放電により発生する物質例えばオゾンも安定する。
Thus, since the
In addition, since no voltage remains in the
As a result, the discharge in the
さらに、第１の実施形態と異なり、第１のコンデンサ５に電圧が残るので、２発目以降のパルス状電圧を印加するときには、第１のコンデンサ５への充電が早く完了する。
Further, unlike the first embodiment, since the voltage remains in the
＜第３の実施形態＞
図５は、本発明を適用したパルス発生回路の第３の実施形態を示す概略図である。
<Third Embodiment>
FIG. 5 is a schematic diagram showing a third embodiment of a pulse generation circuit to which the present invention is applied.
図５に示す本発明のパルス発生回路３１は、第１の回路領域３２と第２の回路領域３３を備える。ここで、第１の回路領域３２と第２の回路領域３３は互いに、電圧を昇圧可能な昇圧トランス４を介して電気的に接続されている。
昇圧トランス４の構成は第１の実施形態で使用された昇圧トランスの構成と同じなので、昇圧トランス４の構成の説明を省略する。
The
Since the configuration of the step-up
また、本発明のパルス発生回路３１の第１の回路領域３２は、所定の電圧まで充電される第１のコンデンサ（Ｃ０）５と、第１のコンデンサ５の両端に電気的に接続されており第１のコンデンサ５を充電可能な充電器１３とを有する。
The
なお、本発明の第３の実施形態のパルス発生回路３１は、本発明の第１の実施形態のパルス発生回路と異なり、パルストランス４Ａの１次側巻線１０の一端と電気的に接続された磁気スイッチを有していない。
Unlike the pulse generation circuit of the first embodiment of the present invention, the
また、パルストランス４Ａの１次側巻線１０の一端と第１のコンデンサ５の一端とが電気的に接続されている。
One end of the primary winding 10 of the
また、本発明のパルス発生回路３１の第１の回路領域３２は、パルストランス４Ａの１次側巻線１０の他端と電気的に接続されたＳｉＣ−ＭＯＳＦＥＴ２４を有する。
ここで、ＳｉＣ−ＭＯＳＦＥＴはトランジスタの一例である。
The
Here, the SiC-MOSFET is an example of a transistor.
また、ＳｉＣ−ＭＯＳＦＥＴ２４の、パルストランス４Ａに接続された側とは反対側が、第１のコンデンサ５の他端と電気的に接続されている。
また、図５に示すように、第１のコンデンサ５の他端側は接地されている。
The side of the SiC-
As shown in FIG. 5, the other end side of the
また、ＳｉＣ−ＭＯＳＦＥＴ２４は、制御信号に基づいてオンおよびオフにする制御が可能であり、かつ、第１のコンデンサ５に充電された電圧をパルストランス４Ａの１次側巻線１０へ送出可能である。
Further, the SiC-
また、ＳｉＣ−ＭＯＳＦＥＴ２４は、可飽和トランス４Ｂが飽和したときにオフにする制御が可能である。
The SiC-
また、本発明のパルス発生回路３１は、ＳｉＣ−ＭＯＳＦＥＴ２４をオンおよびオフに制御するための制御信号をＳｉＣ−ＭＯＳＦＥＴ２４へ送出可能な制御回路１４を備える。
Further, the
また、本発明のパルス発生回路３１の第２の回路領域３３は、可飽和トランス４Ｂの２次側巻線１８の一端と電気的に接続された第２のコンデンサ（Ｃ１）７を有する。
また、第２のコンデンサ７は、可飽和トランス４Ｂの２次側巻線１８から送出された電流で充電可能である。
The
The
また、本発明のパルス発生回路３１の第２の回路領域３３は、所定の間隔を設けて配置された一対の出力端子８を有する。
すなわち、一対の出力端子８間には空間が形成されている。
Further, the
That is, a space is formed between the pair of
ここで、一方の出力端子８は、可飽和トランス４Ｂの２次側巻線１８の他端と電気的に接続されている。
また、他方の出力端子８は、第２のコンデンサ７の、可飽和トランス４Ｂの２次側巻線１８の一端に接続された側とは反対側と電気的に接続されている。
Here, one
The
また、一対の出力端子８は、第２のコンデンサ７に充電された電圧を外部へパルス状に出力可能である。
すなわち、一対の出力端子８は、一対の出力端子８間に形成された空間にパルス状電圧を出力可能である。
The pair of
That is, the pair of
また、一対の出力端子８間に形成された空間には、昇圧されたパルス状電圧が印加される対象となる負荷１５が、出力端子８と電気的に接続されて配置されている。
負荷１５の構成は第１の実施形態で使用された負荷の構成と同じなので、負荷１５の構成の説明を省略する。
Further, a
Since the configuration of the
また、本発明のパルス発生回路３１の第２の回路領域３３は、図５に示すように一対の出力端子８と電気的に並列に接続された高速ダイオード（ＦＲＤ）１６を有する。
また、図５に示すように、高速ダイオード１６の一端側は接地されている。
Further, the
Further, as shown in FIG. 5, one end side of the
また、本発明のパルス発生回路３１は、磁気スイッチ（ＳＩ１）３４を備える。
ここで、磁気スイッチ３４は、第２のコンデンサ７と電気的に接続されており、かつ、出力端子８から出力されたパルス状電圧の値が所定の値例えば最大値に達した場合に、第２のコンデンサ７に充電された電圧を減少可能である。
Further, the
Here, the
また、磁気スイッチ３４は、図５に示すように第１のコンデンサ５と第２のコンデンサ７とを電気的に連結している。
すなわち、磁気スイッチ３４は、出力端子８から出力されたパルス状電圧の値が最大値に達した場合に、第２のコンデンサ７に充電された電圧を第１のコンデンサ５へ送出可能すなわち回生可能である。
Further, the
That is, the
また、本発明のパルス発生回路３１は、ダイオード３５を備える。
ここで、ダイオード３５は、図５に示すように磁気スイッチ３４と電気的に直列で接続されている。
また、ダイオード３５は、第１のコンデンサ５から第２のコンデンサ７への電圧の送出を阻止可能である。
The
Here, the
The
次に、図５に示した本発明のパルス発生回路３１がパルス状電圧を負荷１５に印加するときの状況を、図５および図６を参照しながら説明する。
Next, the situation when the
図６は、図５に示した本発明のパルス発生回路における電圧および電流と、経過時間との関係を示すグラフの一例である。
図６に示すグラフにおいて、縦軸は電圧値および電流値を示し、横軸は経過時間（秒）を示す。
FIG. 6 is an example of a graph showing the relationship between voltage and current and elapsed time in the pulse generation circuit of the present invention shown in FIG.
In the graph shown in FIG. 6, the vertical axis indicates the voltage value and the current value, and the horizontal axis indicates the elapsed time (seconds).
充電器１３が第１のコンデンサ５への充電を開始すると、第１のコンデンサ５は、所定の電圧まで充電される。
第１のコンデンサ５が所定の電圧まで充電されると、第１のコンデンサ５への充電が終了する。
When the
When the
第１のコンデンサ５が所定の電圧まで充電された後、制御回路１４から制御信号がＳｉＣ−ＭＯＳＦＥＴ２４へ送出され、ＳｉＣ−ＭＯＳＦＥＴ２４がオンに制御され、第１のコンデンサ５から第１のパルス電流（Ｉ０）が流れる（ステップ３１Ａ）。
After the
ＳｉＣ−ＭＯＳＦＥＴ２４がオンになると、第１のコンデンサ５に充電された電圧（ＶＣＯ）が、パルストランス４Ａの１次側巻線１０へ送出され、図６に示すように第１のコンデンサ５に充電された電圧（ＶＣＯ）の値は減少する。
When the SiC-
また、第１のパルス電流（Ｉ０）が流れることと同期して、本発明のパルス発生回路３１の第２の回路領域３３に、第２のパルス電流（Ｉ０´）が流れる。
また、第２のパルス電流（Ｉ０´）が流れると、第２のコンデンサ７が充電され、図６に示すように第２のコンデンサ７に充電された電圧（ＶＣ１）の値が徐々に増加する（ステップ３１Ｂ）。
Further, in synchronization with the flow of the first pulse current (I 0 ), the second pulse current (I 0 ′) flows in the
When the second pulse current (I 0 ′) flows, the
一方、第２のコンデンサ７が充電されている途中に、可飽和トランス４Ｂが飽和し、高速ダイオード１６に急峻な逆電流が流れる（ステップ３１Ｃ）。
すなわち、図６に示すように第２のパルス電流（Ｉ０´）の値を示す線が、急峻にグラフの下方へと延び始め、ゼロ基準線３６を越えて図６のグラフの上側のプロット領域とは反対側の下側のプロット領域に達する。
On the other hand, the
That is, as shown in FIG. 6, the line indicating the value of the second pulse current (I 0 ′) starts to extend sharply downward in the graph, passes the zero
また、可飽和トランス４Ｂの飽和に伴いＳｉＣ−ＭＯＳＦＥＴ２４をオフにし、図６に示すように第１のコンデンサ５に充電された電圧（ＶＣＯ）の値の減少が止まり、第１のコンデンサ５に電圧（ＶＣＯ）が残る（ステップ３１Ｃ）。
Further, as the
なお、図６に示すように逆電流が流れ始めた直後は、まだ順電流の方が多いため、第２のコンデンサ７に充電された電圧（ＶＣ１）の値は増加を続けるが、第２のパルス電流（Ｉ０´）の値を示す線が、ゼロ基準線３６を越えて図６のグラフの上側のプロット領域とは反対側の下側のプロット領域に存在している間は、第２のコンデンサ７に充電された電圧（ＶＣ１）の値は減少を続ける。
As shown in FIG. 6, immediately after the reverse current starts to flow, the forward current is still larger, so the value of the voltage (V C1 ) charged in the
高速ダイオード１６に急峻な逆電流が流れると、高速ダイオード１６が高速で逆電流を遮断するので、一対の出力端子８からパルス状に電圧が出力され、負荷１５に電圧（ＶＬ）が印加される（ステップ３１Ｄ）。この電圧が１発目の高電圧のパルス状電圧である。
When a steep reverse current flows through the high-
すなわち、逆電流が遮断されると、図６に示すように、第２のパルス電流（Ｉ０´）の値を示す線が反転して急峻にグラフの上方へと延び始めるのと同時に、パルス状電圧（ＶＬ）の値を示す線が上方へと延び始める。
また、反転した第２のパルス電流（Ｉ０´）の値を示す線はゼロ基準線３６にまで達する。
That is, when the reverse current is interrupted, as shown in FIG. 6, the line indicating the value of the second pulse current (I 0 ′) inverts and starts to extend sharply upward at the same time as the pulse. A line indicating the value of the voltage (V L ) starts to extend upward.
The line indicating the value of the inverted second pulse current (I 0 ′) reaches the zero
そして、図６に示すように、反転した第２のパルス電流（Ｉ０´）の値を示す線がゼロ基準線３６に到達したときに、負荷１５に印加されたパルス状電圧（ＶＬ）の値は最大値となる。
As shown in FIG. 6, when the line indicating the value of the inverted second pulse current (I 0 ′) reaches the zero
ここで、負荷１５に印加されたパルス状電圧（ＶＬ）は、第１の実施形態と同様に下記の式で表される。
ＶＬ＝｛Ｌ（ｄｉ／ｄｔ）＋ＶＣ１｝
Here, the pulse voltage (V L ) applied to the
V L = {L (di / dt) + V C1 }
次に、負荷１５に印加されたパルス状電圧（ＶＬ）の値が最大値に達したときに、磁気スイッチ３４が飽和する（ステップ３１Ｅ）。
Next, when the value of the pulse voltage (V L ) applied to the
磁気スイッチ３４が飽和すると、第２のコンデンサ７に充電された電圧（ＶＣ１）を、磁気スイッチ３４が減少させる。
When the
すなわち、磁気スイッチ３４が、第２のコンデンサ７に蓄積されたエネルギーを、第１のコンデンサ５へ回生する。
また、ダイオード３５が、第１のコンデンサ５から第２のコンデンサ７への電圧の送出を阻止する。
That is, the
The
従って、図６に示すように第１のコンデンサ５に充電された電圧（ＶＣＯ）が増加し、かつ、負荷１５に印加されたパルス状電圧（ＶＬ）の値を示す線は負荷によらずゼロ基準線３６まで急峻に立ち下がる。
Therefore, as shown in FIG. 6, the voltage (V CO ) charged in the
また、磁気スイッチ３４が、第２のコンデンサ７に蓄積されたエネルギーを、第１のコンデンサ５へ回生し、かつ、ダイオード３５が、第１のコンデンサ５から第２のコンデンサ７への電圧の送出を阻止するので、第２のコンデンサ７に充電された電圧（ＶＣ１）の値はゼロになり、そして第１のコンデンサ５に充電された電圧（ＶＣＯ）の値の増加が止まり、回生が完了する（ステップ３１Ｆ）。
The
また、磁気スイッチ３４が、第２のコンデンサ７に蓄積されたエネルギーを、第１のコンデンサ５へ回生し、かつ、ダイオード３５が、第１のコンデンサ５から第２のコンデンサ７への電圧の送出を阻止するので、第２のコンデンサ７には電圧は残らない（ステップ３１Ｇ）。
The
そして、再び充電器１３が第１のコンデンサ５への充電を開始し、ステップ３１Ａ〜ステップ３１Ｇが行われ、２発目の高電圧のパルス状電圧（ＶＬ）を負荷１５へ印加する（ステップ３１Ｈ）。
Then, the
また、出力されるパルス状電圧の周期Ｔは制御回路１４の制御信号によって自由に可変できる。
Further, the period T of the output pulse voltage can be freely changed by the control signal of the
このように、磁気スイッチ３４が、第２のコンデンサ７に充電された電圧（ＶＣ１）を減少させるので、負荷１５に印加されたパルス状電圧（ＶＬ）の値を示す線は負荷によらずゼロ基準線３６まで急峻に立ち下がり、出力端子から出力される電圧のパルス幅を短くすることができる。
また、第２のコンデンサ７には電圧は残らないので、発生させた高電圧パルスにテールが付かない。
その結果、負荷１５における放電が安定し、放電により発生する物質例えばオゾンも安定する。
Thus, since the
In addition, since no voltage remains in the
As a result, the discharge in the
さらに、第１の実施形態および第２の実施形態と異なり、磁気スイッチ３４が、第２のコンデンサ７に蓄積されたエネルギーを、第１のコンデンサ５へ回生し、かつ、ダイオード３５が、第１のコンデンサ５から第２のコンデンサ７への電圧の送出を阻止するので、さらに消費電力を抑えることができる。
Further, unlike the first and second embodiments, the
＜第１の比較形態＞
図７は、一般的なパルス発生回路の第１の例を示す概略図である。
<First comparative form>
FIG. 7 is a schematic diagram showing a first example of a general pulse generation circuit.
図７に示す一般的なパルス発生回路６１は、本発明の第１の実施形態のパルス発生回路１とは異なり、出力端子６８から出力されたパルス状電圧の値が所定の値例えば最大値に達した場合に、第２のコンデンサ６７に充電された電圧を減少可能である磁気スイッチを備えていない。
Unlike the
その他の点において、一般的なパルス発生回路６１と本発明の第１の実施形態のパルス発生回路１は実質的に同じである。
In other respects, the general
すなわち、一般的なパルス発生回路６１は、第１の回路領域６２と第２の回路領域６３を備え、第１の回路領域６２と第２の回路領域６３は昇圧トランス６４を介して電気的に接続されている。
That is, a general
また、パルス発生回路６１の第１の回路領域６２は、第１のコンデンサ（Ｃ０）６５と、充電器７３と、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）６６と、絶縁ゲートバイポーラトランジスタが発熱して損失が増すことを防ぐための磁気スイッチ６９を有する。
また、パルス発生回路６１は制御回路７４を備える。
Further, the
The
また、パルス発生回路６１の第２の回路領域６３は、第２のコンデンサ（Ｃ１）６７と、高速ダイオード（ＦＲＤ）７６と、一対の出力端子６８を有する。
The
また、負荷７５が、出力端子６８と電気的に接続されて配置されている。ここで、負荷７５の構成は、負荷１５の構成と実質的に同じであるので、負荷７５の構成の説明を省略する。
A
次に、図７に示したパルス発生回路６１がパルス状電圧を負荷７５に印加するときの状況を、図７および図８を参照しながら説明する。
Next, the situation when the
図８は、図７に示したパルス発生回路における電圧および電流と、経過時間との関係を示すグラフの一例である。
図８に示すグラフにおいて、縦軸は電圧値および電流値を示し、横軸は経過時間（秒）を示す。
FIG. 8 is an example of a graph showing the relationship between the voltage and current in the pulse generation circuit shown in FIG. 7 and the elapsed time.
In the graph shown in FIG. 8, the vertical axis represents the voltage value and the current value, and the horizontal axis represents the elapsed time (seconds).
本発明の第１の実施形態のステップ１Ａ〜ステップ１Ｄと同様に、充電器７３が第１のコンデンサ６５を充電し、絶縁ゲートバイポーラトランジスタ６６と磁気スイッチ６９がオンになり（ステップ６１Ａ）、第２のコンデンサ６７に充電された電圧（ＶＣ１）の値が徐々に増加し（ステップ６１Ｂ）、高速ダイオード７６に急峻な逆電流が流れ（ステップ６１Ｃ）、負荷７５に１発目の高電圧のパルス状電圧（ＶＬ）が印加される（ステップ６１Ｄ）。
As in
負荷７５に印加されたパルス状電圧（ＶＬ）の値が最大値に達した後、パルス状電圧（ＶＬ）の値が低下してくると放電がつかなくなり、負荷７５に電流が流れず、第２のコンデンサ６７に残った電荷を放電できずに、図８に示すように第２のコンデンサ６７の電圧（ＶＣ１）が残ったままとなる（ステップ６１Ｅ）。
After the value of the pulse voltage (V L ) applied to the
その結果、図８に示すように、負荷７５に印加されたパルス状電圧（ＶＬ）の値を示す線はゼロ基準線３６まで急峻に立ち下がらず、大きなテールがパルスに付いてしまい、時間が経つと負荷７５を破損させてしまう。
As a result, as shown in FIG. 8, the line indicating the value of the pulse voltage (V L ) applied to the
また、ステップ６１Ａからステップ６１Ｅまで進む間も、絶縁ゲートバイポーラトランジスタ６６と磁気スイッチ６９はオンの状態のままであるので、図８に示すように、第１のコンデンサ６５に充電された電圧（ＶＣＯ）の値は減少を続けており、そして、第１のコンデンサ６５に充電された電圧（ＶＣＯ）はゼロになる。
Further, since the insulated gate
また、第１のコンデンサ６５の電圧がゼロになった後、磁気スイッチ６９はオフになり、その後、絶縁ゲートバイポーラトランジスタ６６をオフにする（ステップ６１Ｆ）。
Further, after the voltage of the
そして、再び充電器７３が第１のコンデンサ６５への充電を開始し、ステップ６１Ａ〜ステップ６１Ｄが行われ、２発目のパルス状電圧（ＶＬ）を負荷７５へ印加する（ステップ６１Ｇ）。
Then, the
しかし、第２のコンデンサ６７に残った電圧の影響で、第２のコンデンサ６７の充電電流が小さいため、その分、可飽和トランス６４Ｂが飽和したときの逆電流も小さくなり、１発目のパルス状電圧のときよりも電流変化（ｄｉ／ｄｔ）が小さくなるので、負荷７５に印加される２発目のパルス状電圧（ＶＬ）の最大値は、１発目のパルス状電圧の最大値よりも小さくなる。
However, since the charging current of the
このように、本発明の第１の実施形態のパルス発生回路１とは異なり、第１の比較形態のパルス発生回路６１は、出力端子６８から出力されたパルス状電圧の値が所定の値例えば最大値に達した場合に、第２のコンデンサ６７に充電された電圧を減少させないので、負荷７５に印加されたパルス状電圧（ＶＬ）の値を示す線はゼロ基準線３６まで急峻に立ち下がらず、出力される電圧のパルス幅を短くすることができない。
また、第２のコンデンサ６７に電圧が残るので、発生させた高電圧パルスにテールが付いてしまう。
その結果、負荷７５における放電が不安定となり、放電により発生する物質例えばオゾンの量が減って、生成効率が悪くなる。
Thus, unlike the
In addition, since a voltage remains in the
As a result, the discharge in the
＜第２の比較形態＞
図９は、一般的なパルス発生回路の第２の例を示す概略図である。
<Second comparative form>
FIG. 9 is a schematic diagram showing a second example of a general pulse generation circuit.
図９に示す一般的なパルス発生回路８１は、図７に示す第１の比較形態のパルス発生回路６１とは異なり、絶縁ゲートバイポーラトランジスタではなく、代わりにＳｉＣ−ＭＯＳＦＥＴ８４を備え、その結果、絶縁ゲートバイポーラトランジスタが発熱して損失が増すことを防ぐための磁気スイッチを備えていない。
Unlike the
その他の点において、一般的なパルス発生回路８１と図７に示す第１の比較形態のパルス発生回路６１は実質的に同じである。
In other respects, the general
すなわち、一般的なパルス発生回路８１も、出力端子６８から出力されたパルス状電圧の値が所定の値例えば最大値に達した場合に、第２のコンデンサ６７に充電された電圧を減少可能である磁気スイッチを備えていない。
That is, the general
また、一般的なパルス発生回路８１は、第１の回路領域８２と第２の回路領域８３を備え、第１の回路領域８２と第２の回路領域８３は昇圧トランス６４を介して電気的に接続されている。
The general
また、パルス発生回路８１の第１の回路領域８２は、第１のコンデンサ（Ｃ０）６５と充電器７３を有する。
また、パルス発生回路８１は制御回路７４を備える。
The
The
また、パルス発生回路８１の第２の回路領域８３は、第２のコンデンサ（Ｃ１）６７と、高速ダイオード（ＦＲＤ）７６と、一対の出力端子６８を有する。
The
また、負荷７５が、出力端子６８と電気的に接続されて配置されている。ここで、負荷７５の構成は、負荷１５の構成と実質的に同じであるので、負荷７５の構成の説明を省略する。
A
次に、図９に示したパルス発生回路８１がパルス状電圧を負荷７５に印加するときの状況を、図９および図１０を参照しながら説明する。
Next, the situation when the
図１０は、図９に示したパルス発生回路における電圧および電流と、経過時間との関係を示すグラフの一例である。
図１０に示すグラフにおいて、縦軸は電圧値および電流値を示し、横軸は経過時間（秒）を示す。
FIG. 10 is an example of a graph showing the relationship between the voltage and current in the pulse generation circuit shown in FIG. 9 and the elapsed time.
In the graph shown in FIG. 10, the vertical axis represents the voltage value and the current value, and the horizontal axis represents the elapsed time (seconds).
本発明の第２の実施形態のステップ２１Ａ〜ステップ２１Ｄと同様に、充電器７３が第１のコンデンサ６５を充電し、ＳｉＣ−ＭＯＳＦＥＴ８４をオンにし、第１のコンデンサ６５から第１のパルス電流（Ｉ０）が流れ（ステップ８１Ａ）、第２のコンデンサ６７に充電された電圧（ＶＣ１）の値が徐々に増加し（ステップ８１Ｂ）、可飽和トランス６４Ｂが飽和して高速ダイオード７６に急峻な逆電流が流れ（ステップ８１Ｃ）、負荷７５に１発目の高電圧のパルス状電圧（ＶＬ）が印加される（ステップ８１Ｄ）。
Similarly to step 21A to step 21D of the second embodiment of the present invention, the
負荷７５に印加されたパルス状電圧（ＶＬ）の値が最大値に達した後、パルス状電圧（ＶＬ）の値が低下してくると放電がつかなくなり、負荷７５に電流が流れず、第２のコンデンサ６７に残った電荷を放電できずに、図８に示すように第２のコンデンサ６７の電圧（ＶＣ１）が残ったままとなる（ステップ８１Ｅ）。
After the value of the pulse voltage (V L ) applied to the
その結果、図１０に示すように、負荷７５に印加されたパルス状電圧（ＶＬ）の値を示す線はゼロ基準線３６まで急峻に立ち下がらず、大きなテールがパルスに付いてしまい、時間が経つと負荷７５を破損させてしまう。
As a result, as shown in FIG. 10, the line indicating the value of the pulse voltage (V L ) applied to the
なお、パルス発生回路８１はＳｉＣ−ＭＯＳＦＥＴ８４を備えているので、ステップ８１Ｃにおいて可飽和トランス６４Ｂの飽和に併せてＳｉＣ−ＭＯＳＦＥＴ８４をオフにし、図１０に示すように第１のコンデンサ６５に充電された電圧（ＶＣＯ）の減少が止まり、第１のコンデンサ６５に電圧（ＶＣＯ）が残る。
Since the
そして、再び充電器７３が第１のコンデンサ６５への充電を開始し、ステップ８１Ａ〜ステップ８１Ｄが行われ、２発目のパルス状電圧（ＶＬ）を負荷７５へ印加する（ステップ８１Ｆ）。
Then, the
しかし、第２のコンデンサ６７に残った電圧の影響で、第２のコンデンサ６７の充電電流が小さいため、その分、可飽和トランス６４Ｂが飽和したときの逆電流も小さくなり、１発目のパルス状電圧のときよりも電流変化（ｄｉ／ｄｔ）が小さくなるので、負荷７５に印加される２発目のパルス状電圧（ＶＬ）の最大値は、１発目のパルス状電圧の最大値よりも小さくなる。
However, since the charging current of the
このように、本発明の第２の実施形態のパルス発生回路２１とは異なり、第２の比較形態のパルス発生回路８１は、出力端子６８から出力されたパルス状電圧の値が所定の値例えば最大値に達した場合に、第２のコンデンサ６７に充電された電圧を減少させないので、負荷７５に印加されたパルス状電圧（ＶＬ）の値を示す線はゼロ基準線３６まで急峻に立ち下がらず、出力される電圧のパルス幅を短くすることができない。
また、第２のコンデンサ６７に電圧が残るので、発生させた高電圧パルスにテールが付いてしまう。
その結果、負荷７５における放電が不安定となり、放電により発生する物質例えばオゾンの量が減って、生成効率が悪くなる。
Thus, unlike the
In addition, since a voltage remains in the
As a result, the discharge in the
以上のように、本発明のパルス発生回路は、第２のコンデンサと電気的に接続されており、かつ、出力端子から出力されたパルス状電圧の値が所定の値に達した場合に、第２のコンデンサに充電された電圧を減少可能な磁気スイッチを備えているので、第２のコンデンサに余分な電圧が残り難いため、発生させた高電圧パルスにテールが付かず、出力端子から出力される電圧のパルス幅を短くすることができる。 As described above, the pulse generation circuit of the present invention is electrically connected to the second capacitor, and when the value of the pulse voltage output from the output terminal reaches a predetermined value, Since the magnetic switch that can reduce the voltage charged in the capacitor No. 2 is provided, it is difficult for an excess voltage to remain in the second capacitor, so the generated high voltage pulse does not have a tail and is output from the output terminal. The pulse width of the voltage to be reduced can be shortened.
従って、本発明のパルス発生回路は、負荷を破損させるおそれがない。 Therefore, the pulse generation circuit of the present invention has no fear of damaging the load.
また、本発明のパルス発生回路を用いることで、発生させた高電圧パルスにテールが付かず、電極などの負荷を破損させるおそれがないので、本発明のパルス発生回路は、テールがない高電圧パルスを必要とする全ての回路として用いられることが可能である。
すなわち、本発明のパルス発生回路は、誘電体バリア放電を行う機器や誘電体を使わないで放電を行う機器に用いられることが可能であり、具体的には例えば、空気清浄機、エキシマランプに用いられることが可能である。
Further, since the generated high voltage pulse does not have a tail by using the pulse generating circuit of the present invention and there is no possibility of damaging a load such as an electrode, the pulse generating circuit of the present invention has a high voltage without a tail. It can be used as any circuit that requires a pulse.
That is, the pulse generation circuit of the present invention can be used in a device that performs dielectric barrier discharge or a device that discharges without using a dielectric, and specifically, for example, in an air cleaner or an excimer lamp. Can be used.
１ パルス発生回路
２ 第１の回路領域
３ 第２の回路領域
４ 昇圧トランス
４Ａ パルストランス
４Ｂ 可飽和トランス
５ 第１のコンデンサ
６ 絶縁ゲートバイポーラトランジスタ
７ 第２のコンデンサ
８ 出力端子
９ 第１の磁気スイッチ
１０ １次側巻線
１１ ２次側巻線
１２ 第２の磁気スイッチ
１３ 充電器
１４ 制御回路
１５ 負荷
１６ 高速ダイオード
１７ １次側巻線
１８ ２次側巻線
１９ 電極
２０ 絶縁物
２１ パルス発生回路
２２ 第１の回路領域
２３ 第２の回路領域
２４ ＳｉＣ−ＭＯＳＦＥＴ
２５ 磁気スイッチ
３１ パルス発生回路
３２ 第１の回路領域
３３ 第２の回路領域
３４ 磁気スイッチ
３５ ダイオード
３６ ゼロ基準線
DESCRIPTION OF
25
Claims (4)
充電可能な第１のコンデンサと、
制御信号に基づいてオンおよびオフにする制御が可能であり、かつ、前記第１のコンデンサに充電された電圧を前記昇圧トランスの１次側巻線へ送出可能なトランジスタと、
前記昇圧トランスの２次側巻線と電気的に接続されており、かつ、同昇圧トランスから送出された電流で充電可能な第２のコンデンサと、
該第２のコンデンサと電気的に接続されており、かつ、同第２のコンデンサに充電された電圧を外部へパルス状に出力可能な出力端子と、
前記第２のコンデンサと電気的に接続されており、かつ、前記出力端子から出力されたパルス状電圧の値が所定の値に達した場合に、同第２のコンデンサに充電された電圧を減少可能な磁気スイッチとを備える
パルス発生回路。 A step-up transformer capable of boosting the voltage;
A first chargeable capacitor;
A transistor capable of being turned on and off based on a control signal, and capable of sending a voltage charged in the first capacitor to a primary winding of the step-up transformer;
A second capacitor that is electrically connected to the secondary winding of the step-up transformer and can be charged with a current sent from the step-up transformer;
An output terminal electrically connected to the second capacitor and capable of outputting the voltage charged in the second capacitor to the outside in a pulsed manner;
When the pulse voltage output from the output terminal reaches a predetermined value when electrically connected to the second capacitor, the voltage charged in the second capacitor is reduced. Pulse generation circuit comprising a magnetic switch capable.
前記トランジスタは、前記可飽和トランスが飽和したときにオフにする制御が可能である
請求項１に記載のパルス発生回路。 The step-up transformer has a saturable transformer,
The pulse generation circuit according to claim 1, wherein the transistor can be controlled to be turned off when the saturable transformer is saturated.
前記磁気スイッチと電気的に直列で接続されており、かつ、前記第１のコンデンサから前記第２のコンデンサへの電圧の送出を阻止可能なダイオードを備える
請求項１または請求項２に記載のパルス発生回路。 The magnetic switch electrically connects the first capacitor and the second capacitor,
The pulse according to claim 1, further comprising: a diode electrically connected in series with the magnetic switch and capable of preventing a voltage from being sent from the first capacitor to the second capacitor. Generation circuit.
請求項１、請求項２または請求項３に記載のパルス発生回路。 The pulse generation circuit according to claim 1, wherein the transistor is a SiC-MOSFET.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016164946A JP6692545B2 (en) | 2016-08-25 | 2016-08-25 | Pulse generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016164946A JP6692545B2 (en) | 2016-08-25 | 2016-08-25 | Pulse generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018033261A true JP2018033261A (en) | 2018-03-01 |
| JP6692545B2 JP6692545B2 (en) | 2020-05-13 |
Family
ID=61304865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016164946A Active JP6692545B2 (en) | 2016-08-25 | 2016-08-25 | Pulse generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6692545B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117792142A (en) * | 2024-02-28 | 2024-03-29 | 中国空气动力研究与发展中心高速空气动力研究所 | High-power high-frequency pulse plasma power supply and charging and discharging method thereof |
| CN117792142B (en) * | 2024-02-28 | 2024-05-14 | 中国空气动力研究与发展中心高速空气动力研究所 | High-power high-frequency pulse plasma power supply and charging and discharging method thereof |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07307648A (en) * | 1994-05-12 | 1995-11-21 | Meidensha Corp | Charging device for capacitor |
| US5936988A (en) * | 1997-12-15 | 1999-08-10 | Cymer, Inc. | High pulse rate pulse power system |
| JP2003250279A (en) * | 2002-02-25 | 2003-09-05 | Gigaphoton Inc | Regenerative circuit of high voltage pulse generating apparatus |
| JP2014036502A (en) * | 2012-08-08 | 2014-02-24 | Ngk Insulators Ltd | Pulse generation circuit |
| JP2015220929A (en) * | 2014-05-20 | 2015-12-07 | 国立大学法人 熊本大学 | Pulse power supply device and design method thereof |
-
2016
- 2016-08-25 JP JP2016164946A patent/JP6692545B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07307648A (en) * | 1994-05-12 | 1995-11-21 | Meidensha Corp | Charging device for capacitor |
| US5936988A (en) * | 1997-12-15 | 1999-08-10 | Cymer, Inc. | High pulse rate pulse power system |
| JP2003250279A (en) * | 2002-02-25 | 2003-09-05 | Gigaphoton Inc | Regenerative circuit of high voltage pulse generating apparatus |
| JP2014036502A (en) * | 2012-08-08 | 2014-02-24 | Ngk Insulators Ltd | Pulse generation circuit |
| JP2015220929A (en) * | 2014-05-20 | 2015-12-07 | 国立大学法人 熊本大学 | Pulse power supply device and design method thereof |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117792142A (en) * | 2024-02-28 | 2024-03-29 | 中国空气动力研究与发展中心高速空气动力研究所 | High-power high-frequency pulse plasma power supply and charging and discharging method thereof |
| CN117792142B (en) * | 2024-02-28 | 2024-05-14 | 中国空气动力研究与发展中心高速空气动力研究所 | High-power high-frequency pulse plasma power supply and charging and discharging method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6692545B2 (en) | 2020-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108847769B (en) | Three-level BOOST device and control method thereof | |
| JP5729732B2 (en) | DC power supply and control method of DC power supply | |
| JP5811108B2 (en) | Electronic equipment | |
| JP2014036502A (en) | Pulse generation circuit | |
| JP6946772B2 (en) | Power converter | |
| US9025302B2 (en) | Ionizer | |
| JP2015019461A (en) | Discharge circuit for discharging residual voltage of storage element and flash discharge lamp lighting device | |
| JP2010154510A (en) | Pulse generating circuit | |
| JP2018033261A (en) | Pulse generating circuit | |
| JP2016077057A (en) | Driving circuit for semiconductor switching element | |
| JP4250377B2 (en) | Power supply for EDM | |
| KR20160071842A (en) | Gate Driver and Driving Method Thereof | |
| WO2018008310A1 (en) | Plasma discharge apparatus and air-cleaning machine | |
| JP4418212B2 (en) | High voltage pulse generator | |
| CN110391582B (en) | Laser device and power supply device thereof | |
| JP2022154209A (en) | Temperature raising device, temperature raising program, and temperature raising method | |
| JP4538305B2 (en) | Discharge device | |
| JP2004220985A (en) | Plasma treatment device and plasma treatment method | |
| CN111313738A (en) | High-voltage generator and high-frequency generator for providing high-voltage pulses | |
| JP2670406B2 (en) | Gate power supply circuit | |
| JP7154972B2 (en) | INVERTER DEVICE, CONTROL METHOD AND CONTROL PROGRAM THEREOF | |
| CN113994580B (en) | DC-DC converter and power supply device | |
| JP2016056429A (en) | Power supply device for dc sputtering apparatus | |
| JP7482355B2 (en) | DCDC converter and power supply device | |
| JP7444369B2 (en) | Discharge device and its control method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190402 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200303 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200316 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200326 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200401 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6692545 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |