JP2018026431A - 窒化物半導体装置 - Google Patents

窒化物半導体装置 Download PDF

Info

Publication number
JP2018026431A
JP2018026431A JP2016156673A JP2016156673A JP2018026431A JP 2018026431 A JP2018026431 A JP 2018026431A JP 2016156673 A JP2016156673 A JP 2016156673A JP 2016156673 A JP2016156673 A JP 2016156673A JP 2018026431 A JP2018026431 A JP 2018026431A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
nitride
semiconductor
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016156673A
Other languages
English (en)
Inventor
真由美 森塚
Mayumi Moritsuka
真由美 森塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2016156673A priority Critical patent/JP2018026431A/ja
Priority to US15/455,918 priority patent/US9865724B1/en
Publication of JP2018026431A publication Critical patent/JP2018026431A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】ノーマリオフ動作を達成した窒化物半導体装置を提供する。【解決手段】窒化物半導体装置１００は、窒化物半導体である第１の半導体層１と、窒化物半導体である第２の半導体層２と、第１の半導体層１と第２の半導体層２の間にあって、窒化物半導体であり、かつ、第１の半導体層１と第２の半導体層のそれぞれよりもアクセプタ型不純物の濃度が高い第３の半導体層３と、第１の半導体層１の上にある、ソース電極８およびドレイン電極９と、第３の半導体層３側とは反対側の第１の半導体層１の上にあって、ソース電極８とドレイン電極９の間のゲート電極７と、ゲート電極７と第１の半導体層１の間の第１の絶縁層６と、第１の絶縁層６を間に挟み、ソース電極８と第１の半導体層１の間にある第４の半導体層４およびドレイン電極９と第１の半導体層１の間にある第５の半導体層と、を備える。【選択図】図１

Description

窒化物半導体装置に関する。
電力制御のためのスイッチング回路やインバータ回路には、パワー半導体素子が用いら
れる。パワー半導体素子は高耐圧かつ低オン抵抗であることが求められるが、シリコン（
Ｓｉ）を用いたパワー半導体素子の耐圧とオン抵抗は、Ｓｉの物理的な特性に基づく限界
に達しつつある。一方、窒化物半導体はＳｉよりもバンドギャップが広いため、窒化物半
導体を用いた半導体素子は、シリコンを用いた半導体素子よりも低いオン抵抗と高い耐圧
を兼ね備えた特性の実現が可能である。
窒化物半導体を用いた電界効果トランジスタ（ＦＥＴ）には、ノーマリオン型とノーマリ
オフ型がある。ノーマリオフ型のＦＥＴは、電源制御回路を構成する際の部品点数が少な
い利点がある一方、スイッチング速度の低下やオン抵抗の増加、さらにノーマリオフとな
る範囲での所望の閾値電圧の実現が難しいなどの問題がある。
特開２０１０―１０９０８６号公報 特開２００４―２７３４８６号公報 特表２００９―５０７３９６号公報 特開２０１４―７２３９７号公報
本発明が解決しようとする課題は、所望の正の閾値電圧となるノーマリオフ動作の窒化
物半導体装置を提供することにある。
本発明の窒化物半導体装置は、窒化物半導体である第１の半導体層と、窒化物半導体であ
る第２の半導体層と、前記第１の半導体層と前記第２の半導体層の間にそれぞれに接する
ようにあって、窒化物半導体であり、かつ前記第１の半導体層と前記第２の半導体層のそ
れぞれよりもアクセプタ型不純物の濃度が高い第３の半導体層と、前記第１の半導体層の
第３の半導体層との接合面とは反対側の面にある、ソース電極およびドレイン電極と、前
記第１の半導体層の第３の半導体層との接合面とは反対側の面にあり、前記ソース電極と
前記ドレイン電極の間にあるゲート電極と、前記ゲート電極と前記第１の半導体層の間の
第１の絶縁層と、前記第１の絶縁層を間に挟み、前記ソース電極と前記第１の半導体層の
間にある第４の半導体層と、前記ドレイン電極と前記第１の半導体層の間にある第５の半
導体層と、を備え、前記第３の半導体層の厚さｄ、前記第３の半導体層の単位体積当たり
のアクセプタ型不純物の濃度Ｎａ、前記第３の半導体層である当該窒化物半導体のバンド
ギャップエネルギーＥｇ、前記第３の半導体層である当該窒化物半導体の誘電率ε、およ
び単位電荷ｑとすると、０＜ｄ＜２［（２εＥｇ）／（ｑＮａ）］１／２の関係を満たす
窒化物半導体装置。
第１の実施形態の窒化物半導体装置の模式断面図。 シミュレーションによる第１の実施形態の窒化物半導体装置の効果を示す図。 閾値電圧の変化を示す図。 シミュレーションによる第１の実施形態の窒化物半導体装置の効果を示す図。 閾値電圧の変化を示す図。 第２の実施形態の窒化物半導体装置の模式断面図。 第３の実施形態の窒化物半導体装置の模式断面図。 第４の実施形態の窒化物半導体装置の模式断面図。 第５の実施形態の窒化物半導体装置の模式断面図。 第６の実施形態の窒化物半導体装置の模式断面図。
以下図面を参照して、本発明の実施形態を説明する。同じ符号が付されているものは同
様のものを示す。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との
関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、
同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合
もある。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を
「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係
を示す用語ではない。
本明細書中、「ＧａＮ系半導体」とは、窒化ガリウム（ＧａＮ）、窒化アルミニウム（
ＡｌＮ）、窒化インジウム（ＩｎＮ）及びそれらの中間組成を備える半導体の総称である
。
（第１の実施形態）
図１に窒化物半導体装置の模式断面図を示す。
窒化物半導体装置１００は、ＧａＮ系半導体で構成される電界効果トランジスタ（Ｆｉ
ｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）である。
窒化物半導体装置１００は、第１の半導体層１、第２の半導体層２、第３の半導体層３
、第４の半導体層４、第５の半導体層５、第１の絶縁層６、ゲート電極７、ソース電極８
、およびドレイン電極９を備える。
第１の半導体層１と第２の半導体層２は窒化ガリウム（ＧａＮ）である。
第３の半導体層３は、第１の半導体層１と第２の半導体層２の間にそれぞれに接するよ
う設けられる。第３の半導体層３は窒化ガリウム（ＧａＮ）である。第３の半導体層３の
ＧａＮはアクセプタ型不純物を含む。
第１の半導体層１および第２の半導体層２はアンドープ層である。
本明細書において、アンドープ層には、それぞれの製造段階において、意図しないアク
セプタ型不純物またはドナー型不純物が含まれることがある。アクセプタ型不純物および
ドナー型不純物は、原料ガスに含まれる元素やキャリアガスに含まれる元素、基板の構成
元素などである。また結晶欠陥に起因するアクセプタやドナーが含まれることもある。
第３の半導体層３のＧａＮに含まれるアクセプタ不純物は、製造の段階で意図的に導入
される。第３の半導体層３のＧａＮに含まれるアクセプタ濃度は、第１の半導体層１のＧ
ａＮに含まれるアクセプタの濃度および第２の半導体層２のＧａＮに含まれるアクセプタ
の濃度のそれぞれよりも高い。
ソース電極８およびドレイン電極９は、第１の半導体層１の、第３の半導体層３との接
合面の反対側の面の側に設けられる。
ゲート電極７は、ソース電極８とドレイン電極９の間にあって、第１の半導体層１の、
第３の半導体層３との接合面の反対側の面の側に設けられる。
ソース電極８とドレイン電極９は、例えば、金属電極である。金属電極は、例えば、チ
タン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。ゲート電極７は、例えば、金属
電極である。ゲート電極７は、例えば、窒化チタン（ＴｉＮ）である。
第１の絶縁層６は、第１の半導体層１とゲート電極７の間に設けられる。第１の絶縁層
６は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化ガリウム、酸化アル
ミニウム、酸窒化アルミニウムなどである。第１の絶縁層６は、後述する、第４の半導体
層４の一部と第５の半導体層５の一部を覆っていてもよい。
第４の半導体層４は、ソース電極８と第１の半導体層１の間に設けられる。第４の半導
体層４は、ＧａＮまたは窒化アルミニウムガリウム（ＡｌｘＧａ（１−ｘ）Ｎ、０＜ｘ≦
１）である。以下、窒化アルミニウムガリウムはＡｌＧａＮと表記する。
第５の半導体層５は、ドレイン電極９と第１の半導体層１の間に設けられる。第５の半
導体層５は、ＧａＮまたはＡｌＧａＮである。第４の半導体層４と第５の半導体層５は、
第１の半導体層１上で第１の絶縁層６とゲート電極７を挟んで設けられる。
第４の半導体層４及び第５の半導体層５には、ドナー型不純物が含まれていてもよい。
窒化物半導体装置１００を駆動した場合、第４の半導体層４と第５の半導体層５の間の
第１の半導体層１には電子が走行するチャネルが形成される。第４の半導体層４は、チャ
ネルに電子を供給するソース領域である。第５の半導体層５は、チャネルの電子を吸収す
るドレイン領域である。
第４の半導体層４と第５の半導体層５のそれぞれがＧａＮである場合、第４の半導体層
４と第５の半導体層５のそれぞれはｎ型半導体である。ＧａＮに含まれるドナー型不純物
の単位面積当たりの密度は、チャネルを形成する２次元電子層の電子密度よりも高い。ド
ナー型不純物の単位面積当たりの密度は、不純物としてシリコン（Ｓｉ）を導入すること
で調整される。
第４の半導体層４と第５の半導体層５のそれぞれがＡｌＧａＮである場合、第４の半導
体層４と第５の半導体層５のそれぞれはアンドープ層であってもよいし、ｎ型層であって
もよい。第１の半導体層１と第４の半導体層４の界面および第１の半導体層１と第５の半
導体層５の界面のそれぞれに２次元電子層が構成される。
第３の半導体層３は、例えば、有機金属気層成長法（ＭＯＣＶＤ法）や分子線エピタキ
シー法（ＭＢＥ法）などでの結晶成長により作製される。第３の半導体層３に導入するア
クセプタ型不純物は、Ｍｇ、Ｆｅ、Ｃｒなどの遷移金属元素である。第３の半導体層３の
厚さｄは第１の半導体層１や第２の半導体層３よりも薄い。たとえば、１原子層に不純物
を導入可能なデルタドープの手法を用いるときわめて薄い層として作成できる。
また、第２の半導体層２を作製した後に、第２の半導体層２の表面をフッ素、塩素など
のハロゲン族元素を含むガスで処理することで、第２の半導体層２の表面にフッ素、塩素
等のハロゲン族元素のアクセプタ型不純物を含む第３の半導体層３を作製することができ
る。特にフッ素は窒化物半導体内で拡散が小さく第３の半導体層３の厚さｄを薄くできる
。
第４の半導体層４および第５の半導体層５は、第１の絶縁層６とゲート電極７が形成さ
れる領域を挟んで、第１の半導体層１上に、ＭＯＣＶＤ法やＭＢＥ法で選択的に作製され
る。または、第４の半導体層４および第５の半導体層５は、第１の半導体層１上にさらに
半導体層を一様に形成した後、第１の絶縁層６とゲート電極７が形成される領域にある半
導体層をエッチングすることで作製される。
第３の半導体層３側とは反対側の第２の半導体層２に図示しない基板が設けられていて
も良い。それにより、窒化物半導体装置１００は固定される。基板が、例えば、シリコン
（Ｓｉ）、炭化ケイ素（ＳｉＣ）、サファイア（Ａｌ２Ｏ３）などＧａＮと異なる材料で
ある場合、基板と第２の半導体層２の間に、核生成層やバッファ層が設けられていてもよ
い。
窒化物半導体装置１００において、ゲート電極７に正のゲート電圧を印加すると、第１
の絶縁層６と第１の半導体層１の界面に２次元電子ガスが生じてチャネルが形成される。
２次元電子ガスが生じるときのゲート電圧、つまり、閾値電圧は、ゲート電極７を構成す
る金属の仕事関数、第１の絶縁層６の誘電率、第１の絶縁層６の厚み、第１の半導体層１
に含まれるドナーやアクセプタ濃度、および第１の半導体層１の表面ポテンシャルで決ま
る。そこでアクセプタ型不純物を含む第３の半導体層３を設けることで、第１の半導体層
１と第１の絶縁膜６の界面のポテンシャルを適切な値となるよう調整して、窒化物半導体
装置１００の閾値電圧を所望のノーマリオフ動作する値にすることができる。
第３の半導体層３の厚さは、寄生容量の増大を防ぐために、正孔が導入したアクセプタ
型不純物と同じ濃度で存在するような中性領域が存在しない厚さとする。第３の半導体層
３の中に中性領域が存在しない条件は、第３の半導体層３の厚みｄ、第３の半導体層３の
単位体積当たりのアクセプタ密度Ｎａ、第１の半導体層１と第３の半導体層３の間のビル
トインポテンシャルＶｂ１、および第２の半導体層と第３の半導体層３の間のビルトイン
ポテンシャルＶｂ２から見積もられる。
第３の半導体層３の単位体積当たりのアクセプタ型不純物の濃度Ｎａが十分に大きい場
合、第３の半導体層３の熱平衡時のフェルミレベルは、価電子帯の上端の近傍にある。一
方、第１の半導体層１および第２の半導体層２それぞれのアクセプタ型不純物の濃度は第
３の半導体層３のアクセプタ型不純物の濃度よりも低い。そのため、第１の半導体層１お
よび第２の半導体層２それぞれのフェルミレベルは、第３の半導体層３のフェルミレベル
よりも伝導帯下端に近づく。第１の半導体層１および第２の半導体層２に意図しないドナ
ーやアクセプタが含まれるため、第１の半導体層１および第２の半導体層２それぞれのフ
ェルミレベルは、ドナーを含む場合には、伝導帯の下端の近傍に位置することがあり得る
。
第１の半導体層１と第３の半導体層３の間のビルトインポテンシャルＶｂ１と第２の半
導体層２と第３の半導体層３の間のビルトインポテンシャルＶｂ２は、どちらも最大でＧ
ａＮのバンドギャップエネルギーＥｇと同程度になる。第１の半導体層１と第３の半導体
層３の接合で第３の半導体層３中に形成される空乏層の幅Ｗは、第３の半導体層の単位体
積当たりのアクセプタ型不純物の濃度Ｎａ、第３の半導体層である当該窒化物半導体のバ
ンドギャップエネルギーＥｇ、第３の半導体層である当該窒化物半導体の誘電率ε、およ
び単位電荷ｑとすると、
Ｗ＜［（２εＥｇ）／（ｑＮａ）］１／２・・・（１）
である。ここで第３の半導体層３がＧａＮであれば、一般にＥｇは３．４ｅＶ、εは８.
０×１０−１３Ｆ／ｃｍ、ｑは１．６×１０−１９Ｃを用いることができる。またＮａは
各種の不純物分析手法、たとえばＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓ
ｐｅｃｔｒｏｍｅｔｒｙ）により値を得ることができる。
第２の半導体層２と第３の半導体層３の接合においても、同様の空乏層の幅を想定できる
ため第３の半導体層３に中性領域が残らない条件は
ｄ＜２Ｗ・・・（２）
が成り立つ。したがって、第３の半導体層３に中性領域が残らない条件として、（３）式
を満たすことが必要となる。
０＜ｄ＜２［（２εＥｇ）／（ｑＮａ）］１／２・・・（３）
（３）式から、第３の半導体層３の単位体積当たりのアクセプタ型不純物の濃度Ｎａが大
きいほど、第３の半導体層３の厚さｄは小さくなる。
第３の半導体層３のポテンシャルを安定した高い値とするには、良好な結晶特性を保持す
る範囲でＮａが可能な限り大きく、ｄはできるだけ小さい値が望ましい。たとえば、第３
の半導体層３のアクセプタ型不純物の濃度Ｎａが１０２０ｃｍ−３のとき、第３の半導体
層３の厚さｄは１２ｎｍ未満となる。また、ｄは０ｎｍよりも大きい。
図２（ａ）に窒化物半導体装置１００のゲート電圧とドレイン電流の関係、図２（ｂ）
に窒化物半導体装置１００のゲート電極７から第２の半導体層に向かう方向の伝導帯下端
および価電子帯上端のポテンシャル分布を示す。
図２（ａ）（ｂ）のそれぞれはシミュレーションにより算出された。図２（ａ）（ｂ）
のそれぞれには、窒化物半導体装置１００の場合と従来の窒化物半導体装置の場合の両デ
ータを示す。
図２（ａ）において、窒化物半導体装置１００の閾値電圧は、従来の窒化物半導体装置
の閾値電圧よりも高い。これは図２（ｂ）に示すように、第３の半導体層３があることで
、第１の半導体層１と第１の絶縁層６の界面ポテンシャルが上昇したためである。
図３に第３の半導体層３のアクセプタ型不純物の面密度と閾値電圧の差の関係図を示す
。
アクセプタ型不純物の面密度は、第３の半導体層３の単位体積当たりの濃度と第３の半
導体層３の厚さの積で算出される。アクセプタ型不純物の面密度に対する閾値電圧の差は
、第３の半導体層３を含まない従来の構造での閾値電圧を基準値としたシミュレーション
により算出された変化量である。横軸に第３の半導体層３のアクセプタ型不純物の面密度
（単位はｃｍ−２）、縦軸に第３の半導体層３を設けることで上昇した閾値電圧の差を示
す。
アクセプタ型不純物の面密度が５×１０１１ｃｍ−２以上の時に、第１の半導体層１と
第１の絶縁層６の間の界面ポテンシャルが十分に高くなるため、窒化物半導体装置１００
の閾値電圧は上昇させることができた。
図４に窒化物半導体装置１００の第３の半導体層３が形成される深さ、すなわち第１の
半導体層の厚さが異なる場合の、ゲート電極７から第２の半導体層２に向かう方向の伝導
帯下端と価電子帯上端のポテンシャル分布を示す。横軸に窒化物半導体装置１００の深さ
（μｍ）、縦軸に伝導帯下端と価電子帯上端の電子に対するポテンシャルエネルギー（ｅ
Ｖ）を示す。第１の半導体層１の厚さが薄い場合、第１の半導体層１と第１の絶縁層６の
界面のポテンシャルは上昇する。したがって、この場合、閾値電圧は上昇する。
図５に第１の半導体層１の厚さと閾値電圧の差の関係図を示す。
横軸に第１の半導体層１の厚さ（μｍ）、縦軸に第３の半導体層３を設けることで上昇
した閾値電圧の差（Ｖ）を示す。図５はシミュレーションで算出した。
第１の半導体層１の厚さが１μｍよりも薄い場合、第１の半導体層１の厚さを適切に設
定して所望の閾値電圧となるノーマリオフ型とすることができた。
（第２の実施形態）
図６に窒化物半導体装置１０１を示す。
図１の窒化物半導体装置１００と同様の部分には同じ符号を付して説明を省略する。
第３の半導体層３は、ソース電極８と第２の半導体層２の間およびゲート電極７と第２
の半導体層２の間のそれぞれに位置する。このとき、ドレイン電極９と第２の半導体層２
の間には、第３の半導体層３は設けられない。第３の半導体層３を設けない領域が、ドレ
イン領域５と第２の半導体層２との間の領域を含んでもよい。ドレイン電極９に高い電圧
が加えられた場合に、ドレイン電極９近傍の電界強度を緩和することができるため、窒化
物半導体装置１０１は高耐圧となる。
窒化物半導体装置１０１の第３の半導体層３を作製する場合、ドレイン電極９およびゲ
ート電極７とドレイン電極９の間の第２の半導体層２の表面上にあらかじめマスクを形成
し、第２の半導体層２の表面を、ハロゲン族元素を含むガスで処理する。
（第３の実施形態）
図７に窒化物半導体装置１０２を示す。
図１の窒化物半導体装置１００と同様の部分には同じ符号を付して説明を省略する。
第３の半導体層３は、ゲート電極７と第２の半導体層２の間であって、かつ第１の半導
体層１と第２の半導体層２の間に設けられる。ソース電極８と第２の半導体層２の間、ド
レイン電極９と第２の半導体層２の間には、第３の半導体層３は設けられない。
ドレイン電極９に高い電圧が加えられた場合に、ドレイン電極９近傍の電界強度を緩和
することができるため、窒化物半導体１０１と同様に窒化物半導体１０２は高耐圧となる
。
さらに窒化物半導体装置１０２は、ゲート電極７とソース電極８の間の第１の半導体層
１において、窒化物半導体１００および１０１よりも電子密度が上昇するため、ソース抵
抗が低くなりオン抵抗も低くなる。
窒化物半導体装置１０２の第３の半導体層３を作製する場合、ドレイン電極９と、ソー
ス電極８と、ゲート電極７とドレイン電極９の間の第２の半導体層２の表面上と、ゲート
電極７とソース電極８の間の第２の半導体層２の表面上に、あらかじめマスクを形成し、
第２の半導体層２の表面をハロゲン族元素を含むガスで処理する。
（第４の実施形態）
図８に窒化物半導体装置１０３を示す。
図１の窒化物半導体装置１００と同様の部分には同じ符号を付して説明を省略する。
層１０は、第１の半導体層１と前記第１の絶縁層６の間に設けられる。
層１０は、第６の半導体層または第２の絶縁層のいずれかである。
層１０が第６の半導体層である場合、層１０は、例えば、ＡｌＧａＮまたはＡｌＮ（窒
化アルミニウム）である。
層１０が第２の絶縁層である場合、層１０は、例えば、アルミニウム（Ａｌ）やガリウ
ム（Ｇａ）を含む、酸化膜や酸窒化膜である。層１０は、例えば、窒化シリコンや酸化シ
リコン、酸窒化シリコンでもよい。またハフニウム（Ｈｆ）を含む酸化物でもよい。
層１０を設けることで、第１の半導体層１と第１の絶縁層６との間の界面準位が減少す
るため、電子移動度を向上させることができる。第６の半導体層または第２の絶縁層を上
述した窒化物半導体装置１０１、１０２に設けても同様の効果を得ることができる。
（第５の実施形態）
図９に窒化物半導体装置１０４を示す。
図１の窒化物半導体装置１００と同様の部分には同じ符号を付して説明を省略する。
第３の絶縁層１１は、ゲート電極７とドレイン電極９の間の少なくとも一部を覆うよう
に設けられる。
第１のフィールドプレート１２は第３の絶縁層１１上に設けられる。少なくとも第１の
フィールドプレート１２の一部は、第３の絶縁層１１を介して、ゲート電極７とドレイン
電極９の間に位置するように設けられる。
第１のフィールドプレート１２は、例えば、ゲート電極７、ソース電極８、およびドレ
イン電極９と同様の金属でもよいし、異なる金属でもよい。
第３の絶縁層１１を介して、ゲート電極７とドレイン電極９の間に位置するように第１
のフィールドプレート１２を設けることで、ドレイン電極９側のゲート電極７における電
界強度を緩和できるため、窒化物半導体装置１０４の耐圧を向上させることができる。第
１のフィールドプレート１２および第３の絶縁層１１を上述した窒化物半導体装置１０１
、１０２、１０３に設けても同様の効果を得ることができる。
（第６の実施形態）
図１０に窒化物半導体装置１０５を示す。
図９の窒化物半導体装置１０４と同様の部分には同じ符号を付して説明を省略する。
第４の絶縁層１４は、第１のフィールドプレート１２とドレイン電極９の間の第４の絶
縁層１１の少なくとも一部を覆うように設けられる。
第２のフィールドプレート１３は、第４の絶縁層１４上に設けられる。少なくとも第２
のフィールドプレート１３の一部は、第４の絶縁層１４と第３の絶縁層１１を介して、第
１のゲートフィールドプレート１２とドレイン電極９の間に位置するように設けられる。
第２のフィールドプレート１３は、例えば、ゲート電極７、ソース電極８、ドレイン電
極９、および第１のフィールドプレート１２と同様の金属でもよいし、異なる金属でもよ
い。
第４の絶縁層１４を介して第２のフィールドプレート１３を設けることで、高電界とな
る領域を分散できるため、窒化物半導体装置１０５の耐圧を向上させることができる。第
２のフィールドプレート１３および第４の絶縁層１４を上述した窒化物半導体装置１０１
、１０２、１０３、１０４に設けても同様の効果を得ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したも
のであり、発明の範囲を限定することは意図していない。この実施形態は、その他の様々
な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置
き換え、変更を行うことができる。この実施形態やその変形は、説明の範囲や要旨に含ま
れると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである
。
１ 第１の半導体層
２ 第２の半導体層
３ 第３の半導体層
４ 第４の半導体層
５ 第５の半導体層
６ 第１の絶縁層
７ ゲート電極
８ ソース電極
９ ドレイン電極
１０ 層（第６の半導体層または第２の絶縁層）
１１ 第３の絶縁層
１２ 第１のフィールドプレート
１３ 第２のフィールドプレート
１４ 第４の絶縁層
１００〜１０５ 窒化物半導体装置

Claims (18)

  1. 窒化物半導体である第１の半導体層と、
    窒化物半導体である第２の半導体層と、
    前記第１の半導体層と前記第２の半導体層の間にそれぞれに接するようにあって、窒化
    物半導体であり、かつ前記第１の半導体層と前記第２の半導体層のそれぞれよりもアクセ
    プタ型不純物の濃度が高い第３の半導体層と、
    前記第１の半導体層の前記第３の半導体層との接合面とは反対側の面にある、ソース電
    極およびドレイン電極と、
    前記第１の半導体層の前記第３の半導体層との接合面とは反対側の面にあり、前記ソー
    ス電極と前記ドレイン電極の間にあるゲート電極と、
    前記ゲート電極と前記第１の半導体層の間の第１の絶縁層と、
    前記ゲート電極を間に挟み、前記ソース電極と前記第１の半導体層の間にある第４の半
    導体層と、前記ドレイン電極と前記第１の半導体層の間にある第５の半導体層と、
    を備え、
    前記第３の半導体層の厚さｄ、前記第３の半導体層の単位体積当たりのアクセプタ型不純
    物の濃度Ｎａ、前記第３の半導体層である当該窒化物半導体のバンドギャップエネルギー
    Ｅｇ、前記第３の半導体層である当該窒化物半導体の誘電率ε、および単位電荷ｑとする
    と、０＜ｄ＜２［（２εＥｇ）／（ｑＮａ）］１／２の関係を満たす窒化物半導体装置。
  2. 前記第３の半導体層は、前記ソース電極から前記ドレイン電極に向かう方向において、前
    記ソース電極と前記ドレイン電極の間にある請求項１に記載の窒化物半導体装置。
  3. 前記第３の半導体層は遷移金属元素およびハロゲン族元素のいずれかを含む請求項１ま
    たは請求項２に記載の窒化物半導体装置。
  4. 前記第３の半導体層のアクセプタ型不純物の面密度は５×１０１１ｃｍ−２以上である
    請求項１ないし請求項３に記載の窒化物半導体装置。
  5. 前記第２の半導体層から前記第３の半導体層に向かう方向における前記第１の半導体層
    の長さは０μｍよりも大きく１μｍよりも小さい請求項１ないし請求項４のいずれか１項
    に記載の窒化物半導体装置。
  6. 第１の半導体層はＧａＮである請求項１ないし請求項５のいずれか１項に記載の窒化物
    半導体装置。
  7. 第２の半導体層はＧａＮである請求項１ないし請求項６のいずれか１項に記載の窒化物半
    導体装置。
  8. 第３の半導体層はＧａＮである請求項１ないし請求項７のいずれか１項に記載の窒化物半
    導体装置。
  9. 前記第４の半導体層および前記第５の半導体層のそれぞれはドナー型不純物を含む窒化
    物半導体である請求項１ないし請求項８のいずれか１項に記載の窒化物半導体装置。
  10. 前記第４の半導体層および前記第５の半導体層のそれぞれはＡｌｘＧａ（１−ｘ）Ｎ（
    ０＜ｘ≦１）およびＧａＮのいずれかである請求項１ないし請求項９のいずれか１項に記
    載の窒化物半導体装置。
  11. 前記第３の半導体層は、前記ソース電極と前記第２の半導体層の間および前記ゲート電
    極と前記第２の半導体層の間のそれぞれに位置する請求項１ないし請求項１０のいずれか
    １項に記載の窒化物半導体装置。
  12. 前記第３の半導体層は、前記ゲート電極と前記第２の半導体層の間に位置する請求項１
    ないし請求項１０のいずれか１項に記載の窒化物半導体装置。
  13. 前記第１の半導体層と前記第１の絶縁層の間に第６の半導体層をさらに備える請求項１
    ないし請求項１２のいずれか１項に記載の窒化物半導体装置。
  14. 前記第６の半導体層はＡｌおよびＧａの少なくとも１つを含む窒化膜である請求項１３
    に記載の窒化物半導体装置。
  15. 前記第１の半導体層と前記第１の絶縁層の間に第２の絶縁層をさらに備える請求項１な
    いし請求項１２のいずれか１項に記載の窒化物半導体装置。
  16. 前記第２の絶縁層はＳｉの酸化膜、Ｓｉの窒化膜、Ｓｉの酸窒化膜、Ａｌの酸化物、Ａ
    ｌの酸窒化物、Ｇａの酸化物、およびＧａの酸窒化膜のいずれかである請求項１５に記載
    の窒化物半導体装置。
  17. 前記ゲート電極と前記ドレイン電極の間の少なくとも一部を覆う第３の絶縁層と、
    前記第３の絶縁層上の第１のフィールドプレートと、
    をさらに備えた請求項１ないし請求項１０のいずれか１項に記載の窒化物半導体装置。
  18. 前記第１のフィールドプレートと前記ドレイン電極の間で前記第３の絶縁層の少なくと
    も一部を覆う第４の絶縁層と、
    前記第４の絶縁層上の第２のフィールドプレートと、
    をさらに備えた請求項１７に記載の窒化物半導体装置。
JP2016156673A 2016-08-09 2016-08-09 窒化物半導体装置 Pending JP2018026431A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016156673A JP2018026431A (ja) 2016-08-09 2016-08-09 窒化物半導体装置
US15/455,918 US9865724B1 (en) 2016-08-09 2017-03-10 Nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016156673A JP2018026431A (ja) 2016-08-09 2016-08-09 窒化物半導体装置

Publications (1)

Publication Number Publication Date
JP2018026431A true JP2018026431A (ja) 2018-02-15

Family

ID=60812742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016156673A Pending JP2018026431A (ja) 2016-08-09 2016-08-09 窒化物半導体装置

Country Status (2)

Country Link
US (1) US9865724B1 (ja)
JP (1) JP2018026431A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021097063A (ja) * 2019-12-13 2021-06-24 株式会社東芝 半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110676316B (zh) * 2019-09-20 2023-04-11 中国电子科技集团公司第十三研究所 增强型场效应晶体管
JP2024503763A (ja) * 2021-12-31 2024-01-29 イノサイエンス （スーチョウ） セミコンダクター カンパニー リミテッド 窒化物系双方向スイッチング装置とその製造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007537594A (ja) * 2004-05-11 2007-12-20 クリー　インコーポレイテッド 複数のフィールドプレートを有するワイドバンドギャップトランジスタ
JP2008263140A (ja) * 2007-04-13 2008-10-30 Toshiba Corp 窒化物半導体素子
JP2009200096A (ja) * 2008-02-19 2009-09-03 Sharp Corp 窒化物半導体装置とそれを含む電力変換装置
JP2010045073A (ja) * 2008-08-08 2010-02-25 Furukawa Electric Co Ltd:The 電界効果トランジスタおよび電界効果トランジスタの製造方法
JP2011198837A (ja) * 2010-03-17 2011-10-06 Renesas Electronics Corp 半導体装置およびその製造方法
JP2012248632A (ja) * 2011-05-26 2012-12-13 Advanced Power Device Research Association 窒化物半導体装置および窒化物半導体装置の製造方法
JP2013168433A (ja) * 2012-02-14 2013-08-29 Toshiba Corp 窒化物半導体装置および窒化物半導体装置の製造方法
JP2013211481A (ja) * 2012-03-30 2013-10-10 Fujitsu Ltd 化合物半導体装置及びその製造方法
US8759879B1 (en) * 2013-05-03 2014-06-24 Texas Instruments Incorporated RESURF III-nitride HEMTs
WO2015150582A1 (fr) * 2014-04-04 2015-10-08 Thales Couche tampon optimisée pour transistor a effet de champ a haute mobilité
JP2016143842A (ja) * 2015-02-04 2016-08-08 株式会社東芝 半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273486A (ja) 2003-03-05 2004-09-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2008027027A2 (en) 2005-09-07 2008-03-06 Cree, Inc Transistor with fluorine treatment
US8114717B2 (en) 2005-11-15 2012-02-14 The Regents Of The University Of California Methods to shape the electric field in electron devices, passivate dislocations and point defects, and enhance the luminescence efficiency of optical devices
JP2007335677A (ja) 2006-06-15 2007-12-27 Furukawa Electric Co Ltd:The Ｉｉｉ族窒化物半導体を用いたノーマリオフ型電界効果トランジスタ及びその製造方法
JP5416399B2 (ja) 2008-02-13 2014-02-12 株式会社東芝 半導体装置
JP5325534B2 (ja) 2008-10-29 2013-10-23 株式会社東芝 窒化物半導体素子
JP2014072397A (ja) 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007537594A (ja) * 2004-05-11 2007-12-20 クリー　インコーポレイテッド 複数のフィールドプレートを有するワイドバンドギャップトランジスタ
JP2008263140A (ja) * 2007-04-13 2008-10-30 Toshiba Corp 窒化物半導体素子
JP2009200096A (ja) * 2008-02-19 2009-09-03 Sharp Corp 窒化物半導体装置とそれを含む電力変換装置
JP2010045073A (ja) * 2008-08-08 2010-02-25 Furukawa Electric Co Ltd:The 電界効果トランジスタおよび電界効果トランジスタの製造方法
JP2011198837A (ja) * 2010-03-17 2011-10-06 Renesas Electronics Corp 半導体装置およびその製造方法
JP2012248632A (ja) * 2011-05-26 2012-12-13 Advanced Power Device Research Association 窒化物半導体装置および窒化物半導体装置の製造方法
JP2013168433A (ja) * 2012-02-14 2013-08-29 Toshiba Corp 窒化物半導体装置および窒化物半導体装置の製造方法
JP2013211481A (ja) * 2012-03-30 2013-10-10 Fujitsu Ltd 化合物半導体装置及びその製造方法
US8759879B1 (en) * 2013-05-03 2014-06-24 Texas Instruments Incorporated RESURF III-nitride HEMTs
WO2015150582A1 (fr) * 2014-04-04 2015-10-08 Thales Couche tampon optimisée pour transistor a effet de champ a haute mobilité
JP2016143842A (ja) * 2015-02-04 2016-08-08 株式会社東芝 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021097063A (ja) * 2019-12-13 2021-06-24 株式会社東芝 半導体装置
JP7258735B2 (ja) 2019-12-13 2023-04-17 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US9865724B1 (en) 2018-01-09

Similar Documents

Publication Publication Date Title
US9490324B2 (en) N-polar III-nitride transistors
US9356130B2 (en) HEMT with compensation structure
US8933461B2 (en) III-nitride enhancement mode transistors with tunable and high gate-source voltage rating
CN105122456B (zh) 第iii族氮化物常关晶体管的层结构
US20160020314A1 (en) Semiconductor device
WO2011118098A1 (ja) 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
WO2011118099A1 (ja) 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
JP2015115605A (ja) デュアルゲート型ｉｉｉ−ｖ族複合トランジスタ
US10347734B2 (en) Semiconductor device, power supply circuit, and computer
JP2012114320A (ja) 窒化物半導体電界効果トランジスタ
JP7354029B2 (ja) 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ
JP5647986B2 (ja) 半導体装置、電界効果トランジスタおよび電子装置
JP2016134564A (ja) 半導体装置
US9865724B1 (en) Nitride semiconductor device
TWI501354B (zh) 半導體基板、絕緣閘極型場效電晶體及半導體基板之製造方法
US10158012B1 (en) Semiconductor device
JP6728123B2 (ja) 半導体装置、電源回路、及び、コンピュータ
US20220130986A1 (en) Semiconductor device
US20220140125A1 (en) Semiconductor device
WO2023176373A1 (ja) 半導体装置
US9054171B2 (en) HEMT semiconductor device
Ji et al. Ridge-channel AlGaN/GaN normally-off high-electron mobility transistor based on epitaxial lateral overgrowth

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20170220

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20180831

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180907

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20190125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190731

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200518

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200710