JP2018023253A - インバータ装置 - Google Patents

Abstract

【課題】主制御部とセル部との間の通信が途絶えた場合でも、セル部の異常内容を正確に検出することが可能なインバータ装置を提供する。【解決手段】このインバータ装置１００では、セル部２０は、主制御部４０と通信可能に構成されているとともに、主制御部４０からの指令に基づいて、セル部２０を制御するセル部用制御部２６を含み、バイパス部３０は、主制御部４０およびセル部用制御部２６と通信可能に構成されているとともに、主制御部４０からの指令に基づいて、バイパス部３０を制御するバイパス部用制御部３２を含み、主制御部４０は、バイパス部用制御部３２を介して、セル部２０の異常を検出するとともに、検出されたセル部２０の異常に基づいて、バイパス部３０によるセル部２０のバイパスの可否を判定するように構成されている。【選択図】図２

Description

この発明は、インバータ装置に関し、特に、異常であるセル部をバイパスさせるバイパス部を備えるインバータ装置に関する。

従来、異常であるセル部をバイパスさせるバイパス部を備えるインバータ装置が知られている（たとえば、特許文献１参照）。

上記特許文献１には、１次巻線と、３相の２次巻線とを備える電源が開示されている。この電源では、各相の２次巻線は、各々複数ずつ設けられている。そして、各相の複数の２次巻線に、それぞれ、電力素子（単相インバータ部）が接続されている。すなわち、電力素子は、各相毎に、複数ずつ設けられている。また、電力素子は、３相の交流が入力される３つの入力端子と、単相の交流を出力する２つの出力端子とを含む。また、電力素子は、局所制御回路を含む。局所制御回路は、光ファイバを介した主制御回路からの信号に基づいて、電力素子を制御するように構成されている。

また、上記特許文献１に記載の電源では、電力素子の２つの出力端子をバイパスするバイパス装置が設けられている。バイパス装置は、複数の電力素子のうちの１つの電力素子が異常である際に、異常である電力素子の２つの出力端子をバイパスするように構成されている。これにより、異常である電力素子をバイパスして、残りの電力素子により、電源を継続して運転することが可能になる。

なお、主制御部は、電力素子をバイパスすべきである状態を検出するように構成されている。そして、主制御部は、電力素子をバイパスすべきである状態を検出した場合、バイパス装置に対して、電力素子の２つの出力端子をバイパスするように指令する信号を送信する。なお、主制御部は、電力素子（局所制御回路）との通信に基づいて、電力素子をバイパスすべきである状態を検出すると考えられる。

特表２０１０−５３９８７７号公報

しかしながら、上記特許文献１に記載のような従来の電源（インバータ装置）では、主制御部が、電力素子（局所制御回路）との間の通信に基づいて、電力素子をバイパスすべきである状態を検出するように構成されている。このため、主制御部と電力素子との間の通信が途絶えた場合、主制御部は、主制御部と電力素子との間の通信線（光ファイバなど）の異常か、または、電力素子自身の異常かを判定することができないという不都合がある。すなわち、主制御部と電力素子（セル部）との間の通信が途絶えた後、電力素子の異常内容を正確に検出することができないという問題点がある。

この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、主制御部とセル部との間の通信が途絶えた場合でも、セル部の異常内容を正確に検出することが可能なインバータ装置を提供することである。

上記目的を達成するために、この発明の一の局面によるインバータ装置は、単相の電力を出力するとともに、複数の出力端子部を含むセル部と、セル部の複数の出力端子部に接続され、セル部の異常時に複数の出力端子部を短絡させて、異常であるセル部をバイパスさせるバイパス部と、装置全体の制御を行う主制御部とを備え、セル部は、主制御部と通信可能に構成されているとともに、主制御部からの指令に基づいて、セル部を制御するセル部用制御部を含み、バイパス部は、主制御部およびセル部用制御部と通信可能に構成されているとともに、主制御部からの指令に基づいて、バイパス部を制御するバイパス部用制御部を含み、主制御部は、バイパス部用制御部を介して、セル部の異常を検出するとともに、検出されたセル部の異常に基づいて、バイパス部によるセル部のバイパスの可否を判定するように構成されている。

この発明の一の局面によるインバータ装置では、上記のように、バイパス部のバイパス部用制御部は、主制御部およびセル部用制御部と通信可能に構成されており、主制御部は、バイパス部用制御部を介して、セル部の異常を検出するとともに、検出されたセル部の異常に基づいて、バイパス部によるセル部のバイパスの可否を判定するように構成されている。これにより、主制御部とセル部との間の通信が途絶えた場合でも、セル部の状態がバイパス部用制御部を介して、主制御部に入力される。これにより、主制御部とセル部との間の通信が途絶えた場合でも、セル部の異常内容を正確に検出することができる。

上記一の局面によるインバータ装置において、好ましくは、主制御部は、主制御部とセル部用制御部との間の通信の異常が検出された場合、バイパス部用制御部を介して検出されたセル部の異常に基づいて、バイパス部によるセル部のバイパスの可否を判定するように構成されている。このように構成すれば、主制御部とセル部用制御部との間の通信の異常が検出された場合（後）でも、バイパス部用制御部を介してセル部の異常が検出されるので、主制御部とセル部用制御部との間の通信異常かまたはセル部の異常かの特定（異常の正確な検出）を行うことができる。ここで、主制御部とセル部用制御部との間の通信異常かまたはセル部の異常かの特定ができない場合、インバータ装置を停止する場合がある。そこで、上記一の局面のように構成することによって、異常が特定されるので、インバータ装置を継続して運転することができる。

この場合、好ましくは、セル部用制御部と主制御部とを接続する信号伝送部をさらに備え、主制御部は、主制御部とセル部用制御部との間の通信の異常が検出された場合でかつ、バイパス部用制御部を介してセル部の異常が検出されない場合、セル部用制御部と主制御部との間の信号伝送部に異常が生じていると判定する。このように構成すれば、セル部用制御部と主制御部との間の信号伝送部に異常が生じている場合でも、セル部が正常であると判定することができるので、セル部を継続して使用することができる。

上記主制御部とセル部用制御部との間の通信の異常が検出されるインバータ装置において、好ましくは、セル部は、主回路部、制御電源回路部、主回路部に含まれるスイッチング素子部、および、ヒューズ部をさらに含み、セル部の異常は、主回路部の異常、制御電源回路部の異常、スイッチング素子部の異常、セル部内の温度異常、ヒューズ部の異常、および、セル部用制御部の異常を含み、主制御部は、バイパス部用制御部を介して検出されたセル部の異常が、主回路部の異常、制御電源回路部の異常、スイッチング素子部の異常、セル部内の温度異常、ヒューズ部の異常、および、セル部用制御部の異常のうちの単一の異常である場合、バイパス部によるセル部のバイパスが可能であると判定するように構成されている。このように構成すれば、主制御部とセル部用制御部との間の通信の異常が検出された場合でも、セル部の異常が上記した単一の異常である場合には、バイパスが可能であると判定されるので、インバータ装置の運転を継続することができる。

上記一の局面によるインバータ装置において、好ましくは、セル部は、制御電源回路部を含み、セル部の異常は、制御電源回路部に入力する入力電圧の異常を含み、主制御部は、バイパス部用制御部を介して検出されたセル部の異常が、制御電源回路部に入力する入力電圧の異常である場合、バイパス部によるセル部のバイパスが可能でないと判定するように構成されている。ここで、制御電源回路部に入力する入力電圧が異常である場合、制御電源回路部に入力される電力と同じ電力が入力される他の機器（バイパス部など）の動作に不具合が生じる。そこで、主制御部を、制御電源回路部に入力する入力電圧が異常である場合、バイパス部によるセル部のバイパスが可能でないと判定するように構成することによって、他の機器（バイパス部など）の動作に起因する不具合が生じるのを抑制することができる。

本発明によれば、上記のように、主制御部とセル部との間の通信が途絶えた場合でも、セル部の異常内容を正確に検出することができる。

本発明の一実施形態によるインバータ装置のブロック図である。 本発明の一実施形態によるインバータ装置の主制御部、セル部およびバイパス部のブロック図である。 本発明の一実施形態によるインバータ装置の異常の例を説明するための図である。 本発明の一実施形態によるインバータ装置のセル部およびバイパス部を説明するための図である。

以下、本発明を具体化した実施形態を図面に基づいて説明する。

［本実施形態］
図１〜図４を参照して、本実施形態によるインバータ装置１００の構成について説明する。インバータ装置１００は、主電源２００からの入力される電力を変換して、負荷２１０に供給するように構成されている。

（インバータ装置の構成）
図１に示すように、インバータ装置１００は、入力変圧器盤１０を備えている。入力変圧器盤１０は、主電源２００からの入力される電力（３ｋＶ〜１１ｋＶ）を所定の電圧に変換するように構成されている。

また、インバータ装置１００は、セル部２０を備えている。セル部２０は、各相（Ｕ相、Ｖ相、Ｗ相）毎に、複数個ずつ設けられている。また、セル部２０には、入力変圧器盤１０により変圧された、３相（Ｕ相、Ｖ相、Ｗ相）の交流電力のうちの１相の交流電力が入力される。また、セル部２０は、単相の電力を出力するように構成されている。また、セル部２０は、複数（２個）の出力端子部２５を含む。なお、セル部２０の詳細な構成については、後述する。

また、インバータ装置１００は、バイパス部３０を備えている。バイパス部３０は、セル部２０の複数の出力端子部２５に接続されている。そして、バイパス部３０は、セル部２０の異常時に複数（２個）の出力端子部２５を短絡させて、異常であるセル部２０をバイパスさせるように構成されている。

また、インバータ装置１００は、インバータ装置１００全体の制御を行う主制御部４０を備えている。主制御部４０とセル部２０（後述するセル部用制御部２６）とは、光ファイバなどからなる信号伝送部５１を介して、通信を行うように構成されている。また、主制御部４０とバイパス部３０（後述するバイパス部用制御部３２）とは、光ファイバなどからなる信号伝送部５２を介して、通信を行うように構成されている。具体的には、主制御部４０とセル部２０（後述するセル部用制御部２６）とは、信号伝送部５１、および、光変換部５３を介して、通信を行うように構成されている。また、主制御部４０とバイパス部３０（後述するバイパス部用制御部３２）とは、信号伝送部５２、セル・バイパスＩ／Ｆ５４、および、光変換部５３を介して、通信を行うように構成されている。

（セル部の詳細な構成）
次に、図２を参照して、セル部２０の詳細な構成について説明する。なお、セル部２０は、主回路部２０ａ（整流器２２、コンデンサ２３、単位インバータ部２４など）と、セル部用制御部２６とを含む。

セル部２０は、入力変圧器盤１０からの交流電力が入力される３つの入力端子部２１を備えている。また、セル部２０は、整流器２２を備えている。整流器２２は、複数のダイオード２２ａを含み、入力変圧器盤１０から入力される交流電力を整流するように構成されている。

また、セル部２０は、コンデンサ２３を備えている。コンデンサ２３は、整流器２２と、後述する単位インバータ部２４との間に設けられている。

また、セル部２０は、単位インバータ部２４を備えている。単位インバータ部２４には、整流器２２により整流された電力が入力されるように構成されている。また、単位インバータ部２４には、４個のスイッチング素子部２４ａが設けられている。そして、４個のスイッチング素子部２４ａのオンオフが制御されることにより、単位インバータ部２４の複数（２個）の出力端子部２５から単相の交流電力が出力される。なお、スイッチング素子部２４ａは、たとえば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）からなる。

また、セル部２０は、セル部用制御部２６を備えている。セル部用制御部２６は、主制御部４０と通信可能に構成されているとともに、主制御部４０からの指令に基づいて、セル部２０を制御するように構成されている。具体的には、セル部用制御部２６は、制御電源回路部２６ａ、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２６ｂ、および、光伝送Ｉ／Ｆ２６ｃを含む。ＣＰＵ２６ｂおよび光伝送Ｉ／Ｆ２６ｃには、制御電源回路部２６ａ（降圧トランス２６１ａ、整流器２６１ｂ、コンデンサ２６１ｃおよびＤＣ／ＤＣコンバータ２６１ｄ）を介して、入力端子部２１から入力された電力が供給される。

また、入力端子部２１と整流器２２との間には、ヒューズ部２７が設けられている。また、降圧トランス２６１ａには、ヒューズ部２８が設けられている。

また、ＣＰＵ２６ｂは、光伝送Ｉ／Ｆ２６ｃおよび信号伝送部５１を介して、主制御部４０と通信するように構成されている。具体的には、ＣＰＵ２６ｂは、主制御部４０からの指令（ＰＷＭ信号）を受信するとともに、セル部２０の状態（異常など）を、主制御部４０に送信するように構成されている。

次に、図２および図３を参照して、セル部２０の異常と、異常の検出方法とについて説明する。

セル部用制御部２６（ＣＰＵ２６ｂ）は、コンデンサ２３の電圧を検出しており、検出したコンデンサ２３の電圧に基づいて、主回路部２０ａの過電圧（Ｎｏ．１異常、図３参照）、および、主回路部２０ａの電圧不足（Ｎｏ．２異常）を検出する。

また、セル部用制御部２６は、コンデンサ２６１ｃの電圧を検出している。そして、セル部用制御部２６は、検出したコンデンサ２６１ｃの電圧（入力電圧）に基づいて、制御電源回路部２６ａに入力する入力電圧の異常（低下、瞬時停電）（Ｎｏ．３異常）を検出する。また、セル部用制御部２６は、検出したコンデンサ２６１ｃの電圧（出力電圧）に基づいて、制御電源回路部２６ａの異常（故障、Ｎｏ．４異常）を検出する。

また、セル部用制御部２６は、スイッチング素子部２４ａ（ＩＧＢＴ）のコレクタ−エミッタ間の飽和電圧を検出し、検出した飽和電圧に基づいて、スイッチング素子部２４ａの短絡（Ｎｏ．５異常）を検出する。

また、セル部用制御部２６は、スイッチング素子部２４ａを冷却する冷却部（図示せず）の温度を図示しない温度計により検出する。そして、セル部用制御部２６は、検出した冷却部（図示せず）の温度に基づいて、スイッチング素子部２４ａの過熱（Ｎｏ．６異常）、および、セル部２０内の内気の過熱（Ｎｏ．７異常）を検出する。

また、セル部用制御部２６は、ヒューズ部２７およびヒューズ部２８を監視することにより、ヒューズ部２７およびヒューズ部２８の溶断（Ｎｏ．８異常）を検出する。

なお、上記のＮｏ．１異常〜Ｎｏ．８異常は、セル部用制御部２６のＣＰＵ２６ｂが正常であるとともに、信号伝送部５１（セル部用制御部２６と主制御部４０との間の光伝送）が正常である場合、検出可能である。

また、セル部用制御部２６のＣＰＵ２６ｂの異常（Ｎｏ．９異常）は、ＣＰＵ２６ｂを、ウォッチドッグタイマ(ｗａｔｃｈ ｄｏｇ ｔｉｍｅｒ：ＷＤＴ)により監視することにより検出される。ウォッチドッグタイマとは、ＣＰＵ２６ｂが正常に動作しているかどうかをチェックするための方法である。具体的には、ある一定の時間内に命令によってリセットされるタイマを起動させておく。そして、もし一定時間を経過してもタイマがリセットされていない場合は、主制御部４０により、ＣＰＵ２６ｂが異常であると判定される。なお、Ｎｏ．９異常は、信号伝送部５１（セル部用制御部２６と主制御部４０との間の光伝送）が正常である場合、検出可能である。

また、セル部用制御部２６と主制御部４０との間の光伝送異常（Ｎｏ．１０異常）は、信号伝送部５１を介してセル部用制御部２６が受信する信号を監視することにより検出される。なお、Ｎｏ．１０異常は、セル部用制御部２６のＣＰＵ２６ｂが正常である場合、検出可能である。

（バイパス部および主制御部の詳細な構成）
次に、図２を参照して、バイパス部３０の詳細な構成について説明する。

バイパス部３０は、電磁接触器（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｃｏｎｔａｃｔｏｒ：ＭＣ）や半導体素子等のスイッチ部３１を備えている。スイッチ部３１は、セル部２０の２個の出力端子部２５を短絡させるように構成されている。また、バイパス部３０は、バイパス部用制御部３２を備えている。バイパス部用制御部３２は、主制御部４０と通信可能に構成されているとともに、主制御部４０からの指令に基づいて、バイパス部３０を制御するように構成されている。具体的には、バイパス部用制御部３２は、ＣＰＵ３２ａ、および、光伝送Ｉ／Ｆ３２ｂを含む。ＣＰＵ３２ａは、光伝送Ｉ／Ｆ３２ｂを介してスイッチ部３１のオンオフを制御するように構成されている。また、ＣＰＵ３２ａは、光伝送Ｉ／Ｆ３２ｂ（信号伝送部５２）を介して主制御部４０と通信するように構成されている。なお、信号伝送部５２は、たとえば、光ファイバからなる。

ここで、本実施形態では、バイパス部用制御部３２は、セル部用制御部２６と通信可能に構成されている。そして、主制御部４０は、バイパス部用制御部３２を介して、セル部２０の異常を検出するとともに、検出されたセル部２０の異常に基づいて、バイパス部３０によるセル部２０のバイパスの可否を判定するように構成されている。具体的には、バイパス部用制御部３２のＣＰＵ３２ａと、セル部用制御部２６のＣＰＵ２６ｂとが、光ファイバなどの信号伝送部５８を介して、双方向に通信可能に構成されている。主制御部４０の動作（異常時の動作）については、後述する。

また、インバータ装置１００は、カレントトランス５６を備えている。カレントトランス５６は、バイパス部３０のスイッチ部３１に流れる電流（過電流）を検出するように構成されている。

（インバータ装置の概略の動作）
次に、図１および図４を参照して、インバータ装置１００の概略の動作について説明する。

図１に示すように、インバータ装置１００には、主電源２００（系統電源）から３ｋＶ〜１１ｋＶの比較的高い電圧を有する交流電力が入力される。そして、インバータ装置１００に入力された交流電力は、入力変圧器盤１０により降圧（たとえば、７００Ｖ程度）されて、セル部２０に入力される。そして、図４に示すように、セル部２０は、各相毎に、複数個ずつ設けられている。そして、各相毎の複数のセル部２０同士は、中性点Ｎ（仮想中性点）において接続されている。各相毎の複数のセル部２０同士は、直列に多段に接続されている。そして、この多段に接続された複数のセル部２０から、合計３ｋＶ〜１１ｋＶの交流電力が負荷２１０に出力される。

次に、図３を参照して、インバータ装置１００（セル部２０）の通常時および異常時の動作について説明する。

（通常時の動作）
通常時には、セル部用制御部２６のＣＰＵ２６ｂは、主制御部４０からの指令に基づいて、主回路部２０ａを制御する。これにより、多段に接続された複数のセル部２０の各々から、単相の交流電力が負荷２１０に出力される。なお、通常時とは、セル部２０に異常がなく、かつ、主制御部４０とセル部用制御部２６との間の通信（信号伝送部５１）が正常である場合である。

（異常時の動作）
セル部２０が異常である場合（異常時）には、主制御部４０は、バイパス部３０（バイパス部用制御部３２）に対して、異常であるセル部２０の２つの出力端子部２５をバイパスさせる（導通させる）ように指令する。これにより、異常であるセル部２０を迂回して電流が流れるので、インバータ装置１００を継続して運転することが可能になる。なお、たとえば、Ｕ相の１つのセル部２０が異常である場合、Ｖ相の１つのセル部２０およびＷ相の１つのセル部２０の各々の２つの出力端子部２５もバイパスさせる（導通させる）。これにより、Ｕ相、Ｖ相およびＷ相の各々の電力が略同じになる。

なお、セル部２０の異常（異常）は、図３に示されるＮｏ．１異常〜Ｎｏ．１０異常などである。ここで、セル部用制御部２６と主制御部４０との間の光伝送異常（Ｎｏ．１０異常）が発生した場合、セル部用制御部２６から主制御部４０への信号が途絶えるため、セル部用制御部２６からの信号に基づいて、主制御部４０は、セル部２０の異常内容を正確に検出することができない。なお、過去のセル部２０の異常の履歴からセル部２０の異常内容を推定することは可能である一方、セル部用制御部２６と主制御部４０との間の光伝送異常（Ｎｏ．１０異常）が発生した場合には、異常の履歴が無い状態で、セル部用制御部２６と主制御部４０との通信が途絶えてしまうため、セル部２０の異常内容を推定することはできない。また、セル部用制御部２６と主制御部４０との間の通信が途絶える場合には、セル部用制御部２６と主制御部４０との間の光伝送異常（Ｎｏ．１０異常）の他に、セル部用制御部２６のＣＰＵ２６ｂの異常（Ｎｏ．９異常）の場合もある。また、ＣＰＵ２６ｂの異常（Ｎｏ．９異常）の場合では、Ｎｏ．１異常〜Ｎｏ．８異常が、どの時点まで正確にＣＰＵ２６ｂにより監視されていたか不明である。このため、Ｎｏ．９異常が発生した場合には、ＣＰＵ２６ｂの監視に基づく異常履歴の信頼性が欠ける。

そこで、本実施形態では、主制御部４０とセル部用制御部２６との間の通信の異常が検出された場合、主制御部４０は、バイパス部用制御部３２を介して、セル部２０の異常を検出するとともに、検出されたセル部２０の異常に基づいて、バイパス部３０によるセル部２０のバイパスの可否を判定するように構成されている。すなわち、主制御部４０は、セル部用制御部２６との通信ではなく、バイパス部用制御部３２との通信により、バイパス部用制御部３２を介して、セル部２０の異常を検出する。なお、主制御部４０は、セル部２０のバイパス可否を異常内容ごとに予め記憶しておき、セル部２０に異常が発生した際に、検出されたセル部２０の異常に基づいてバイパスするかどうかの判定を行う。

そして、本実施形態では、主制御部４０は、主制御部４０とセル部用制御部２６との間の信号伝送部５１の異常（Ｎｏ．１０異常）が検出された場合でかつ、バイパス部用制御部３２を介してセル部２０の異常が検出されない場合、セル部用制御部２６と主制御部４０との間の信号伝送部５１に異常が生じていると判定する。これにより、主制御部４０は、Ｎｏ．１０異常の単一の異常であることを検出する。

また、上記のように、セル部２０の異常は、主回路部２０ａの異常（Ｎｏ．１異常、Ｎｏ．２異常）、制御電源回路部２６ａの異常（Ｎｏ．４異常）、スイッチング素子部２４ａの異常（Ｎｏ．５異常、Ｎｏ．６異常）、セル部２０内の温度異常（Ｎｏ．７異常）、ヒューズ部２７および２８の異常（Ｎｏ．８異常）、および、セル部用制御部２６（ＣＰＵ３２ａ）の異常（Ｎｏ．９異常）を含む。そして、本実施形態では、主制御部４０は、バイパス部用制御部３２を介して検出されたセル部２０の異常が、主回路部２０ａの異常、制御電源回路部２６ａの異常、スイッチング素子部２４ａの異常、セル部２０内の温度異常、ヒューズ部２７および２８の異常、および、セル部用制御部２６の異常のうちの単一の異常である場合、バイパス部３０によるセル部２０のバイパスが可能であると判定するように構成されている。

すなわち、Ｎｏ．１異常、Ｎｏ．２異常、および、Ｎｏ．４異常〜Ｎｏ．９異常のうちの単一の異常であれば、バイパス部３０によるセル部２０のバイパスが可能であると判定して、異常であるセル部２０の２つの出力端子部２５をバイパス（短絡）させる。

一方、本実施形態では、主制御部４０は、バイパス部用制御部３２を介して検出されたセル部２０の異常が、制御電源回路部２６ａに入力する入力電圧の異常（低下、瞬時停電）である場合、バイパス部３０によるセル部２０のバイパスが可能でないと判定するように構成されている。ここで、制御電源回路部２６ａに入力する入力電圧は、バイパス部３０にも入力されている。そして、バイパス部３０のスイッチ部３１は、この入力電圧により制御（オンオフ）されている。つまり、バイパス部３０のスイッチ部３１に入力されている入力電圧が異常である場合、バイパス部３０のスイッチ部３１の動作に不具合が生じるので、制御電源回路部２６ａに入力する入力電圧が異常（低下、瞬時停電）である場合、バイパス部３０によるセル部２０のバイパスが可能でないと判定される。

なお、Ｎｏ．１異常〜Ｎｏ．９異常のうち、複数の異常が検出された場合には、異常の内容によっては、セル部２０のバイパスが不可能であると判定される。この場合、インバータ装置１００の運転が停止される。

なお、主制御部４０は、バイパス部３０の異常の検出も可能である。そして、バイパス部３０の異常が検出された場合でかつ、セル部２０の異常が検出されない場合は、通常の運転を行うことが可能である。

また、異常であるセル部２０の情報、バイパスされたセル部２０の情報、バイパス部３０の異常などは、表示部５７（図１参照）などによりユーザに報知される。

（本実施形態の効果）
本実施形態では、以下のような効果を得ることができる。

本実施形態では、上記のように、バイパス部３０のバイパス部用制御部３２は、主制御部４０およびセル部用制御部２６と通信可能に構成されており、主制御部４０は、バイパス部用制御部３２を介して、セル部２０の異常を検出するとともに、検出されたセル部２０の異常に基づいて、バイパス部３０によるセル部２０のバイパスの可否を判定するように構成されている。これにより、主制御部４０とセル部２０との間の通信が途絶えた場合でも、セル部２０の状態がバイパス部用制御部３２を介して、主制御部４０に入力される。その結果、主制御部４０とセル部２０との間の通信が途絶えた場合でも、セル部２０の異常内容を正確に検出することができる。

また、本実施形態では、上記のように、主制御部４０は、主制御部４０とセル部用制御部２６との間の通信の異常が検出された場合、バイパス部用制御部３２を介して検出されたセル部２０の異常に基づいて、バイパス部３０によるセル部２０のバイパスの可否を判定するように構成されている。これにより、主制御部４０とセル部用制御部２６との間の通信の異常が検出された場合（後）でも、バイパス部用制御部３２を介してセル部２０の異常が検出されるので、主制御部４０とセル部用制御部２６との間の通信異常かまたはセル部２０の異常かの特定（異常の正確な検出）を行うことができる。ここで、主制御部４０とセル部用制御部２６との間の通信異常かまたはセル部２０の異常かの特定ができない場合、インバータ装置１００を停止する場合がある。そこで、本実施形態のように構成することによって、異常が特定されるので、インバータ装置１００を継続して運転することができる。

また、本実施形態では、上記のように、主制御部４０は、主制御部４０とセル部用制御部２６との間の通信の異常が検出された場合でかつ、バイパス部用制御部３２を介してセル部２０の異常が検出されない場合、セル部用制御部２６と主制御部４０との間の信号伝送部５１に異常が生じていると判定する。これにより、セル部用制御部２６と主制御部４０との間の信号伝送部５１に異常が生じている場合でも、セル部２０が正常であると判定することができるので、セル部２０を継続して使用することができる。

また、本実施形態では、上記のように、主制御部４０は、バイパス部用制御部３２を介して検出されたセル部２０の異常が、主回路部２０ａの異常、制御電源回路部２６ａの異常、スイッチング素子部２４ａの異常、セル部２０内の温度異常、ヒューズ部２７および２８の異常、および、セル部用制御部２６の異常のうちの単一の異常である場合、バイパス部３０によるセル部２０のバイパスが可能であると判定するように構成されている。これにより、主制御部４０とセル部用制御部２６との間の通信の異常が検出された場合でも、セル部２０の異常が上記した単一の異常である場合には、バイパスが可能であると判定されるので、インバータ装置１００の運転を継続することができる。

また、本実施形態では、主制御部４０は、バイパス部用制御部３２を介して検出されたセル部２０の異常が、制御電源回路部２６ａに入力する入力電圧の異常である場合、バイパス部３０によるセル部２０のバイパスが可能でないと判定するように構成されている。ここで、制御電源回路部２６ａに入力する入力電圧が異常である場合、制御電源回路部２６ａに入力される電力と同じ電力が入力されるバイパス部３０の動作に不具合が生じる。そこで、上記のように構成することによって、バイパス部３０の動作に起因する不具合が生じるのを抑制することができる。

［変形例］
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更（変形例）が含まれる。

たとえば、上記実施形態では、セル部の異常が、Ｎｏ．１異常〜Ｎｏ．１０異常（図３参照）まで含む例について示したが、本発明はこれに限られない。たとえば、セル部の異常に、Ｎｏ．１異常〜Ｎｏ．１０異常以外の異常が含まれていてもよい。

また、上記実施形態では、セル部の異常が、Ｎｏ．１異常、Ｎｏ．２異常、および、Ｎｏ．４異常〜Ｎｏ．９異常のうちの単一の異常である場合、主制御部がバイパス部によるセル部のバイパスが可能であると判定する例について示したが、本発明はこれに限られない。たとえば、セル部の異常が、Ｎｏ．１異常、Ｎｏ．２異常、および、Ｎｏ．４異常〜Ｎｏ．９異常のうちの単一の異常である場合でも、異常の種類によっては、主制御部がバイパス部によるセル部のバイパスが不可能であると判定してもよい。

また、上記実施形態では、信号伝送部が、光ファイバから構成されている例について示したが、本発明はこれに限られない。たとえば、信号伝送部が、光ファイバ以外の部材から構成されていてもよい。

また、上記実施形態では、異常である１つのセル部がバイパスされる例について示したが、本発明はこれに限られない。たとえば、複数のセル部の異常が検出された場合、複数のセル部をバイパスして、インバータ装置の運転を継続してもよい。

２０ セル部
２０ａ 主回路部
２４ａ スイッチング素子部
２５ 出力端子部
２６ セル部用制御部
２６ａ 制御電源回路部
２７、２８ ヒューズ部
３０ バイパス部
３２ バイパス部用制御部
４０ 主制御部
５１ 信号伝送部
１００ インバータ装置

Claims (5)

1. 単相の電力を出力するとともに、複数の出力端子部を含むセル部と、
   前記セル部の前記複数の出力端子部に接続され、前記セル部の異常時に前記複数の出力端子部を短絡させて、異常である前記セル部をバイパスさせるバイパス部と、
   装置全体の制御を行う主制御部とを備え、
   前記セル部は、前記主制御部と通信可能に構成されているとともに、前記主制御部からの指令に基づいて、前記セル部を制御するセル部用制御部を含み、
   前記バイパス部は、前記主制御部および前記セル部用制御部と通信可能に構成されているとともに、前記主制御部からの指令に基づいて、前記バイパス部を制御するバイパス部用制御部を含み、
   前記主制御部は、前記バイパス部用制御部を介して、前記セル部の異常を検出するとともに、検出された前記セル部の異常に基づいて、前記バイパス部による前記セル部のバイパスの可否を判定するように構成されている、インバータ装置。
2. 前記主制御部は、前記主制御部と前記セル部用制御部との間の通信の異常が検出された場合、前記バイパス部用制御部を介して検出された前記セル部の異常に基づいて、前記バイパス部による前記セル部のバイパスの可否を判定するように構成されている、請求項１に記載のインバータ装置。
3. 前記セル部用制御部と前記主制御部とを接続する信号伝送部をさらに備え、
   前記主制御部は、前記主制御部と前記セル部用制御部との間の通信の異常が検出された場合でかつ、前記バイパス部用制御部を介して前記セル部の異常が検出されない場合、前記セル部用制御部と前記主制御部との間の前記信号伝送部に異常が生じていると判定する、請求項２に記載のインバータ装置。
4. 前記セル部は、主回路部、制御電源回路部、前記主回路部に含まれるスイッチング素子部、および、ヒューズ部をさらに含み、
   前記セル部の異常は、前記主回路部の異常、前記制御電源回路部の異常、前記スイッチング素子部の異常、前記セル部内の温度異常、前記ヒューズ部の異常、および、前記セル部用制御部の異常を含み、
   前記主制御部は、前記バイパス部用制御部を介して検出された前記セル部の異常が、前記主回路部の異常、前記制御電源回路部の異常、前記スイッチング素子部の異常、前記セル部内の温度異常、前記ヒューズ部の異常、および、前記セル部用制御部の異常のうちの単一の異常である場合、前記バイパス部による前記セル部のバイパスが可能であると判定するように構成されている、請求項２または３に記載のインバータ装置。
5. 前記セル部は、制御電源回路部を含み、
   前記セル部の異常は、前記制御電源回路部に入力する入力電圧の異常を含み、
   前記主制御部は、前記バイパス部用制御部を介して検出された前記セル部の異常が、前記制御電源回路部に入力する入力電圧の異常である場合、前記バイパス部による前記セル部のバイパスが可能でないと判定するように構成されている、請求項１〜４のいずれか１項に記載のインバータ装置。

Images