JP2018023093A - 画像処理装置 - Google Patents
画像処理装置 Download PDFInfo
- Publication number
- JP2018023093A JP2018023093A JP2017111170A JP2017111170A JP2018023093A JP 2018023093 A JP2018023093 A JP 2018023093A JP 2017111170 A JP2017111170 A JP 2017111170A JP 2017111170 A JP2017111170 A JP 2017111170A JP 2018023093 A JP2018023093 A JP 2018023093A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- image
- mode
- power
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Sources (AREA)
- Image Processing (AREA)
- Studio Devices (AREA)
Abstract
【課題】複数のプロセッサを有する装置において消費電力を低減する。【解決手段】画像処理装置は、直列に接続された複数の画像プロセッサと、画像データを記録媒体に記録する記録部と、複数の画像プロセッサがそれぞれ撮像部から出力された画像データの一部を処理する第1の記録モードを含む複数の動作モードの何れかを指示するモード指示部と、複数の画像プロセッサに電力を供給する電力供給部とを有する。複数の画像プロセッサはそれぞれ複数の機能ブロックを有し、複数の機能ブロックに対する電源供給状態を個別に制御する。複数の画像プロセッサのうち、電源マスタの画像プロセッサは、複数の画像プロセッサを順番に、モード指示部により指示された動作モードに対応した電源供給状態とするための制御を行う。【選択図】 図1A
Description
本発明は画像処理装置に関する。
撮像装置(例:デジタルカメラ)において、撮像素子の多画素化や動画像の高フレームレート化などに伴い、プロセッサにより処理されるデータ量が増大している。プロセッサが処理するデータ量が増大すると、1つのプロセッサでデータを処理することが出来なくなる可能性がある。このような事態を解消するため、複数のプロセッサを搭載して処理を分担する構成が知られている。特許文献1及び特許文献2には、直列に接続された複数のプロセッサが、画像の分割された領域を分担して処理することが開示されている。
特許文献1及び特許文献2には、複数のプロセッサを用いて処理を行うことは記載されているが、複数のプロセッサに対する電力制御についての記載はない。一般に、複数のプロセッサを用いる場合には消費電力が増大するが、デジタルカメラのような携帯可能な撮像装置では、電池の消耗を低減するために、消費電力を抑えることが求められているという課題がある。また、複数のプロセッサへ電源を同時に投入するような制御を行うと、大きな突入電流が流れる。このような突入電流に対応するために、大容量の電源が必要になったり、部品コストが増大したりするという課題がある。
そこで、本発明は、複数のプロセッサを有する装置において消費電力を低減することを目的とする。
本発明の一態様による画像処理装置は以下の構成を備える。すなわち、
撮像手段と、
直列に接続された複数の画像プロセッサと、
画像データを記録媒体に記録する記録手段と、
前記複数の画像プロセッサがそれぞれ前記撮像手段から出力された画像データの一部を処理する第1の記録モードを含む複数の動作モードの何れかを指示するモード指示手段と、
前記複数の画像プロセッサに電力を供給する電力供給手段と、を備え、
前記複数の画像プロセッサのうち初段の画像プロセッサが前記撮像手段に接続し、終段の画像プロセッサが前記記録手段に接続され、
前記第1の記録モードにおいて、前記複数の画像プロセッサのうち前記終段の画像プロセッサ以外の画像プロセッサは、各画像プロセッサが処理するべき部分の画像データに所定の画像処理を行い、各画像プロセッサが処理するべき部分以外に前記所定の画像処理を行わずに後段の画像プロセッサに出力し、
前記複数の画像プロセッサはそれぞれ複数の機能ブロックを有し、前記複数の機能ブロックに対する電源供給状態を個別に制御し、
前記複数の画像プロセッサの一つが電源マスタとして設定され、前記電源マスタの画像プロセッサは、前記複数の画像プロセッサを順番に、前記モード指示手段により指示された動作モードに対応した前記電源供給状態とするための制御を行う。
撮像手段と、
直列に接続された複数の画像プロセッサと、
画像データを記録媒体に記録する記録手段と、
前記複数の画像プロセッサがそれぞれ前記撮像手段から出力された画像データの一部を処理する第1の記録モードを含む複数の動作モードの何れかを指示するモード指示手段と、
前記複数の画像プロセッサに電力を供給する電力供給手段と、を備え、
前記複数の画像プロセッサのうち初段の画像プロセッサが前記撮像手段に接続し、終段の画像プロセッサが前記記録手段に接続され、
前記第1の記録モードにおいて、前記複数の画像プロセッサのうち前記終段の画像プロセッサ以外の画像プロセッサは、各画像プロセッサが処理するべき部分の画像データに所定の画像処理を行い、各画像プロセッサが処理するべき部分以外に前記所定の画像処理を行わずに後段の画像プロセッサに出力し、
前記複数の画像プロセッサはそれぞれ複数の機能ブロックを有し、前記複数の機能ブロックに対する電源供給状態を個別に制御し、
前記複数の画像プロセッサの一つが電源マスタとして設定され、前記電源マスタの画像プロセッサは、前記複数の画像プロセッサを順番に、前記モード指示手段により指示された動作モードに対応した前記電源供給状態とするための制御を行う。
複数のプロセッサを有する装置において消費電力を低減することができる。
以下、図面を参照して本発明の実施形態を説明する。ただし、本発明は以下の実施形態に限定されるものではない。
[実施形態1]
図1Aは、本発明に係る画像処理装置の実施形態1における撮像装置100が有する複数の構成要素を示すブロック図である。撮像装置100は、撮像部101、3つの画像プロセッサ(以下、プロセッサ110、130及び150)、3つのメモリ120、140及び160、電力供給部180、表示部102、記録媒体103、指示入力部104を有する。撮像部101は、プロセッサ110の入力部111と接続され、撮像した画像をプロセッサ110に画像信号(Sig100)として出力する。プロセッサ110、130、150の各々はそれぞれが1つの半導体集積回路チップとして構成される。また、メモリ120、140、160の各々はそれぞれがプロセッサ110、130、150とは異なる、1チップの集積回路として構成される。
図1Aは、本発明に係る画像処理装置の実施形態1における撮像装置100が有する複数の構成要素を示すブロック図である。撮像装置100は、撮像部101、3つの画像プロセッサ(以下、プロセッサ110、130及び150)、3つのメモリ120、140及び160、電力供給部180、表示部102、記録媒体103、指示入力部104を有する。撮像部101は、プロセッサ110の入力部111と接続され、撮像した画像をプロセッサ110に画像信号(Sig100)として出力する。プロセッサ110、130、150の各々はそれぞれが1つの半導体集積回路チップとして構成される。また、メモリ120、140、160の各々はそれぞれがプロセッサ110、130、150とは異なる、1チップの集積回路として構成される。
プロセッサ110とプロセッサ130とプロセッサ150はカスケード接続で直列に接続されている。プロセッサ110はカスケード接続の初段に位置し、プロセッサ150はカスケード接続における終段に位置している。撮像部101は初段のプロセッサ110に接続されている。なお、カスケード接続されるプロセッサの数は3つに限られるものではなく、2つ以上であればよい。プロセッサ110とプロセッサ130は、片方向通信接続(Sig120)と、双方向通信接続(Sig121)で接続される。プロセッサ110とプロセッサ150は、双方向通信接続(Sig122)で接続される。プロセッサ130とプロセッサ150は、片方向通信接続(Sig140)と、双方向通信接続(Sig141)で接続される。
メモリ120は、プロセッサ110と双方向通信(メモリIF信号(Sig116))が可能に接続されている。メモリ140は、プロセッサ110と双方向通信(メモリIF信号(Sig136))が可能に接続されている。メモリ160は、プロセッサ110と双方向通信(メモリIF信号(Sig156))が可能に接続されている。
電力供給部180は、プロセッサ110、プロセッサ130、プロセッサ150などに電力を供給する。電力供給部180は、プロセッサごとに分かれていてもよいし、共通であってもよい。外部装置200は、例えばPCであり、プロセッサ150(外部通信部165)に接続される。撮像装置100に接続された外部装置200からは、撮像装置100の動作モードの切り替えなどを制御することができる。外部装置200からの制御を用いない場合には、外部装置200は接続されていなくてもよい。
表示部102は、例えば液晶ディスプレイであり、撮像モードでの確認画像の表示や再生モードでの再生画像の表示を行う。撮像装置100では、表示部102はプロセッサ110に接続されている。記録媒体103は、撮像装置100への着脱が可能な可搬メモリであり、撮像部101で撮像された画像データの記録等に用いられる。撮像装置100では、記録媒体103はカスケード接続における終段のプロセッサ150に接続されている。指示入力部104は、撮像装置100をユーザが指示を入力するためのスイッチ等(例えば、シャッターボタンやモードダイアル、ズームレバー)を有する。指示入力部104は、タッチパネルで構成されてもよいし、タッチパネルを含む構成であってもよい。撮像装置100において、指示入力部104は、プロセッサ110に接続されている。
次に、プロセッサ110、130および150の詳細を説明する。実施形態1では、プロセッサ110、130および150は同じ構成のデバイスであり、撮像装置100の動作モードによって働きを動的に変更する。まず、プロセッサ110の構成について説明する。
図1Aに示す例では、プロセッサ110は、入力部111、経路選択部112、合流部116、出力部117、画像処理部113、メモリ制御部115、入出力部118、入出力部119、記録再生部121、表示制御部122、CPU123、外部通信部125、内部メモリ126を有している。
入力部111は、撮像部101からの出力である画像信号(Sig100)を入力し、経路選択部112へ画像信号(Sig111)を出力する。経路選択部112は、入力部111からの画像信号(Sig111)を、(1)合流部116、(2)画像処理部133と表示制御部122、(3)メモリ制御部115のいずれか1つ以上へ出力する。経路選択部112から合流部116へ出力される信号(Sig112)は、オンフライ信号として用いられる。オンフライ信号とは、終段のプロセッサ150以外のプロセッサ110、130の各々が前段のプロセッサ130もしくは撮像部101から入力したデータであって、各プロセッサに接続されたメモリ120、140に一時的に格納せずに次段のプロセッサに出力する信号である。経路選択部112から画像処理部113および表示制御部122へ出力される信号(Sig113)は、画像処理用信号として用いられる。また、経路選択部112からメモリ制御部115へ出力される信号(Sig115)は、メモリ書込用信号として用いられる。
画像処理部113は、経路選択部112から入力された画像処理用信号(Sig113)に対して所定の画像処理を行い、画像処理済み信号(Sig114)をメモリ制御部115に出力する。画像処理部113で実行される画像処理は、例えば、各種の変換処理(色変換処理等)、データ符号化処理、データ復号化処理などである。メモリ制御部115は各構成要素からの要求を受け、メモリ120に対してメモリIF信号(Sig116)を介して各種信号(例えば画像処理済み信号)の書き込み、読み出しを行う。メモリ制御部115は、経路選択部112から入力されたメモリ書込用信号をメモリ120へ書き込む。
合流部116は、経路選択部112から入力されたオンフライ信号(Sig112)と、メモリ制御部115を介してメモリ120から読み出されたメモリ読出信号(Sig117)とを合流させた合流信号(Sig118)を出力部117に出力する。合流部116は、信号の合流においてオンフライ信号(Sig112)を優先する。例えば、合流部116は、経路選択部112からオンフライ信号(Sig112)の入力がない期間に、メモリ制御部115に対して読み出し要求を行い、メモリ読出信号(Sig117)を次段のプロセッサ130に出力する。
出力部117は、次段のプロセッサ130(入力部131)と片方向通信を行う。出力部117は、例えば合流部116から入力された合流信号(Sig118)を、プロセッサ130へ画像信号(Sig120)として送信する。入出力部118、入出力部119は、それぞれ前段のプロセッサおよび次段のプロセッサと双方向通信を行う。実施形態1では、プロセッサ110に前段のプロセッサは存在しない。代わりに、入出力部118は終段のプロセッサ150の入出力部159と接続され、双方向通信信号(Sig122)の送受信を行う。また、入出力部119は次段のプロセッサ130の入出力部138と接続され、双方向通信信号(Sig121)の送受信を行う。入出力部118や入出力部119で双方向通信信号として送受信される情報は、他のプロセッサで使用する画像処理用の補正値や、プロセッサ間のフロー制御用の情報である。
記録再生部121は、記録媒体への画像の記録と、記録媒体からの画像の読み出しおよび再生を行う。実施形態1では、プロセッサ110に記録媒体が接続されておらず、記録再生部121は未接続となっている。表示制御部122は、画像処理用信号(Sig113)を入力し、液晶パネルに表示するための表示用画像を生成し、出力する。実施形態1では、表示制御部122に表示部102が接続されており、表示制御部122は画像処理用信号(Sig113)から表示用画像を生成し、表示部102に出力する。表示部102は、表示制御部122から入力された表示用画像を表示する。
CPU123は、プロセッサ110を動作させるためのプログラムを実行する。プログラムは例えばプロセッサ110の内部メモリ126に格納されている。外部通信部125は、例えばPCのような外部装置との通信を実現する。実施形態1では、プロセッサ110の外部通信部125は未接続となっている。内部メモリ126は、CPU123により実行されるプログラムのほか、電源マスタ管理情報を保持する。電源マスタ管理情報とは、撮像装置100の各動作モードで電源マスタを担当するプロセッサを示す管理情報である。電源マスタ管理情報については、図2を用いて後述する。
なお、プロセッサ110,130,150の各々の出力部117,137,157は、撮像部101の出力部と同等の電気特性での出力が可能である。このため、撮像部101からの出力を受ける入力部111と、前段のプロセッサからの出力を受ける入力部131,151を共通の構造にすることが可能となる。例えば、入力部111,131,151の物理層における電気特性やLSIの端子を共通化することが可能となる。
次に、プロセッサ130の構成について説明する。図1Aに示す例では、プロセッサ130は、入力部131、経路選択部132、合流部136、出力部137、画像処理部133、メモリ制御部135、入出力部138、入出力部139、記録再生部141、表示制御部142、CPU143、外部通信部145、内部メモリ146を有している。プロセッサ130が有する上記構成要素は、プロセッサ110が有する同一名称の構成要素と同様の機能を有している。
プロセッサ130において、記録再生部141、表示制御部142、外部通信部145は未接続となっている。入力部131は、プロセッサ110の出力部117から入力された画像信号(Sig120)を、経路選択部132へ出力する(Sig131)。出力部137は次段のプロセッサ150と片方向通信を行う。出力部137は、合流部136から入力された合流信号(Sig138)を次段のプロセッサ150に画像信号(Sig140)として送信する。入出力部138は前段のプロセッサ110の入出力部119と双方向通信を行う(双方向通信信号(Sig121)の送受信が行われる)。また、入出力部139は次段のプロセッサ150の入出力部158と双方向通信を行う。これにより、双方向信号(Sig141)の送受信が行われる。CPU143は、プロセッサ130を動作させるためのプログラム(例えば内部メモリ146に格納されている)を実行する。
次に、プロセッサ150の構成について説明する。図1Aに示す例では、プロセッサ150は、入力部151、経路選択部152、合流部156、出力部157、画像処理部153、メモリ制御部155、入出力部158、入出力部159、記録再生部161、表示制御部162、CPU163、外部通信部165、内部メモリ166を有している。プロセッサ150が有する構成要素は、プロセッサ110やプロセッサ130が有する同一名称の構成要素と同様の機能を有している。
入力部151は、前段のプロセッサ130の出力部137から出力された画像信号(Sig140)を入力し、経路選択部152へ出力する(画像信号(Sig151))。実施形態1において、プロセッサ150はカスケード接続における終段のプロセッサであり、次段のプロセッサは存在しない。そのため、出力部157は未接続となっている。入出力部158は前段のプロセッサ130の入出力部139と双方向通信を行う。これにより、双方向信号(Sig141)の送受信が行われる。また、入出力部159は初段のプロセッサ110の入出力部118と双方向通信を行う。これにより、双方向通信信号(Sig122)の送受信が行われる。また、プロセッサ150は記録媒体103と接続されており、記録再生部161は、記録媒体103への画像の記録と記録媒体103からの画像の読み出しおよび再生を行う。CPU163は、プロセッサ150を動作させるためのプログラム(例えば、内部メモリ166に格納されている)を実行する。プロセッサ150の外部通信部165には、外部装置200が接続されている。また、記録再生部161には、記録媒体103が接続されている。
図2は、内部メモリ126と内部メモリ146と内部メモリ166に保持されている電源マスタ管理情報の一例を説明するための図である。電源マスタとは、撮像装置100の各動作モードにおいて、各プロセッサおよび各プロセッサ内の機能ブロックの電力制御を指示する役割を担うプロセッサである。
実施形態1では、撮像装置100は複数の実行可能な動作モードを持つ。具体的には、撮像装置100は、スタンバイモード、静止画撮像モード、動画撮像モード、再生モードの4種類の動作モードを持つ。これらの複数の動作モードの何れかを指示するモード指示は、指示入力部104または外部装置200からなされる。これら4種類のモードのそれぞれについて指示入力部104からの指示入力を受けるモードと、PCなどの外部装置200からの指示入力受けるモードの2通りのモードがある。したがって、撮像装置100の動作モードは計8モードとなる。もちろん、動作モードの種類はこれらに限られるものではない。以下、指示入力部104からの指示で動作する動作モードをスタンバイモード、静止画撮像モード、動画撮像モード、再生モードと称する。また、外部装置200からの指示で動作する動作モードを外部制御スタンバイモード、外部制御静止画撮像モード、外部制御動画撮像モード、外部制御再生モードと称する。
静止画撮像モードにおいて、指示入力部104から静止画の記録の指示があると、プロセッサ110のCPU123は、入力部111を制御して、撮像部101から1画面の静止画データを入力する。CPU123は、経路選択部112を制御して、入力された1画面の静止画データを画像処理部113に送る。画像処理部113は、入力された静止画データに対して処理を行い、メモリ制御部115に出力する。また、画像処理部113は、画像処理のために一時的に静止画データをメモリ制御部115を介してメモリ120に記憶する。CPU123は、画像処理部113による処理が終了すると、合流部116を制御して、画像処理部113により処理されてメモリ120に記憶された静止画データを読みだして出力部117に出力する。出力部117は、処理済みの静止画データをプロセッサ130に送る。
プロセッサ130は、静止画撮像モードにおいては、プロセッサ110により処理済みの静止画データに所定の画像処理を施さずにプロセッサ150に出力する。そのため、CPU143は、経路選択部132を制御し、入力部131から入力された、プロセッサ110で処理済みの静止画データを合流部136に出力し、合流部136からそのまま出力部137に出力する。即ち、プロセッサ110で処理済みの静止画データはメモリ140に記憶されずに合流部136に出力される。出力部137は、合流部136からの静止画データをプロセッサ150の入力部151に出力する。
プロセッサ150は、静止画撮像モードにおいては、前述のようにプロセッサ110で処理された静止画データを、プロセッサ130を介して受けとる。CPU163は、経路選択部152を制御して、入力された静止画データをメモリ制御部155に出力し、一旦メモリ160に記憶する。そして、CPU163は、記録再生部161を制御して、所定のタイミングでメモリ160から静止画データを読み出し、記録媒体103に記録する。
また、動画撮像モードにおいては、撮像部101から出力された動画データの各フレームの一部をプロセッサ110、130、150の各々が処理する。
動画撮像モードにおいて、指示入力部104から動画の記録開始の指示があると、プロセッサ110のCPU123は、入力部111を制御して、撮像部101から動画データを入力する。CPU123は、経路選択部112を制御して、入力された動画データの各フレームのうち、プロセッサ110が処理する部分のデータを画像処理部113に送り、残りを合流部116に出力する。
本実施形態では、動画データの1フレームの上下方向における下側の一部をプロセッサ110が処理し、1フレームの上側の一部をプロセッサ150が処理し、中央の一部をプロセッサ130が処理する。また、プロセッサ110が処理する下側の一部とプロセッサ130が処理する中央の一部とは、その境界部分が重複するように割り当てられる。また、プロセッサ150が処理する上側の一部とプロセッサ130が処理する中央の一部とは、その境界部分が重複するように割り当てられる。
画像処理部113は、入力された動画データに対して処理を行い、メモリ制御部115に出力する。また、画像処理部113は、画像処理のために一時的に動画データをメモリ制御部115を介してメモリ120に記憶する。CPU123は、画像処理部113による処理が終了すると、合流部116を制御して、画像処理部113により処理されてメモリ120に記憶された動画データを読みだして出力部117に出力する。出力部117は、前述のように、後段のプロセッサ130、150に送るオンフライデータを送信していない期間において、プロセッサ110で処理済みの動画データをプロセッサ130に送る。
プロセッサ130は、動画撮像モードにおいては、プロセッサ150により処理する領域の動画データと、プロセッサ110により処理済みの動画データに画像処理を施さずにプロセッサ150に出力する。そのため、CPU143は、経路選択部132を制御し、入力部131から入力された、プロセッサ150で処理する上側領域の動画データと、プロセッサ110で処理済みの動画データを合流部136に出力し、合流部136からそのまま出力部137に出力する。出力部137は、プロセッサ150で処理する上側領域の動画データと、プロセッサ110で処理済みの動画データを、プロセッサ150の入力部151に出力する。また、CPU143は、経路選択部132を制御し、入力部131から入力された動画データのうち、プロセッサ130が処理する領域のデータを取り出して画像処理部133に送る。
画像処理部133は、入力された動画データに対して処理を行い、メモリ制御部135に出力する。また、画像処理部133は、画像処理のために一時的に動画データをメモリ制御部135を介してメモリ140に記憶する。CPU143は、画像処理部133による処理が終了すると、合流部136を制御して、画像処理部133により処理されてメモリ140に記憶された動画データを読みだして出力部137に出力する。出力部137は、前述のように、後段のプロセッサ150に送るオンフライデータを送信していない期間において、プロセッサ130で処理済みの動画データをプロセッサ150に送る。
プロセッサ150は、動画撮像モードにおいては、各フレームにおける上側の一部のデータと、プロセッサ110、130で処理された動画データを、プロセッサ130を介して受けとる。CPU163は、経路選択部152を制御して、プロセッサ150で処理する動画データを画像処理部153に送り、プロセッサ110、130で処理された動画データをメモリ制御部155に出力して一旦メモリ160に記憶する。
画像処理部153は、入力された動画データに対して処理を行い、メモリ制御部155に出力する。また、画像処理部153は、画像処理のために一時的に動画データをメモリ制御部155を介してメモリ160に記憶する。これにより、各フレームについて、画像処理済みの動画データがメモリ160に記憶される。CPU163は、記録再生部161を制御して、所定のタイミングでメモリ160から各フレームの動画データを読み出し、記録媒体103に記録する。
このように、動画撮像モードでは、各プロセッサにより動画データが分担して処理される。また、指示入力部104より動画の記録停止の指示があると、CPU123は各プロセッサに対して動画の記録停止を指示し、記録を終了する。
次に、再生モードでは、指示入力部104により再生指示があると、CPU123は、入出力部118よりプロセッサ150に対して画像の再生指示を送る。例えば、指示入力部104により静止画データの再生指示があると、記録媒体103に記録された静止画のうち指定された静止画データの再生指示をプロセッサ150に送る。また、指示入力部104により動画データの再生指示があると、記録媒体103に記録された動画のうち指定された動画データの再生指示をプロセッサ150に送る。
プロセッサ150において、CPU163は、記録再生部161を制御して、再生が指示された静止画データ、或いは動画データを記録媒体103から再生して、メモリ制御部155を介して一旦メモリ160に記憶する。そして、CPU163は、画像処理部153を制御して、メモリ160に記憶された、静止画データ或いは動画データを処理し、再度メモリ160に記憶する。そして、CPU163は、再生処理された静止画データ或いは動画データをメモリ160から読み出し、入出力部159よりプロセッサ110に送る。
プロセッサ110は、プロセッサ150から送られた静止画データ或いは動画データを入出力部118より入力して表示制御部122に送る。表示制御部122は入力された静止画或いは動画を表示部102に表示する。
指示入力部104より再生停止の指示があると、CPU123は、入出力部118からプロセッサ150に対して再生停止の指示を送信する。プロセッサ150のCPU163は、再生停止の指示に応じて記録再生部161による画像の再生を停止する。
図2に示したように、指示入力部104から撮像装置100を制御する場合には、指示入力部104が接続されているプロセッサ110が電源マスタとなる。他方、外部装置200から撮像装置100を制御する場合には、外部装置200が接続されているプロセッサ150が電源マスタとなる。このように、電源マスタとなるプロセッサを、制御指示を出力する機器が接続されたプロセッサへ切り替えることにより省電力が実現される。例えば外部制御スタンバイモードでは、プロセッサ150のCPU163を通常動作状態として、他のプロセッサ110、130を省電力状態とすればよい(図4により後述する)からである。
これに対して、撮像モードによらず電源マスタをプロセッサ110に固定とした場合を考える。この場合、例えば外部制御スタンバイモードでは、電源マスタであるプロセッサ110と外部装置200からの制御指示を待つプロセッサ150の両方を通常動作状態とするために電力供給を行う必要がある。そのため、上述したプロセッサ150が電源マスタになる場合に比べて、スタンバイモード中(待機中)の消費電力が増加する。以上のように、撮像モードに応じて電源マスタを切り替えることにより、例えば外部装置200から撮像装置100を制御する場合にはプロセッサ150を電源マスタとすることで、プロセッサ110やプロセッサ130の消費電力を抑えることが可能となる。
続いて、各動作モードにおける電力制御について説明する。なお、プロセッサ110と、プロセッサ130と、プロセッサ150は、図1Bに示されるように処理機能ごとに機能ブロックが分かれおり、機能ブロックごとに個別に電源状態を、電源オン状態または省電力状態に切り替えることが可能である。本明細書において、機能ブロックの電源オン状態とは、たとえば、通常動作状態又はアクティブ状態であり、省電力状態とは、たとえば、スリープ状態又は電力供給遮断状態等の低消費電力状態である。以下ではプロセッサ110について記載するが、他のプロセッサ130、150も同様の機能ブロックに分かれており、機能ブロック毎に電力供給が行われる。
図1Bは、撮像装置100による電力制御のための構成を示すブロック図である。電力供給部180からの電力は、プロセッサ110の電源分配部129へ供給される。電源分配部129は、電力供給部180からの電力を、プロセッサ110内の各機能ブロックに分配する。実施形態1では、プロセッサ110内の機能ブロックを以下のように設けるが、機能ブロックの分割の仕方はこれに限られるものではない。
・CPUブロック211:CPU123と内部メモリ126を含むブロックであり、CPUがプログラムを実行することにより、以下の各機能を統括的に制御、管理する。
・画像処理ブロック212:画像処理部113、メモリ制御部115を含むブロックであり、片方向通信受信側ブロック213から供給される画像信号について画像処理を行い、その結果をメモリ120に格納する。
・片方向通信受信側ブロック213:入力部111、経路選択部112を含むブロックであり、入力部111を介して入力された信号を、画像処理ブロック212、片方向通信送信側ブロック214、表示ブロック217などへ供給する。
・片方向通信送信側ブロック214:合流部116、出力部117を含むブロックであり、画像処理ブロック212及び片方向通信受信側ブロック213などからの信号を外部へ(たとえば下流側に接続されたプロセッサへ)出力する。
・双方向通信上流ブロック215:入出力部118を含むブロックであり、外部(たとえば上流側に接続されたプロセッサ)との双方向通信を実現する。
・双方向通信下流ブロック216:入出力部119を含むブロックであり、外部(たとえば下流側に接続されたプロセッサ)との双方向通信を実現する。
・表示ブロック217:表示制御部122を含むブロックであり、表示部102における表示を制御する。
・記録再生ブロック218:記録再生部121を含むブロックであり、画像データを蓄積する記録媒体103へのデータの書き込み、読み出しを制御する。
・外部通信ブロック219:外部通信部125を含むブロックであり、外部装置200との通信を実現する。
・CPUブロック211:CPU123と内部メモリ126を含むブロックであり、CPUがプログラムを実行することにより、以下の各機能を統括的に制御、管理する。
・画像処理ブロック212:画像処理部113、メモリ制御部115を含むブロックであり、片方向通信受信側ブロック213から供給される画像信号について画像処理を行い、その結果をメモリ120に格納する。
・片方向通信受信側ブロック213:入力部111、経路選択部112を含むブロックであり、入力部111を介して入力された信号を、画像処理ブロック212、片方向通信送信側ブロック214、表示ブロック217などへ供給する。
・片方向通信送信側ブロック214:合流部116、出力部117を含むブロックであり、画像処理ブロック212及び片方向通信受信側ブロック213などからの信号を外部へ(たとえば下流側に接続されたプロセッサへ)出力する。
・双方向通信上流ブロック215:入出力部118を含むブロックであり、外部(たとえば上流側に接続されたプロセッサ)との双方向通信を実現する。
・双方向通信下流ブロック216:入出力部119を含むブロックであり、外部(たとえば下流側に接続されたプロセッサ)との双方向通信を実現する。
・表示ブロック217:表示制御部122を含むブロックであり、表示部102における表示を制御する。
・記録再生ブロック218:記録再生部121を含むブロックであり、画像データを蓄積する記録媒体103へのデータの書き込み、読み出しを制御する。
・外部通信ブロック219:外部通信部125を含むブロックであり、外部装置200との通信を実現する。
また、プロセッサ110,130,150のCPU123,143,163は、通信線171により相互に通信が可能に接続されている。電源マスタのプロセッサは、通信線171を介して他のプロセッサへ動作モードを通知することにより、他のプロセッサにおける電力制御の実行を指示する。例えば、プロセッサ110が電源マスタの場合、CPU123は、通信線171を用いてCPU143,CPU163を起動し、動作モードを通知する。なお、以下では、通信線171を介して起動指示を受けたCPUが起動し、通知された動作モードにしたがって電力制御を実行する(機能ブロックの電源状態を制御する)ものとするが、これに限られるものではない。例えば、動作モードの通知が起動指示を兼ねてもよい。また、動作モードの通知に代えて、電源マスタのプロセッサが他のプロセッサに対して機能ブロックの電源状態を示す信号を送るようにしてもよい。なお、通信線171は、図1Aにおいては、各プロセッサに設けられた、I2C(Inter−Integrated Circuit)やSPI(Serial Peripheral Interface)などの不図示のシリアル通信部により実現される。
図3および図4は、撮像装置100の複数の動作モードの各々における電源マスタと、各プロセッサ内の各機能ブロックの電源状態を示している。なお、図3、図4では、各機能ブロックについて省電力状態を「OFF」、電源オン状態を「ON」で示している。
図3(a)〜図3(d)は、撮像装置100を指示入力部104からの指示入力で撮像装置100が動作する場合の、各動作モードにおける電源マスタと、各プロセッサ内の各機能ブロックの電源状態との関係を示す。図3(a)、図3(b)、図3(c)、図3(d)は、それぞれ、スタンバイモード、静止画撮像モード、動画撮像モード、再生モードについて示している。静止画撮像モードおよび動画撮像モードは、記録媒体に画像を記録する記録モードを構成する。なお、各機能ブロックの電源状態の制御は各プロセッサ(110,130,150)のCPU(123,143,163)が、電源マスタのプロセッサから通知された動作モードに応じて電源分配部(129,149,169)を制御することによりなされる。
図2により説明したように、指示入力部104からの指示入力で動作するモードでは、指示入力部104に接続されたプロセッサ110が電源マスタとなる。動作モードが、指示入力部104からの指示入力で動作するモードであり、且つスタンバイモードの場合、図3(a)で示すように、指示入力部104に接続されたプロセッサ110のCPUブロック211が電源オン状態となり、他のブロックは省電力状態となる。また、プロセッサ130,150は、すべての機能ブロックが省電力状態となる。
即ち、撮像装置100の動作モードがスタンバイモードとなった場合、CPU123は、プロセッサ130のCPU143とプロセッサ150のCPU163に対し、それぞれ、スタンバイモードであることを通知する。本実施形態では、例えば、スタンバイモード以外の動作モードにおいて、所定の時間、指示入力部104からの撮像指示、或いは、再生指示が入力されなかった場合に、CPU123がそれを検出してスタンバイモードに移行する。
CPU143は、CPU123からスタンバイモードの通知を受けると、電源分配部149を制御して、プロセッサ130の全ての機能ブロックに対する電力供給を停止して省電力状態とする。また、CPU143は、電源分配部149に対して、スリープ状態に切り替わる旨を指示する。電源分配部149は、CPU143からスリープ状態に切り替わる旨の指示があると、CPUブロック231に供給する電力を、CPU143がCPU123からの通知を検出可能な程度の低い電力にすることにより、CPUブロック231を省電力状態とする。
また、CPU163は、CPU123からスタンバイモードの通知を受けると、電源分配部169を制御して、プロセッサ130の全ての機能ブロックに対する電力供給を停止して省電力状態とする。また、CPU163は、電源分配部169に対して、スリープ状態に切り替わる旨を指示する。電源分配部169は、CPU163からスリープ状態に切り替わる旨の指示があると、CPUブロック251に供給する電力を、CPU163がCPU123からの通知を検出可能な程度の低い電力にすることにより、CPUブロック251を省電力状態とする。
動作モードが静止画撮像モードの場合における各機能ブロックの電源状態の切り替えについて図3(b)を参照して説明する。静止画撮像モードでは、撮像部101により出力された静止画データを、撮像部101と接続されたプロセッサ110だけで画像処理が可能であり、プロセッサ130、プロセッサ150の画像処理機能は用いられない。また、プロセッサ130は前段のプロセッサ110から次段のプロセッサ150に画像信号を中継するのみである。プロセッサ150は記録媒体103へ画像信号を書き込む。
指示入力部104から静止画撮像モードの指示を受けたプロセッサ110のCPU123は、プロセッサ110内の必要な機能ブロックへの電力供給を開始する。また、プロセッサ130およびプロセッサ150内の静止画撮像モードで必要な機能ブロックを電源オン状態にし、不要な機能ブロックを省電力状態にするために、CPU143,163へ起動指示と静止画撮像モードであることの通知を行う。
指示入力部104から静止画撮像モードの通知を受けると、プロセッサ110のCPU123は電源分配部129を制御して以下のように機能ブロックの電源状態を制御する。すなわち、CPU123は、
・撮像部101から画像信号を取り込み、画像処理部113へ送るために、片方向通信受信側ブロック213を電源オン状態にし、
・画像信号を画像処理部113に処理させるために画像処理ブロック212を電源オン状態にし、
・表示制御部122に撮像時のライブビュー表示を行わせるために表示ブロック217を電源オン状態にし、
・画像処理部113で処理された画像信号を次段のプロセッサ130に送るために片方向通信送信側ブロック214を電源オン状態にし、
プロセッサ130,150と通信するために双方向通信上流ブロック215と双方向通信下流ブロック216を電源オン状態にする。
・撮像部101から画像信号を取り込み、画像処理部113へ送るために、片方向通信受信側ブロック213を電源オン状態にし、
・画像信号を画像処理部113に処理させるために画像処理ブロック212を電源オン状態にし、
・表示制御部122に撮像時のライブビュー表示を行わせるために表示ブロック217を電源オン状態にし、
・画像処理部113で処理された画像信号を次段のプロセッサ130に送るために片方向通信送信側ブロック214を電源オン状態にし、
プロセッサ130,150と通信するために双方向通信上流ブロック215と双方向通信下流ブロック216を電源オン状態にする。
CPU123が起動指示を出力したときにスタンバイモードであった場合、プロセッサ130のCPU143はプロセッサ110(CPU123)から通信線171を介して受信した起動指示に応じて起動し、動作モード(静止画撮像モード)の通知に応じてプロセッサ130内の機能ブロックの電力供給を図3(b)のように制御する。なお、電源分配部149は、CPUブロック231へ電力を常時供給しており、CPUブロック231の省電力状態とは所謂CPU143のスリープ状態である。
CPU123が起動指示を出力したときにスタンバイモードであった場合、CPU143は、起動指示により起動すると、まず、電源分配部149に対してCPUブロック231に対して電源オン状態に切り替わる旨を指示する。そして、電源分配部149から電源オン状態での電力がCPUブロック231に供給され、CPU143が電源オン状態となる。また、CPU123が起動指示を出力したときにスタンバイモード以外の動作モードであった場合、CPU143は既に電源オン状態となっている。
CPU143は、電源分配部149を制御して、プロセッサ110から受信した画像信号を次段のプロセッサ150に転送するために、片方向通信受信側ブロック233および片方向通信送信側ブロック234を電源オン状態にする。プロセッサ110から受信した画像信号はオンフライ信号として扱われ、次段のプロセッサ150へ送信される。画像処理部133による画像処理は行われないので、画像処理ブロック232は省電力状態のままである。また、CPU143は、隣接のプロセッサ110および150と通信するために双方向通信上流ブロック235と双方向通信下流ブロック236を電源オン状態にする。
CPU123が起動指示を出力したときにスタンバイモードであった場合、プロセッサ150のCPU163は、プロセッサ110からの起動指示に応じて起動し、まず、電源分配部169に対してCPUブロック251に対して電源オン状態に切り替わる旨を指示する。そして、電源分配部169から電源オン状態での電力が供給されると電源オン状態となる。また、また、CPU123が起動指示を出力したときにスタンバイモード以外の動作モードであった場合、CPU163は既に電源オン状態となっている。CPU163は、電源分配部169を制御して、動作モード(静止画撮像モード)の通知に応じてプロセッサ150内の機能ブロックへの電力供給を制御する。
すなわち、CPU163は、
・プロセッサ130から画像信号を受け取るために片方向通信受信側ブロック253を電源オン状態にし、
・プロセッサ130から受信した画像信号を記録媒体103に書き込むために記録再生ブロック258を電源オン状態にし、
・プロセッサ130、110と通信するために双方向通信上流ブロック255と双方向通信下流ブロック256を電源オン状態にし、
・画像処理部153は用いられないので画像処理ブロック252を省電力状態にし、
・次段のプロセッサは存在しないので、片方向通信送信側ブロック254を省電力状態にする。
・プロセッサ130から画像信号を受け取るために片方向通信受信側ブロック253を電源オン状態にし、
・プロセッサ130から受信した画像信号を記録媒体103に書き込むために記録再生ブロック258を電源オン状態にし、
・プロセッサ130、110と通信するために双方向通信上流ブロック255と双方向通信下流ブロック256を電源オン状態にし、
・画像処理部153は用いられないので画像処理ブロック252を省電力状態にし、
・次段のプロセッサは存在しないので、片方向通信送信側ブロック254を省電力状態にする。
次に、図3(c)を参照し、動作モードが動画撮像モードの場合の、各機能ブロックの電源状態の切り替えについて説明する。動画撮像モードの場合、プロセッサ110、プロセッサ130、プロセッサ150で分担して画像処理が行われる。すなわち、複数の画像プロセッサのうち終段の画像プロセッサ以外の画像プロセッサは、各画像プロセッサが処理するべき部分の画像データに所定の画像処理を行い、各画像プロセッサが処理するべき部分以外に前記所定の画像処理を行わずに後段の画像プロセッサに出力する。終段の画像プロセッサ(プロセッサ150)は、処理するべき部分の画像データに所定の画像処理を行い、記録媒体103への記録を行う。したがって、各プロセッサでは以下のように電力供給が制御される。
まず、指示入力部104から動画撮像モードの指示を受けたプロセッサ110のCPU123は、必要な機能ブロックへの電力供給を行うとともに、プロセッサ130およびプロセッサ150に起動指示と動作モード(動画撮像モード)の通知を行う。プロセッサ110内の各機能ブロックの電源状態は、静止画撮像モードの場合(図3(b))と同様である。なお、CPU123が起動指示を出力したときにスタンバイモードであった場合、静止画撮像モードのときと同じく、CPU143はCPU123からの起動指示に応じて起動して、電源オン状態となり、その後、動画撮像モードの指示に応じて各機能ブロックへの電源供給状態を個別に制御する。
プロセッサ130において、電源オン状態であるCPU143は、動画撮像モードの通知に応じて以下のように機能ブロックの電源状態を制御する。
・前段のプロセッサ110(出力部117)から画像信号を取り込み、画像処理部133へ送るために、片方向通信受信側ブロック233を電源オン状態にし、
・画像処理部133に画像処理を実行させるために画像処理ブロック232を電源オン状態にし、
・画像処理部133で処理された画像信号やプロセッサ110から受信した画像信号を次段のプロセッサへ転送するために片方向通信送信側ブロック234を電源オン状態にし、
・入出力部138,139に、隣接のプロセッサとの通信を実行させるために双方向通信上流ブロック235と双方向通信下流ブロック236を電源オン状態にする。
・前段のプロセッサ110(出力部117)から画像信号を取り込み、画像処理部133へ送るために、片方向通信受信側ブロック233を電源オン状態にし、
・画像処理部133に画像処理を実行させるために画像処理ブロック232を電源オン状態にし、
・画像処理部133で処理された画像信号やプロセッサ110から受信した画像信号を次段のプロセッサへ転送するために片方向通信送信側ブロック234を電源オン状態にし、
・入出力部138,139に、隣接のプロセッサとの通信を実行させるために双方向通信上流ブロック235と双方向通信下流ブロック236を電源オン状態にする。
プロセッサ150においても、CPU123が起動指示を出力したときにスタンバイモードであった場合、静止画撮像モードのときと同じく、CPU163はCPU123からの起動指示に応じて起動して、電源オン状態となり、その後、動画撮像モードの指示に応じて各機能ブロックへの電源供給を制御する。
プロセッサ150において、電源オン状態であるCPU163は、動画撮像モードの通知に基づいて電源分配部169を制御し、プロセッサ150が動画撮像モードに適応するように機能ブロックの電源状態を制御する。図3(c)に示したように、動画撮像モードの通知を受信したCPU163は、画像処理を行うために画像処理ブロック252を電源オン状態とし、その他は静止画撮像モードと同様である。
次に、動作モードが再生モードの場合の各機能ブロックの電源状態の切り替えについて図3(d)を用いて説明する。再生モードでは、プロセッサ150が記録媒体103に記録された画像データを読み出してプロセッサ110に送信し、プロセッサ110はプロセッサ150から受信した画像データを表示部102に出力する。実施形態1の構成(図1)において、再生モードではプロセッサ130は用いられない。指示入力部104から再生モードの指示を受けたプロセッサ110のCPU123は、プロセッサ130、150のCPU143、163に起動指示と動作モード(再生モード)の通知を行う。再生モードの通知を受けたプロセッサ130のCPU143は、プロセッサ130の各機能ブロックを省電力状態にし、スリープ状態へ移行する。このように、切り替え前の動作モードにおける機能ブロックの状態と切り替え後の動作モードにおける機能ブロックの状態に応じてプロセッサに対する電力制御の順番が変更されてもよい。
プロセッサ110において、指示入力部104から再生モードの指示を受信したCPU123は、
・プロセッサ150とデータをやりとりするために双方向通信上流ブロック215を電源オン状態にし、
・プロセッサ130は使用されないので、双方向通信下流ブロック216を省電力状態にし、
・再生された画像を表示部102に表示するために表示ブロック217を電源オン状態にする。
・プロセッサ150とデータをやりとりするために双方向通信上流ブロック215を電源オン状態にし、
・プロセッサ130は使用されないので、双方向通信下流ブロック216を省電力状態にし、
・再生された画像を表示部102に表示するために表示ブロック217を電源オン状態にする。
プロセッサ150において、CPU123が起動指示を出力したときにスタンバイモードであった場合、CPU163はCPU123からの起動指示に応じて起動して、電源オン状態となり、その後、再生モードの指示に応じて各機能ブロックへの電源供給を制御する。電源オン状態であるCPU163は、再生モードの通知を受けて、
・記録再生部161が記録媒体103から画像データを読み出して再生するために、記録再生ブロック258を電源オン状態にし、
・プロセッサ110とデータをやりとりするために(記録再生部161で処理された画像データ(再生データ)をプロセッサ110へ送るために)双方向通信下流ブロック256を電源オン状態にする。
・記録再生部161が記録媒体103から画像データを読み出して再生するために、記録再生ブロック258を電源オン状態にし、
・プロセッサ110とデータをやりとりするために(記録再生部161で処理された画像データ(再生データ)をプロセッサ110へ送るために)双方向通信下流ブロック256を電源オン状態にする。
以上のような機能ブロックの電力制御により、再生モードにおいて、プロセッサ150のCPU163は、記録再生部161を用いて記録媒体103から画像データを読み出して再生し、入出力部159を介してプロセッサ110へ再生データを送る。プロセッサ110は入出力部118を介してプロセッサ150から再生データを受信し、表示制御部122は受信した再生データを表示部102に表示する。
以上が、指示入力部104からの指示入力により撮像装置100が動作する場合の各動作モードにおける電力供給の制御である。次に、外部装置200からの指示により撮像装置100が動作する場合の各動作モードにおける電力供給の制御について説明する。図4(a)〜(d)は、それぞれ、外部装置200からの指示入力で撮像装置100が動作する場合の、各動作モードにおける電源マスタと、各プロセッサ内の機能ブロックの電源状態の制御を示している。図4(a)、(b)、(c)、(d)はそれぞれ外部制御スタンバイモード、外部制御静止画撮像モード、外部制御動画撮像モード、外部制御再生モードについて示している。
撮像装置100は、図1Aに示されるように外部装置200がプロセッサ150に接続されており、外部装置200からの指示は、プロセッサ150が検知する。図2で説明したように、外部装置200からの指示入力で動作するモードでは、外部装置200に接続されたプロセッサ150が電源マスタとなる。動作モードが指示されたプロセッサ150のCPU163は、プロセッサ130およびプロセッサ110に起動指示と動作モードの通知を行う。動作モードが、外部装置200からの指示を待ち受ける外部制御スタンバイモードの場合、図4(a)で示すように、プロセッサ150のCPUブロック251と外部通信ブロック259が電源オン状態となり、他の機能ブロックは省電力状態である。また、プロセッサ110,130は、すべての機能ブロックが省電力状態となる。
動作モードが外部制御静止画撮像モード、外部制御動画撮像モード、外部制御再生モードの場合は、それぞれ図4(b)〜(d)のように機能ブロックの電源状態が制御される。図4(b)〜(d)の機能ブロックの電源状態は、プロセッサ150の外部通信ブロックを電源オン状態とする点が異なる以外は、図3(b)〜(d)と同様である。また、例えば、指示入力部104の指示を待ち受けるスタンバイモード(図3(a))において外部制御動画撮像モードが指示された場合は、まず、電源マスタのプロセッサが、プロセッサ110からプロセッサ150に切り替わる。その後、新たに電源マスタになったプロセッサ150のCPU163により、各プロセッサの電力制御が行われることになる。以上、図3、図4により説明したように、電源マスタに設定されたプロセッサからの指示に応じて、各プロセッサでは、切り替え後の動作モードでの動作に要する機能ブロックが電源オン状態となり、他の機能ブロックが省電力状態となる。したがって、消費電力を低減することができる。
続いて、実施形態における電力制御(機能ブロックの電源状態の制御)の流れについて説明する。図5は、指示入力部104から撮像装置100を制御する際に、撮像装置100の動作モードをスタンバイモード→静止画撮像モード→動画撮像モード→再生モードと切り替えた際の電力制御の流れを示したタイミングチャートである。また、図6は、外部装置200から撮像装置100を制御する際に、撮像装置100の動作モードを外部制御スタンバイモード→外部制御静止画撮像モード→外部制御動画撮像モード→外部制御再生モードと切り替えた際の電力制御の流れを示す。
まず、図5のタイミングチャートを参照して、指示入力部104から指示された動作モードに応じて動作モードを切り替える場合の動作例を説明する。なお、撮像装置100の動作モードがスタンバイモードにある状態から開始するものとする。この状態で、プロセッサ130,150の各機能ブロックは省電力状態であり、CPU143,163はスリープ状態となっている。時刻T511において、ユーザが指示入力部104を制御して静止画撮像モードを指示すると、プロセッサ110のCPU123がユーザからの指示(静止画撮像モードの指示)を検知する。そして、プロセッサ110のCPU123は、電源分配部129を用いて、プロセッサ110の各機能ブロックの電源状態を図3(b)に示すように制御する。
指示入力部104で静止画撮像モードの指示を受けた時刻T511から所定時間が経過した時刻T512において、CPU123はプロセッサ130に対してCPUの起動指示と静止画撮像モードの通知を行う。即ち、CPU123は、静止画撮像モードの指示を受けると、静止画撮像モードの指示を受けた時点T511からの経過時間を計測する。そして、静止画撮像モードの指示を受けた時点T511から第1の所定時間が経過したことに応じて、時刻T512にてCPU143に対して起動指示と静止画撮像モードの指示を送る。
この起動指示に応じて起動したCPU143は、静止画撮像モードの通知にしたがって、プロセッサ130の各機能ブロックの電源状態を図3(b)で説明したように制御する。更に、CPU123は、静止画撮像モードの受けた時点T511から第2の所定時間(第2の所定時間は第1の所定時間よりも長い)が経過したことに応じて、時刻T513において、CPU123は、プロセッサ150に対してCPU163の起動指示と静止画撮像モードの通知を行う。
この起動指示に応じて起動したCPU163は、静止画撮像モードの通知にしたがって、プロセッサ150の機能ブロックの電源状態を図3(b)で説明したように制御する。このように、CPU123は、静止画撮像モードの指示を受けてからの経過時間を計測し、経過時間に応じて、プロセッサ130,150への起動指示と動作モードの通知を時刻T521、時刻T522のようにずらして順番に実施することにより、複数のプロセッサを起動する際の突入電流が抑制される。
次に、時刻T521において、ユーザが指示入力部104を制御して動画撮像モードを指示すると、プロセッサ110のCPU123がこの指示を検知する。そして、CPU123は、動画撮像モード用に、プロセッサ110の各機能ブロックへの電力供給を図3(c)に示すように制御する。
CPU123は、動画撮像モードの指示を受けると、動画撮像モードの指示を受けた時点T521からの経過時間を計測する。そして、動画撮像モードの指示を受けた時点T521から第1の所定時間が経過したことに応じて、時刻T522においてプロセッサ130に対してCPU143の起動指示と動画撮像モードの通知を行う。
この起動指示に応じて起動したCPU143は、動画撮像モードの通知にしたがってプロセッサ130の機能ブロックの電源状態を図3(c)で説明したように制御する。また、CPU123は、動画撮像モードの指示を受けた時点T521から第2の所定時間が経過したことに応じて、時刻T523においてプロセッサ150に対してCPU163の起動指示と動画撮像モードの通知を行う。この起動指示に応じて起動したCPU163は、動画撮像モードの通知にしたがって、プロセッサ150の機能ブロックの電源状態を図3(c)で説明したように制御する。
次に、時刻T531において、ユーザが指示入力部104を制御して再生モードを指示すると、プロセッサ110がこの指示(再生モードの指示)を検知する。そして、CPU123は、再生モード用にプロセッサ110の各機能ブロックの電源状態を図3(d)に示すように制御する。
CPU123は、再生モードの指示を受けると、再生モードの指示を受けた時点T531からの経過時間を計測する。そして、再生モードの指示を受けた時点T531から第1の所定時間が経過したことに応じて、時刻T532において、プロセッサ130に対してCPU143の起動指示と再生モードの通知を行う。図3(d)で説明したように、再生モードではプロセッサ130は用いられないので、CPU143は、プロセッサ130内の各機能ブロックを省電力状態にする。また、CPUブロック231も省電力状態になり、CPU143は次に電源マスタのプロセッサから起動指示を受けるまで停止した状態(スリープ状態)となる。
また、CPU123は、再生モードの指示を受けた時点T531から第2の所定時間が経過したことに応じて、時刻T533においてプロセッサ150に対してCPU163の起動指示と再生モードの通知を行う。この起動指示に応じて起動したCPU163は、再生モードの通知にしたがって、プロセッサ150の機能ブロックの電源状態を図3(d)で説明したように制御する。
以上のように、指示入力部104から撮像装置100を制御する場合は、指示入力部104と接続しているプロセッサ110がユーザからの指示を検知し、自身および、その他のプロセッサに対して電力制御を行う電源マスタの役割を果たす。なお、上記では、プロセッサ130,150のCPU143,163が、モードの変更のたびに起動通知に応じて起動するように記載したが、これらCPUが既に動作中であれば起動指示は無視される。また、再生モードへの移行においてプロセッサ130(CPU143)がすでに省電力状態ならば、起動指示および動作モードの通知を省略してもよい。プロセッサ130のCPU143が省電力状態か否かは、現在の動作モードから把握することができる。
次に、図6のタイミングチャートを参照して外部装置200からの指示で動作モードが切り替わる場合を説明する。なお、撮像装置100の動作モードが外部制御スタンバイモード(図4(a))にある状態から開始する。
時刻T611において、ユーザが外部装置200を操作して静止画撮像モードを指示すると、プロセッサ150のCPU163がユーザからの指示を検知する。そして、外部装置200から静止画撮像モードの指示を受けたCPU163は、プロセッサ110の各機能ブロックの電源状態を図4(b)に示すように制御する。
CPU163は、外部装置200から静止画撮像モードの指示を受けると、静止画撮像モードの指示を受けた時点T611からの経過時間を計測する。そして、静止画撮像モードの指示を受けた時点T611から第1の所定時間が経過したことに応じて、時刻T612において、プロセッサ110に対して、CPU123の起動指示と外部制御静止画撮像モードの通知を行う。
この起動指示に応じて起動したCPU123は、外部制御静止画撮像モードの通知にしたがって、プロセッサ110の機能ブロックの電源状態を図4(b)に示すように制御する。次に、CPU163は、外部装置200から静止画撮像モードの指示を受けた時点T611から第2の所定時間が経過したことに応じて、時刻T613において、プロセッサ130に対して、CPU143の起動指示と外部制御静止画撮像モードの通知を行う。
この起動指示に応じて起動したCPU143は、外部制御静止画撮像モードの通知にしたがって、プロセッサ130の機能ブロックの電源状態を図4(b)に示すように制御する。なお、外部制御静止画撮像モードの際には、プロセッサ110で画像処理が行われるため、プロセッサ110が先に静止画撮像モードに対応した電力制御状態となるように制御している。
このように、切り替え後の動作モードごとに動作モードを通知するプロセッサの順番が予め定義されていてもよい。あるいは、切り替え前後の動作モードの組合せに応じて、動作モードを通知するプロセッサの順番が定義されていてもよい。
次に、時刻T621において、ユーザが外部装置200を操作して動画撮像モードを指示すると、外部装置200が動画撮像モードを指示する信号を出力する。プロセッサ150のCPU163がこの信号を検知すると、プロセッサ150の各機能ブロックの電源状態を、図4(c)に示すように制御する。
CPU163は、外部装置200から動画撮像モードの指示を受けると、動画撮像モードの指示を受けた時点T621からの経過時間を計測する。そして、外部装置200から動画撮像モードの指示を受けた時点T621から第1の所定時間が経過したことに応じて、時刻T622において、プロセッサ130に対して外部制御動画撮像モードの通知を行う。外部制御動画撮像モードの通知を受けたCPU143は、プロセッサ130の各機能ブロックの電源状態を図4(c)に示したように制御する。
なお、実施形態1では、外部制御静止画撮像モードと外部制御動画撮像モードでプロセッサ110の各機能ブロックの電源状態に変更が発生しない。したがって、これらの動作モード間の切り替えにおいては電力供給の設定を省略することができ、図6では、プロセッサ150からプロセッサ110への動作モードの通知が省略されている。このように、切換え前後の動作モードに応じて、動作モードの通知の要否が事前に定義されてもよい。もちろん、このような場合にも動作モードの通知を行うようにしてかまわない。
次に、時刻T631において、ユーザが外部装置200を操作して再生モードを指示すると、プロセッサ150のCPU163がこの指示を検知する。そして、CPU163は、この指示の検知に応じて、プロセッサ150の各機能ブロックの電源状態を図4(d)に示すように制御する。
CPU163は、外部装置200から再生モードの指示を受けると、再生モードの指示を受けた時点T631からの経過時間を計測する。そして、再生モードの指示を受けた時点T631から第1の所定時間が経過したことに応じて、時刻T632において、プロセッサ110に対して外部制御再生モードの通知を行う。プロセッサ110のCPU123は既に起動しているので起動指示は省略可能である。
外部制御再生モードの通知を受けたCPU123は、プロセッサ110の各機能ブロックの電源状態を図4(d)に示したように制御する。次に、CPU163は、外部装置200から再生モードの指示を受けた時点T631から第2の所定時間が経過したことに応じて、時刻T633において、プロセッサ130に外部制御再生モードの通知を行う。外部制御再生モードの通知を受けたプロセッサ130のCPU143は、図4(d)で説明したように、プロセッサ130内の各機能ブロックを省電力状態にする。
以上のように、外部装置200から撮像装置100を制御する場合は、外部装置200と接続しているプロセッサ150がユーザからの(外部装置200からの)指示を検知し、自身およびその他のプロセッサに対して電力制御を行う電源マスタの役割を果たす。
次に、図7のフローチャートを参照して、プロセッサ110,130,150による電力制御の流れを説明する。図7においてS701〜S707に示される処理は電源マスタのプロセッサのCPUによる処理であり、S721〜S726に示される処理は非電源マスタのプロセッサのCPUによる処理である。以下、プロセッサ110(CPU123)が電源マスタで動作している場合を例として説明する。
まず、S701にて、電源マスタのCPU123は、指示入力部104から動作モードの指示が受信され、指示された動作モードに変更するか否かを判断する。S701で動作モードを変更すると判断されると、処理はS703へ進む。S703において、CPU123は、内部メモリ126に格納されている電源マスタテーブルを参照し、変更後の動作モードにおいても自身(プロセッサ110)が電源マスタであるか否かを判定する。変更後の動作モードにおいても自身が電源マスタであると判定された場合、処理はS704からS705へ進み、CPU123は電力制御を実行して、変更後の動作モードに応じてプロセッサ110の各機能ブロックの電源状態を制御する。そして、S706にて、CPU123は、他のプロセッサの電力制御を実行するために、図5で示したように起動指示および動作モードの通知を行う。
他方、S704において変更後の動作モードで自身が電源マスタではないと判定された場合、S707で、CPU123は、変更後の動作モードで電源マスタとなるプロセッサのCPUを起動し、電源マスタの変更指示を送信する。この通信は、例えば、通信線171を介して行われる。電源マスタの変更指示を受け付けたプロセッサのCPUは、自身が電源マスタとなり、変更後の動作モードに応じた電力制御を行う。また、CPU123は、自身の電源マスタ状態を解除する。
例えば、外部制御スタンバイモードが指示された場合、CPU123は、次の動作モードでプロセッサ150が電源モードとなることを電源マスタテーブルの参照により判定する。そして、CPU123は、プロセッサ150のCPU163を起動し、電源マスタとして動作するよう指示する。その後、プロセッサ150が電源マスタとして動作し、各プロセッサの各機能ブロックの電源状態が指定された動作モードに応じた状態となるよう制御する。
S701で動作モードの指示を受信していないと判定された場合、S702において、CPU123は、他のプロセッサから動作モードの変更通知があったか否かを判定する。S702で、他のプロセッサから動作モードの変更通知を受信していれば、CPU123は処理をS703へ進める。S703以降の処理は上述の通りである。S702で他のプロセッサからの動作モードの変更通知を受信していなければ、処理はS701へ戻る。
次に、電源マスタに指定されたプロセッサ以外のプロセッサにおけるCPUの動作について説明する。ここでは、プロセッサ150が電源マスタでない場合を例に挙げて説明する。
プロセッサ150のCPU163は、例えば外部装置200から動作モードの指示が出力されたかを判定する。図3で説明したように、プロセッサ110が電源マスタの場合、プロセッサ150の外部通信ブロック219は省電力状態となっている。実施形態1では、外部装置200からの信号が外部通信部165で受信されると、外部通信ブロック219およびCPUブロック211が起動し、S722が実行されるものとする。S722において、CPU163は、外部装置200から受信した動作モードに変更する旨を通知する。この通知により、その時点で電源マスタであるプロセッサ110のCPU123は、処理をS702からS703へ分岐することになる。
また、電源マスタのCPUから電力制御指示(CPUの起動指示と動作モードの通知)を受信すると、CPU163が起動し、処理がS723からS724へ進む。S724において、CPU163はプロセッサ150の各機能ブロックの電源状態を通知された動作モードにしたがって制御する。また、S725において電源マスタのCPUから電源マスタの変更指示を受信すると、CPU163が起動し、S726において自身を電源マスタに設定する。この処理以降、CPU163(プロセッサ150)が電源マスタとして動作することになる。
以上説明したように、実施形態1によれば、複数のプロセッサを有する撮像装置100において、各プロセッサは動作モードに応じて各プロセッサにおける機能ブロックに対する電力供給を制御する。また、電源マスタ以外のプロセッサは電源マスタから通知される動作モードに応じて各プロセッサにおける機能ブロックに対する電力供給を制御する。撮像装置100の動作モードに応じて電源マスタを変更する。また、電源マスタは撮像装置100の動作モードに応じて、動作モードを通知するプロセッサの順序を変更する。これらのことにより撮像装置100の動作モードによっては不要となるプロセッサもしくはプロセッサ内の機能ブロックの分の消費電力を抑えることが可能となる。
また、複数のプロセッサの電力制御を同時にオンさせるのではなく、時間的にずらして各機能ブロックの電源状態を制御することにより、突入電流を抑えることが可能となる。
なお、実施形態1においては、複数プロセッサをカスケード構成にした例で説明をしたが、リング状やスター状に変形することも可能である。また、実施形態1においては、複数のプロセッサを同種のデバイスで説明したが、もちろん異なる種類のデバイスでも構わない。さらに、実施形態1では、撮像装置100の動作モードによって電力制御を行うようにしたが、撮像素子から出力されるデータ量、すなわち処理されるデータ量に応じて、電力制御を行うようにしてもよい。
また、実施形態1では、起動指示又は動作モードの通知に通信線171を用いるが、これに限られるものではない。例えば、起動指示又は動作モードの通知にプロセッサ間の双方向通信接続を用いるようにしてもよい。ただし、その場合は、各プロセッサの双方向通信前方ブロックや双方向通信後方ブロックを、常に、電源オン状態にしておく必要がある。また、実施形態1では、電源マスタのプロセッサ内のCPUが他のプロセッサ内のCPUに動作モードまたは各機能ブロックの電源状態を通知するようにしたがこれに限られるものではない。例えば、電源マスタのプロセッサのCPUが、他のプロセッサの電源分配部(図1B)に直接に動作モードまたは各機能ブロックの電源状態を通知することにより、機能ブロックの電源状態を制御するようにしてもよい。
また、実施形態1では、撮像部101、表示部102、指示入力部104が初段のプロセッサ110に接続され、記録媒体103と外部装置200が終段のプロセッサに接続された場合を説明したが、本発明はこれに限られるものではない。例えば、外部装置200をプロセッサ110に接続してもよい。その場合、指示入力部104からの制御指示を受け付けるモードであっても外部装置200からの制御指示を受け付けるモードであっても、電源マスタはプロセッサ110となる。
また、実施形態1によれば、撮像部101、表示部102、記録媒体103がどのプロセッサに接続されているかおよび動作モードに応じて決定されるデータの流れにしたがって、プロセッサの電力制御の順番が決定される。例えば、図1の構成において、静止画撮像モードや動画撮像モードでは、撮像部101から記録媒体103へ画像データが流れる。したがって、静止画撮像モードや動画撮像モードが指定されると、電源マスタのプロセッサは、カスケード接続の初段のプロセッサから順番に、終段のプロセッサまでを、指示された動作モードに対応した電力供給状態となるように制御を行う。また、例えば、表示部102がプロセッサ130に接続された構成で動作モードが再生モードの場合、記録媒体103から表示部102へ画像データが流れる。したがって、再生モードが指定されると、電源マスタのプロセッサは、プロセッサ150→プロセッサ130の順に電力制御を行う。
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
100:撮像装置、101:撮像部、102:表示部、103:記録媒体、110、130、150:プロセッサ、120、140、160:メモリ、180:電力供給部、200:外部装置
Claims (11)
- 撮像手段と、
直列に接続された複数の画像プロセッサと、
画像データを記録媒体に記録する記録手段と、
前記複数の画像プロセッサがそれぞれ前記撮像手段から出力された画像データの一部を処理する第1の記録モードを含む複数の動作モードの何れかを指示するモード指示手段と、
前記複数の画像プロセッサに電力を供給する電力供給手段と、を備え、
前記複数の画像プロセッサのうち初段の画像プロセッサが前記撮像手段に接続し、終段の画像プロセッサが前記記録手段に接続され、
前記第1の記録モードにおいて、前記複数の画像プロセッサのうち前記終段の画像プロセッサ以外の画像プロセッサは、各画像プロセッサが処理するべき部分の画像データに所定の画像処理を行い、各画像プロセッサが処理するべき部分以外に前記所定の画像処理を行わずに後段の画像プロセッサに出力し、
前記複数の画像プロセッサはそれぞれ複数の機能ブロックを有し、前記複数の機能ブロックに対する電源供給状態を個別に制御し、
前記複数の画像プロセッサの一つが電源マスタとして設定され、前記電源マスタの画像プロセッサは、前記複数の画像プロセッサを順番に、前記モード指示手段により指示された動作モードに対応した前記電源供給状態とするための制御を行うことを特徴とする画像処理装置。 - 前記複数の画像プロセッサの一つに前記モード指示手段が接続され、前記モード指示手段が接続された画像プロセッサが前記電源マスタとして設定されることを特徴とする請求項1に記載の画像処理装置。
- 前記初段の画像プロセッサに前記モード指示手段が接続されることを特徴とする請求項1に記載の画像処理装置。
- 前記複数の画像プロセッサは、前記モード指示手段により指示された動作モードにおける処理のために必要な機能ブロックを電源オン状態とし、他の機能ブロックを省電力状態とすることを特徴とする請求項1に記載の画像処理装置。
- 前記電源マスタの画像プロセッサは、前記指示された動作モードに応じて、前記指示された動作モードに対応した電源供給状態にする前記画像プロセッサの順番を変更することを特徴とする請求項1に記載の画像処理装置。
- 前記複数の画像プロセッサの一つに、外部装置が接続され、
前記外部装置は前記画像処理装置の動作モードを指示するための信号を出力し、
前記モード指示手段ではなく、前記外部装置により指示された動作モードで前記画像処理装置が動作する場合、前記外部装置が接続された画像プロセッサが前記電源マスタとして設定されることを特徴とする請求項1に記載の画像処理装置。 - 前記モード指示手段により前記第1の記録モードが指定された場合、前記電源マスタの画像プロセッサは、前記初段の画像プロセッサから順に前記終段の画像プロセッサまでを、前記第1の記録モードに対応した前記電源供給状態とするための制御を行うことを特徴とする請求項1に記載の画像処理装置。
- 前記複数の動作モードは、前記記録媒体から画像データを再生する再生モードを含み、
前記複数の画像プロセッサの一つに表示装置が接続され、
前記モード指示手段により前記再生モードが指定された場合、前記電源マスタの画像プロセッサは、前記終段の画像プロセッサから前記表示装置が接続された画像プロセッサまでを、順番に前記再生モードに対応した前記電源供給状態とするための制御を行うことを特徴とする請求項1に記載の画像処理装置。 - 前記電源マスタの画像プロセッサは、前記モード指示手段により動作モードが指示されたことに応じて、前記電源マスタ以外の画像プロセッサに対して順番に前記指示された動作モードを示す情報を送信し、
前記電源マスタ以外の画像プロセッサは、前記電源マスタの画像プロセッサから送信された動作モードの情報に応じて、各画像プロセッサにおける前記複数の機能ブロックに対する電源供給状態を変更することを特徴とする請求項1に記載の画像処理装置。 - 前記複数の画像プロセッサはそれぞれ、前記複数の動作モードにおいて前記電源マスタとして設定される画像プロセッサを示す情報を保持することを特徴とする請求項1に記載の画像処理装置。
- 前記複数の画像プロセッサはそれぞれ、一つの半導体集積回路チップとして構成されることを特徴とする請求項1に記載の画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/653,630 US10769095B2 (en) | 2016-07-20 | 2017-07-19 | Image processing apparatus |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016142719 | 2016-07-20 | ||
JP2016142719 | 2016-07-20 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018023093A true JP2018023093A (ja) | 2018-02-08 |
Family
ID=61164671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017111170A Pending JP2018023093A (ja) | 2016-07-20 | 2017-06-05 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018023093A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11412138B2 (en) | 2019-08-22 | 2022-08-09 | Canon Kabushiki Kaisha | Imaging apparatus and controlling method |
-
2017
- 2017-06-05 JP JP2017111170A patent/JP2018023093A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11412138B2 (en) | 2019-08-22 | 2022-08-09 | Canon Kabushiki Kaisha | Imaging apparatus and controlling method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI386036B (zh) | Information processing device | |
US20100007770A1 (en) | Memory access control apparatus and image pickup apparatus | |
JP2007288532A (ja) | 電子機器、電子機器による周辺機器の制御方法、プログラム及び記憶媒体 | |
US7277976B2 (en) | Multilayer system and clock control method | |
CN111435968B (zh) | 一种摄像机及摄像机的控制方法 | |
JP5003421B2 (ja) | 画像処理装置 | |
JP6263025B2 (ja) | 画像処理装置及びその制御方法 | |
US10298842B2 (en) | Information processing device, image system, and method of transferring data | |
WO2010044175A1 (ja) | 半導体装置及び半導体集積回路 | |
JP4783747B2 (ja) | 撮像装置 | |
JP2018023093A (ja) | 画像処理装置 | |
US10771681B2 (en) | Imaging pickup apparatus of which display start timing and display quality are selectable, method of controlling the same | |
JP2004064324A (ja) | 記録再生装置及び電源供給方法 | |
JP4416315B2 (ja) | 撮影装置、及び撮影装置の制御方法 | |
US10769095B2 (en) | Image processing apparatus | |
JP2003224768A (ja) | デジタルカメラ | |
KR100592106B1 (ko) | 개별 메모리 접근 허용 방법 및 장치 | |
US11477368B1 (en) | Imaging device, imaging method, and electronic apparatus | |
US20210152740A1 (en) | Imaging apparatus | |
JP2004040370A (ja) | 画像処理装置およびその制御方法およびプログラムおよび記憶媒体 | |
JP6128833B2 (ja) | 処理装置 | |
JP2021111803A (ja) | 通信装置および通信装置の処理方法 | |
JP4250274B2 (ja) | 画像再生方法及び装置及び撮像装置 | |
JP2021039489A (ja) | 電子回路の制御装置、制御装置を有する画像処理装置および電子回路の制御方法 | |
JP2014146115A (ja) | データ処理装置およびその制御方法 |