JP2018019111A - 電子部品パッケージの製造方法 - Google Patents
電子部品パッケージの製造方法 Download PDFInfo
- Publication number
- JP2018019111A JP2018019111A JP2017212615A JP2017212615A JP2018019111A JP 2018019111 A JP2018019111 A JP 2018019111A JP 2017212615 A JP2017212615 A JP 2017212615A JP 2017212615 A JP2017212615 A JP 2017212615A JP 2018019111 A JP2018019111 A JP 2018019111A
- Authority
- JP
- Japan
- Prior art keywords
- mold
- substrate
- hole
- electronic component
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】基板上に配設された電子部品及び電極パッドを封止する封止樹脂の表面上に、該電極パッドに到達する溝又は穴を形成する電子部品パッケージの製造方法において、前記封止樹脂の表面上における前記溝又は穴が形成される位置に、前記電極パッドに到達しない下溝又は下穴を金型成形によって形成する第1工程と、前記第1工程にて形成された下溝又は下穴の深さを増大させる加工により前記電極パッドを露出させる第2工程とを含む。
【選択図】図5
Description
溝や穴の深さを正確に形成するためにはミーリング加工が現在のところ最も適していると言えるが、磨耗した切削器具を頻繁に交換する必要がある。
a) 前記封止樹脂の表面上における前記溝又は穴が形成される位置に、前記電極パッドに到達しない下溝又は下穴を金型成形によって形成する第1工程と、
b) 前記第1工程にて形成された下溝又は下穴の深さを増大させる加工により前記電極パッドを露出させる第2工程と、
を含むことを特徴とする。
上記「一方の型」及び「他方の型」とは例えば上型(又は下型)及び下型(又は上型)であり、それぞれがいずれに対応するかは本発明の趣旨を変更するものではない。例えば上記「他方の型」が上型である場合には、上記「底部」は鉛直線において上方に位置することとなり、本発明における底部という語は下部と同義ではない。
なお、上記「底部」には、キャビティの底面と面一な、エジェクターピン等の頭部天面も含まれる。この「底面」、「頭部」及び「天面」との語についても上記と同様に、鉛直線における上下で定義されるものではない。
上述の実施形態ではエジェクターピン54が棒状の芯部より大径の頭部55を有するために、キャビティ51の底部に座ぐり部56を設けたが、頭部55がエジェクターピン54の芯部と同径であってもよい。すなわち、エジェクターピン54全体が棒状のピンである場合には座ぐり部56は不要であり、エジェクターピン54を図中下方向から貫通孔57に挿通することもできる。この場合には、エジェクターピン54の下部に、落下防止用の支持体を設ければよい。
上述の実施形態では接続ビア用の穴を形成する方法について説明したが、シールド用の溝を樹脂層に形成する場合には、第1工程において、溝パターンに対応するライン状の突起を、キャビティ51の底部に設ければよい。第2工程については上述の実施形態と同様である。
図6を参照して、金型成形のみで穴を形成する場合の構成の一例について説明を行う。図6では金型の上下が図3と逆転しているが、例えば上型40bと下型50bとは成形工程における機能においては同等であり、上下どちらの型で基板61bを保持しても構わない。但し、突起ピン43bは基板61bを保持する型と対向する型に設けられている必要がある。
図7を参照して、金型成形のみで穴を形成する場合の別の構成例について説明を行う。図3及び図6ではトランスファー成形により樹脂層65及び65bを形成する例について説明したが、本構成例では圧縮成形により樹脂層65cを形成する。本構成例における圧縮成形型は上型40cと下型500とから成る。上型40cには不図示の基板セット部が設けられており、基板61cは、半導体チップ62cが下型500と対向するように該基板セット部に固定される。
本構成によれば、圧縮成形により上述の構成例1−1と同様の効果が得られる。
なお、突起ピン53cと上下接続電極63cとの当接に先立ってキャビティ側面部材501の上面と基板61cの周縁部とが当接してもよく、その順序は問わない。また、突起ピン53cが上下接続電極63cに圧接されたときに上下接続電極63cが破損しないよう、弾性部材505の弾性力は適宜調節されればよい。
1つの基板上に配置された複数の電子部品の中には、不良品が含まれていることもある。こうした部分的な不良の発生により歩留まりが低下し得る場合には、樹脂封止工程の前に基板を個片に切断して良品と不良品とを判別し、良品の個片基板のみを樹脂封止する手法がとられる。こうした手法における樹脂封止工程の前段階として、例えば図8に示すように、個片基板61dを水平方向に複数配置可能な中空領域を成す矩形状の貫通孔800を有する金属フレーム801の裏面から粘着シート802を貼り付け、上記貫通孔800内に露出している粘着シート802の粘着層上に個片基板61dを載置する。図8(b)は図8(a)のB−B’断面図である。このようにして複数の個片基板61dを粘着固定した金属フレーム801及び粘着シート802を成形型にセットして樹脂封止する。
本例でも、上述した構成例1−2に類似の構成が適用可能である。上記構成例1−2と同様の部分については説明を適宜省略する。図10(a)に示すように、まず、上型40eと下型500aとから成る圧縮成形型を用い、複数の個片基板61eが粘着固定された金属フレーム801及び粘着シート802を上型40eが備える不図示のセット部に固定する。次にキャビティ側面部材501a、突起ピン53eをそれぞれ金属フレーム801、上下接続電極63eに当接させる。この時点で、個片基板61e及び粘着シート802が突起ピン53eと上型40eのセット部とにより挟持され、粘着シート802上での個片基板61eの位置が固定される。さらに、図10(b)に示す状態においては弾性部材505aの弾性力により、個片基板61e及び粘着シート802に対する挟持圧力が増大する。
本構成によれば、圧縮成形により上述の構成例2−1と同様の効果が得られる。
10、10a、10b…基板
11、11a、11b…配線
12…接地電極
13a、13b…上下接続電極
20、20a…半導体チップ
21、21a…電極端子
22、22a…バンプ
30、30a、30b…樹脂層
31…溝
31a…穴
32…シールド材
33…はんだボール
34…接続ビア
301、301a、301b…樹脂層の表面
40、40b、40c、40d、40e…上型
41、41b、41d、51b…保持部
50、50b、50d、500、500a…下型
51、41b、41d…キャビティ
52、42b、42d…サイドゲート
53、43b、53c、43d、53e…突起ピン
54、54a、44b、44d…エジェクターピン
55、55a、45b、45d…頭部
56、46b、56c、46d、56e…座ぐり部
57、47b、57c、47d、57e…貫通孔
58、58a…つば部
501、501a…キャビティ側面部材
502、502a…キャビティ底面部材
503、503a…ベースプレート
504、504a、505、505a…弾性部材
61、61b、61c…基板
61d、61e…個片基板
62、62b、62c、62d、62e…半導体チップ
63、63b、63c、63d、63e…上下接続電極
64、64b、64c、64d、64e…樹脂材料
65、65b、65c、65d、65e…樹脂層
66、66b、66d…ゲート部
67…下穴
68、68b、68c、68d、68e…穴
651、651b、651c、651d、651e…樹脂層の表面
652…残留樹脂層
700、700a…離型フィルム
800…貫通孔
801…金属フレーム
802…粘着シート
Claims (6)
- 基板上に配設された電子部品及び電極パッドを封止する封止樹脂の表面上に、該電極パッドに到達する溝又は穴を金型成形によって形成する方法であって、
一方の型と、キャビティ底部に突起ピンを備えた他方の型とを用い、
a) 前記基板を裏面側から保持した前記一方の型と前記他方の型とを当接させて型締めすることによって前記突起ピンの先端を前記電極パッドに当接させる突起ピン当接工程と、
b) 前記キャビティに樹脂材料を充填する充填工程と
を含むことを特徴とする電子部品パッケージの製造方法。 - 基板上に配設された電子部品及び電極パッドを封止する封止樹脂の表面上に、該電極パッドに到達する溝又は穴を金型成形によって形成する方法であって、
一方の型と、キャビティ底部に突起ピンを備えた他方の型とを用い、
a) 前記キャビティに樹脂材料を供給する樹脂材料供給工程と、
b) 前記基板を裏面側から保持した前記一方の型と前記他方の型とを当接させて型締めすることによって前記突起ピンの先端を前記電極パッドに当接させる突起ピン当接工程と、
c) 前記キャビティに供給された樹脂材料を加圧する樹脂材料加圧工程と
を含むことを特徴とする電子部品パッケージの製造方法。 - 前記突起ピンが、前記キャビティ底部から突出可能なエジェクターピンの頭部天面に設けられていることを特徴とする請求項1又は2に記載の電子部品パッケージの製造方法。
- 前記突起ピン当接工程及び前記充填工程において、前記一方の型と前記突起ピンとによって基板が挟持される請求項1に記載の電子部品パッケージの製造方法。
- 前記突起ピン当接工程及び前記樹脂材料加圧工程において、前記一方の型と前記突起ピンとによって基板が挟持される請求項2に記載の電子部品パッケージの製造方法。
- 前記基板は複数の個片基板であり、
前記一方の型には、複数の前記個片基板が保持されており、
前記突起ピンが複数の前記個片基板に対応するように複数設けられており、
複数の前記突起ピンを用いて複数の前記個片基板の位置を固定する複数個片基板位置固定工程を含む
請求項1、2、4及び5のいずれかに記載の電子部品パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017212615A JP6567016B2 (ja) | 2017-11-02 | 2017-11-02 | 電子部品パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017212615A JP6567016B2 (ja) | 2017-11-02 | 2017-11-02 | 電子部品パッケージの製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014148258A Division JP6242763B2 (ja) | 2014-07-18 | 2014-07-18 | 電子部品パッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018019111A true JP2018019111A (ja) | 2018-02-01 |
JP6567016B2 JP6567016B2 (ja) | 2019-08-28 |
Family
ID=61081757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017212615A Active JP6567016B2 (ja) | 2017-11-02 | 2017-11-02 | 電子部品パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6567016B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019136097A (ja) * | 2018-02-06 | 2019-08-22 | 株式会社大一商会 | 遊技機 |
JP2019136099A (ja) * | 2018-02-06 | 2019-08-22 | 株式会社大一商会 | 遊技機 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002164602A (ja) * | 2000-11-27 | 2002-06-07 | Seiko Epson Corp | 光モジュール及びその製造方法並びに光伝達装置 |
WO2006100765A1 (ja) * | 2005-03-23 | 2006-09-28 | Renesas Technology Corp. | 半導体装置の製造方法及び圧縮成形装置 |
JP2009302505A (ja) * | 2008-05-15 | 2009-12-24 | Panasonic Corp | 半導体装置、および半導体装置の製造方法 |
JP2010021338A (ja) * | 2008-07-10 | 2010-01-28 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
WO2012011210A1 (ja) * | 2010-07-22 | 2012-01-26 | パナソニック株式会社 | 半導体装置及びその製造方法 |
-
2017
- 2017-11-02 JP JP2017212615A patent/JP6567016B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002164602A (ja) * | 2000-11-27 | 2002-06-07 | Seiko Epson Corp | 光モジュール及びその製造方法並びに光伝達装置 |
WO2006100765A1 (ja) * | 2005-03-23 | 2006-09-28 | Renesas Technology Corp. | 半導体装置の製造方法及び圧縮成形装置 |
JP2009302505A (ja) * | 2008-05-15 | 2009-12-24 | Panasonic Corp | 半導体装置、および半導体装置の製造方法 |
JP2010021338A (ja) * | 2008-07-10 | 2010-01-28 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
WO2012011210A1 (ja) * | 2010-07-22 | 2012-01-26 | パナソニック株式会社 | 半導体装置及びその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019136097A (ja) * | 2018-02-06 | 2019-08-22 | 株式会社大一商会 | 遊技機 |
JP2019136099A (ja) * | 2018-02-06 | 2019-08-22 | 株式会社大一商会 | 遊技機 |
Also Published As
Publication number | Publication date |
---|---|
JP6567016B2 (ja) | 2019-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101499445B (zh) | 半导体器件及其制造方法 | |
US7377031B2 (en) | Fabrication method of semiconductor integrated circuit device | |
JP6242763B2 (ja) | 電子部品パッケージの製造方法 | |
KR20150065160A (ko) | 패키지 온 패키지 구조체에서의 휨 제어 | |
JP6567016B2 (ja) | 電子部品パッケージの製造方法 | |
JP2011243801A (ja) | 半導体パッケージの製造装置及び製造方法 | |
TWI671829B (zh) | 半導體裝置之製造方法 | |
KR102087683B1 (ko) | 반도체 장치의 제조 방법 | |
US20050106786A1 (en) | Method of manufacturing a semiconductor device | |
JP2793766B2 (ja) | 導電ペースト転写方法 | |
JP4889359B2 (ja) | 電子装置 | |
JP2006313801A (ja) | 配線基板およびモールド金型 | |
JP2016025198A (ja) | 半導体装置の製造方法 | |
JP2011151104A (ja) | 半導体装置の製造方法及び半導体装置の中間構造体 | |
JP2018018890A (ja) | 電子装置、及び、電子装置の製造方法 | |
WO2018165817A1 (zh) | 电路制造方法 | |
JP2008294239A (ja) | 積層型半導体装置およびその製造方法 | |
JP2973841B2 (ja) | 電子部品製造方法 | |
JP2005335086A (ja) | 回路基板、樹脂成形体、電子部品、及び、樹脂成形体又は電子部品の製造方法 | |
JP2012114305A (ja) | ダミーフレーム及び樹脂モールド方法 | |
KR20180117238A (ko) | 반도체 패키지 및 그 제조 방법 | |
JP2006294822A (ja) | 電子回路装置及び電子回路装置の製造方法 | |
JP2003218290A (ja) | 樹脂封止型半導体装置 | |
JP2005243683A (ja) | 樹脂封止型及び樹脂封止方法 | |
JP2006237308A (ja) | 半田バンプの補強方法、電子部品の製造方法および電子部品集合体の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190709 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190730 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6567016 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |