JP2018005237A - Pixel and stage circuit and organic electroluminescent display device having the same - Google Patents

Pixel and stage circuit and organic electroluminescent display device having the same Download PDF

Info

Publication number
JP2018005237A
JP2018005237A JP2017129588A JP2017129588A JP2018005237A JP 2018005237 A JP2018005237 A JP 2018005237A JP 2017129588 A JP2017129588 A JP 2017129588A JP 2017129588 A JP2017129588 A JP 2017129588A JP 2018005237 A JP2018005237 A JP 2018005237A
Authority
JP
Japan
Prior art keywords
transistor
thin film
supplied
node
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017129588A
Other languages
Japanese (ja)
Other versions
JP6993125B2 (en
Inventor
智 鉉 賈
Ji-Hyun Ka
智 鉉 賈
漢 成 ▲裴▼
漢 成 ▲裴▼
Han Sung Bae
源 奎 郭
Won-Kyu Kwak
源 奎 郭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2018005237A publication Critical patent/JP2018005237A/en
Priority to JP2021200028A priority Critical patent/JP2022043138A/en
Application granted granted Critical
Publication of JP6993125B2 publication Critical patent/JP6993125B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a pixel capable of displaying video having desired brightness.SOLUTION: A pixel according to an embodiment comprises: an organic light-emitting diode; a first transistor in which a first electrode is connected to a first node and a second electrode is connected to an anode electrode of the organic light-emitting diode, and which controls the amount of current flowing in the organic light-emitting diode from a first drive power source connected to the first node; a second transistor connected between a data line and the first node and turned on by an i-th first scan line; a third transistor connected between a gate electrode of the first transistor and the second electrode and turned on by an i-th second scan line; and a fourth transistor connected between the gate electrode of the first transistor and an initialization power source and turned on by an i-th third scan line. The first transistor is a P type LTPS thin film transistor and the third and fourth transistors are an N type oxide semiconductor thin film transistor.SELECTED DRAWING: Figure 2

Description

本発明の実施例は、画素及びステージ回路並びにこれを有する有機電界発光表示装置に関し、特には所望する輝度の映像を表示できるようにした画素、及びステージ回路、並びにこれを有する有機電界発光表示装置に関する。   FIELD Embodiments described herein relate generally to a pixel, a stage circuit, and an organic light emitting display device having the same, and in particular, a pixel, a stage circuit, and an organic light emitting display device having the pixel, which can display an image having a desired luminance. About.

情報化技術が発達するにつれて、ユーザーと情報の間の連結媒体である表示装置の重要性が浮き彫りになっている。これに応じて、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）及び有機電界発光表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）などの表示装置（Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）の使用が増えている。   As information technology develops, the importance of display devices, which are a connection medium between users and information, has been highlighted. Accordingly, the use of display devices such as liquid crystal display devices and organic light emitting display devices is increasing.

表示装置のうち有機電界発光表示装置は、電子と正孔の再結合により光を発生させる有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を用いて映像を表示する。このような有機電界発光表示装置は、速い応答速度を有するとともに低い消費電力で駆動されるメリットがある。   Among the display devices, an organic light emitting display device displays an image using an organic light emitting diode that generates light by recombination of electrons and holes. Such an organic light emitting display device has a merit that it has a high response speed and is driven with low power consumption.

有機電界発光表示装置は、データ線及び走査線に接続される画素を備える。通常、画素は有機発光ダイオード、及び有機発光ダイオードに流れる電流の量を制御するための駆動トランジスタを含む。駆動トランジスタは、データ信号に応じて、第１駆動電源から有機発光ダイオードを経由して第２駆動電源に流れる電流の量を制御する。このとき、有機発光ダイオードは、駆動トランジスタからの電流の量に応じて所定輝度の光を生成する。   The organic light emitting display device includes pixels connected to data lines and scanning lines. Usually, the pixel includes an organic light emitting diode and a driving transistor for controlling the amount of current flowing through the organic light emitting diode. The driving transistor controls the amount of current flowing from the first driving power source to the second driving power source via the organic light emitting diode according to the data signal. At this time, the organic light emitting diode generates light having a predetermined luminance according to the amount of current from the driving transistor.

最近では、第２駆動電源の電圧を低く設定して高輝度を実現する方法や、有機電界発光表示装置を低周波で駆動して消費電力を最小化する方法が用いられている。しかし、第２駆動電源を低く設定したり、有機電界発光表示装置が低周波で駆動されると、駆動トランジスタのゲート電極から所定のリーク電流が発生する。この場合、データ信号の電圧が一フレームの間保持されず、これにより、所望する輝度の映像が表示されない。   Recently, a method of setting the voltage of the second driving power supply low to achieve high luminance and a method of minimizing power consumption by driving the organic light emitting display device at a low frequency have been used. However, when the second driving power source is set low or the organic light emitting display device is driven at a low frequency, a predetermined leakage current is generated from the gate electrode of the driving transistor. In this case, the voltage of the data signal is not held for one frame, so that an image with a desired luminance is not displayed.

韓国特許第10-1101070号公報Korean Patent No. 10-1101070

したがって、本発明は、リーク電流を最小化して所望する輝度の映像を表示できるようにした画素及びステージ回路並びにこれを有する有機電界発光表示装置を提供するものである。   Accordingly, the present invention provides a pixel and a stage circuit that can display an image having a desired luminance while minimizing leakage current, and an organic light emitting display device having the pixel and stage circuit.

本発明の実施例による画素は、有機発光ダイオードと、第１電極が第１ノードに接続されるとともに、第２電極が上記有機発光ダイオードのアノード電極に接続され、上記第１ノードに接続された第１駆動電源から上記有機発光ダイオードを経由して第２駆動電源に流れる電流の量を制御するための第１トランジスタと、データ線と上記第１ノードの間に接続され、ｉ（ｉは自然数）番目の第１走査線に走査信号が供給されるときにターンオンされる第２トランジスタと、上記第１トランジスタのゲート電極と第２電極の間に接続され、ｉ番目の第２走査線に走査信号が供給されるときにターンオンされる第３トランジスタと、上記第１トランジスタのゲート電極と初期化電源の間に接続され、ｉ番目の第３走査線に走査信号が供給されるときにターンオンされる第４トランジスタと、を備え、上記第１トランジスタはＰ型ＬＴＰＳ薄膜トランジスタに設定され、上記第３トランジスタ及び上記第４トランジスタはＮ型酸化物半導体薄膜トランジスタに設定される。   In the pixel according to the embodiment of the present invention, the organic light emitting diode and the first electrode are connected to the first node, the second electrode is connected to the anode electrode of the organic light emitting diode, and is connected to the first node. A first transistor for controlling the amount of current flowing from the first driving power source to the second driving power source through the organic light emitting diode is connected between the data line and the first node, and i (i is a natural number) ) A second transistor which is turned on when a scanning signal is supplied to the first scanning line, and is connected between the gate electrode and the second electrode of the first transistor and scans the i-th second scanning line. A third transistor that is turned on when a signal is supplied, and is connected between the gate electrode of the first transistor and the initialization power source, and a scanning signal is supplied to the i-th third scanning line. It comprises a fourth transistor which is turned on, to, the first transistor is set to the P-type LTPS TFT, the third transistor and the fourth transistor is set to be N-type oxide semiconductor thin film transistor.

また、上記第２トランジスタはＰ型ＬＴＰＳ薄膜トランジスタに設定される。   The second transistor is set as a P-type LTPS thin film transistor.

また、上記第２トランジスタはＮ型酸化物半導体薄膜トランジスタに設定される。   The second transistor is an N-type oxide semiconductor thin film transistor.

また、上記ｉ番目の第１走査線と上記ｉ番目の第２走査線は同じ走査線である。   The i-th first scanning line and the i-th second scanning line are the same scanning line.

また、上記初期化電源と上記有機発光ダイオードのアノード電極の間に接続され、上記第ｉ番目の第１走査線に走査信号が供給されるときターンオンされる第５トランジスタをさらに備え、上記第５トランジスタはＰ型ＬＴＰＳ薄膜トランジスタに設定される。   And a fifth transistor connected between the initialization power source and the anode electrode of the organic light emitting diode and turned on when a scanning signal is supplied to the i-th first scanning line. The transistor is set to a P-type LTPS thin film transistor.

また、上記初期化電源と、上記有機発光ダイオードのアノード電極との間に接続され、上記第ｉ番目の第２走査線に走査信号が供給されるときにターンオンされる第５トランジスタをさらに備え、上記第５トランジスタはＮ型酸化物半導体薄膜トランジスタに設定される。   And a fifth transistor connected between the initialization power source and the anode electrode of the organic light emitting diode and turned on when a scanning signal is supplied to the i-th second scanning line. The fifth transistor is an N-type oxide semiconductor thin film transistor.

また、上記第１トランジスタの第２電極と、上記有機発光ダイオードのアノード電極との間に接続されるとともに、発光制御線に発光制御信号が供給されるときにターンオフされる第６トランジスタと、上記第１ノードと上記第１駆動電源の間に接続され、上記発光制御信号が供給されるときにターンオフされる第７トランジスタをさらに備え、上記第６トランジスタ及び上記第７トランジスタは、Ｐ型ＬＴＰＳ薄膜トランジスタに設定される。   A sixth transistor connected between the second electrode of the first transistor and the anode electrode of the organic light emitting diode and turned off when a light emission control signal is supplied to the light emission control line; And a seventh transistor connected between the first node and the first driving power source and turned off when the light emission control signal is supplied. The sixth transistor and the seventh transistor are P-type LTPS thin film transistors. Set to

本発明による他の実施例による画素は、有機発光ダイオードと、第１ノードの電圧に応じて、第１電極に接続された第１駆動電源から上記有機発光ダイオードを経由して第２駆動電源に流れる電流の量を制御するための第１トランジスタと、上記第１ノードと上記第１トランジスタの第２電極との間に接続され、ｉ番目の第１走査線に走査信号が供給されるときにターンオンされる第２トランジスタと、上記第１ノードと第２ノードの間に接続されるストレージキャパシタと、データ線と上記第２ノードの間に接続され、ｉ番目の第２走査線に走査信号が供給されるときにターンオンされる第３トランジスタと、上記第２ノードと初期化電源の間に接続され、反転発光制御線に反転発光制御信号が供給されるときにターンオフされる第４トランジスタと、を備え、上記第１トランジスタはＰ型ＬＴＰＳ薄膜トランジスタに設定され、上記第３トランジスタ及び上記第４トランジスタは、Ｎ型酸化物半導体薄膜トランジスタに設定される。   A pixel according to another embodiment of the present invention includes an organic light emitting diode and a first driving power source connected to the first electrode according to a voltage of the first node to the second driving power source via the organic light emitting diode. When a scan signal is supplied to the i-th first scan line, connected between the first transistor for controlling the amount of flowing current, the first node, and the second electrode of the first transistor. The second transistor to be turned on, the storage capacitor connected between the first node and the second node, the data line and the second node are connected, and the scanning signal is applied to the i-th second scanning line. A third transistor that is turned on when supplied, and a fourth transistor that is connected between the second node and the initialization power source and is turned off when an inverted emission control signal is supplied to the inverted emission control line. Includes a register, the said first transistor is set to the P-type LTPS TFT, the third transistor and the fourth transistor is set to N-type oxide semiconductor thin film transistor.

また、上記第２トランジスタはＰ型ＬＴＰＳ薄膜トランジスタに設定される。   The second transistor is set as a P-type LTPS thin film transistor.

また、上記第２トランジスタはＮ型酸化物半導体薄膜トランジスタに設定される。   The second transistor is an N-type oxide semiconductor thin film transistor.

また、上記ｉ番目の第１走査線と上記ｉ番目の第２走査線は同じ走査線である。   The i-th first scanning line and the i-th second scanning line are the same scanning line.

また、上記初期化電源と上記有機発光ダイオードのアノード電極との間に接続され、上記第ｉ番目の第１走査線に走査信号が供給されるときにターンオンされる第５トランジスタをさらに備え、上記第５トランジスタはＰ型ＬＴＰＳ薄膜トランジスタに設定される。   And a fifth transistor connected between the initialization power source and the anode electrode of the organic light emitting diode and turned on when a scanning signal is supplied to the i-th first scanning line. The fifth transistor is set as a P-type LTPS thin film transistor.

また、上記初期化電源と上記有機発光ダイオードのアノード電極の間に接続され、上記第ｉ番目の第２走査線に走査信号が供給されるときターンオンされる第５トランジスタをさらに備え、上記第５トランジスタはＮ型酸化物半導体薄膜トランジスタに設定される。   And a fifth transistor connected between the initialization power source and the anode electrode of the organic light emitting diode and turned on when a scanning signal is supplied to the i-th second scanning line. The transistor is an N-type oxide semiconductor thin film transistor.

また、上記第１トランジスタの第２電極と上記有機発光ダイオードのアノード電極の間に接続され、発光制御線に発光制御信号が供給されるときにターンオフされる第６トランジスタをさらに備え、上記第６トランジスタはＰ型ＬＴＰＳ薄膜トランジスタに設定され、上記発光制御信号と上記反転発光制御信号は互いに反転された信号に設定される。   And a sixth transistor connected between the second electrode of the first transistor and the anode electrode of the organic light emitting diode and turned off when a light emission control signal is supplied to the light emission control line. The transistor is set to a P-type LTPS thin film transistor, and the light emission control signal and the inverted light emission control signal are set to signals inverted from each other.

本発明の実施例によるステージ回路は、第１電源と上記第１電源より低い電圧に設定される第２電源との間に、直列に接続される第１トランジスタ、第２トランジスタ、第３トランジスタ、及び第４トランジスタと、上記第１電源と上記第２電源の間に、直列に接続される第５トランジスタ、第６トランジスタ、第７トランジスタ、及び第８トランジスタと、上記第１電源と上記第２電源の間に、直列に接続される第９トランジスタ及び第１０トランジスタと、を備え、上記第１トランジスタはＰ型ＬＴＰＳ薄膜トランジスタに設定され、ゲート電極に前段ステージの出力信号またはスタートパルスの供給を受け、上記第２トランジスタは、Ｐ型ＬＴＰＳ薄膜トランジスタに設定され、ゲート電極に第１クロック信号の供給を受け、上記第３トランジスタは、Ｎ型酸化物半導体薄膜トランジスタに設定され、ゲート電極に上記第１クロック信号と同じ周期を有し、反転された位相を有する第２クロック信号の供給を受け、上記第４トランジスタは、Ｎ型酸化物半導体薄膜トランジスタに設定され、ゲート電極に上記前段ステージの出力信号または上記スタートパルスの供給を受け、上記第５トランジスタは、Ｐ型ＬＴＰＳ薄膜トランジスタに設定され、ゲート電極が出力端子と接続され、上記第６トランジスタは、Ｐ型ＬＴＰＳ薄膜トランジスタに設定され、ゲート電極に上記第２クロック信号の供給を受け、上記第７トランジスタは、Ｎ型酸化物半導体薄膜トランジスタに設定され、ゲート電極に第１クロック信号の供給を受け、上記第８トランジスタは、Ｎ型酸化物半導体薄膜トランジスタに設定され、ゲート電極が上記出力端子と接続され、上記第９トランジスタは、Ｐ型ＬＴＰＳ薄膜トランジスタに設定され、ゲート電極が第１ノードと接続され、上記第１０トランジスタは、Ｎ型酸化物半導体薄膜トランジスタに設定され、ゲート電極が上記第１ノードと接続され、上記第２トランジスタ及び上記第３トランジスタの共通ノード、及び、上記第６トランジスタ及び上記第７トランジスタの共通ノードは、上記第１ノードと電気的に接続される。   A stage circuit according to an embodiment of the present invention includes a first transistor, a second transistor, and a third transistor connected in series between a first power source and a second power source set to a voltage lower than the first power source. And the fourth transistor, the fifth transistor, the sixth transistor, the seventh transistor, and the eighth transistor connected in series between the first power source and the second power source, the first power source, and the second transistor. A ninth transistor and a tenth transistor connected in series are provided between the power supplies. The first transistor is set to a P-type LTPS thin film transistor, and the gate electrode receives the output signal of the previous stage or the start pulse. The second transistor is set as a P-type LTPS thin film transistor, receives a first clock signal supplied to the gate electrode, The transistor is set to an N-type oxide semiconductor thin film transistor, and the gate electrode is supplied with a second clock signal having the same period as the first clock signal and having an inverted phase. A fifth oxide transistor is set to a P-type LTPS thin film transistor, and the gate electrode is connected to an output terminal. The sixth transistor is set as a P-type LTPS thin film transistor, the gate electrode is supplied with the second clock signal, the seventh transistor is set as an N-type oxide semiconductor thin film transistor, and the gate electrode is supplied with the first clock signal. The eighth transistor is an N-type oxide semiconductor thin film The transistor is set as a transistor, the gate electrode is connected to the output terminal, the ninth transistor is set as a P-type LTPS thin film transistor, the gate electrode is connected to the first node, and the tenth transistor is an N-type oxide semiconductor. A thin film transistor is set, a gate electrode is connected to the first node, a common node of the second transistor and the third transistor, and a common node of the sixth transistor and the seventh transistor are connected to the first node. Electrically connected.

本発明の実施例による有機電界発光表示装置は、走査線、発光制御線、及びデータ線と接続されるように位置する画素と、上記走査線及び上記発光制御線を駆動するための走査駆動部と、上記データ線を駆動するためのデータ駆動部と、を備え、上記画素のうちｉ（ｉは自然数）番目の水平ラインに位置した少なくとも１つの画素は、有機発光ダイオードと、第１電極が第１ノードに接続され、第２電極が上記有機発光ダイオードのアノード電極に接続されるとともに、上記第１ノードに接続された第１駆動電源から上記有機発光ダイオードを経由して第２駆動電源に流れる電流の量を制御するための第１トランジスタと、データ線と上記第１ノードの間に接続され、ｉ番目の第１走査線に走査信号が供給されるときターンオンされる第２トランジスタと、上記第１トランジスタのゲート電極と第２電極の間に接続され、ｉ番目の第２走査線に走査信号が供給されるときにターンオンされる第３トランジスタと、上記第１トランジスタのゲート電極と初期化電源の間に接続され、ｉ番目の第３走査線に走査信号が供給されるときにターンオンされる第４トランジスタと、を備え、上記第１トランジスタはＰ型ＬＴＰＳ薄膜トランジスタに設定され、上記第３トランジスタ及び上記第４トランジスタは、Ｎ型酸化物半導体薄膜トランジスタに設定される。   An organic light emitting display according to an embodiment of the present invention includes a pixel positioned to be connected to a scan line, a light emission control line, and a data line, and a scan driver for driving the scan line and the light emission control line. And a data driver for driving the data line, and at least one pixel located in the i (i is a natural number) horizontal line among the pixels includes an organic light emitting diode and a first electrode. Connected to the first node, the second electrode is connected to the anode electrode of the organic light emitting diode, and from the first driving power source connected to the first node to the second driving power source via the organic light emitting diode. A first transistor for controlling the amount of flowing current, and a second transistor connected between the data line and the first node and turned on when a scanning signal is supplied to the i-th first scanning line. A third transistor connected between the gate electrode and the second electrode of the first transistor and turned on when a scanning signal is supplied to the i-th second scanning line; and a gate of the first transistor A fourth transistor connected between the electrode and the initialization power source and turned on when a scanning signal is supplied to the i-th third scanning line, wherein the first transistor is set as a P-type LTPS thin film transistor. The third transistor and the fourth transistor are set as N-type oxide semiconductor thin film transistors.

また、上記画素は、上記初期化電源と上記有機発光ダイオードのアノード電極との間に接続され、上記第ｉ番目の第２走査線に走査信号が供給されるときにターンオンされる第５トランジスタをさらに備え、上記第５トランジスタはＮ型酸化物半導体薄膜トランジスタに設定される。   The pixel includes a fifth transistor that is connected between the initialization power source and the anode electrode of the organic light emitting diode and is turned on when a scanning signal is supplied to the i-th second scanning line. In addition, the fifth transistor is an N-type oxide semiconductor thin film transistor.

また、上記画素は、上記第１トランジスタの第２電極と上記有機発光ダイオードのアノード電極との間に接続され、ｉ番目の発光制御線に発光制御信号が供給されるときターンオフされる第６トランジスタと、上記第１ノードと上記第１駆動電源の間に接続され、上記発光制御信号が供給されるときにターンオフされる第７トランジスタをさらに備え、上記第６トランジスタ及び上記第７トランジスタは、Ｐ型ＬＴＰＳ薄膜トランジスタに設定される。   The sixth transistor is connected between the second electrode of the first transistor and the anode electrode of the organic light emitting diode, and is turned off when a light emission control signal is supplied to the i-th light emission control line. And a seventh transistor connected between the first node and the first driving power source and turned off when the light emission control signal is supplied. The sixth transistor and the seventh transistor include P Type LTPS thin film transistor.

また、上記走査駆動部は、上記走査線、発光制御線を駆動するためのステージ回路を備え、上記ステージ回路のうち少なくとも１つは、第１電源と上記第１電源より低い電圧に設定される第２電源との間に、直列に接続される第１１トランジスタ、第１２トランジスタ、第１３トランジスタ、及び第１４トランジスタと、上記第１電源と上記第２電源の間に、直列に接続される第１５トランジスタ、第１６トランジスタ、第１７トランジスタ、及び第１８トランジスタと、上記第１電源と上記第２電源の間に、直列に接続される第１９トランジスタ及び第２０トランジスタと、を備え、上記第１１トランジスタは、Ｐ型ＬＴＰＳ薄膜トランジスタに設定され、ゲート電極に前段ステージの出力信号またはスタートパルスの供給を受け、上記第１２トランジスタは、Ｐ型ＬＴＰＳ薄膜トランジスタに設定され、ゲート電極に第１クロック信号の供給を受け、上記第１３トランジスタは、Ｎ型酸化物半導体薄膜トランジスタに設定され、ゲート電極に上記第１クロック信号と同じ周期を有し、反転された位相を有する第２クロック信号の供給を受け、上記第１４トランジスタは、Ｎ型酸化物半導体薄膜トランジスタに設定され、ゲート電極に上記前段ステージの出力信号または上記スタートパルスの供給を受け、上記第１５トランジスタは、Ｐ型ＬＴＰＳ薄膜トランジスタに設定され、ゲート電極が出力端子と接続され、上記第１６トランジスタは、Ｐ型ＬＴＰＳ薄膜トランジスタに設定され、ゲート電極に上記第２クロック信号の供給を受け、上記第１７トランジスタは、Ｎ型酸化物半導体薄膜トランジスタに設定され、ゲート電極に第１クロック信号の供給を受け、上記第１８トランジスタは、Ｎ型酸化物半導体薄膜トランジスタに設定され、ゲート電極が上記出力端子と接続され、上記第１９トランジスタは、Ｐ型ＬＴＰＳ薄膜トランジスタに設定され、ゲート電極が第１ノードと接続され、上記第２０トランジスタはＮ型酸化物半導体薄膜トランジスタに設定され、ゲート電極が上記第１ノードと接続され、上記第１２トランジスタ及び上記第１３トランジスタの共通ノード、及び、上記第１６トランジスタ及び上記第１７トランジスタの共通ノードは、上記第１ノードと電気的に接続される。   The scan driver includes a stage circuit for driving the scan line and the light emission control line, and at least one of the stage circuits is set to a voltage lower than the first power source and the first power source. An eleventh transistor, a twelfth transistor, a thirteenth transistor, and a fourteenth transistor connected in series between the second power source and a first transistor connected in series between the first power source and the second power source. 15th transistor, 16th transistor, 17th transistor, and 18th transistor, and 19th transistor and 20th transistor connected in series between the first power source and the second power source. The transistor is set to a P-type LTPS thin film transistor, and the gate electrode receives the output signal of the preceding stage or the start pulse, The two transistors are set as P-type LTPS thin film transistors, and the gate electrode is supplied with the first clock signal. The thirteenth transistor is set as an N-type oxide semiconductor thin film transistor, and the gate electrode is the same as the first clock signal. The 14th transistor is set to an N-type oxide semiconductor thin film transistor and is supplied with a second clock signal having a period and an inverted phase, and the gate electrode is supplied with the output signal of the previous stage or the start pulse. The fifteenth transistor is set as a P-type LTPS thin film transistor, the gate electrode is connected to an output terminal, the sixteenth transistor is set as a P-type LTPS thin film transistor, and the gate electrode receives the second clock signal. The 17th transistor is supplied with an N-type oxide. The conductive thin film transistor is set to receive a first clock signal from the gate electrode, the eighteenth transistor is set to an N-type oxide semiconductor thin film transistor, the gate electrode is connected to the output terminal, and the nineteenth transistor is The P-type LTPS thin film transistor is set, the gate electrode is connected to the first node, the twentieth transistor is set to an N-type oxide semiconductor thin film transistor, the gate electrode is connected to the first node, the twelfth transistor, and the A common node of the thirteenth transistor and a common node of the sixteenth transistor and the seventeenth transistor are electrically connected to the first node.

本発明の実施例によれば、画素は、酸化物半導体薄膜トランジスタ及びＬＴＰＳ薄膜トランジスタを含む。ここで、オフ特性の良い酸化物半導体薄膜トランジスタは、電流のリーク経路に位置することで、リーク電流を最小化して所望する輝度の映像を表示することができる。   According to an embodiment of the present invention, the pixel includes an oxide semiconductor thin film transistor and an LTPS thin film transistor. Here, an oxide semiconductor thin film transistor with good off characteristics is positioned in a current leakage path, so that an image with a desired luminance can be displayed with the leakage current minimized.

また、駆動特性の良いＬＴＰＳ薄膜トランジスタは、有機発光ダイオードに電流を供給する電流供給経路に位置する。この場合、ＬＴＰＳ薄膜トランジスタの速い駆動特性によって安定的に有機発光ダイオードに電流を供給することができる。   In addition, the LTPS thin film transistor having good driving characteristics is located in a current supply path for supplying current to the organic light emitting diode. In this case, current can be stably supplied to the organic light emitting diode due to the fast driving characteristics of the LTPS thin film transistor.

また、本発明の実施例によれば、ステージの回路は、酸化物半導体薄膜トランジスタ及びＬＴＰＳ薄膜トランジスタを含む。この場合、ステージ回路はリーク電流が最小化するとともに速い駆動速度を有することができる。   According to an embodiment of the present invention, the stage circuit includes an oxide semiconductor thin film transistor and an LTPS thin film transistor. In this case, the stage circuit can have a high driving speed while minimizing the leakage current.

本発明の実施例による有機電界発光表示装置を示す図である。1 is a diagram illustrating an organic light emitting display according to an embodiment of the present invention. 本発明の実施例による画素を示す図である。FIG. 3 is a diagram illustrating a pixel according to an embodiment of the present invention. 図２に示された画素の駆動方法の実施例を示す波形図である。FIG. 3 is a waveform diagram showing an example of a method for driving the pixel shown in FIG. 2. 図２に示された画素の駆動方法の実施例を示す波形図である。FIG. 3 is a waveform diagram showing an example of a method for driving the pixel shown in FIG. 2. 本発明の他の実施例による画素を示す図である。FIG. 6 is a diagram illustrating a pixel according to another embodiment of the present invention. 本発明のさらに他の実施例による画素を示す図である。FIG. 6 is a diagram illustrating a pixel according to still another embodiment of the present invention. 図５に示された画素の駆動方法の実施例を示す波形図である。FIG. 6 is a waveform diagram showing an example of a method for driving the pixel shown in FIG. 5. 本発明のさらに他の実施例による画素を示す図である。FIG. 6 is a diagram illustrating a pixel according to still another embodiment of the present invention. 図７に示された画素の駆動方法の実施例を示す波形図である。FIG. 8 is a waveform diagram showing an example of a method for driving the pixel shown in FIG. 7. 本発明のさらに他の実施例による画素を示す図である。FIG. 6 is a diagram illustrating a pixel according to still another embodiment of the present invention. 図９に示された画素の駆動方法の実施例を示す波形図である。FIG. 10 is a waveform diagram showing an example of a method for driving the pixel shown in FIG. 9. 本発明の実施例によるステージ回路を示す図である。It is a figure which shows the stage circuit by the Example of this invention.

以下では、添付の図面を参照して本発明の実施例及びその他に当業者が本発明の内容を容易に理解するために必要な事項について詳細に記載する。ただし、本発明は、請求の範囲に記載の範囲内で様々な異なる形態で実現されることができるため、以下に説明する実施例は、表現有無に関わらず、例示的なものに過ぎない。   Hereinafter, embodiments of the present invention and other matters necessary for those skilled in the art to easily understand the contents of the present invention will be described in detail with reference to the accompanying drawings. However, since the present invention can be realized in various different forms within the scope of the claims, the embodiments described below are merely illustrative regardless of whether or not they are expressed.

即ち、本発明は、以下に開示される実施例に限定されるものではなく、異なる多様な形態で実現されてもよく、以下の説明において、ある部分が他の部分と接続されているというときは、直接接続されている場合だけでなく、その中間に他の素子を挟んで電気的に接続されている場合も含む。また、図面における同じ構成要素に対しては、たとえ他の図面上に示されているとしても、できる限り同じ参照番号及び符号で示していることに留意すべきである。   That is, the present invention is not limited to the embodiments disclosed below, and may be realized in various different forms. In the following description, when a certain part is connected to another part. Includes not only the case of being directly connected but also the case of being electrically connected with another element sandwiched therebetween. It should also be noted that the same components in the drawings are denoted by the same reference numerals and symbols as much as possible even if they are shown in other drawings.

図１は、本発明の実施例による有機電界発光表示装置を示す図である。   FIG. 1 illustrates an organic light emitting display device according to an embodiment of the present invention.

図１を参照すると、本発明の実施例による有機電界発光表示装置は、走査線Ｓ１１〜Ｓ１ｎ、Ｓ２１〜Ｓ２ｎ、Ｓ３１〜Ｓ３ｎ、発光制御線Ｅ１〜Ｅｎ、及びデータ線Ｄ１〜Ｄｍと接続されるように位置する画素１４０と、走査線Ｓ１１〜Ｓ１ｎ、Ｓ２１〜Ｓ２ｎ、Ｓ３１〜Ｓ３ｎ及び発光制御線Ｅ１〜Ｅｎを駆動するための走査駆動部１１０と、データ線Ｄ１〜Ｄｍを駆動するためのデータ駆動部１２０と、走査駆動部１１０及びデータ駆動部１２０を制御するためのタイミング制御部１５０と、を備える。   Referring to FIG. 1, an organic light emitting display according to an embodiment of the present invention is connected to scan lines S11 to S1n, S21 to S2n, S31 to S3n, light emission control lines E1 to En, and data lines D1 to Dm. The pixel 140 positioned as described above, the scanning lines S11 to S1n, S21 to S2n, S31 to S3n, and the light emission control lines E1 to En, and the driving unit 110 for driving the data lines D1 to Dm. The driving unit 120 includes a timing control unit 150 for controlling the scanning driving unit 110 and the data driving unit 120.

タイミング制御部１５０は、外部から供給される同期信号に応じて、データ駆動制御信号ＤＣＳ及び走査駆動制御信号ＳＣＳを生成する。タイミング制御部１５０で生成されたデータ駆動制御信号ＤＣＳはデータ駆動部１２０に供給され、走査駆動制御信号ＳＣＳは走査駆動部１１０に供給される。そして、タイミング制御部１５０は、外部から供給されるデータＤａｔａを、再整列してデータ駆動部１２０に供給する。   The timing controller 150 generates a data drive control signal DCS and a scan drive control signal SCS according to a synchronization signal supplied from the outside. The data drive control signal DCS generated by the timing controller 150 is supplied to the data driver 120, and the scan drive control signal SCS is supplied to the scan driver 110. Then, the timing controller 150 rearranges the data supplied from the outside and supplies the data to the data driver 120.

走査駆動制御信号ＳＣＳにはスタートパルス及びクロック信号が含まれる。スタートパルスは、走査信号及び発光制御信号の最初のタイミングを制御する。クロック信号はスタートパルスをシフトさせるために使用される。   The scan drive control signal SCS includes a start pulse and a clock signal. The start pulse controls the initial timing of the scanning signal and the light emission control signal. The clock signal is used to shift the start pulse.

データ駆動制御信号ＤＣＳには、ソーススタートパルス及びクロック信号が含まれる。ソーススタートパルスは、データのサンプリングの開始時点を制御する。クロック信号は、サンプリング動作を制御するために使用される。   The data drive control signal DCS includes a source start pulse and a clock signal. The source start pulse controls the starting point of data sampling. The clock signal is used to control the sampling operation.

走査駆動部１１０は、タイミング制御部１５０から走査駆動制御信号ＳＣＳの供給を受ける。走査駆動制御信号ＳＣＳの供給を受けた走査駆動部１１０は、第１走査線Ｓ１１〜Ｓ１ｎ、第２走査線Ｓ２１〜Ｓ２ｎ、及び第３走査線Ｓ３１〜Ｓ３ｎに、走査信号を供給する。例えば、走査駆動部１１０は、第１走査線Ｓ１１〜Ｓ１ｎに第１走査信号を順に供給し、第２走査線Ｓ２１〜Ｓ２ｎに第２走査信号を順に供給し、第３走査線Ｓ３１〜Ｓ３ｎに第３走査信号を順に供給するのであってもよい。第１走査信号、第２走査信号及び第３走査信号が順に供給されると、画素１４０が、水平ライン単位で選択される。   The scan driver 110 receives a scan drive control signal SCS from the timing controller 150. The scan driver 110 that has received the scan drive control signal SCS supplies scan signals to the first scan lines S11 to S1n, the second scan lines S21 to S2n, and the third scan lines S31 to S3n. For example, the scan driver 110 sequentially supplies the first scan signals to the first scan lines S11 to S1n, sequentially supplies the second scan signals to the second scan lines S21 to S2n, and supplies them to the third scan lines S31 to S3n. The third scanning signal may be supplied in order. When the first scanning signal, the second scanning signal, and the third scanning signal are sequentially supplied, the pixel 140 is selected in units of horizontal lines.

走査駆動部１１０は、第ｉ（ｉは自然数）番目の第１走査線Ｓ１ｉに供給される第１走査信号と時間的に重なるように、第ｉ番目の第２走査線Ｓ２ｉに、第２走査信号を供給する。ここで、第１走査信号及び第２走査信号は、互いに反対の極性の信号に設定されてもよい。例えば、第１走査信号はロー電圧に設定され、第２走査信号はハイ電圧に設定されることができる。また、走査駆動部１１０は、ｉ番目の第２走査線Ｓ２ｉに供給される第２走査信号より先に、ｉ番目の第３走査線Ｓ３ｉに第３走査信号を供給する。ここで、第３走査信号はハイ電圧に設定される。このようなｉ番目の第３走査線Ｓ３ｉは、ｉ−１番目の第２走査線Ｓ２ｉ−１で代替しうる。   The scan driver 110 performs second scan on the i-th second scan line S2i so as to temporally overlap the first scan signal supplied to the i-th (i is a natural number) first scan line S1i. Supply signal. Here, the first scanning signal and the second scanning signal may be set to signals having opposite polarities. For example, the first scanning signal can be set to a low voltage and the second scanning signal can be set to a high voltage. The scan driver 110 supplies the third scan signal to the i-th third scan line S3i prior to the second scan signal supplied to the i-th second scan line S2i. Here, the third scanning signal is set to a high voltage. The i-th third scanning line S3i can be replaced with the (i-1) -th second scanning line S2i-1.

また、第１走査信号、第２走査信号、及び第３走査信号はゲートオン電圧に設定される。この場合、画素１４０に含まれ、第１走査信号の供給を受けるトランジスタは、第１走査信号が供給されるときに、ターンオン状態に設定される。同様に、画素１４０に含まれ、第２走査信号の供給を受けるトランジスタは、第２走査信号が供給されるときに、ターンオン状態に設定される。また、画素１４０に含まれ、第３走査信号の供給を受けるトランジスタは、第３走査信号が供給されるときに、ターンオン状態に設定される。   The first scanning signal, the second scanning signal, and the third scanning signal are set to the gate-on voltage. In this case, the transistor included in the pixel 140 and supplied with the first scanning signal is set to a turn-on state when the first scanning signal is supplied. Similarly, the transistor included in the pixel 140 and supplied with the second scanning signal is set to a turn-on state when the second scanning signal is supplied. A transistor included in the pixel 140 and supplied with the third scanning signal is set to a turn-on state when the third scanning signal is supplied.

走査駆動制御信号ＳＣＳの供給を受けた走査駆動部１１０は、発光制御線Ｅ１〜Ｅｎに発光制御信号を供給する。例えば、走査駆動部１１０は、発光制御線Ｅ１〜Ｅｎに、発光制御信号を順に供給することができる。このような発光制御信号は、画素１４０の発光時間を制御するために使用される。このため、発光制御信号のパルスは、走査信号のパルスより広い幅に設定されてもよい。例えば、走査駆動部１１０は、ｉ番目の発光制御線Ｅｉに供給される発光制御信号と時間的に重なるように、ｉ−１番目の第１走査線Ｓ１ｉ−１及びｉ番目の第１走査線Ｓ１ｉに走査信号を供給してもよい。特には、発光制御線信号のパルスの開始後に、ｉ−１番目の第１走査線Ｓ１ｉ−１に走査信号のパルスを供給し、さらにｉ番目の第１走査線Ｓ１ｉへの走査信号のパルスが終了した後に、発光制御線信号のパルスが終了するようにすることができる。   Upon receiving the scan drive control signal SCS, the scan driver 110 supplies the light emission control signal to the light emission control lines E1 to En. For example, the scan driver 110 can sequentially supply light emission control signals to the light emission control lines E1 to En. Such a light emission control signal is used to control the light emission time of the pixel 140. For this reason, the pulse of the light emission control signal may be set wider than the pulse of the scanning signal. For example, the scan driver 110 includes the (i-1) th first scan line S1i-1 and the i-th first scan line so as to temporally overlap the light emission control signal supplied to the i-th light emission control line Ei. A scanning signal may be supplied to S1i. In particular, after the pulse of the light emission control line signal is started, the pulse of the scanning signal is supplied to the (i-1) th first scanning line S1i-1, and further the pulse of the scanning signal to the i-th first scanning line S1i is generated. After the end, the pulse of the light emission control line signal can be ended.

走査駆動部１１０は薄膜成膜工程により基板に実装されてもよい。また、走査駆動部１１０は、画素部１３０を挟んで両側に位置してもよい。   The scan driver 110 may be mounted on the substrate by a thin film forming process. Further, the scan driver 110 may be located on both sides of the pixel unit 130.

また、図１には、走査駆動部１１０が走査信号及び発光制御信号を供給するものとして示されているが、本発明はこれに限定されない。例えば、走査信号及び発光制御信号は、それぞれ相異なる駆動部によって供給されてもよい。   Although FIG. 1 shows that the scan driver 110 supplies a scan signal and a light emission control signal, the present invention is not limited to this. For example, the scanning signal and the light emission control signal may be supplied by different driving units.

また、発光制御信号は、画素１４０に含まれたトランジスタをターンオフできるゲートオフ電圧（例えば、ハイ電圧）に設定されてもよい。この場合、画素１４０に含まれており発光制御信号の供給を受けるトランジスタは、発光制御信号が供給されるときにターンオフされ、それ以外のときにはターンオン状態になるように設定される。   Further, the light emission control signal may be set to a gate-off voltage (for example, a high voltage) that can turn off a transistor included in the pixel 140. In this case, the transistor included in the pixel 140 and supplied with the light emission control signal is set to be turned off when the light emission control signal is supplied, and to be turned on at other times.

データ駆動部１２０は、データ駆動制御信号ＤＣＳに応じて、データ線Ｄ１〜Ｄｍにデータ信号を供給する。データ線Ｄ１〜Ｄｍに供給されたデータ信号は、第１走査信号（または第２走査信号）によって選択された画素１４０に供給される。このため、データ駆動部１２０は、第１走査信号（または第２走査信号）と同期するようにしてデータ線Ｄ１〜Ｄｍにデータ信号を供給することができる。   The data driver 120 supplies data signals to the data lines D1 to Dm according to the data drive control signal DCS. The data signal supplied to the data lines D1 to Dm is supplied to the pixel 140 selected by the first scanning signal (or the second scanning signal). Therefore, the data driver 120 can supply data signals to the data lines D1 to Dm so as to be synchronized with the first scanning signal (or the second scanning signal).

画素部１３０に備えられる画素１４０は、いずれも、走査線Ｓ１１〜Ｓ１ｎ、Ｓ２１〜Ｓ２ｎ、Ｓ３１〜Ｓ３ｎ、発光制御線Ｅ１〜Ｅｎ、及びデータ線Ｄ１〜Ｄｍと接続される。各画素１４０は、外部から、第１駆動電源ＥＬＶＤＤ、第２駆動電源ＥＬＶＳＳ、及び初期化電源Ｖｉｎｔの供給を受ける。   All of the pixels 140 included in the pixel unit 130 are connected to the scanning lines S11 to S1n, S21 to S2n, S31 to S3n, the light emission control lines E1 to En, and the data lines D1 to Dm. Each pixel 140 is supplied with the first drive power ELVDD, the second drive power ELVSS, and the initialization power Vint from the outside.

画素１４０のそれぞれは、図１には示さない駆動トランジスタ及び有機発光ダイオードを備える。駆動トランジスタは、データ信号に応じて、第１駆動電源ＥＬＶＤＤから有機発光ダイオードを経由して第２駆動電源ＥＬＶＳＳに流れる電流の量を制御する。ここで、データ信号が供給される前に、駆動トランジスタのゲート電極は、初期化電源Ｖｉｎｔの電圧によって初期化されてもよい。   Each of the pixels 140 includes a driving transistor and an organic light emitting diode not shown in FIG. The driving transistor controls the amount of current flowing from the first driving power supply ELVDD to the second driving power supply ELVSS via the organic light emitting diode according to the data signal. Here, before the data signal is supplied, the gate electrode of the driving transistor may be initialized by the voltage of the initialization power source Vint.

一方、図１には、それぞれｎ個の走査線Ｓ１１〜Ｓ１ｎ、Ｓ２１〜Ｓ２ｎ、Ｓ３１〜Ｓ３ｎ及びｎ個の発光制御線Ｅ１〜Ｅｎが示されているが、本発明はこれに限定されない。例えば、画素１４０の回路構造に応じて、現在の水平ライン（自段）に位置した画素は、これより前の水平ライン（前段またはさらに前の段）に位置した走査線と、さらに接続されてもよい。このため、画素部１３０には、不図示のダミー走査線及び／またはダミー発光制御線がさらに形成されてもよい。   On the other hand, FIG. 1 shows n scanning lines S11 to S1n, S21 to S2n, S31 to S3n and n light emission control lines E1 to En, but the present invention is not limited to this. For example, according to the circuit structure of the pixel 140, the pixel located on the current horizontal line (own stage) is further connected to the scanning line located on the previous horizontal line (preceding stage or further preceding stage). Also good. Therefore, a dummy scanning line (not shown) and / or a dummy light emission control line may be further formed in the pixel unit 130.

また、図１には、第１走査線Ｓ１１〜Ｓ１ｎ、第２走査線Ｓ２１〜Ｓ２ｎ、及び第３走査線Ｓ３１〜Ｓ３ｎが示されているが、本発明はこれに限定されない。例えば、画素１４０の回路構造に応じて、(i)第１走査線Ｓ１１〜Ｓ１ｎ、(ii)第２走査線Ｓ２１〜Ｓ２ｎ、及び(iii)第３走査線Ｓ３１〜Ｓ３ｎの３種のうちの、何れか一種のみ、または何れか２種のみが含まれてもよい。   1 shows the first scanning lines S11 to S1n, the second scanning lines S21 to S2n, and the third scanning lines S31 to S3n, the present invention is not limited to this. For example, depending on the circuit structure of the pixel 140, (i) the first scanning lines S11 to S1n, (ii) the second scanning lines S21 to S2n, and (iii) the third scanning lines S31 to S3n. , Any one kind, or only any two kinds may be included.

さらに、図１には、発光制御線Ｅ１〜Ｅｎが示されているが、本発明はこれに限定されない。例えば、画素１４０の回路構造に応じて、不図示の反転発光制御線がさらに形成されてもよい。反転発光制御線は、発光制御信号を反転した反転発光制御信号の供給を受けることができる。   Furthermore, although the light emission control lines E1 to En are shown in FIG. 1, the present invention is not limited to this. For example, an inversion light emission control line (not shown) may be further formed according to the circuit structure of the pixel 140. The inverted emission control line can be supplied with an inverted emission control signal obtained by inverting the emission control signal.

図２は本発明の実施例による画素を示す図である。図２では、説明の便宜のため、ｉ番目の水平ラインに位置し、第ｍデータ線Ｄｍと接続された画素を図示する。   FIG. 2 is a diagram illustrating a pixel according to an embodiment of the present invention. In FIG. 2, for convenience of explanation, a pixel located on the i-th horizontal line and connected to the m-th data line Dm is illustrated.

図２を参照すると、本発明の実施例による画素１４０は、酸化物半導体薄膜トランジスタ及びＬＴＰＳ（低温ポリシリコン；Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−Ｓｉｌｉｃｏｎ）薄膜トランジスタを含む。   Referring to FIG. 2, a pixel 140 according to an embodiment of the present invention includes an oxide semiconductor thin film transistor and an LTPS (low temperature poly-silicon) thin film transistor.

酸化物半導体薄膜トランジスタはゲート電極、ソース電極、及びドレイン電極を含む。酸化物半導体薄膜トランジスタは、酸化物半導体で形成されたアクティブ層を備える。ここで、酸化物半導体は、非晶質または結晶の酸化物の半導体であってもよい。酸化物半導体薄膜トランジスタはＮ型トランジスタからなっている。   The oxide semiconductor thin film transistor includes a gate electrode, a source electrode, and a drain electrode. An oxide semiconductor thin film transistor includes an active layer formed of an oxide semiconductor. Here, the oxide semiconductor may be an amorphous or crystalline oxide semiconductor. The oxide semiconductor thin film transistor is an N-type transistor.

ＬＴＰＳ薄膜トランジスタは、ゲート電極、ソース電極及びドレイン電極を含む。ＬＴＰＳ薄膜トランジスタは、ポリシリコンで形成されたアクティブ層を備える。このようなＬＴＰＳ薄膜トランジスタは、Ｐ型薄膜トランジスタまたはＮ型薄膜トランジスタからなってもよい。本発明の実施例では、ＬＴＰＳ薄膜トランジスタがＰ型トランジスタからなっていると仮定する。   The LTPS thin film transistor includes a gate electrode, a source electrode, and a drain electrode. The LTPS thin film transistor includes an active layer formed of polysilicon. Such LTPS thin film transistors may consist of P-type thin film transistors or N-type thin film transistors. In the embodiment of the present invention, it is assumed that the LTPS thin film transistor is a P-type transistor.

ＬＴＰＳ薄膜トランジスタは、高い電子移動度を有するため、速い駆動特性を有する。   LTPS thin film transistors have high electron mobility and thus have fast driving characteristics.

酸化物半導体薄膜トランジスタは低温工程が可能で、ＬＴＰＳ薄膜トランジスタに比べて低い電荷移動度を有する。このような酸化物半導体薄膜トランジスタは、オフ電流特性に優れる。   An oxide semiconductor thin film transistor can be processed at a low temperature and has a lower charge mobility than an LTPS thin film transistor. Such an oxide semiconductor thin film transistor is excellent in off-current characteristics.

本発明の実施例による画素１４０は、画素回路１４２及び有機発光ダイオードＯＬＥＤを備える。   The pixel 140 according to the embodiment of the present invention includes a pixel circuit 142 and an organic light emitting diode OLED.

有機発光ダイオードＯＬＥＤは、アノード電極が画素回路１４２に接続され、カソード電極が第２駆動電源ＥＬＶＳＳに接続される。このような有機発光ダイオードＯＬＥＤは、画素回路１４２から供給される電流の量に応じて、所定輝度の光を生成する。   The organic light emitting diode OLED has an anode electrode connected to the pixel circuit 142 and a cathode electrode connected to the second drive power supply ELVSS. Such an organic light emitting diode OLED generates light having a predetermined luminance according to the amount of current supplied from the pixel circuit 142.

画素回路１４２は、データ信号に応じて、第１駆動電源ＥＬＶＤＤから有機発光ダイオードＯＬＥＤを経由して第２駆動電源ＥＬＶＳＳに流れる電流の量を制御する。このため、画素回路１４２は、第１トランジスタ（駆動トランジスタ）Ｍ１（Ｌ）、第２トランジスタＭ２（Ｌ）、第３トランジスタＭ３（Ｏ）、第４トランジスタＭ４（Ｏ）、第５トランジスタＭ５（Ｌ）、第６トランジスタＭ６（Ｌ）、第７トランジスタＭ７（Ｌ）、及びストレージキャパシタＣｓｔを備える。図２及びその他の回路図、及び本段落以降の説明において、薄膜トランジスタを示す参照符号に「（Ｌ）」または「（Ｏ）」が含まれている。これは、好ましい一典型例において、「（Ｌ）」を参照符号に含む薄膜トランジスタがＬＴＰＳ薄膜トランジスタであること、及び、「（Ｏ）」参照符号に含む薄膜トランジスタがＬＴＰＳ薄膜トランジスタであることを示す。但し、以下に説明するように、各画素における、少なくとも一つの薄膜トランジスタについて、種別を、典型例のものから変更可能である。   The pixel circuit 142 controls the amount of current flowing from the first drive power supply ELVDD to the second drive power supply ELVSS via the organic light emitting diode OLED according to the data signal. Therefore, the pixel circuit 142 includes a first transistor (drive transistor) M1 (L), a second transistor M2 (L), a third transistor M3 (O), a fourth transistor M4 (O), and a fifth transistor M5 (L ), A sixth transistor M6 (L), a seventh transistor M7 (L), and a storage capacitor Cst. In FIG. 2, other circuit diagrams, and the description from this paragraph onward, “(L)” or “(O)” is included in reference numerals indicating thin film transistors. This indicates that, in a preferable typical example, a thin film transistor including “(L)” as a reference symbol is an LTPS thin film transistor, and a thin film transistor including a reference symbol “(O)” is an LTPS thin film transistor. However, as described below, the type of at least one thin film transistor in each pixel can be changed from a typical example.

第１トランジスタＭ１（Ｌ）は、第１電極が第１ノードＮ１に接続され、第２電極が第６トランジスタＭ６（Ｌ）の第１電極に接続される。また、第１トランジスタＭ１（Ｌ）のゲート電極は第２ノードＮ２に接続される。この第１トランジスタＭ１（Ｌ）は、ストレージキャパシタＣｓｔに保存された電圧に応じて、第１駆動電源ＥＬＶＤＤから有機発光ダイオードＯＬＥＤを経由して第２駆動電源ＥＬＶＳＳに供給される電流の量を制御する。速い駆動速度を確保するために、第１トランジスタＭ１（Ｌ）はＬＴＰＳ薄膜トランジスタで形成される。第１トランジスタＭ１（Ｌ）はＰ型トランジスタで形成される。   The first transistor M1 (L) has a first electrode connected to the first node N1, and a second electrode connected to the first electrode of the sixth transistor M6 (L). The gate electrode of the first transistor M1 (L) is connected to the second node N2. The first transistor M1 (L) controls the amount of current supplied from the first driving power supply ELVDD to the second driving power supply ELVSS via the organic light emitting diode OLED according to the voltage stored in the storage capacitor Cst. To do. In order to ensure a high driving speed, the first transistor M1 (L) is formed of an LTPS thin film transistor. The first transistor M1 (L) is a P-type transistor.

第２トランジスタＭ２（Ｌ）は、データ線Ｄｍと第１ノードＮ１の間に接続される。また、第２トランジスタＭ２（Ｌ）のゲート電極は、ｉ番目の第１走査線Ｓ１ｉに接続される。この第２トランジスタＭ２（Ｌ）は、ｉ番目の第１走査線Ｓ１ｉに第１走査信号が供給されるときにターンオンされ、データ線Ｄｍと第１ノードＮ１を電気的に接続させる。第２トランジスタＭ２（Ｌ）はＬＴＰＳ薄膜トランジスタで形成されてもよい。第２トランジスタＭ２（Ｌ）はＰ型トランジスタで形成される。   The second transistor M2 (L) is connected between the data line Dm and the first node N1. The gate electrode of the second transistor M2 (L) is connected to the i-th first scanning line S1i. The second transistor M2 (L) is turned on when the first scanning signal is supplied to the i-th first scanning line S1i, and electrically connects the data line Dm and the first node N1. The second transistor M2 (L) may be formed of an LTPS thin film transistor. The second transistor M2 (L) is formed of a P-type transistor.

第３トランジスタＭ３（Ｏ）は、第１トランジスタＭ１（Ｌ）の第２電極と、第２ノードＮ２との間に接続される。また、第３トランジスタＭ３（Ｏ）のゲート電極は、ｉ番目の第２走査線Ｓ２ｉに接続される。この第３トランジスタＭ３（Ｏ）は、ｉ番目の第２走査線Ｓ２ｉに第２走査信号が供給されるときにターンオンされて、第１トランジスタＭ１（Ｌ）をダイオードの形態に接続させる。   The third transistor M3 (O) is connected between the second electrode of the first transistor M1 (L) and the second node N2. The gate electrode of the third transistor M3 (O) is connected to the i-th second scanning line S2i. The third transistor M3 (O) is turned on when the second scanning signal is supplied to the i-th second scanning line S2i, and connects the first transistor M1 (L) in the form of a diode.

第３トランジスタＭ３（Ｏ）は酸化物半導体薄膜トランジスタで形成される。また、このことと関連して、第１トランジスタＭ１（Ｌ）及び第２トランジスタＭ２（Ｌ）がＰ型トランジスタで形成される本実施形態において、第３トランジスタＭ３（Ｏ）はＮ型トランジスタで形成される。第３トランジスタＭ３（Ｏ）が酸化物半導体薄膜トランジスタで形成されると、第２ノードＮ２から第１トランジスタＭ１（Ｌ）の第２電極の側に流れ出るリーク電流が最小化されるため、所望する輝度の映像を表示することができる。   The third transistor M3 (O) is formed of an oxide semiconductor thin film transistor. In relation to this, in the present embodiment in which the first transistor M1 (L) and the second transistor M2 (L) are formed of P-type transistors, the third transistor M3 (O) is formed of an N-type transistor. Is done. When the third transistor M3 (O) is formed of an oxide semiconductor thin film transistor, a leakage current flowing out from the second node N2 to the second electrode side of the first transistor M1 (L) is minimized, so that a desired luminance can be obtained. Can be displayed.

第４トランジスタＭ４（Ｏ）は、第２ノードＮ２と初期化電源Ｖｉｎｔの間に接続される。また、第４トランジスタＭ４（Ｏ）のゲート電極は、ｉ番目の第３走査線Ｓ３ｉに接続される。この第４トランジスタＭ４（Ｏ）は、ｉ番目の第３走査線Ｓ３ｉに第３走査信号が供給されるときにターンオンされて、第２ノードＮ２に初期化電源Ｖｉｎｔの電圧を供給する。   The fourth transistor M4 (O) is connected between the second node N2 and the initialization power supply Vint. The gate electrode of the fourth transistor M4 (O) is connected to the i-th third scanning line S3i. The fourth transistor M4 (O) is turned on when the third scanning signal is supplied to the i-th third scanning line S3i, and supplies the voltage of the initialization power source Vint to the second node N2.

第４トランジスタＭ４（Ｏ）は酸化物半導体薄膜トランジスタで形成される。また、このことと関連して、本実施形態において、第４トランジスタＭ４（Ｏ）はＮ型トランジスタで形成される。第４トランジスタＭ４（Ｏ）が酸化物半導体薄膜トランジスタで形成されると、第２ノードＮ２から初期化電源Ｖｉｎｔに流れるリーク電流が最小化されるため、所望する輝度の映像を表示することができる。   The fourth transistor M4 (O) is formed of an oxide semiconductor thin film transistor. In relation to this, in the present embodiment, the fourth transistor M4 (O) is formed of an N-type transistor. When the fourth transistor M4 (O) is formed using an oxide semiconductor thin film transistor, a leak current flowing from the second node N2 to the initialization power source Vint is minimized, so that an image with a desired luminance can be displayed.

第５トランジスタＭ５（Ｌ）は、有機発光ダイオードＯＬＥＤのアノード電極と、初期化電源Ｖｉｎｔとの間に接続される。また、第５トランジスタＭ５（Ｌ）のゲート電極はｉ番目の第１走査線Ｓ１ｉに接続される。この第５トランジスタＭ５（Ｌ）は、ｉ番目の第１走査線Ｓ１ｉに第１走査信号が供給されるときにターンオンされて、有機発光ダイオードＯＬＥＤのアノード電極に、初期化電源Ｖｉｎｔの電圧を供給する。第５トランジスタＭ５（Ｌ）はＬＴＰＳ薄膜トランジスタで形成されてもよい。第５トランジスタＭ５（Ｌ）はＰ型トランジスタで形成される。   The fifth transistor M5 (L) is connected between the anode electrode of the organic light emitting diode OLED and the initialization power source Vint. The gate electrode of the fifth transistor M5 (L) is connected to the i-th first scanning line S1i. The fifth transistor M5 (L) is turned on when the first scanning signal is supplied to the i-th first scanning line S1i, and supplies the voltage of the initialization power source Vint to the anode electrode of the organic light emitting diode OLED. To do. The fifth transistor M5 (L) may be formed of an LTPS thin film transistor. The fifth transistor M5 (L) is a P-type transistor.

一方、初期化電源Ｖｉｎｔの電圧は、データ信号より低い電圧に設定されてもよい。初期化電源Ｖｉｎｔの電圧が、有機発光ダイオードＯＬＥＤのアノード電極に供給されると、有機発光ダイオードＯＬＥＤの寄生キャパシタ（以下、「有機キャパシタＣｏｌｅｄ」とする）が放電される。有機キャパシタＣｏｌｅｄが放電されると、画素１４０のブラック表現能力が向上する。   On the other hand, the voltage of the initialization power supply Vint may be set to a voltage lower than that of the data signal. When the voltage of the initialization power source Vint is supplied to the anode electrode of the organic light emitting diode OLED, a parasitic capacitor of the organic light emitting diode OLED (hereinafter referred to as “organic capacitor Coled”) is discharged. When the organic capacitor Coled is discharged, the black expression capability of the pixel 140 is improved.

詳しく説明すると、有機キャパシタＣｏｌｅｄは、現在のフレームより前のフレーム期間にて画素回路１４２から供給される電流に応じて、所定の電圧を保存する。有機キャパシタＣｏｌｅｄに所定の電圧が保存されると、有機発光ダイオードＯＬＥＤは、低い電流でも容易に発光しうる。   More specifically, the organic capacitor Coled stores a predetermined voltage according to the current supplied from the pixel circuit 142 in the frame period before the current frame. When a predetermined voltage is stored in the organic capacitor Coled, the organic light emitting diode OLED can easily emit light even at a low current.

一方、現在のフレーム期間にて、画素回路１４２にブラックデータ信号が供給されうる。ブラックデータ信号が供給されると、理想的には、画素回路１４２は有機発光ダイオードＯＬＥＤに電流を供給してはならない。しかし、ブラックデータ信号が供給されても、第１トランジスタＭ１（Ｌ）から所定のリーク電流が有機発光ダイオードＯＬＥＤに供給されることがある。このとき、有機キャパシタＣｏｌｅｄに電荷及び電圧が保存された状態であれば、有機発光ダイオードＯＬＥＤは微細に発光することがあり、これにより、ブラック表現能力が低下する。   Meanwhile, a black data signal can be supplied to the pixel circuit 142 in the current frame period. Ideally, the pixel circuit 142 should not supply current to the organic light emitting diode OLED when the black data signal is supplied. However, even if the black data signal is supplied, a predetermined leakage current may be supplied from the first transistor M1 (L) to the organic light emitting diode OLED. At this time, if the charge and voltage are stored in the organic capacitor Coled, the organic light emitting diode OLED may emit fine light, thereby reducing the black expression ability.

しかし、本発明のように、初期化電源Ｖｉｎｔによって有機キャパシタＣｏｌｅｄが放電された状態であると、第１トランジスタＭ１（Ｌ）からリーク電流が供給されても、有機発光ダイオードＯＬＥＤは非発光状態に設定される。即ち、第１トランジスタＭ１（Ｌ）からのリーク電流は、有機キャパシタＣｏｌｅｄを先に充電するため、有機発光ダイオードＯＬＥＤは、非発光状態を保持することができる。   However, when the organic capacitor Coled is discharged by the initialization power source Vint as in the present invention, the organic light emitting diode OLED is in a non-light emitting state even when a leakage current is supplied from the first transistor M1 (L). Is set. That is, since the leakage current from the first transistor M1 (L) charges the organic capacitor Coled first, the organic light emitting diode OLED can maintain a non-light emitting state.

第６トランジスタＭ６（Ｌ）は、第１トランジスタＭ１（Ｌ）の第２電極と、有機発光ダイオードＯＬＥＤのアノード電極との間に接続される。また、第６トランジスタＭ６（Ｌ）のゲート電極は発光制御線Ｅｉに接続される。この第６トランジスタＭ６（Ｌ）は、発光制御線Ｅｉに発光制御信号が供給されるときにターンオフされ、発光制御信号が供給されないときにはターンオンされたままとなっている。第６トランジスタＭ６（Ｌ）は、ＬＴＰＳ薄膜トランジスタで形成されてもよい。第６トランジスタＭ６（Ｌ）はＰ型トランジスタで形成される。   The sixth transistor M6 (L) is connected between the second electrode of the first transistor M1 (L) and the anode electrode of the organic light emitting diode OLED. The gate electrode of the sixth transistor M6 (L) is connected to the light emission control line Ei. The sixth transistor M6 (L) is turned off when the light emission control signal is supplied to the light emission control line Ei, and remains turned on when the light emission control signal is not supplied. The sixth transistor M6 (L) may be formed of an LTPS thin film transistor. The sixth transistor M6 (L) is formed of a P-type transistor.

第７トランジスタＭ７（Ｌ）は、第１駆動電源ＥＬＶＤＤと第１ノードＮ１の間に接続される。また、第７トランジスタＭ７（Ｌ）のゲート電極は発光制御線Ｅｉに接続される。この第７トランジスタＭ７（Ｌ）は、発光制御線Ｅｉに発光制御信号が供給されるときにターンオフされ、発光制御信号が供給されないときにはターンオンされたままとなっている。第７トランジスタＭ７（Ｌ）はＬＴＰＳ薄膜トランジスタで形成されてもよい。第７トランジスタＭ７（Ｌ）はＰ型トランジスタで形成される。   The seventh transistor M7 (L) is connected between the first drive power supply ELVDD and the first node N1. The gate electrode of the seventh transistor M7 (L) is connected to the light emission control line Ei. The seventh transistor M7 (L) is turned off when the light emission control signal is supplied to the light emission control line Ei, and remains turned on when the light emission control signal is not supplied. The seventh transistor M7 (L) may be formed of an LTPS thin film transistor. The seventh transistor M7 (L) is a P-type transistor.

ストレージキャパシタＣｓｔは、第１駆動電源ＥＬＶＤＤと第２ノードＮ２の間に接続される。このストレージキャパシタＣｓｔは、データ信号及び第１トランジスタＭ１（Ｌ）のしきい値電圧に対応する電圧を保存する。   The storage capacitor Cst is connected between the first drive power supply ELVDD and the second node N2. The storage capacitor Cst stores a data signal and a voltage corresponding to the threshold voltage of the first transistor M1 (L).

一方、上述した本発明の実施例では、第２ノードＮ２と接続された第３トランジスタＭ３（Ｏ）及び第４トランジスタＭ４（Ｏ）を酸化物半導体薄膜トランジスタで形成する。このように、第３トランジスタＭ３（Ｏ）及び第４トランジスタＭ４（Ｏ）が酸化物半導体薄膜トランジスタで形成されると、第２ノードＮ２からのリーク電流が最小化されるため、所望する輝度の映像を表示することができる。   On the other hand, in the embodiment of the present invention described above, the third transistor M3 (O) and the fourth transistor M4 (O) connected to the second node N2 are formed of oxide semiconductor thin film transistors. As described above, when the third transistor M3 (O) and the fourth transistor M4 (O) are formed of oxide semiconductor thin film transistors, the leakage current from the second node N2 is minimized, so that an image with a desired luminance can be obtained. Can be displayed.

また、上述した本発明の実施例では、有機発光ダイオードＯＬＥＤに電流を供給するための電流供給経路に位置したトランジスタＭ７（Ｌ）、Ｍ１（Ｌ）、Ｍ６（Ｌ）を、ＬＴＰＳ薄膜トランジスタで形成する。このように電流供給経路に位置したトランジスタＭ７（Ｌ）、Ｍ１（Ｌ）、Ｍ６（Ｌ）をＬＴＰＳ薄膜トランジスタで形成すると、速い駆動特性によって、安定的に有機発光ダイオードＯＬＥＤに電流を供給することができる。   In the above-described embodiment of the present invention, the transistors M7 (L), M1 (L), and M6 (L) positioned in the current supply path for supplying current to the organic light emitting diode OLED are formed by LTPS thin film transistors. . When the transistors M7 (L), M1 (L), and M6 (L) positioned in the current supply path are formed of LTPS thin film transistors in this way, current can be stably supplied to the organic light emitting diode OLED with fast driving characteristics. it can.

図３ａは、図２に示された画素の駆動方法の実施例を示す波形図である。   FIG. 3A is a waveform diagram showing an example of a method of driving the pixel shown in FIG.

図３ａを参照すると、まず、発光制御線Ｅｉに発光制御信号（ハイ電圧）が供給され、これにより、Ｐ型で形成された第６トランジスタＭ６（Ｌ）及び第７トランジスタＭ７（Ｌ）がターンオフされる。第６トランジスタＭ６（Ｌ）がターンオフされると、第１トランジスタＭ１（Ｌ）と有機発光ダイオードＯＬＥＤの電気的接続が遮断される。第７トランジスタＭ７（Ｌ）がターンオフされると、第１駆動電源ＥＬＶＤＤと第１ノードＮ１の電気的接続が遮断される。したがって、発光制御信号が供給される期間中、画素１４０は非発光状態に設定される。   Referring to FIG. 3a, first, a light emission control signal (high voltage) is supplied to the light emission control line Ei, thereby turning off the sixth transistor M6 (L) and the seventh transistor M7 (L) formed of P-type. Is done. When the sixth transistor M6 (L) is turned off, the electrical connection between the first transistor M1 (L) and the organic light emitting diode OLED is cut off. When the seventh transistor M7 (L) is turned off, the electrical connection between the first driving power source ELVDD and the first node N1 is cut off. Accordingly, the pixel 140 is set to a non-light emitting state during a period in which the light emission control signal is supplied.

その後、ｉ番目の第３走査線Ｓ３ｉに、第３走査信号（ハイ電圧）が供給される。ｉ番目の第３走査線Ｓ３ｉに第３走査信号が供給されると、Ｎ型で形成された第４トランジスタＭ４（Ｏ）がターンオンされる。第４トランジスタＭ４（Ｏ）がターンオンされると、初期化電源Ｖｉｎｔの電圧が、第２ノードＮ２に供給される。   Thereafter, the third scanning signal (high voltage) is supplied to the i-th third scanning line S3i. When the third scanning signal is supplied to the i-th third scanning line S3i, the N-type fourth transistor M4 (O) is turned on. When the fourth transistor M4 (O) is turned on, the voltage of the initialization power source Vint is supplied to the second node N2.

第２ノードＮ２に初期化電源Ｖｉｎｔの電圧が供給された後、ｉ番目の第１走査線Ｓ１ｉに第１走査信号（ロー電圧）が供給され、ｉ番目の第２走査線Ｓ２ｉに第２走査信号（ハイ電圧）が供給される。   After the voltage of the initialization power supply Vint is supplied to the second node N2, the first scanning signal (low voltage) is supplied to the i-th first scanning line S1i, and the second scanning is applied to the i-th second scanning line S2i. A signal (high voltage) is supplied.

ｉ番目の第１走査線Ｓ１ｉに第１走査信号が供給されると、Ｐ型で形成された第２トランジスタＭ２（Ｌ）及び第５トランジスタＭ５（Ｌ）がターンオンされる。   When the first scanning signal is supplied to the i-th first scanning line S1i, the P-type second transistor M2 (L) and the fifth transistor M5 (L) are turned on.

第５トランジスタＭ５（Ｌ）がターンオンされると、有機発光ダイオードＯＬＥＤのアノード電極に、初期化電源Ｖｉｎｔの電圧が供給される。有機発光ダイオードＯＬＥＤのアノード電極に初期化電源Ｖｉｎｔの電圧が供給されると、有機キャパシタＣｏｌｅｄが放電される。   When the fifth transistor M5 (L) is turned on, the voltage of the initialization power source Vint is supplied to the anode electrode of the organic light emitting diode OLED. When the voltage of the initialization power source Vint is supplied to the anode electrode of the organic light emitting diode OLED, the organic capacitor Coled is discharged.

第２トランジスタＭ２（Ｌ）がターンオンされると、データ線Ｄｍと第１ノードＮ１が電気的に接続される。そうすると、データ線Ｄｍからのデータ信号が第１ノードＮ１に供給される。   When the second transistor M2 (L) is turned on, the data line Dm and the first node N1 are electrically connected. Then, the data signal from the data line Dm is supplied to the first node N1.

ｉ番目の第２走査線Ｓ２ｉに第２走査信号が供給されると、Ｎ型で形成された第３トランジスタＭ３（Ｏ）がターンオンされる。第３トランジスタＭ３（Ｏ）がターンオンされると、第１トランジスタＭ１（Ｌ）がダイオードの形態に接続される。すると、第２ノードＮ２が、データ信号より低い初期化電源Ｖｉｎｔの電圧に初期化されていたため、第１トランジスタＭ１（Ｌ）がターンオンされる。   When the second scanning signal is supplied to the i-th second scanning line S2i, the N-type third transistor M3 (O) is turned on. When the third transistor M3 (O) is turned on, the first transistor M1 (L) is connected in the form of a diode. Then, since the second node N2 has been initialized to the voltage of the initialization power supply Vint lower than the data signal, the first transistor M1 (L) is turned on.

第１トランジスタＭ１（Ｌ）がターンオンされると、第１ノードＮ１に供給されたデータ信号が、ダイオードの形態に接続された第１トランジスタＭ１（Ｌ）を経由して、第２ノードＮ２に供給される。このとき、第２ノードＮ２は、データ信号及び第１トランジスタＭ１（Ｌ）のしきい値電圧に対応する電圧に設定される。ストレージキャパシタＣｓｔは、第２ノードＮ２に印加された電圧を保存する。   When the first transistor M1 (L) is turned on, the data signal supplied to the first node N1 is supplied to the second node N2 via the first transistor M1 (L) connected in the form of a diode. Is done. At this time, the second node N2 is set to a voltage corresponding to the data signal and the threshold voltage of the first transistor M1 (L). The storage capacitor Cst stores the voltage applied to the second node N2.

ストレージキャパシタＣｓｔに第２ノードＮ２の電圧が保存された後、発光制御線Ｅｉへの発光制御信号の供給が中断される。発光制御線Ｅｉへの発光制御信号の供給が中断されると、第６トランジスタＭ６（Ｌ）及び第７トランジスタＭ７（Ｌ）がターンオンされる。   After the voltage of the second node N2 is stored in the storage capacitor Cst, the supply of the light emission control signal to the light emission control line Ei is interrupted. When the supply of the light emission control signal to the light emission control line Ei is interrupted, the sixth transistor M6 (L) and the seventh transistor M7 (L) are turned on.

第６トランジスタＭ６（Ｌ）がターンオンされると、第１トランジスタＭ１（Ｌ）と有機発光ダイオードＯＬＥＤが電気的に接続される。第７トランジスタＭ７（Ｌ）がターンオンされると、第１駆動電源ＥＬＶＤＤと第１ノードＮ１が電気的に接続される。このように電気的に接続されたとき、第１トランジスタＭ１（Ｌ）は、第２ノードＮ２の電圧に応じて、第１駆動電源ＥＬＶＤＤから有機発光ダイオードＯＬＥＤを経由して第２駆動電源ＥＬＶＳＳに流れる電流の量を制御する。   When the sixth transistor M6 (L) is turned on, the first transistor M1 (L) and the organic light emitting diode OLED are electrically connected. When the seventh transistor M7 (L) is turned on, the first driving power source ELVDD and the first node N1 are electrically connected. When electrically connected in this way, the first transistor M1 (L) is switched from the first driving power supply ELVDD to the second driving power supply ELVSS via the organic light emitting diode OLED according to the voltage of the second node N2. Control the amount of current that flows.

一方、第２ノードＮ２は、酸化物半導体薄膜トランジスタである第３トランジスタＭ３（Ｏ）及び第４トランジスタＭ４（Ｏ）と接続されるため、リーク電流が最小化される。したがって、第２ノードＮ２は、一フレーム期間中、所望する電圧を保持することができ、これにより、画素１４０は、一フレーム期間中、データ信号に応じて所望する輝度の光を生成することができる。   On the other hand, since the second node N2 is connected to the third transistor M3 (O) and the fourth transistor M4 (O) that are oxide semiconductor thin film transistors, the leakage current is minimized. Therefore, the second node N2 can hold a desired voltage during one frame period, and thus the pixel 140 can generate light having a desired luminance according to the data signal during one frame period. it can.

一方、本発明の実施例では、ｉ番目の第３走査線Ｓ３ｉは、ｉ−１番目の第２走査線Ｓ２ｉ−１で代替されてもよい。この場合、図３ｂに示されたように、ｉ−１番目の第２走査線Ｓ２ｉ−１に供給される第２走査信号が、第４トランジスタＭ４（Ｏ）に供給される。この場合も、動作の過程は上述と同様であるため、詳細な説明は省略する。   On the other hand, in the embodiment of the present invention, the i-th third scanning line S3i may be replaced with the (i-1) -th second scanning line S2i-1. In this case, as shown in FIG. 3b, the second scanning signal supplied to the (i-1) th second scanning line S2i-1 is supplied to the fourth transistor M4 (O). Also in this case, since the process of operation is the same as described above, detailed description is omitted.

図４は本発明の他の実施例による画素を示す図である。図４を説明するにおいて、図２と同様の構成に対しては同じ符号を付し、詳細な説明は省略する。   FIG. 4 is a diagram illustrating a pixel according to another embodiment of the present invention. In the description of FIG. 4, the same components as those in FIG. 2 are denoted by the same reference numerals, and detailed description thereof is omitted.

図４を参照すると、本発明の他の実施例による画素１４０は、画素回路１４２’及び有機発光ダイオードＯＬＥＤを備える。   Referring to FIG. 4, a pixel 140 according to another embodiment of the present invention includes a pixel circuit 142 'and an organic light emitting diode OLED.

有機発光ダイオードＯＬＥＤは、そのアノード電極は画素回路１４２’に接続され、カソード電極が第２駆動電源ＥＬＶＳＳに接続される。このような有機発光ダイオードＯＬＥＤは、画素回路１４２’から供給される電流の量に応じて所定輝度の光を生成する。   The organic light emitting diode OLED has an anode electrode connected to the pixel circuit 142 'and a cathode electrode connected to the second drive power supply ELVSS. Such an organic light emitting diode OLED generates light having a predetermined luminance according to the amount of current supplied from the pixel circuit 142 '.

画素回路１４２’は、第１トランジスタＭ１（Ｌ）、第２トランジスタＭ２（Ｌ）、第３トランジスタＭ３（Ｏ）、第４トランジスタＭ４（Ｏ）、第５トランジスタＭ５（Ｏ）、第６トランジスタＭ６（Ｌ）、第７トランジスタＭ７（Ｌ）、及びストレージキャパシタＣｓｔを備える。   The pixel circuit 142 ′ includes a first transistor M1 (L), a second transistor M2 (L), a third transistor M3 (O), a fourth transistor M4 (O), a fifth transistor M5 (O), and a sixth transistor M6. (L), a seventh transistor M7 (L), and a storage capacitor Cst.

このような本発明の他の実施例による画素回路１４２’の構成は、第５トランジスタＭ５（Ｏ）が酸化物半導体薄膜トランジスタで形成され、これに伴い、第５トランジスタＭ５（Ｏ）のゲート電極が、下記のように、ｉ番目の第２走査線Ｓ２ｉに接続されることを除き、図２の画素回路１４２の構成と同様である。   Such a configuration of the pixel circuit 142 ′ according to another embodiment of the present invention is such that the fifth transistor M5 (O) is formed of an oxide semiconductor thin film transistor, and accordingly, the gate electrode of the fifth transistor M5 (O) is formed. 2 is the same as the configuration of the pixel circuit 142 in FIG. 2 except that it is connected to the i-th second scanning line S2i as described below.

第５トランジスタＭ５（Ｏ）は、図２の画素回路１４２と同様に、有機発光ダイオードＯＬＥＤのアノード電極と、初期化電源Ｖｉｎｔとの間に接続される。しかし、第５トランジスタＭ５（Ｏ）のゲート電極は、ｉ番目の第２走査線Ｓ２ｉに接続される。この第５トランジスタＭ５（Ｏ）は、ｉ番目の第２走査線Ｓ２ｉに第２走査信号が供給されるときにターンオンされて、有機発光ダイオードＯＬＥＤのアノード電極に、初期化電源Ｖｉｎｔの電圧を供給する。このため、第５トランジスタＭ５（Ｏ）はＮ型トランジスタで形成される。   The fifth transistor M5 (O) is connected between the anode electrode of the organic light emitting diode OLED and the initialization power source Vint, similarly to the pixel circuit 142 of FIG. However, the gate electrode of the fifth transistor M5 (O) is connected to the i-th second scanning line S2i. The fifth transistor M5 (O) is turned on when the second scanning signal is supplied to the i-th second scanning line S2i, and supplies the voltage of the initialization power source Vint to the anode electrode of the organic light emitting diode OLED. To do. For this reason, the fifth transistor M5 (O) is formed of an N-type transistor.

一方、第５トランジスタＭ５（Ｏ）が酸化物半導体薄膜トランジスタで形成されると、発光期間中、有機発光ダイオードＯＬＥＤのアノード電極から初期化電源Ｖｉｎｔに供給されるリーク電流を、最小化することができる。このように、有機発光ダイオードＯＬＥＤのアノード電極から初期化電源Ｖｉｎｔに供給されるリーク電流が、最小化されると、有機発光ダイオードＯＬＥＤにて、所望する輝度の光を生成することができる。   On the other hand, when the fifth transistor M5 (O) is formed of an oxide semiconductor thin film transistor, a leakage current supplied from the anode electrode of the organic light emitting diode OLED to the initialization power source Vint can be minimized during the light emission period. . As described above, when the leakage current supplied from the anode electrode of the organic light emitting diode OLED to the initialization power source Vint is minimized, light having a desired luminance can be generated in the organic light emitting diode OLED.

なお、第５トランジスタＭ５（Ｏ）は、ｉ番目の第２走査線Ｓ２ｉに第２走査信号が供給されるときにターンオンされるということを除き、実質的な動作過程は、図２と同様である。したがって、駆動方法に関する詳細な説明は省略する。   The fifth transistor M5 (O) is substantially the same as FIG. 2 except that the fifth transistor M5 (O) is turned on when the second scanning signal is supplied to the i-th second scanning line S2i. is there. Therefore, detailed description regarding the driving method is omitted.

図５は、本発明のさらに他の実施例による画素を示す図である。図５を説明するにおいて、図４と同様の構成に対しては同じ符号を付し、詳細な説明は省略する。   FIG. 5 is a diagram illustrating a pixel according to still another embodiment of the present invention. In the description of FIG. 5, the same components as those in FIG. 4 are denoted by the same reference numerals, and detailed description thereof is omitted.

図５を参照すると、本発明のさらに他の実施例による画素１４０は、画素回路１４２”及び有機発光ダイオードＯＬＥＤを備える。   Referring to FIG. 5, a pixel 140 according to another embodiment of the present invention includes a pixel circuit 142 ″ and an organic light emitting diode OLED.

有機発光ダイオードＯＬＥＤは、そのアノード電極が画素回路１４２”に接続され、カソード電極が第２駆動電源ＥＬＶＳＳに接続される。このような有機発光ダイオードＯＬＥＤは、画素回路１４２”から供給される電流の量に応じて所定輝度の光を生成する。   The organic light emitting diode OLED has an anode electrode connected to the pixel circuit 142 ″ and a cathode electrode connected to the second drive power source ELVSS. Such an organic light emitting diode OLED has a current supplied from the pixel circuit 142 ″. Light of a predetermined luminance is generated according to the amount.

画素回路１４２”は、第１トランジスタＭ１（Ｌ）、第２トランジスタＭ２（Ｏ）、第３トランジスタＭ３（Ｏ）、第４トランジスタＭ４（Ｏ）、第５トランジスタＭ５（Ｏ）、第６トランジスタＭ６（Ｌ）、第７トランジスタＭ７（Ｌ）、及びストレージキャパシタＣｓｔを備える。   The pixel circuit 142 ″ includes a first transistor M1 (L), a second transistor M2 (O), a third transistor M3 (O), a fourth transistor M4 (O), a fifth transistor M5 (O), and a sixth transistor M6. (L), a seventh transistor M7 (L), and a storage capacitor Cst.

このような、本発明のさらに他の実施例による画素回路１４２”の構成は、第２トランジスタＭ２（Ｏ）が酸化物半導体薄膜トランジスタで形成されること、及びこれに伴い、下記のように、第２トランジスタＭ２（Ｏ）のゲート電極がｉ番目の第２走査線Ｓ２ｉに接続される点を除き、図４の画素回路１４２’と同様である。   Such a configuration of the pixel circuit 142 ″ according to another embodiment of the present invention is that the second transistor M2 (O) is formed of an oxide semiconductor thin film transistor, and as a result, as described below, The pixel circuit 142 ′ is the same as that of the pixel circuit 142 ′ of FIG.

第２トランジスタＭ２（Ｏ）は、図４の画素回路１４２’並びに図２の画素回路１４２と同様に、データ線Ｄｍと第１ノードＮ１の間に接続される。しかし、第２トランジスタＭ２（Ｏ）のゲート電極はｉ番目の第２走査線Ｓ２ｉに接続される。この第２トランジスタＭ２（Ｏ）は、ｉ番目の第２走査線Ｓ２ｉに第２走査信号が供給されるときにターンオンされて、データ線Ｄｍと第１ノードＮ１を電気的に接続させる。このため、第２トランジスタＭ２（Ｏ）はＮ型トランジスタで形成される。   The second transistor M2 (O) is connected between the data line Dm and the first node N1, similarly to the pixel circuit 142 'of FIG. 4 and the pixel circuit 142 of FIG. However, the gate electrode of the second transistor M2 (O) is connected to the i-th second scanning line S2i. The second transistor M2 (O) is turned on when the second scanning signal is supplied to the i-th second scanning line S2i, and electrically connects the data line Dm and the first node N1. For this reason, the second transistor M2 (O) is formed of an N-type transistor.

一方、第２トランジスタＭ２（Ｏ）が酸化物半導体薄膜トランジスタで形成されると、第１ノードＮ１とデータ線Ｄｍの間の、所望しない電流の流れが、最小化される。そのため、有機発光ダイオードＯＬＥＤにて、所望する輝度の光を生成することができる。   On the other hand, when the second transistor M2 (O) is formed of an oxide semiconductor thin film transistor, an undesired current flow between the first node N1 and the data line Dm is minimized. Therefore, light with a desired luminance can be generated by the organic light emitting diode OLED.

また、第２トランジスタＭ２（Ｏ）がＮ型トランジスタで形成される場合、第１走査線Ｓ１を省略してもよい。   When the second transistor M2 (O) is an N-type transistor, the first scanning line S1 may be omitted.

図６は、図５に示された画素の駆動方法の実施例を示す波形図である。図６を説明する際、図２と同様の駆動方法については簡単に説明する。   FIG. 6 is a waveform diagram showing an embodiment of the pixel driving method shown in FIG. In describing FIG. 6, a driving method similar to that of FIG. 2 will be briefly described.

図６を参照すると、まず、発光制御線Ｅｉに発光制御信号が供給され、第６トランジスタＭ６（Ｌ）及び第７トランジスタＭ７（Ｌ）がターンオフされる。第６トランジスタＭ６（Ｌ）及び第７トランジスタＭ７（Ｌ）がターンオフされると、画素１４０は非発光状態に設定される。   Referring to FIG. 6, first, a light emission control signal is supplied to the light emission control line Ei, and the sixth transistor M6 (L) and the seventh transistor M7 (L) are turned off. When the sixth transistor M6 (L) and the seventh transistor M7 (L) are turned off, the pixel 140 is set to a non-light emitting state.

その後、ｉ番目の第３走査線Ｓ３ｉに第３走査信号が供給される。ｉ番目の第３走査線Ｓ３ｉに第３走査信号が供給されると、第４トランジスタＭ４（Ｏ）がターンオンされる。第４トランジスタＭ４（Ｏ）がターンオンされると、初期化電源Ｖｉｎｔの電圧が第２ノードＮ２に供給される。   Thereafter, the third scanning signal is supplied to the i-th third scanning line S3i. When the third scanning signal is supplied to the i-th third scanning line S3i, the fourth transistor M4 (O) is turned on. When the fourth transistor M4 (O) is turned on, the voltage of the initialization power source Vint is supplied to the second node N2.

第２ノードＮ２に初期化電源Ｖｉｎｔの電圧が供給された後、ｉ番目の第２走査線Ｓ２ｉに第２走査信号が供給される。   After the voltage of the initialization power source Vint is supplied to the second node N2, the second scanning signal is supplied to the i-th second scanning line S2i.

ｉ番目の第２走査線Ｓ２ｉに第２走査信号が供給されると、第２トランジスタＭ２（Ｏ）、第３トランジスタＭ３（Ｏ）、及び第５トランジスタＭ５（Ｏ）がターンオンされる。   When the second scanning signal is supplied to the i-th second scanning line S2i, the second transistor M2 (O), the third transistor M3 (O), and the fifth transistor M5 (O) are turned on.

第５トランジスタＭ５（Ｏ）がターンオンされると、有機発光ダイオードＯＬＥＤのアノード電極に初期化電源Ｖｉｎｔの電圧が供給される。   When the fifth transistor M5 (O) is turned on, the voltage of the initialization power source Vint is supplied to the anode electrode of the organic light emitting diode OLED.

第２トランジスタＭ２（Ｏ）がターンオンされると、データ線Ｄｍと第１ノードＮ１が電気的に接続される。そうすると、データ線Ｄｍからのデータ信号が第１ノードＮ１に供給される。   When the second transistor M2 (O) is turned on, the data line Dm and the first node N1 are electrically connected. Then, the data signal from the data line Dm is supplied to the first node N1.

第３トランジスタＭ３（Ｏ）がターンオンされると、第１トランジスタＭ１（Ｌ）がダイオードの形態に接続される。このとき、第２ノードＮ２が、データ信号より低い初期化電源Ｖｉｎｔの電圧に初期化されていたため、第１トランジスタＭ１（Ｌ）がターンオンされる。   When the third transistor M3 (O) is turned on, the first transistor M1 (L) is connected in the form of a diode. At this time, since the second node N2 is initialized to a voltage of the initialization power supply Vint lower than the data signal, the first transistor M1 (L) is turned on.

第１トランジスタＭ１（Ｌ）がターンオンされると、第１ノードＮ１に供給されたデータ信号が、ダイオードの形態に接続された第１トランジスタＭ１（Ｌ）を経由して、第２ノードＮ２に供給される。すると、第２ノードＮ２は、データ信号及び第１トランジスタＭ１（Ｌ）のしきい値電圧に対応する電圧に設定される。ストレージキャパシタＣｓｔは第２ノードＮ２に印加された電圧を保存する。   When the first transistor M1 (L) is turned on, the data signal supplied to the first node N1 is supplied to the second node N2 via the first transistor M1 (L) connected in the form of a diode. Is done. Then, the second node N2 is set to a voltage corresponding to the data signal and the threshold voltage of the first transistor M1 (L). The storage capacitor Cst stores the voltage applied to the second node N2.

ストレージキャパシタＣｓｔに第２ノードＮ２の電圧が保存された後、発光制御線Ｅｉへの発光制御信号の供給が中断される。発光制御線Ｅｉへの発光制御信号の供給が中断されると、第６トランジスタＭ６（Ｌ）及び第７トランジスタＭ７（Ｌ）がターンオンされる。   After the voltage of the second node N2 is stored in the storage capacitor Cst, the supply of the light emission control signal to the light emission control line Ei is interrupted. When the supply of the light emission control signal to the light emission control line Ei is interrupted, the sixth transistor M6 (L) and the seventh transistor M7 (L) are turned on.

第６トランジスタＭ６（Ｌ）及び第７トランジスタＭ７（Ｌ）がターンオンされると、第１駆動電源ＥＬＶＤＤから有機発光ダイオードＯＬＥＤを経由して第２駆動電源ＥＬＶＳＳにまで繋がる、電流供給経路が形成される。このとき、第１トランジスタＭ１（Ｌ）は、第２ノードＮ２の電圧に応じて、第１駆動電源ＥＬＶＤＤから有機発光ダイオードＯＬＥＤを経由して第２駆動電源ＥＬＶＳＳに流れる電流の量を制御する。   When the sixth transistor M6 (L) and the seventh transistor M7 (L) are turned on, a current supply path is formed from the first drive power supply ELVDD to the second drive power supply ELVSS via the organic light emitting diode OLED. The At this time, the first transistor M1 (L) controls the amount of current flowing from the first drive power supply ELVDD to the second drive power supply ELVSS via the organic light emitting diode OLED according to the voltage of the second node N2.

一方、上述した本発明の実施例では、有機発光ダイオードＯＬＥＤに電流を供給するための電流供給経路に位置したトランジスタＭ７（Ｌ）、Ｍ１（Ｌ）、Ｍ６（Ｌ）を、ＬＴＰＳ薄膜トランジスタで形成する。このように、電流供給経路に位置したトランジスタＭ７（Ｌ）、Ｍ１（Ｌ）、Ｍ６（Ｌ）をＬＴＰＳ薄膜トランジスタで形成すると、速い駆動特性によって安定的に有機発光ダイオードＯＬＥＤに電流を供給することができる。   On the other hand, in the above-described embodiment of the present invention, the transistors M7 (L), M1 (L), and M6 (L) positioned in the current supply path for supplying current to the organic light emitting diode OLED are formed by LTPS thin film transistors. . As described above, when the transistors M7 (L), M1 (L), and M6 (L) positioned in the current supply path are formed of LTPS thin film transistors, current can be stably supplied to the organic light emitting diode OLED with fast driving characteristics. it can.

また、本発明の実施例では、電流供給経路に位置しないトランジスタＭ２（Ｏ）、Ｍ３（Ｏ）、Ｍ４（Ｏ）、Ｍ５（Ｏ）を、いずれも、酸化物半導体薄膜トランジスタで形成する。このように、電流供給経路に位置しないトランジスタＭ２（Ｏ）、Ｍ３（Ｏ）、Ｍ４（Ｏ）、Ｍ５（Ｏ）を、いずれも酸化物半導体薄膜トランジスタで形成すると、リーク電流が最小化されるため、所望する輝度の映像を表示することができる。   In the embodiment of the present invention, the transistors M2 (O), M3 (O), M4 (O), and M5 (O) that are not located in the current supply path are all formed of oxide semiconductor thin film transistors. As described above, when any of the transistors M2 (O), M3 (O), M4 (O), and M5 (O) that are not located in the current supply path is formed using an oxide semiconductor thin film transistor, leakage current is minimized. An image with a desired luminance can be displayed.

図７は、本発明のさらに他の実施例による画素を示す図である。図７では、説明の便宜上、ｉ番目の水平ラインに位置し、第ｍデータ線Ｄｍと接続された画素を図示する。   FIG. 7 is a diagram illustrating a pixel according to still another embodiment of the present invention. In FIG. 7, for convenience of description, a pixel located on the i-th horizontal line and connected to the m-th data line Dm is illustrated.

図７を参照すると、本発明のさらに他の実施例による画素１４０は、有機発光ダイオードＯＬＥＤ及び画素回路１４４を備える。   Referring to FIG. 7, a pixel 140 according to another embodiment of the present invention includes an organic light emitting diode OLED and a pixel circuit 144.

有機発光ダイオードＯＬＥＤのアノード電極は画素回路１４４に接続され、カソード電極は第２駆動電源ＥＬＶＳＳに接続される。このような有機発光ダイオードＯＬＥＤは、画素回路１４４から供給される電流量に応じて所定輝度の光を生成する。   The anode electrode of the organic light emitting diode OLED is connected to the pixel circuit 144, and the cathode electrode is connected to the second drive power supply ELVSS. Such an organic light emitting diode OLED generates light having a predetermined luminance according to the amount of current supplied from the pixel circuit 144.

画素回路１４４は、データ信号に応じて、第１駆動電源ＥＬＶＤＤから有機発光ダイオードＯＬＥＤを経由して第２駆動電源ＥＬＶＳＳに流れる電流の量を制御する。このため、画素回路１４４は、第１トランジスタＭ１１（Ｌ）、第２トランジスタＭ１２（Ｌ）、第３トランジスタＭ１３（Ｏ）、第４トランジスタＭ１４（Ｏ）、第５トランジスタＭ１５（Ｌ）、第６トランジスタＭ１６（Ｌ）、及びストレージキャパシタＣｓｔを備える。   The pixel circuit 144 controls the amount of current flowing from the first drive power supply ELVDD to the second drive power supply ELVSS via the organic light emitting diode OLED according to the data signal. Therefore, the pixel circuit 144 includes a first transistor M11 (L), a second transistor M12 (L), a third transistor M13 (O), a fourth transistor M14 (O), a fifth transistor M15 (L), and a sixth transistor A transistor M16 (L) and a storage capacitor Cst are provided.

第１トランジスタＭ１１（Ｌ）は、その第１電極が第１駆動電源ＥＬＶＤＤに接続され、第２電極が第６トランジスタＭ１６（Ｌ）の第１電極に接続される。また、第１トランジスタＭ１１（Ｌ）のゲート電極は、第１ノードＮ１に接続される。この第１トランジスタＭ１１（Ｌ）は、第１ノードＮ１の電圧に応じて、第１駆動電源ＥＬＶＤＤから有機発光ダイオードＯＬＥＤを経由して第２駆動電源ＥＬＶＳＳに供給される電流の量を制御する。速い駆動速度を確保するために、第１トランジスタＭ１１（Ｌ）はＰ型ＬＴＰＳ薄膜トランジスタで形成される。   The first transistor M11 (L) has a first electrode connected to the first drive power supply ELVDD and a second electrode connected to the first electrode of the sixth transistor M16 (L). The gate electrode of the first transistor M11 (L) is connected to the first node N1. The first transistor M11 (L) controls the amount of current supplied from the first drive power supply ELVDD to the second drive power supply ELVSS via the organic light emitting diode OLED according to the voltage of the first node N1. In order to ensure a high driving speed, the first transistor M11 (L) is formed of a P-type LTPS thin film transistor.

第２トランジスタＭ１２（Ｌ）は、第１ノードＮ１と、第１トランジスタＭ１１（Ｌ）の第２電極との間に接続される。また、第２トランジスタＭ１２（Ｌ）のゲート電極は、ｉ番目の第１走査線Ｓ１ｉに接続される。この第２トランジスタＭ１２（Ｌ）は、ｉ番目の第１走査線Ｓ１ｉに第１走査信号が供給されるときにターンオンされる。第２トランジスタＭ１２（Ｌ）がターンオンされると、第１トランジスタＭ１１（Ｌ）がダイオードの形態に接続される。第２トランジスタＭ１２（Ｌ）はＰ型ＬＴＰＳ薄膜トランジスタで形成される。   The second transistor M12 (L) is connected between the first node N1 and the second electrode of the first transistor M11 (L). The gate electrode of the second transistor M12 (L) is connected to the i-th first scanning line S1i. The second transistor M12 (L) is turned on when the first scanning signal is supplied to the i-th first scanning line S1i. When the second transistor M12 (L) is turned on, the first transistor M11 (L) is connected in the form of a diode. The second transistor M12 (L) is formed of a P-type LTPS thin film transistor.

第３トランジスタＭ１３（Ｏ）は、データ線Ｄｍと第２ノードＮ２の間に接続される。また、第３トランジスタＭ１３（Ｏ）のゲート電極はｉ番目の第２走査線Ｓ２ｉに接続される。この第３トランジスタＭ１３（Ｏ）は、ｉ番目の第２走査線Ｓ２ｉに第２走査信号が供給されるときにターンオンされる。第３トランジスタＭ１３（Ｏ）がターンオンされると、データ線Ｄｍと第２ノードＮ２が電気的に接続される。   The third transistor M13 (O) is connected between the data line Dm and the second node N2. The gate electrode of the third transistor M13 (O) is connected to the i-th second scanning line S2i. The third transistor M13 (O) is turned on when the second scanning signal is supplied to the i-th second scanning line S2i. When the third transistor M13 (O) is turned on, the data line Dm and the second node N2 are electrically connected.

第３トランジスタＭ１３（Ｏ）は酸化物半導体薄膜トランジスタで形成される。このような実施形態において、第３トランジスタＭ１３（Ｏ）はＮ型トランジスタで形成される。第３トランジスタＭ１３（Ｏ）が酸化物半導体薄膜トランジスタで形成されると、第２ノードＮ２とデータ線Ｄｍの間のリーク電流が最小化されるため、所望する輝度の映像を表示することができる。   The third transistor M13 (O) is formed of an oxide semiconductor thin film transistor. In such an embodiment, the third transistor M13 (O) is formed of an N-type transistor. When the third transistor M13 (O) is formed using an oxide semiconductor thin film transistor, a leakage current between the second node N2 and the data line Dm is minimized, so that an image with a desired luminance can be displayed.

第４トランジスタＭ１４（Ｏ）は、第２ノードＮ２と初期化電源Ｖｉｎｔの間に接続される。また、第４トランジスタＭ１４（Ｏ）のゲート電極は、反転発光制御線／Ｅｉに接続される。この第４トランジスタＭ１４（Ｏ）は、反転発光制御線／Ｅｉに反転発光制御信号が供給されるときにターンオフされ、反転発光制御信号が供給されないときにはターンオンされたままとなっている。反転発光制御信号の供給が中段・停止されることで第４トランジスタＭ１４（Ｏ）がターンオンされると、第２ノードＮ２に初期化電源Ｖｉｎｔの電圧が供給される。   The fourth transistor M14 (O) is connected between the second node N2 and the initialization power supply Vint. The gate electrode of the fourth transistor M14 (O) is connected to the inverted light emission control line / Ei. The fourth transistor M14 (O) is turned off when an inverted emission control signal is supplied to the inverted emission control line / Ei, and remains turned on when no inverted emission control signal is supplied. When the fourth transistor M14 (O) is turned on by stopping the supply of the inverted light emission control signal, the voltage of the initialization power source Vint is supplied to the second node N2.

第４トランジスタＭ１４（Ｏ）は酸化物半導体薄膜トランジスタで形成される。このような実施形態において、第４トランジスタＭ１４（Ｏ）はＮ型トランジスタで形成される。第４トランジスタＭ１４（Ｏ）が酸化物半導体薄膜トランジスタで形成されると、第２ノードＮ２と初期化電源Ｖｉｎｔの間のリーク電流が最小化されるため、所望する輝度の映像を表示することができる。   The fourth transistor M14 (O) is formed using an oxide semiconductor thin film transistor. In such an embodiment, the fourth transistor M14 (O) is formed of an N-type transistor. When the fourth transistor M14 (O) is formed using an oxide semiconductor thin film transistor, a leakage current between the second node N2 and the initialization power source Vint is minimized, so that an image with a desired luminance can be displayed. .

また、反転発光制御線／Ｅｉに供給される反転発光制御信号は、発光制御線Ｅｉに供給される発光制御信号を反転した信号に設定される。例えば、発光制御信号がハイ電圧に設定されている場合、反転発光制御信号はロー電圧に設定されることができる。   The inverted light emission control signal supplied to the inverted light emission control line / Ei is set to a signal obtained by inverting the light emission control signal supplied to the light emission control line Ei. For example, when the light emission control signal is set to a high voltage, the inverted light emission control signal can be set to a low voltage.

第５トランジスタＭ１５（Ｌ）は、有機発光ダイオードＯＬＥＤのアノード電極と、初期化電源Ｖｉｎｔとの間に接続される。また、第５トランジスタＭ１５（Ｌ）のゲート電極は、ｉ番目の第１走査線Ｓ１ｉに接続される。この第５トランジスタＭ１５（Ｌ）は、ｉ番目の第１走査線Ｓ１ｉに第１走査信号が供給されるときにターンオンされる。第５トランジスタＭ１５（Ｌ）がターンオンされると、有機発光ダイオードＯＬＥＤのアノード電極に、初期化電源Ｖｉｎｔの電圧が供給される。このような第５トランジスタＭ１５（Ｌ）はＰ型ＬＴＰＳ薄膜トランジスタで形成される。   The fifth transistor M15 (L) is connected between the anode electrode of the organic light emitting diode OLED and the initialization power source Vint. The gate electrode of the fifth transistor M15 (L) is connected to the i-th first scanning line S1i. The fifth transistor M15 (L) is turned on when the first scanning signal is supplied to the i-th first scanning line S1i. When the fifth transistor M15 (L) is turned on, the voltage of the initialization power source Vint is supplied to the anode electrode of the organic light emitting diode OLED. The fifth transistor M15 (L) is formed of a P-type LTPS thin film transistor.

第６トランジスタＭ１６（Ｌ）は、第１トランジスタＭ１１（Ｌ）の第２電極と、有機発光ダイオードＯＬＥＤのアノード電極との間に接続される。また、第６トランジスタＭ１６（Ｌ）のゲート電極は、発光制御線Ｅｉに接続される。この第６トランジスタＭ１６（Ｌ）は、発光制御線Ｅｉに発光制御信号が供給されるときにターンオフされ、発光制御信号が供給されないときにはターンオンされたままとなっている。第６トランジスタＭ１６（Ｌ）はＰ型ＬＴＰＳ薄膜トランジスタで形成される。   The sixth transistor M16 (L) is connected between the second electrode of the first transistor M11 (L) and the anode electrode of the organic light emitting diode OLED. The gate electrode of the sixth transistor M16 (L) is connected to the light emission control line Ei. The sixth transistor M16 (L) is turned off when the light emission control signal is supplied to the light emission control line Ei, and remains turned on when the light emission control signal is not supplied. The sixth transistor M16 (L) is formed of a P-type LTPS thin film transistor.

ストレージキャパシタＣｓｔは、第１ノードＮ１と第２ノードＮ２の間に接続される。このストレージキャパシタＣｓｔは、データ信号及び第１トランジスタＭ１１（Ｌ）のしきい値電圧に対応する電圧を保存する。   The storage capacitor Cst is connected between the first node N1 and the second node N2. The storage capacitor Cst stores a data signal and a voltage corresponding to the threshold voltage of the first transistor M11 (L).

一方、上述した本発明の実施例では、いずれも第２ノードＮ２に接続されている第３トランジスタＭ１３（Ｏ）及び第４トランジスタＭ１４（Ｏ）を、酸化物半導体薄膜トランジスタで形成する。このように、第３トランジスタＭ１３（Ｏ）及び第４トランジスタＭ１４（Ｏ）が酸化物半導体薄膜トランジスタで形成されると、リーク電流による第２ノードＮ２の電圧変動が最小化されるため、所望する輝度の映像を表示することができる。   On the other hand, in the embodiment of the present invention described above, the third transistor M13 (O) and the fourth transistor M14 (O), both of which are connected to the second node N2, are formed of oxide semiconductor thin film transistors. As described above, when the third transistor M13 (O) and the fourth transistor M14 (O) are formed of oxide semiconductor thin film transistors, voltage fluctuation of the second node N2 due to leakage current is minimized, so that desired luminance is achieved. Can be displayed.

また、上述した本発明の実施例では、有機発光ダイオードＯＬＥＤに電流を供給するための電流供給経路に位置したトランジスタＭ１１（Ｌ）、Ｍ１６（Ｌ）を、ＬＴＰＳ薄膜トランジスタで形成する。このように、電流供給経路に位置したトランジスタＭ１１（Ｌ）、Ｍ１６（Ｌ）を、ＬＴＰＳ薄膜トランジスタで形成すると、速い駆動特性によって、安定的に有機発光ダイオードＯＬＥＤに電流を供給することができる。   In the embodiment of the present invention described above, the transistors M11 (L) and M16 (L) located in the current supply path for supplying current to the organic light emitting diode OLED are formed by LTPS thin film transistors. As described above, when the transistors M11 (L) and M16 (L) located in the current supply path are formed of LTPS thin film transistors, current can be stably supplied to the organic light emitting diode OLED with fast driving characteristics.

図８は、図７に示された画素の駆動方法の実施例を示す波形図である。   FIG. 8 is a waveform diagram showing an embodiment of the pixel driving method shown in FIG.

図８を参照すると、まず、ｉ番目の第１走査線Ｓ１ｉに第１走査信号が供給され、ｉ番目の第２走査線Ｓ２ｉに第２走査信号が供給される。   Referring to FIG. 8, first, the first scanning signal is supplied to the i-th first scanning line S1i, and the second scanning signal is supplied to the i-th second scanning line S2i.

ｉ番目の第１走査線Ｓ１ｉに第１走査信号が供給されると、第２トランジスタＭ１２（Ｌ）及び第５トランジスタＭ１５（Ｌ）がターンオンされる。   When the first scanning signal is supplied to the i-th first scanning line S1i, the second transistor M12 (L) and the fifth transistor M15 (L) are turned on.

第５トランジスタＭ１５（Ｌ）がターンオンされると、初期化電源Ｖｉｎｔの電圧が、有機発光ダイオードＯＬＥＤのアノード電極に供給される。有機発光ダイオードＯＬＥＤのアノード電極に初期化電源Ｖｉｎｔの電圧が供給されると、有機キャパシタＣｏｌｅｄが放電される。   When the fifth transistor M15 (L) is turned on, the voltage of the initialization power source Vint is supplied to the anode electrode of the organic light emitting diode OLED. When the voltage of the initialization power source Vint is supplied to the anode electrode of the organic light emitting diode OLED, the organic capacitor Coled is discharged.

第２トランジスタＭ１２（Ｌ）がターンオンされると、第１トランジスタＭ１１（Ｌ）がダイオードの形態に接続される。このとき、第１ノードＮ１は、第６トランジスタＭ１６（Ｌ）及び第５トランジスタＭ１５（Ｌ）を経由して、初期化電源Ｖｉｎｔと電気的に接続される。これにより、第１ノードＮ１は初期化電源Ｖｉｎｔの電圧に初期化される。   When the second transistor M12 (L) is turned on, the first transistor M11 (L) is connected in the form of a diode. At this time, the first node N1 is electrically connected to the initialization power source Vint via the sixth transistor M16 (L) and the fifth transistor M15 (L). As a result, the first node N1 is initialized to the voltage of the initialization power source Vint.

ｉ番目の第２走査線Ｓ２ｉに第２走査信号が供給されると、第３トランジスタＭ１３（Ｏ）がターンオンされる。第３トランジスタＭ１３（Ｏ）がターンオンされると、データ線Ｄｍと第２ノードＮ２が電気的に接続される。   When the second scanning signal is supplied to the i-th second scanning line S2i, the third transistor M13 (O) is turned on. When the third transistor M13 (O) is turned on, the data line Dm and the second node N2 are electrically connected.

第１走査信号及び第２走査信号の供給の開始後、第１走査信号及び第２走査信号の供給期間と少なくとも一部が重なる期間中、発光制御線Ｅｉに発光制御信号が供給され、反転発光制御線／Ｅｉに反転発光制御信号が供給される。図８に示す一具体例によると、第１走査信号及び第２走査信号、並びに、発光制御線信号及び反転発光制御信号は、いずれもパルス幅が同一である。   After the supply of the first scan signal and the second scan signal is started, the light emission control signal is supplied to the light emission control line Ei during the period at least partially overlapping with the supply period of the first scan signal and the second scan signal, and the inverted light emission. An inverted light emission control signal is supplied to the control line / Ei. According to one specific example shown in FIG. 8, the first scanning signal and the second scanning signal, and the light emission control line signal and the inverted light emission control signal all have the same pulse width.

発光制御線Ｅｉに発光制御信号が供給されると、第６トランジスタＭ１６（Ｌ）がターンオフされる。第６トランジスタＭ１６（Ｌ）がターンオフされると、ダイオードの形態に接続された第１トランジスタＭ１１（Ｌ）によって、第１ノードＮ１には、第１駆動電源ＥＬＶＤＤから第１トランジスタＭ１１（Ｌ）のしきい値電圧の絶対値を引いた電圧が印加される。   When the light emission control signal is supplied to the light emission control line Ei, the sixth transistor M16 (L) is turned off. When the sixth transistor M16 (L) is turned off, the first transistor M11 (L) connected in the form of a diode causes the first node N1 to connect the first transistor M11 (L) to the first node N1. A voltage obtained by subtracting the absolute value of the threshold voltage is applied.

反転発光制御線／Ｅｉに反転発光制御信号が供給されると、第４トランジスタＭ１４（Ｏ）がターンオフされる。第４トランジスタＭ１４（Ｏ）がターンオフされると、第２ノードＮ２と初期化電源Ｖｉｎｔとの間の電気的接続が遮断される。このとき、第３トランジスタＭ１３（Ｏ）がターンオン状態を保持するため、第２ノードＮ２にはデータ信号の電圧が印加される。   When the inverted emission control signal is supplied to the inverted emission control line / Ei, the fourth transistor M14 (O) is turned off. When the fourth transistor M14 (O) is turned off, the electrical connection between the second node N2 and the initialization power source Vint is cut off. At this time, the voltage of the data signal is applied to the second node N2 because the third transistor M13 (O) maintains the turn-on state.

このとき、ストレージキャパシタＣｓｔには、第２ノードＮ２と第１ノードＮ１との差電圧に対応する電圧が充電される。即ち、ストレージキャパシタＣｓｔには、データ信号及び第１トランジスタＭ１１（Ｌ）のしきい値電圧に対応する電圧が保存される。   At this time, the storage capacitor Cst is charged with a voltage corresponding to the voltage difference between the second node N2 and the first node N1. That is, the storage capacitor Cst stores a data signal and a voltage corresponding to the threshold voltage of the first transistor M11 (L).

ストレージキャパシタＣｓｔに所定の電圧が充電された後、ｉ番目の第１走査線Ｓ１ｉへの第１走査信号の供給が中断されるとともに、ｉ番目の第２走査線Ｓ２ｉへの第２走査信号の供給が中断される。第１走査信号の供給が中断される。すると、第２トランジスタＭ１２（Ｌ）及び第５トランジスタＭ１５（Ｌ）がターンオフされる。第２走査信号の供給が中断されると、第３トランジスタＭ１３（Ｏ）がターンオフされる。   After the storage capacitor Cst is charged with a predetermined voltage, the supply of the first scanning signal to the i-th first scanning line S1i is interrupted and the second scanning signal to the i-th second scanning line S2i is interrupted. Supply is interrupted. The supply of the first scanning signal is interrupted. Then, the second transistor M12 (L) and the fifth transistor M15 (L) are turned off. When the supply of the second scanning signal is interrupted, the third transistor M13 (O) is turned off.

その後、発光制御線Ｅｉへの発光制御信号の供給が中断され、反転発光制御線／Ｅｉへの反転発光制御信号の供給が中断される。発光制御線Ｅｉへの発光制御信号の供給が中断されると、第６トランジスタＭ１６（Ｌ）がターンオンされる。第６トランジスタＭ１６（Ｌ）がターンオンされると、第１トランジスタＭ１１（Ｌ）と有機発光ダイオードＯＬＥＤが電気的に接続される。   Thereafter, the supply of the emission control signal to the emission control line Ei is interrupted, and the supply of the inverted emission control signal to the inverted emission control line / Ei is interrupted. When the supply of the light emission control signal to the light emission control line Ei is interrupted, the sixth transistor M16 (L) is turned on. When the sixth transistor M16 (L) is turned on, the first transistor M11 (L) and the organic light emitting diode OLED are electrically connected.

反転発光制御線／Ｅｉへの反転発光制御信号の供給が中断されると、初期化電源Ｖｉｎｔの電圧が第２ノードＮ２に供給される。ここで、初期化電源Ｖｉｎｔの電圧は、データ信号の電圧範囲内の特定の電圧に設定されてもよい。   When the supply of the inverted emission control signal to the inverted emission control line / Ei is interrupted, the voltage of the initialization power supply Vint is supplied to the second node N2. Here, the voltage of the initialization power supply Vint may be set to a specific voltage within the voltage range of the data signal.

例えば、初期化電源Ｖｉｎｔは、ブラックデータ信号と同一であるか、または、これより高く、その他の階調を有するデータ信号より低い電圧に設定されるのであってもよい。   For example, the initialization power supply Vint may be set to a voltage that is the same as or higher than that of the black data signal and lower than that of the data signal having other gradations.

第２ノードＮ２にブラックデータ信号が印加されていた場合、初期化電源Ｖｉｎｔの電圧が供給されると、第２ノードＮ２の電圧は、同一の電圧のままに保持されるか、または、所定の電圧だけ上昇するのでありうる。このとき、第１ノードＮ１の電圧は、第２ノードＮ２の電圧の変更に応じて所定の電圧だけ上昇するか、これより前の期間の電圧のままに保持される。例えば、第１ノードＮ１は、第１駆動電源ＥＬＶＳＳから第１トランジスタＭ１１（Ｌ）のしきい値電圧の絶対値を引いた電圧に保持されてもよい。この場合、第１トランジスタＭ１１（Ｌ）はターンオフ状態を保持する。   When the black data signal is applied to the second node N2, when the voltage of the initialization power supply Vint is supplied, the voltage of the second node N2 is maintained at the same voltage, or a predetermined voltage is applied. It can be increased by the voltage. At this time, the voltage of the first node N1 rises by a predetermined voltage according to the change of the voltage of the second node N2, or is maintained as the voltage of the previous period. For example, the first node N1 may be held at a voltage obtained by subtracting the absolute value of the threshold voltage of the first transistor M11 (L) from the first drive power supply ELVSS. In this case, the first transistor M11 (L) maintains the turn-off state.

第２ノードＮ２に、ブラックを除いた他の階調に対応するデータ信号が印加されていた場合、初期化電源Ｖｉｎｔの電圧が供給されると、第２ノードＮ２の電圧は所定の電圧だけ下降する。このとき、第１ノードＮ１の電圧は、第２ノードＮ２の電圧変更に応じて所定の電圧だけ下降する。第１ノードＮ１の電圧が下降すると、第１トランジスタＭ１１（Ｌ）がターンオンされる。このとき、第１トランジスタＭ１１（Ｌ）は、第１ノードＮ１に対応する電流を、有機発光ダイオードＯＬＥＤに供給する。   When the data signal corresponding to the other gradations except black is applied to the second node N2, when the voltage of the initialization power supply Vint is supplied, the voltage of the second node N2 drops by a predetermined voltage. To do. At this time, the voltage of the first node N1 drops by a predetermined voltage according to the voltage change of the second node N2. When the voltage at the first node N1 falls, the first transistor M11 (L) is turned on. At this time, the first transistor M11 (L) supplies a current corresponding to the first node N1 to the organic light emitting diode OLED.

一方、第２ノードＮ２の電圧の下降幅は、データ信号によって決まる。即ち、第１ノードＮ１の電圧の下降幅はデータ信号によって決まるため、第１トランジスタＭ１１（Ｌ）は、データ信号に応じて電流の量を制御することができる。   On the other hand, the width of the voltage drop at the second node N2 is determined by the data signal. That is, since the voltage decrease width of the first node N1 is determined by the data signal, the first transistor M11 (L) can control the amount of current according to the data signal.

図９は本発明のさらに他の実施例による画素を示す図である。図９を説明するにおいて、図７と同じ構成に対しては同じ符号を付し、詳細な説明は省略する。   FIG. 9 is a diagram illustrating a pixel according to still another embodiment of the present invention. In the description of FIG. 9, the same components as those in FIG.

図９を参照すると、本発明のさらに他の実施例による画素１４０は、画素回路１４４’及び有機発光ダイオードＯＬＥＤを備える。   Referring to FIG. 9, a pixel 140 according to another embodiment of the present invention includes a pixel circuit 144 'and an organic light emitting diode OLED.

有機発光ダイオードＯＬＥＤは、そのアノード電極は画素回路１４４’に接続され、カソード電極が第２駆動電源ＥＬＶＳＳに接続される。このような有機発光ダイオードＯＬＥＤは、画素回路１４４’から供給される電流の量に応じて所定輝度の光を生成する。   The organic light emitting diode OLED has an anode electrode connected to the pixel circuit 144 'and a cathode electrode connected to the second drive power supply ELVSS. Such an organic light emitting diode OLED generates light having a predetermined luminance according to the amount of current supplied from the pixel circuit 144 '.

画素回路１４４’は、第１トランジスタＭ１１（Ｌ）、第２トランジスタＭ１２（Ｏ）、第３トランジスタＭ１３（Ｏ）、第４トランジスタＭ１４（Ｏ）、第５トランジスタＭ１５（Ｏ）、第６トランジスタＭ１６（Ｌ）、及びストレージキャパシタＣｓｔを備える。   The pixel circuit 144 ′ includes a first transistor M11 (L), a second transistor M12 (O), a third transistor M13 (O), a fourth transistor M14 (O), a fifth transistor M15 (O), and a sixth transistor M16. (L) and a storage capacitor Cst.

このような本発明のさらに他の実施例による画素回路１４４’は、第２トランジスタＭ１２（Ｏ）及び第５トランジスタＭ１５（Ｏ）が酸化物半導体薄膜トランジスタで形成され、これに伴い、第２トランジスタＭ１２（Ｏ）のゲート電極、及び第５トランジスタＭ５（Ｏ）のゲート電極が、下記のように、ｉ番目の第２走査線Ｓ２ｉに接続されることを除き、図７の画素回路１４４の構成と同様である。   In the pixel circuit 144 ′ according to still another embodiment of the present invention, the second transistor M12 (O) and the fifth transistor M15 (O) are formed of oxide semiconductor thin film transistors, and accordingly, the second transistor M12. The configuration of the pixel circuit 144 of FIG. 7 except that the gate electrode of (O) and the gate electrode of the fifth transistor M5 (O) are connected to the i-th second scanning line S2i as described below. It is the same.

第２トランジスタＭ１２（Ｏ）は、第１ノードＮ１と、第１トランジスタＭ１１（Ｌ）の第２電極との間に接続される。また、第２トランジスタＭ１２（Ｏ）のゲート電極はｉ番目の第２走査線Ｓ２ｉに接続される。この第２トランジスタＭ１２（Ｏ）は、ｉ番目の第２走査線Ｓ２ｉに第２走査信号が供給されるときにターンオンされる。第２トランジスタＭ１２（Ｏ）がターンオンされると、第１トランジスタＭ１１（Ｌ）がダイオードの形態に接続される。この第２トランジスタＭ１２（Ｏ）はＮ型酸化物半導体薄膜トランジスタで形成される。   The second transistor M12 (O) is connected between the first node N1 and the second electrode of the first transistor M11 (L). The gate electrode of the second transistor M12 (O) is connected to the i-th second scanning line S2i. The second transistor M12 (O) is turned on when the second scanning signal is supplied to the i-th second scanning line S2i. When the second transistor M12 (O) is turned on, the first transistor M11 (L) is connected in the form of a diode. The second transistor M12 (O) is formed of an N-type oxide semiconductor thin film transistor.

第２トランジスタＭ１２（Ｏ）が酸化物半導体薄膜トランジスタで形成されると、第１ノードＮ１から第１トランジスタＭ１１（Ｌ）の第２電極に流れるリーク電流が最小化できるため、有機発光ダイオードＯＬＥＤで所望する輝度の光を生成することができる。   When the second transistor M12 (O) is formed of an oxide semiconductor thin film transistor, a leakage current flowing from the first node N1 to the second electrode of the first transistor M11 (L) can be minimized. The light of the brightness | luminance which carries out can be produced | generated.

第５トランジスタＭ１５（Ｏ）は、有機発光ダイオードＯＬＥＤのアノード電極と初期化電源Ｖｉｎｔの間に接続される。また、第５トランジスタＭ１５（Ｏ）のゲート電極はｉ番目の第２走査線Ｓ２ｉに接続される。この第５トランジスタＭ１５（Ｏ）は、ｉ番目の第２走査線Ｓ２ｉに第２走査信号が供給されるときにターンオンされる。第５トランジスタＭ１５（Ｏ）がターンオンされると、有機発光ダイオードＯＬＥＤのアノード電極に初期化電源Ｖｉｎｔの電圧が供給される。この第５トランジスタＭ１５（Ｏ）はＮ型酸化物半導体薄膜トランジスタで形成される。   The fifth transistor M15 (O) is connected between the anode electrode of the organic light emitting diode OLED and the initialization power source Vint. The gate electrode of the fifth transistor M15 (O) is connected to the i-th second scanning line S2i. The fifth transistor M15 (O) is turned on when the second scanning signal is supplied to the i-th second scanning line S2i. When the fifth transistor M15 (O) is turned on, the voltage of the initialization power source Vint is supplied to the anode electrode of the organic light emitting diode OLED. The fifth transistor M15 (O) is formed of an N-type oxide semiconductor thin film transistor.

第５トランジスタＭ１５（Ｏ）が酸化物半導体薄膜トランジスタで形成されると、有機発光ダイオードＯＬＥＤのアノード電極から初期化電源Ｖｉｎｔに流れるリーク電流を最小化できるため、有機発光ダイオードＯＬＥＤで所望する輝度の光を生成することができる。   When the fifth transistor M15 (O) is formed of an oxide semiconductor thin film transistor, a leak current flowing from the anode electrode of the organic light emitting diode OLED to the initialization power source Vint can be minimized. Can be generated.

また、第２トランジスタＭ１２（Ｏ）及び第５トランジスタＭ１５（Ｏ）がＮ型トランジスタで形成されると、第１走査線Ｓ１は省略してもよい。この場合、画素１４０は、発光制御線Ｅｉ及び反転発光制御線／Ｅｉの他は、第２走査線Ｓ２のみによって駆動することができる。   Further, when the second transistor M12 (O) and the fifth transistor M15 (O) are formed of N-type transistors, the first scanning line S1 may be omitted. In this case, the pixel 140 can be driven only by the second scanning line S2 other than the light emission control line Ei and the inverted light emission control line / Ei.

図１０は、図９に示された画素の駆動方法の実施例を示す波形図である。図１０を説明するにおいて、図７と同じ駆動方法については簡単に説明する。   FIG. 10 is a waveform diagram showing an embodiment of the pixel driving method shown in FIG. In the description of FIG. 10, the same driving method as in FIG. 7 will be briefly described.

図１０を参照すると、まず、ｉ番目の第２走査線Ｓ２ｉに第２走査信号が供給される。ｉ番目の第２走査線Ｓ２ｉに第２走査信号が供給されると、第２トランジスタＭ１２（Ｏ）、第３トランジスタＭ１３（Ｏ）、及び第５トランジスタＭ１５（Ｏ）がターンオンされる。   Referring to FIG. 10, first, the second scanning signal is supplied to the i-th second scanning line S2i. When the second scanning signal is supplied to the i-th second scanning line S2i, the second transistor M12 (O), the third transistor M13 (O), and the fifth transistor M15 (O) are turned on.

第５トランジスタＭ１５（Ｏ）がターンオンされると、初期化電源Ｖｉｎｔの電圧が有機発光ダイオードＯＬＥＤのアノード電極に供給される。有機発光ダイオードＯＬＥＤのアノード電極に初期化電源Ｖｉｎｔの電圧が供給されると、有機キャパシタＣｏｌｅｄが放電される。   When the fifth transistor M15 (O) is turned on, the voltage of the initialization power source Vint is supplied to the anode electrode of the organic light emitting diode OLED. When the voltage of the initialization power source Vint is supplied to the anode electrode of the organic light emitting diode OLED, the organic capacitor Coled is discharged.

第２トランジスタＭ１２（Ｏ）がターンオンされると、第１トランジスタＭ１１（Ｌ）がダイオード形態に接続される。このとき、第１ノードＮ１は、第６トランジスタＭ１６（Ｌ）及び第５トランジスタＭ１５（Ｏ）を経由して初期化電源Ｖｉｎｔと電気的に接続される。これにより、第１ノードＮ１は初期化電源Ｖｉｎｔの電圧に初期化される。   When the second transistor M12 (O) is turned on, the first transistor M11 (L) is connected in a diode form. At this time, the first node N1 is electrically connected to the initialization power source Vint via the sixth transistor M16 (L) and the fifth transistor M15 (O). As a result, the first node N1 is initialized to the voltage of the initialization power source Vint.

第３トランジスタＭ１３（Ｏ）がターンオンされると、データ線Ｄｍと第２ノードＮ２が電気的に接続される。   When the third transistor M13 (O) is turned on, the data line Dm and the second node N2 are electrically connected.

第２走査信号の供給の開始後、第２走査信号の供給期間と少なくとも一部の期間が重なる期間中、発光制御線Ｅｉに発光制御信号が供給され、反転発光制御線／Ｅｉに反転発光制御信号が供給される。図１０に示す一具体例によると、第２走査信号、並びに、発光制御線Ｅｉ及び反転発光制御信号／Ｅｉは、いずれもパルス幅が同一である。   After the start of the supply of the second scanning signal, the emission control signal is supplied to the emission control line Ei and the inverted emission control is applied to the inverted emission control line / Ei during a period in which at least a part of the second scanning signal supply period overlaps. A signal is supplied. According to one specific example shown in FIG. 10, the second scanning signal, the light emission control line Ei, and the inverted light emission control signal / Ei all have the same pulse width.

発光制御線Ｅｉに発光制御信号が供給されると、第６トランジスタＭ１６（Ｌ）がターンオフされる。第６トランジスタＭ１６（Ｌ）がターンオフされると、ダイオードの形態に接続された第１トランジスタＭ１１（Ｌ）によって、第１ノードＮ１には、第１駆動電源ＥＬＶＤＤから第１トランジスタＭ１１（Ｌ）のしきい値電圧の絶対値を引いた電圧が印加される。   When the light emission control signal is supplied to the light emission control line Ei, the sixth transistor M16 (L) is turned off. When the sixth transistor M16 (L) is turned off, the first transistor M11 (L) connected in the form of a diode causes the first node N1 to connect the first transistor M11 (L) to the first node N1. A voltage obtained by subtracting the absolute value of the threshold voltage is applied.

反転発光制御線／Ｅｉに反転発光制御信号が供給されると、第４トランジスタＭ１４（Ｏ）がターンオフされる。第４トランジスタＭ１４（Ｏ）がターンオフされると、第２ノードＮ２と初期化電源Ｖｉｎｔの電気的接続が遮断される。このとき、第３トランジスタＭ１３（Ｏ）がターンオン状態を保持するため、第２ノードＮ２にはデータ信号の電圧が印加される。   When the inverted emission control signal is supplied to the inverted emission control line / Ei, the fourth transistor M14 (O) is turned off. When the fourth transistor M14 (O) is turned off, the electrical connection between the second node N2 and the initialization power source Vint is cut off. At this time, the voltage of the data signal is applied to the second node N2 because the third transistor M13 (O) maintains the turn-on state.

このとき、ストレージキャパシタＣｓｔには、第２ノードＮ２と第１ノードＮ１との差電圧に対応する電圧が充電される。即ち、ストレージキャパシタＣｓｔには、データ信号及び第１トランジスタＭ１１（Ｌ）のしきい値電圧に対応する電圧が保存される。   At this time, the storage capacitor Cst is charged with a voltage corresponding to the voltage difference between the second node N2 and the first node N1. That is, the storage capacitor Cst stores a data signal and a voltage corresponding to the threshold voltage of the first transistor M11 (L).

ストレージキャパシタＣｓｔに所定の電圧が充電された後、ｉ番目の第２走査線Ｓ２ｉへの第２走査信号の供給が中断される。ｉ番目の第２走査線Ｓ２ｉへの第２走査信号の供給が中断されると、第２トランジスタＭ１２（Ｏ）、第３トランジスタＭ１３（Ｏ）、及び第５トランジスタＭ１５（Ｏ）がターンオフされる。   After the storage capacitor Cst is charged with a predetermined voltage, the supply of the second scanning signal to the i-th second scanning line S2i is interrupted. When the supply of the second scanning signal to the i-th second scanning line S2i is interrupted, the second transistor M12 (O), the third transistor M13 (O), and the fifth transistor M15 (O) are turned off. .

その後、発光制御線Ｅｉへの発光制御信号の供給が中断され、反転発光制御線／Ｅｉへの反転発光制御信号の供給が中断される。発光制御線Ｅｉへの発光制御信号の供給が中断されると、第６トランジスタＭ１６（Ｌ）がターンオンされる。第６トランジスタＭ１６（Ｌ）がターンオンされると、第１トランジスタＭ１１（Ｌ）と有機発光ダイオードＯＬＥＤが電気的に接続される。反転発光制御線／Ｅｉへの反転発光制御信号の供給が中断されると、初期化電源Ｖｉｎｔの電圧が第２ノードＮ２に供給される。   Thereafter, the supply of the emission control signal to the emission control line Ei is interrupted, and the supply of the inverted emission control signal to the inverted emission control line / Ei is interrupted. When the supply of the light emission control signal to the light emission control line Ei is interrupted, the sixth transistor M16 (L) is turned on. When the sixth transistor M16 (L) is turned on, the first transistor M11 (L) and the organic light emitting diode OLED are electrically connected. When the supply of the inverted emission control signal to the inverted emission control line / Ei is interrupted, the voltage of the initialization power supply Vint is supplied to the second node N2.

このとき、第２ノードＮ２の電圧変化に応じて、第１ノードＮ１の電圧が変更される。第１トランジスタＭ１１（Ｌ）は、第１ノードＮ１の電圧に応じて、第１駆動電源ＥＬＶＤＤから有機発光ダイオードＯＬＥＤを経由して第２駆動電源ＥＬＶＳＳに流れる電流の量を制御する。   At this time, the voltage of the first node N1 is changed according to the voltage change of the second node N2. The first transistor M11 (L) controls the amount of current flowing from the first drive power supply ELVDD to the second drive power supply ELVSS via the organic light emitting diode OLED according to the voltage of the first node N1.

一方、本発明の走査駆動部１１０は、第１走査信号、第２走査信号、及び発光制御信号のうちの少なくとも１つを生成するために複数のステージ回路を備える。   On the other hand, the scan driver 110 of the present invention includes a plurality of stage circuits for generating at least one of the first scan signal, the second scan signal, and the light emission control signal.

図１１は、本発明の実施例によるステージ回路を示す図である。   FIG. 11 is a diagram illustrating a stage circuit according to an embodiment of the present invention.

図１１を参照すると、本発明の実施例によるステージ回路は、酸化物半導体薄膜トランジスタ及びＬＴＰＳ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−Ｓｉｌｉｃｏｎ）薄膜トランジスタを含む。   Referring to FIG. 11, a stage circuit according to an embodiment of the present invention includes an oxide semiconductor thin film transistor and a LTPS (Low Temperature Poly-Silicon) thin film transistor.

例えば、本発明の実施例によるステージ回路は、ＬＴＰＳ薄膜トランジスタで形成される第１トランジスタＴ１（Ｌ）、第２トランジスタＴ２（Ｌ）、第５トランジスタＴ５（Ｌ）、第６トランジスタＴ６（Ｌ）、及び第９トランジスタＴ９（Ｌ）を備える。また、本発明の実施例によるステージ回路は、酸化物半導体薄膜トランジスタで形成される第３トランジスタＴ３（Ｏ）、第４トランジスタＴ４（Ｏ）、第７トランジスタＴ７（Ｏ）、第８トランジスタＴ８（Ｏ）、及び第１０トランジスタＴ１０（Ｏ）を備える。   For example, a stage circuit according to an embodiment of the present invention includes a first transistor T1 (L), a second transistor T2 (L), a fifth transistor T5 (L), a sixth transistor T6 (L), which are formed of LTPS thin film transistors. And a ninth transistor T9 (L). The stage circuit according to the embodiment of the present invention includes a third transistor T3 (O), a fourth transistor T4 (O), a seventh transistor T7 (O), and an eighth transistor T8 (O ), And a tenth transistor T10 (O).

第１トランジスタＴ１（Ｌ）、第２トランジスタＴ２（Ｌ）、第３トランジスタＴ３（Ｏ）、及び第４トランジスタＴ４（Ｏ）は、第１電源ＶＤＤから第２電源ＶＳＳの間に直列に、この順に接続される。ここで、第１電源ＶＤＤはハイ電圧に設定され、第２電源ＶＳＳはロー電圧に設定されてもよい。   The first transistor T1 (L), the second transistor T2 (L), the third transistor T3 (O), and the fourth transistor T4 (O) are connected in series between the first power supply VDD and the second power supply VSS. Connected in order. Here, the first power supply VDD may be set to a high voltage, and the second power supply VSS may be set to a low voltage.

第１トランジスタＴ１（Ｌ）のゲート電極は、スタートパルスＦＬＭまたは前段ステージの出力信号の供給を受ける。この第１トランジスタＴ１（Ｌ）は、Ｐ型トランジスタで形成され、スタートパルスＦＬＭまたは前段ステージの出力信号（ハイ電圧）が供給されないときにはターンオンされる。   The gate electrode of the first transistor T1 (L) is supplied with the start pulse FLM or the output signal of the previous stage. The first transistor T1 (L) is formed of a P-type transistor, and is turned on when the start pulse FLM or the output signal (high voltage) of the previous stage is not supplied.

第２トランジスタＴ２（Ｌ）のゲート電極は、第１クロック信号ＣＬＫ１の供給を受ける。この第２トランジスタＴ２（Ｌ）はＰ型トランジスタで形成され、第１クロック信号ＣＬＫ１がロー電圧に設定されるときにターンオンされる。   The gate electrode of the second transistor T2 (L) is supplied with the first clock signal CLK1. The second transistor T2 (L) is formed of a P-type transistor, and is turned on when the first clock signal CLK1 is set to a low voltage.

第３トランジスタＴ３（Ｏ）のゲート電極は、第２クロック信号ＣＬＫ２の供給を受ける。この第３トランジスタＴ３（Ｏ）は、Ｎ型トランジスタで形成され、第２クロック信号ＣＬＫ２がハイ電圧に設定されるときにターンオンされる。   The gate electrode of the third transistor T3 (O) is supplied with the second clock signal CLK2. The third transistor T3 (O) is an N-type transistor and is turned on when the second clock signal CLK2 is set to a high voltage.

ここで、第１クロック信号ＣＬＫ１及び第２クロック信号ＣＬＫ２は同じ周期を有し、位相が反転された信号に設定されてもよい。   Here, the first clock signal CLK1 and the second clock signal CLK2 may have the same period and may be set to signals whose phases are inverted.

第４トランジスタＴ４（Ｏ）のゲート電極は、スタートパルスＦＬＭまたは前段ステージの出力信号の供給を受ける。この第４トランジスタＴ４（Ｏ）は、Ｎ型トランジスタで形成され、スタートパルスＦＬＭまたは前段ステージの出力信号（ハイ電圧）が供給されるときにターンオンされる。   The gate electrode of the fourth transistor T4 (O) is supplied with the start pulse FLM or the output signal of the previous stage. The fourth transistor T4 (O) is formed of an N-type transistor, and is turned on when the start pulse FLM or the output signal (high voltage) of the previous stage is supplied.

また、第２トランジスタＴ２（Ｌ）及び第３トランジスタＴ３（Ｏ）の間の共通ノードは、第１ノードＮ１と電気的に接続される。   A common node between the second transistor T2 (L) and the third transistor T3 (O) is electrically connected to the first node N1.

第５トランジスタＴ５（Ｌ）、第６トランジスタＴ６（Ｌ）、第７トランジスタＴ７（Ｏ）、及び第８トランジスタＴ８（Ｏ）は、第１電源ＶＤＤから第２電源ＶＳＳの間に直列に、この順で接続される。   The fifth transistor T5 (L), the sixth transistor T6 (L), the seventh transistor T7 (O), and the eighth transistor T8 (O) are connected in series between the first power supply VDD and the second power supply VSS. Connected in order.

第５トランジスタＴ５（Ｌ）のゲート電極は、出力端子と電気的に接続される。この第５トランジスタＴ５（Ｌ）は、Ｐ型トランジスタで形成され、出力端子の電圧に応じてターンオンまたはターンオフされる。   The gate electrode of the fifth transistor T5 (L) is electrically connected to the output terminal. The fifth transistor T5 (L) is formed of a P-type transistor, and is turned on or off according to the voltage at the output terminal.

第６トランジスタＴ６（Ｌ）のゲート電極は、第２クロック信号ＣＬＫ２の供給を受ける。この第６トランジスタＴ６（Ｌ）はＰ型トランジスタで形成され、第２クロック信号ＣＬＫ２がロー電圧に設定されるときターンオンされる。   The gate electrode of the sixth transistor T6 (L) is supplied with the second clock signal CLK2. The sixth transistor T6 (L) is a P-type transistor, and is turned on when the second clock signal CLK2 is set to a low voltage.

第７トランジスタＴ７（Ｏ）のゲート電極は、第１クロック信号ＣＬＫ１の供給を受ける。この第７トランジスタＴ７（Ｏ）は、Ｎ型トランジスタで形成され、第１クロック信号ＣＬＫ１がハイ電圧に設定されるときターンオンされる。   The gate electrode of the seventh transistor T7 (O) is supplied with the first clock signal CLK1. The seventh transistor T7 (O) is formed of an N-type transistor and is turned on when the first clock signal CLK1 is set to a high voltage.

第８トランジスタＴ８（Ｏ）のゲート電極は、出力端子と電気的に接続される。この第８トランジスタＴ８（Ｏ）は、Ｎ型トランジスタで形成され、出力端子の電圧に応じてターンオンまたはターンオフされる。   The gate electrode of the eighth transistor T8 (O) is electrically connected to the output terminal. The eighth transistor T8 (O) is formed of an N-type transistor and is turned on or off according to the voltage at the output terminal.

また、第６トランジスタＴ６（Ｌ）及び第７トランジスタＴ７（Ｏ）の共通ノードは、第１ノードＮ１と電気的に接続される。   The common node of the sixth transistor T6 (L) and the seventh transistor T7 (O) is electrically connected to the first node N1.

第９トランジスタＴ９（Ｌ）及び第１０トランジスタＴ１０（Ｏ）は、第１電源ＶＤＤと第２電源ＶＳＳの間に直列接続される。   The ninth transistor T9 (L) and the tenth transistor T10 (O) are connected in series between the first power supply VDD and the second power supply VSS.

第９トランジスタＴ９（Ｌ）のゲート電極は、第１ノードＮ１に接続される。この第９トランジスタＴ９（Ｌ）は、Ｐ型トランジスタで形成され、第１ノードＮ１の電圧に応じてターンオンまたはターンオフされる。   The gate electrode of the ninth transistor T9 (L) is connected to the first node N1. The ninth transistor T9 (L) is a P-type transistor, and is turned on or off according to the voltage of the first node N1.

第１０トランジスタＴ１０（Ｏ）のゲート電極は、第１ノードＮ１に接続される。この第１０トランジスタＴ１０（Ｏ）は、Ｎ型トランジスタで形成され、第１ノードＮ１の電圧に応じてターンオンまたはターンオフされる。   The gate electrode of the tenth transistor T10 (O) is connected to the first node N1. The tenth transistor T10 (O) is formed of an N-type transistor, and is turned on or off according to the voltage of the first node N1.

また、第９トランジスタＴ９（Ｌ）及び第１０トランジスタＴ１０（Ｏ）の共通ノードは、出力端子と電気的に接続される。   The common node of the ninth transistor T9 (L) and the tenth transistor T10 (O) is electrically connected to the output terminal.

このようなステージ回路はＰ型トランジスタ及びＮ型トランジスタを含むもので、公知であって使用されている回路である。したがって、動作過程に対する詳細な説明は省略する。   Such a stage circuit includes a P-type transistor and an N-type transistor, and is a known and used circuit. Therefore, a detailed description of the operation process is omitted.

ただし、本願発明のステージ回路は、Ｐ型トランジスタをＬＴＰＳ薄膜トランジスタで形成し、Ｎ型トランジスタを酸化物半導体薄膜トランジスタで形成することを特徴とする。このようにＬＴＰＳ薄膜トランジスタ及び酸化物半導体薄膜トランジスタを用いてステージ回路を実現すると、リーク電流を最小化するとともに、速い駆動速度を確保することができる。   However, the stage circuit of the present invention is characterized in that the P-type transistor is formed of an LTPS thin film transistor and the N-type transistor is formed of an oxide semiconductor thin film transistor. When the stage circuit is realized using the LTPS thin film transistor and the oxide semiconductor thin film transistor in this manner, the leakage current can be minimized and a high driving speed can be secured.

本発明の技術思想は上記好ましい実施例を参照して具体的に述べたが、上記した実施例はその説明のためのものであり、制限するためのものではないことに注意すべきである。また、本発明の技術分野の通常の知識を有する者であれば、本発明の技術思想の範囲内で多様な変形例が可能であることが理解できるだろう。   Although the technical idea of the present invention has been specifically described with reference to the above-described preferred embodiments, it should be noted that the above-described embodiments are illustrative only and are not intended to be limiting. In addition, those skilled in the art of the present invention can understand that various modifications are possible within the scope of the technical idea of the present invention.

上述した発明の権利範囲は添付の特許請求の範囲により定められるものであって、明細書の本文の記載に拘束されず、請求の範囲の均等な範囲に属する変形や変更はすべて本発明の範囲に属する。   The scope of the right of the invention described above is defined by the appended claims, and is not restricted by the description of the text of the specification, and all modifications and changes belonging to the equivalent scope of the claims are within the scope of the present invention. Belonging to.

１１０ 走査駆動部
１２０ データ駆動部
１３０ 画素部
１４０ 画素
１５０ タイミング制御部
１４２、１４４ 画素回路
DESCRIPTION OF SYMBOLS 110 Scan drive part 120 Data drive part 130 Pixel part 140 Pixel 150 Timing control part 142, 144 Pixel circuit

Claims (19)

有機発光ダイオードと、
第１電極が第１ノードに接続され、第２電極が上記有機発光ダイオードのアノード電極に接続されるとともに、前記第１ノードに接続された第１駆動電源から前記有機発光ダイオードを経由して第２駆動電源に流れる電流の量を制御するための第１トランジスタと、
データ線と前記第１ノードの間に接続され、ｉ（ｉは自然数）番目の第１走査線に走査信号が供給されるときにターンオンされる第２トランジスタと、
前記第１トランジスタのゲート電極と第２電極の間に接続され、ｉ番目の第２走査線に走査信号が供給されるときにターンオンされる第３トランジスタと、
前記第１トランジスタのゲート電極と初期化電源の間に接続され、ｉ番目の第３走査線に走査信号が供給されるときにターンオンされる第４トランジスタと、を備え、
前記第１トランジスタはＰ型ＬＴＰＳ薄膜トランジスタに設定され、
前記第３トランジスタ及び前記第４トランジスタはＮ型酸化物半導体薄膜トランジスタに設定されることを特徴とする画素。 An organic light emitting diode;
The first electrode is connected to the first node, the second electrode is connected to the anode electrode of the organic light emitting diode, and the first driving power source connected to the first node is connected to the first node via the organic light emitting diode. A first transistor for controlling the amount of current flowing through the two drive power supplies;
A second transistor connected between the data line and the first node and turned on when a scanning signal is supplied to the i-th first scanning line (i is a natural number);
A third transistor connected between the gate electrode and the second electrode of the first transistor and turned on when a scanning signal is supplied to the i-th second scanning line;
A fourth transistor connected between the gate electrode of the first transistor and the initialization power source and turned on when a scanning signal is supplied to the i-th third scanning line,
The first transistor is a P-type LTPS thin film transistor,
The pixel, wherein the third transistor and the fourth transistor are N-type oxide semiconductor thin film transistors. 前記第２トランジスタは、Ｐ型ＬＴＰＳ薄膜トランジスタに設定されることを特徴とする請求項１に記載の画素。   The pixel according to claim 1, wherein the second transistor is a P-type LTPS thin film transistor. 前記第２トランジスタは、Ｎ型酸化物半導体薄膜トランジスタに設定されることを特徴とする請求項１に記載の画素。   The pixel according to claim 1, wherein the second transistor is an N-type oxide semiconductor thin film transistor. 前記ｉ番目の第１走査線と前記ｉ番目の第２走査線は、同じ走査線であることを特徴とする請求項３に記載の画素。   The pixel according to claim 3, wherein the i-th first scan line and the i-th second scan line are the same scan line. 前記初期化電源と前記有機発光ダイオードのアノード電極との間に接続され、前記第ｉ番目の第１走査線に走査信号が供給されるときにターンオンされる第５トランジスタをさらに備え、
前記第５トランジスタはＰ型ＬＴＰＳ薄膜トランジスタに設定されることを特徴とする請求項１に記載の画素。 A fifth transistor connected between the initialization power source and an anode electrode of the organic light emitting diode and turned on when a scanning signal is supplied to the i-th first scanning line;
The pixel of claim 1, wherein the fifth transistor is a P-type LTPS thin film transistor. 前記初期化電源と、前記有機発光ダイオードのアノード電極との間に接続され、前記第ｉ番目の第２走査線に走査信号が供給されるときにターンオンされる第５トランジスタをさらに備え、
前記第５トランジスタはＮ型酸化物半導体薄膜トランジスタに設定されることを特徴とする請求項１に記載の画素。 A fifth transistor connected between the initialization power source and an anode electrode of the organic light emitting diode and turned on when a scanning signal is supplied to the i-th second scanning line;
The pixel according to claim 1, wherein the fifth transistor is an N-type oxide semiconductor thin film transistor. 前記第１トランジスタの第２電極と、前記有機発光ダイオードのアノード電極との間に接続されるとともに、発光制御線に発光制御信号が供給されるときにターンオフされる第６トランジスタと、
前記第１ノードと前記第１駆動電源の間に接続され、前記発光制御信号が供給されるときにターンオフされる第７トランジスタをさらに備え、
前記第６トランジスタ及び前記第７トランジスタは、Ｐ型ＬＴＰＳ薄膜トランジスタに設定されることを特徴とする請求項１に記載の画素。 A sixth transistor connected between the second electrode of the first transistor and the anode electrode of the organic light emitting diode and turned off when a light emission control signal is supplied to the light emission control line;
A seventh transistor connected between the first node and the first driving power supply and turned off when the light emission control signal is supplied;
The pixel according to claim 1, wherein the sixth transistor and the seventh transistor are P-type LTPS thin film transistors. 有機発光ダイオードと、
第１ノードの電圧に応じて、第１電極に接続された第１駆動電源から前記有機発光ダイオードを経由して第２駆動電源に流れる電流の量を制御するための第１トランジスタと、
前記第１ノードと前記第１トランジスタの第２電極との間に接続され、ｉ番目の第１走査線に走査信号が供給されるときにターンオンされる第２トランジスタと、
前記第１ノードと第２ノードの間に接続されるストレージキャパシタと、
データ線と前記第２ノードの間に接続され、ｉ番目の第２走査線に走査信号が供給されるときにターンオンされる第３トランジスタと、
前記第２ノードと初期化電源の間に接続され、反転発光制御線に反転発光制御信号が供給されるときにターンオフされる第４トランジスタと、を備え、
前記第１トランジスタはＰ型ＬＴＰＳ薄膜トランジスタに設定され、
前記第３トランジスタ及び前記第４トランジスタは、Ｎ型酸化物半導体薄膜トランジスタに設定されることを特徴とする画素。 An organic light emitting diode;
A first transistor for controlling an amount of current flowing from the first driving power source connected to the first electrode to the second driving power source via the organic light emitting diode according to the voltage of the first node;
A second transistor connected between the first node and the second electrode of the first transistor and turned on when a scanning signal is supplied to the i-th first scanning line;
A storage capacitor connected between the first node and the second node;
A third transistor connected between the data line and the second node and turned on when a scan signal is supplied to the i-th second scan line;
A fourth transistor connected between the second node and the initialization power source and turned off when an inverted emission control signal is supplied to the inverted emission control line;
The first transistor is a P-type LTPS thin film transistor,
The pixel, wherein the third transistor and the fourth transistor are set to N-type oxide semiconductor thin film transistors. 前記第２トランジスタは、Ｐ型ＬＴＰＳ薄膜トランジスタに設定されることを特徴とする請求項８に記載の画素。   The pixel according to claim 8, wherein the second transistor is a P-type LTPS thin film transistor. 前記第２トランジスタは、Ｎ型酸化物半導体薄膜トランジスタに設定されることを特徴とする請求項８に記載の画素。   The pixel according to claim 8, wherein the second transistor is an N-type oxide semiconductor thin film transistor. 前記ｉ番目の第１走査線と前記ｉ番目の第２走査線は、同じ走査線であることを特徴とする請求項１０に記載の画素。   The pixel according to claim 10, wherein the i-th first scanning line and the i-th second scanning line are the same scanning line. 前記初期化電源と前記有機発光ダイオードのアノード電極との間に接続され、前記第ｉ番目の第１走査線に走査信号が供給されるときにターンオンされる第５トランジスタをさらに備え、
前記第５トランジスタはＰ型ＬＴＰＳ薄膜トランジスタに設定されることを特徴とする請求項８に記載の画素。 A fifth transistor connected between the initialization power source and an anode electrode of the organic light emitting diode and turned on when a scanning signal is supplied to the i-th first scanning line;
The pixel of claim 8, wherein the fifth transistor is a P-type LTPS thin film transistor. 前記初期化電源と前記有機発光ダイオードのアノード電極との間に接続され、前記第ｉ番目の第２走査線に走査信号が供給されるときにターンオンされる第５トランジスタをさらに備え、
前記第５トランジスタはＮ型酸化物半導体薄膜トランジスタに設定されることを特徴とする請求項８に記載の画素。 A fifth transistor connected between the initialization power source and an anode electrode of the organic light emitting diode and turned on when a scanning signal is supplied to the i-th second scanning line;
The pixel of claim 8, wherein the fifth transistor is an N-type oxide semiconductor thin film transistor. 前記第１トランジスタの第２電極と前記有機発光ダイオードのアノード電極との間に接続され、発光制御線に発光制御信号が供給されるときにターンオフされる第６トランジスタをさらに備え、
前記第６トランジスタはＰ型ＬＴＰＳ薄膜トランジスタに設定され、
前記発光制御信号と前記反転発光制御信号は、互いに反転された信号に設定されることを特徴とする請求項８に記載の画素。 A sixth transistor connected between the second electrode of the first transistor and the anode electrode of the organic light emitting diode and turned off when a light emission control signal is supplied to the light emission control line;
The sixth transistor is a P-type LTPS thin film transistor,
The pixel according to claim 8, wherein the light emission control signal and the inverted light emission control signal are set to signals inverted from each other. 第１電源と前記第１電源より低い電圧に設定される第２電源との間に、直列に接続される第１トランジスタ、第２トランジスタ、第３トランジスタ、及び第４トランジスタと、
前記第１電源と前記第２電源の間に、直列に接続される第５トランジスタ、第６トランジスタ、第７トランジスタ、及び第８トランジスタと、
前記第１電源と前記第２電源の間に、直列に接続される第９トランジスタ及び第１０トランジスタと、を備え、
前記第１トランジスタは、Ｐ型ＬＴＰＳ薄膜トランジスタに設定され、ゲート電極に前段ステージの出力信号またはスタートパルスの供給を受け、
前記第２トランジスタは、Ｐ型ＬＴＰＳ薄膜トランジスタに設定され、ゲート電極に第１クロック信号の供給を受け、
前記第３トランジスタは、Ｎ型酸化物半導体薄膜トランジスタに設定され、ゲート電極に、前記第１クロック信号と同じ周期を有するとともに反転された位相を有する第２クロック信号の供給を受け、
前記第４トランジスタは、Ｎ型酸化物半導体薄膜トランジスタに設定され、ゲート電極に、前記前段ステージの出力信号または前記スタートパルスの供給を受け、
前記第５トランジスタは、Ｐ型ＬＴＰＳ薄膜トランジスタに設定され、ゲート電極が出力端子と接続され、
前記第６トランジスタは、Ｐ型ＬＴＰＳ薄膜トランジスタに設定され、ゲート電極に前記第２クロック信号の供給を受け、
前記第７トランジスタは、Ｎ型酸化物半導体薄膜トランジスタに設定され、ゲート電極に第１クロック信号の供給を受け、
前記第８トランジスタは、Ｎ型酸化物半導体薄膜トランジスタに設定され、ゲート電極が前記出力端子と接続され、
前記第９トランジスタは、Ｐ型ＬＴＰＳ薄膜トランジスタに設定され、ゲート電極が第１ノードと接続され、
前記第１０トランジスタは、Ｎ型酸化物半導体薄膜トランジスタに設定され、ゲート電極が前記第１ノードと接続され、
前記第２トランジスタ及び前記第３トランジスタの共通ノード、及び、前記第６トランジスタ及び前記第７トランジスタの共通ノードは、前記第１ノードと電気的に接続されることを特徴とするステージ回路。 A first transistor, a second transistor, a third transistor, and a fourth transistor connected in series between a first power source and a second power source set to a voltage lower than the first power source;
A fifth transistor, a sixth transistor, a seventh transistor, and an eighth transistor connected in series between the first power source and the second power source;
A ninth transistor and a tenth transistor connected in series between the first power source and the second power source;
The first transistor is set to a P-type LTPS thin film transistor, and the gate electrode is supplied with the output signal or start pulse of the previous stage,
The second transistor is set as a P-type LTPS thin film transistor and receives a first clock signal supplied to a gate electrode;
The third transistor is an N-type oxide semiconductor thin film transistor, and a gate electrode is supplied with a second clock signal having the same period as the first clock signal and having an inverted phase,
The fourth transistor is set to an N-type oxide semiconductor thin film transistor, and the gate electrode receives the output signal of the previous stage or the start pulse.
The fifth transistor is set to a P-type LTPS thin film transistor, the gate electrode is connected to the output terminal,
The sixth transistor is set as a P-type LTPS thin film transistor, and the gate electrode is supplied with the second clock signal.
The seventh transistor is an N-type oxide semiconductor thin film transistor, and receives a first clock signal from a gate electrode.
The eighth transistor is set to an N-type oxide semiconductor thin film transistor, a gate electrode is connected to the output terminal,
The ninth transistor is set as a P-type LTPS thin film transistor, the gate electrode is connected to the first node,
The tenth transistor is an N-type oxide semiconductor thin film transistor, and a gate electrode is connected to the first node.
The stage circuit, wherein a common node of the second transistor and the third transistor and a common node of the sixth transistor and the seventh transistor are electrically connected to the first node. 走査線、発光制御線、及びデータ線と接続されるように位置する画素と、
前記走査線及び前記発光制御線を駆動するための走査駆動部と、
前記データ線を駆動するためのデータ駆動部と、を備え、
前記画素のうちｉ（ｉは自然数）番目の水平ラインに位置した少なくとも１つの画素は、
有機発光ダイオードと、
第１電極が第１ノードに接続され、第２電極が前記有機発光ダイオードのアノード電極に接続されるとともに、前記第１ノードに接続された第１駆動電源から前記有機発光ダイオードを経由して第２駆動電源に流れる電流の量を制御するための第１トランジスタと、
データ線と前記第１ノードの間に接続され、ｉ番目の第１走査線に走査信号が供給されるときにターンオンされる第２トランジスタと、
前記第１トランジスタのゲート電極と第２電極の間に接続され、ｉ番目の第２走査線に走査信号が供給されるときにターンオンされる第３トランジスタと、
前記第１トランジスタのゲート電極と初期化電源の間に接続され、ｉ番目の第３走査線に走査信号が供給されるときにターンオンされる第４トランジスタと、を備え、
前記第１トランジスタはＰ型ＬＴＰＳ薄膜トランジスタに設定され、
前記第３トランジスタ及び前記第４トランジスタは、Ｎ型酸化物半導体薄膜トランジスタに設定されることを特徴とする有機電界発光表示装置。 A pixel positioned to be connected to the scan line, the light emission control line, and the data line;
A scan driver for driving the scan lines and the light emission control lines;
A data driver for driving the data line,
Among the pixels, at least one pixel located on the i-th horizontal line (i is a natural number) is:
An organic light emitting diode;
The first electrode is connected to the first node, the second electrode is connected to the anode electrode of the organic light emitting diode, and the first driving power source connected to the first node is connected to the first node via the organic light emitting diode. A first transistor for controlling the amount of current flowing through the two drive power supplies;
A second transistor connected between the data line and the first node and turned on when a scan signal is supplied to the i-th first scan line;
A third transistor connected between the gate electrode and the second electrode of the first transistor and turned on when a scanning signal is supplied to the i-th second scanning line;
A fourth transistor connected between the gate electrode of the first transistor and the initialization power source and turned on when a scanning signal is supplied to the i-th third scanning line,
The first transistor is a P-type LTPS thin film transistor,
The organic light emitting display as claimed in claim 1, wherein the third transistor and the fourth transistor are N-type oxide semiconductor thin film transistors. 前記画素は、
前記初期化電源と前記有機発光ダイオードのアノード電極との間に接続され、前記第ｉ番目の第２走査線に走査信号が供給されるときにターンオンされる第５トランジスタをさらに備え、
前記第５トランジスタはＮ型酸化物半導体薄膜トランジスタに設定されることを特徴とする請求項１６に記載の有機電界発光表示装置。 The pixel is
A fifth transistor connected between the initialization power source and an anode electrode of the organic light emitting diode and turned on when a scanning signal is supplied to the i-th second scanning line;
The organic light emitting display as claimed in claim 16, wherein the fifth transistor is an N-type oxide semiconductor thin film transistor. 前記画素は、
前記第１トランジスタの第２電極と前記有機発光ダイオードのアノード電極との間に接続され、ｉ番目の発光制御線に発光制御信号が供給されるときにターンオフされる第６トランジスタと、
前記第１ノードと前記第１駆動電源の間に接続され、前記発光制御信号が供給されるときにターンオフされる第７トランジスタをさらに備え、
前記第６トランジスタ及び前記第７トランジスタは、Ｐ型ＬＴＰＳ薄膜トランジスタに設定されることを特徴とする請求項１６に記載の有機電界発光表示装置。 The pixel is
A sixth transistor connected between the second electrode of the first transistor and the anode electrode of the organic light emitting diode and turned off when a light emission control signal is supplied to the i-th light emission control line;
A seventh transistor connected between the first node and the first driving power supply and turned off when the light emission control signal is supplied;
The organic light emitting display as claimed in claim 16, wherein the sixth transistor and the seventh transistor are P-type LTPS thin film transistors. 前記走査駆動部は、前記走査線及び前記発光制御線を駆動するためのステージ回路を備え、
前記ステージ回路のうち少なくとも１つは、
第１電源と前記第１電源より低い電圧に設定される第２電源との間に、直列に接続される第１１トランジスタ、第１２トランジスタ、第１３トランジスタ、及び第１４トランジスタと、
前記第１電源と前記第２電源の間に、直列に接続される第１５トランジスタ、第１６トランジスタ、第１７トランジスタ、及び第１８トランジスタと、
前記第１電源と前記第２電源の間に、直列に接続される第１９トランジスタ及び第２０トランジスタと、を備え、
前記第１１トランジスタは、Ｐ型ＬＴＰＳ薄膜トランジスタに設定され、ゲート電極に前段ステージの出力信号またはスタートパルスの供給を受け、
前記第１２トランジスタは、Ｐ型ＬＴＰＳ薄膜トランジスタに設定され、ゲート電極に第１クロック信号の供給を受け、
前記第１３トランジスタは、Ｎ型酸化物半導体薄膜トランジスタに設定され、ゲート電極に前記第１クロック信号と同じ周期を有し、反転された位相を有する第２クロック信号の供給を受け、
前記第１４トランジスタは、Ｎ型酸化物半導体薄膜トランジスタに設定され、ゲート電極に前記前段ステージの出力信号または前記スタートパルスの供給を受け、
前記第１５トランジスタは、Ｐ型ＬＴＰＳ薄膜トランジスタに設定され、ゲート電極が出力端子と接続され、
前記第１６トランジスタはＰ型ＬＴＰＳ薄膜トランジスタに設定され、ゲート電極に前記第２クロック信号の供給を受け、
前記第１７トランジスタは、Ｎ型酸化物半導体薄膜トランジスタに設定され、ゲート電極に第１クロック信号の供給を受け、
前記第１８トランジスタは、Ｎ型酸化物半導体薄膜トランジスタに設定され、ゲート電極が前記出力端子と接続され、
前記第１９トランジスタは、Ｐ型ＬＴＰＳ薄膜トランジスタに設定され、ゲート電極が第１ノードと接続され、
前記第２０トランジスタは、Ｎ型酸化物半導体薄膜トランジスタに設定され、ゲート電極が前記第１ノードと接続され、
前記第１２トランジスタ及び前記第１３トランジスタの共通ノード、及び、前記第１６トランジスタ及び前記第１７トランジスタの共通ノードは、前記第１ノードと電気的に接続されることを特徴とする請求項１６に記載の有機電界発光表示装置。
The scan drive unit includes a stage circuit for driving the scan line and the light emission control line,
At least one of the stage circuits is
An eleventh transistor, a twelfth transistor, a thirteenth transistor, and a fourteenth transistor connected in series between the first power source and a second power source set to a voltage lower than the first power source;
A fifteenth transistor, a sixteenth transistor, a seventeenth transistor, and an eighteenth transistor connected in series between the first power source and the second power source;
A 19th transistor and a 20th transistor connected in series between the first power supply and the second power supply,
The eleventh transistor is set as a P-type LTPS thin film transistor, and the gate electrode is supplied with the output signal or start pulse of the previous stage,
The twelfth transistor is set as a P-type LTPS thin film transistor and receives a first clock signal supplied to a gate electrode.
The thirteenth transistor is set as an N-type oxide semiconductor thin film transistor, and the gate electrode receives the second clock signal having the same period as the first clock signal and having an inverted phase,
The fourteenth transistor is set to an N-type oxide semiconductor thin film transistor, and the gate electrode receives the output signal of the previous stage or the start pulse,
The fifteenth transistor is set to a P-type LTPS thin film transistor, the gate electrode is connected to the output terminal,
The sixteenth transistor is set as a P-type LTPS thin film transistor, and the gate electrode is supplied with the second clock signal.
The seventeenth transistor is set as an N-type oxide semiconductor thin film transistor, and receives a first clock signal from a gate electrode.
The eighteenth transistor is set to an N-type oxide semiconductor thin film transistor, a gate electrode is connected to the output terminal,
The nineteenth transistor is set as a P-type LTPS thin film transistor, the gate electrode is connected to the first node,
The twentieth transistor is an N-type oxide semiconductor thin film transistor, and a gate electrode is connected to the first node.
The common node of the twelfth transistor and the thirteenth transistor and the common node of the sixteenth transistor and the seventeenth transistor are electrically connected to the first node. Organic electroluminescent display device.
JP2017129588A 2016-07-01 2017-06-30 Pixel and stage circuit and organic electroluminescence display device with this Active JP6993125B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021200028A JP2022043138A (en) 2016-07-01 2021-12-09 Pixel of organic electroluminescent display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160083492A KR102561294B1 (en) 2016-07-01 2016-07-01 Pixel and stage circuit and organic light emitting display device having the pixel and the stage circuit
KR10-2016-0083492 2016-07-01

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021200028A Division JP2022043138A (en) 2016-07-01 2021-12-09 Pixel of organic electroluminescent display device

Publications (2)

Publication Number Publication Date
JP2018005237A true JP2018005237A (en) 2018-01-11
JP6993125B2 JP6993125B2 (en) 2022-01-13

Family

ID=59269861

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2017129588A Active JP6993125B2 (en) 2016-07-01 2017-06-30 Pixel and stage circuit and organic electroluminescence display device with this
JP2021200028A Pending JP2022043138A (en) 2016-07-01 2021-12-09 Pixel of organic electroluminescent display device
JP2023065980A Pending JP2023103232A (en) 2016-07-01 2023-04-13 pixel

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2021200028A Pending JP2022043138A (en) 2016-07-01 2021-12-09 Pixel of organic electroluminescent display device
JP2023065980A Pending JP2023103232A (en) 2016-07-01 2023-04-13 pixel

Country Status (6)

Country Link
US (4) US10381426B2 (en)
EP (3) EP3264408A3 (en)
JP (3) JP6993125B2 (en)
KR (2) KR102561294B1 (en)
CN (1) CN107564468A (en)
TW (1) TWI740972B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020112795A (en) * 2019-01-11 2020-07-27 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． Electronic display provided with intra-pixel and external hybrid compensation

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102561294B1 (en) * 2016-07-01 2023-08-01 삼성디스플레이 주식회사 Pixel and stage circuit and organic light emitting display device having the pixel and the stage circuit
KR20180081196A (en) 2017-01-05 2018-07-16 삼성디스플레이 주식회사 Scan driver and display device including the same
KR20180098442A (en) 2017-02-24 2018-09-04 삼성디스플레이 주식회사 Pixel and organic light emitting display device having the pixel
CN109427310B (en) * 2017-08-31 2020-07-28 京东方科技集团股份有限公司 Shift register unit, driving device, display device and driving method
KR102480481B1 (en) 2017-09-22 2022-12-26 삼성디스플레이 주식회사 Display device and driving method thereof
KR102482575B1 (en) * 2017-10-31 2022-12-28 엘지디스플레이 주식회사 Organic light emitting display device
CN108206008B (en) * 2018-01-11 2019-12-31 京东方科技集团股份有限公司 Pixel circuit, driving method, electroluminescent display panel and display device
KR102637791B1 (en) * 2018-02-13 2024-02-19 삼성디스플레이 주식회사 Display apparatus
KR102575554B1 (en) 2018-04-10 2023-09-08 삼성디스플레이 주식회사 Pixel and display device having the same
CN108564920B (en) * 2018-04-26 2019-11-05 上海天马有机发光显示技术有限公司 A kind of pixel circuit and display device
CN110176213B (en) 2018-06-08 2023-09-26 京东方科技集团股份有限公司 Pixel circuit, driving method thereof and display panel
KR102527847B1 (en) * 2018-06-18 2023-05-03 삼성디스플레이 주식회사 Display apparatus
KR102678548B1 (en) * 2018-06-19 2024-06-26 삼성디스플레이 주식회사 Display device
KR102514242B1 (en) 2018-06-20 2023-03-28 삼성전자주식회사 Pixel and organic light emitting display device comprising the same
KR20190143309A (en) 2018-06-20 2019-12-30 삼성전자주식회사 Pixel and organic light emitting display device comprising the same
KR102641997B1 (en) * 2018-07-09 2024-02-29 삼성디스플레이 주식회사 Display apparatus and method of driving the display apparatus
KR102654591B1 (en) 2018-08-03 2024-04-05 삼성디스플레이 주식회사 Display device and clock and voltage generation circuit
DE112019004175T5 (en) * 2018-08-20 2021-07-29 Sony Semiconductor Solutions Corporation Electro-optical device, electronic device and control method
KR102426708B1 (en) * 2018-09-07 2022-07-29 삼성디스플레이 주식회사 Display apparatus
KR102482335B1 (en) 2018-10-04 2022-12-29 삼성디스플레이 주식회사 Display apparatus, method of driving display panel using the same
KR20200040052A (en) * 2018-10-08 2020-04-17 엘지디스플레이 주식회사 Display device
KR20200040344A (en) 2018-10-08 2020-04-20 삼성디스플레이 주식회사 Display device
KR102583819B1 (en) * 2018-12-18 2023-10-04 삼성디스플레이 주식회사 Display apparatus, method of driving display panel using the same
CN111613181B (en) * 2019-02-23 2022-03-29 华为技术有限公司 Display driving circuit, display module, driving method of display screen and electronic equipment
CN114822377A (en) 2019-02-23 2022-07-29 华为技术有限公司 Display driving circuit, display module, driving method of display screen and electronic equipment
CN109686314B (en) 2019-03-01 2021-01-29 京东方科技集团股份有限公司 Pixel circuit, display substrate and display device
KR20200128289A (en) * 2019-05-02 2020-11-12 삼성디스플레이 주식회사 Display apparatus and method of driving the same
KR102670113B1 (en) 2019-05-07 2024-05-30 삼성디스플레이 주식회사 Pixel circuit and display device including the same
KR20200130546A (en) * 2019-05-08 2020-11-19 삼성디스플레이 주식회사 Pixel, display device including the pixel, and method of driving the display device
KR20200133118A (en) 2019-05-17 2020-11-26 삼성디스플레이 주식회사 Display device
CN110264946A (en) 2019-05-21 2019-09-20 合肥维信诺科技有限公司 Pixel circuit and display device
CN110277060B (en) * 2019-05-21 2021-11-16 合肥维信诺科技有限公司 Pixel circuit and display device
CN112424856B (en) * 2019-06-03 2023-03-14 京东方科技集团股份有限公司 Pixel circuit, driving method of pixel circuit, display device and driving method of display device
CN110223636B (en) * 2019-06-17 2021-01-15 京东方科技集团股份有限公司 Pixel driving circuit, driving method thereof and display device
TWI713011B (en) * 2019-08-27 2020-12-11 友達光電股份有限公司 Pixel circuit
KR20210057277A (en) * 2019-11-11 2021-05-21 삼성디스플레이 주식회사 Pixel of an organic light emitting diode display device, and organic light emitting diode display device
KR102632710B1 (en) * 2019-12-10 2024-02-02 엘지디스플레이 주식회사 Electroluminescent display device having the pixel driving circuit
KR20210081505A (en) 2019-12-23 2021-07-02 삼성디스플레이 주식회사 Display device and driving method thereof
CN113096602A (en) * 2019-12-23 2021-07-09 深圳市柔宇科技股份有限公司 Pixel unit, display panel and electronic device
KR20210099706A (en) 2020-02-04 2021-08-13 삼성디스플레이 주식회사 Pixel and Display device
CN111179841B (en) * 2020-02-28 2021-05-11 京东方科技集团股份有限公司 Pixel compensation circuit, driving method thereof and display device
KR20210149976A (en) * 2020-06-02 2021-12-10 삼성디스플레이 주식회사 Display device
CN111724745B (en) * 2020-07-15 2023-11-28 武汉华星光电半导体显示技术有限公司 Pixel circuit, driving method thereof and display device
CN112365844A (en) * 2020-12-09 2021-02-12 武汉华星光电半导体显示技术有限公司 Pixel driving circuit and display panel
CN112489599B (en) * 2020-12-23 2022-09-27 武汉华星光电半导体显示技术有限公司 AMOLED pixel driving circuit, driving method and display panel
CN112562588A (en) * 2020-12-24 2021-03-26 武汉华星光电半导体显示技术有限公司 Pixel driving circuit and display panel
CN112599097A (en) * 2021-01-06 2021-04-02 武汉华星光电半导体显示技术有限公司 Pixel driving circuit and display panel
KR20220130303A (en) 2021-03-17 2022-09-27 삼성디스플레이 주식회사 Display device
CN113140179B (en) * 2021-04-12 2022-08-05 武汉华星光电半导体显示技术有限公司 Pixel driving circuit, driving method thereof and display panel
WO2022222055A1 (en) * 2021-04-21 2022-10-27 京东方科技集团股份有限公司 Pixel circuit and driving method thereof, and display panel and driving method thereof
GB2615719A (en) 2021-04-26 2023-08-16 Boe Technology Group Co Ltd Pixel circuit, pixel driving method and display device
US20230028312A1 (en) * 2021-04-26 2023-01-26 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel circuit, pixel driving method and display device
CN113436579B (en) * 2021-05-13 2023-09-22 北京大学深圳研究生院 Three-dimensional integrated circuit and manufacturing method thereof
CN113362769A (en) * 2021-06-25 2021-09-07 合肥维信诺科技有限公司 Pixel circuit, gate drive circuit and display panel
KR20230007609A (en) 2021-07-05 2023-01-13 삼성디스플레이 주식회사 Display device
CN115691426A (en) * 2021-07-30 2023-02-03 京东方科技集团股份有限公司 Pixel driving circuit and display panel
CN113690259A (en) * 2021-09-14 2021-11-23 厦门天马显示科技有限公司 Display panel and display device
CN113781961B (en) * 2021-10-27 2023-05-02 京东方科技集团股份有限公司 Pixel circuit, display panel and driving method
CN114141200B (en) * 2021-12-03 2023-03-10 武汉天马微电子有限公司 Display module and leakage current detection method
KR20230129108A (en) 2022-02-28 2023-09-06 삼성디스플레이 주식회사 Display device
KR20230143650A (en) * 2022-04-05 2023-10-13 삼성디스플레이 주식회사 Pixel circuit and display apparatus having the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060271757A1 (en) * 2005-05-24 2006-11-30 Samsung Sdi Co., Ltd. Shift register and organic light emitting display having the same
JP2013101373A (en) * 2008-09-10 2013-05-23 Sharp Corp Display device and driving method thereof
JP2014032379A (en) * 2012-08-02 2014-02-20 Samsung Display Co Ltd Organic light emitting display device
KR101408809B1 (en) * 2013-04-30 2014-07-02 금오공과대학교 산학협력단 Pixel circuit for compensating threshold voltage of organic light emitting diode display device
US20150243220A1 (en) * 2014-02-25 2015-08-27 Lg Display Co., Ltd. Display Backplane and Method of Fabricating the Same
JP2015225104A (en) * 2014-05-26 2015-12-14 株式会社ジャパンディスプレイ Display device
US20160064411A1 (en) * 2014-08-28 2016-03-03 Samsung Display Co., Ltd. Thin film transistor substrate and display apparatus including the same

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100742063B1 (en) 2003-05-26 2007-07-23 가시오게산키 가부시키가이샤 Electric current generation supply circuit and display device
JP4232193B2 (en) * 2003-05-26 2009-03-04 カシオ計算機株式会社 CURRENT GENERATION SUPPLY CIRCUIT AND DISPLAY DEVICE PROVIDED WITH CURRENT GENERATION SUPPLY CIRCUIT
KR101152119B1 (en) * 2005-02-07 2012-06-15 삼성전자주식회사 Display device and driving method thereof
JP4762655B2 (en) 2005-09-28 2011-08-31 株式会社 日立ディスプレイズ Display device
KR100732828B1 (en) * 2005-11-09 2007-06-27 삼성에스디아이 주식회사 Pixel and Organic Light Emitting Display Using the same
US8330492B2 (en) * 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
KR100822205B1 (en) 2006-10-16 2008-04-17 삼성에스디아이 주식회사 Pixel circuit and organic light emitting display device comprising the same
KR100833754B1 (en) * 2007-01-15 2008-05-29 삼성에스디아이 주식회사 Organic light emitting display and driver circuit thereof
JP5235516B2 (en) 2008-06-13 2013-07-10 富士フイルム株式会社 Display device and driving method
KR101048965B1 (en) 2009-01-22 2011-07-12 삼성모바일디스플레이주식회사 Organic electroluminescent display
KR20180094132A (en) * 2009-09-24 2018-08-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Driver circuit, display device including the driver circuit, and electronic appliance including the display device
KR101101070B1 (en) 2009-10-12 2011-12-30 삼성모바일디스플레이주식회사 Organic Light Emitting Display Device
KR101056297B1 (en) * 2009-11-03 2011-08-11 삼성모바일디스플레이주식회사 Pixel and organic light emitting display device having same
KR101127582B1 (en) * 2010-01-04 2012-03-27 삼성모바일디스플레이주식회사 P pixel circuit, organic electro-luminescent display apparatus and controlling method for the same
TWI436335B (en) * 2011-03-17 2014-05-01 Au Optronics Corp Organic light emitting display having threshold voltage compensation mechanism and driving method thereof
KR101870925B1 (en) * 2011-06-30 2018-06-26 삼성디스플레이 주식회사 Pixel and Organic Light Emitting Display Device Using the same
KR101907959B1 (en) * 2011-11-23 2018-12-20 엘지디스플레이 주식회사 Organic light emitting diode display device
TWI441138B (en) * 2011-12-30 2014-06-11 Au Optronics Corp Light emitting diode circuitry, method for driving light emitting diode circuitry and display
KR101869056B1 (en) 2012-02-07 2018-06-20 삼성디스플레이 주식회사 Pixel and organic light emitting display device using the same
KR101911489B1 (en) * 2012-05-29 2018-10-26 삼성디스플레이 주식회사 Organic Light Emitting Display Device with Pixel and Driving Method Thereof
KR20130141153A (en) 2012-06-15 2013-12-26 삼성디스플레이 주식회사 Organic light emitting display device and driving method thereof
KR101918270B1 (en) * 2012-06-28 2019-01-30 삼성디스플레이 주식회사 Pixel circuit, organic light emitting display and method of driving pixel circuit
KR20140024155A (en) 2012-08-20 2014-02-28 삼성디스플레이 주식회사 Pixel and organic light emitting display device using the same
KR101962897B1 (en) 2012-08-30 2019-03-29 삼성디스플레이 주식회사 Pixel and Organic Light Emitting Display Device Using the same
KR20140028921A (en) * 2012-08-31 2014-03-10 삼성디스플레이 주식회사 Pixel and organic light emitting display device using the same
KR101965724B1 (en) * 2012-10-18 2019-04-04 삼성디스플레이 주식회사 Emitting driver for display device, display device and driving method thereof
KR102023598B1 (en) * 2012-11-20 2019-09-23 삼성디스플레이 주식회사 Pixel, display device comprising the same and driving method thereof
KR101992405B1 (en) * 2012-12-13 2019-06-25 삼성디스플레이 주식회사 Pixel and Organic Light Emitting Display Device Using the same
US9501976B2 (en) 2012-12-26 2016-11-22 Shanghai Tianma Micro-electronics Co., Ltd. Pixel circuit for organic light emitting display and driving method thereof, organic light emitting display
KR102046442B1 (en) * 2013-05-09 2019-11-20 삼성디스플레이 주식회사 Organic light emitting display
KR102043980B1 (en) * 2013-05-13 2019-11-14 삼성디스플레이 주식회사 Pixel and organic light emitting display device using the same
KR102048562B1 (en) * 2013-05-13 2019-11-26 삼성디스플레이 주식회사 Organic Light Emitting Display Device and Driving Method Threrof
KR102141238B1 (en) * 2013-05-22 2020-08-06 삼성디스플레이 주식회사 Pixel and Organic Light Emitting Display Device
KR20140140271A (en) * 2013-05-29 2014-12-09 삼성디스플레이 주식회사 Pixel and Organic Light Emitting Display Device Using the same
US9378844B2 (en) * 2013-07-31 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor whose gate is electrically connected to capacitor
KR20150019592A (en) * 2013-08-14 2015-02-25 삼성디스플레이 주식회사 Pixel, pixel driving method, and display device using the same
JP6282823B2 (en) * 2013-09-02 2018-02-21 株式会社ジャパンディスプレイ Driving circuit, display device, and driving method
KR20150040447A (en) * 2013-10-07 2015-04-15 삼성디스플레이 주식회사 Pixel and organic light emitting display device using the same
KR102090189B1 (en) * 2013-11-04 2020-04-16 삼성디스플레이 주식회사 Organic light emitting display device and method for driving the same
KR102081993B1 (en) * 2013-11-06 2020-02-27 삼성디스플레이 주식회사 Organic light emitting display device and method for driving the same
KR102117889B1 (en) * 2013-12-11 2020-06-02 엘지디스플레이 주식회사 Pixel circuit of display device, organic light emitting display device and method for driving thereof
CN104715714B (en) * 2013-12-17 2017-08-04 昆山国显光电有限公司 Image element circuit and its driving method and a kind of active array organic light emitting display device
KR102113650B1 (en) * 2013-12-27 2020-06-03 삼성디스플레이 주식회사 Display device and method for driving thereof
KR102111747B1 (en) * 2014-02-25 2020-05-18 삼성디스플레이 주식회사 Organic light emitting display device
US9489882B2 (en) 2014-02-25 2016-11-08 Lg Display Co., Ltd. Display having selective portions driven with adjustable refresh rate and method of driving the same
US9634038B2 (en) * 2014-02-25 2017-04-25 Lg Display Co., Ltd. Display backplane having multiple types of thin-film-transistors
US9276050B2 (en) 2014-02-25 2016-03-01 Lg Display Co., Ltd. Organic light emitting display device
KR101672091B1 (en) 2014-02-25 2016-11-02 엘지디스플레이 주식회사 Organic emitting display device having multi-type thin film transistor
KR102298336B1 (en) 2014-06-20 2021-09-08 엘지디스플레이 주식회사 Organic Light Emitting diode Display
CN104064149B (en) * 2014-07-07 2016-07-06 深圳市华星光电技术有限公司 Image element circuit, the display floater possessing this image element circuit and display
CN204029330U (en) * 2014-07-22 2014-12-17 京东方科技集团股份有限公司 Pixel-driving circuit, array base palte and display device
KR20160024274A (en) * 2014-08-25 2016-03-04 삼성디스플레이 주식회사 Organic Light Emitting Display Device
CN104575387B (en) * 2015-01-26 2017-02-22 深圳市华星光电技术有限公司 AMOLED pixel driving circuit and method
CN104575386B (en) * 2015-01-26 2017-01-11 深圳市华星光电技术有限公司 AMOLED pixel driving circuit and method
CN104637445B (en) * 2015-02-03 2017-03-08 深圳市华星光电技术有限公司 AMOLED pixel-driving circuit and image element driving method
CN104575393B (en) * 2015-02-03 2017-02-01 深圳市华星光电技术有限公司 AMOLED (active matrix organic light emitting display) pixel driving circuit and pixel driving method
CN104575395B (en) * 2015-02-03 2017-10-13 深圳市华星光电技术有限公司 AMOLED pixel-driving circuits
CN104575394B (en) * 2015-02-03 2017-02-22 深圳市华星光电技术有限公司 AMOLED (active matrix organic light emitting display) pixel driving circuit and pixel driving method
CN104658482B (en) * 2015-03-16 2017-05-31 深圳市华星光电技术有限公司 AMOLED pixel-driving circuits and image element driving method
CN104658483B (en) * 2015-03-16 2017-02-01 深圳市华星光电技术有限公司 AMOLED (Active Matrix Organic Light Emitting Display) pixel driving circuit and method
US10008609B2 (en) * 2015-03-17 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
CN104700778B (en) * 2015-03-27 2017-06-27 深圳市华星光电技术有限公司 AMOLED pixel-driving circuits and image element driving method
CN104680982B (en) * 2015-03-27 2017-03-08 深圳市华星光电技术有限公司 AMOLED pixel-driving circuit and image element driving method
KR102303216B1 (en) * 2015-06-16 2021-09-17 삼성디스플레이 주식회사 Pixel and organic light emitting display device using the same
KR102524459B1 (en) * 2015-08-27 2023-04-25 삼성디스플레이 주식회사 Pixel and driving method thereof
CN105427807A (en) 2016-01-04 2016-03-23 京东方科技集团股份有限公司 Pixel circuit, driving method thereof, display panel and display device
CN105427805B (en) * 2016-01-04 2018-09-14 京东方科技集团股份有限公司 Pixel-driving circuit, method, display panel and display device
CN105679243B (en) * 2016-03-17 2019-01-01 深圳市华星光电技术有限公司 AMOLED pixel-driving circuit and image element driving method
CN105679244B (en) * 2016-03-17 2017-11-28 深圳市华星光电技术有限公司 AMOLED pixel-driving circuits and image element driving method
CN105679250B (en) * 2016-04-06 2019-01-18 京东方科技集团股份有限公司 A kind of pixel circuit and its driving method, array substrate, display panel and display device
CN105702214B (en) * 2016-04-12 2018-03-06 深圳市华星光电技术有限公司 AMOLED pixel-driving circuits and image element driving method
CN105741781B (en) * 2016-04-12 2018-10-26 深圳市华星光电技术有限公司 AMOLED pixel-driving circuits and image element driving method
KR102561294B1 (en) * 2016-07-01 2023-08-01 삼성디스플레이 주식회사 Pixel and stage circuit and organic light emitting display device having the pixel and the stage circuit
KR20180004370A (en) * 2016-07-01 2018-01-11 삼성디스플레이 주식회사 Pixel and stage circuit and organic light emitting display device having the pixel and the stage circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060271757A1 (en) * 2005-05-24 2006-11-30 Samsung Sdi Co., Ltd. Shift register and organic light emitting display having the same
JP2013101373A (en) * 2008-09-10 2013-05-23 Sharp Corp Display device and driving method thereof
JP2014032379A (en) * 2012-08-02 2014-02-20 Samsung Display Co Ltd Organic light emitting display device
KR101408809B1 (en) * 2013-04-30 2014-07-02 금오공과대학교 산학협력단 Pixel circuit for compensating threshold voltage of organic light emitting diode display device
US20150243220A1 (en) * 2014-02-25 2015-08-27 Lg Display Co., Ltd. Display Backplane and Method of Fabricating the Same
JP2015225104A (en) * 2014-05-26 2015-12-14 株式会社ジャパンディスプレイ Display device
US20160064411A1 (en) * 2014-08-28 2016-03-03 Samsung Display Co., Ltd. Thin film transistor substrate and display apparatus including the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020112795A (en) * 2019-01-11 2020-07-27 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． Electronic display provided with intra-pixel and external hybrid compensation
JP7037588B2 (en) 2019-01-11 2022-03-16 アップル インコーポレイテッド Electronic display with in-hybrid pixel and external compensation
US11282462B2 (en) 2019-01-11 2022-03-22 Apple Inc. Electronic display with hybrid in-pixel and external compensation
US11651736B2 (en) 2019-01-11 2023-05-16 Apple Inc. Electronic display with hybrid in-pixel and external compensation
US11887546B2 (en) 2019-01-11 2024-01-30 Apple Inc. Electronic display with hybrid in-pixel and external compensation

Also Published As

Publication number Publication date
JP6993125B2 (en) 2022-01-13
EP3264408A3 (en) 2018-02-28
KR20230117308A (en) 2023-08-08
JP2022043138A (en) 2022-03-15
US20190363148A1 (en) 2019-11-28
US20230029637A1 (en) 2023-02-02
TW201804452A (en) 2018-02-01
US12010873B2 (en) 2024-06-11
US20210175310A1 (en) 2021-06-10
KR102561294B1 (en) 2023-08-01
EP4339931A2 (en) 2024-03-20
CN107564468A (en) 2018-01-09
EP3985655A1 (en) 2022-04-20
US10930724B2 (en) 2021-02-23
EP3264408A2 (en) 2018-01-03
US20180006099A1 (en) 2018-01-04
JP2023103232A (en) 2023-07-26
EP4339931A3 (en) 2024-06-26
US11476315B2 (en) 2022-10-18
TWI740972B (en) 2021-10-01
US10381426B2 (en) 2019-08-13
KR20180004369A (en) 2018-01-11

Similar Documents

Publication Publication Date Title
JP6993125B2 (en) Pixel and stage circuit and organic electroluminescence display device with this
JP7187138B2 (en) Pixel and organic electroluminescence display
US10700146B2 (en) Pixel and organic light-emitting display device having the same
US10559261B2 (en) Electroluminescent display
US11688342B2 (en) Pixel and organic light emitting display device having the pixel
JP7025137B2 (en) A stage that controls the light emission time of the organic electroluminescence display device and an organic electroluminescence display device using this stage.
JP4398413B2 (en) Pixel drive circuit with threshold voltage compensation
US10692440B2 (en) Pixel and organic light emitting display device including the same
JP2017223955A (en) Pixel, organic electric field light emitting display device using the same, and drive method of the same
JP2015025978A (en) Drive circuit, display device, and drive method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211209

R150 Certificate of patent or registration of utility model

Ref document number: 6993125

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150