JP2017525139A - スプリットゲート型パワーデバイスの製造方法 - Google Patents

スプリットゲート型パワーデバイスの製造方法 Download PDF

Info

Publication number
JP2017525139A
JP2017525139A JP2016570830A JP2016570830A JP2017525139A JP 2017525139 A JP2017525139 A JP 2017525139A JP 2016570830 A JP2016570830 A JP 2016570830A JP 2016570830 A JP2016570830 A JP 2016570830A JP 2017525139 A JP2017525139 A JP 2017525139A
Authority
JP
Japan
Prior art keywords
insulating film
split gate
doping
power device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016570830A
Other languages
English (en)
Other versions
JP6310577B2 (ja
Inventor
マオ，ジェンドン
リュウ，レイ
リュウ，ウェイ
リン，ミンジ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Oriental Semiconductor Co Ltd
Original Assignee
Suzhou Oriental Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201510182461.XA external-priority patent/CN104916544B/zh
Priority claimed from CN201510323899.5A external-priority patent/CN104952718B/zh
Application filed by Suzhou Oriental Semiconductor Co Ltd filed Critical Suzhou Oriental Semiconductor Co Ltd
Publication of JP2017525139A publication Critical patent/JP2017525139A/ja
Application granted granted Critical
Publication of JP6310577B2 publication Critical patent/JP6310577B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本発明は半導体パワーデバイスの製造技術分野に属し、特にスプリットゲート型パワーデバイスの製造方法に関する。本発明に係るスプリットゲート型パワーデバイスの製造方法は、エッチングで制御ゲートの凹溝が形成される過程において、横方向のエッチングを増やすことにより、制御ゲートの凹溝の第１の絶縁フィルムの下に位置する横方向凹部を形成し、さらに、第１の導電フィルムを堆積させた後、そのまま第１の絶縁フィルムをマスクとして第１の導電フィルムをエッチングして、制御ゲートを形成することができる。本発明のプロセスは簡単で信頼性が高く、制御しやすく、スプリットゲート型パワーデバイスの歩留まりを大幅に向上することができる。本発明は、特に２５Ｖ−２００Ｖの半導体パワーデバイスの製造に適用される。【選択図】図１５ｂ

Description

本発明は半導体パワーデバイスの製造技術分野に属し、特にスプリットゲート型パワーデバイスの製造方法に関する。
マイクロ電子技術が発展していることにつれて、半導体パワーデバイスは入力インピーダンスが高く、損失が低く、スイッチング速度が速く、二次降伏がなく、安全動作領域が広く、動的性能が良く、前段と結合し大電流化が図られやすく、変換効率が高い等のメリットで、徐々に双極型デバイスの代わりに、現在パワーデバイスの発展の主流となりつつある。スプリットゲート型パワーデバイスは、制御ゲートとドレイン領域との間の寄生容量を低減し、デバイスの動的消費電力を低減しスイッチング速度を向上することができ、半導体パワーデバイスの好ましい構造となっている。従来の代表的なスプリットゲート型パワーデバイスの製造方法は、まず、基板のエピタキシャル層１００に制御ゲートの凹溝を形成し、その後、導電層を堆積してからエッチバックすることにより、制御ゲートの凹溝の両側にそれぞれ、制御ゲート１０５を形成する（図１ａに示す）ことと、次に、絶縁フィルムを堆積してエッチバックすることにより、制御ゲート１０５を被覆し絶縁フィルムのサイドウォール２０１を形成した後、絶縁フィルムのサイドウォール２０１のエッジに沿って、基板のエピタキシャル層をエッチングしてスプリットゲートの凹溝を形成する（図１ｂに示す）こととを含む。
従来の代表的なスプリットゲート型パワーデバイスの製造方法は以下の課題がある。まず、制御ゲート１０５の横方向の幅が狭く、制御ゲートのコンタクト孔のエッチングの難しさを向上し、次に、エッチバックで絶縁フィルムのサイドウォール２０１を形成する過程において、制御ゲート１０５の上に位置する絶縁フィルムのサイドウォール部分がエッチングされやすく、制御ゲート１０５を保護する作用が働きにくいので、スプリットゲート型パワーデバイスの製造プロセスが制御されにくく、歩留まりが低い。
本発明は、従来技術の問題点を解決するためにスプリットゲート型パワーデバイスの製造方法を提供することを目的とし、本発明はスプリットゲート型パワーデバイスの製造プロセスが安定して信頼性が高く、制御しやすく、歩留まりが高いことを保証できる。
本発明に提供されるスプリットゲート型パワーデバイスの製造方法１によれば、以下の基本的なステップ、即ち、
まず、第１のドーピング基板のエピタキシャル層に第１の絶縁フィルムを形成し、第１のフォトリソグラフィを行、その後、前記第１の絶縁フィルムをエッチングして、前記第１の絶縁フィルムに第１の絶縁フィルムの開口を形成するステップ１、
前記第１の絶縁フィルムをマスクとして前記基板のエピタキシャル層をエッチングして、前記基板のエピタキシャル層に制御ゲートの凹溝を形成し、前記制御ゲートの凹溝の両側辺は、前記第１の絶縁フィルムの開口の両側まで延在される第１の絶縁フィルムの下部に沿って、前記第１の絶縁フィルムの下に位置する横方向凹部を形成するステップ２、
前記制御ゲートの凹溝の表面に第２の絶縁フィルムを形成した後、第１の導電フィルムを堆積させ、前記第１の導電フィルムは、少なくとも前記制御ゲートの凹溝の両側且つ前記第１の絶縁フィルムの下に位置する横方向凹部を埋めるステップ３、
前記第１の絶縁フィルムの上に位置する前記第１の導電フィルムがエッチングされ、前記第１の絶縁フィルムの開口のエッジに沿って前記第１の導電フィルムのエッチングを継続して、前記制御ゲートの凹溝の両側に制御ゲートを形成するステップ４、
露出した前記第２の絶縁フィルムをエッチングした後、第３の絶縁フィルムを堆積しエッチバックして、制御ゲートの側壁に第３の絶縁フィルムのサイドウォールを形成した後、前記第３の絶縁フィルムのサイドウォールのエッジに沿って前記基板のエピタキシャル層をエッチングして、スプリットゲートの凹溝を形成するステップ５、
前記スプリットゲートの凹溝の表面に第４の絶縁フィルムを形成するステップ６、
まず、前記第３の絶縁フィルムのサイドウォールをエッチングし、その後、露出した前記制御ゲート表面に第５の絶縁フィルムを形成するステップ７、
第２の導電フィルムを堆積しエッチバックして、前記スプリットゲートの凹溝にスプリットゲートを形成し、前記スプリットゲートの表面が前記基板のエピタキシャル層の表面よりも若干低いステップ８、
まず、前記第１の絶縁フィルムをエッチングし、その後、第２のドーピングのイオン注入を行って、前記基板のエピタキシャル層にチャネル領域を形成した後、第２のフォトリソグラフィと第１のドーピングのイオン注入を行って、前記基板のエピタキシャル層にソース領域を形成するステップ９、
第６の絶縁フィルムを堆積し第３のフォトリソグラフィを行い、コンタクト孔のパターンを形成して、前記第６の絶縁フィルムをエッチングしコンタクト孔を形成した後、第２のドーピングのイオン注入を行い、金属層を堆積させて、オーミックコンタクトを形成するステップ１０、
第４のフォトリソグラフィを行い、前記金属層をエッチングして、ソース電極、制御ゲート電極とスプリットゲート電極をそれぞれ形成するステップ１１
を含む。
上記の本発明に提供されるスプリットゲート型パワーデバイスの製造方法１のさらに好ましい形態としては、以下の通りである。
前記第１の絶縁フィルムの材質はシリカまたは窒化ケイ素である。
前記第３の絶縁フィルムの材質は窒化ケイ素である。
前記第２の絶縁フィルム、第４の絶縁フィルムと第５の絶縁フィルムの材質はいずれもシリカである。
前記第６の絶縁フィルムの材質は石英ガラス、ホウリンケイ酸ガラスまたはリンケイ酸ガラスである。
前記制御ゲートは多結晶シリコンゲートまたは金属ゲートである。
前記第２の導電フィルムの材質は多結晶シリコンである。
前記第１のドーピングはｎ型ドーピングである。前記第２のドーピングはｐ型ドーピングである。
前記第１のドーピングはｐ型ドーピングである。前記第２のドーピングはｎ型ドーピングである。
本発明に提供されるスプリットゲート型パワーデバイスの製造方法２によれば、以下の基本的なステップ、即ち、
まず、第１のドーピング基板のエピタキシャル層に第１の絶縁フィルムを形成し、第１のフォトリソグラフィを行、その後、前記第１の絶縁フィルムをエッチングして、前記第１の絶縁フィルムに第１の絶縁フィルムの開口を形成するステップ１、
前記第１の絶縁フィルムをマスクとして前記基板のエピタキシャル層をエッチングして、前記基板のエピタキシャル層に制御ゲートの凹溝を形成し、前記制御ゲートの凹溝の両側辺は、前記第１の絶縁フィルムの開口の両側まで延在される第１の絶縁フィルムの下部に沿って、前記第１の絶縁フィルムの下に位置する横方向凹部を形成するステップ２、
前記制御ゲートの凹溝の表面に第２の絶縁フィルムを形成した後、第１の導電フィルムを堆積させ、前記第１の導電フィルムは、少なくとも前記制御ゲートの凹溝の両側且つ前記第１の絶縁フィルムの下に位置する横方向凹部を埋めるステップ３、
前記第１の絶縁フィルムの上に位置する前記第１の導電フィルムがエッチングされた後、前記第１の絶縁フィルムの開口のエッジに沿って前記第１の導電フィルムのエッチングを継続して、前記制御ゲートの凹溝の両側に制御ゲートを形成するステップ４、
露出した前記第２の絶縁フィルムをエッチングした後、前記第１の絶縁フィルムをマスクとして前記基板のエピタキシャル層のエッチングを継続して、前記基板のエピタキシャル層の内部にスプリットゲートの凹溝を形成するステップ５、
前記制御ゲート及びスプリットゲートの凹溝の表面に第３の絶縁フィルムを形成するステップ６、
第２の導電フィルムを堆積しエッチバックして、前記スプリットゲートの凹溝にスプリットゲートを形成し、前記スプリットゲートの表面が前記基板のエピタキシャル層の表面よりも若干低いステップ７、
前記第３の絶縁フィルムと第１の絶縁フィルムをそれぞれエッチングした後、第２のドーピングのイオン注入を行って、前記基板のエピタキシャル層にチャネル領域を形成するステップ８、
第２のフォトリソグラフィが行われた後、第１のドーピングのイオン注入を行って、前記基板のエピタキシャル層にソース領域を形成するステップ９、
第４の絶縁フィルムが堆積されて、第３のフォトリソグラフィが行われた後、前記第４の絶縁フィルムをエッチングしコンタクト孔を形成した後、第２のドーピングのイオン注入を行い金属層が堆積され、オーミックコンタクトを形成するステップ１０、
第４のフォトリソグラフィが行われた後、前記金属層をエッチングして、ソース電極、制御ゲート電極とスプリットゲート電極をそれぞれ形成するステップ１１
を含む。
上記本発明に提供されるスプリットゲート型パワーデバイスの製造方法２のさらに好ましい形態としては、以下の通りである。
前記第１の絶縁フィルムの材質はシリカまたは窒化ケイ素である。
前記第２の絶縁フィルムの材質はシリカである。
前記第３の絶縁フィルムの材質はシリカであり、その厚さ範囲は２００ｎｍ−１０００ｎｍである。
前記第４の絶縁フィルムの材質は石英ガラス、ホウリンケイ酸ガラスまたはリンケイ酸ガラスである。
前記制御ゲートは多結晶シリコンゲートまたは金属ゲートである。
前記第２の導電フィルムの材質は多結晶シリコンである。
前記第１のドーピングはｎ型ドーピングである。前記第２のドーピングはｐ型ドーピングである。
前記第１のドーピングはｐ型ドーピングであり、前記第２のドーピングはｎ型ドーピングである。
本発明は従来の技術に比べ、以下の著しいメリットがある。
トレンチ式スプリットゲート型パワーデバイスに適用される第１種の形態として、本発明に提供されるスプリットゲート型パワーデバイスの製造方法１は、エッチングで制御ゲートの凹溝が形成される過程において、横方向のエッチングを増やすことにより、制御ゲートの凹溝の第１の絶縁フィルムの下に位置する横方向凹部部分を形成し、さらに、第１の導電フィルムを堆積させた後、そのまま第１の絶縁フィルムをマスクとして第１の導電フィルムをエッチングして、制御ゲートを形成することができるので、プロセス全体は簡単で信頼性が高く、制御しやすく、トレンチ式パワーデバイスの歩留まりを大幅に向上することができる。
トレンチ式スプリットゲート型パワーデバイスに適用される第２種の形態として、本発明に提供されるスプリットゲート型パワーデバイスの製造方法２は、エッチング制御ゲートを形成した後、そのまま第１の絶縁フィルムをマスクとして基板のエピタキシャル層をエッチングして、スプリットゲートの凹溝を形成し、前記エッチング過程において、制御ゲートの一部がエッチングされるので、制御ゲートの幅が小さくなり、制御ゲート電極のコンタクト孔のエッチング精度に対する要求が向上する。スプリットゲートの凹溝が形成された後、制御ゲートとスプリットゲートの凹溝の表面を被覆するように、そのまま厚い第３の絶縁フィルムを堆積させ、制御ゲート電極のコンタクト孔のアライメントのずれによる影響を低減し、制御ゲート電極のコンタクト孔のエッチング精度の要求を低減することができるので、プロセス全体は簡単で信頼性が高く、制御しやすく、スプリットゲート型パワーデバイスの歩留まりを大幅に向上することができる。
本発明に提供されるスプリットゲート型パワーデバイスの製造方法１と２は、特に２５Ｖ−２００Ｖの半導体パワーデバイスの製造に適用されるものである。
図１ａと図１ｂは従来技術のトレンチ式スプリットゲート型パワーデバイスの製造方法の部分的なプロセスフローの模式図である。
図２から図１０は本発明に提供されるスプリットゲート型パワーデバイスの製造方法１の実施例のプロセスフローの模式図である。
図１１から図１５は本発明に提供されるスプリットゲート型パワーデバイスの製造方法２の実施例のプロセスフローの模式図である。
以下には添付図面と実施例を参照しながら本発明の実施の形態をさらに詳しく説明する。
説明の便宜上、添付図面には層と領域の厚さを拡大して示したが、それらは実際のサイズを表すものではない。示される添付図面は完全にデバイスの実際のサイズを正確に反映するものではないが、領域と組成構造との相互位置、特に組成構造間の上下と隣接関係を完全に反映している。以下に述べられる本発明の実施例は添付図面に示す領域の特定形状のみに限定されるものではなく、得られた形状、例えば製造によるばらつき等を含むものとする。
図２から図１０は本発明に提供されるスプリットゲート型パワーデバイスの製造方法１の実施例のプロセスを示す。具体的なステップは以下のことを含む。
まず、図２に示すように、まず、第１のドーピングのドレイン領域３００の上に第１のドーピング基板のエピタキシャル層３０１を形成した後、基板のエピタキシャル層３０１の上に第１の絶縁フィルム４００を形成し、その後、第１のフォトリソグラフィプロセスを行い制御ゲートの凹溝の位置を決め、次に第１の絶縁フィルム４００をエッチングして、第１の絶縁フィルム４００の内部に第１の絶縁フィルムの開口４１０を形成する。
前記第１の絶縁フィルム４００の材質はシリカまたは窒化ケイ素であってもよく、シリカと窒化ケイ素の積層体、例えばＯＮＯ構造の絶縁フィルム（順に積み重ねられる第１の酸化層と、第２の窒化層と、第３の酸化層とを含む）であってもよい。
次に、図３に示すように、第１の絶縁フィルム４００をマスクとして基板のエピタキシャル層３０１をエッチングして、基板のエピタキシャル層３０１に制御ゲートの凹溝５００を形成する。当該ステップのエッチングプロセスにおいて、横方向のエッチングを増やすことにより、制御ゲートの凹溝５００の第１の絶縁フィルム４００の下に位置する横方向凹部を形成でき、前記横方向凹部の横方向の幅はａである。
次に、図４に示すように、まず、制御ゲートの凹溝の表面に第２の絶縁フィルム３０２を形成し、その後、第１の導電フィルム６００を堆積させ、第１の導電フィルム６００は少なくとも制御ゲートの凹溝５００の両側且つ第１の絶縁フィルム４００の下に位置する横方向凹部を埋めるべきである。本実施例では、第１の導電フィルム６００は制御ゲートの凹溝５００を埋める。
第２の絶縁フィルム３０２の材質はシリカであることが好ましく、第１の導電フィルム６００の材質は多結晶シリコンもしくは金属である。
次に、図５に示すように、まず、第１の絶縁フィルム４００の上の第１の導電フィルム６００をエッチングし、その後、第１の絶縁フィルムの開口４１０のエッジに沿って第１の導電フィルム６００のエッチングを継続して、制御ゲートの凹溝の両側にそれぞれ、横方向の幅がａである制御ゲート３０３を形成し、制御ゲート３０３の横方向の幅ａは後の制御ゲートのコンタクト孔を形成できるべきであり、小さすぎると、制御ゲートのコンタクト孔の形成に影響する。
図６に示すように、まず、露出した前記第２の絶縁フィルム３０２をエッチングし、その後、第３の絶縁フィルムを堆積しエッチバックして、露出した制御ゲート３０３の側壁に第３の絶縁フィルムのサイドウォール４０１を形成した後、第３の絶縁フィルムのサイドウォール４０１のエッジに沿って、基板のエピタキシャル層３０１をエッチングしてスプリットゲートの凹溝を形成する。前記第３の絶縁フィルムのサイドウォール４０１の材質は窒化ケイ素であることが好ましい。
上記ステップにおいて、スプリットゲートの凹溝は第３の絶縁フィルムのサイドウォール４０１をマスクとしてセルフアライメントされて、エッチングされた基板のエピタキシャル層３０１から形成されるものであり、制御ゲートの凹溝とスプリットゲートの凹溝のエッチングは、制御ゲートの凹溝をエッチングするための１枚のマスクブランクスのみを用いたので、デバイス加工の複雑度とコストが低減された。
次に、図７に示すように、まず、スプリットゲートの凹溝の表面に第４の絶縁フィルム３０４を形成し、前記第４の絶縁フィルム３０４の材質はシリカであることが好ましい。その後、図８に示すように、第３の絶縁フィルムのサイドウォール４０１をエッチングして、露出した制御ゲート３０３の表面に第５の絶縁フィルム３０５を形成し、第５の絶縁フィルム３０５の材質はシリカであることが好ましい。
次に、図９に示すように、形成される構造を被覆し第２の導電フィルムを堆積しエッチバックして、スプリットゲートの凹溝にスプリットゲート３０６を形成し、前記スプリットゲート３０６の表面は基板のエピタキシャル層３０１の表面よりも若干低いべきであり、その材質はドープされる多結晶シリコンであることが好ましい。
次に、図１０に示すように、まず、第１の絶縁フィルム４００をエッチングし、その後、基板のエピタキシャル層３０１の表面を修復するための薄い酸化層３０７を酸化により形成させる。次に第２のドーピングのイオン注入を行って、基板のエピタキシャル層３０１にチャネル領域３０８を形成し、前記チャネル領域３０８の底部は制御ゲートの凹溝の底に位置することが好ましい。その後、第２のフォトリソグラフィプロセスを行い、ソース領域の位置を決め、さらに第１のドーピングのイオン注入を行って、基板のエピタキシャル層３０１にソース領域３０９を形成した後、形成される構造を被覆して第６の絶縁フィルム３１０を堆積させ、さらに第３のフォトリソグラフィプロセスを行い、コンタクト孔のパターンを形成してから、第６の絶縁フィルム３１０をエッチングしてコンタクト孔を形成する。最後に、第２のドーピングのイオン注入を行い、金属層３１１を堆積させて、オーミックコンタクトを形成する。ただし、第６の絶縁フィルム３１０の材質は石英ガラス、ホウリンケイ酸ガラスまたはリンケイ酸ガラスである。
本発明に係る前記の第２のドーピングと第１のドーピングは反対であり、すなわち、第１のドーピングがｎ型ドーピングであると、第２のドーピングがｐ型ドーピングであり、もしくは、第１のドーピングがｐ型ドーピングであると、第２のドーピングがｎ型ドーピングである。
最後に、第４のフォトリソグラフィを行い、金属層をエッチングして、ソース電極、制御ゲート電極とスプリットゲート電極をそれぞれ形成する。
好ましくは、ドレイン領域３００は前記ソース電極、制御ゲート電極とスプリットゲート電極が形成された後、イオン注入より基板のエピタキシャル層３０１に形成され、その後、さらに金属層が堆積されてドレイン電極が形成されてもよい。
図１１から図１５は本発明に提供されるスプリットゲート型パワーデバイスの製造方法２の実施例のプロセスを示す。具体的なステップは以下のことを含む。
まず、図２と図３に示す方法に従い、まず、基板のエピタキシャル層３０１の内部に制御ゲートの凹溝５００を形成して、制御ゲートの凹溝の表面に第２の絶縁フィルム３０２を形成し、その後、形成される構造を被覆して第１の導電フィルム６００を堆積させ、また、図１１に示すように、前記第１の導電フィルム６００は少なくとも制御ゲートの凹溝５００の両側且つ第１の絶縁フィルム４００の下に位置する横方向凹部を埋めるべきである。
前記第２の絶縁フィルム３０２の材質はシリカであることが好ましく、その厚さ範囲は１０ｎｍ−５０ｎｍである。第１の導電フィルム６００の材質は多結晶シリコンもしくは金属である。
次に、図１２に示すように、まず、第１の絶縁フィルム４００の上の第１の導電フィルム６００をエッチングし、その後、第１の絶縁フィルムの開口４１０のエッジに沿って第１の導電フィルム６００のエッチングを継続して、制御ゲートの凹溝の両側にそれぞれ、横方向の幅がａである制御ゲート３０３を形成した後、露出した第２の絶縁フィルム３０２をエッチングし、第１の絶縁フィルム４００をマスクとして、制御ゲート３０３のエッジに沿って基板のエピタキシャル層３０１をエッチングして、スプリットゲートの凹溝を形成する。
次に、図１３に示すように、制御ゲート３０３とスプリットゲートの凹溝の表面を被覆する第３の絶縁フィルム３０４を堆積させる。第３の絶縁フィルム３０４の材質はシリカであることが好ましく、その厚さはスプリットゲートの凹溝の幅の半分よりも小さくないべきであり、好ましくは２００ｎｍ−１０００ｎｍである。
次に、図１４に示すように、形成される構造を被覆し第２の導電フィルムを堆積しエッチバックして、スプリットゲートの凹溝にスプリットゲート３０６を形成し、前記スプリットゲート３０６の表面位置は基板のエピタキシャル層３０１の表面位置よりも若干低いべきであり、その材質はドーピングの多結晶シリコンであることが好ましい。
最後に、図１５ａと図１５ｂに示すように、まず、露出した第３の絶縁フィルム３０４と第１の絶縁フィルム４００をエッチングさせ、次に、基板のエピタキシャル層３０１の表面を修復するための薄い酸化層３０７を酸化により形成。次に、さらに、第２のドーピングのイオン注入を行って、基板のエピタキシャル層３０１にチャネル領域３０８を形成し、当該チャネル領域３０８の底部は制御ゲートの凹溝の底に位置することが好ましい。その後、第２のフォトリソグラフィプロセスを行い、ソース領域の位置を決め、さらに第１のドーピングのイオン注入を行って、基板のエピタキシャル層３０１にソース領域３０９を形成する。その後、形成される構造を被覆して第４の絶縁フィルム３１０を堆積させ、前記第４の絶縁フィルム３１０の材質は石英ガラス、ホウリンケイ酸ガラスまたはリンケイ酸ガラスである。次に第３のフォトリソグラフィプロセスを行い、コンタクト孔のパターンを形成した後、前記第４の絶縁フィルム３１０をエッチングしてコンタクト孔を形成する。その後、第２のドーピングのイオン注入を行い、金属層３１１を堆積させて、オーミックコンタクトを形成する。
図１５ａにはソース電極コンタクト孔におけるオーミックコンタクト構造を示し、図１５ｂには制御ゲート電極のコンタクト孔におけるオーミックコンタクト構造を示す。本発明で得られたスプリットゲート型パワーデバイスのスプリットゲートと制御ゲートとの間の第４の絶縁フィルム３０４の厚さが厚いので、制御ゲート電極のコンタクト孔がアライメントのずれにより第４の絶縁フィルム３０４に位置しても、デバイスの信頼性に影響することなく、制御ゲート電極のコンタクト孔のアライメントのずれのデバイスの信頼性への影響を低減して、プロセスの難さも低減した。
本発明の実施の形態において言及されていない説明はこの分野での周知の技術に属するものであり、周知の技術を参照し実施することができる。
複数の検証試験から、本発明は、望ましい試用効果が得られたことが確認される。
以上の実施の形態において言及されている実施例は、本発明に提供されるスプリットゲート型パワーデバイスの製造方法の技術的思想への具体的なサポートであるが、本発明の保護範囲を限定することができない。本発明に提供される技術思想に従い、本発明の技術形態に基づいて為されたいかなる同等な変化または等価の変更は、すべて本発明の技術形態の保護範囲に属するものである。

Claims (18)

  1. 以下の基本的なステップ、即ち、
    まず、第１のドーピング基板のエピタキシャル層に第１の絶縁フィルムを形成し、第１のフォトリソグラフィを行、その後、前記第１の絶縁フィルムをエッチングして、前記第１の絶縁フィルムに第１の絶縁フィルムの開口を形成するステップ１、
    前記第１の絶縁フィルムをマスクとして前記基板のエピタキシャル層をエッチングして、前記基板のエピタキシャル層に制御ゲートの凹溝を形成し、前記制御ゲートの凹溝の両側辺は、前記第１の絶縁フィルムの開口の両側まで延在される第１の絶縁フィルムの下部に沿って、前記第１の絶縁フィルムの下に位置する横方向凹部を形成するステップ２、
    前記制御ゲートの凹溝の表面に第２の絶縁フィルムを形成した後、第１の導電フィルムを堆積させ、前記第１の導電フィルムは、少なくとも前記制御ゲートの凹溝の両側且つ前記第１の絶縁フィルムの下に位置する横方向凹部を埋めるステップ３、
    前記第１の絶縁フィルムの上に位置する前記第１の導電フィルムがエッチングされ、前記第１の絶縁フィルムの開口のエッジに沿って前記第１の導電フィルムのエッチングを継続して、前記制御ゲートの凹溝の両側に制御ゲートを形成するステップ４、
    露出した前記第２の絶縁フィルムをエッチングし、第３の絶縁フィルムを堆積しエッチバックして、制御ゲートの側壁に第３の絶縁フィルムのサイドウォールを形成した後、前記第３の絶縁フィルムのサイドウォールのエッジに沿って前記基板のエピタキシャル層をエッチングして、スプリットゲートの凹溝を形成するステップ５、
    前記スプリットゲートの凹溝の表面に第４の絶縁フィルムを形成するステップ６、
    まず、前記第３の絶縁フィルムのサイドウォールをエッチングし、その後、露出した前記制御ゲート表面に第５の絶縁フィルムを形成するステップ７、
    第２の導電フィルムを堆積しエッチバックして、前記スプリットゲートの凹溝にスプリットゲートを形成し、前記スプリットゲートの表面が前記基板のエピタキシャル層の表面よりも若干低いステップ８、
    まず、前記第１の絶縁フィルムをエッチングし、第２のドーピングのイオン注入を行って、前記基板のエピタキシャル層にチャネル領域を形成し、その後、第２のフォトリソグラフィと第１のドーピングのイオン注入を行って、前記基板のエピタキシャル層にソース領域を形成するステップ９、
    コンタクト孔のパターンを形成するように第６の絶縁フィルムを堆積し第３のフォトリソグラフィを行い、前記第６の絶縁フィルムをエッチングしコンタクト孔を形成した後、第２のドーピングのイオン注入を行い、金属層を堆積させて、オーミックコンタクトを形成するステップ１０、
    第４のフォトリソグラフィが行われた後、前記金属層をエッチングして、ソース電極、制御ゲート電極とスプリットゲート電極をそれぞれ形成するステップ１１、
    を含むことを特徴とする、スプリットゲート型パワーデバイスの製造方法。
  2. 前記第１の絶縁フィルムの材質はシリカまたは窒化ケイ素であることを特徴とする、請求項１に記載のスプリットゲート型パワーデバイスの製造方法。
  3. 前記第３の絶縁フィルムの材質は窒化ケイ素であることを特徴とする、請求項１に記載のスプリットゲート型パワーデバイスの製造方法。
  4. 前記第２の絶縁フィルム、第４の絶縁フィルムと第５の絶縁フィルムの材質はいずれもシリカであることを特徴とする、請求項１に記載のスプリットゲート型パワーデバイスの製造方法。
  5. 前記第６の絶縁フィルムの材質は石英ガラス、ホウリンケイ酸ガラスまたはリンケイ酸ガラスであることを特徴とする、請求項１に記載のスプリットゲート型パワーデバイスの製造方法。
  6. 前記制御ゲートは多結晶シリコンゲートまたは金属ゲートであることを特徴とする、請求項１に記載のスプリットゲート型パワーデバイスの製造方法。
  7. 前記第２の導電フィルムの材質は多結晶シリコンであることを特徴とする、請求項１に記載のスプリットゲート型パワーデバイスの製造方法。
  8. 前記第１のドーピングはｎ型ドーピングであり、前記第２のドーピングはｐ型ドーピングであることを特徴とする、請求項１に記載のスプリットゲート型パワーデバイスの製造方法。
  9. 前記第１のドーピングはｐ型ドーピングであり、前記第２のドーピングはｎ型ドーピングであることを特徴とする、請求項１に記載のスプリットゲート型パワーデバイスの製造方法。
  10. 以下の基本的なステップ、即ち、
    まず、第１のドーピング基板のエピタキシャル層に第１の絶縁フィルムを形成し、第１のフォトリソグラフィを行い、その後、前記第１の絶縁フィルムをエッチングして、前記第１の絶縁フィルムに第１の絶縁フィルムの開口を形成するステップ１、
    前記第１の絶縁フィルムをマスクとして前記基板のエピタキシャル層をエッチングして、前記基板のエピタキシャル層に制御ゲートの凹溝を形成し、前記制御ゲートの凹溝の両側辺は、前記第１の絶縁フィルムの開口の両側まで延在される第１の絶縁フィルムの下部に沿って、前記第１の絶縁フィルムの下に位置する横方向凹部を形成するステップ２、
    前記制御ゲートの凹溝の表面に第２の絶縁フィルムを形成した後、第１の導電フィルムを堆積させ、前記第１の導電フィルムは、少なくとも前記制御ゲートの凹溝の両側且つ前記第１の絶縁フィルムの下に位置する横方向凹部を埋めるステップ３、
    前記第１の絶縁フィルムの上に位置する前記第１の導電フィルムがエッチングされた後、前記第１の絶縁フィルムの開口のエッジに沿って前記第１の導電フィルムのエッチングを継続して、前記制御ゲートの凹溝の両側に制御ゲートを形成するステップ４、
    露出した前記第２の絶縁フィルムをエッチングした後、前記第１の絶縁フィルムをマスクとして前記基板のエピタキシャル層のエッチングを継続して、前記基板のエピタキシャル層の内部にスプリットゲートの凹溝を形成するステップ５、
    前記制御ゲート及びスプリットゲートの凹溝の表面に第３の絶縁フィルムを形成するステップ６、
    第２の導電フィルムを堆積しエッチバックして、前記スプリットゲートの凹溝にスプリットゲートを形成し、前記スプリットゲートの表面が前記基板のエピタキシャル層の表面よりも若干低いステップ７、
    前記第３の絶縁フィルムと第１の絶縁フィルムをそれぞれエッチングした後、第２のドーピングのイオン注入を行って、前記基板のエピタキシャル層にチャネル領域を形成するステップ８、
    第２のフォトリソグラフィが行われた後、第１のドーピングのイオン注入を行って、前記基板のエピタキシャル層にソース領域を形成するステップ９、
    第４の絶縁フィルムを堆積させ、第３のフォトリソグラフィを行って、前記第４の絶縁フィルムをエッチングしコンタクト孔を形成した後、第２のドーピングのイオン注入を行い、金属層を堆積させて、オーミックコンタクトを形成するステップ１０、
    第４のフォトリソグラフィが行われた後、前記金属層をエッチングして、ソース電極、制御ゲート電極とスプリットゲート電極をそれぞれ形成するステップ１１、
    を含むことを特徴とする、スプリットゲート型パワーデバイスの製造方法。
  11. 前記第１の絶縁フィルムの材質はシリカまたは窒化ケイ素であることを特徴とする、請求項１０に記載のスプリットゲート型パワーデバイスの製造方法。
  12. 前記第２の絶縁フィルムの材質はシリカであることを特徴とする、請求項１０に記載のスプリットゲート型パワーデバイスの製造方法。
  13. 前記第３の絶縁フィルムの材質はシリカであり、その厚さ範囲は２００ｎｍ−１０００ｎｍであることを特徴とする、請求項１０に記載のスプリットゲート型パワーデバイスの製造方法。
  14. 前記第４の絶縁フィルムの材質は石英ガラス、ホウリンケイ酸ガラスまたはリンケイ酸ガラスであることを特徴とする、請求項１０に記載のスプリットゲート型パワーデバイスの製造方法。
  15. 前記制御ゲートは多結晶シリコンゲートまたは金属ゲートであることを特徴とする、請求項１０に記載のスプリットゲート型パワーデバイスの製造方法。
  16. 前記第２の導電フィルムの材質は多結晶シリコンであることを特徴とする、請求項１０に記載のスプリットゲート型パワーデバイスの製造方法。
  17. 前記第１のドーピングはｎ型ドーピングであり、前記第２のドーピングはｐ型ドーピングであることを特徴とする、請求項１０に記載のスプリットゲート型パワーデバイスの製造方法。
  18. 前記第１のドーピングはｐ型ドーピングであり、前記第２のドーピングはｎ型ドーピングであることを特徴とする、請求項１０に記載のスプリットゲート型パワーデバイスの製造方法。

JP2016570830A 2015-04-17 2016-03-15 スプリットゲート型パワーデバイスの製造方法 Active JP6310577B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201510182461.XA CN104916544B (zh) 2015-04-17 2015-04-17 一种沟槽式分栅功率器件的制造方法
CN201510182461.X 2015-04-17
CN201510323899.5A CN104952718B (zh) 2015-06-12 2015-06-12 一种分栅功率器件的制造方法
CN201510323899.5 2015-06-12
PCT/CN2016/076432 WO2016165516A1 (zh) 2015-04-17 2016-03-15 分栅功率器件的制造方法

Publications (2)

Publication Number Publication Date
JP2017525139A true JP2017525139A (ja) 2017-08-31
JP6310577B2 JP6310577B2 (ja) 2018-04-11

Family

ID=57126977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016570830A Active JP6310577B2 (ja) 2015-04-17 2016-03-15 スプリットゲート型パワーデバイスの製造方法

Country Status (5)

Country Link
US (1) US9673299B2 (ja)
JP (1) JP6310577B2 (ja)
KR (1) KR101812440B1 (ja)
DE (1) DE112016000050B4 (ja)
WO (1) WO2016165516A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI731753B (zh) * 2020-07-21 2021-06-21 新唐科技股份有限公司 半導體結構及其形成方法
US11677011B2 (en) * 2020-12-18 2023-06-13 Omnivision Technologies, Inc. Fabrication process of vertical-channel, silicon, field-effect transistors
KR20220107451A (ko) 2021-01-25 2022-08-02 주식회사 엑사이트 가속도 및 각속도 또는 아이엠유센서를 이용한 가공 송전선로 이도 추정 방법
KR20220107456A (ko) 2021-01-25 2022-08-02 주식회사 엑사이트 실시간 측위 시스템 기술을 이용한 가공 송전선로 이도 측정 방법
CN113078066B (zh) * 2021-03-30 2023-05-26 电子科技大学 一种分离栅功率mosfet器件的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030080378A1 (en) * 2001-10-29 2003-05-01 Markus Zundel Semiconductor component, trench structure transistor, trench MOSFET, IGBT, and field-plate transistor
JP2006080110A (ja) * 2004-09-07 2006-03-23 Toshiba Corp 絶縁ゲート型半導体装置
JP2007165380A (ja) * 2005-12-09 2007-06-28 Toshiba Corp 半導体装置及びその製造方法
JP2012060189A (ja) * 2006-10-03 2012-03-22 Power Integrations Inc 高電圧ｆｅｔ用ゲートエッチング方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6155957A (ja) 1984-08-27 1986-03-20 Toshiba Corp 半導体記憶装置
JP5221976B2 (ja) 2008-02-19 2013-06-26 株式会社日立製作所 半導体装置及びその製造方法
KR101024734B1 (ko) * 2008-10-06 2011-03-24 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
CN103681850B (zh) * 2012-09-13 2016-07-20 台湾积体电路制造股份有限公司 功率mosfet及其形成方法
CN104952718B (zh) * 2015-06-12 2017-09-05 苏州东微半导体有限公司 一种分栅功率器件的制造方法
CN104916544B (zh) * 2015-04-17 2017-09-05 苏州东微半导体有限公司 一种沟槽式分栅功率器件的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030080378A1 (en) * 2001-10-29 2003-05-01 Markus Zundel Semiconductor component, trench structure transistor, trench MOSFET, IGBT, and field-plate transistor
JP2006080110A (ja) * 2004-09-07 2006-03-23 Toshiba Corp 絶縁ゲート型半導体装置
JP2007165380A (ja) * 2005-12-09 2007-06-28 Toshiba Corp 半導体装置及びその製造方法
JP2012060189A (ja) * 2006-10-03 2012-03-22 Power Integrations Inc 高電圧ｆｅｔ用ゲートエッチング方法

Also Published As

Publication number Publication date
KR20160146988A (ko) 2016-12-21
DE112016000050T5 (de) 2017-02-02
JP6310577B2 (ja) 2018-04-11
DE112016000050B4 (de) 2021-11-25
KR101812440B1 (ko) 2017-12-26
US20170062586A1 (en) 2017-03-02
WO2016165516A1 (zh) 2016-10-20
US9673299B2 (en) 2017-06-06

Similar Documents

Publication Publication Date Title
JP6310577B2 (ja) スプリットゲート型パワーデバイスの製造方法
CN104733531B (zh) 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet
CN104952718B (zh) 一种分栅功率器件的制造方法
US9698248B2 (en) Power MOS transistor and manufacturing method therefor
TW201503366A (zh) 溝渠式功率半導體元件及其製作方法
TWI421923B (zh) 具有源極溝槽之溝槽式功率半導體元件的製造方法
CN104347422A (zh) 带静电释放保护电路的沟槽式mos晶体管的制造方法
CN103151310B (zh) 深沟槽功率mos器件及其制造方法
CN104779166A (zh) 一种沟槽式分栅功率器件及其制造方法
CN104916544A (zh) 一种沟槽式分栅功率器件的制造方法
CN103681315A (zh) 埋层的形成方法
CN114361251A (zh) 一种***栅功率mos器件的制备方法
CN110718452A (zh) 碳化硅器件及其制造方法
CN104103693A (zh) 一种u形沟槽的功率器件及其制造方法
CN112133750B (zh) 深沟槽功率器件及其制备方法
WO2021114437A1 (zh) 沟槽型场效应晶体管结构及其制备方法
KR20040002204A (ko) 반도체 소자 및 그 제조 방법
CN104576532A (zh) Mos晶体管和多晶硅电阻电容的集成结构的制造方法
US9214531B2 (en) Trenched power MOSFET with enhanced breakdown voltage and fabrication method thereof
CN107068567B (zh) 一种射频vdmos晶体管的金属栅与场板结构及其制备方法
CN112086506B (zh) 半导体超结器件的制造方法
CN103855089A (zh) 逆导型绝缘栅双极晶体管及其制作方法
CN104241356A (zh) 一种dmos器件及其制作方法
CN114023648B (zh) 沟槽栅半导体器件的制造方法
US20060145259A1 (en) Fin field-effect transistor and method for fabricating the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180316

R150 Certificate of patent or registration of utility model

Ref document number: 6310577

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250