JP2017519375A - チャージインジェクションを備えた読出回路構造 - Google Patents

チャージインジェクションを備えた読出回路構造 Download PDF

Info

Publication number
JP2017519375A
JP2017519375A JP2017517412A JP2017517412A JP2017519375A JP 2017519375 A JP2017519375 A JP 2017519375A JP 2017517412 A JP2017517412 A JP 2017517412A JP 2017517412 A JP2017517412 A JP 2017517412A JP 2017519375 A JP2017519375 A JP 2017519375A
Authority
JP
Japan
Prior art keywords
charge
substrate
diode
doped region
readout circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017517412A
Other languages
English (en)
Inventor
ニ，ヤン
Original Assignee
ニュー イメージング テクノロジーズ
ニュー イメージング テクノロジーズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ニュー イメージング テクノロジーズ, ニュー イメージング テクノロジーズ filed Critical ニュー イメージング テクノロジーズ
Publication of JP2017519375A publication Critical patent/JP2017519375A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14694—The active layers comprising only AIIIBV compounds, e.g. GaAs, InP

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本発明は、第一タイプの半導体基板（１）上に形成され、連続的なチャージインテグレーション周期に従って、基板（１）の外部にある外部チャージソース（２）から受けたチャージを測定することが意図された、読出回路構造に関する。その構造は、外部チャージソース（２）から受けたチャージを基板（１）に注入するように構成された注入ダイオードと、注入ダイオードにより注入されたチャージの少なくとも一部を、基板（１）内で収集し、インテグレーション周期中にチャージを蓄積するのに適した収集ダイオードと、収集ダイオード内に蓄積されたチャージをリカバリするように構成されたチャージリカバリ構造（７）と、チャージリカバリ構造の電位を初期電位に戻すことによって、各インテグレーション周期の最後でチャージリカバリ構造（７）を初期化する手段と、を含む。

Description

本発明は、電磁センサのための読出回路構造に関連する。
本書において、「電磁センサ」により意味されるのは、画素を読み出す回路からなる電磁放射のセンサである。各画素は、画素がさらされた放射を表す電気信号を発する少なくとも一つのフォトダイオードを含む。そのようなセンサは、フォトダイオードが形成された半導体（例えば、シリコン）からできている。利用されることが意図された放射は、例えば、可視スペクトルでの放射でよいが、これに限られない。
各フォトダイオードにより発せられた電気信号は、読出回路により読み取られる（一般的には、各読出回路はこの目的のため各フォトダイオード専用である）。読出回路は、また、シリコン半導体基板内に形成される。
本発明は、ハイブリッドセンサにおいて、有利な用途を見いだしている。
フォトダイオードが第一基板内に形成され、第一基板は、第一基板の材料とは異なってよい半導体材料の、読出回路を統合する第二基板とは区別されるものであるときは、センサは「ハイブリッド」であると言われる。
これは、とりわけ、読出回路がシリコン基板（これらの読出回路についての最も一般的な構成に対応する）内に形成される一方、フォトダイオードは、しばしば、他の材料、例えば、シリコン基板内のフォトダイオードが感度を有さない、暗視に適した波長に感度を有するフォトダイオードを形成する可能性を与える、インジウムガリウムヒ化物（ＩｎＧａＡｓ）の基板内に形成される場合である。
ハイブリッドセンサである場合に、第一基板の各フォトダイオードは、溶接型の接続、例えば、インジウムビードを通じて、第二基板の読出回路に接続されている。図１ａ及び図１ｂは、フリップチップ技術に従う、このハイブリッド化の可能な構成例を示す。この技術によれば、フォトダイオード３３が作られた第一基板３２の面３１及び読出回路３６が作られた第二基板３５の面３４が互いに向き合う。図１ａにより示した第一例においては、第一基板３２の各フォトダイオード３３は、インジウムビード３７を通じて読出回路３６に接続されている一方、図１ｂにより示した第二例においては、接続は、第二基板３５から発する銅ピラー３８を通じ、この銅ピラーとフォトダイオード３３との間にある接合部３９によりなされる。
フォトダイオードからの信号の読み出しは、所与の周波数で達成され、それは、一般的には、全てのフォトダイオードに対して同一の周波数である。例えば、動画用途に対しては、周波数は５０又は６０ヘルツであってよい。高速又は超高速取得用途に対しては、周波数はより高くなる。
ゆえに、フォトダイオードの読み出しは「周期」で達成される。各周期は、画素のインテグレーション時間（the integration time of the pixel）、つまり、画素の読み出し時間と、フォトダイオードにより生成された電荷（電子又は正孔のチャージで形成され、フォトダイオードの性質に依存する）がフォトダイオード内又は読出回路内のいずれかに蓄積される時間に対応する。
フォトダイオードの読出回路は、ＣＭＯＳ技術において、異なるやり方で達成されてよい。とりわけ、「ダイレクトインジェクション（ＤＩ）」、「キャパシティブトランスインピーダンスアンプリファイア（ＣＴＩＡ）」又は「ソースフォロアパーピクセル（ＳＦＰ）」のタイプがあってよい。これら三つの読出回路のタイプが図２ａ〜図２ｃに示されている。
図２ａは、ハイブリッド構成におけるダイレクトインジェクションタイプの画素読出回路の電気回路図の例を示す。トランジスタ２２に関連づけられた増幅器２３は、フォトダイオード２０が作られた第一基板と、読出回路が作られた第二基板との間のハイブリッド化接点２１を介して、フォトダイオード２０に印加されるバイアス電圧を安定化させる。初期化電圧ＶＲＳＴをトランジスタ２２の出力に印加するため、初期化トランジスタ２４は初期化信号ＲＳＴにより制御される。インテグレーションキャパシタ２５は、フォトダイオード２０により発せられた光電流をインテグレートするように適合される。バッファ増幅器２６は、選択スイッチ２７を介して、走査多重化バス２８向けて、このインテグレーションキャパシタ２５の端子に電圧信号ＩＭを送る可能性を与える。
読出周期は、
１） 初期化トランジスタ２４を用いて、インテグレーションキャパシタ２５を初期化する工程と、
２） フォトダイオード２０により生成された光電子チャージをキャパシタ２５にインテグレートする工程と、
３） スイッチ２７の制御を介して、キャパシタ２５の端子での電圧信号ＩＭを読み出す工程と、
を含む。
読出結果は、利用のため読出回路に直接的に出力される、又はその後の利用のため各画素にあるメモリに記憶されるようにしてよい。
ただ、インテグレーションキャパシタ２５及びフォトダイオード２０のリセットはいわゆる「ＫＴＣ」電子的ノイズを生じる。このノイズの影響を有する量に関連して、Ｋはボルツマン定数で、Ｔはケルビン温度で、Ｃはインテグレーションキャパシタ２５の電気容量である。初期化後、インテグレーションキャパシタ２５内の残留チャージはランダム変動、つまり、
Figure 2017519375
 の値を有する二次平均を有する。
ゆえに、このＫＴＣノイズは、リセット電圧ＶＲＳＴに対するインテグレーションキャパシタ２５の端子での電圧のずれ誤差によって表される。
このスイッチングノイズを抑制するため、画素の出口での二回の電圧読み出しを組み合わせる方策が開発されている。これは、相関二重読み出しであり、「相関二重サンプリング」についての頭字語ＣＤＳでも知られている。
第一読み出しは、キャパシタが参照電位に設定されることによって、初期化工程（リセットであり、しばしば便宜的に用いられ、これと同等であるべきである）でリセットされた後すぐに、周期の最初で達成される。この第一読み出しは、キャパシタでの初期チャージ量の第一読み出し値を与える。
第二読み出しは、キャパシタがチャージされて、インテグレートされたチャージの蓄積値の読み出しが望まれるとき、周期の最後で達成される。
一旦、いずれの読み出しも実行されると、周期は終了し、比較計算手段は、読み出された両方の値の差を確定する。この差は、フォトダイオードにより生成され、インテグレーション時間中にキャパシタによってインテグレートされた、チャージの量を与える。
既知のタイプのこれらの回路及び方法は、インテグレーション周期中に、フォトダイオードからキャパシタにインテグレートされたチャージ量の値を、各フォトダイオード及び各周期について、周期の最初での読み出しと周期の最後での読み出しとの間の差を計算することによって、決定する可能性を与える。
しかし、他のノイズソースがフォトダイオードの読出回路内に存在する。ここで、これらのノイズの大部分については、第一読み出しと第二読み出しとの間に関連性がない。ゆえに、これらの他のノイズが抑制されないばかりか、それらのスペクトルパワー密度が２倍に増える。
ＣＭＯＳ（相補型金属酸化物半導体）の読出回路については、いわゆる１／ｆ電子的ノイズが、トランジスタ等の全てのアクティブコンポーネントにおいて支配的なノイズである。この１／ｆノイズのパワースペクトル密度は、周波数に伴って減少する。ゆえに、低周波数では、１／ｆノイズが重要となる。ここで、画素の動作周期の周波数は５０Ｈｚのオーダであり、相関二重サンプリングの効率性を制限する重要な１／ｆノイズにより表される。
ダイレクトインジェクションに対して、１／ｆノイズを低下させるため、いわゆるＣＴＩＡ、つまり「キャパシティブトランスインピーダンスアンプリファイア」と呼ばれる他のタイプの回路があり、その概略例は図２ｂにより示される。
原理は、ダイレクトインジェクション回路のものと類似し、類似の要素は、同一の符号で示されている。フォトダイオード２０からの光電流は、キャパシティブフィードバックを備えた動作増幅器２９を通じて、キャパシタ２５内でインテグレートされる。初期化は、並列で接続された初期化トランジスタ２４を用いてキャパシタ２５内のチャージを空にすることによって達成される。フォトダイオード２０のバイアス電圧は、動作増幅器２９の大きなゲインを用いて維持される。
この構成の基本的原理は、キャパシティブフィードバックが低周波数ノイズを弱め、ゆえに、相関二重サンプリングの効率性が改善されることである。読み出しシーケンスは、ダイレクトインジェクションを備えた画素のものと同一である。つまり、第一読み出しは、リセット後になされ、第二読み出しはインテグレーション時間後になされ、画像信号は、これら両方のサンプリングの差によって形成される。
画素が複雑なのにも関わらず、１／ｆノイズが依然として重要である。確かに、非常に低い容量値（５〜１０ｆＦ）について、最良の読出回路ＣＴＩＡでも４０から５０電子のチャージに対応するノイズレベルよりも低くすることができない。そのような構成においては、回路のダイナミクスは非常低く、露光が大きくなりすぎたときには、容易に飽和してしまう。
他の構成は、いわゆるＳＦＰ構成、つまり「ソースフォロアパーピクセル」であり、図２ｃは、それの実施形態例を示す。この構成は、１／ｆノイズソースの数を減らすため、トランジスタの数を減らすことを目的としている。
動作周期は、ＤＩ又はＣＴＩＡのピクセルを読み出す回路と同一であり、これらの回路の類似する要素は、同一の符号で示される。画素読出回路ＳＦＰにおいて、フォトダイオード２０からの光電流のインテグレーションは、二、三の寄生キャパシタンスを含む、フォトダイオードのインテグレーションキャパシタ２５で直接的に達成される。フォトダイオード２０の強いキャパシティブ値は、電圧として読み取られる信号の振幅を小さくする。読出回路のノイズは、最終的に多数の電子でフォトダイオード２０に加えられたノイズレベルを制限する。例えば、画素ＣＴＩＡを読み出す回路は、インテグレーションキャパシタに対して５ｆＦのキャパシタンスで動作してよく、３２０μＶの振幅で読出ノイズについては、ノイズレベルは、１０電子の電荷と等価である。ＳＦＰ画素読出回路においては、インテグレーションキャパシタンスは、２０ｆＦ未満では困難が伴う。この場合、読出ノイズ３２０μＶは、４０電子に等価なノイズとして表される。
これらの各回路における相関二重サンプリングの他の欠点は、第一読み出しがインテグレーション周期の最初で起きる一方で、第二読み出しがインテグレーション周期の最後で起きることである。読出しの両方が、周期時間と比較可能な、かなり長い時間で分離している。各周期の両方の読み出しを分ける時間は実際には、インテグレーション時間に対応し、（リセット時間以内の）周期時間に等しい。ここで、これらの読み出しの両方の間において、ＫＴＣノイズ以外の電子的ノイズが測定を混乱させる。１／ｆノイズのように、二つの読み出し間での変動により、（両方の読み取られた値の差から推察される）チャージの間違った値を導いてしまう。これは、ペナルティーであり、周期時間が低周波数に対応するほど長いのでなおさらである。例示として、この制約による特定のペナルティーを有する用途は、低い光レベルでの映像であり、５０Ｈｚオーダの周波数で、長い周期時間を必要とする。
これらの既知の回路及び方法の他の制約はそれらが、周期の最初に読み取られた値を、その後の周期の最後での比較減算動作を実行するため、メモリに記憶する必要があることである。このため、例えば、外部メモリ、むしろ各画素読出回路上のメモリが、インテグレーション時間中の第一サンプリングを記憶するのに必要とされる。
米国出願番号第２００７／０２８５５４５号は、アクティブ画素を有し、そこでは、アクティブ画素からのチャージを収集し、一定電圧で維持され、一定バイアスでトランジスタのドレインを形成するノードにフォトダイオードが接続されるので、チャージがチャージインテグレーションノードに転送される。しかし、この構成は、専用トランジスタを必要とし、インテグレーション領域を適切に空乏化する可能性を与えないため、それにより、チャージの次の検出を悪化させる。
本発明は、それらの制約及び欠点なく行う可能性を与えることを目的としている。この目的のため、第一タイプの半導体基板上に形成され、連続的なチャージインテグレーション周期に従って、該基板の外部にある外部チャージソースから受けたチャージを測定することが意図された、読出回路構造であって、前記基板内に、第一順方向バイアスされたＰＮ接合により形成された注入ダイオードであって、前記外部チャージソースから電荷を受ける、前記基板の第二タイプの第一ドープ領域を含み、前記外部チャージソースから受けたチャージを前記基板内に注入するように構成された、注入ダイオードと、前記基板内に、第二ＰＮ接合により形成された収集ダイオードであって、前記基板内に埋め込まれた前記第二タイプの第二ドープ領域を含み、前記注入ダイオードによって注入されたチャージの少なくとも一部を収集することができ、インテグレーション周期中にチャージを蓄積する、収集ダイオードと、前記収集ダイオードに蓄積されたチャージをリカバリするように構成された、チャージリカバリ構造と、前記チャージリカバリ構造を初期電位に戻すことによって、各インテグレーション周期の最後で前記チャージリカバリ構造を初期化する手段、とを含む、読出回路構造が提案される。
当該構造は、有利的には、次の特徴を、一つだけ又は技術的に可能な任意の組み合わせを取り入れて、完成される。
前記チャージリカバリ構造は、前記基板内において前記第二タイプのドープ領域で形成され、出力デバイスに接続された、フローティング拡散ノードを含む。
前記チャージリカバリ構造を初期化する手段は、初期化トランジスタを含み、該初期化トランジスタのゲートは、前記基板から電気的に絶縁されており、前記拡散ノードと参照電位ソースとの間に位置しており、前記拡散ノードの電位を前記初期電位にするように制御されるように構成される。
当該構造は、ＭＯＳタイプの転送トランジスタを含み、該転送トランジスタの転送ゲートは、前記埋め込みダイオードと前記フローティング拡散ノードとの間に位置しており、前記基板の上方にあり、前記基板から電気的に絶縁されており、前記第二ドープ領域に収集されたチャージを前記フローティング拡散ノードに向けて転送するように制御され得る。
前記チャージリカバリ構造は、前記第二タイプのドープ領域で形成されたメモリと、前記第二タイプのドープ領域で形成され、出力デバイスに接続された、フローティング拡散ノードと、を含み、前記メモリは、前記埋め込みダイオードと前記フローティング拡散ノードとの間の前記基板内に形成される。
前記注入ダイオードの端子での電圧の読み出しを許容して、前記外部チャージソースと前記注入ダイオードとの間を流れる電流の対数読み出しを得るため、出力デバイスが、前記外部チャージソースと前記注入ダイオードとの間に接続されている。
当該構造は、前記基板内に形成され、前記第一タイプのドープ領域によって形成された閉じ込め領域を含み、該閉じ込め領域は、前記基板の深さ方向に延び、少なくとも、前記注入ダイオードを構成する前記第一ドープ領域に対向している。
前記閉じ込め領域は、さらに、前記基板の表面に向かって、前記注入ダイオードの周辺にまで延びている。
当該構造は、前記基板内に形成され、前記初期化手段の前記第二タイプのドープ領域を囲う、前記第一タイプのドープ領域を含み、前記第二タイプのドープ領域は参照電位ソースに接続されており、前記第一タイプの該ドープ領域は、前記チャージリカバリ構造に属する前記第二タイプのドープ領域にまで延びている。
全体的なチャージリカバリアセンブリは、前記基板内に埋め込まれた前記第二タイプの複数のドープ領域を含み、それぞれ、前記基板とで埋め込みダイオードを形成し、それが、共通の注入ダイオードによって注入されたチャージの少なくとも一部を基板内でキャプチャすることができ、チャージインテグレーション周期中にチャージを蓄積する。
前記注入ダイオードは、電気的に互いにリンクした前記第二タイプの複数の第一ドープ領域で形成されている。
前記埋め込み収集ダイオードの第二ドープ領域は、前記チャージリカバリ構造に向けたチャージ転送の最後で完全に空乏化されるように構成されている。
本発明は、前述の読出回路構造の動作方法に関連し、前記チャージリカバリ構造を初期化した後、前記埋め込みダイオードから前記チャージリカバリ構造に向けてチャージを転送する前に、前記チャージリカバリ構造での電圧の第一読み出しが行われ、前記埋め込みダイオードから前記チャージリカバリ構造に向けてチャージを転送した後に、前記チャージリカバリ構造での電圧の第二読み出しが行われ、前記画像信号は、前記第一読み出しと前記第二読み出しとの差に対応する、方法である。
本発明は、本発明に従う前記読出回路構造を複数含む、アレイ読出回路である。
本発明は、本発明に従う前記読出回路が形成された第一基板と、前記外部チャージソースを形成する、電磁放射に感度を有するアレイ要素、例えばフォトダイオードが形成された第二基板と、を含むハイブリッドセンサである。前記読出回路及び感度を有する前記アレイ要素は、フリップチップ技術に従う構成における接続を通じて接続されてよい。
本発明は、以下の説明によって、より良く理解されるものである。その説明は、本発明に従う、非限定的な例であるとともに添付の概略図を参照して説明される、実施形態及びその代替物に関連する。
図１ａは、既にコメントしたが、フリップチップ技術に従う、ハイブリッドセンサの可能な構成例を示す。 図１ｂは、既にコメントしたが、フリップチップ技術に従う、ハイブリッドセンサの可能な構成例を示す。 図２ａは、既にコメントしたが、先端技術に属する、ＣＭＯＳ技術でのフォトダイオードの読出回路の例を示す。 図２ｂは、既にコメントしたが、先端技術に属する、ＣＭＯＳ技術でのフォトダイオードの読出回路の例を示す。 図２ｃは、既にコメントしたが、先端技術に属する、ＣＭＯＳ技術でのフォトダイオードの読出回路の例を示す。 図３は、本発明の可能な実施形態に従う、読出回路構造を概略的に示す。 図４は、図３の構造の動作周期を概略的に示す。 図５は、本発明の可能な実施形態に従う、読出回路構造を概略的に示す。 図６は、本発明の可能な実施形態に従う、読出回路構造を概略的に示す。 図７は、本発明の可能な実施形態に従う、読出回路構造を概略的に示す。 図８は、本発明の可能な実施形態に従う、読出回路構造を概略的に示す。 図９は、本発明の可能な実施形態に従う、読出回路構造を概略的に示す。
図において、類似の要素は、同一の符号で示される。
次の説明は、Ｐ型の半導体基板上に形成される読出回路構造に関連して第一段階（first phase）でなされる。しかし、本発明は、図示した性質のみを有するこの実施形態に限られない。
図３を参照すると、読出回路構造がＰ型の半導体基板（Ｐ−ｓｕｂ）上に形成されている。基板１は、読出回路構造の要素を形成する異なるドープ領域を有する。アクティブな読出回路構造は、基板１の外部にあるチャージソース２から受けたチャージを測定することが意図されている。このチャージソース２は、読出回路構造がその上に作られた基板１とは異なる第二基板上に作られたフォトダイオードである。とりわけ、この外部チャージソース２は、図１ａ及び図１ｂによって図示されたタイプのもののハイブリッド構成のような第二基板上で作られてよい。外部チャージソース２は、フォトダイオード以外のタイプの電流源でもよい。
基板１の外部にあるチャージソース２からの電荷を受けるため、ＰＮ接合が基板１の第一ドープ領域４に形成されている。基板の第一ドープ領域４は、Ｎドープである。チャージソース２は、例えば、図１ａ及び図１ｂの例のような溶接タイプの接続によって形成されたハイブリダイゼーションコンタクト３を介して、第一ドープ領域４に接続されている。ＰＮ接合は、ゆえに、基板１の外部にあるチャージソース２により生成された電流を受ける。
第一ＰＮ接合は順方向にバイアスされるので、基板１の外部にあるチャージソース２から受けたチャージを基板１に注入することができる。第一ＰＮ接合は、ゆえに、基板１内にチャージ注入ダイオードを形成する。その注入ダイオードによる基板１へのチャージの注入は、図３に点線の矢印で示されている。これ以降、ダイオードと、基板を用いてＰＮ接合を形成したドープ領域とを区別しない。
基板１がＰ型で、第一ドープ領域４がＮ型である場合、注入されたチャージは電子であり、ゆえに、基板１に注入された自由電子の数は、フォトダイオード２と第一ドープ領域４との間を流れる（circulate）電流と、注入時間との積に比例する。
読出回路構造は、基板内に埋め込まれた、第二タイプの第二ドープ領域６を含み、基板とで埋め込み収集ダイオードを形成する第二ＰＮ接合を含み、注入ダイオードによって注入されたチャージの少なくとも一部を基板１内で収集し、チャージインテグレーション周期でチャージを蓄積することができる。
第二ドープ領域６と第一ドープ領域４との間の距離は、使用定格温度、例えば、２０℃での基板１内での電子の拡散距離より短く、好ましくは、１５０μｍ未満である。第一ドープ領域４と第二ドープ領域６との間にはトランジスタはなく、基板１により分離されている。チャージは、第一ドープ領域４で基板１に注入され、基板１に拡散される。チャージは、その後、第二ドープ領域６によって収集される。注入されたチャージは、第二ドープ領域により収集されるように、基板１の深さを通過する。
この第二埋め込みドープ領域６の周囲にＰＮ結合が形成され、第二ドープ領域６内の空乏領域の侵入深さは、第二ドープ領域６のドーピングとバイアス電圧に依存する。空乏領域がこの第二ドープ領域６全体に侵入するときは、もはや、移動チャージはない、つまり、Ｎ型の第二ドープ領域６の場合の自由電子はない。この第二ドープ領域６内に唯一残るチャージは、固定チャージであり、第二Ｎ型の場合に正であり、ドーピング原子により残されている。
第二ドープ領域６は、基板１に埋め込まれており、第二ドープ領域６と基板１との間のスペースチャージ領域（空乏領域とも呼ばれる）が、ドープ領域６に何ら移動チャージがないときに、基板１の表面に達さないようにしている。
この点、第一タイプ、この場合はＰ型のドーピング表面領域５が、埋め込み収集ダイオードのドープ領域６と基板１の表面との間に設けられてもよい。空乏領域がその表面に達するのを防ぐためである。
Alex Krimski他著“Estimates for Scaling of Pinned Photodiodes”（2005）IEEE Workshop on Charge-Coupled Devices and Advanced Image Sensorsがこの点についてより詳細を与えている。
一旦自由電子がなくなると、第二ドープ領域６の電位はもはや変わらないが、常に移動チャージキャリア、この場合、第二Ｎ型ドープ領域の場合の電子、を引き付ける可能性がある。ゆえに、自由チャージのキャリアがこの第二ドープ領域６のすぐ近くに生成される又は、注入されるときは、それらはそこに引き付けられ、固定されてよい。第二ドープ領域６は、初期残存電荷なしにインテグレータ（integrator）の役割も果たしてよい。チャージの転送後の初期条件において、第二ドープ領域６の電位は最大であり、注入ダイオードによって注入される一群のチャージ時に徐々に降下する。
これにより、埋め込み収集ダイオードを作り上げる第二タイプの第二ドープ領域６は、（その位置、その寸法及びドーパントの濃度を介して）チャージリカバリ構造に向かうチャージ転送の最後で完全に空乏化されているように構成されている。さらに、埋め込み収集ダイオードの第二ドープ領域６が完全に空乏化されているという観点がＫＴＣノイズを抑える可能性を与えていることは、留意されたい。
読出回路の構造は、また、収集ダイオードに蓄積されたチャージをリカバリする（recovering）ように構成されたチャージリカバリ構造（charge recovery structure）を含む。
図３によって示された例のように、このリカバリ構造は、出力デバイス８に接続された、基板１内のＮ型ドープ領域によって形成されたフローティング拡散ノード７を含んでよい。そのＮ型のドープ領域は、基板１とで埋め込み収集ダイオードを形成するＮ型の第二ドープ領域６よりもドーパントの濃度が大きい。
チャージリカバリ構造は、また、転送ゲート９が埋め込み収集ダイオードとフローティング拡散ノード７との間に位置したＭＯＳ型の転送トランジスタも含む。ゲート９は、基板１の上方にあり、電気的にそこから絶縁されており、埋め込みダイオードの第二ドープ領域６に蓄積されているチャージをチャージリカバリ構造、ここでは、フローティング拡散ノード７に転送する転送信号ＴＸによって制御されてよい。
ゆえに、図５に示されるように、チャージリカバリ構造は、埋め込み収集ダイオードと、出力デバイス８に接続されたフローティング拡散ノード７との間の基板１内に形成された、第二タイプ、つまり、Ｎ型のドープ領域１５によって形成されたメモリを含んでもよい。このドープ領域１５は、第二ドープ領域６のように埋め込まれており、この目的のため、第一タイプ、つまり、Ｐ型のドーピング表面領域は、そのドープ領域１５を基板１の表面から絶縁する。信号Ｔ１により制御されるトランジスタゲート１６は、埋め込み収集ダイオードからメモリに向けたチャージの転送を制御してよく、また、転送トランジスタのゲート９は、メモリからフローティング拡散ノード７に向けたチャージの転送を制御するのに用いられる。メモリは、第二ドープ領域６よりも、Ｎ型のドーパント濃度がより大きいが、フローティング拡散ノード７よりはそれが小さいことに留意されたい。特定の電位勾配により、チャージの転送を許容するためである。複数のメモリが、同様に、埋め込み収集ダイオードと出力デバイス８に接続されたフローティング拡散ノード７との間に位置決めされていてもよい。
チャージリカバリ構造での電圧の読み出しに起因した、出力信号が通過する出力デバイス８は、増幅器２６と、その増幅器２６に接続した選択スイッチ２７と、を含んでよい。その選択スイッチ２７は、増幅器２６の出力を多重化バス２８に接続するために、選択的に制御されてよい。
読出回路構造は、第二ドープ領域６が完全に空乏化される電位（「ピニング電圧」と呼ばれる）よりも大きい初期電位に、チャージリカバリ構造の電位を落とす（reducing）ことによって、チャージの転送前に、チャージリカバリ構造を初期化する手段も含む。これにより、転送トランジスタのゲート９は、埋め込みダイオードの第二ドープ領域６に蓄積されたチャージの転送を可能にする。
図３に示されるように、チャージリカバリ構造を初期化する手段は、ゲート１０がフローティング拡散ノード７と参照電位ＶＤＤソースとの間に位置した初期化トランジスタを含んでよい。ゲート１０は、電気的に基板から絶縁されており、フローティング拡散ノード７の電位を初期電位にするのに制御されてよい。
構造は、基板１内に形成された第一タイプのドープ領域１２（Ｐウェル）を含む。そのドープ領域１２は、チャージリカバリ構造を初期化する手段である第二タイプのドープ領域１１を囲う。第二タイプのこのドープ領域１１は、参照電位ＶＤＤソースに接続され、第一タイプのその領域１２は、チャージリカバリ構造に属する第二タイプのドープ領域７、代表的には、フローティング拡散ノード７にまで延びる。
図４は、図３の例のように、第一タイプはＰ型であり、第二タイプはＮ型である場合の、読出回路構造の動作を示す。前のインテグレーション周期の最後に対応する瞬間ｔ０では、チャージリカバリ構造、つまり、フローティング拡散ノード７は、初期化トランジスタ１０のゲートに印加された、ハイレベルの初期化信号ＲＳＴにより、初期化される。初期化トランジスタは、導電性を有するようになり、そして、フローティング拡散ノード７は、参照電位ＶＤＤソースに接続され、それにより、フローティング拡散ノード７を初期電位にする。この初期電位は、電気チャネルが収集ダイオードをチャージリカバリ構造に接続したときに、埋め込み収集ダイオード６によって収集された全チャージの転送を生じさせることのできるような十分なレベルである。
次に、瞬間ｔ１では、初期化トランジスタ１０のゲートに印加された初期化信号ＲＳＴはローレベルに落とされるので、初期化トランジスタは再びブロックされた状態になる。
瞬間ｔ２では、転送トランジスタ９のゲートに印加された転送信号ＴＸがハイレベルにされるので、転送トランジスタ９のゲートの下の基板内に電気チャネルを確立することによって、埋め込みダイオードの第二ドープ領域６に蓄積されたチャージのフローティング拡散ノード７により形成されたチャージリカバリ構造に向けた転送を許容する。
そして、収集ダイオードの第二ドープ領域６内に収集されたチャージは、完全にフローティング拡散ノード７へ転送されるので、第二ドープ領域６は、完全にこの転送の最後に完全に空乏化される。上記のように、埋め込みダイオードのＰＮ接合の空乏領域は、第二ドープ領域６を覆う。そして、第二ドープ領域６の電位は、ドーパントの構成に依存する、いわゆる「ピニング電圧」に対応する。
瞬間ｔ３では、転送トランジスタ９のゲートに印加された転送信号ＴＸは、転送トランジスタをブロックするため、ローレベルにされる。そして、新たな周期が開始してよい。つまり、瞬間ｔ０´、ｔ１´、ｔ２´及びｔ３´であり、瞬間ｔ０、ｔ１、ｔ２及びｔ３にそれぞれ対応する。
出力デバイス８を介して、信号の第一読出しが瞬間ｔ１及びｔ２の間でなされる。第二読出しがｔ３後になされる。第一読出しは、リセットレベルについての情報、つまり、初期化後のチャージリカバリ構造により達成される初期電位レベル、を与える。インテグレーション時間、つまり、埋め込み収集ダイオード６によって、注入されたチャージを収集するためのものは、瞬間ｔ３と瞬間ｔ３´との間の区間に対応する。第一読出しと第二読出しとの間の電圧差は求める画像信号を与える。
瞬間ｔ０と瞬間ｔ１との間の区間は、瞬間ｔ２から瞬間ｔ３までの区間と同様に非常に短く、数ナノ秒からせいぜい数マイクロ秒のオーダである一方で、インテグレーション時間は、数ミリ秒のオーダであることに留意されたい。このため、チャージ転送動作は、時間的に互いに非常に近接した相関二重サンプリングを許容することが確認される。これは、第一読出し及び第二読出しがチャージ転送の前後でそれぞれ生じ、前述した先端技術の構成のようにインテグレーション時間によって分離されないためである。このため、１／ｆノイズの影響は、それらの構成と比較して低減されている。
図６は、図３のものと類似する読出回路構造を示すが、基板１内に形成された第一タイプのドープ領域によって形成された閉じ込め領域１３が存在し、その閉じ込め領域１３は、基板１の深さ方向に延びており、少なくとも、注入ダイオードの第一ドープ領域４に対向している。図示されているように、閉じ込め領域１３は、さらに、基板１の表面に向かって、注入ダイオードの周辺にまで延びている。
閉じ込め領域１３は、注入ダイオードによって注入されたチャージであって、埋め込みダイオードによって引き付けられるチャージを基板１の領域内に閉じ込める可能性を与える。図４によって図示される場合において、この閉じ込め領域１３は、注入ダイオードと埋め込みダイオードとの間の基板１の領域を自由にしておく深いＰウェルに対応する。
図７は、他の構成を示し、ここでは、チャージリカバリアセンブリ５は、基板１内に埋め込まれた第二タイプの複数の第二ドープ領域６を含み、それぞれ、基板とで埋め込みダイオードを形成し、共通の注入ダイオードによって注入されたチャージの少なくとも一部を基板内でキャプチャすることができ、チャージインテグレーション周期中にチャージを蓄積する。基板１内のこれらの埋め込みダイオード６は、注入ダイオード４の周囲に、その注入ダイオードに対して異なる方向で、分散される。
このため、注入ダイオード４により注入されたチャージは、これらの埋め込みダイオード６が位置決めされた異なる方向で収集されることができることに限って言えば、損失が少なく、注入されたっチャージの収集は、それにより改善される。
基板１内でのチャージの注入及び収集をさらに改善するため、注入ダイオード４は、互いに電気的に接続された第二タイプの複数のドープ領域で形成されてよい。好ましくは、これらの第一ドープ領域は、少なくとも一つの埋め込み収集ダイオード６に近接して、つまり、使用定格温度、例えば、２０℃での基板１内での電子の拡散距離よりも短くして位置している。好ましくは、１５０μｍ未満、さらには、１００μｍ未満である。
そして、図７から見えるように、チャージリカバリアセンブリは、複数のチャージリカバリ構造、例えば、複数のフローティング拡散ノード７を含み、それぞれは、埋め込みダイオード６と関連付けられ、出力信号を伝送するのに同じバス８にまとめて接続されている。チャージリカバリ構造及び埋め込みダイオード６との関連について、転送トランジスタは、埋め込みダイオードからチャージリカバリ構造へのチャージの転送を制御する可能性を与える。転送トランジスタのゲート１０は、同一の転送信号ＴＸにより制御される。
図８は、読出回路構造の他の可能性を示す。これは、図７の構造を再び想定し、第一タイプがＮ型であり、第二タイプがＰ型である。同様の修正は、図３、図５及び図６に関連して説明された構成について行ってもよい。したがって、基板１はここでは、Ｎ型であり、基板とで形成する注入ダイオードの第一ドープ領域４はＰ型であり、基板とで形成する埋め込みダイオードの第二ドープ領域６は、Ｐ型であり、リカバリ構造は、フローティング拡散ノード７を形成するＰドープ領域を有し、閉じ込め領域１３はＮ型である。
この場合、基板１の外部にあるフォトダイオード２によって注入されるチャージキャリアは、正孔であり、それらは、その後に埋め込みダイオードによって収集され、その後リカバリ構造によってリカバリされる。
この図７においては、追加的な特徴が示されている。例えば、第二出力デバイス１９が、外部チャージソース２と注入ダイオード４との間のチャージの注入のためのブランチに接続されている。この第二出力デバイス１９は、多重化バス２８ａに選択スイッチ２７ａを介して接続された増幅器２６ａを含む。多重化バス２８ａは、出力デバイス８が接続されている多重化バスとは区別して、又は一致してよい。増幅器２６ａの入力インピーダンスは、非常に大きく、理想的には無限であり、ＭＯＳトランジスタゲートのものと等価である。
第二出力デバイス１９は、注入ダイオードの端子での電圧を読み出す可能性を与えており、ゆえに、電圧と、外部チャージソース２から注入ダイオードに流れる電流との間の指数関係（exponential relationship）を介して、外部チャージソース２によって生成された、基板１に注入される電流の対数読み出しを得る可能性を与える。ゆえに、二重読出しモードの可能性が得られる。つまり、線形及び対数であり、対数は弱い光露出及び強い光露出のいずれにも反応し得るので、読出回路構造のダイナミクスを改善する。
しかし、Ｐ型のウェハがＣＭＯＳ製造工場ではより一般的である。第一タイプがＮ型で、第二タイプがＰ型である構成に従った、画素読出回路を生成することを可能にするためには、わずかにＮ型にドープされたウェル（「わずかにドープされたＮ型ウェル」についての「ＬＤＮウェル」）内であれば読出回路構造の達成することができる。
図９は、そのような例を示しており、前述した全体的なドープ領域が形成されるＰ型の基板１内に形成されたわずかにドープされたＮ型のウェル１４を備えている。
本発明は、添付の図面に説明され、図示された実施形態に限られない。とりわけ多様な要素の構造の観点から、又は技術的に等価な代用によって、修正は、本発明の保護範囲を逸脱することなく、依然として可能である。

Claims (15)

  1. 第一タイプの半導体基板上に形成され、連続的なチャージインテグレーション周期に従って、該基板の外部にある外部チャージソースから受けたチャージを測定することが意図された、読出回路構造であって、
    前記基板内に、第一順方向バイアスされたＰＮ接合により形成された注入ダイオードであって、前記外部チャージソースから電荷を受ける、前記基板の第二タイプの第一ドープ領域を含み、前記外部チャージソースから受けたチャージを前記基板内に注入するように構成された、注入ダイオードと、
    前記基板内に、第二ＰＮ接合により形成された収集ダイオードであって、前記基板内に埋め込まれた前記第二タイプの第二ドープ領域を含み、前記注入ダイオードによって注入されたチャージの少なくとも一部を収集することができ、インテグレーション周期中にチャージを蓄積する、収集ダイオードと、
    前記収集ダイオードに蓄積されたチャージをリカバリするように構成された、チャージリカバリ構造と、
    前記チャージリカバリ構造を初期電位に戻すことによって、各インテグレーション周期の最後で前記チャージリカバリ構造を初期化する手段、とを含む、読出回路構造。
  2. 前記チャージリカバリ構造は、前記基板内において前記第二タイプのドープ領域で形成され、出力デバイスに接続された、フローティング拡散ノードを含む、請求項１に記載の読出回路構造。
  3. 前記チャージリカバリ構造を初期化する手段は、初期化トランジスタを含み、該初期化トランジスタのゲートは、前記基板から電気的に絶縁されており、前記フローティング拡散ノードと参照電位（ＶＤＤ）ソースとの間に位置しており、前記フローティング拡散ノードの電位を前記初期電位にするように制御されるように構成された、請求項２に記載の読出回路構造。
  4. ＭＯＳタイプの転送トランジスタを含み、該転送トランジスタの転送ゲートは、埋め込みの前記収集ダイオードと前記フローティング拡散ノードとの間に位置しており、前記基板の上方にあり、前記基板から電気的に絶縁されており、前記第二ドープ領域に収集されたチャージを前記フローティング拡散ノードに向けて転送するように制御され得る、請求項２又は３に記載の読出回路構造。
  5. 前記チャージリカバリ構造は、
    前記第二タイプのドープ領域で形成されたメモリと、
    前記第二タイプのドープ領域で形成され、出力デバイスに接続された、フローティング拡散ノードと、を含み、
    前記メモリは、埋め込みの前記収集ダイオードと前記フローティング拡散ノードとの間の前記基板内に形成された、請求項１から４のいずれか一項に記載の読出回路構造。
  6. 前記注入ダイオードの端子での電圧の読み出しを許容して、前記外部チャージソースと前記注入ダイオードとの間を流れる電流の対数読み出しを得るため、出力デバイスが、前記外部チャージソースと前記注入ダイオードとの間に接続された、請求項１から５のいずれか一項に記載の読出回路構造。
  7. 前記基板内に形成され、前記第一タイプのドープ領域によって形成された閉じ込め領域を含み、該閉じ込め領域は、前記基板の深さ方向に延び、少なくとも、前記注入ダイオードを構成する前記第一ドープ領域に対向している、請求項１から６のいずれか一項に記載の読出回路構造。
  8. 前記閉じ込め領域は、さらに、前記基板の表面に向かって、前記注入ダイオードの周辺にまで延びている、請求項７に記載の読出回路構造。
  9. 前記基板内に形成され、前記初期化する手段の前記第二タイプのドープ領域を囲う、前記第一タイプのドープ領域を含み、前記第二タイプのドープ領域は参照電位ソースに接続されており、前記第一タイプの該ドープ領域は、前記チャージリカバリ構造に属する前記第二タイプのドープ領域にまで延びている、請求項１から８のいずれか一項に記載の読出回路構造。
  10. チャージリカバリアセンブリは、前記基板内に埋め込まれた前記第二タイプの複数のドープ領域を含み、それぞれ、前記基板とで埋め込みの前記収集ダイオードを形成し、それが、共通の注入ダイオードによって注入されたチャージの少なくとも一部を基板内でキャプチャすることができ、チャージインテグレーション周期中にチャージを蓄積する、請求項１から９のいずれか一項に記載の読出回路構造。
  11. 前記注入ダイオードは、電気的に互いにリンクした前記第二タイプの複数の第一ドープ領域で形成された、請求項１０に記載の読出回路構造。
  12. 埋め込みの前記収集ダイオードの第二ドープ領域は、前記チャージリカバリ構造に向けたチャージ転送の最後で完全に空乏化されるように構成された、請求項１から１１のいずれか一項に記載の読出回路構造。
  13. 請求項１から１２のいずれか一項に記載の読出回路構造の動作方法であって、
    前記チャージリカバリ構造を初期化した後、埋め込みの前記収集ダイオードから前記チャージリカバリ構造に向けてチャージを転送する前に、前記チャージリカバリ構造での電圧の第一読み出しが行われ、
    埋め込みの前記収集ダイオードから前記チャージリカバリ構造に向けてチャージを転送した後に、前記チャージリカバリ構造での電圧の第二読み出しが行われ、
    画像信号は、前記第一読み出しと前記第二読み出しとの差に対応する、方法。
  14. 請求項１から１２のいずれか一項に記載の読出回路構造を複数含む、アレイ読出回路。
  15. 請求項１４に記載の読出回路が形成された第一基板と、前記外部チャージソースを形成する、電磁放射に感度を有するアレイ要素が形成された第二基板と、を含むハイブリッドセンサ。
JP2017517412A 2014-06-12 2015-06-12 チャージインジェクションを備えた読出回路構造 Pending JP2017519375A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1455361A FR3022425B1 (fr) 2014-06-12 2014-06-12 Structure de circuit de lecture a injection de charge
FR1455361 2014-06-12
PCT/EP2015/063112 WO2015189359A1 (fr) 2014-06-12 2015-06-12 Structure de circuit de lecture a injection de charge

Publications (1)

Publication Number Publication Date
JP2017519375A true JP2017519375A (ja) 2017-07-13

Family

ID=51485686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017517412A Pending JP2017519375A (ja) 2014-06-12 2015-06-12 チャージインジェクションを備えた読出回路構造

Country Status (6)

Country Link
US (1) US10332926B2 (ja)
EP (1) EP3155662B1 (ja)
JP (1) JP2017519375A (ja)
CN (1) CN106415842B (ja)
FR (1) FR3022425B1 (ja)
WO (1) WO2015189359A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11297258B2 (en) * 2015-10-01 2022-04-05 Qualcomm Incorporated High dynamic range solid state image sensor and camera system
JP6705222B2 (ja) * 2016-03-11 2020-06-03 富士通株式会社 画素駆動回路，イメージセンサおよび画素駆動回路のノイズ低減方法
CN107658321B (zh) * 2016-07-25 2019-12-27 南京威派视半导体技术有限公司 基于复合介质栅的双器件光敏探测单元、探测器及其方法
FR3066344B1 (fr) * 2017-05-10 2020-07-03 New Imaging Technologies Procede de correction des non-uniformites dans les capteurs d'image

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070285545A1 (en) * 2002-08-27 2007-12-13 Tzu-Chiang Hsieh CDS capable sensor with photon sensing layer on active pixel circuit
JP2010219339A (ja) * 2009-03-17 2010-09-30 Sony Corp 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP2013171888A (ja) * 2012-02-17 2013-09-02 Canon Inc 撮像装置
JP2013172210A (ja) * 2012-02-17 2013-09-02 Canon Inc 撮像装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2656158B1 (fr) * 1989-12-19 1992-02-28 Thomson Composants Militaires Photosenseur hybride.
KR100882979B1 (ko) * 2007-09-07 2009-02-12 주식회사 동부하이텍 이미지센서 및 그 제조방법
JP2012084644A (ja) * 2010-10-08 2012-04-26 Renesas Electronics Corp 裏面照射型固体撮像装置
FR2973162B1 (fr) * 2011-03-23 2013-11-22 E2V Semiconductors Capteur d'image a tres haute dynamique

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070285545A1 (en) * 2002-08-27 2007-12-13 Tzu-Chiang Hsieh CDS capable sensor with photon sensing layer on active pixel circuit
JP2010219339A (ja) * 2009-03-17 2010-09-30 Sony Corp 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP2013171888A (ja) * 2012-02-17 2013-09-02 Canon Inc 撮像装置
JP2013172210A (ja) * 2012-02-17 2013-09-02 Canon Inc 撮像装置

Also Published As

Publication number Publication date
WO2015189359A1 (fr) 2015-12-17
FR3022425B1 (fr) 2017-09-01
FR3022425A1 (fr) 2015-12-18
EP3155662B1 (fr) 2019-10-23
CN106415842A (zh) 2017-02-15
US20170213866A1 (en) 2017-07-27
US10332926B2 (en) 2019-06-25
EP3155662A1 (fr) 2017-04-19
CN106415842B (zh) 2019-06-14

Similar Documents

Publication Publication Date Title
US10056416B2 (en) Majority current assisted radiation detector device
US8748794B2 (en) Time-of-flight 3D imaging system comprising a detector for detecting electromagnetic radiation
US11709238B2 (en) Demodulator with a carrier generating pinned photodiode and a method for operating it
US9165972B2 (en) Semiconductor structure, method of operating same, and production method
JP2011234366A (ja) １／ｆノイズが減少した画素
US10332926B2 (en) Structure of a readout circuit with charge injection
JP2015076453A (ja) 固体撮像装置、その製造方法及び撮像システム
JP2020109851A (ja) Ｃｍｏｓ画像センサ用のゲート制御型電荷変調デバイス
US10298870B2 (en) C-MOS photoelectric charge transfer cell, and matrix sensor comprising a set of such cells
TW202013759A (zh) 光偵測器
US11532663B2 (en) Demodulator with a carrier generating pinned photodiode
JP5145528B2 (ja) 二重目的電極を備えるシールドされたｃｍｏｓ画素構造
CN103915457A (zh) 一种硅基cmos图像传感器及其抑制光生载流子表面陷阱复合的方法
US6617562B1 (en) CMOS imager with discharge path to suppress reset noise

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190702

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200331