JP2017517075A - ユニバーサルｉ／ｏ信号インターポーザ・システム - Google Patents

Abstract

Ｉ／Ｏフィールド機器とコントローラとの間で伝送されるＩ／Ｏ信号を処理するための、ユニバーサルＩ／Ｏインターポーザ・システムが提供され、システムは、フィールド機器とコントローラとの間に接続される基部と、基部に取り付けられたいくつかのコネクタ・ハーフとを含む。インターポーザ回路キャリアが、対応するコネクタ・ハーフを含み、Ｉ／Ｏフィールド機器とコントローラとの間で伝送されている最中のＩ／Ｏ信号を処理するための信号処理回路を含む。インターポーザ回路キャリアは、フィールド機器又はコントローラから基部を接続解除することなく、変更することができる。

Description

本開示は、プロセス制御のための、Ｉ／Ｏ機器とコントローラとの間でのＩ／Ｏ信号の伝送に関し、詳細には、その信号経路に挿入される、信号の終点間でＩ／Ｏ信号を処理するシステムに関する。

制御システムは、工業プロセスを調節及び制御するために、Ｉ／Ｏ信号をフィールド機器及びコントローラに、またフィールド機器及びコントローラから送信する。フィールド機器としては、センサ及びアクチュエータがある。センサは、プロセス変数の状態を表す入力信号をコントローラに送信し、アクチュエータは、コントローラからの出力信号を受信して、プロセス変数に影響を及ぼすようにアクションを起こす。コントローラは、フィールド機器に直接接続され、固定のＩ／Ｏ機能を有してもよく、Ｉ／Ｏカードを使用して追加の能力をもたせてもよい。コントローラの中には、コントローラとデジタル・バス又はネットワークを経由してＩ／Ｏ信号を通信する遠隔Ｉ／Ｏラックに接続するものもある。

Ｉ／Ｏ信号は、アナログ信号のこともあり、デジタル信号のこともある。アナログＩ／Ｏ信号は変わりやすく、アナログＩ／Ｏ信号では、電圧又は電流が、弁の流量や所望の位置などのプロセス・パラメータの大きさを表す。デジタルＩ／Ｏ信号は、「オン／オフ」、「開状態／閉状態」、及び同様のものの、２つの状態のうちの１つを表す。

プロセス制御に使用される第２のタイプのデジタル出力信号は、リレーを作動させるために使用される。多くの制御タスクが、アクチュエータ又はモータなどのフィールド機器をそのアクチュエータ又はモータを動作させるために電源に接続する、リレーを必要とする。デジタル出力信号がリレーを開き、又は閉じて、アクチュエータ又はモータをパワー・オフ又はパワー・オンする。例えば、Ｏｐｔｏ２２、Ｔｅｍｅｃｕｌａ、Ｃａｌｉｆｏｒｎｉａ、ＵＳＡによって販売されている「Ｇｅｎｅｒａｔｉｏｎ４」又は「Ｇ４」デジタルＩ／Ｏ系列は、リレーを動作させるための別々のデジタル入力モジュール及びデジタル出力モジュールを市場に出している。

高度化された工業プロセスは、工場全体にわたって分散されたいくつかのフィールド機器及びコントローラを、プロセス制御に使用することがある。フィールド機器からのＩ／Ｏ配線はしばしば、管理を容易にするために、中央位置にもたらされる。フィールド配線は、配線キャビネット内に収容された端子ブロックまで延在し、端子ブロックからコントローラまで延在することがある。

センサ及び他のフィールド機器はしばしば、動作用の常時電力を必要とする。フィールド機器は、Ｉ／Ｏ信号ラインを通じて給電されてもよく、別の電力ラインを通じて電力を受信してもよい。制御システムの初期計画段階の間に、フィールド機器の電力需要を明確にし、フィールド機器に対する配電を編成するには、かなりの技術的努力が必要となる。フィールド機器が交換又は更新されるとき、制御システムの電力要件及び配電要件も変わることがある。これらの変化に応じるために、追加の技術的努力が必要となる。

制御システムの初期試運転の間、制御システムの適切な設置及び動作を確実なものにするために、Ｉ／Ｏ信号品質の広範にわたるテストが必要となることがある。

Ｉ／Ｏ信号は、制御システムが適切に動作できるように、信号コンディショニングを必要とすることがある。フィールド機器からのＩ／Ｏ配線は、キャビネット内に格納されたモジュラ信号コンディショナにもたらされ、信号コンディショナからコントローラにもたらされることがある。信号コンディショナの実例としては、Ｐｈｏｅｎｉｘ Ｃｏｎｔａｃｔ ＧｍｂＨ＆Ｃｏ．、Ｂｌｏｍｂｅｒｇ、Ｇｅｒｍａｎｙから入手可能な「ＭＩＮＩ Ａｎａｌｏｇ Ｐｒｏ」系列がある。信号コンディショナを変更するには、旧信号コンディショナからＩ／Ｏ配線を接続解除し、新規信号コンディショナに配線を接続し直す必要がある。

Ｃｏｒｒｅｌｌ、米国特許第７，４６２，０６３号、「Ｍｏｄｕｌａｒ Ｔｅｒｍｉｎａｌ Ｂｌｏｃｋ」

フィールド機器とコントローラとの間に挿入することができ、制御システムの診断、電力、及び接続の需要に、より良好に対処する、改善されたＩ／Ｏ信号コンディショニング・システムが必要とされている。

Ｉ／Ｏフィールド機器とコントローラとの間で伝送されるＩ／Ｏ信号を処理するための、ユニバーサルＩ／Ｏインターポーザ・システムが開示される。システムは、フィールド機器とコントローラとの間に接続される基部と、基部に取り付けられた１つ又は複数のコネクタとを含む。インターポーザ回路キャリアが、対応するコネクタ・ハーフを含み、Ｉ／Ｏフィールド機器とコントローラとの間で伝送されている最中のＩ／Ｏ信号を処理するための信号処理回路を含む。

インターポーザ回路キャリアは、フィールド機器又はコントローラから基部を接続解除することなく、変更することができる。

インターポーザ回路キャリアの実施例は、必ずしもそれに限定されないが、パススルー回路、信号コンディショニング回路、電気的保護回路、及びリレー回路を含む、異なるタイプの信号処理回路を含む。

インターポーザ回路キャリアのさらに他の実施例は、Ｉ／Ｏ信号診断のために信号経路へのアクセスを可能にするアクセス・ポートを含む。

インターポーザ回路キャリアのさらに他の実施例では、インターポーザ・システムを通じてフィールド機器に電力を送信することができる。これにより、新規設置を計画するとき、又はフィールド機器を交換若しくは既存の制御システムに追加するときの、電力編成の需要が単純なものになる。

開示されるユニバーサルＩ／Ｏインターポーザ・システムは、いくつかの利点をもたらす。制御システムの初期試運転、又は新規フィールド機器の設置の間、追加の回路保護及び診断アクセス用のヒュージング要素又はアクセス・ポートを備えたインターポーザ回路キャリアを使用することができる。キャリアは後に、アクセス・ポイントのないキャリア、及び／又は別のヒュージング要素を備えたキャリアと交換することができる。

フィールド機器の寿命の間に信号コンディショニングの需要が変わった場合、基部でのＩ／Ｏ配線を接続解除することなく、別のインターポーザ回路キャリアを設置することができる。

他の目的及び特徴は、説明が進むにつれて、特に１つ又は複数の実施例を示す添付の図面と併せ読めば、明らかとなるであろう。

Ｉ／Ｏ機器とコントローラとの間で伝送されるＩ／Ｏ信号を処理するための、ユニバーサルＩ／Ｏインターポーザ・システムを示す図である。 ユニバーサルＩ／Ｏインターポーザ・システムがＩ／Ｏ機器とコントローラとを接続することによって形成された回路を示す図である。 ユニバーサルＩ／Ｏアクセサリ・システムによって処理することのできるＩ／Ｏ信号を示す図である。 Ｉ／Ｏ機器に電力を提供することの可能な、ユニバーサルＩ／Ｏアクセサリ・システムの一実施例を示す図である。 図２に類似しているが、図４に示すユニバーサルＩ／Ｏアクセサリ・システムによって形成される回路を示す図である。 図４に類似しているが、別々の伝送ラインを経由してＩ／Ｏ機器に至る電力及び信号経路を提供する、ユニバーサルＩ／Ｏインターポーザ・システムの一実施例を示す図である。 Ｉ／Ｏ機器に２つ以上の供給源から選択可能な電力を提供することの可能な、ユニバーサルＩ／Ｏインターポーザ・システムの一実施例を示す図である。 インターポーザ回路キャリアとは無関係にＩ／Ｏ機器に電力が提供される、ユニバーサルＩ／Ｏインターポーザ・システムの一実施例を示す図である。 ユニバーサルＩ／Ｏインターポーザ・システムの一実施例の基部アセンブリの概略断面図である。 複数のＩ／Ｏ機器をコントローラに同時接続するための複数のフィールド側端子及び複数のコントローラ側端子を有する、ユニバーサルＩ／Ｏアクセサリ・システム用の基部の一実施例を示す図である。 図１０に類似しているが、基部のピン接続を接続する２つの別々の電力供給バスを有する基部の一実施例を示す図である。 図１０に類似しているが、コントローラ側端子が電気コネクタ・ハーフの一部を形成している図である。 図１２に示す基部がコントローラに電気コネクタ・ハーフを介して接続された様子を示す図である。 ユニバーサルＩ／Ｏアクセサリ・システムの基部が、システムのフィールド側端子用の端子ブロックを含むハウジング上に取着された様子を示す図である。 個々のハウジング・スライスから形成されたハウジングを示す図である。 第１の実施例のインターポーザ回路キャリア・ハウジングを示す図である。 第２の実施例のインターポーザ回路キャリア・ハウジングを示す図である。 フィードスルー回路として構成されたインターポーザ回路キャリアの信号処理回路を示す図である。 電気的保護回路として構成されたインターポーザ回路キャリアの信号処理回路を示す図である。 信号コンディショニング回路として構成されたインターポーザ回路キャリアの信号処理回路を示す図である。 リレー回路として構成されたインターポーザ回路キャリアの信号処理回路を示す図である。

図１は、Ｉ／Ｏ機器１２とコントローラ１４との間で伝送されるＩ／Ｏ信号を遮って処理するための、ユニバーサルＩ／Ｏインターポーザ・システム１０を示す。インターポーザ・システム１０は、図では、Ｉ／Ｏ機器１２にワイヤ又は信号ライン１６によって接続され、コントローラ１４にワイヤ又は信号ライン１８によって接続されている。図１は、Ｉ／Ｏ機器１２及びコントローラ１４からＩ／Ｏインターポーザ・システム１０まで直接延在する信号ライン１６、１８を示しているが、当技術分野で知られているように、信号ラインは、他の方途でＩ／Ｏインターポーザ・システム１０に、またＩ／Ｏインターポーザ・システム１０から引き回されてよいことを理解されたい。例えば、信号ライン１８は、分散型制御システムのコントローラに接続されたＩ／Ｏカード又はＩ／Ｏラックまで延在してよい。

Ｉ／Ｏ機器１２は、入力／出力機能性を含み、すなわち、Ｉ／Ｏ機器１２は、ライン１６を通じてＩ／Ｏインターポーザ・システム１０によって受信されて、ライン１８を通じてコントローラ１４に伝達する信号を出力することができ、又は入力として、コントローラ１４によって出力され、ライン１８を通じてＩ／Ｏインターポーザ・システム１０によって受信されて、ライン１６を通じてＩ／Ｏ機器１２に伝達する信号を受信することができる。Ｉ／Ｏインターポーザ・システム１０により、ライン１６又はライン１８を通じてＩ／Ｏシステム１０によって受信された信号が、遮られて処理され、又はその他の方法で評価され、若しくは取り扱われてから、ライン１６又はライン１８のうちの他方を通じてＩ／Ｏシステム１０から出力されることが可能になる。Ｉ／Ｏ機器１２から見ると、Ｉ／Ｏ機器は、ライン１６上で、コントローラ１４からＩ／Ｏ信号を受信する、又はコントローラ１４にＩ／Ｏ信号を送信する。コントローラ１４から見ると、コントローラ１４は、ライン１８上で、Ｉ／Ｏ機器１２からＩ／Ｏ信号を受信する、又はＩ／Ｏ機器１２にＩ／Ｏ信号を送信する。

後により詳細に説明する実施例では、Ｉ／Ｏインターポーザ・システム１０は、Ｉ／Ｏ機器１２に電力を供給することもできる。

Ｉ／Ｏインターポーザ・システム１０は、基部アセンブリ２０と、インターポーザ回路キャリア２２と、電気コネクタ２４とを含む。電気コネクタ２４は、回路キャリア２２を基部アセンブリ２０に取外し可能に取り付けるインターフェースである。電気コネクタ２４は、回路キャリア２２が基部アセンブリ２０に取り付けられたときに、基部アセンブリ２０とキャリア２２との間の電気的接続も行う。

電気コネクタ２４は、回路キャリア２２に取り付けられてその一部を形成する、第１のコネクタ・ハーフ２４ａと、基部アセンブリ２０に取り付けられてその一部を形成する、第２のコネクタ・ハーフ２４ｂとを含む。

図示の電気コネクタ２４は、ピンと、そのピンを受領する対応するソケットを含む残りのコネクタ・ピンとを含む、従来のピン及びソケット型の電気コネクタである。Ｄサブ・コネクタが示されているが、（それらに限定されないが、端子ブロック、プラグ／ソケット・コネクタ、又はＲＳ２３２コネクタ、ＵＳＢコネクタ、ＲＳ４６コネクタ、ＲＪ４５コネクタ、若しくはＲＳ４２２／４８５コネクタを含む）他のタイプの電気コネクタを使用して、基部アセンブリ２０と回路キャリア２２との間の機械的接続及び電気的接続を行うことができる。電気コネクタ及び／又は基部は、キーイング要素若しくはコーディング要素、又はコネクタ・ハーフの正しい嵌め合い係合（ｍａｔｉｎｇ ｅｎｇａｇｅｍｅｎｔ）を確実なものにする他の構造を含んでよい。基部アセンブリ２０は、コネクタ・ハーフ２４ａ、２４ｂを接続するときにそれらのコネクタ・ハーフの適切な位置合せを容易にするガイド構造（図示せず）を含んでもよい。

基部アセンブリ２０は、基部インターポーザ回路セグメント２８を担持するプリント回路ボード（ＰＣＢ：ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）２６を含む。基部インターポーザ回路セグメント２８は、コネクタ・ハーフ２４ｂを含み、さらにＩ／Ｏ機器１２との電気的接続用の機器端子３０と、コントローラ１４との電気的接続用のコントローラ端子３２とを含む。基部インターポーザ回路セグメント２８はさらに、ＰＣＢ２６によって提供される回路部分を含み、これらの回路部分は、機器端子３０とコネクタ・ハーフ２６ｂとの間の電気回路通信３４を含み、コントローラ端子３２とコネクタ・ハーフ２４ｂとの間の電気回路通信３６を提供する。

基部インターポーザ回路セグメント２８は、機器端子３０からコントローラ端子３２まで延在する常時開電気的接続を形成する。

図示のインターポーザ・キャリア２２は、コネクタ・ハーフ２４ａを担持するハウジング３８を有する。Ｉ／Ｏ回路セクション４２及びＩ／Ｏ回路セクション４４を通じてコネクタ・ハーフ２４ａと電気回路通信状態にある信号処理回路４０が、ハウジング３８内に配設される。

図２に示すように、インターポーザ回路キャリア２２が基部インターポーザ回路セグメント２８に接続されると、電気コネクタ２４がＩ／Ｏ回路セクション４２、４４を、それぞれに対応する基部回路セクション３４、３６と直列状態にする。インターポーザ回路キャリア２２と基部インターポーザ回路セグメント２８は協同で、機器端子３０からコントローラ端子３２まで延在する閉インターポーザ回路セグメント４６を形成する。基部インターポーザ回路セグメント２８及びインターポーザ回路キャリア２２により、追加の信号処理又は他の機能性を、Ｉ／Ｏ機器１２とコントローラ１４との間に延在するＩ／Ｏ信号経路に挿入できるようになる。端子３０、３２間を通るＩ／Ｏ信号は、挿入された信号処理回路４０によって遮られて処理される。受信されてインターポーザ・システム１０に入ったＩ／Ｏ信号は、インターポーザ・システム１０によって処理され、次いで、システム１０から外に送信される。

図３は、インターポーザ・システム１０によって受信することのできるＩ／Ｏ信号のタイプを示す。Ｉ／Ｏ機器１２によって出力されて、コントローラ１４に伝達する信号は、システム１０に対する入力信号と考えられる。コントローラ１４によって出力されて、Ｉ／Ｏ機器１２に伝達する信号は、システム１０に対する出力信号と考えられる。当技術分野で知られるように、Ｉ／Ｏ信号は、アナログ信号のこともあり、デジタル信号のこともある。したがって、基部インターポーザ回路セグメント２８は、機器端子３０でアナログ・イン信号４８若しくはデジタル・イン信号５０を受信し、又はコントローラ端子３２でアナログ・アウト信号５２若しくはデジタル・アウト信号５４を受信するように、Ｉ／Ｏ機器１２とコントローラ１４との間に接続することができる。

インターポーザ回路キャリア２２は、デジタルＩ／Ｏ信号を処理するか、又はアナログＩ／Ｏ信号を処理するように構成される。アナログ信号を処理するように構成されるアクセサリ回路キャリア２２は、アナログ・アクセサリ回路キャリアである。デジタル信号を処理するように構成されるアクセサリ回路キャリア２２は、デジタル・アクセサリ回路キャリアである。アクセサリ回路キャリア２２の「極性」は、Ｉ／Ｏ信号がＩ／Ｏ回路セクション４２を通じて受領されるか、それともＩ／Ｏ回路セクション４４を通じて受領されるかによって決まる。Ｉ／Ｏ回路セクション４２を通じて受領される入力信号を処理するように構成されるアクセサリ回路キャリア２２は、入力回路キャリアである。Ｉ／Ｏ回路セクション４４を通じて受領される出力信号を処理するように構成されるアクセサリ回路キャリア２２は、出力キャリアである。

インターポーザ回路キャリア２２は、異なる実施例では、アナログ入力回路キャリア、アナログ出力回路キャリア、デジタル入力回路キャリア、又はデジタル出力回路キャリアであってよい。ユーザが、システム１０で使用する回路キャリア２２の適切なタイプ及び極性を、Ｉ／Ｏ機器１２とコントローラ１４との間で伝送されるＩ／Ｏ信号の信号タイプ（アナログ又はデジタル）及び極性（入力又は出力）に基づいて選択する。信号仕様が変わる場合、又はＩ／Ｏ機器１２が異なるタイプのＩ／Ｏ機器と交換される場合、システム１０内で使用されるアクセサリ回路キャリア２２もそれに応じて変わる。

図３に示すように、アナログ入力回路キャリア２２ａｉは、アナログ入力信号４８を機器端子３０から受領し、処理済みのアナログ入力信号４８ｐをコントローラ端子３２に出力する。デジタル入力回路キャリア２２ｄｉは、デジタル入力信号５０を機器端子３０から受領し、処理済みのデジタル入力信号５０ｐをコントローラ端子３２に出力する。アナログ出力回路キャリア２２ａоは、アナログ出力信号５２をコントローラ端子３２から受領し、処理済みのアナログ出力信号５２ｐを機器端子３０に出力する。デジタル出力回路キャリア２２ｄоは、デジタル出力信号５４をコントローラ端子３２から受領し、処理済みの出力信号５４ｐを機器端子３０に出力する。

図４は、基部アセンブリ２０に類似しているが、Ｉ／Ｏ機器１２に電力を供給することのできる、第２の実施例の基部アセンブリ６０を示す。基部アセンブリ６０の基部インターポーザ回路セグメントは、電力供給端子６２を含み、電力供給端子６２は、図では電圧源６４に接続されている。図示の実施例における電圧源６４は、２４ボルトＤＣ電圧源である。基部アセンブリＰＣＢが、電力端子６２とコネクタ・ハーフ２６ｂとの間の電気回路通信６６を提供する。図５に示すように、基部アセンブリ６０と共に使用する回路キャリア２２は、その端部がコネクタ・ハーフ２４ａに接続されるジャンパ６８を含む。回路キャリア２２が基部アセンブリ６０に接続されると、電気コネクタ２４がジャンパ６８を、基部回路セクション６６、３３と直列状態にする。電圧源６４からライン１６を通じてＩ／Ｏ機器１２に電力が供給される。

インターポーザ回路キャリア２２も、キャリアが機器端子２４に電力を供給するように構成される場合、電力回路キャリアである。インターポーザ回路キャリアは、キャリアが機器端子３０に電力を供給するように構成されない場合、非電力回路キャリアである。

図５に示す回路キャリア２２は、電圧源６４から電力を受信して回路キャリア自体の内部回路に給電する内部配電回路７０も含む。インターポーザ回路キャリア２２は、キャリアによって処理されている最中の信号とは無関係に、基部アセンブリ６０を通じて給電される、基部給電式（ｂａｓｅ−ｐｏｗｅｒｅｄ）回路キャリアであってよい。他の実施例では、インターポーザ回路キャリア２２は、信号給電式であってよく、すなわち、回路キャリア２２は、処理されている最中の信号からの電力を利用して、回路キャリアに給電する。

本明細書で開示される、機器端子３０に電力を供給することの可能な実施例は、代替実施例では、コントローラ端子３２に電力を供給するように構成されてよいことを理解されたい。

図６は、基部アセンブリ６０に類似した第３の実施例の基部アセンブリ７２を示す。基部アセンブリ７２の信号相互接続回路は、電気コネクタ・ハーフ２４ｂに電気回路通信７６によって接続される第２の機器側端子７４を含む。基部アセンブリ７２と共に使用されるインターポーザ回路キャリア２２が、電力供給端子６２を端子７４と相互接続する。電力ラインが端子７４に、またＩ／Ｏ機器１２に接続されて、Ｉ／Ｏ機器信号ライン１６とは別に、電力ライン７８を通じてＩ／Ｏ機器に電力を供給する。

図６は、信号相互接続回路が、Ｉ／Ｏ機器１２との接続用の複数の端子を含むことができることを示す。追加の端子は、例えばＩ／Ｏ機器から延在するシールド導体を終端するために設けられてよい。

図７は、基部アセンブリ７２に類似した第４の実施例の基部アセンブリ８０を示す。基部アセンブリ８０の信号相互接続回路は、電力供給端子６２に加えて、第２の電力供給端子８２を含む。電力供給端子８２は、図では、電圧源６４が供給するのとは異なる電圧を供給する第２の電圧源８４に接続されている。電力供給端子６２を機器電力端子７４に相互接続するように構成されたインターポーザ回路キャリア２２が使用されるとき、図６に示したように、電力を電圧源５４から電力ライン７８を通じてＩ／Ｏ機器１２に送信することができる。電力供給端子８２を機器端子３０に相互接続するように構成されたインターポーザ回路キャリア２２が使用されるとき、図４に示したように、電力を電圧源８４からＩ／Ｏ機器信号ライン１６を通じてＩ／Ｏ機器１２に送信することができる。

図４〜図７は、インターポーザ回路キャリア２２を利用して電力供給端子を機器端子と接続することによって、Ｉ／Ｏ機器１２に電力を供給する様子を示す。図８は、電力供給端子６２、８２に類似した電力供給端子９２、９４を含む、第５の実施例の基部アセンブリ９０を示す。ただし、本実施例では、電力供給端子６２、８２は、基部インターポーザ回路セグメント２８に、電気コネクタ・ハーフ２４ｂと機器端子３０との間で電気的に接続される。インターポーザ回路キャリア２２の存在とは無関係に、機器端子３０に電力を供給することができる。他の可能な実施例では、電力供給端子は、電力端子７４に類似した専用の機器電力端子に接続されてよい。

基部インターポーザ回路セグメント２８は、使用されている最中のインターポーザ回路キャリアに関わらず、又はそのインターポーザ回路キャリアとは無関係に、信号を処理するための、又は診断機能若しくは他の機能性を提供するための追加のデバイスを、信号経路内に含むこともできる。図９は、基部アセンブリ２０に類似しているが、基部インターポーザ回路セグメント２８内に配設された手動プッシュボタン・ブレーク１０２を含む、第６の実施例の基部アセンブリ１００を示す。回路セグメント２８は、ブレーク１０２の両側に、露出したテスト・ポイント１０４、１０６を含む。ユーザは、テスト目的又は診断目的で、アクティブな回路をブレーク１０２を用いて手動で開き、テスト・ポイント１０４、１０６上にプローブを置いて、信号品質をモニタすることができる。使用していないときにテスト・ポイント１０４、１０６を覆うために、防塵カバーが設けられてよい。

アクセサリ回路キャリアとは無関係に機能性を提供するために、基部インターポーザ回路セグメント２８にオプションで組み込まれてよい他のデバイス又は回路要素としては、ヒューズ、絶縁要素、信号リピータ、及び同様のものがある。

図１０は、基部アセンブリ２０に類似しているが、ＰＣＢ２６上に複数の同様の基部インターポーザ回路セグメント２８を含む、第７の実施例の基部アセンブリ１１０を示す。図１０の基部アセンブリ１１０の各基部インターポーザ回路セグメント２８は、残りのインターポーザ・セグメントとは無関係である。各基部インターポーザ回路セグメントは、図１に示す回路セグメント２８に類似のものとして示されているが、先に説明し、図１〜図９で先に示したように、インターポーザ・セグメント２８のいくつか又は全ては、追加の電力供給端子、機器電力端子、及び追加のデバイス又は回路要素を、信号経路内に含んでよいことを理解されたい。

これらの基部インターポーザ回路セグメント２８は互いに無関係なので、あるインターポーザ・セグメント２８に接続されたＩ／Ｏ機器のタイプ及び極性は、他のいずれかのインターポーザ・セグメント２８に接続されたＩ／Ｏ機器のタイプ及び極性とは無関係である。あるインターポーザ・セグメント２８に接続されたＩ／Ｏ機器を交換しても、そのような変更が、その基部インターポーザ回路セグメントのインターポーザ回路キャリアのタイプ及び極性の変更を必要とする場合でさえ、残りのインターポーザ・セグメント２８に接続された残りのＩ／Ｏ機器に影響が及ぶことはない。

さらに、各インターポーザ・セグメント２８の信号経路にそのインターポーザ・セグメント２８によって挿入された信号処理及び他の機能性は、残りのインターポーザ・セグメント２８のそれぞれに対応する信号経路内に差し挟まれた信号処理とは無関係である。各インターポーザ・セグメント２８内で使用されるインターポーザ回路キャリア２２のタイプ及び極性は、残りのインターポーザ・セグメント２８内で使用されるインターポーザ回路キャリア２２のタイプ及び極性とは無関係である。各インターポーザ・セグメント２８に接続されたＩ／Ｏ機器に電力を供給するという選択は、残りのインターポーザ・セグメント２８のどんな電力要件とも無関係に行われる。各インターポーザ・セグメント２８内に配設された追加のデバイス又は機能性は、残りのインターポーザ・セグメント２８内の同様のデバイス又は機能性とは無関係に振る舞う。例えば、あるインターポーザ・セグメント２８内で信号回路をブレーク１０２を用いて開いても、残りのインターポーザ・セグメント２８に影響が及ぶことはない。あるインターポーザ・セグメント２８に接続されたＩ／Ｏ機器を変更しても、残りのインターポーザ・セグメント２８に影響が及ぶことも、残りのインターポーザ・セグメント２８内で使用されているインターポーザ回路キャリア２２の変更が必要になることもない。

図１０は、４つの基部インターポーザ・セグメント２８を示すが、限定する意図はない。３２、６４、又はより多くのインターポーザ・セグメント２８を有する実施例が、本開示の範囲内に含まれる。

図１１は、基部アセンブリ１１０に類似した、第８の実施例の基部アセンブリ１２０を示す。本実施例では、電力は、電圧源から各インターポーザ・セグメント２８に、各インターポーザ・セグメント２８に専用の電力供給端子を通じてではなくバスを通じて入手可能になっている。図１１は、それぞれのバス供給端子１２６、１２８を有する電力供給バス１２２、１２４を示す。それぞれの電圧源６４、８４が、図では、バス供給端子１２６、１２８に接続されている。各電気コネクタ・ハーフ２４ｂの対応するピンが、それぞれのバス１２２、１２４に接続される。バス１２２に、又はバス１２４に接続するように構成された電力タイプのインターポーザ回路キャリア２２は、先に説明したように、バスからインターポーザ・セグメント２８の機器端子３０又は電力端子７４に電力を供給する。

さらに他の実施例では、インターポーザ・セグメント２８に取り付けられたインターポーザ回路キャリア２２が使用する電力を入手可能にするための専用の、バス１２２又はバス１２４に類似したバスが設けられる。さらに別の実施例では、基部アセンブリ１２０に関連して使用中のツール又は診断機器に独立に給電することのできる、バス１２２又はバス１２４に類似したバスが設けられる。例えば、インターポーザ・セグメント２８のテスト・ポート１０２、１０４に取り付けられた手持ち式診断機器に給電できるように、各インターポーザ・セグメント２８に電力ポートが設けられてよい。

図１２は、基部アセンブリ１２０に類似した、第９の実施例の基部アセンブリ１３０を示す。本実施例では、インターポーザ・セグメント２８のコントローラ端子３２が、ピンとして形成され、ＰＣＢ２６に取り付けられたピン・コネクタ・ハーフ１３２を形成するように編成される。図示のピン・コネクタ・ハーフ１３２は、従来のＤサブ・コネクタのハーフである。ピン・コネクタ・ハーフ１３２のサイズ、形状、及びピン数は、電気コネクタ・ハーフ２４ａ又は２４ｂに使用されているものとは無関係に選択される。

コントローラ端子３２をコネクタ・ハーフとして編成すると、基部アセンブリ１３０からコントローラ１４まで延在する複数のコントローラＩ／Ｏライン１８の簡便な接続が可能になる。図１３は、ケーブル１３４が基部アセンブリ１３０をコントローラ１４と接続している様子を示す。ケーブル１３４は、コネクタ・ハーフ１３２と適合する電気コネクタ・ハーフ１３６をケーブルの一端に有し、コントローラ・コネクタ・ハーフと適合するコネクタ・ハーフ１３８をケーブルの他端に有する。ケーブル１３４は、複数のＩ／Ｏ信号ワイヤの同時接続を可能にする。

知られているＩ／Ｏ集約機器又はエレクトロニック・マーシャリング機器は、マルチワイヤＩ／Ｏケーブルの対応するコネクタ・ハーフと嵌合する標準又は独自のコネクタ・ハーフを利用して、マーシャリング機器をＩ／Ｏ信号ラインに接続している。諸実施例では、コネクタ・ハーフ１３８は、集約機器又はマーシャリング機器のコネクタ・ハーフと接続するように構成される。そのような使用においては、基部アセンブリ１３０は、コントローラ１４に直接取り付けられるのではなく、その代わりに、中継マーシャリング機器を通じて接続される。

適切なケーブルを使用して基部アセンブリ１３０に接続することのできるＩ／Ｏ集約機器又はエレクトロニック・マーシャリング機器の非限定的な実例としては、とりわけ、Ｅｍｅｒｓｏｎ Ｐｒｏｃｅｓｓ Ｍａｎａｇｅｍｅｎｔによって販売されているＤＥＬＴＡＶ ＣＨＡＲＭＳ（商標）エレクトロニック・マーシャリングＩ／Ｏハードウェア、及びＨｏｎｅｙｗｅｌｌ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｉｎｃ．によって販売されているＥＸＰＥＲＩＯＮ ＵＮＩＶＥＲＳＡＬ ＰＲＯＣＥＳＳ Ｉ／Ｏハードウェアがある。

図１２は、基部アセンブリ１３０の全てのコントローラ端子３２が、単一のコネクタ・ハーフ１３８内に収容されている様子を示す。他の実施例では、コントローラ端子３２は、複数のコネクタ・ハーフ１３８にまとめられる。例えば、３２個のインターポーザ・セグメント２８を有する基部アセンブリが、１６端子から成る２つのグループに編成されたコントローラ端子３２を有し、各端子グループがそれぞれのコネクタ・ハーフ１３２を形成する。他の実施例では、コントローラ端子４２のいくつかだけが、コネクタ・ハーフ１３８の一部を形成し、残りのコントローラ端子３２は、図１０に示す編成に類似した編成のままであってよい。

図１４は、基部アセンブリ１４０に類似した基部アセンブリ２２０を含む、システム１０に類似したユニバーサルＩ／Ｏインターポーザ・システム２１０を示す。本実施例では、基部アセンブリ２２０のＰＣＢ基部２２２は、ハウジング２２４上に取着されている。機器端子３０が、ハウジング２２４の一部を形成する端子ブロック２２６内に収容されている。導体（図示せず）が、必要な電気的接続を形成するように端子ブロック２２６からＰＣＢ基部２２２まで延在する。端子ブロック２２６は、上述した電力及び電力供給接続用の追加の端子を含んでもよい。例えば、端子ブロック２２６は、電力バス（図示せず）に電力を提供するための電力供給端子（ＢＵＳ ＴＥＲＭＩＮＡＬ）を含む。

図１５は、Ｉ／Ｏシステム２１０に類似したユニバーサルＩ／Ｏインターポーザ・システムのハウジング２３０を示す。ハウジング２３０は、図では、ＤＩＮレール２３２上に取着されている。

ハウジング２３０は、ＤＩＮレール２３２に沿って並んで配置されたいくつかのハウジング・スライス２３４から形成される。各ハウジング・スライス２３４は、それぞれのインターポーザ・セグメント２８に関連付けられており、そのインターポーザ・セグメント２８の機器端子２３８（信号、電力、及びシールド端子）を収容するモジュラ端子ブロック２３６を含む。代替実施例では、複数のハウジング・スライス２３４が、それぞれのインターポーザ・セグメント２８に関連付けられる。端子ブロック２３６は、端子２３８をＤＩＮレール軸に垂直に、すなわち直角に隔置する。図示のハウジング２３０は、電力供給端子２４２用の追加のハウジング・スライス２４０を含む。電力供給端子２４２は、インターポーザ回路キャリア２２を通じてコントローラに電力を供給するための２４ｖ ＤＣ電圧源、インターポーザ回路キャリア２２を通じてＩ／Ｏデバイスに電力を供給するための２４ＤＶ電圧源、及びオプションの接続として、オプションの電力用の１２５Ｖまでの第３の電圧源に接続するように構成されてよい。

ハウジング２３０は、ＤＩＮレール２３２をＰＣＢ基部２６と電気的に接続するグランド接続を含んでよい。各インターポーザ・セグメント２８は、全ての信号ラインのシールディングをＤＩＮレール・グランドにつなぐための電気的接続、フィールド・シールド又はケーブル・シールドをＤＩＮレール・グランドに、又は代替グランドにつなぐための電気的接続を含んでよい。

ハウジング２３０を形成するように適合させることのできるモジュラ・ハウジングの実例が、Ｃｏｒｒｅｌｌ、米国特許第７，４６２，０６３号、「Ｍｏｄｕｌａｒ Ｔｅｒｍｉｎａｌ Ｂｌｏｃｋ」に開示されており、この特許は、本明細書に完全に記載されているのと同様に、参照により組み込まれる。

図１６及び図１７は、インターポーザ回路キャリア２２のハウジング３８の２つの実施例を示す。

図１６は、剛性の、概して角柱状の本体２５２を有する、ハウジング２５０を示す。電気コネクタ・ハーフ２４ａが、本体２５２の底部に位置付けられている。ハウジング２５０は、熱を放散させるために通気孔２５４、又は同様のものを含んでよい。ハウジング２５０は、基部コネクタ・ハーフ２４ｂに対してインターポーザ回路キャリア２２を位置合わせし、係合させ、且つ解放可能に保持するために、ガイド面、キーイング及びコーディング構造、ラッチ機構、及び同様のものを含んでよい。

図１７は、ハウジング２５０に類似しているが、ヒンジ付き防塵カバー２５６を含む、ハウジング２６０を示す。防塵カバー２５６は、閉位置と開位置との間で回転可能である。閉位置にあるとき、防塵カバー２５６は、ハウジング本体２５２の外側表面２５８を密接して覆う。開位置にあるとき、防塵カバー２５６が表面２５８から離隔されて、表面２５４へのアクセスが可能になる。下で説明するインターポーザ回路キャリアの実施例では、テスト・ポイント、ブレーク、スイッチ、視覚的インジケータ、ヒューズ、及び他の回路要素２５９が、表面２５８上に、又は表面２５８に沿って、置かれてよい。防塵カバー２５６は、それらの回路要素へのユーザ・アクセスを可能にしながら、それらへの環境的保護を行う。防塵カバーが半透明の場合、防塵カバーが閉じられている間に、視覚的インジケータの使用が可能である。

異なるタイプの信号処理回路４０の非限定的な実例について、下で説明する。図示の信号処理回路４０は、４つの主要な分類、
（１）フィードスルー回路又はパススルー回路、
（２）電気的保護回路、
（３）信号コンディショニング回路、及び
（４）リレー回路
に入る。

図示の処理回路４０のうちの１つを実装しているインターポーザ回路キャリア２２は、先に説明したように、電圧源から機器端子３０又はコントローラ端子３２に電力を送出するように構成されてもよい。

図１８は、フィードスルー回路２６０を示す。フィードスルー回路２６０は、回路２６０に入るＩ／Ｏ信号（アナログ又はデジタル）が回路２６０から外に出るＩ／Ｏ信号と同一である、受動的な１：１接続を行う。同じフィードスルー回路２６０は、入力信号と出力信号のどちらかを扱うことができ、すなわち、フィードスルー回路２６０を実装しているインターポーザ回路キャリア２２の極性は、重要性をもたないことがある。

電気的保護回路として構成された信号処理回路４０は、過電圧保護又は過電流保護を行う。図１９は、電気的保護回路２７０として構成された信号処理回路を示す。保護回路２７０は、ヒュージング要素２７２と、溶断ヒュージング要素インジケータ・ランプ２７４と、手動ブレーク２７６と、ブレーク２７６の両側にテスト・ポイント２７８、２８０とを含む。図示のヒュージング要素２７２は、ヒューズであるが、当技術分野で知られる他のヒュージング要素としては、回路遮断器及び同様のもの、又は他のものがある。手動ブレーク及びテスト・ポイントを実装しているインターポーザ回路キャリア２２は、信号ラインの診断目的及びテスト目的で、プロセス制御システムの初期設置及びセットアップの間に使用されてよい。設置が完了し検証された後、パススルー回路のみ、又はヒューズ及び溶断ヒューズ・インジケータ・ランプのみを含む信号処理回路４０を備えたインターポーザ回路キャリア２２が、信号ライン内に配置されてよい。

信号コンディショニング回路として、又は信号コンディショナとして構成された信号処理回路４０は、処理機能の中でもとりわけ、Ｉ／Ｏ信号の電気的絶縁、信号変換、信号増幅、信号フィルタリング、及び電流モニタリングを行うことができる。信号コンディショニング回路は、熱電対、測温抵抗体（ＲＴＤ：ｒｅｓｉｓｔａｎｃｅ ｔｅｍｐｅｒａｔｕｒｅ ｄｅｔｅｃｔｏｒ）、ポテンショメータ、又は同様のものからなど、特定の供給源から受信した信号をコンディショニングするように構成されてもよく、又は信号コンディショニング回路は、ＨＡＲＴ、従来の４〜２ＯｍＡ信号、及び同様のものなどの、特定のＩ／Ｏ信号プロトコルをコンディショニングするように構成されてもよい。

入力信号、出力信号、及び電力供給信号の電気的絶縁又はガルバニック絶縁は、グランド・ループ及びＩ／Ｏ信号のひずみの他の発生源を阻止する。信号変換は、受信されて信号処理回路４０に入ったＩ／Ｏ信号を、宛先コントローラ若しくはフィールド機器とより適した信号に変換し、又は信号を、工業環境からの干渉の影響をより受けにくい信号に変換することができる。信号増幅器は、より長い信号ラインを経由した信号伝送を可能にし、又は信号の受信端でのより高い信号電力を可能にする。信号フィルタは、工業環境によってＩ／Ｏ信号に取り込まれた高周波信号成分などの干渉を除去する。

図２０は、信号処理回路２９０として構成された信号処理回路を示す。処理回路２９０は、ＲＴＤ信号を処理するためのものであり、入力として２導線、３導線、又は４導線ＲＴＤを選択するためのＤＩＰスイッチ２９２を含む。ＤＩＰスイッチ２９２は、インターポーザ回路キャリア２２が基部アセンブリ上に取着された他の回路キャリア２２間に挟まれた場合でさえアクセス可能なところに位置付けられる。

リレー回路として構成された信号処理回路４０は、Ｉ／Ｏ機器とコントローラとの間でレベル調整及び電力調整のために使用されるリレーを含む。図２１は、リレー回路３００として構成された信号処理回路を示す。リレー回路３００は、図中に概略的に示すリレー３０２と、リレー３０２の動作状態を表示する表示灯３０４とを含む。リレー３０２は、電力端子３０６と、負荷端子３０８とを含む。Ｉ／Ｏ入力信号１６が「オン」のとき、リレーを「オン」に切り替えて、電力端子３０６を負荷端子３０と接続又は接続解除し、Ｉ／Ｏ入力信号１６が「オフ」のとき、リレーを「オフ」に切り替える。別々の入力モジュール及び出力モジュールの必要なく、単一の信号インターポーザ回路キャリア２２が、Ｉ／Ｏ入力信号を受領して、そのデジタル出力信号をリレーを制御するために送出する。一代替実施例では、電力端子３０６がなくされて、先に説明したように、基部から電力が供給されてもよい。

本開示は、１つ又は複数の実施例を開示し、それについて説明しているが、本開示は修正が可能であること、並びに本開示は、記載されたまさにその詳細に限定されるのではなく、添付の特許請求の範囲に記載の範囲に含まれる変更及び改変を含むことが理解されよう。

Claims (20)

1. Ｉ／Ｏフィールド機器とコントローラとの間で伝送されるＩ／Ｏ信号を処理するための、ユニバーサルＩ／Ｏインターポーザ・システムであって、
   基部と、インターポーザ回路キャリアと、電気コネクタと
   を備え、
   前記電気コネクタが、前記基部に取り付けられた第１のコネクタ・ハーフと、前記インターポーザ回路キャリアに取り付けられた第２のコネクタ・ハーフとを備え、前記インターポーザ回路キャリアを前記基部に取り付けるために、前記第１のコネクタ・ハーフと前記第２のコネクタ・ハーフが互いに選択的に係合可能であり、
   前記インターポーザ回路キャリアが、前記第２のコネクタ・ハーフと電気回路通信状態にある信号処理回路を備え、前記信号処理回路が、入力セクションと、処理セクションと、出力セクションとを備え、前記入力セクションが、前記第２のコネクタ・ハーフからＩ／Ｏ信号を受領するように構成され、前記信号処理セクションが、前記入力セクションによって受領された前記Ｉ／Ｏ信号を処理するように構成され、前記出力セクションが、前記処理セクションから前記処理済みのＩ／Ｏ信号を受領して、前記処理済みのＩ／Ｏ信号を前記第２のコネクタ・ハーフに出力するように構成され、
   前記基部が、前記Ｉ／Ｏフィールド機器から延在するＩ／Ｏ信号ラインとの電気的接続用のフィールド側端子と、前記コントローラまで延在するＩ／Ｏ信号ラインとの電気的接続用のコントローラ側端子とを備え、前記フィールド側端子が、前記第１のコネクタ・ハーフと電気回路通信状態にあり、且つコネクタ側端子が、前記第１のコネクタ・ハーフと電気的接続状態にあって、前記フィールド側端子から前記第２のコネクタ・ハーフまで、且つ前記第２のコネクタ・ハーフから前記コントローラ側端子まで延在する、基部インターポーザ回路セグメントを画定し、
   前記第１のコネクタ・ハーフと前記第２のコネクタ・ハーフが互いに係合されたとき、前記電気コネクタが、前記第１のコネクタ・ハーフと前記第２のコネクタ・ハーフとの間に第１の電気的信号接続及び第２の電気的信号接続を形成し、前記第１の電気的信号接続が、前記フィールド側端子を、前記信号処理回路の前記取込みセクション及び前記出力セクションのうちの一方と電気的に接続し、前記第２の電気的接続が、前記コントローラ側端子を、前記信号処理回路の前記取込みセクション及び前記出力セクションのうちの他方と電気的に接続し、そのときに、前記Ｉ／Ｏ信号が、前記フィールド側端子及び前記コントローラ側端子のうちの一方によって受信され、前記処理済みのＩ／Ｏ信号が、前記フィールド側端子及び前記コントローラ側端子のうちの他方によって受領されて、前記処理済みのＩ／Ｏ信号を前記ユニバーサルＩ／Ｏインターポーザ・システムから離れて前記フィールド機器又は前記コントローラにさらに送信できるように、前記フィールド側端子及び前記コントローラ側端子のうちの他方からアクセス可能であり、
   前記信号ラインを前記端子から取り外す必要なく、前記インターポーザ回路キャリアが、前記基部から選択的に取り付け可能及び切り離し可能である、
   ユニバーサルＩ／Ｏインターポーザ・システム。
2. 前記信号処理回路が、前記第１の接続ハーフと前記第２の接続ハーフが互いに係合されたときに前記第１の接続構成要素と前記第２の接続構成要素との間に直列に配設されるヒュージング要素を備える、請求項１に記載のユニバーサルＩ／Ｏインターポーザ・システム。
3. 前記信号処理回路が、溶断ヒューズ・インジケータを備える、請求項２に記載のユニバーサルＩ／Ｏインターポーザ・システム。
4. 前記基部インターポーザ回路セグメントが、電源に接続されるように構成された電力端子を備え、前記第２のコネクタ・ハーフが前記電力端子に電気的に接続される、請求項１に記載のユニバーサルＩ／Ｏインターポーザ・システム。
5. 前記第１のコネクタ・ハーフが、前記第２のコネクタ・ハーフとの第１の電力接続を、前記コネクタ・ハーフが互いに係合されたときに形成するように構成され、前記第１の電力接続が、前記電力端子を、前記フィールド側端子及び前記コントローラ側端子のうちの一方又は両方に電気的に接続する、請求項４に記載のユニバーサルＩ／Ｏインターポーザ・システム。
6. 前記第２のコネクタ・ハーフが、前記第１のコネクタ・ハーフとの電力接続を、前記コネクタ・ハーフが互いに係合されたときに形成しないように構成される、請求項４に記載のユニバーサルＩ／Ｏインターポーザ・システム。
7. 前記基部が、前記第１のコネクタ・ハーフと前記フィールド側端子又は前記コントローラ側端子との間に電気的に直列に接続されたヒュージング要素を備える、請求項１に記載のユニバーサルＩ／Ｏインターポーザ・システム。
8. 前記ヒュージング要素が、前記信号処理回路の前記出力セクションと、前記ヒュージング要素に接続された前記端子との間に直列に配設される、請求項７に記載のユニバーサルＩ／Ｏインターポーザ・システム。
9. 前記信号処理回路が、手動で操作される回路遮断器を含む、請求項１に記載のユニバーサルＩ／Ｏインターポーザ・システム。
10. 前記信号処理回路が、リレー回路である、請求項１に記載のユニバーサルＩ／Ｏインターポーザ・システム。
11. 前記信号処理回路が、信号コンディショニング回路である、請求項１に記載のユニバーサルＩ／Ｏインターポーザ・システム。
12. 前記信号処理回路が、パススルー回路である、請求項１に記載のユニバーサルＩ／Ｏインターポーザ・システム。
13. 前記信号処理回路が、電気的保護回路である、請求項１に記載のユニバーサルＩ／Ｏインターポーザ・システム。
14. 前記基部が、前記Ｉ／Ｏ機器から延在する前記信号ラインのシールド・ラインをそれぞれ終端するように構成された１つ又は複数の追加の端子を備える、請求項１に記載のユニバーサルＩ／Ｏインターポーザ・システム。
15. 前記基部がボードを備え、第２の電気コネクタが前記ボードに取り付けられ、前記フィールド側端子及び前記コントローラ側端子が、それぞれの端子ブロック内に担持される、請求項１に記載のユニバーサルＩ／Ｏインターポーザ・システム。
16. 前記基部が、複数の同様の基部インターポーザ回路セグメントを備え、各基部インターポーザ回路セグメントの前記フィールド側端子及び前記コントローラ側端子が、Ｉ／Ｏ信号を、前記基部インターポーザ回路の前記第１のコネクタ・ハーフとの間でのみ伝送し、残りの基部インターポーザ回路セグメントのいずれかに対しては伝送しないように構成され、それにより、前記ユニバーサルＩ／Ｏインターポーザ・アセンブリによって受信されるＩ／Ｏ信号が、互いに無関係に受信及び処理され、前記ユニバーサルＩ／Ｏインターポーザ・システムによって生成される前記処理済みのＩ／Ｏ信号が、互いに無関係に出力される、請求項１から１５までのいずれかに記載のユニバーサルＩ／Ｏインターポーザ・システム。
17. 前記複数の基部インターポーザ回路セグメントの前記コントローラ側端子が、第３の電気コネクタ・ハーフ内に収容される、請求項１６に記載のユニバーサルＩ／Ｏインターポーザ・システム。
18. 前記基部が、電源に接続されるように構成された第１の電力端子を備え、各基部インターポーザ回路セグメントが、前記フィールド側端子に電気的に接続された第２の電力端子を備え、前記第１の電力端子が前記第２の電力端子に電力バスによって接続される、請求項１６に記載のユニバーサルＩ／Ｏインターポーザ・システム。
19. 前記基部が、共通の電力端子を共用する複数の同様の基部インターポーザ回路セグメントを備え、第１の電力バスが、前記電力端子から各第２のコネクタ・ハーフまで延在して、各第２のコネクタ・ハーフを前記電力端子に電気的に接続する、請求項４に記載のユニバーサルＩ／Ｏインターポーザ・システム。
20. 前記基部が、第２の電力端子と、前記第２の電力端子から各第２のコネクタ・ハーフまで延在する第２の電力バスとを備える、請求項１９に記載のユニバーサルＩ／Ｏインターポーザ・システム。