JP2017515354A - 電流を積分するための高ダイナミックレンジデバイス - Google Patents

Abstract

期間Tintを通じて電流を積分するためのデバイス(60)は演算増幅器(62)を備え、演算増幅器(62)の第1の入力と出力の間にキャパシタ(64)が接続されており、演算増幅器(62)の第2の入力には電圧VBUSが与えられ、演算増幅器(62)の出力電圧Voutが、キャパシタ(64)の電荷の量に応じて高電圧VsatHおよび低電圧VsatLで飽和する。デバイス(60)は、- キャパシタ(64)の端子を切り換えるための回路(72)と、- 電圧Voutが増加して基準電圧VREFと実質的に等しくなったとき、期間Tint中に回路(72)を少なくとも1回は起動するための回路(74)であって、前記電圧VREFが電圧VsatH以下であり、基準電圧VREFおよび演算増幅器(62)の電圧VBUSが2・VBUS-VREF≧VsatLという関係に従うように選択される回路(74)と、- 積分期間の開始時間と終了時間の間に生じた起動の回数を記憶するための記憶回路(76)とも含む。

Description

本発明は電流積分に関し、特に演算増幅器に対するネガティブフィードバックに接続されたキャパシタであって、キャパシタに受け取られて蓄積された電荷の関数である電圧を送出するキャパシタを備える積分器に関するものである。

本発明は、特に電磁放射の検知、詳細には赤外線の検知に関するが、他を除外するものではない。本発明は、より具体的には、熱画像を形成するように意図された従来の画像処理または温度測定値を得るように意図された熱感知画像処理といった、マイクロボロメータの配列から形成された配列検知器による熱感知画像処理に適合するものである。

したがって、本発明が目的とするのは、特に高度な読出しダイナミックレンジを有する積分器であり、すなわち、少量の電荷に相当する電流を測定することができ、大量の電荷に相当する電流も測定することができる積分器である。特に、本発明は、配列検知の状況において、高度な流れのダイナミックレンジを有する光景、すなわち、様々なポイントの間の放射エネルギーにおける大きな差、より具体的には熱感知器に対する「冷たい」領域と「熱い」領域の光景間の摂氏数百度程度の特に著しい温度差を特徴とする光景から得られた最大量の有用データを含んでいる画像を形成することを目的とするものである。

この後論じられる発展は、本発明によってもたらされる利点から特に利益を得るという点で、マイクロボロメータタイプ熱感知器の特定の場合に基づくものである。しかしながら、この状況で示された論点が、測定されるべき電荷を生成する任意のタイプのデバイスに適合することは明示されるべきである。具体的には、この後説明されるのは、たとえば可視領域において動作する検知器であろうと、または赤外領域において動作する検知器であろうと、またはそれを越えて、いわゆる「テラヘルツ」帯域において動作する検知器であろうと、すべての電磁放射検知器に該当する。同様に、本発明は、たとえば電磁放射測定用(bolometric)の容量型熱検知器などの電磁波を感知可能な検知器、または熱およびテラヘルツ領域向けの結合アンテナ、ならびにX帯域から(from as soon as the X)、UV帯、可視帯、および赤外線域で動作する検知器を含む、電磁エネルギー微粒子を感知可能な、いわゆる量子検知器に対して役立つものである。

本発明の状況では、「検知器」という用語は、現象の単位分布、線形分布、または2次元分布との関係において電気信号を生成するように意図された任意のシステムを指定するものとして理解されてよい。

いわゆる「熱」赤外線検知器の分野では、赤外線放射を感知可能な、室温において動作することができる、すなわち、一般的には液体窒素の温度である極低温の動作を必要とする「量子検知器」と称される検知デバイスとは反対に、極低温の冷却を必要としない要素の1次元配列または2次元配列を使用することが知られている。

熱赤外線検知器は、従来、いわゆる「温度測定用」材料または「電磁放射測定用」材料の、温度による物理量の変化を利用する。最近では、この物理量は前記材料の電気抵抗率であり、強い温度依存性がある。検知器の単位感知要素、または「ボロメータ」は、通常はそれぞれが温度測定用材料の層を備えた薄膜の形態であり、高度な耐熱性を有する支持アームによって、一般にシリコン製の基板の上に懸垂されており、懸垂された薄膜の配列は通常は「レティナ」と称される。そのような薄膜は、特に入射する放射線を吸収する機能と、吸収された放射線のパワーを熱出力に変換する機能と、生成された熱出力を温度測定用材料の固有抵抗の変化へと変換する温度測定用機能とを実装し、そのような機能は1つまたは複数の別個の要素によって実装され得る。さらに、薄膜の支持アームは導電性でもあって、薄膜の温度測定用層に接続されている。薄膜の温度測定用要素を順次にアドレス指定してバイアスをかけるための手段およびビデオフォーマットにおいて使用可能な電気信号を形成するための手段は通常は基板に形成され、薄膜はその基板の上に懸垂される。基板および一体化された手段は、一般に「読出し回路」と称される。

検知器の温度ドリフトを補償するために通常実装される解決策には、イメージングボロメータ(入射する電磁放射を感知可能であるのでこのように称される)の、温度と関連する信号を形成するための電子回路の中に、焦点面温度(FPT)を補償するための、それ自体が電磁放射測定用の要素、すなわち電気的挙動は基板温度に追従するが、基本的に放射線の影響を受けない要素を配置するものがある。この結果は、たとえば、基板に対してより低い熱抵抗を有する電磁放射測定用構造体を構築すること、および/または、これらの構造体を、熱放射に不透明なシールドの背後にマスキングすることによって得られる。そのような補償要素に使用すると、イメージングボロメータまたは「アクティブ」ボロメータ由来の、いわゆるコモンモード電流がほとんど解消されるというさらなる利点がある。

図1は、温度制御のない電磁放射測定用検知器10、すなわちコモンモード補償構造を備える現況技術の「TECless」検知器の電気回路図であり、図2は、補償されたコモンモード検知器のボロメータの読出し信号を形成するのに使用される回路の電気回路図である。そのような検知器は、たとえばE. Mottinら、「Uncooled amorphous silicon technology enhancement for 25μm pixel pitch achievement」、Infrared Technology and Application XXVIII, SPIE, vol. 4820Eという文献に説明されている。

検知器10が備える、2次元配列12の同一単位である電磁放射測定用検知要素14すなわち「画素」のそれぞれが、前述のものなどの基板の上に懸垂された、薄膜の形をして電気抵抗R_acを有する感知可能な抵抗性ボロメータ16を備える。

各ボロメータ16は、一方の端子によって、特に検知器10のアースである定電圧VDETに接続されており、他方の端子によって、飽和状態で動作するMOSバイアストランジスタ18に接続されており、MOSバイアストランジスタ18は、たとえばNMOSトランジスタであり、ゲート制御電圧GACによってボロメータ16にわたる電圧V_acを設定する。

AがMOS 18のソースに相当するノードであり、VAがこのノードの電圧であるとすれば、これはゲート電圧GACに依拠するものであり、電圧V_acは、V_ac=VA-VDETとなる。画素14は、MOSトランジスタ18と、配列12の各列に設けられたノードSとの間に接続された選択スイッチ20も備え、選択スイッチ20は、制御信号Selectによって駆動されてボロメータ16を選択し、ボロメータ16による読取りを可能にする。トランジスタ18およびスイッチ20は、ボロメータ16の薄膜の影響下で通常は基板内に形成される。要素16および18は、いわゆる検知枝路を形成する。詳細には、画素が同一であり、一方の電圧VDETおよび他方の電圧GACがすべての画素に対して同一であるので、各ボロメータ16には同一の電圧V_acのバイアスがかかる。さらに、ゲート電圧GACが一定であるため、電圧V_acも一定である。

検知器10は、配列12の各列の図中の下部に補償構造体22も備え、これらは通常「スキミング」構造体とも称される。前述のように、検知ボロメータ16の電気抵抗の値は、主に基板温度によって規定される。したがって、検知ボロメータ16を流れる電流には、基板温度に依拠し、観測されている光景から独立した、影響のある成分が含まれる。補償構造体22は、この成分を部分的または全体的に補償するための電流を送出する機能を有する。

構造体22は、観測すべき光景に由来する入射放射線の影響を受けないように作製された、電気抵抗がR_cmの補償ボロメータ24を備える。ボロメータ24は、ボロメータ16と同一の温度測定用材料によって構築されているが、基板に対して非常に低い熱抵抗を有する。たとえば、
・ 補償ボロメータ24の抵抗要素が、基板と直接接触して形成されているか、または
・ ボロメータ24に備わっている、検知ボロメータ16のものと類似の薄膜が、非常に低い熱抵抗を有する構造体によって基板の上に懸垂されているか、または
・ 補償ボロメータ24が、やはり検知ボロメータ16のものと実質的に同一の薄膜および支持アームを備え、ボロメータ24の薄膜と基板の間の空間が優れた熱導体の物質によって満たされている。

したがって、ボロメータ24の電気抵抗は基本的に基板温度によって規定され、その時、ボロメータ24は基板に「熱化されている」と考えられる。

ボロメータ24の一方の端子がプラスの定電圧VSKに接続されており、補償構造体22がさらに備えるMOSのバイアストランジスタ26は、たとえばPMOSトランジスタであって、検知画素14のトランジスタ18と反対の極性を有し、飽和状態で動作するものであり、ゲート制御電圧GCMによってボロメータ24にわたる電圧V_cmを設定し、補償ボロメータ24の他方の端子とノードSの間に接続されている。

MOSトランジスタ26のドレインに相当するノードをBと称し、このノードの電圧をVBとすれば、電圧V_cmは、V_cm=VSK-VBとなる。要素24および26は、各列に共通のいわゆる補償枝路を形成する。
コモンモード補償電流の値は、ボロメータ24の抵抗の値R_cmおよびそのバイアスパラメータによって定義される。

検知器10は、配列12の各列の図中の下部においてCTIA ("Capacitive Trans-Impedance Amplifier"、「容量性インピーダンス変換増幅器」)型の積分器28も備え、これは、たとえば、演算増幅器30と、増幅器30の反転入力と出力の間に接続された固定キャパシタンスC_intの単一キャパシタ32とを備える。反転入力およびその非反転入力は、それぞれノードSおよびプラスの定電圧VBUSにさらに接続されている。したがって、電圧VBUSは出力信号用の基準を形成し、VDETとVSKの間にある。キャパシタ32を放電するために、キャパシタ32と並列に、信号Resetによって駆動されるスイッチ34も設けられている。CTIA 28の出力は、最終的に、たとえば、CTIAの電圧V_outを、マルチプレクサ38によって1つのまたは複数の直列出力増幅器40に向けて多重モードで送出するために、それぞれのサンプルアンドホールド回路36に接続されている。CTIA 28の出力は、アナログデジタルコンバータ(ADC)によるデジタル化手段の出力において積分されてもよい。

最後に、検知器10は、前述の別々のスイッチを制御するシーケンスユニット42を備える。

動作において、配列12は1行ずつ読み出される。配列12の1行から読み取るために、画素14の行のスイッチ20がオンにされ、他の行のスイッチ20がオフにされる。配列12の各行の集合体を逐次的に読み取ることによって、フレームが形成される。

信号Resetによってスイッチ34をオンにすることによって達成された、列の下部におけるCTIAのキャパシタの放電過程の後にスイッチ34をオフにした後、読み取るように選択された配列12の行のボロメータ16を読み取るために、読み取られている行の各画素に対して、図2に示されたものなど回路がこのように得られる。

MOSトランジスタ18によるバイアス電圧の効果の下に画素の検知ボロメータ16を通って電流I_acが流れ、MOSトランジスタ26によるバイアス電圧の効果の下に補償構造体の補償ボロメータ24を通って電流I_cmが流れる。これらの電流はノードSにおいて互いに差をとられ(are subtracted from each other)、結果の電流差が、所定の積分期間T_intを通じてCTIA 28によって積分される。したがって、電流I_acの、基板温度に左右される無用な(non-useful)部分が、この無用な部分を再生するために特に生成された電流I_cmによって少なくとも部分的に補償されるので、CTIA 28の出力電圧V_outは、検知すべき入射する放射線に起因する検知ボロメータ16の抵抗の変化の測定値である。

アクティブボロメータ16の電気抵抗および補償ボロメータ24の電気抵抗がバイアスの自熱現象によって大幅に変化することはなく、CTIA 28が飽和することもないと想定すると、積分時間T_intの終了時の積分器の出力電圧V_outは次の関係によって表現され得る。

本質的に知られているように(as known per se)、CTIAは固定の電気的な出力ダイナミックレンジまたは「読出し」ダイナミックレンジを有する。入力として受け取られた電荷が第1の量を下回るとき、CTIAは、「低い飽和電圧」(V_satL)と称される低い固定電圧を供給する。同様に、入力として受け取られた電荷が第2の量を上回るとき、CTIAは、「高い飽和電圧」(V_satH)と称される高い固定電圧を供給する。関係(1)は、CTIAが受け取る電荷の量が第1の量を上回り、しかも第2の量を下回るときの、CTIAの線形の挙動を表現するものである。読出しのダイナミックレンジは、基本的に、キャパシタ32のキャパシタンスC_intの値によって決定される。詳細には、このキャパシタンスが一定のとき、すなわち時間的に変化しない(constant along time)とき、CTIAの読出しのダイナミックレンジも一定である。

慣例により、本発明の状況では、低い飽和電圧V_satLおよび高い飽和電圧V_satHが限界であり、CTIAは、それらの間で(一般にこれらの端子よりも低いまたは高い電圧を供給することができるとしても)、線形と見なされる出力を供給する。

さらに、積分容量により、感度、より正確には検知器の応答性も決定される。検知器の応答性は、入力信号(光景の温度T_scene)の変化に対する出力信号V_outの変化、すなわちdV_out/dT_sceneによって定義される。光景の可観測ダイナミックレンジ、すなわち「光景のダイナミックレンジ」は、光景の、CTIAの出力信号が飽和しない最大の温度差、または言い換えればCTIAの高い方の飽和を誘起しない最高の温度とCTIAの低い方の飽和を誘起しない最低の温度の間の差によって定義される。したがって、検知器の感度(応答性)は、検知器が光景の詳細を検知する能力であり、一方、検知器の光景のダイナミックレンジは、検知器の、光景における非常に大きな温度変化を歪みなしで転写する能力である。したがって、これらの矛盾した2つの量を一定の積分容量で同時に最適化するのは不可能である。

したがって、現況技術では、目的の用途に応じてこれらの量の一方または他方が優先される。通常、ユーザが、高感度を選択すると、観測可能な光景のダイナミックレンジが必然的にたとえば数十℃と小さくなるか、または光景のダイナミックレンジを大きく(たとえば200℃)選択すると、検知器は、観測される光景が何であれ、低感度でしかないものとなる。言い換えれば、ユーザは、感度と光景のダイナミックレンジの間のトレードオフの点から、その必要性にせいぜい応えるように検知器の動作点を調整する。

上記の考察は、電気的な入力信号電流I_inを形成する任意のシステムに当てはまるものであり、入力信号電流I_inの一例には、積分器、特にCTIA型積分器による「読出し」を意図された前述の差i_ac-i_cmがある。この全体にわたる状況では、入力において(ここでは熱的光景のレベルにおいて)許容できる大きいダイナミックレンジの必要性と、それと矛盾する、システムの感度、具体的には積分器の利得dV_out/dI_in=T_int/C_intを定義する信号形成系統の高い利得の必要性との間には、本質的な対立関係がある。

積分器が受け取る電荷の量に対して積分器の読出しのダイナミックレンジを適応させるために複雑なレイアウトがもたらされている。検知のための適用の状況において、これは、光景のダイナミックレンジを拡大する一方で、高感度を保つことを可能にする。

したがって、Proc. of SPIE Vol. 6940、694020、(2008)の文献は、単一のキャパシタ32の代わりに、小さいキャパシタンスを有するキャパシタと大きいキャパシタンスを有するキャパシタの、並列に配置された2つの選択可能なキャパシタを用意する。単位検知器の配列からの読取りのために、いわゆる「結合モード」が実装される。このモードでは、CTIA用に小さいキャパシタンスのキャパシタを選択し、したがって高感度を選択して、高利得のフレームを形成するステップと、それに続く、CTIA用に大きいキャパシタンスのキャパシタを選択し、小さい利得の、したがって光景の大きいダイナミックレンジを有するフレームを形成するステップとが交互に起こる。

この動作モードの欠陥は、高速データのリアルタイムの利用可能性が制限されることである。実際に、3つの読取りフレームに対して1つのフレームしか表示されない。したがって、フレーム周波数は、通常のフレーム周波数の1/3である。

Proc. of SPIE Vol. 6542、65421R、(2007)の文献は、前述のものに類似の配列検知器を説明している。しかしながら、この配列検知器は、積分時間が画素の位置に応じて調整可能であることが異なるものである。特に、1つの画素に長い積分時間が適用され、第1の画素の隣りの画素には、より短い積分時間が適用され、積分時間のこの空間分布が、テーブルクロス(tablecloth)パターンに従って全体の配列に適用される。フレームが、異なる積分時間を用いて一旦読み取られると、論理シーケンサが、画素由来の信号をしきい値と比較する。高い利得すなわち大きい積分時間で読み取られた画素由来の電圧がしきい値を超えると、この電圧は、そのフレームの中で小さい利得すなわち短い積分時間を用いて読み取られた隣接した各画素由来の各電圧の平均値で置換される。しかしながら、小さい利得で読み取られた画素由来の電圧がしきい値未満であると、この電圧は、そのフレームの中で高い利得を用いて読み取られた隣接した各画素由来の各電圧の平均値で置換される。変更されるフレームが平均値であるので、特に高温および低温の詳細に関する情報の著しい損失が容易に想像され得る。

WO2007/135175の文献が説明する、画像センサの画素をリセットするための回路は、単位検知要素によって生成された電荷を読み出すためのCTIAを備える。積分時間中、各CTIAの出力電圧が、3つの固定された瞬間において連続的に3回サンプリングされ、
・ 第1のサンプリングされた電圧が、関連するダブルサンプリングデバイス(「CDS」と称される)によって取得された2つの他の電圧のスイッチングノイズ(「kTCノイズ」と称される)を抑制するのに使用され、
・ 第2の電圧が、光景の詳細を捕捉することを可能にし、
・ 第3の電圧が、確固たる光景のダイナミックレンジを管理することを可能にする。

このようにして得られた電圧は、次いで、複雑なアルゴリズムによってデジタル化されて処理され、このアルゴリズムは、一旦kTCノイズを補正された最後の2つの電圧に利得を適用して、飽和を回避するとともに最大のダイナミックレンジをもたらすために、どちらかを出力に選択するものである。

この解決策は、画像センサの外部で、信号形成手段の、必要な情報の後続の処理によって、かなりのソフトウェア手段およびメモリ手段を消費する。さらに、この解決策が供給する出力情報は、多重サンプリングと、関連する計算に費やされる時間とのために、光景のイベントに対して時間シフトされている。この欠陥は「時間の不一致」または非同時性と称される。

米国特許第7202463号の文献は、光ダイオードを備える画像センサを説明する。各光ダイオードを読み取るために、光ダイオードに対して並列に接続されたキャパシタが、光ダイオードによって生成された電荷を積分する。キャパシタに接続されたコンパレータが、キャパシタの電圧をしきい値電圧と比較し、キャパシタの電圧がしきい値電圧よりも大きいとき、コンパレータの出力に接続されたキャパシタ放電回路がキャパシタを放電させる。最後に、積分期間中にキャパシタ電圧がしきい値電圧を超える回数をカウントするための回路も設けられる。次いで、カウントされた回数をしきい値電圧に掛けることによって最終信号が回復され、これに対してセンサキャパシタ電圧の最終値が加算される。このシステムは大きい光景ダイナミックレンジをもたらすが、繰り返される積分容量の放電によって、最終信号がかなりのノイズで汚され、このノイズはキャパシタの放電回数が多ければ多いほど大きくなる。

WO2007/135175 米国特許第7202463号

E. Mottinら、「Uncooled amorphous silicon technology enhancement for 25μm pixel pitch achievement」、Infrared Technology and Application XXVIII, SPIE, vol. 4820E Proc. of SPIE Vol. 6940、694020、(2008) Proc. of SPIE Vol. 6542、65421R、(2007) IEEE journal of solid-state circuits、vol sc-20、n°3、1985年6月

本発明は、システムの感度を損なうことなく、最終的に送出される信号のノイズも制限する、拡大された読出しダイナミックレンジを有するCTIAベースの電流積分デバイスを提供することを目的とするものである。

この目的のために、本発明は、所定の期間T_intにわたって積分ノード上で受け取られた電流を積分するためのデバイスであって、第1の入力および第2の入力ならびに第1の出力および第2の出力を有する演算増幅器であって、第1の入力と第1の出力の間に2端子キャパシタが接続されている演算増幅器を備え、演算増幅器の第2の入力には定電圧VBUSが与えられ(being taken to)、増幅器の第1の入力が積分ノードに接続されており、演算増幅器の出力が、キャパシタに蓄積された所定の極性の電荷の量に従って所定の変化方向に単調に変化する出力電圧V_outを送出し、キャパシタに蓄積された前記極性の電荷の量が所定のしきい値を上回ったとき、演算増幅器の出力電圧V_outが高い方の飽和電圧V_satHで飽和し、キャパシタに蓄積された前記極性の電荷の量が所定のしきい値を下回ったとき、演算増幅器の出力電圧V_outが低い方の飽和電圧V_satLで飽和するデバイスを目的とするものである。

本発明によれば、このデバイスは、
- キャパシタの端子を切り換えるための回路と、
- 演算増幅器の出力電圧V_outが前記変化方向に変化して基準電圧VREFと実質的に等しくなったとき、積分期間T_int中に切換え回路を少なくとも1回は起動するための回路であって、
・ 前記変化方向が上昇であるとき、前記基準電圧VREFが高い方の飽和電圧V_satH以下であり、基準電圧VREFおよび演算増幅器の第2の入力の電圧VBUSが、2・VBUS-VREF≧V_satLという関係に従うように選択され、または
・ 前記変化方向が低下であるとき、前記基準電圧VREFが低い方の飽和電圧V_satL以上であり、基準電圧VREFおよび演算増幅器(62)の第2の入力端子の電圧VBUSが、2・VBUS-VREF≦V_satHという関係を満たすように選択される回路と、
- 積分期間の開始時間(initial time)と終了時間の間に生じた起動の回数を記憶するための記憶回路とをさらに備える。

キャパシタの端子の切換え、またはより簡単には「キャパシタの切換え」は、積分キャパシタのプレートA1と回路への接続ノードN1の間の電気的連続性ならびに積分キャパシタのプレートA2と回路への接続ノードN2の間の電気的連続性を瞬間的に中断して、次いで、回路のA1とN2の間ならびにA2とN1の間の新規の電気的連続性を形成することを意味する。

言い換えれば、キャパシタ切換えにより、信号形成系統の感度を変更することなく、特にキャパシタの値および積分時間の値を変更することなく、CTIAの読出しダイナミックレンジの、受け取られた電荷に応じた自律性の自動拡大が得られる。CTIAの出力電圧が基準電圧に到達すると、キャパシタは放電されることなく切り換えられる。切換え後のCTIAの新規の出力電圧は、保たれた電荷によって定義され、(出力電圧が上昇しているときには)切換え前の電圧よりも低くなり、積分はそこから継続される。有用な出力信号は、切換えによって生成される電圧低下(または電圧上昇)への切換えと、任意選択で積分時間の終了時にCTIAの出力電圧への切換えとの回数によって決定される。

さらに、キャパシタが決して放電されないのでノイズが制限される。さらに、このデバイスは、複数の画素由来の信号の形成に後続する複雑なデジタル処理または/およびアルゴリズム的処理を使用することなく、受け取られた電荷を用いて、時間的に不変の画像信号を形成する。さらに、簡単なCTIAに関して使用される付加的な回路は電力および基板の表面積をほとんど消費せず、必要性に応じて拡大可能なダイナミックレンジを有する。

有利には、積分時間にわたって遂行された切換えの回数およびCTIAの出力電圧が、各検知部位に対して合同して供給される。詳細には、本発明の有利な特徴によれば、記憶回路は、積分期間の終了時のCTIAの出力におけるアナログ信号に相当する電荷に加算すべき充電の回数を符号化するnビットのデジタル信号を出力する。

一実施形態によれば、切換え回路は、
- 演算増幅器の第1の入力とキャパシタの第1の端子の間に接続された第1の制御可能なスイッチと、
- 演算増幅器の出力とキャパシタの第2の端子の間に接続された第2の制御可能なスイッチと、
- 演算増幅器の第1の入力とキャパシタの第2の端子の間に接続された第3の制御可能なスイッチと、
- 演算増幅器の出力とキャパシタの第1の端子の間に接続された第4の制御可能なスイッチと
を備え、第1の制御可能なスイッチおよび第2の制御可能なスイッチが第1のバイナリ制御信号によって制御され、第3の制御可能なスイッチおよび第4の制御可能なスイッチが第2のバイナリ制御信号によって制御され、第2のバイナリ信号は第1のバイナリ信号の補数である。

一実施形態によれば、起動回路が備えるコンパレータは、増幅器の出力に接続された第1の入力と、基準電圧に接続された第2の入力とを有し、第1の入力の電圧が第2の入力の電圧よりも低いとき、その出力に第1の電圧を生成し、第1の入力の電圧が第2の入力の電圧よりも高いとき、その出力に第1の電圧とは異なる第2の電圧を生成し、その結果、起動回路によって実装される、切換え回路の起動に必要な条件が満たされ、
- 前記変化方向が上昇であれば、第1の電圧から第2の電圧へと切り換え、または
- 前記変化方向が低下であれば、第2の電圧から第1の電圧へと切り換える。

一実施形態によれば、起動回路によって実装されるキャパシタの切換えの起動は、
- 演算増幅器の出力電圧が、前記変化方向に変化して基準電圧と実質的に等しくなる、という第1のサブ条件と、
- 積分期間の開始時間からの、第1のサブ条件が満たされた回数が所定の最大数よりも少ない、という第2のサブ条件とを同時に満たすことを含む。

より詳細には、起動回路が備えるnビットのバイナリカウンタは、コンパレータの出力に接続されたカウント入力と、積分期間T_intの開始時間から、前記変化方向が上昇であるときにはコンパレータの出力が第1の電圧から第2の電圧へ切り換わり、あるいは前記変化方向が低下であるときには第2の電圧から第1の電圧へ切り換わるときの回数を供給する出力とを有する。

第2のサブ条件の切換えの最大回数は、厳密には1回よりも多く、目的とされた用途によって決定される。切換えの最大回数は、めったに到達しないように、または実際には決して到達しないように十分に多くてよく、したがって切換えの回数は、実際には積分期間が終了するまでになるように決定されてよい。

詳細には、起動回路が備える信号発生器が、バイナリカウンタの出力に接続されており、バイナリカウンタの出力がインクリメントされるとき、スイッチの第1のバイナリ制御信号と第2のバイナリ制御信号を切り換える。

本発明は、
- 電磁放射によって出力端子上に電流を生成する検知要素と、
- 前述のタイプのデバイスであって、演算増幅器の第1の入力端子が、検知要素によって生成された電流を積分するように検知要素の出力端子に接続され得るデバイスとを備える電磁放射検知システムも目的とするものである。

詳細には、この検知要素は、
- 基板の上に懸垂された薄膜を有する検知ボロメータ、および電圧設定点に従って検知ボロメータにわたる電圧を設定するためのバイアス回路を備える検知枝路と、
- 実質的に基板温度を与えられる(substantially taken to the substrate temperature)補償ボロメータ、および電圧設定点に従って補償ボロメータにわたる電圧を設定するためのバイアス回路を備える補償枝路と、
- 検知ボロメータを流れる電流と補償ボロメータを流れる電流の間の差を形成して、積分されるべき電流を形成するための手段とを備える。

本発明は、所定の積分期間T_intを通じて、演算増幅器の第1の入力と出力の間に接続された2端子キャパシタの電流を積分する方法も目的とするものであり、演算増幅器が、定電圧VBUSを与えられた第2の入力を備え、演算増幅器の出力電圧V_outが、キャパシタに蓄積される所定の極性の電荷の量に応じて所定の変化方向に応じて単調に変化し、キャパシタに蓄積された電荷の量が所定のしきい値を上回ったとき、前記出力電圧V_outが高い方の飽和電圧V_satHで飽和し、キャパシタに蓄積された前記極性の電荷の量が所定のしきい値を下回ったとき、演算増幅器の出力電圧V_outが低い方の飽和電圧V_satLで飽和し、この方法は、
a) 積分期間T_intの開始時間の前に、キャパシタの電荷およびカウント値をゼロに初期化するステップと、
b) 積分期間T_intを通じてキャパシタの電流を積分するステップと、
c) 演算増幅器の出力電圧が前記変化方向に変化して所定の基準電圧VREFと等しくなったとき、積分期間T_int中に、キャパシタの端子を少なくとも1回は切り換えるステップであって、
・ 前記変化方向が上昇であるとき、前記基準電圧VREFが高い方の飽和電圧V_satH以下であり、基準電圧VREFおよび演算増幅器(62)の第2の入力の電圧VBUSが、2・VBUS-VREF≧V_satLという関係に従うように選択され、または
・ 前記変化方向が低下であるとき、前記基準電圧VREFが高い方の飽和電圧V_satL以上であり、基準電圧VREFおよび演算増幅器の第2の入力の電圧VBUSが2・VBUS-VREF≦V_satHという関係に従うように選択されるステップと、
d) 積分期間T_int中のキャパシタのそれぞれの切換えの後に、カウント値を1だけインクリメントするステップと、
e) 積分期間T_intの終了時間の後にカウント値を供給するステップとを含む。

一実施形態によれば、カウント値が所定の最大値よりも小さい限り、キャパシタが切り換えられる。

単なる例として提供された以下の説明を添付図面と関連付けながら読み取れば、本発明がよりよく理解されはずであり、同一の参照数字は同一の要素または類似の要素を示す。

上記で既に説明された検知要素によって生成された電流を測定するためのCTIA型積分器を備える現況技術の赤外線電磁放射測定用検知器の電気回路図である。 補償構造体による、図1の検知器の感知可能なボロメータからの読取りを説明する電気回路図である。 本発明による電流積分デバイスの電気回路図である。 積分段の出力信号および図2のデバイスをリセットするための信号を説明するタイミング図である。 積分段の出力信号および図2のデバイスをリセットするための信号を説明するタイミング図である。 積分段の出力信号および図2のデバイスをリセットするための信号を説明するタイミング図である。 図3のデバイスを配列検知器の積分デバイスとして使用する状況における、読出しダイナミックレンジの拡大を説明するタイミング図である。 図3のデバイスを配列検知器の積分デバイスとして使用する状況における、読出しダイナミックレンジの拡大を説明するタイミング図である。

図3を参照して、本発明による積分デバイス60が備えるCTIA型積分器は、演算増幅器62と、増幅器62の反転入力と出力の間に接続された、一定のキャパシタンスC_intの信号キャパシタ64とを備える。演算増幅器62の非反転入力(+入力)は一定のプラス電圧VBUSに接続されており、反転入力(-入力)は、積分されるべき電流Iを導く入力すなわち積分ノードEに接続されている。

キャパシタ64を放電する、したがってキャパシタ64を「リセットする」ために、信号HDrazによって駆動されるスイッチ66もキャパシタ64と並列に設けられている。

デバイス60は、演算増幅器62の出力電圧V_outをサンプリングして保持するように演算増幅器62の出力に接続されたサンプルアンドホールド回路68を完備している。

デバイス60は、前述のCTIA積分器に加えて、CTIA 62、64の読出しダイナミックレンジを自動拡大する回路70を完備している。回路70は、
- 制御信号HD[2:0]を受け取ると、演算増幅器62にわたるキャパシタ64の接続の方向を反転する回路72と、
- 増幅器62の出力電圧V_outによってキャパシタ64の切換え条件を検知して、制御信号HD[2:0]を生成する回路74と、
- キャパシタ64の切換えの回数を記憶する回路76とを備える。

切換え回路72は、
- 増幅器62の反転入力(-入力)とキャパシタ64の第1の端子80の間に接続され、第1の制御信号HDinvによって駆動される第1の制御可能なスイッチ78と、
- 増幅器62の出力84とキャパシタ64の第2の端子86の間に接続され、第1の制御信号HDinvによって駆動される第2の制御可能なスイッチ82と、
- 増幅器62の反転入力(-入力)とキャパシタ64の第2の端子86の間に接続され、次式で表される第2の制御信号によって駆動される第3の制御可能なスイッチ88と、

- 増幅器62の出力86とキャパシタ64の第1の端子80の間に接続され、次式で表される第2の制御信号によって駆動される第4の制御可能なスイッチ90と、

- 制御信号HD[2:0]を受け取って、制御信号HDinvおよびその関数としての制御信号

を生成する相発生器92とを備える。

特に、信号HDinvと信号

は逆相である。たとえば、これらの信号は、互いの論理的補数であるバイナリ信号である。したがって、第1のスイッチ78と第2のスイッチ82が同一のオフ状態を有し、一方第3のスイッチ88と第4のスイッチ90が同一のオン状態を有し、その逆もあり得る。したがって、キャパシタ64の接続状態は、
- キャパシタ64の第1端子80がノードEに接続され、キャパシタ64の第2の端子86が増幅器62の出力84に接続されている第1の状態と、
- キャパシタ64の第1端子80が増幅器62の出力84に接続され、キャパシタ64の第2の端子86がノードEに接続されている第2の状態との2つが定義される。

信号HDinvの切換えと、したがって信号

の切換えとが、キャパシタ64の接続状態の反転、すなわちその切換えをもたらす。

相発生器92は、この後説明されるような初期化制御信号RAZによってキャパシタ64をリセットするために、スイッチ66を駆動する信号HDrazも生成する。

相発生器92は、モード選択信号HD_MODE_ONにより、読出しダイナミックレンジの自動拡大モードの活性化および非活性化の機能も実施し、そのやり方もこの後説明される。

検知回路74は、
- 増幅器62の第1の端子(+端子)において出力電圧V_outを受け取り、第2の端子(-端子)において、電圧VBUSよりも高く、CTIAの高い方の飽和電圧V_satH以下の基準電圧VREFを受け取るコンパレータ94であって、その出力電圧S_compが、電圧V_outが電圧VREFよりも低いときには第1の値を有し、電圧V_outが電圧VREF以上であるときには、第1の値とは異なる第2の値を有し、特に、電圧S_compの第1の値から第2の値への切換えが、電圧V_outが上昇してちょうど基準電圧VREFを越したことを意味するコンパレータ94と、
- そのカウント入力がコンパレータ94の出力に接続されているバイナリカウンタ96であって、バイナリカウンタ96が、たとえばパルスの立上りエッジをカウントするように設計されており、次いで、コンパレータの第2の電圧値が第1の電圧値よりも大きくなるように選択され、バイナリカウンタ96が、たとえば4ビットといった所定のビット数を有し、初期化端子においてカウンタ96をリセットするための初期化信号RAZを受け取り、さらに、一旦その最大値に達すると遮断されるように構成されており、最後に、バイナリカウンタ96の出力信号が、たとえば並行して3つの出力に送出され、出力がカウンタの各ビットに供給されて、相発生器92の制御信号HD[2:0]を与えるバイナリカウンタ96とを備える。

記憶回路76は、たとえば非同期の「ラッチ」型非同期デジタルメモリから形成され、信号HD[2:0]に含まれるカウンタ値を受け取って、この値をその出力信号HD_SH[2:0]に保持する。記憶回路76およびサンプルアンドホールド回路68は同一のサンプリング信号FSHによって駆動され、入力として受け取られた信号を出力に保つ。

最後に、本発明による積分デバイス60は、本質的に知られているように、増幅器62のオフセットとそれ自体の低周波ノイズとを相殺するように増幅器62の反転入力(-入力)に接続された「オートゼロ」回路98を有利に備え、この回路は、たとえばIEEE journal of solid-state circuits、vol sc-20、n°3、1985年6月の文献に説明されている。

次に、デバイス60の動作を、図4と関連付けながら説明する。

電流Iの積分の段階(段階「A」)を開始する前に、発生器92が、制御信号RAZの所定の値を受け取ると、信号HDrazおよびHDinvをH状態に活性化し、したがって相補の信号

にもL状態を与える。したがってスイッチ66、78、および82はオン状態であり、スイッチ88、90はオフ状態であって、カウンタ96の出力HD[2:0]がL状態に設定される。スイッチ66がオンになるとキャパシタ64を放電させ、このリセットの後に、出力電圧V_outがVBUSと等しくなる。電圧VREFが電圧VBUSよりも高いので、コンパレータ94の出力は、その最低値に設定される。この初期化段階中に、信号HDrazがH状態に活性化され、オートゼロシステム98も当業者によって知られているように実装される。

次いで、制御信号RAZが出され(released)、発生器92がスイッチ66をオフにして、信号HDinvおよび信号

の状態を保つ。したがって、スイッチ66をオフにすることは、入力として受け取った電流Iの積分の段階(段階「B」)の始まりを示し、オートゼロシステム98が活性化され、積分段階の全体を通じて、増幅器62の入力におけるオフセットを減じる。このように、発生器92およびスイッチ66によって形成されたデバイス初期化回路が、信号RAZの立下りエッジから積分期間の終了時間を示す信号RAZの立上りエッジまでの積分期間の始まりの時間を決定する。この積分により、増幅器62の出力における電圧V_outが値VBUSから上昇する(段階「B1」)。

期間T_intの積分段階の全体を通じて、電圧V_outが基準電圧VREFよりも低いままであれば、バイナリカウンタ96の出力に新規の論理条件が出現することはない。そこで、デバイス60の動作は、図1および図2と関連付けながら説明されたように現況技術のCTIAのものと同一であり、したがって出力信号HD[2:0]はL状態のままである。

しかしながら、積分段階中に出力電圧V_outが値VREF以上になると、コンパレータ94の出力S_compの状態が切り換わり、コンパレータ出力のH状態がバイナリカウンタ96のクロックの入力に伝搬して、次いで最下位ビットHD0を1へと活性化する。そこでHD[2:0]=001となる。

信号HD[2:0]のビットのL状態からH状態への切り換わりが、相発生器92によって検知される。応答として、相発生器92が、制御信号HDinvをL状態に切り換え、制御信号

をH状態に切り換える。これによって、増幅器62とオートゼロ回路98の間のキャパシタ64の接続が切り換わる。

V_out=VREFという条件が満たされたとき、キャパシタ64に蓄積される電荷の量Qは次式となる。
Q=C_int・(VREF-VBUS) (2)

キャパシタ64の切換えの後、CTIAにわたる負荷Qは、切換え前に論板ことに対して逆のバイアスとなり、その結果、増幅器62の出力は次式となる。
V_out=2・VBUS-VREF (3)

次いで、電圧V_outが基準電圧VREFよりも低いので、コンパレータ94の出力がL状態に切り換わる。次いで、キャパシタ64が切り換わることにより、増幅器62の出力がLレベルになる。CTIAが飽和するのを防止するために、電圧VBUSと電圧VREFは、次式の関係を満たすように選択される。
2・VBUS-VREF≧V_satL

たとえば、電圧VBUSが上式によって調整され、したがって電圧VBUSは、有利には、CTIAの線形のダイナミックレンジの中心点において次式の関係に従う。

これ以降、積分段階が継続し(段階「B2」)、増幅器62の出力が、情報の損失なく、線形の読出しダイナミックレンジの増大を再開する。

増幅器62の出力V_outが積分の終了前に再び値VREF以上になると、コンパレータ94の出力S_compが、再び極性を変化させて、もう一度カウンタ96をインクリメントする。次いで、カウンタ96のバイナリ出力が、HD[2:0]=010に設定される。

発生器92が、信号HD[2:0]のビットの切り換わりを受けて、この場合は信号HDinvをH状態に切り換え、信号

をL状態に切り換えて、キャパシタ64を切り換える。CTIAにわたる電気負荷Qは、再び、切換え前に論じたことに対してバイアスが逆にかかり、したがって増幅器62の出力V_out=2・VBUS-VREFが与えられ、V_out<VREFであるので、コンパレータ94の出力がL状態に切り換わる。次いで、出力V_outの、値2・VBUS-VREFからの増加の新規の段階が実装される(段階「B3」)。キャパシタは、したがって、3ビットにわたるバイナリカウンタ96の最大値までずっと情報の損失なしで繰り返し切り換えられ得、例としてここでは3ビットを超えてすなわち、ここでの例として、最大値はHD_SH[2:0]=111である。

一旦積分期間T_intが経過すると、従来の積分モードのように、出力電圧V_out(T_int)が、信号FSH用のパルスを送ることによってサンプリングされてサンプルホールドデバイス68に保持され、一方、信号HD[2:0]のバイナリ値も、同じ信号FSHのパルスを受け取るとラッチ型メモリ段76に記憶される。したがって、デバイス60は、積分段階の終了時に、キャパシタ64の切換え回数を表わす信号HD_SH[2:0]ならびに増幅器62の出力の電圧と等しい電圧V_outSHを供給する。信号FSHは、たとえばデジタル制御信号を管理するための回路によって(図示せず)、図4Bおよび図4Cに示されるように、積分が終了する直前すなわち信号RAZの立上りエッジの前の短い期間にわたってH状態に活性化され、これらの図には、積分期間の開始および終了の時間も明示されている。積分期間の開始および終了の時間を調整するための他の仕組みも、もちろん可能である。

次いで、以前に示されたように、CTIA段のキャパシタンスC_intおよびバイナリカウンタは、新規の積分サイクルの前に、制御信号RAZを活性化することによってリセットされ得る。

結局、積分段階を通じてCTIA 62、64によって積分された電荷に対応する総計の電圧

は、したがって

と等しく、ここで、conv₁₀(HD_SH[2:0])は、HD_SH[2:0]の10進数への変換であり、すなわちキャパシタの切換えの回数である。

したがって、バイナリカウンタ96のビット数をnとすると、等価な読出しダイナミックレンジは、値2・(2ⁿ)・(VREF-VBUS)だけ自動的に上昇され得、または言い換えれば2ⁿ倍され、これは、使用されるバイナリカウンタの最大値および基準電圧VREFの値に応じて、従来のCTIAよりもはるかに高いダイナミックレンジに相当し得るものである。

信号HD_SH[2:0]およびV_outSHの使用に関して、複数の変形形態が可能である。

第1の変形形態では、変換システムおよび計算ユニットがデバイス60を完成する。変換ユニットが信号HD_SH[2:0]およびV_outSHをデジタル値に変換し、計算ユニットが、信号HD_SH[2:0]およびV_outSHのデジタル値によって、関係(4)に基づいて、最終的なデジタル電圧を計算する。

第2の変形形態では、デジタルアナログコンバータおよび加算器がデバイス60を完成する。デジタルアナログコンバータが、信号HD_SH[2:0]によって、2・conv₁₀(HD_SH[2:0])×(VREF-VBUS)と等しいアナログ電圧を生成し、加算器が、このように生成された電圧を電圧V_outSHに加算し、あるいは増幅器62の出力電圧V_outに直接加算することさえある。

第3の変形形態では、本発明による検知器を実装するために単一の出力Videoが使用される。

第4の変形形態では、信号HD_SH[2:0]だけが供給され、これが、入力として受け取られたアナログ電流のデジタル変換と見なされる。したがって、本発明によるデバイスは、この状況ではアナログデジタルコンバータである。次いで、カウンタのビット数および値VREFが、コンバータの量子化ピッチならびにそのダイナミックレンジを定義するように選択される。

初期設計の実装形態、次いで本発明による検知器の動作における変数の構成またはプログラミングの実装形態は、たとえば、オンデマンドで、「拡大されたダイナミックレンジ」の機能を、非常に簡単かつ早急なやり方で、許可もしくは禁止すること、または全体の等価積分容量(2ⁿ・C_int)の可能な値のうちの1つを外部から強制することといった、最新の検知器のデジタルプログラミングの通常のアーキテクチャおよびプロトコルにより、当業者の能力の範囲内にある。

所与の画素が「飽和」の対象であるかどうか、出力信号と同期して示す、1つまたは複数のデジタルビットわたるバイナリ情報が、アナログ出力VIDEOと並行して入手可能である。この特徴により、たとえばビデオ表現(たとえば表示器のダイナミックレンジにおける制御された使用のための、即時の連続した管理データ)などのすべての画像データ、または任意の他の有益な用途、またはデータ流れのアナログ処理もしくはデジタル処理を、局所的「飽和」現象の発生と関連付けて、都合よく急速に処理することが可能になる。

たとえば図1および図2と関連付けながら説明されたような電磁放射測定用検知器の状況では、CTIA 28は、今しがた説明されたデバイス60で置換される。たとえば、デバイス60のサンプルアンドホールド回路68はサンプルアンドホールド回路36であり、信号HD_SH[2:0]を多重モードで送出するために第2のマルチプレクサが設けられる。次いで、変換ユニットおよび計算ユニットが、各画素14由来の最終的な電圧をデジタル的に回復するための検知器を完成する。

図5は、3つの画素「Pix i+4」、「Pix i+7」、および「Pix i+8」が、本発明によってキャパシタ46を1回〜数回を切り換えることにより、多重シーケンスにおいてダイナミックレンジの拡大を起動したという特定の場合におけるバイナリ信号HD[2:0]の出力の例を示す。

したがって、本発明は、検知に適用される状況では、基準電圧VREFとの交差をもたらさない、すなわち飽和しないすべての画素で形成された領域において最適な感度を保つことを可能にする。VREFは、飽和電圧V_satH以下である一方で、本発明なしでは光景温度によって増幅器62の出力の電圧が飽和する、すなわち、(ここでは熱の)公称の光景ダイナミックレンジと比較して高すぎる画像の領域についての利用可能な信号をもたらように選択される。増幅器62の出力は、これらの領域上の観測された光景に関する情報が失われていたはずである(would have been deprived of)。このようにして、高感度および大きい光景ダイナミックレンジが得られる。

本発明の有利な特徴によれば、本発明による積分デバイスによって実装される読出しダイナミックレンジの拡大は、たとえばマニュアル指令によって、またはプログラムインターフェースによって伝送される図3に示されたデジタル入力「HD_MODE_ON」などのソフトウェア手段によって、外部から活性化または非活性化され得、たとえば、インターフェースは、通常は現況技術の検知器の読出し回路を装備しており、または専用入力によって外部から直接プログラムされることもある。

したがって、本発明によるデバイスを組み込む読出し回路は、いかなる瞬間にも、通常モードすなわち図1および図2と関連付けながら説明された動作モードに従って、または「拡大された光景ダイナミックレンジ」モードのいずれかで使用され得る。一般的には、指令「HD_MODE_ON」は、コンパレータ94の出力を強制的に低レベルにし、それによってカウンタ96の状態は変化せず、したがってキャパシタ64の切換えが活性化されることはない。電圧VREFを、CTIAの最大の出力電圧よりも高い何らかの値(一般に、以前に明示された線形性の慣例のために、V_satHよりも高い値)に設定することも、コンパレータ94の出力S_compがL状態に保たれるので、センサの光景ダイナミックレンジの拡大を阻止する効果があることに注目されたい。VREFを強制的に増幅器の電源電圧と同一の値にすることも、ダイナミックレンジ拡大デバイスに対する、この阻止する効果を有することになる。

単一のキャパシタ64が説明されてきた。変形形態として、現況技術において本質的に知られているように、プログラムされたやり方で選択される複数のキャパシタが並列に設けられて、複数の値にわたってプログラム可能な積分キャパシタC_intを形成する。これによって、検知器の様々な応用分野に対応することが可能になり、ユーザに、光景ダイナミックレンジの外部調節を提供する。この実施形態では、最終的な電圧を回復するためにキャパシタンスC_intの変動もプロットされ、この再構築は当業者の能力の範囲内にある。

3ビットのバイナリのカウンタが説明されてきた。もちろん、カウンタのビット数は、目的とされた用途に依拠するものである。さらに、ビット数は、その最大値に到達しないように非常に大きい値に選択されてよい。

同様に、他のタイプのカウント回路が構想され得る。たとえば、コンパレータ62の出力は、コンパレータ出力の切換えによって異なる信号を駆動する発生器92の入力に直接接続され、コンパレータ出力は、切換えの回数を記憶するデータ処理ユニットに供給される。したがって、切換えの最大回数は、このユニットの記憶容量によって規定され、ほとんど無限であり得る。

特定の用途に従って、積分される電流の極性および積分デバイスのアーキテクチャにより、キャパシタに蓄積された電荷の量に応じて演算増幅器の出力電圧V_outが上昇することが説明されてきた。変形形態として、電流の極性および/または積分デバイスのアーキテクチャにより、キャパシタに蓄積される電荷の量が増加するのにつれて増幅器の出力電圧V_outの低下を引き起こす。そのような変形形態では、電圧VREFは低い方の飽和電圧V_satL以上に選択され、電圧VBUSは2・VBUS-VREF≦V_satHという関係に従うように選択される。次いで、増幅出力におけるコンパレータは、電圧V_outが低下してVREFと等しくなったとき第1の値から第2の値へと切り換わり、この切換えがバイナリカウンタによってカウントされてキャパシタの切換えをもたらす。

基準電圧VREFが時間的に一定であることが説明されてきた。変形形態として、この電圧もプログラム可能であり、その値は積分段階中でさえ変動し得る。

非常に単純化された代替実施形態によれば、(製品次第で)読出し回路のアーキテクチャ/内部配線において統合されたやり方でキャパシタンスC_intおよび基準電圧VREFの値を調整することにより、ユーザは、収集および/またはデータ処理プロトコルに関して何も手を加える必要なく拡大ダイナミックレンジおよび高感度を同時に得、このことは高度な利便性をもたらす。

たとえばボロメータといった重要な部位に由来する電流を積分するために本発明を使用する検知器には、従来技術の読取り回路に勝るいくつかの利点があり、特に、
- 拡大された光景ダイナミックレンジを利用する一方で、画像部分における高感度(CTIA単独の公称の電気的ダイナミックレンジに転記され得る)を保ち、一方、特定の対数応答システムとは異なり、流れと一致した信号の線形性が保たれ、たとえば、
- フレーム周波数(全体の配列が1秒以内に読み取られる回数によって定義される)が通常の規格(たとえば60Hz)と同一に保たれる。言い換えれば、ダイナミックレンジの拡大に関して、現況技術の特定の形態に対する情報の時間密度の低下はなく、
- 得られる光景情報は、光景に対する恒久的な時間整合性または同時性が保たれる。実際は、拡大されたダイナミックレンジで使用可能と考えられる情報を得るために、生の信号が形成された後に計算によってオーバーサンプリングされ、かつ/または処理されたデータの流れを有するすべての検知器またはシステムとは異なり、信号V_outの出力流れを使用する観測者またはシステムによって使用可能な信号の形成から、光景における何らかのイベントを分離する時間間隔が、フレーム時間を超えることがなく、
- 検知器の使用の簡素化。実際は、現況技術では、ユーザが、一般に自分自身が観測される光景の温度範囲に応じて検知器の動作点を選択すべきである。一般に、概念を示すと、飽和なしでダイナミックレンジ[-40℃〜+1,000℃]をカバーするためには異なる動作点が必要であり、
- 積分時間の適合に基づく技術分野の方法と比較して、本発明は、積分サイクル中にジュール効果による自熱によってかけられるボロメータの熱サイクルを変更しないという利点をもたらす。そのような特徴は、特に、わずかな光景温度差が優れた時間安定性を伴って探索されるとき、周囲の熱的動作条件に応じた連続的なレベルの安定性に関して特に有利である。したがって、当分野においてますます流行している、ペルティエ安定化モジュールを伴わない(いわゆるTEC-less動作の)検知器の可能な実装効率が保たれ、
- 信号V_outがサンプリングされる後まで積分キャパシタンスが空にならないので、従来技術の特定の形態におけるような積分キャパシタンスの反転におけるリセットノイズがなく、
- さらに、たとえば接続スイッチのゲートおよび実際の接続によって形成される浮遊容量が、積分キャパシタンスの積分の部分を形成するので、寄生外乱を付け加えることがない。したがって、出力において形成される信号が、本発明を適用することによって変更されることはない。

10 検知器
12 配列
14 画素
16 ボロメータ
18 MOSトランジスタ
20 選択スイッチ
22 補償構造体
24 補償ボロメータ
26 バイアストランジスタ
28 容量性インピーダンス変換増幅器(CTIA)型の積分器
30 演算増幅器
32 キャパシタ
34 スイッチ
36 サンプルアンドホールド回路
38 マルチプレクサ
40 出力増幅器
42 シーケンスユニット
60 積分デバイス
62 演算増幅器
64 キャパシタ
66 スイッチ
68 サンプルアンドホールド回路
70 読出しダイナミックレンジを自動拡大する回路
72 キャパシタ64の接続の方向を反転する回路
74 制御信号HD[2:0]を生成する回路
76 キャパシタ64の切換えの回数を記憶する回路
78 第1の制御可能なスイッチ
80 キャパシタ64の第1の端子
82 第2の制御可能なスイッチ
84 増幅器62の出力
86 キャパシタ64の第2の端子
88 第3の制御可能なスイッチ
90 第4の制御可能なスイッチ
92 相発生器
94 コンパレータ
96 バイナリカウンタ
98 オートゼロ回路

Claims (9)

1. 所定の期間T_intにわたって積分ノード上で受け取られる電流を積分するためのデバイス(60)であって、第1の入力および第2の入力ならびに出力を有する演算増幅器(62)であって、前記第1の入力と前記出力の間に2端子を有するキャパシタ(64)が接続されている演算増幅器(62)を備え、前記増幅器の前記第2の入力には定電圧VBUSが与えられ、前記増幅器の前記第1の入力が前記積分ノードに接続されており、前記演算増幅器の前記出力端子が、前記キャパシタ(64)に蓄積される所定の極性の電荷の量に従って所定の変化方向に単調に変化する出力電圧V_outを供給し、前記キャパシタ(64)に蓄積された前記極性の電荷の前記量が所定のしきい値を上回ったとき、前記演算増幅器(62)の出力電圧V_outが高い方の飽和電圧V_satHで飽和し、前記キャパシタ(64)に蓄積された前記極性の電荷の前記量が所定のしきい値を下回ったとき、前記演算増幅器(62)の出力電圧V_outが低い方の飽和電圧V_satLで飽和するデバイス(60)において、
   - 前記キャパシタの端子を切り換えるための回路(72)と、
   - 前記演算増幅器(62)の出力電圧V_outが前記変化方向に変化して基準電圧VREFと実質的に等しくなったとき、積分期間T_int中に前記切換え回路(72)を少なくとも1回は起動するための回路(74)と、
   - 前記積分期間の開始時間と終了時間の間に生じた起動の回数を記憶するための記憶回路(76)とをさらに備えること、ならびに、
   - 前記変化方向が上昇であるとき、前記基準電圧VREFが高い方の飽和電圧V_satH以下であり、基準電圧VREFおよび前記演算増幅器(62)の前記第2の入力の電圧VBUSが、2・VBUS-VREF≧V_satLという関係に従うように選択され、
   または
   - 前記変化方向が低下であるとき、前記基準電圧VREFが低い方の飽和電圧V_satL以上であり、基準電圧VREFおよび前記演算増幅器(62)の前記第2の入力の電圧VBUSが、2・VBUS-VREF≦V_satHという関係に従うように選択されることを特徴とするデバイス(60)。
2. - 前記切換え回路(72)が、
   ・ 前記演算増幅器(62)の前記第1の入力と前記キャパシタ(64)の第1の端子の間に接続された第1の制御可能なスイッチ(78)と、
   ・ 前記演算増幅器(62)の前記出力と前記キャパシタ(64)の第2の端子の間に接続された第2の制御可能なスイッチ(82)と、
   ・ 前記演算増幅器(62)の前記第1の入力と前記キャパシタ(64)の前記第2の端子の間に接続された第3の制御可能なスイッチ(88)と、
   ・ 前記演算増幅器(62)の前記出力と前記キャパシタ(64)の前記第1の端子の間に接続された第4の制御可能なスイッチ(90)とを備えること、
   - ならびに
   ・ 前記第1の制御可能なスイッチ(78)および前記第2の制御可能なスイッチ(82)が第1のバイナリ制御信号HDinvによって制御され、
   ・ 前記第3の制御可能なスイッチ(88)および前記第4の制御可能なスイッチ(90)が第2のバイナリ制御信号
   

   

   によって制御され、
   第2のバイナリ信号
   

   

   が、第1のバイナリ信号HDinvの補数であることを特徴とする請求項1に記載の電流積分デバイス。
3. 前記起動回路(74)が、前記演算増幅器(62)の前記出力に接続された第1の入力と、前記基準電圧VREFに接続された第2の入力とを有するコンパレータ(94)を備え、前記コンパレータ(94)が、その第1の入力の電圧がその第2の入力の電圧よりも低いとき出力に第1の電圧を生成し、その第1の入力の電圧がその第2の入力の電圧よりも高いとき前記出力に前記第1の電圧とは異なる第2の電圧を生成し、その結果、前記起動回路(74)によって実装される、前記切換え回路(72)の前記起動に必要な条件が満たされ、
   - 前記変化方向が上昇であれば、前記第1の電圧から前記第2の電圧へと切り換え、
   - 前記変化方向が低下であれば、前記第2の電圧から前記第1の電圧へと切り換えることを特徴とする請求項1または2に記載の電流積分デバイス。
4. 前記起動回路(74)によって実装される前記キャパシタ(64)の前記切換えの起動が、
   - 前記演算増幅器(62)の前記出力電圧V_outが前記変化方向に変化して前記基準電圧VREFと実質的に等しくなる、という第1のサブ条件と、
   - 積分期間T_intの開始時間からの、前記第1のサブ条件が満たされた回数が所定の最大数よりも少ない、という第2のサブ条件とを同時に満たすことを特徴とする請求項1から3のいずれか一項に記載の電流積分デバイス。
5. 前記起動回路(74)が備えるnビットにわたるバイナリカウンタ(96)が、前記コンパレータ(94)の前記出力に接続されたカウント入力と、前記コンパレータ(94)の前記出力が、前記変化方向が上昇であるとき前記第1の電圧から前記第2の電圧へと切り換わり、前記変化方向が低下であるとき前記第2の電圧から前記第1の電圧へと切り換わる、前記積分期間T_intの開始時間からの回数を供給する出力とを備えることを特徴とする請求項4に記載の電流積分デバイス。
6. 前記起動回路(74)が備える信号発生器(92)が、前記バイナリカウンタ(96)の出力に接続されており、前記バイナリカウンタ(96)の前記出力がインクリメントされたとき、前記スイッチ(78、82、88、90)の前記第1のバイナリ制御信号HDinvと前記第2のバイナリ制御信号
   

   

   とを切り換えることを特徴とする請求項2および5に記載の電流積分デバイス。
7. - 出力端子(S)において、電磁放射による電流を生成する検知要素(14、22)と、
   - 前記演算増幅器(62)の前記第1の入力が、前記検知要素によって生成された前記電流を積分するように前記検知要素(14、22)の前記出力端子(S)に接続されている、請求項1から6のいずれか一項に記載のデバイス(60)とを備える電磁放射検知システム。
8. 前記検知要素が、
   - 基板の上に懸垂された薄膜を有する検知ボロメータ(16)、および電圧設定点に従って前記検知ボロメータ(16)にわたる電圧を設定するためのバイアス回路(18)を備える検知枝路(14)と、
   - 実質的に基板温度を与えられる補償ボロメータ(24)、および電圧設定点に従って前記補償ボロメータ(24)にわたる電圧を設定するためのバイアス回路(26)を備える補償枝路(22)と、
   - 前記検知ボロメータ(16)を流れる電流i_acと前記補償ボロメータ(24)を流れる電流i_cmの間の差を形成して、積分されるべき電流を形成するための手段とを備えることを特徴とする請求項7に記載の電磁放射検知システム。
9. 演算増幅器(62)の第1の入力と出力の間に接続された2端子を有するキャパシタ(64)における所定の積分期間T_int中の電流を積分する方法であって、前記演算増幅器が、定電圧VBUSを与えられた第2の入力を備え、前記演算増幅器(62)の出力電圧V_outが、前記キャパシタ(64)に蓄積される所定の極性の電荷の量に応じて所定の変化方向へ単調に変化し、前記キャパシタ(64)に蓄積された前記電荷の前記量が所定のしきい値を上回ったとき、前記出力電圧V_outが高い方の飽和電圧V_satHで飽和し、前記キャパシタ(64)に蓄積された前記極性の電荷の前記量が所定のしきい値を下回ったとき、前記演算増幅器(62)の出力電圧V_outが低い方の飽和電圧V_satLで飽和し、前記方法が、
   a) 前記積分期間T_intの開始時間の前に、前記キャパシタ(64)の電荷およびカウント値をゼロに初期化するステップと、
   b) 積分期間T_intを通じて前記キャパシタ(64)の前記電流を積分するステップと、
   c) 前記演算増幅器(62)の前記出力電圧が前記変化方向に変化して所定の基準電圧VREFと等しくなったとき、積分期間T_int中に、前記キャパシタの端子を少なくとも1回は切り換えるステップであって、
   ・ 前記変化方向が上昇であるとき、前記基準電圧VREFが高い方の飽和電圧V_satH以下であり、基準電圧VREFおよび演算増幅器(62)の前記第2の入力の電圧VBUSが、2・VBUS-VREF≧V_satLという関係に従うように選択され、または
   ・ 前記変化方向が低下であるとき、前記基準電圧VREFが低い方の飽和電圧V_satL以上であり、基準電圧VREFおよび前記演算増幅器(62)の前記第2の入力の電圧VBUSが、2・VBUS-VREF≦V_satHという関係に従うように選択されるステップと、
   d) 積分期間T_int中の前記キャパシタ(64)のそれぞれの切換えの後に、前記カウント値を1だけインクリメントするステップと、
   e) 積分期間T_intの終了時間の後に、前記カウント値を供給するステップとを含む方法。

Images