JP2017505045A - コグニティブ信号コンバータ - Google Patents
コグニティブ信号コンバータ Download PDFInfo
- Publication number
- JP2017505045A JP2017505045A JP2016544132A JP2016544132A JP2017505045A JP 2017505045 A JP2017505045 A JP 2017505045A JP 2016544132 A JP2016544132 A JP 2016544132A JP 2016544132 A JP2016544132 A JP 2016544132A JP 2017505045 A JP2017505045 A JP 2017505045A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- cognitive
- converter
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
- H03M1/1265—Non-uniform sampling
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0624—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
アナログ信号入力ポートを介してアナログ信号源に接続可能であり、アナログ信号入力ポートを介して受信されたアナログ入力信号に基づいてデジタル出力信号を生成するよう適合されるコグニティブ信号コンバータが開示される。コグニティブ信号コンバータは、アナログ/デジタルコンバータおよびコグニティブネットワークを備える。アナログ/デジタルコンバータは、アナログ入力信号、サンプルクロック信号、および処理クロック信号に基づいて、アナログ入力信号をサンプルクロック信号にしたがってサンプリングして、各アナログ入力信号サンプルを量子化し、量子化処理は処理クロック信号によって動作することによって、デジタル変換信号を生成するよう適合される。コグニティブネットワークは、アナログ/デジタルコンバータのデジタル変換信号を受信し、受信されたデジタル変換信号およびアナログ信号源の一つまたは複数の特性に基づいてサンプルクロック信号および処理クロック信号の少なくとも一つを制御し、受信されたデジタル変換信号に基づいてデジタル出力信号を生成するよう適合される。対応する集積回路、電子機器、および方法もまた開示される。
Description
本発明は、全体として、アナログ/デジタルコンバータ(例えばアナログ/情報コンバータ)の分野に関し、特に、そのようなコンバータの動作の制御および最適化に関する。
電子機器は、一般的に、アナログ技術の代わりにデジタル技術を用いて実装されるが、電子機器によって処理される信号は、元々アナログであることが多い(例えば無線信号、センサ出力信号、画像キャプチャ等)。概して、デジタル技術が進歩するほど、アナログ信号を、デジタル技術の実施に適したデジタル信号に変換するタスクが厳しくなる。
概念的に、アナログ/デジタルコンバータ(ADCもしくはA/Dコンバータとも表記される)は、その基本的な機能性(サンプルホールド、量子化)と共に当業界では周知であり、本明細書においてはさらに詳しく説明しない。
アナログ/デジタル変換が或る要件を満たすことは、有益、さらに必要であることが多い。そのような要件は、例えば、(各サンプルのサンプリング速度および/または量子化精度に関する)精度要件、および/または電力消費要件を備えうる。量子化精度は、例えば、量子化範囲および/またはアナログ信号サンプル値からの最大偏差を備えうる。アナログ/デジタル変換の全ての要件を満たすことは、特にアナログ/デジタル変換の実施が、適度に安価および/または小さな回路フットプリントを用いるべき場合に、しばしば煩雑になりうる。概して、ADCが特定の用途の要件を満たすように設計される場合は、他の用途で使用するには不適切でありうる。
したがって、ADCの動作の、特定の用途への適合を可能にする構成が必要である。
US2011/0148682A1は、サンプリングされたアナログ入力信号とアナログ予測信号とを結合してアナログ予測誤差信号を生成する加算器部を有する、サンプリングされたアナログ入力信号を生成するサンプリング部を含む予測アナログ/デジタルコンバータシステムを開示する。誤差アナログ/デジタルコンバータは、アナログ予測誤差信号をデジタル化する。第二の加算器は、(誤差アナログ/デジタルコンバータからの)デジタル誤差信号出力およびデジタル予測信号に結合され、デジタル出力信号を生成する。フィードバック部は、デジタル出力信号に結合され、デジタル予測信号およびアナログ予測信号を供給する。
“備える/備えた”という文言は、本明細書で使用される際は、述べた特徴、整数、ステップ、もしくは構成要素の存在を特定するととられるが、一つまたは複数の他の特徴、整数、ステップ、構成要素、もしくはそれらのグループの存在もしくは追加を排除しないことが強調されるべきである。
いくつかの実施形態の目的は、ADCの動作の、特定の用途への適合を可能にすることである。
第一の態様によれば、これは、アナログ信号入力ポートを介してアナログ信号源に接続可能であり、アナログ信号入力ポートを介して受信されたアナログ入力信号に基づいてデジタル出力信号を生成するよう適合されたコグニティブ信号コンバータによって達成される。コグニティブ信号コンバータは、アナログ/デジタルコンバータおよびコグニティブネットワークを備える。
アナログ/デジタルコンバータは、アナログ入力信号、サンプルクロック信号および処理クロック信号に基づいて、アナログ入力信号をサンプルクロック信号にしたがってサンプリングして各アナログ入力信号サンプルを量子化し、量子化処理は処理クロック信号によって動作することによって、デジタル変換信号を生成するよう適合される。
処理クロック信号は、各アナログ入力信号サンプルを量子化する際に、アナログ/デジタルコンバータの動作速度を制御するのに使用される。
量子化処理が処理クロック信号によって動作するとは、アナログ/デジタルコンバータが、処理クロック信号の各周期中に動作を行うことと解釈すべきである。したがって、処理クロック信号は、アナログ/デジタルコンバータの処理クロックとして作用する。
コグニティブネットワークは、アナログ/デジタルコンバータのデジタル変換信号を受信し、受信されたデジタル変換信号およびアナログ信号源の一つまたは複数の特性に基づいてサンプルクロック信号および処理クロック信号の少なくとも一つを制御し、受信されたデジタル変換信号に基づいてデジタル出力信号を生成するよう適合される。
アナログ入力信号は、例えば、ストリーミングデータ信号、無線信号、センサ出力信号、心電図記録信号、映像信号、3D映像信号、写真データ信号、指紋読み取り信号等のいずれかを備えうる。
コグニティブネットワークは、制御構成でありうる。追加的もしくは代替的には、コグニティブネットワークはまた、分類構成および/または予測構成でありうる。
典型的なコグニティブネットワークは、現在の信号部分および/または以前の信号部分に基づいて将来の信号部分の予測を行うよう適合された(ハードウェアもしくはソフトウェアもしくはそれらの組み合わせに実装される)機能部でありうる。
いくつかの実施形態では、機能部は、信号の次のサンプルを予測するよう適合されうる。
いくつかの実施形態では、機能部は、多くの信号型の何れに信号が属するかを決定し、それによって将来の信号部分を予測するよう適合されうる。
典型的なコグニティブネットワークは、加えて、その予測アルゴリズムを動的に開発するよう適合された(ハードウェアもしくはソフトウェアもしくはそれらの組み合わせに実装される)機能部でありうる。
例えば、コグニティブネットワークは、複数の信号を互いに適合させ、二つ以上の信号に共通である一つもしくは複数の信号特性を識別するよう適合されうる。そのような信号特性は、それから予測アルゴリズムで使用されて、新たな信号が複数の信号の一つもしくは複数と同じ型であるかを決定する。
このように、コグニティブネットワークは、いくつかの実施形態による(場合によっては自己学習)予測構成でありうる。
コグニティブネットワークの例は、IEEE InternationalのPerformance、Computing and Communications Conference2008、IPCCC2008で発表された、Qinqin Chen、Ying Wang、Charles W.Bostianによる“Universal Classifier Synchronizer Demodulator”に開示されている。
例えば、コグニティブネットワークは、人工神経ネットワーク(例えばUS5,717,832参照)でありうる。いくつかの実施形態では、コグニティブネットワークは、ストリーミング認識および予測構成でありうる。
アナログ/デジタルコンバータは、任意の適切な既知のまたは将来の型のアナログ/デジタルコンバータでありうる。例えば、アナログ/デジタルコンバータは、一つまたは複数の逐次比較レジスタアナログ/デジタルコンバータ(SAR ADC、例えばWO2012/123578A1およびEP0624289B1参照)を備えうる。高いサンプリング周波数には、高いサンプリング周波数に対応できるよう数個の構成アナログ/デジタルコンバータを備えるアナログ/デジタルコンバータ構造を使用することが必要もしくは少なくとも有益でありうる。そのような構造は、各構成アナログ/デジタルコンバータの処理スピード要件を緩和する。そのようなアナログ/デジタルコンバータ構造の例は、パイプライン化アナログ/デジタルコンバータおよびタイムインターリーブ型アナログ/デジタルコンバータ(例えば並列連続アナログ/デジタルコンバータ)である。US2011/0304489A1、WO2007/093478A1、EP0624289B1およびWO2010/042051A1は、種々の例示のタイムインターリーブ型アナログ/デジタルコンバータ構造を記載する。
いくつかの実施形態では、コグニティブネットワークはさらに、受信されたデジタル変換信号およびアナログ信号源の一つまたは複数の特性に基づいてデジタル変換信号の次のサンプルの少なくとも一部を予測し、少なくとも部分的に予測された次のサンプルに基づいて、サンプルクロック信号および処理クロック信号の少なくとも一つを制御するよう適合されうる。
いくつかの実施形態によると、アナログ/デジタルコンバータはさらに、少なくとも部分的に予測された次のサンプルに基づいてデジタル変換信号を生成するよう適合されうる。例えば、少なくとも部分的に予測された次のサンプルは、アナログ/デジタルコンバータにフィードバックされうる。アナログ/デジタルコンバータは、少なくとも部分的に予測された次のサンプルを、デジタル変換信号の次のサンプルを生成するための初期値として使用しうる。
このことは、次のサンプルの最上位ビットがアナログ/デジタルコンバータによって決定される必要がなく、少なくとも部分的に予測された次のサンプルから抽出されうるという利点を有しうる。よって、アナログ/デジタルコンバータは、通常は最上位ビットを決定するために使用されるリソースを他の目的(より精度の高い量子化、より速いサンプリングレートおよび/または省電力化)のために使用しうる。
追加的もしくは代替的には、少なくとも部分的に予測された次のサンプル値は、アナログ/デジタルコンバータの基準値として使用されうる。このことは、より小さなADC範囲が使用され、それがより高い精度および/またはより少ない電力消費につながりうるという利点を有しうる。
いくつかの実施形態では、アナログ/デジタルコンバータは、アナログ入力信号の次のサンプルを少なくとも部分的に予測された次のサンプルと比較することによって、デジタル変換信号を生成するよう適合されうる。
コグニティブネットワークは、例えば、受信されたデジタル変換信号と少なくとも部分的に予測された次のサンプルとの差に関連して、サンプルクロックおよび/または処理クロックを制御するよう適合されうる。差の絶対値が小さい(例えば第一の閾値よりも小さい)場合は、(アナログ入力信号が急速に変化していないと推測されうるため)いくつかの実施形態によって、サンプルクロック周期が増加されうる。差の絶対値が大きい(例えば、第一の閾値と同じもしくは同じでない第二の閾値よりも大きい)場合は、(アナログ入力信号が急速に変化していると推測されうるため)いくつかの実施形態によって、サンプルクロック周期が減少されうる。このことは、アナログデジタルコンバータが、サンプリングクロック周期が増加された際に、通常は高いサンプリングレートに対応するために使用されるリソースを他の目的(より精度の高い量子化および/または(例えば処理クロックレートを下げることによる)省電力化)のために使用しうるという利点を有する。
コグニティブネットワークは、さらに、いくつかの実施形態において、少なくとも部分的に予測された次のサンプルに基づいてアナログ/デジタルコンバータの変換範囲を制御するよう適合されうる。
デジタル出力信号は、いくつかの実施形態によると、受信されたデジタル変換信号、受信されたデジタル変換信号の調整されたバージョン、および受信されたデジタル変換信号に基づくアナログ入力信号の分類のうちの一つと同等でありうる。
デジタル出力信号がアナログ入力信号の分類であり、また他の適切な状況にある際、コグニティブ信号コンバータは、アナログ/情報コンバータと見なされうる。アナログ/情報コンバータは、概して、アナログ信号の情報を高圧縮で提示できるという利点を有する(例えば、2012年3月発行IEEE Journal of Solid−State Circuits、Vol.47、No.3、pp744−756掲載、Chen、Chandrakasan、Stojanovic著、“Design and Analysis of a Hardware−Efficient Compressed Sensing Architecture for Data Compression in Wireless Sensors”参照)。
いくつかの実施形態では、コグニティブ信号コンバータはさらに、アナログ/デジタルコンバータのデジタル変換信号にフレーム化動作を施すよう適合された画像処理フレーマを備えうる。そのような実施形態では、コグニティブネットワークは、フレーム化されたデジタル変換信号を、アナログ/デジタルコンバータのデジタル変換信号として受信するよう適合される。これらの実施形態は、アナログ入力信号が映像信号等の画像信号である際に特に適している。コグニティブネットワークは、例えば、フレーム化されたデジタル変換信号の背景項目およびフレーム化されたデジタル変換信号の移動項目を検出し、その検出に基づいて画像処理フレーマのフレーム化動作を制御するようさらに適合されうる。
さらにいくつかの実施形態では、アナログ/デジタルコンバータは第一のアナログ/デジタルコンバータであり、コグニティブネットワークは、第一のコグニティブネットワークでありうる。それから、コグニティブ信号コンバータはさらに、第二のアナログ/デジタルコンバータおよび第二のコグニティブネットワークを備え、第一のコグニティブネットワークは、第二のコグニティブネットワークを制御するよう適合される。そのような実施形態は、三次元画像信号の処理に特に適切でありうる。例えば、第一のアナログ/デジタルコンバータは、第一の記録装置(例えばカメラ)からの第一のアナログ入力信号で動作し、第二のアナログ/デジタルコンバータは、第一のアナログ入力信号と同時に記録された第二の記録装置からの第二のアナログ入力信号で動作しうる。第二の記録装置の位置は、第一の記録装置の位置に関して、それらが共に三次元画像信号を供給するよう、オフセットされる。
アナログ信号源の一つまたは複数の特性は、いくつかの実施形態によると、アナログ/デジタルコンバータの一つまたは複数の特性によって補われうる。
第二の態様は、第一の態様のコグニティブ信号コンバータを備える集積回路であり、第三の態様は、第一の態様のコグニティブ信号コンバータもしくは第二の態様の集積回路を備える電子機器である。
第四の態様によれば、アナログ/デジタルコンバータを動作させる方法が提供される。本方法は、アナログ/デジタルコンバータを備えるコグニティブ信号コンバータのアナログ信号入力ポートを介してアナログ入力信号を受信することと、アナログ入力信号、サンプルクロック信号、および処理クロック信号に基づいて、サンプルクロック信号にしたがってアナログ入力信号をサンプリングし、アナログ入力信号サンプルを量子化し、量子化処理は処理クロック信号によって動作されることによって、デジタル変換信号のサンプルを生成することと、を備える。
本方法はまた、デジタル変換信号およびアナログ信号源の一つまたは複数の特性に基づいてサンプルクロック信号および処理クロック信号の少なくとも一つを制御することと、デジタル変換信号に基づいてデジタル出力信号を生成することと、を備える。
いくつかの実施形態では、第四の態様は、加えて、第一の態様について上述した種々の特徴のいずれかと同じもしくは対応する特徴を有しうる。
いくつかの実施形態の利点は、アナログ/デジタル変換は、アナログ信号源の変化する要件および/または特性に備えるよう非常に柔軟に制御されうることである。それによって、コグニティブコンバータの性能指数、電力消費、および/または他の性能メトリクスは、他のコンバータと比較して向上されうる。
いくつかの実施形態の他の利点は、アナログ信号によって運ばれる情報が圧縮して提示され、したがってエネルギー効率がよく伝達されうることである。
さらなる目的、特徴、および利点は、下記の実施形態の詳細な説明から、付属の図面を参照して、明らかになるであろう。
いくつかの実施形態によるコグニティブ信号コンバータを備える例示の構成を示すブロック図。
いくつかの実施形態によるコグニティブ信号コンバータを備える例示の構成を示すブロック図。
いくつかの実施形態によるコグニティブ信号コンバータを備える例示の構成を示すブロック図。
いくつかの実施形態による例示の方法ステップを図示するフローチャート。
いくつかの実施形態によるコグニティブ信号コンバータに適切な例示のアナログ/デジタルコンバータを示すブロック図。
いくつかの実施形態によるアナログ入力信号の処理を示す模式図。
下記では、アナログ入力信号がアナログ/デジタルコンバータに入力され、アナログ/デジタルコンバータの出力がコグニティブネットワークによって使用されることで、デジタル出力信号を生成し、アナログ/デジタルコンバータを制御する実施形態が説明される。
コグニティブネットワークは、概して、アナログ信号源の一つまたは複数の特性を認知する(もしくは、学習することができる)。例えば、一つまたは複数の特性が、コグニティブネットワークのトレーニング(自己学習)によって、および/または(例えば、手動入力、アナログ信号源からの自動入力、プログラミング、パラメータもしくはアルゴリズムの設定等によって)コグニティブネットワークにとって利用可能となったアナログ入力信号についての事前知識に基づいて達成されうる。
コグニティブネットワークはまた、アナログ/デジタルコンバータの出力を使用して、アナログ/デジタルコンバータの出力の一つまたは複数の将来のサンプルを(少なくとも部分的に)予測するよう適合されうる。予測は、任意の適切な既知のもしくは将来の方法によりうる。予測されたサンプルが本明細書で言及される際は、その表記は、部分的に予測されたサンプル(例えば、最上位ビットの数もしくは最下位ビットの数など、サンプルが構成されるビットの部分集合の予測)もまた含むことを意味される。
コグニティブネットワークは、アナログ/デジタルコンバータの出力(および場合によっては予測されたサンプル)を、どちらもアナログ/デジタルコンバータを作動させるのに使用されるサンプルクロックおよび/または処理クロックを制御するために使用しうる。サンプルクロックは、アナログ入力信号のサンプリングを制御するために使用され、処理クロックは、アナログサンプルをデジタル化(すなわち量子化)してアナログ/デジタルコンバータの出力のサンプルを生成する際に、アナログ/デジタルコンバータの動作速度を制御するために使用される。
この目的のために、クロックコントローラが、コグニティブネットワークの内部もしくは外部に設けられうる。クロックコントローラは、システムクロック信号を入力として有し、(例えば、任意の適切な既知のもしくは将来の方法でシステムクロック信号を分割、シフト、スライス、複製等して)サンプルクロックおよび/または処理クロックを出力として供給しうる。クロックコントローラは、アナログ/デジタルコンバータの出力およびアナログ信号源の一つまたは複数の特性に基づいて、コグニティブネットワークによって制御される。いくつかの実施形態において、予測されたサンプルはまた、例えばADC出力サンプルと予測されたサンプルとの差(例えば記号もしくは絶対値)に基づいて、もしくはADC出力サンプルおよび予測されたサンプルの、特性信号曲線へのマッチングに基づいて、クロックコントローラを制御するのにも使用されうる。
例えば、(アナログ信号源の特性に照らしたアナログ/デジタルコンバータの出力および予測されたサンプルに基づいて)アナログ入力信号が、アナログ/デジタル変換における精度が重要でない期間にあると推測されうる場合は、サンプルクロックレートは、過剰なサンプリングが避けられるよう減らされうるおよび/または処理クロックレートは、不必要に正確な量子化が避けられるよう減少されうる。
アナログ入力信号が、アナログ/デジタル変換における精度が重要であり、アナログ入力信号が非常にゆっくりと変化する期間にあると推測されうる場合は、サンプルクロックレートは減少されうるが、処理クロックレートは増加されうる。
アナログ入力信号が、アナログ/デジタル変換における精度が重要であり、アナログ入力信号が素早く変化する期間にあると推測されうる場合は、サンプルクロックレートおよび処理クロックレートは増加されうる。
サンプルおよび/または処理クロックの増加、減少、もしくは不変のレートの種々の組み合わせが適合可能である、多くの他の状況が想定されうる。クロックレート、クロック周期、もしくは任意の他のパラメータの増加もしくは減少についての参照が為された際は、公称値と比べてもしくは以前の値と比べて適切であると解されうる。
予測されたサンプルは、アナログ/デジタルコンバータの動作を制御するためにさらに使用されうる。例えば、予測されたサンプルは、コグニティブネットワークからアナログ/デジタルコンバータへフィードバックされうる。アナログ/デジタルコンバータは、例えば、予測されたサンプルを、その量子化処理の起点として使用しうる。量子化処理は、それから、アナログサンプルを予測された次のサンプルと比較することを備えうる。(これらの実施形態のいくつかでは、一つまたは複数の最上位ビットの推測は必要とされない。その代わりに、それらのビットは予測されたサンプルから直接抽出されうる。)概して、アナログ/デジタルコンバータは、利用可能な予測がなかった場合と比較して、特定の結果に達するためのより少ないサイクルを必要とする。これは、(例えば処理クロックレートの低下によって)より少ない電力消費につながりうる。代替的に、もしくは付加的には、一つまたは複数の処理サイクルが、(例えば、アナログ/デジタルコンバータをより狭い範囲で動作させることによって)より高い量子化の精度を達成するために使用されうる。さらに代替的に、もしくは付加的には、一つまたは複数の処理サイクルが、増加したサンプルクロックレートを受け入れるために使われうる。
したがって、いくつかの実施形態では、コグニティブネットワークは、予測されたサンプル値、動作範囲、サンプルクロックおよび処理クロックを提供することによって、アナログ/デジタルコンバータを制御しうる。いくつかの実施形態では、これらの制御信号の部分集合のみが使用されうる。例えば、適合されたサンプルクロックおよび適合された処理クロックのみが、いくつかの実施形態でアナログ/デジタルコンバータに提供されうる。
コグニティブネットワークは、さらに、アナログ/デジタルコンバータからの出力に基づいて、デジタル出力信号を生成するよう適合される。
いくつかの実施形態では、デジタル出力信号は、アナログ/デジタルコンバータからの出力もしくはアナログ/デジタルコンバータからの出力の調整されたバージョンと等しい。例えば、アナログ入力信号が直交振幅変調(QAM)信号である場合、信号は、振幅および位相が、振幅および位相の限定された集合に属する正弦波信号であることが知られている。そのような場合、コグニティブネットワークは、(先のサンプルに基づいて)可能な振幅および位相に基づいて出力を調整しうる。
他の実施形態では、デジタル出力信号は、アナログ/デジタルコンバータからの出力の特性化(もしくは)分類を備えうる。例えば、アナログ入力信号が常に四つの異なる状態の一つにあると知られる場合は、コグニティブネットワークは、アナログ/デジタルコンバータからの出力に基づいて現在の状態を検出するよう適合され、デジタル出力信号は、単に検出された状態(本例では2ビット)の表示を備えうる。上述の直交振幅変調(QAM)信号の例では、コグニティブネットワークは、(可能な振幅および位相に基づいて)数個のサンプルの後にQAMシンボルを検出することができうる。その際、シンボル表現(分類)が出力され、現在のシンボル期間中は、これ以上のサンプルは必要とされない。
コグニティブネットワークは、アナログ/デジタルコンバータからの出力の部分的なサンプルに基づいて、デジタル出力信号を生成しうる。例えば、コグニティブネットワークが、サンプルの一部に基づいて(例えば最上位ビットの数に基づいて)分類を決定できる場合は、分類はデジタル出力信号として使用され、アナログデジタル変換は、(例えば処理クロックをサンプルの残りが処理されないよう調整し、ADCを次のサンプルのためにリセットすることによって)早期に終了されうる。
いくつかの実施形態では、数個のアナログ/デジタルコンバータが、並列アナログ入力信号を処理し、それらを単一のコグニティブネットワークに入力することによって、アナログ/デジタルコンバータ出力の組み合わせに基づいた分類を生成しうる。
前述のように、アナログ/デジタルコンバータは、一つもしくは複数の逐次比較レジスタアナログ/デジタルコンバータ(SAR ADC)を備えうる。
SAR ADCは、例えば、コグニティブネットワークによって個別に制御されうる複数の並列ADC:sによって形成されうる。例えば、サンプリングレートが低い場合は、コグニティブネットワークは、対応する数の並列ADC:sを低活動(もしくはスリープ)モードに入れて、電力の消費を抑えうる。
SAR ADCは、例えば、コグニティブネットワークによって個別に制御される複数の構成SAR ADC:sによって形成されたタイムインターリーブ型ADCでありうる。任意のインターリーブ誤差(例えば時間のオフセット)は、コグニティブネットワークで補正されうる。
SAR ADCは、コグニティブネットワークによって制御される、(例えば、実行中にADC:sの較正を行えるよう)決定的に必要とされるものより多いADC:sによって形成された冗長性を有するADCでありうる。
図1は、いくつかの実施形態によるコグニティブ信号コンバータ100を備える例示の構成を示す模式的なブロック図である。本構成はまた、アナログ入力信号141をコグニティブ信号コンバータ100のアナログ入力ポートに供給するアナログ信号源(SRC)101と、コグニティブ信号コンバータ100のデジタル出力信号143をいくつかの目的(例えば、信号復調−例えば無線ローカルエリアネットワーク(WLAN)レシーバの直交周波数分割多重(OFDM)復調、ビデオシーケンスにおける物体追跡、エムペグ(MPEG)符号化、指紋認証、光学タッチスクリーンのタッチ認証等を含むさらなる処理および/またはレンダリング)で使用するプロセッサ(PROC)102とを備える
コグニティブ信号コンバータ100は、アナログ/デジタルコンバータ(ADC)110と、コグニティブネットワーク(CNW)120と、クロックコントローラ(CLK CNTR)130とを備える。クロックコントローラ130は、コグニティブネットワーク120への外部として、図1に示される。他の実施形態では、クロックコントローラは、コグニティブネットワークに具備されうる。
コグニティブ信号コンバータ100は、アナログ/デジタルコンバータ(ADC)110と、コグニティブネットワーク(CNW)120と、クロックコントローラ(CLK CNTR)130とを備える。クロックコントローラ130は、コグニティブネットワーク120への外部として、図1に示される。他の実施形態では、クロックコントローラは、コグニティブネットワークに具備されうる。
上記で詳述したように、ADC110は、処理クロック信号147、サンプルクロック信号146およびコグニティブネットワーク120からのフィードバック信号149に基づいて、アナログ入力信号141を処理し、デジタル変換信号145を生成する。デジタル変換信号145は、いくつかの実施形態によれば、図1の144で示されるように、プロセッサ102へ直接出力されうる。
デジタル変換信号145はまた、コグニティブネットワーク120へ入力され、コグニティブネットワーク120は、デジタル変換信号145および(プリコードされたおよび/または学習された)信号源101の特性を使用して、デジタル変換信号145の次のサンプルを予測しうる。上記で詳述したように、予測されたサンプルは、ADC110に(フィードバック信号149を介して)フィードバックされうる。さらに、デジタルコンバータ信号145および信号源の特性(および場合によっては予測されたサンプル)は、コグニティブネットワーク120に使用されて、クロックコントローラ130に入力されたシステムクロック(CLK)142と関連して、クロックコントローラ130のサンプルクロック信号146および/または処理クロック信号147を、(制御信号148を介して)制御しうる。
図2は、いくつかの実施形態によるコグニティブ信号コンバータ200を備える例示の構成を示す模式的なブロック図である。図2のブロック201、202、210、220および230は、図1の対応するブロック101、102、110、120および130と同じ(もしくは少なくとも同様)である。同様に、図2の信号241、242、243、245、246、247、248および249は、図1の対応する信号141、142、143、145、146、147、148および149と同じ(もしくは少なくとも同様)である。これらのブロックおよび信号については、さらに詳述されない。
コグニティブ信号コンバータ200はまた、ADC210の出力245を、フレーム化された信号252としてコグニティブネットワーク220に送る前に、それに画像処理フレーム化動作を行うよう適合されたフレーマ(FR)250を備える。フレーム化された信号252は、いくつかの実施形態によれば、図2の244で示されるように、プロセッサ202へ直接出力されうる。
このコグニティブ信号コンバータ200では、コグニティブネットワーク220はまた、制御信号251を介してフレーマ250を制御するよう適合されうる。例えば、コグニティブネットワーク220は、フレーム化された信号252の背景項目および移動項目を検出し、その検出に基づいて画像処理フレーマのフレーム化動作を制御するよう適合されうる。いくつかの例では、コグニティブネットワーク220は、移動項目の位置、方向、および速度を指示することによってフレーム化を制御するよう適合され、フレーマ250は、これらの指示に基づいて、フレームの必要な部分を必要な時に変換するよう適合されうる。
コグニティブ信号コンバータ200は、画像処理用途に特に適している。
図3は、いくつかの実施形態によるコグニティブ信号コンバータ300を備える例示の構成を示す模式的なブロック図である。図3のブロック301、302、310、320、330および350は、図2の対応するブロック201、202、210、220、230および250と同じ(もしくは少なくとも同様)である。同様に、図3の信号341、342、343、344、345、346、347、348、349、351および352は、図2の対応する信号241、242、243、244、245、246、247、248、249、251、および252と同じ(もしくは少なくとも同様)である。これらのブロックおよび信号については、さらに詳述されない。
コグニティブコンバータ300はまた、第二の組のブロック−(ADC)360、フレーマ(FR)390、コグニティブネットワーク(CNW2)370、およびクロックコントローラ(CLK CNTR)380を備え、それらは、対応するブロック−(ADC)310、フレーマ(FR)350、コグニティブネットワーク(CNW1)320、およびクロックコントローラ(CLK CNTR)330と、それぞれ同じ(もしくは少なくとも同様)である。
ADC360は、処理クロック信号367、サンプルクロック信号346および第二のコグニティブネットワーク370からのフィードバック信号369に基づいて、アナログ入力信号361の第二の部分を処理し、デジタル変換信号365を生成する。
フレーマ(FR)390は、ADC360の出力365を、フレーム化された信号392としてコグニティブネットワーク370に送る前に、それに画像処理フレーム化動作を行うよう適合される。フレーム化された信号392は、いくつかの実施形態によれば、図3の364で示されるように、プロセッサ302へ直接出力されうる。
フレーム化された信号392は、第二のコグニティブネットワーク370へ入力され、コグニティブネットワーク370は、フレーム化された信号392および(プリコードされたおよび/または学習された)信号源301の特性を使用して、デジタル変換信号の次のサンプルを予測し、(制御信号368を介して)クロックコントローラ380を制御しうる。第二のコグニティブネットワーク370はまた、制御信号391を介してフレーマ390を制御するよう適合されうる。
図3の例では、ADC:s310、360の両方のサンプルクロック346は同じであり、第一のコグニティブネットワーク(CNW1)320によって制御される。他の実施形態では、サンプルクロックは、ADC:s310、360の間で異なり、それぞれのコグニティブネットワーク320、370によって制御されうる。
第一のコグニティブネットワーク(CNW1)320は、情報および/または制御信号を、接続393を介して、第二のコグニティブネットワーク(CNW2)370に送るよう適合されうる。
それにより、第一のコグニティブネットワーク320によって既に成された予測、検出、および制御信号(もしくはそれらの一部)は、第二のコグニティブネットワーク370によって複製される必要がなくなり、概して電力および/または処理リソースの消費を抑える。
コグニティブ信号コンバータ300は、3D画像処理用途に特に適している(例えば、ソース301が、高い分解能を有するカメラなどの第一の撮像装置でありうる第一のソース(SRC1)301aおよび低い分解能を有するカメラなどの第二の撮像装置でありうる第二のソース(SRC2)301bを備え、第一および第二の撮像装置が互いに関して、例えば人間の目の間の一般的な距離に対応する距離に位置され、共同して3D画像を提供する場合)。
図4は、いくつかの実施形態による例示の方法を図示する。図4の方法は、例えば、図1、2、および3のそれぞれのコグニティブ信号コンバータ100、200、300のいずれかによって行われうる。
本方法は、ステップ410で、アナログ信号源を定義する特性パラメータを初期値に設定することによって開始される。
これらの特性パラメータは、上記で詳述したようにコグニティブネットワークによって使用され、定常でありうるか、もしくはアナログ信号の処理中に動的に変更されうる。
それから、アナログ源のアナログ入力信号は、コグニティブ信号コンバータのアナログ信号入力ポートを介して受信され、ステップ420で、サンプリングクロック信号に基づいてアナログ/デジタルコンバータによってサンプリングされる。アナログ/デジタルコンバータは、ステップ430で、(例えば量子化によって)アナログサンプルをデジタル化して、処理クロック信号に基づいてデジタル変換信号のサンプルを生成する。
任意のステップ440では、コグニティブネットワークは、過去のサンプルおよび特性パラメータに基づいて、デジタル変換信号の次のサンプルを予測する
ステップ450では、コグニティブネットワークは、過去のサンプルおよび特性パラメータ(および場合によっては予測された次のサンプル)に基づいてサンプルクロック信号および処理クロック信号を制御し、任意のステップ460では、コグニティブネットワークは、将来のサンプルの量子化に使用するために、予測されたサンプルをアナログ/デジタルコンバータにフィードバックする。
ステップ450では、コグニティブネットワークは、過去のサンプルおよび特性パラメータ(および場合によっては予測された次のサンプル)に基づいてサンプルクロック信号および処理クロック信号を制御し、任意のステップ460では、コグニティブネットワークは、将来のサンプルの量子化に使用するために、予測されたサンプルをアナログ/デジタルコンバータにフィードバックする。
コグニティブネットワークはまた、ステップ470で、アナログ/デジタルコンバータからの(場合によっては調整された)出力と同等でありうる、もしくはアナログ入力信号の現在の状態の分類と同等でありうるデジタル出力信号を生成する。
図5は、いくつかの実施形態によるコグニティブ信号コンバータに適切な例示のアナログ/デジタルコンバータ(ADC)510を示す模式的なブロック図である。ADC510は、例えば、図1、2、および3のADC:s110、210、310および360のいずれかとして使用されうる。
例示のADC510は、逐次比較レジスタ(SAR)ADC(WO2013/123578A1と比較)であり、サンプルホールド部(S&H)511と、逐次比較レジスタ(SAR)512と、デジタル/アナログコンバータ(DAC)513と、コンパレータ(COMP)514とを備える。
サンプルホールド部511は、サンプルクロック信号546(図1、2、および3の信号146、246、および346と比較)によって定義されるサンプリングレートで、アナログ入力信号541(図1、2、および3の信号141、241、361と比較)をサンプルするよう適合される。
予測された次のサンプル549は、逐次比較レジスタ512に格納されうる。そして処理クロック信号547(図1、2、および3の信号147、247、および347と比較)によって決定された処理レートで、逐次比較レジスタ512のコンテンツは、DAC513でアナログ値に変換され、サンプリングされたアナログ入力信号とコンパレータ514で比較される。各比較は逐次比較レジスタ512のビットの値を決定し、逐次比較レジスタ512は適宜更新される。全てのビットの各値が決定されると、量子化サンプル値は545で出力される。
図6は、いくつかの実施形態によるアナログ入力信号610の処理を示す模式図である。信号610は、図6に示されるように三つの異なる状態を有する:信号振幅がゼロに近い(例えば621、622、623に図示されるタイムスパンにある)第一の状態、信号振幅が単一のピーク形状を有する(例えば651に図示されるタイムスパンにある)第二の状態、および信号振幅が二つのピーク形状を有する(例えば652に図示されるタイムスパンにある)第三の状態である。
信号が第一の状態にある際は、信号が他の状態に移行しようとしているかを知ることのみが重要であり、サンプリングレートは低めでよい。信号が第二もしくは第三の状態にある際は、第二および第三の状態のどちらに信号があるかを決定するために高い時間分解能を有することがきわめて重要であり、サンプリングレートは高めであるべきである。
こうして、コグニティブネットワークはADC出力の振幅を閾値620と比較し、ADC出力の振幅が閾値620を超えつつ以前のADC出力の振幅が閾値620よりも小さかった(すなわちこのことは第二もしくは第三の状態への移行を示すとコグニティブネットワークが予測する)場合は、サンプリングレートを低い値から高い値に変更するよう適合されうる。コグニティブネットワークはまた、第二もしくは第三の状態を検出した際、サンプリングレートを高い値から低い値に変更するよう適合されうる。例えば、第三の状態は、(時間間隔652に示されるように)振幅ディップが経験された場合に検出されたと見なされ、第二の状態は、(時間間隔651に示されるように)振幅ディップが経験されることなくACD出力の振幅が閾値620を下回った場合に検出されたと見なされうる。サンプリング時間は、図6のxで示される。
したがって、信号が第一の状態にある際は、ADCで処理するべきサンプルが少ないため、エネルギー消費が抑えられうる。例えば、タイムインターリーブ型ADCが適用された場合は、一つまたは複数の構成ADC:sがスリープモードに入れられうるおよび/または処理レートが下げられうる。
コグニティブ信号コンバータのデジタル出力信号は、アナログ入力信号の現在の状態の指示を備えうる。
説明された実施形態およびそれらと同等のものは、ソフトウェアもしくはハードウェアもしくはそれらの組み合わせで実現されうる。それらは、デジタル信号プロセッサ(DSP)、中央処理部(CPU)、コプロセッサ部、フィールドプログラマブルゲートアレイ(FPGA)、もしくは他のプログラム可能ハードウェア等の汎用回路によって、もしくは例えば用途特定集積回路(ASIC)等の専用回路によって実行されうる。それらの全ての形状は、本開示の範囲内であるものとする。
実施形態は、回路構成/論理を備えるもしくは実施形態のいずれかによる方法を実行する電子機器内で現れうる。電子機器は、例えば、3D追尾カメラ、タッチスクリーン検出器、指紋分類装置、MPEG符号器/複合器、もしくはOFDM受信機/複合器でありうる。
本明細書において、種々の実施形態への参照が為された。しかしながら、当業者は、説明された実施形態の、尚クレームの範囲内である多くの変形を認識するであろう。例えば、実施形態の説明では、機能ブロックを特定の部に区分けすることは決して限定ではないことに留意されたい。逆に、これらの区分けは単なる例である。本明細書において一つの部として説明される機能ブロックは、二つ以上の部に分けられうる。同様に、本明細書において二つ以上の部として実装されると説明される機能ブロックは、クレームの範囲から逸脱することなく、単一の部として実装されうる。
ゆえに、説明された実施形態の詳細は、単に例示のためであり、決して限定でないと解されるべきである。その代わりに、クレームの範囲内である全ての変形は、クレームに包含されると意図される。
Claims (16)
- アナログ信号入力ポートを介してアナログ信号源(101、201、301)に接続可能であり、前記アナログ信号入力ポートを介して受信されたアナログ入力信号(141、241、341、361)に基づいてデジタル出力信号(143、144、243、244、343、344、363、364)を生成するよう適合され、アナログ/デジタルコンバータ(110、210、310、360)およびコグニティブネットワーク(120、220、320、370)を備えるコグニティブ信号コンバータであり、
前記アナログ/デジタルコンバータは、前記アナログ入力信号、サンプルクロック信号(146、246、346)および処理クロック信号(147、247、347、367)に基づいて、前記アナログ入力信号を前記サンプルクロック信号にしたがってサンプリングして、各アナログ入力信号サンプルを量子化する際に前記処理クロック信号を使用して前記アナログ/デジタルコンバータの動作速度を制御することによってデジタル変換信号(145、245、345、365)を生成するよう適合され、前記量子化処理は前記処理クロック信号によって動作するコグニティブ信号コンバータであって、
前記コグニティブネットワークは、
前記アナログ/デジタルコンバータの前記デジタル変換信号を受信し、
前記受信されたデジタル変換信号および前記アナログ信号源の一つまたは複数の特性に基づいて前記サンプルクロック信号および前記処理クロック信号の少なくとも一つを制御し、
前記受信されたデジタル変換信号に基づいて前記デジタル出力信号を生成するよう適合される、コグニティブ信号コンバータ。 - 前記コグニティブネットワークはさらに、
前記受信されたデジタル変換信号および前記アナログ信号源の一つまたは複数の特性に基づいて前記デジタル変換信号の次のサンプルの少なくとも一部を予測し、
前記少なくとも部分的に予測された次のサンプルに基づいて、前記サンプルクロック信号および前記処理クロック信号の少なくとも一つを制御するよう適合される、請求項1に記載のコグニティブ信号コンバータ。 - 前記アナログ/デジタルコンバータはさらに、前記少なくとも部分的に予測された次のサンプル(149、249、349、369)に基づいて前記デジタル変換信号を生成するよう適合される、請求項2に記載のコグニティブ信号コンバータ。
- 前記アナログ/デジタルコンバータは、前記アナログ入力信号の次のサンプルを前記少なくとも部分的に予測された次のサンプルと比較することによって、前記デジタル変換信号を生成するよう適合される、請求項3に記載のコグニティブ信号コンバータ。
- 前記コグニティブネットワークは、前記受信されたデジタル変換信号と前記少なくとも部分的に予測された次のサンプルとの差に関連して、前記サンプルクロックを制御するよう適合される、請求項2から4のいずれか一項に記載のコグニティブ信号コンバータ。
- 前記コグニティブネットワークは、前記受信されたデジタル変換信号と前記少なくとも部分的に予測された次のサンプルとの差に関連して、前記処理クロックを制御するよう適合される、請求項2から5のいずれか一項に記載のコグニティブ信号コンバータ。
- 前記コグニティブネットワークはさらに、前記少なくとも部分的に予測された次のサンプルに基づいて前記アナログ/デジタルコンバータの変換範囲を制御するよう適合される、請求項2から6のいずれか一項に記載のコグニティブ信号コンバータ。
- 前記デジタル出力信号は、
前記受信されたデジタル変換信号(144、244、344、364);
前記受信されたデジタル変換信号(143、243、343、363)の調整されたバージョン;および
前記受信されたデジタル変換信号(143、243、343、363)に基づく前記アナログ入力信号の分類のうちの一つと同等である、請求項1から7のいずれか一項に記載のコグニティブ信号コンバータ。 - 前記アナログ/デジタルコンバータの前記デジタル変換信号にフレーム化動作を施すよう適合された画像処理フレーマ(250、350、390)をさらに備え、前記コグニティブネットワークは、前記フレーム化されたデジタル変換信号(252、352、392)を、前記アナログ/デジタルコンバータの前記デジタル変換信号として受信するよう適合される、請求項1から8のいずれか一項に記載のコグニティブ信号コンバータ。
- 前記コグニティブネットワークはさらに、前記フレーム化されたデジタル変換信号の背景項目および前記フレーム化されたデジタル変換信号の移動項目を検出し、前記検出に基づいて前記画像処理フレーマの前記フレーム化動作を制御するよう適合される、請求項9に記載のコグニティブ信号コンバータ。
- 前記アナログ/デジタルコンバータは第一のアナログ/デジタルコンバータ(310)であり、前記コグニティブネットワークは第一のコグニティブネットワーク(320)であり、前記コグニティブ信号コンバータはさらに、第二のアナログ/デジタルコンバータ(360)および第二のコグニティブネットワーク(370)を備え、前記第一のコグニティブネットワークは、前記第二のコグニティブネットワークを制御するよう適合される、請求項9または10に記載のコグニティブ信号コンバータ。
- 請求項1から11のいずれか一項に記載のコグニティブ信号コンバータを備える集積回路。
- 請求項1から11のいずれか一項に記載のコグニティブ信号コンバータもしくは請求項12の集積回路を備える電子機器。
- アナログ/デジタルコンバータを動作させる方法であって、
前記アナログ/デジタルコンバータを備えるコグニティブ信号コンバータのアナログ信号入力ポートを介してアナログ入力信号を受信することと、
前記アナログ入力信号、サンプルクロック信号、および処理クロック信号に基づいて、前記アナログ入力信号を前記サンプルクロック信号にしたがってサンプリングして、前記アナログ入力信号サンプルを量子化する際に前記処理クロック信号を使用して前記アナログ/デジタルコンバータの動作速度を制御することによってデジタル変換信号のサンプルを生成(420、430)することであって、前記量子化処理は前記処理クロック信号によって動作することと、
前記デジタル変換信号および前記アナログ信号源の一つまたは複数の特性に基づいて前記サンプルクロック信号および前記処理クロック信号の少なくとも一つを制御すること(450)と、
前記デジタル変換信号に基づいてデジタル出力信号を生成すること(470)と、を備える、方法。 - 前記受信されたデジタル変換信号および前記アナログ信号源の一つまたは複数の特性に基づいて前記デジタル変換信号の次のサンプルの少なくとも一部を予測すること(440)と、
前記少なくとも部分的に予測された次のサンプルに基づいて前記サンプルクロック信号および前記処理クロック信号の少なくとも一つを制御することと、をさらに備える、請求項14に記載の方法。 - 前記少なくとも部分的に予測された次のサンプルに基づいて前記デジタル変換信号の次のサンプルを生成すること(420、430)をさらに備える、請求項15に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE1450033-4 | 2014-01-15 | ||
SE1450033 | 2014-01-15 | ||
PCT/SE2014/051445 WO2015108463A1 (en) | 2014-01-15 | 2014-12-03 | Cognitive signal converter |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017505045A true JP2017505045A (ja) | 2017-02-09 |
Family
ID=53543241
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016544132A Withdrawn JP2017505045A (ja) | 2014-01-15 | 2014-12-03 | コグニティブ信号コンバータ |
Country Status (6)
Country | Link |
---|---|
US (1) | US9602123B2 (ja) |
EP (1) | EP3095194A4 (ja) |
JP (1) | JP2017505045A (ja) |
KR (1) | KR101740422B1 (ja) |
CN (1) | CN105874717B (ja) |
WO (1) | WO2015108463A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11636903B2 (en) | 2021-03-22 | 2023-04-25 | Kioxia Corporation | Semiconductor circuit, receiving device, and memory system |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8485442B2 (en) | 2009-07-02 | 2013-07-16 | Biometric Payment Solutions | Electronic transaction verification system with biometric authentication |
JP6486186B2 (ja) * | 2015-05-01 | 2019-03-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
EP3844879A1 (en) * | 2018-08-31 | 2021-07-07 | Telefonaktiebolaget Lm Ericsson (Publ) | Control of a time-interleaved analog-to-digital converter |
US11354237B2 (en) * | 2019-03-18 | 2022-06-07 | SiliconIntervention Inc. | Multiport memory with analog port |
CN111599256A (zh) * | 2020-05-29 | 2020-08-28 | 徐州工业职业技术学院 | 一种数字化电力电子及电气控制的实验方法及装置 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0451879B1 (en) | 1983-09-06 | 1995-07-05 | Mitsubishi Denki Kabushiki Kaisha | Vector quantizer |
US4792787A (en) * | 1987-02-04 | 1988-12-20 | The United States Of America As Represented By The Secretary Of The Navy | Wide dynamic range analog-to-digital converter using linear prediction |
US5091965A (en) * | 1990-07-16 | 1992-02-25 | Sony Corporation | Video image processing apparatus |
SE500357C2 (sv) | 1992-01-31 | 1994-06-06 | Silicon Construction Sweden Ab | Arrangemang för analog/digital-omvandling |
US5266952A (en) * | 1992-03-30 | 1993-11-30 | Hughes Aircraft Company | Feed forward predictive analog-to-digital converter |
DE69430744T2 (de) | 1994-07-28 | 2003-01-30 | Ibm | Verbesserte Neuronalhalbleiterchipsarchitekturen und Neuronalnetzwerke darin |
US5543795A (en) * | 1995-06-02 | 1996-08-06 | Intermedics, Inc. | Hybrid analog-to-digital convertor for low power applications, such as use in an implantable medical device |
US6100834A (en) | 1998-05-15 | 2000-08-08 | Pairgain Technologies, Inc. | Recursive multi-bit ADC with predictor |
US7298412B2 (en) * | 2001-09-18 | 2007-11-20 | Ricoh Company, Limited | Image pickup device, automatic focusing method, automatic exposure method, electronic flash control method and computer program |
JP4337505B2 (ja) * | 2003-10-31 | 2009-09-30 | ソニー株式会社 | 撮像装置および撮像方法、画像処理装置および画像処理方法、画像表示システム、記録媒体、並びにプログラム |
JP4019286B2 (ja) * | 2005-02-10 | 2007-12-12 | セイコーエプソン株式会社 | アナログフロントエンド回路及び電子機器 |
ATE417409T1 (de) | 2006-02-17 | 2008-12-15 | Sicon Semiconductor Ab | Zeitverschachtelter analog-digital-wandler |
US8064560B2 (en) * | 2008-02-05 | 2011-11-22 | Honeywell International Inc. | Systems and methods for detecting a signal across multiple Nyquist bands |
SE533293C2 (sv) | 2008-10-10 | 2010-08-17 | Zoran Corp | Analog/digital-omvandlare |
US8009072B2 (en) | 2009-12-19 | 2011-08-30 | General Electric Company | Predictive analog-to-digital converter and methods thereof |
JP2011211371A (ja) | 2010-03-29 | 2011-10-20 | Panasonic Corp | 逐次比較型ad変換器用クロック生成回路 |
JP5589527B2 (ja) * | 2010-04-23 | 2014-09-17 | 株式会社リコー | 撮像装置および追尾被写体検出方法 |
JP5576706B2 (ja) * | 2010-05-10 | 2014-08-20 | キヤノン株式会社 | 画像処理装置およびその制御方法、撮像装置 |
US8212697B2 (en) | 2010-06-15 | 2012-07-03 | Csr Technology Inc. | Methods of and arrangements for offset compensation of an analog-to-digital converter |
TWI545903B (zh) | 2011-03-17 | 2016-08-11 | 安娜卡敦設計公司 | 類比轉數位轉換器(adc)之校正 |
US9294113B2 (en) * | 2011-07-05 | 2016-03-22 | Massachusetts Institute Of Technology | Energy-efficient time-stampless adaptive nonuniform sampling |
-
2014
- 2014-12-03 WO PCT/SE2014/051445 patent/WO2015108463A1/en active Application Filing
- 2014-12-03 KR KR1020167014920A patent/KR101740422B1/ko active IP Right Grant
- 2014-12-03 US US15/107,568 patent/US9602123B2/en active Active
- 2014-12-03 JP JP2016544132A patent/JP2017505045A/ja not_active Withdrawn
- 2014-12-03 CN CN201480072109.4A patent/CN105874717B/zh active Active
- 2014-12-03 EP EP14879162.7A patent/EP3095194A4/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11636903B2 (en) | 2021-03-22 | 2023-04-25 | Kioxia Corporation | Semiconductor circuit, receiving device, and memory system |
Also Published As
Publication number | Publication date |
---|---|
US9602123B2 (en) | 2017-03-21 |
US20160322984A1 (en) | 2016-11-03 |
CN105874717A (zh) | 2016-08-17 |
KR20160107156A (ko) | 2016-09-13 |
WO2015108463A1 (en) | 2015-07-23 |
CN105874717B (zh) | 2018-02-23 |
KR101740422B1 (ko) | 2017-05-26 |
EP3095194A4 (en) | 2017-09-20 |
EP3095194A1 (en) | 2016-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017505045A (ja) | コグニティブ信号コンバータ | |
US9287889B2 (en) | System and method for dynamic path-mismatch equalization in time-interleaved ADC | |
US20170346500A1 (en) | Method and system for asynchronous successive approximation analog-to-digital convertor (adc) architecture | |
US7696915B2 (en) | Analog-to-digital converter having reduced number of activated comparators | |
US12013679B2 (en) | Abnormality detection system, abnormality detection apparatus, and abnormality detection method | |
US11349689B2 (en) | Receiver for high speed communication channel | |
US11876652B2 (en) | Direct digital sequence detection and equalization | |
TW202133563A (zh) | 類比數位轉換器裝置以及時脈偏斜校正方法 | |
TWI712267B (zh) | 類比數位轉換器裝置以及時脈偏斜校正方法 | |
US9608640B1 (en) | Receiving circuit and method for controlling frequency | |
US10103743B1 (en) | Analog-to-digital converter and control method thereof | |
US7894561B1 (en) | Method and system for providing dynamic DC offset correction | |
WO2020190340A1 (en) | Successive approximation analog to digital converter | |
EP3493406B1 (en) | Method and apparatus for preventing inherent error propagation of successive approximation register analog-to-digital converter through digital correction | |
CN106712776B (zh) | 连续渐近式类比数位转换器及其控制方法 | |
US9961288B2 (en) | Image sensor and imaging device comprising oversampling AD converter and recursive AD converter | |
US10277239B2 (en) | Averaging modules | |
Wang et al. | A programmable analog-to-information converter for agile biosensing | |
JP2014212616A (ja) | Pwm制御装置 | |
US20160359613A1 (en) | Method and apparatus for compensating for sampling clock-offset | |
JP2014135643A (ja) | 位相制御回路、位相制御方法及び位相制御回路の制御プログラム | |
JP2004221777A (ja) | Acc回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20170525 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171020 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20180720 |