JP2017228599A - Semiconductor device and semiconductor device manufacturing method - Google Patents
Semiconductor device and semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP2017228599A JP2017228599A JP2016122225A JP2016122225A JP2017228599A JP 2017228599 A JP2017228599 A JP 2017228599A JP 2016122225 A JP2016122225 A JP 2016122225A JP 2016122225 A JP2016122225 A JP 2016122225A JP 2017228599 A JP2017228599 A JP 2017228599A
- Authority
- JP
- Japan
- Prior art keywords
- air passage
- shielding film
- semiconductor device
- insulating layer
- gas shielding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 181
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000000758 substrate Substances 0.000 claims abstract description 78
- 238000009423 ventilation Methods 0.000 claims abstract description 47
- 230000035699 permeability Effects 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 14
- 238000010030 laminating Methods 0.000 claims description 6
- 238000009413 insulation Methods 0.000 abstract 5
- 239000010410 layer Substances 0.000 description 120
- 239000007789 gas Substances 0.000 description 108
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 9
- 238000003384 imaging method Methods 0.000 description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- 239000011800 void material Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 206010040844 Skin exfoliation Diseases 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 229910021426 porous silicon Inorganic materials 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- -1 dimethylsiloxane Chemical class 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000003361 porogen Substances 0.000 description 1
- FZHAPNGMFPVSLP-UHFFFAOYSA-N silanamine Chemical compound [SiH3]N FZHAPNGMFPVSLP-UHFFFAOYSA-N 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
本技術は、半導体装置、及び半導体装置の製造方法に関する。 The present technology relates to a semiconductor device and a method for manufacturing the semiconductor device.
ＣＣＤイメージセンサやＣＭＯＳイメージセンサ等の固体撮像装置においては、画質を劣化させる要因となる半導体基板表面の暗電流低減や画素トランジスタのフリッカーノイズ、ランダムテレグラフノイズ特性の改善が重要である。 In a solid-state imaging device such as a CCD image sensor or a CMOS image sensor, it is important to reduce dark current on the surface of a semiconductor substrate, which is a factor that degrades image quality, and to improve flicker noise and random telegraph noise characteristics of a pixel transistor.
固体撮像素子の製造過程におけるプラズマ処理（ＣＶＤやドライエッチング）でのチャージアップやＵＶ照射などのプラズマダメージなどにより、半導体基板の界面準位が増大することが暗電流の要因の一つになっている。 One of the causes of dark current is an increase in the interface state of the semiconductor substrate due to plasma damage such as charge-up in plasma processing (CVD or dry etching) or UV irradiation in the manufacturing process of a solid-state imaging device. Yes.
この暗電流を低減させてイメージセンサの画素特性を改善するために、水素やフッ素といった終端用原子でデバイス界面のダングリングボンドを終端する手法が用いられている（例えば、特許文献１参照）。 In order to reduce the dark current and improve the pixel characteristics of the image sensor, a technique of terminating dangling bonds at the device interface with termination atoms such as hydrogen and fluorine is used (for example, see Patent Document 1).
例えば、パッシベーション膜（ＳｉＮ膜）から水素を脱離させて半導体基板の受光素子であるフォトダイオードの表面のダングリングボンドと結合させて表面の暗電流を低減させる技術がある（例えば、特許文献２参照）。 For example, there is a technique in which hydrogen is desorbed from a passivation film (SiN film) and combined with dangling bonds on the surface of a photodiode that is a light receiving element of a semiconductor substrate to reduce the dark current on the surface (for example, Patent Document 2). reference).
固体撮像装置の光学的黒画素は、タングステンやアルミニウム等の金属製の遮光膜で覆われている。遮光膜はガス透過性が低いため、遮光膜下の半導体基板へのダングリングボンド終端用ガスの供給が妨げられ、遮光膜下に形成された光学的黒画素におけるダングリングボンドの終端が十分にできない可能性がある。 The optical black pixel of the solid-state imaging device is covered with a light shielding film made of metal such as tungsten or aluminum. Since the light-shielding film has low gas permeability, the supply of dangling bond termination gas to the semiconductor substrate under the light-shielding film is hindered, and the dangling bond termination at the optical black pixel formed under the light-shielding film is sufficient. It may not be possible.
また逆に、ダングリングボンド終端用ガスの余剰ガスの放出時には、遮光膜下の余剰ガスが遮光膜の切れ目で一気に放出してしまい、遮光膜の切れ目付近の層境界に膜剥がれ等のダメージを負わせる可能性がある。 Conversely, when the surplus gas of the dangling bond termination gas is released, the surplus gas under the light shielding film is released at a break in the light shielding film, causing damage such as film peeling at the layer boundary near the light shielding film break. There is a possibility of defeating.
膜剥がれが生じた箇所の半導体基板では、新たなダングリングボンドの形成、終端済みダングリングボンドからの水素脱離、等が発生し、半導体中を流れる電子がダングリングボンドに捕獲されたり、半導体中を流れる電子の移動度が低下したりして、半導体装置の素子特性を悪化させる可能性がある。 In the semiconductor substrate where the film is peeled off, new dangling bonds are formed, hydrogen is desorbed from the terminated dangling bonds, etc., and electrons flowing in the semiconductor are captured by the dangling bonds. There is a possibility that the mobility of electrons flowing therethrough is lowered, and the element characteristics of the semiconductor device are deteriorated.
このようにガス透過性の低い遮蔽膜を設けることは、固体撮像装置に限らず半導体装置全般において、上述したダングリングボンド終端用ガスが供給されない問題や、余剰ガスの放出時に発生する膜剥がれ、等のダングリングボンドの終端に関連する悪影響が生じる可能性がある。 Providing a shielding film with low gas permeability in this way is not limited to solid-state imaging devices, and in general semiconductor devices, the above-described dangling bond termination gas is not supplied, and film peeling that occurs when excess gas is released, Adverse effects associated with dangling bond terminations, etc. may occur.
本技術は、前記課題に鑑みてなされたもので、ガス透過性の低い遮蔽膜を設けた半導体装置において、遮蔽膜の存在により半導体基板のダングリングボンド終端に生じる悪影響を低減することを目的とする。 The present technology has been made in view of the above-described problem, and aims to reduce an adverse effect that occurs in a dangling bond termination of a semiconductor substrate due to the presence of a shielding film in a semiconductor device provided with a shielding film with low gas permeability. To do.
本技術の態様の１つは、半導体基板と、前記半導体基板の一方の面の側に積層された絶縁層と、前記絶縁層の前記半導体基板と反対側の面の一部領域を覆うように設けられたガス遮蔽膜と、前記ガス遮蔽膜に覆われた絶縁層の中に形成された通気路と、を備え、前記通気路は、前記ガス遮蔽膜と前記絶縁層の境界に沿う方向に延びる第１通気路と、前記第１通気路と連通し前記境界に沿わない方向に延びる第２通気路と、を有し、前記第２通気路は、前記ガス遮蔽膜が覆わない前記絶縁層の表面の開口に連通している、半導体装置である。 One aspect of the present technology is to cover a semiconductor substrate, an insulating layer stacked on one side of the semiconductor substrate, and a partial region of the surface of the insulating layer opposite to the semiconductor substrate. A gas shielding film provided and an air passage formed in the insulating layer covered with the gas shielding film, the air passage in a direction along a boundary between the gas shielding film and the insulating layer. A first air passage extending; and a second air passage communicating with the first air passage and extending in a direction not along the boundary. The second air passage is not covered with the gas shielding film. The semiconductor device communicates with the opening on the surface of the semiconductor device.
本技術の他の態様は、半導体基板の一方の面の側に絶縁層を積層する工程と、前記第２絶縁層の上の一部領域にガス遮蔽膜を積層する工程と、前記ガス遮蔽膜の下の前記絶縁層に、前記ガス遮蔽膜と前記絶縁層の境界に沿う方向に延びる第１通気路を形成する工程と、前記第１通気路と連通し、前記境界に沿わない方向に延び、前記ガス遮蔽膜が覆わない前記絶縁層の表面の開口に連通する第２通気路を形成する工程と、を含んで構成される、半導体装置の製造方法である。 Another aspect of the present technology includes a step of laminating an insulating layer on one surface side of a semiconductor substrate, a step of laminating a gas shielding film on a partial region on the second insulating layer, and the gas shielding film Forming a first air passage extending in a direction along a boundary between the gas shielding film and the insulating layer in the insulating layer below, and communicating with the first air passage and extending in a direction not along the boundary. Forming a second air passage that communicates with an opening on the surface of the insulating layer that is not covered by the gas shielding film.
なお、以上説明した半導体装置は、他の機器に組み込まれた状態で実施されたり他の方法とともに実施されたりする等の各種の態様を含む。また、上述した半導体装置の製造方法は、他の方法の一環として実施されたり各工程に対応する手段を備えた半導体装置の製造装置として実現されたりする等の各種の態様を含む。 Note that the semiconductor device described above includes various modes such as being implemented in a state of being incorporated in another device or being implemented together with another method. Further, the semiconductor device manufacturing method described above includes various aspects such as being implemented as a part of another method or realized as a semiconductor device manufacturing apparatus having means corresponding to each process.
本技術によれば、ガス透過性の低い遮蔽膜を設けた半導体装置において、遮蔽膜の存在により半導体基板のダングリングボンド終端に生じる悪影響を低減することが可能となる。なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また付加的な効果があってもよい。 According to the present technology, in a semiconductor device provided with a shielding film with low gas permeability, it is possible to reduce an adverse effect that occurs at the dangling bond termination of the semiconductor substrate due to the presence of the shielding film. Note that the effects described in the present specification are merely examples and are not limited, and may have additional effects.
以下、下記の順序に従って本技術を説明する。
（１）第１の実施形態：
（２）第２の実施形態：
（３）第３の実施形態：
（４）第４の実施形態：
Hereinafter, the present technology will be described in the following order.
(1) First embodiment:
(2) Second embodiment:
(3) Third embodiment:
(4) Fourth embodiment:
（１）第１の実施形態：
図１，図２は、本実施形態に係る半導体装置１００の断面構成の概略を示す図、図３は、本実施形態に係る半導体装置１００の平面構成の概略を示す図である。以下では、図１〜図３の上下に即して上方／下方と表現することがあり、また、図１〜図３に示す各構成の上側面を裏面、下側面を表面と記載する場合がある。
(1) First embodiment:
1 and 2 are diagrams illustrating an outline of a cross-sectional configuration of the
半導体装置１００は、半導体基板１０、半導体基板１０の一方の面（裏面１０ｂ）の上に積層された絶縁層４０、及び、絶縁層４０の半導体基板１０と反対側の面（裏面４０ｂ）の一部領域を覆うように設けられたガス遮蔽膜５０、を備える。図１，図２に示す例では、半導体基板１０と絶縁層４０の間に、負の固定電荷を持つ固定電荷膜３０が設けてある。
The
なお、図１〜図３には固体撮像素子としての半導体装置１００を示してあり、配線層２０、有機平坦化膜６０、カラーフィルタ７０、マイクロレンズ８０、も示してある。配線層２０は半導体基板１０の他方の面（表面１０ａ）の上に積層される。有機平坦化膜６０は絶縁層４０やガス遮蔽膜５０の半導体基板１０と反対側の面を覆うように設けられる。カラーフィルタ７０は有機平坦化膜６０の上に形成され、マイクロレンズ８０はカラーフィルタ７０の上に設けられる。
1 to 3 show a
半導体基板１０は、例えば、シリコン基板等の半導体基体、化合物半導体及びその他の一般的な半導体装置に適用される半導体基体を用いることができる。
As the
配線層２０に面する表面１０ａの側に、ＭＯＳトランジスタのソース／ドレイン領域を構成する不純物拡散層（不図示）や、フォトダイオード（不図示）、等が設けられている。ＭＯＳトランジスタのソース／ドレイン領域の間のチャネルとなる部位を覆う配線層２０には、ゲート絶縁膜を介してＭＯＳトランジスタのゲート電極（不図示）が形成されている。フォトダイオードは、半導体基板１０の裏面１０ｂ側からの入射光に応じた電荷（電子・ホール対）を生成することができる。
Impurity diffusion layers (not shown) constituting the source / drain regions of the MOS transistor, photodiodes (not shown) and the like are provided on the
配線層２０は、配線や電極等を構成する複数層の導体層と、導体層間を絶縁する層間絶縁層とからなる多層配線層の構成を有する。
The
絶縁層４０は、例えば、ＳｉＯ２等の絶縁材料で半導体基板１０の裏面１０ｂの全体を覆うように形成されている。負の固定電荷を持つ固定電荷膜３０を設けることで、絶縁層４０と半導体基板１０の界面におけるフェルミ準位のピニングを強化できる。固定電荷膜３０としては、例えばＨｆＯ２やＡｌ２Ｏ３、ＴａＯ５、ＺｒＯ２、ＳｉＮがある。固定電荷膜３０と絶縁層４０の間には、更に反射防止膜を設けてもよい。なお、固定電荷膜３０は設けなくてもよい。
The insulating
ガス遮蔽膜５０は、絶縁層４０の上の一部領域に設けられる。ガス遮蔽膜５０は、固体撮像素子としての半導体装置１００において、メタル遮光膜を兼ねており、例えば、タングステン膜、アルミニウム膜が用いられる。メタル遮光膜を兼ねるガス遮蔽膜５０は、縁部５１と縁部５２の間の幅ｗ１が数十μｍ程度である。
The
絶縁層４０には、ガス遮蔽膜５０の下に通気路４１が形成されている。本実施形態において、通気路４１は、後述する有機膜６１による閉塞部分を除いて空洞になっている。通気路４１は、ガス遮蔽膜５０と絶縁層４０の境界に沿う方向に延びる第１通気路４１ａと、第１通気路４１ａに連通し、ガス遮蔽膜５０と絶縁層４０の境界に沿わない方向（略直交する方向）に延びる第２通気路４１ｂと、を有する。第２通気路４１ｂは、ガス遮蔽膜５０によって覆われていない絶縁層４０の裏面の開口４２に連通している。
A
通気路４１は、開口４２から入り込んだ有機膜６１によって開口４２から奥方に続く一部領域が閉塞されている。有機膜６１は、第２通気路４１ｂの一部範囲に入り込む形状でもよいし、第２通気路４１ｂ及び第１通気路４１ａの一部範囲に入り込む形状であってもよい。有機膜６１は、絶縁層４０の裏面に積層された有機平坦化膜６０の形成時に、その有機平坦化膜６０の一部が開口４２から入り込んで形成された部位であり、有機平坦化膜６０の下面に一体化されている。このことから、有機平坦化膜６０の形成順序は、通気路４１が絶縁層４０に形成された後であることが分かる。
In the
第１通気路４１ａは、絶縁層４０の表面及び裏面から離間した中間的な位置に、ガス遮蔽膜５０の一方の縁部５１から、ガス遮蔽膜５０の形成範囲を略横断して、他方の縁部５２へ至る方向が長さ方向となるように形成されている。第１通気路４１ａは、縁部５１の側では、ガス遮蔽膜５０の縁部５１を超えてガス遮蔽膜５０の外側まで延設されている。第１通気路４１ａの幅ｗ２及び高さｈ２は、絶縁層４０の構成材料の格子数個〜十数個分ほどであり、例えば、数１０ｎｍ〜数１００ｎｍの範囲である。
The
固体撮像素子としての半導体装置１００において、半導体基板１０は、ガス遮蔽膜５０に覆われた遮光領域Ｒ２と、縁部５２の外側においてガス遮蔽膜５０に覆われていない画素領域Ｒ１と、を有する。画素領域Ｒ１の半導体基板１０には、複数の画素ＰＸが形成されており、各画素ＰＸには上述したフォトダイオード及び画素トランジスタとてしてのＭＯＳトランジスタが形成されている。画素領域Ｒ１の画素ＰＸは、全ての画素ＰＸをその出力を絵作りに使用する有効画素とする場合と、ガス遮蔽膜５０の縁部５２近傍の数画素をその出力を絵作りに使用しない不使用画素とする場合とがある。
In the
縁部５２の外側に不使用画素領域Ｒ１２を設ける場合、ガス遮蔽膜５０の縁部５２側において、第１通気路４１ａは、ガス遮蔽膜５０の範囲内の長さで形成されてもよいし、第１通気路４１ａは縁部５２を超えてガス遮蔽膜５０と不使用画素領域Ｒ１２の範囲内の長さで形成されてもよい。一方、縁部５２の外側に不使用画素領域Ｒ１２が設けない場合、第１通気路４１ａは、ガス遮蔽膜５０の範囲内の長さで形成される。すなわち、第１通気路４１ａは、有効画素領域Ｒ１１の範囲外で形成される。
When the unused pixel region R <b> 12 is provided outside the
第２通気路４１ｂは、ガス遮蔽膜５０の縁部５１の外側において、縁部５１近傍の絶縁層４０の裏面に形成される開口４２から下方に連続する縦穴形状であり、絶縁層４０の表面に達しない深さで形成される。ガス遮蔽膜５０の縁部５１側において、第１通気路４１ａは縁部５１を超えてガス遮蔽膜５０の外側に延びる長さで形成されており、第２通気路４１ｂは、その深さ方向の途中で第１通気路４１ａに連通している。開口４２の開口面積及びこれと略同径で形成される第２通気路４１ｂの深さ方向に直交する断面積は、第１通気路４１ａの長さ方向に直交する断面積と同等以上である。
The
通気路４１は、ガス遮蔽膜５０に覆われた絶縁層４０の略全域に略均等に分布するように複数形成される。平面視、通気路４１の面積がガス遮蔽膜５０の被覆面積内に占める割合は１６％以上とする。この数値は実験的に算出したものであり、ガス遮蔽膜５０に覆われた絶縁層４０の縁部に沿って発生したガス放出に起因する負の固定電荷を持つ固定電荷膜３０の膜剥がれが集中発生した部位において、膜剥がれが、縁部の３７８．９μｍの範囲内に約９μｍ径で７個発生していたことによる。
A plurality of the
次に、複数の通気路４１を設ける場合の、平面視におけるレイアウトのバリエーションについて説明する。図３に示す例では、通気路４１は、矩形枠状に形成されたガス遮蔽膜５０の枠辺部５３を、枠内側の縁部５２から枠外側の縁部５１へ、枠辺と略直交する方向に延びる第１通気路４１ａが複数形成されている。
Next, variations in layout in plan view when a plurality of
図４〜図８は、複数の通気路４１の他のレイアウトバリエーションを説明する図である。
4-8 is a figure explaining the other layout variation of the some
図４〜図７に示す例では、矩形枠状に形成されたガス遮蔽膜５０の枠角部５４にも通気路４１を設けてある。枠角部５４に設けた通気路４１は、枠角部５４の略全域を網羅するように形成されている。
In the example shown in FIGS. 4 to 7, the
図４では、枠角部５４の外角から内角に向かう対角線方向に延びる形状に形成されている。図５では、枠角部５４の一方の外辺５４ａの外に開口４２を設け、開口４２から他方の外辺５４ｂに沿う方向に延びる形状に形成されている。図６では、枠角部５４の外辺５４ａ，５４ｂの双方から各辺に略直交する方向に延びる通気路４１が形成されており、枠角部５４の外角から内角に向かう対角線の辺りで、枠角部５４の外辺５４ａ，５４ｂの双方から延設された第１通気路４１ａが交差連通している。更に、図７では、図４に示す例の通気路４１と図６に示す例の通気路４１との双方を同時に設けてある。
In FIG. 4, the
図８に示す例では、第１通気路４１ａは、矩形枠状のガス遮蔽膜５０の枠辺方向に沿って延びる形状に形成されている。
In the example shown in FIG. 8, the
以下、半導体装置１００の製造方法の一例を説明する。図９〜図１６は、半導体装置１００の製造方法を説明する図である。
Hereinafter, an example of a method for manufacturing the
まず、半導体基板１０を用意し、半導体基板１０の表面１０ａ側から複数の画素を形成する。画素は、フォトダイオード及び複数の画素トランジスタ（図には、１個のＭＯＳトランジスタを例示してある）を有する。
First, the
画素トランジスタは、例えば４トランジスタ構成の場合、読出しトランジスタ、リセットトランジスタ、アンプトランジスタ、選択トランジスタの４つのトランジスタで構成される。読出しトランジスタは、フォトダイオードで生成される電荷をフローティングディフュージョンへ転送する。リセットトランジスタは、フローティングディフュージョンを定電圧源に接続して電圧をリセットする。アンプトランジスタは、フローティングディフュージョンの電圧を増幅出力する。選択トランジスタは、アンプトランジスタと垂直信号線との接続を切り替える。 For example, in the case of a four-transistor configuration, the pixel transistor includes four transistors: a read transistor, a reset transistor, an amplifier transistor, and a selection transistor. The read transistor transfers the charge generated by the photodiode to the floating diffusion. The reset transistor resets the voltage by connecting the floating diffusion to a constant voltage source. The amplifier transistor amplifies and outputs the voltage of the floating diffusion. The selection transistor switches the connection between the amplifier transistor and the vertical signal line.
読出しトランジスタは、半導体基板１０に形成されたフォトダイオードを兼ねる不純物拡散層を一方のソース／ドレイン領域とし、半導体基板１０に形成されたフローティングディフュージョンを兼ねる不純物拡散層を他方のソース／ドレイン領域とし、これらソース／ドレイン領域の間の位置において、半導体基板１０の表面１０ａの上にゲート絶縁膜を介してゲート電極が積層形成されている。同様に、リセットトランジスタ、アンプトランジスタ、選択トランジスタも、他の不純物拡散層で構成される他のソース・ドレイン領域とその間の半導体基板１０の表面１０ａの上にゲート絶縁膜を介して積層形成されたゲート電極によりそれぞれ構成される。
In the read transistor, an impurity diffusion layer also serving as a photodiode formed in the
次に、半導体基板１０の表面１０ａの上に、多層配線層である配線層２０を形成する（図９）。
Next, the
次に、配線層２０の表面に、例えばシリコン基板などによる支持基板ＳＢを貼り合わせて、半導体基板１０を表裏反転させ、半導体基板１０の裏面１０ｂを化学機械研磨（ＣＭＰ）、ドライエッチング、ウェットエッチングの少なくとも１つを用いて、縦型トランジスタの底面まで精度良く研削する。（図１０）。
Next, a support substrate SB made of, for example, a silicon substrate is bonded to the surface of the
次に、半導体基板１０の裏面１０ｂに、ＣＶＤ法又はスパッタ法を用いて、負の固定電荷を持つ固定電荷膜３０を成膜し、固定電荷膜３０の上に絶縁層４０Ａを成膜する（図１１）。なお、固定電荷膜３０の上に更に反射防止膜を成膜してから絶縁層４０Ａを成膜してもよい。
Next, a fixed
次に、絶縁層４０Ａの上の全面に有機膜を成膜し、上述した通気路４１（特に第１通気路４１ａ）を形成したい領域の有機膜４１Ａを残して、他の部位に成膜した有機膜を除去する（図１２）。有機膜４１Ａは、有機溶剤に対して可溶性を有するレジスト、特開２０１１−２３３９２６号公報に記載のポロゲン材、等とする。
Next, an organic film is formed on the entire surface of the insulating
次に、有機膜４１Ａの上から絶縁層４０Ａの全面を覆うように、絶縁層４０Ｂを成膜する（図１３）。絶縁層４０Ａと絶縁層４０Ｂは、絶縁層４０を構成する。絶縁層４０Ａと絶縁層４０Ｂは、同じ組成で形成されてもよいし、異なる組成で形成されてもよい。
Next, an insulating
次に、絶縁層４０Ａ，４０Ｂに比べてガスの透過率が低い材料を、絶縁層４０Ｂの上の全面に成膜し、上述したガス遮蔽膜５０の形成範囲を残して、他の部位に形成した膜を除去する（図１４）。絶縁層４０Ａ，４０Ｂに比べてガスの透過率が低い材料としては、タングステンやアルミニウム等の金属膜が例示され、これら金属材料はＣＶＤ法又はスパッタ法等で積層することができる。
Next, a material having a gas permeability lower than that of the insulating
次に、ガス遮蔽膜５０の縁部５１外側の絶縁層４０の裏面４０ｂの一部を、絶縁層４０の表面４０ａに達しない深さまでエッチング等で掘削して、第２通気路４１ｂを形成する（図１５）。第２通気路４１ｂは、絶縁層４０の裏面４０ｂに開口４２を有する。第２通気路４１ｂは、その途中で第１通気路４１ａに連通する。
Next, a part of the
次に、開口４２からシンナー等の有機溶剤を供給し、第１通気路４１ａ内に残る有機膜４１Ａを除去して、第１通気路４１ａを空隙とする（図１６）。これにより、第１通気路４１ａと第２通気路４１ｂが全体として通気路４１となる。
Next, an organic solvent such as thinner is supplied from the
このようにして形成した通気路４１に、ダングリングボンドの終端用ガス（水素を含むガス等）を供給することで、ガス遮蔽膜５０に覆われた半導体基板１０の裏面１０ｂへ向けてダングリングボンドの終端用ガスを送り込むことができる。また、通気路４１を形成した後に行う加熱工程の際に、ガス遮蔽膜５０の下層で発生するガス（水素ガス等）を通気路４１を通して排出することができる。ガス遮蔽膜５０の下層で発生するガスの起源は、例えば、成膜中に使用する有機物、ダングリングボンドの終端用に送りこまれたガス、吸湿されたＨ２Ｏ等である。
Dangling toward the
次に、ガス遮蔽膜５０及び絶縁層４０の上に有機膜を積層して有機平坦化膜６０を形成する。このとき、有機平坦化膜６０の一部は、開口４２から通気路４１の中に入りこむことになる。従って、通気路４１の開口４２から奥方に続く一部に、有機平坦化膜６０の下面から開口４２に向けて突出する有機膜６１が入り込んで閉塞することになる。その後、有機平坦化膜６０の上に、カラーフィルタ７０やマイクロレンズ８０等を形成することで固体撮像素子としての半導体装置１００が製造される。
Next, an organic film is laminated on the
なお、本実施形態では、固体撮像素子としての半導体装置１００として、図１，図２には裏面照射型の固体撮像素子の構成を示して説明したが、固体撮像素子としての半導体装置１００は表面照射型の固体撮像素子の構成であってもよい。表面照射型の固体撮像素子の場合、半導体基板１０の表面１０ａの上に配線層２０が積層され、配線層２０の上にカラーフィルタ７０とマイクレンズ８０が積層形成される。この場合、ガス遮蔽膜としてのメタル遮光膜は、配線層２０とカラーフィルタ７０の間に形成され、配線層２０の上層部分が絶縁層４０を構成することになる。
In the present embodiment, the
（２）第２の実施形態：
図１７は、実施形態に係る半導体装置２００の断面構成の概略を示す図である。
(2) Second embodiment:
FIG. 17 is a diagram schematically illustrating a cross-sectional configuration of the
なお、半導体装置２００は、通気路の内部が空洞でない点を除くと、上述した半導体装置１００と同様であるため、通気路に関係する構成以外については、半導体装置１００と同じ符号を付して説明を省略する。また、製造方法の説明についても、半導体装置１００の製造方法と異なる工程のみを説明する。
Since the
本実施形態において、通気路２４１は、第１通気路２４１ａに、絶縁層４０に比べてガス透過性が高い材料（高透過性材料）が充填されている。絶縁層４０に比べてガス透過性が高い材料としては、ポーラスシリコン等のポーラス膜、ガス透過性を有するパラジウム等の金属材料、ジメチルシロキサン等の高分子材料、レジスト等の有機膜、が例示される。ポーラスシリコンは、例えば、特開２００７−１３４４２０号公報に記載の材料を利用可能である。第２通気路２４１ｂは、上述した第１の実施形態の場合と同様に、有機平坦化膜６０の下面から開口４２に向けて突出する有機膜６１が入り込んで閉塞することになる。
In the present embodiment, in the
図１８は、半導体装置２００の製造方法を説明する図である。
FIG. 18 illustrates a method for manufacturing the
半導体装置２００は、上述した第１の実施形態と同様の方法で絶縁層４０Ａを形成した後、絶縁層４０Ａの上の全面に高透過性材料膜を成膜し、上述した通気路４１（特に第１通気路４１ａ）を形成したい領域の高透過性材料膜２４１Ａのみを残して、他の部位に成膜した高透過性材料膜を除去する（図１８）。
In the
その後、高透過性材料膜２４１Ａの上から絶縁層４０Ａの全面を覆うように絶縁層４０Ｂを成膜し、絶縁層４０Ｂの上にガス遮蔽膜５０を形成し、第２通気路４１ｂを形成する点は、上述した第１の実施形態と同様である。なお、第１通気路４１ａ内の高透過性材料膜２４１Ａの除去は、本実施形態では不要である。また、有機平坦化膜６０、カラーフィルタ７０、マイクロレンズ８０の形成についても、上述した第１の実施形態と同様である。
Thereafter, an insulating
このようにして製造される半導体装置２００も、半導体装置１００と同様に、通気路２４１を介して、半導体基板１０の裏面１０ｂにダングリングボンドの終端用ガスを供給したり、通気路２４１形成後に行う加熱工程の際にガス遮蔽膜５０の下層で発生するガス（水素ガス等）を、通気路２４１を通して排出したりすることができる。
Similarly to the
（３）第３の実施形態：
図１９，図２０は、実施形態に係る半導体装置３００の断面構成の概略を示す図である。
(3) Third embodiment:
19 and 20 are diagrams schematically illustrating a cross-sectional configuration of the
なお、半導体装置３００は、通気路の断面形状及び製造方法を除くと、上述した半導体装置１００と同様であるため、通気路に関係する構成以外については、半導体装置１００と同じ符号を付して説明を省略する。また、製造方法の説明についても、半導体装置１００の製造方法と異なる工程のみを説明する。
Since the
本実施形態において、通気路３４１は、第１通気路３４１ａの断面形状が略矩形以外の形状となっている。具体的には、第１通気路３４１ａは、条溝の埋め込み時に条溝の長さ方向に沿って延びるボイド（空隙）により構成される。
In the present embodiment, the
図２１〜図２２は、半導体装置３００の製造方法を説明する図である。
21 to 22 are views for explaining a method for manufacturing the
半導体装置３００は、上述した第１の実施形態と同様の方法で絶縁層３４０Ａを形成した後、絶縁層３４０Ａに上述した条溝３４１Ａを形成し、その上から低カバレッジな絶縁層４０Ｂを成膜して、条溝３４１Ａ内にボイドＶを形成する。
In the
具体的には、絶縁層３４０を、下層の絶縁層３４０Ａと上層の絶縁層３４０Ｂの積層構造で実現し、まず、絶縁層３４０Ａの裏面に、第１通気路３４１ａの長さ方向に沿って延びる条溝３４１Ａをドライエッチング、ナノインプリント転写、等により形成する（図２１）。
Specifically, the insulating
このように、条溝３４１Ａを形成された絶縁層３４０Ａの上から低カバレッジな絶縁層３４０Ｂを積層する（図２２）。すると、低カバレッジな絶縁層３４０Ｂは条溝３４１Ａの上開口付近に多く付着し、条溝３４１Ａの内部への絶縁層３４０Ｂの堆積前に条溝３４１Ａの上開口を閉塞し、条溝３４１Ａの中に条溝３４１Ａの長さ方向に沿って延びるボイドＶが形成される。
In this manner, the low-
低カバレッジな絶縁層３４０Ｂを成膜する材料ガスには、シラン系、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ ｏｒｔｈｏｓｉｌｉｃａｔｅ）系、アミノシラン系があり、それぞれ成膜条件を制御することで、低カバレッジな成膜が可能である。また、これら材料ガスの中では、シラン系を用いた場合に最もカバレッジを低く制御可能である。
There are silane-based, TEOS (tetraethyl orthosilicate) -based, and aminosilane-based material gases for forming the low-
絶縁層４０に形成する条溝３４１Ａの断面形状は、略矩形でもよいし、ガス遮蔽膜５０から離間するほど徐々に幅広になる断面略台形状や、ガス遮蔽膜５０から離間するほど徐々に幅狭になる断面略逆台形状でもよい。条溝３４１Ａを断面略台形状とすることで、ボイドＶの形成が容易となる。条溝３４１Ａのサイズと絶縁層３４０Ｂの成膜条件次第では、第１通気路３４１ａの断面形状が条溝３４１Ａの形状に影響を受けた略矩形状、略台形状、略逆台形状等になる。
The cross-sectional shape of the
その後、絶縁層３４０Ｂの上にガス遮蔽膜５０を形成し、第２通気路４１ｂを形成する点は、上述した第１の実施形態と同様である。なお、第１通気路３４１ａ内には有機膜を形成しないので、有機膜の除去は本実施形態では不要である。また、有機平坦化膜６０、カラーフィルタ７０、マイクロレンズ８０の形成についても、上述した第１の実施形態と同様である。
Then, the point which forms the
このようにして製造される半導体装置３００も、半導体装置１００と同様に、通気路３４１を介して、半導体基板１０の裏面１０ｂにダングリングボンドの終端用ガスを供給したり、通気路３４１形成後に行う加熱工程の際にガス遮蔽膜５０の下層で発生するガス（水素ガス等）を、通気路３４１を通して排出したりすることができる。
Similarly to the
（４）第４の実施形態：
図２３は、実施形態に係る半導体装置４００の平面構成の概略を示す図である。
(4) Fourth embodiment:
FIG. 23 is a diagram illustrating an outline of a planar configuration of the
なお、半導体装置４００は、矩形枠状に形成されたガス遮蔽膜５０の矩形枠内の有効画素領域Ｒ１１において、画素の間隙に沿って形成された遮光膜の下に沿って通気路を設ける点を除くと、上述した半導体装置１００と同様であるため、これら遮光膜及び通気路に関係する構成以外については、半導体装置１００と同じ符号を付して説明を省略する。また、製造方法の説明についても、半導体装置１００の製造方法と異なる工程のみを説明する。
In the
図２３に示すように、半導体装置４００では、絶縁層４０の上に矩形枠状に形成されるガス遮蔽膜５０の矩形枠内に、線上部としての遮光膜４５５が形成されている。遮光膜４５５は、ガス遮蔽膜５０の矩形枠内の半導体基板１０に形成される画素の間隙に沿う位置に形成されている。画素が二次元マトリクス状に配列されている場合、画素の間隙に沿う位置に形成される遮光膜４５５は、矩形枠内を横切る細線形状であり、矩形枠内には細線形状が碁盤目状に縦横に形成されることになる。遮蔽膜４５５は、画素の間隙以下の幅で形成され、例えば、数十μｍの幅で形成される。
As shown in FIG. 23, in the
絶縁層４０には、ガス遮蔽膜５０及び遮光膜４５５の下に通気路４１が形成されている。ガス遮蔽膜５０の下に形成される複数の通気路４１のうち、平面視、遮光膜４５５の延長線上に第１通気路４１ａが位置する場合は、その第１通気路４１ａと連続して遮光膜４５５の下に第３通気路４４１ｃが形成されている。すなわち、ガス遮蔽膜５０の互いに対向する枠辺の下に形成された第１通気路４１ａが第３通気路４４１ｃによって一体化され、ガス遮蔽膜５０の矩形枠部の一方の外縁（縁部５１）から他方の外縁（縁部５１）まで遮光膜４５５に沿って延びる形状を有する、
A
このように、有効画素領域Ｒ１１まで含めて通気路４１を形成することで、第３通気路４４１ｃを介して、有効画素領域Ｒ１１における半導体基板１０の裏面１０ｂにも、ダングリングボンドの終端用ガスを供給したり、第３通気路４４１ｃ形成後に行う加熱工程の際に遮光膜４５５の下層で発生するガス（水素ガス等）を通気路４４１を通して排出することができる。
In this way, by forming the
なお、本技術は上述した各実施形態に限られず、上述した各実施形態の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、公知技術並びに上述した各実施形態の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、等も含まれる。また，本技術の技術的範囲は上述した実施形態に限定されず，特許請求の範囲に記載された事項とその均等物まで及ぶものである。 Note that the present technology is not limited to the above-described embodiments, and includes configurations in which the configurations disclosed in the above-described embodiments are mutually replaced or combinations are changed, known technologies, and the above-described embodiments. Also included are configurations in which the configurations disclosed in 1 are replaced with each other or combinations are changed. The technical scope of the present technology is not limited to the above-described embodiment, but extends to the matters described in the claims and equivalents thereof.
そして、本技術は、以下のような構成を取ることができる。 And this technique can take the following composition.
（１）
半導体基板と、
前記半導体基板の一方の面の側に積層された絶縁層と、
前記絶縁層の前記半導体基板と反対側の面の一部領域を覆うように設けられたガス遮蔽膜と、
前記ガス遮蔽膜に覆われた絶縁層の中に形成された通気路と、
を備え、
前記通気路は、前記ガス遮蔽膜と前記絶縁層の境界に沿う方向に延びる第１通気路と、前記第１通気路と連通し前記境界に沿わない方向に延びる第２通気路と、を有し、
前記第２通気路は、前記ガス遮蔽膜が覆わない前記絶縁層の表面の開口に連通している、半導体装置。
(1)
A semiconductor substrate;
An insulating layer laminated on one side of the semiconductor substrate;
A gas shielding film provided so as to cover a partial region of the surface of the insulating layer opposite to the semiconductor substrate;
An air passage formed in an insulating layer covered with the gas shielding film;
With
The air passage has a first air passage extending in a direction along the boundary between the gas shielding film and the insulating layer, and a second air passage extending in a direction not communicating with the first air passage. And
The second ventilation path is a semiconductor device that communicates with an opening on the surface of the insulating layer that is not covered by the gas shielding film.
（２）
前記絶縁層の前記半導体基板と反対側の面には有機膜が積層されており、
前記開口から前記通気路の中に前記有機膜の一部が入り込んでいる、
前記（１）に記載の半導体装置。
(2)
An organic film is laminated on the surface of the insulating layer opposite to the semiconductor substrate,
A part of the organic film enters the air passage from the opening.
The semiconductor device according to (1).
（３）
前記通気路は、空洞である、
前記（１）又は前記（２）に記載の半導体装置。
(3)
The air passage is a cavity,
The semiconductor device according to (1) or (2).
（４）
前記通気路は、前記絶縁層に比べてガス透過性が高い材料が充填されている、
前記（１）又は前記（２）に記載の半導体装置。
(4)
The air passage is filled with a material having higher gas permeability than the insulating layer.
The semiconductor device according to (1) or (2).
（５）
前記開口は、前記第１通気路の断面積と同等以上の開口面積を有する、
前記（１）〜前記（４）の何れか１つに記載の半導体装置。
(5)
The opening has an opening area equal to or larger than a cross-sectional area of the first air passage;
The semiconductor device according to any one of (1) to (4).
（６）
前記第１通気路は、前記ガス遮蔽膜から離間するほど徐々に幅広になる断面略台形状である、
前記（１）〜前記（５）の何れか１つに記載の半導体装置。
(6)
The first air passage has a substantially trapezoidal cross section that gradually becomes wider as it is separated from the gas shielding film.
The semiconductor device according to any one of (1) to (5).
（７）
前記第１通気路は、前記ガス遮蔽膜から離間するほど徐々に幅狭になる断面略逆台形状である、
前記（１）〜前記（６）の何れか１つに記載の半導体装置。
(7)
The first air passage has a substantially inverted trapezoidal cross section that gradually becomes narrower as it is separated from the gas shielding film.
The semiconductor device according to any one of (1) to (6).
（８）
前記通気路は、前記ガス遮蔽膜の第１縁部から第２縁部まで前記ガス遮蔽膜を略横断する形状を有する、
前記（１）〜前記（７）の何れか１つに記載の半導体装置。
(8)
The air passage has a shape that substantially crosses the gas shielding film from the first edge to the second edge of the gas shielding film,
The semiconductor device according to any one of (1) to (7).
（９）
前記第１通気路は、前記ガス遮蔽膜の第１縁部を超える位置から、前記ガス遮蔽膜の第２縁部を超える位置まで、前記ガス遮蔽膜を略横断する形状を有する、
前記（１）〜前記（８）の何れか１つに記載の半導体装置。
(9)
The first air passage has a shape that substantially crosses the gas shielding film from a position exceeding the first edge of the gas shielding film to a position exceeding the second edge of the gas shielding film.
The semiconductor device according to any one of (1) to (8).
（１０）
前記ガス遮蔽膜は、前記半導体基板の有効画素が形成された有効画素領域を囲う枠部と、画素境界に沿って画素境界を覆うように前記枠部の内側を横断して形成された線状部とを有し、
前記通気路は、前記矩形枠部の一方の外縁から他方の外縁まで前記線状部に沿って延びる形状を有する、
前記（１）〜前記（９）の何れか１つに記載の半導体装置。
(10)
The gas shielding film is formed in a frame shape that surrounds an effective pixel region in which effective pixels of the semiconductor substrate are formed, and a linear shape that is formed across the inside of the frame portion so as to cover the pixel boundary along the pixel boundary. And
The air passage has a shape extending along the linear portion from one outer edge of the rectangular frame portion to the other outer edge,
The semiconductor device according to any one of (1) to (9).
（１１）
前記ガス遮蔽膜は、前記半導体基板の有効画素が形成された有効画素領域を囲う枠部を有し、
前記第１通気路は、前記枠部を内外に横断する方向に延びる形状である、
前記（１）〜前記（９）の何れか１つに記載の半導体装置。
(11)
The gas shielding film has a frame portion that surrounds an effective pixel region in which effective pixels of the semiconductor substrate are formed,
The first air passage has a shape extending in a direction crossing the frame portion inward and outward,
The semiconductor device according to any one of (1) to (9).
（１２）
前記ガス遮蔽膜は、前記半導体基板の有効画素が形成された有効画素領域を囲う枠部を有し、
前記第１通気路は、前記枠部の枠辺方向に沿って延びる形状である、
前記（１）〜前記（９）の何れか１つに記載の半導体装置。
(12)
The gas shielding film has a frame portion that surrounds an effective pixel region in which effective pixels of the semiconductor substrate are formed,
The first air passage has a shape extending along a frame side direction of the frame portion.
The semiconductor device according to any one of (1) to (9).
（１３）
前記通気路は、複数形成されており、
前記ガス遮蔽膜の被覆面積内に占める前記通気路の面積割合が１６％以上である
前記（１）〜前記（１２）の何れか１つに記載の半導体装置。
(13)
A plurality of the air passages are formed,
The semiconductor device according to any one of (1) to (12), wherein an area ratio of the ventilation path in a covering area of the gas shielding film is 16% or more.
（１４）
前記半導体基板の他方の面の側に積層された配線層と、
前記絶縁層の前記半導体基板と反対側の面の前記一部領域と異なる領域に形成されたカラーフィルタと、
前記カラーフィルタの前記半導体基板と反対側の面に積層形成されたマイクレンズと、
を更に備える、
前記（１）〜前記（１３）の何れか１つに記載の半導体装置。
(14)
A wiring layer laminated on the other surface side of the semiconductor substrate;
A color filter formed in a region different from the partial region on the surface of the insulating layer opposite to the semiconductor substrate;
A microphone lens laminated on the surface of the color filter opposite to the semiconductor substrate;
Further comprising
The semiconductor device according to any one of (1) to (13).
（１５）
前記半導体基板の一方の面の側と前記絶縁層の間に積層形成された配線層と、
前記絶縁層の前記半導体基板と反対側の面の前記一部領域と異なる領域に形成されたカラーフィルタと、
前記カラーフィルタの前記半導体基板と反対側の面に積層形成されたマイクレンズと、
を更に備える、
前記（１）〜前記（１３）の何れか１つに記載の半導体装置。
(15)
A wiring layer formed between the one surface side of the semiconductor substrate and the insulating layer;
A color filter formed in a region different from the partial region on the surface of the insulating layer opposite to the semiconductor substrate;
A microphone lens laminated on the surface of the color filter opposite to the semiconductor substrate;
Further comprising
The semiconductor device according to any one of (1) to (13).
（１６）
半導体基板の一方の面の側に絶縁層を積層する工程と、
前記第２絶縁層の上の一部領域にガス遮蔽膜を積層する工程と、
前記ガス遮蔽膜の下の前記絶縁層に、前記ガス遮蔽膜と前記絶縁層の境界に沿う方向に延びる第１通気路を形成する工程と、
前記第１通気路と連通し、前記境界に沿わない方向に延び、前記ガス遮蔽膜が覆わない前記絶縁層の表面の開口に連通する第２通気路を形成する工程と、
を含んで構成される、半導体装置の製造方法。
(16)
Laminating an insulating layer on one side of the semiconductor substrate;
Laminating a gas shielding film in a partial region on the second insulating layer;
Forming a first air passage extending in a direction along a boundary between the gas shielding film and the insulating layer in the insulating layer under the gas shielding film;
Forming a second air passage that communicates with the first air passage, extends in a direction not along the boundary, and communicates with an opening on a surface of the insulating layer that is not covered by the gas shielding film;
A method for manufacturing a semiconductor device, comprising:
１０…半導体基板、１０ａ…表面、１０ｂ…裏面、２０…配線層、３０…固定電荷膜、４０…絶縁層、４０Ａ…絶縁層、４０Ｂ…絶縁層、４０ａ…表面、４０ｂ…裏面、４１…通気路、４１Ａ…有機膜、４１ａ…第１通気路、４１ｂ…第２通気路、４２…開口、５０…ガス遮蔽膜、５１…縁部、５２…縁部、５３…枠辺部、５４…枠角部、５４ａ…外辺、５４ｂ…外辺、６０…有機平坦化膜、６１…有機膜、７０…カラーフィルタ、８０…マイクロレンズ、１００…半導体装置、２００…半導体装置、２４１…通気路、２４１Ａ…高透過性材料膜、２４１ａ…第１通気路、２４１ｂ…第２通気路、３００…半導体装置、３４１…通気路、３４１ａ…第１通気路、３５５…遮蔽膜、４００…半導体装置、４４１…通気路、４４１Ａ…条溝、４４１ｃ…第３通気路、４５５…遮光膜、Ｖ…ボイド、ＰＸ…画素、Ｒ１…画素領域、Ｒ１１…有効画素領域、Ｒ１２…不使用画素領域、Ｒ２…遮光領域、ＳＢ…支持基板
DESCRIPTION OF
Claims (16)
前記半導体基板の一方の面の側に積層された絶縁層と、
前記絶縁層の前記半導体基板と反対側の面の一部領域を覆うように設けられたガス遮蔽膜と、
前記ガス遮蔽膜に覆われた絶縁層の中に形成された通気路と、
を備え、
前記通気路は、前記ガス遮蔽膜と前記絶縁層の境界に沿う方向に延びる第１通気路と、前記第１通気路と連通し前記境界に沿わない方向に延びる第２通気路と、を有し、
前記第２通気路は、前記ガス遮蔽膜が覆わない前記絶縁層の表面の開口に連通している、半導体装置。 A semiconductor substrate;
An insulating layer laminated on one side of the semiconductor substrate;
A gas shielding film provided so as to cover a partial region of the surface of the insulating layer opposite to the semiconductor substrate;
An air passage formed in an insulating layer covered with the gas shielding film;
With
The air passage has a first air passage extending in a direction along the boundary between the gas shielding film and the insulating layer, and a second air passage extending in a direction not communicating with the first air passage. And
The second ventilation path is a semiconductor device that communicates with an opening on the surface of the insulating layer that is not covered by the gas shielding film.
前記開口から前記通気路の中に前記有機膜の一部が入り込んでいる、
請求項１に記載の半導体装置。 An organic film is laminated on the surface of the insulating layer opposite to the semiconductor substrate,
A part of the organic film enters the air passage from the opening.
The semiconductor device according to claim 1.
請求項１に記載の半導体装置。 The air passage is a cavity,
The semiconductor device according to claim 1.
請求項１に記載の半導体装置。 The air passage is filled with a material having higher gas permeability than the insulating layer.
The semiconductor device according to claim 1.
請求項１に記載の半導体装置。 The opening has an opening area equal to or larger than a cross-sectional area of the first air passage;
The semiconductor device according to claim 1.
請求項１に記載の半導体装置。 The first air passage has a substantially trapezoidal cross section that gradually becomes wider as it is separated from the gas shielding film.
The semiconductor device according to claim 1.
請求項１に記載の半導体装置。 The first air passage has a substantially inverted trapezoidal cross section that gradually becomes narrower as it is separated from the gas shielding film.
The semiconductor device according to claim 1.
請求項１に記載の半導体装置。 The air passage has a shape that substantially crosses the gas shielding film from the first edge to the second edge of the gas shielding film,
The semiconductor device according to claim 1.
請求項１に記載の半導体装置。 The first air passage has a shape that substantially crosses the gas shielding film from a position exceeding the first edge of the gas shielding film to a position exceeding the second edge of the gas shielding film.
The semiconductor device according to claim 1.
前記通気路は、前記矩形枠部の一方の外縁から他方の外縁まで前記線状部に沿って延びる形状を有する、
請求項１に記載の半導体装置。 The gas shielding film is formed in a frame shape that surrounds an effective pixel region in which effective pixels of the semiconductor substrate are formed, and a linear shape that is formed across the inside of the frame portion so as to cover the pixel boundary along the pixel boundary. And
The air passage has a shape extending along the linear portion from one outer edge of the rectangular frame portion to the other outer edge,
The semiconductor device according to claim 1.
前記第１通気路は、前記枠部を内外に横断する方向に延びる形状である、
請求項１に記載の半導体装置。 The gas shielding film has a frame portion that surrounds an effective pixel region in which effective pixels of the semiconductor substrate are formed,
The first air passage has a shape extending in a direction crossing the frame portion inward and outward,
The semiconductor device according to claim 1.
前記第１通気路は、前記枠部の枠辺方向に沿って延びる形状である、
請求項１に記載の半導体装置。 The gas shielding film has a frame portion that surrounds an effective pixel region in which effective pixels of the semiconductor substrate are formed,
The first air passage has a shape extending along a frame side direction of the frame portion.
The semiconductor device according to claim 1.
前記ガス遮蔽膜の被覆面積内に占める前記通気路の面積割合が１６％以上である
請求項１に記載の半導体装置。 A plurality of the air passages are formed,
The semiconductor device according to claim 1, wherein an area ratio of the ventilation path in a covering area of the gas shielding film is 16% or more.
前記絶縁層の前記半導体基板と反対側の面の前記一部領域と異なる領域に形成されたカラーフィルタと、
前記カラーフィルタの前記半導体基板と反対側の面に積層形成されたマイクレンズと、
を更に備える、
請求項１に記載の半導体装置。 A wiring layer laminated on the other surface side of the semiconductor substrate;
A color filter formed in a region different from the partial region on the surface of the insulating layer opposite to the semiconductor substrate;
A microphone lens laminated on the surface of the color filter opposite to the semiconductor substrate;
Further comprising
The semiconductor device according to claim 1.
前記絶縁層の前記半導体基板と反対側の面の前記一部領域と異なる領域に形成されたカラーフィルタと、
前記カラーフィルタの前記半導体基板と反対側の面に積層形成されたマイクレンズと、
を更に備える、
請求項１に記載の半導体装置。 A wiring layer formed between the one surface side of the semiconductor substrate and the insulating layer;
A color filter formed in a region different from the partial region on the surface of the insulating layer opposite to the semiconductor substrate;
A microphone lens laminated on the surface of the color filter opposite to the semiconductor substrate;
Further comprising
The semiconductor device according to claim 1.
前記第２絶縁層の上の一部領域にガス遮蔽膜を積層する工程と、
前記ガス遮蔽膜の下の前記絶縁層に、前記ガス遮蔽膜と前記絶縁層の境界に沿う方向に延びる第１通気路を形成する工程と、
前記第１通気路と連通し、前記境界に沿わない方向に延び、前記ガス遮蔽膜が覆わない前記絶縁層の表面の開口に連通する第２通気路を形成する工程と、
を含んで構成される、半導体装置の製造方法。 Laminating an insulating layer on one side of the semiconductor substrate;
Laminating a gas shielding film in a partial region on the second insulating layer;
Forming a first air passage extending in a direction along a boundary between the gas shielding film and the insulating layer in the insulating layer under the gas shielding film;
Forming a second air passage that communicates with the first air passage, extends in a direction not along the boundary, and communicates with an opening on a surface of the insulating layer that is not covered by the gas shielding film;
A method for manufacturing a semiconductor device, comprising:
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016122225A JP2017228599A (en) | 2016-06-21 | 2016-06-21 | Semiconductor device and semiconductor device manufacturing method |
| PCT/JP2017/017328 WO2017221558A1 (en) | 2016-06-21 | 2017-05-08 | Semiconductor device and semiconductor device production method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016122225A JP2017228599A (en) | 2016-06-21 | 2016-06-21 | Semiconductor device and semiconductor device manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017228599A true JP2017228599A (en) | 2017-12-28 |
Family
ID=60784657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016122225A Pending JP2017228599A (en) | 2016-06-21 | 2016-06-21 | Semiconductor device and semiconductor device manufacturing method |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2017228599A (en) |
| WO (1) | WO2017221558A1 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289687A (en) * | 2001-03-27 | 2002-10-04 | Sony Corp | Semiconductor device and method for wiring in semiconductor device |
| JP4929588B2 (en) * | 2004-12-03 | 2012-05-09 | 富士通セミコンダクター株式会社 | Semiconductor device and manufacturing method thereof |
| JP2008010534A (en) * | 2006-06-28 | 2008-01-17 | Sony Corp | Semiconductor device and manufacturing method thereof |
| JP2008016553A (en) * | 2006-07-04 | 2008-01-24 | Sony Corp | Method of manufacturing semiconductor device |
| JP2009123743A (en) * | 2007-11-12 | 2009-06-04 | Panasonic Corp | Manufacturing method of semiconductor device |
-
2016
- 2016-06-21 JP JP2016122225A patent/JP2017228599A/en active Pending
-
2017
- 2017-05-08 WO PCT/JP2017/017328 patent/WO2017221558A1/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2017221558A1 (en) | 2017-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4609497B2 (en) | Solid-state imaging device, manufacturing method thereof, and camera | |
| US8390089B2 (en) | Image sensor with deep trench isolation structure | |
| TWI532157B (en) | Solid-state imaging device and electronic apparatus | |
| US9024405B2 (en) | Solid-state image sensor | |
| JP6789653B2 (en) | Photoelectric converter and camera | |
| TWI375320B (en) | Image sensor and manufacturing method thereof | |
| JP2012182426A (en) | Solid state image pickup device, image pickup system using solid state image pickup device and solis state image pickup device manufacturing method | |
| JPWO2012117670A1 (en) | Solid-state imaging device | |
| JP2015002340A (en) | Solid-state image pickup device and method for manufacturing the same | |
| US8653620B2 (en) | Back side illumination type solid state imaging device and method of manufacturing the same | |
| JP2011238781A (en) | Solid-state image pickup device and manufacturing method for the same | |
| JP2009021415A (en) | Solid-state imaging apparatus and manufacturing method thereof | |
| JP2010258157A (en) | Solid-state imaging device and method of manufacturing the same | |
| KR20110079323A (en) | Image sensor and method for manufacturing the same | |
| JP2009065162A (en) | Image sensor, and manufacturing method thereof | |
| US9412778B2 (en) | Semiconductor device, solid-state image sensor, methods of manufacturing the same, and camera | |
| CN101308821B (en) | Method for manufacturing image sensor | |
| JP2012182431A (en) | Solid state image pickup device and solid state image pickup device manufacturing method | |
| JP2010212735A (en) | Solid-state image pickup device and method of manufacturing the same, and camera | |
| JP5885721B2 (en) | Method for manufacturing solid-state imaging device | |
| TWI717795B (en) | Image sensor and method for forming the same | |
| JP2005353996A (en) | Solid-state imaging element and its manufacturing method, and semiconductor device and its manufacturing method | |
| US7687305B2 (en) | Image sensor and method for manufacturing the same | |
| WO2017221558A1 (en) | Semiconductor device and semiconductor device production method | |
| JP2010118661A (en) | Image sensor and method of manufacturing the image sensor |