JP2017225147A - パルス幅変調を使用したスイッチトモード高線形性送信機 - Google Patents
パルス幅変調を使用したスイッチトモード高線形性送信機 Download PDFInfo
- Publication number
- JP2017225147A JP2017225147A JP2017146706A JP2017146706A JP2017225147A JP 2017225147 A JP2017225147 A JP 2017225147A JP 2017146706 A JP2017146706 A JP 2017146706A JP 2017146706 A JP2017146706 A JP 2017146706A JP 2017225147 A JP2017225147 A JP 2017225147A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- pwm
- qam
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/36—Modulator circuits; Transmitter circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4902—Pulse width modulation; Pulse position modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/36—Modulator circuits; Transmitter circuits
- H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Transmitters (AREA)
- Amplifiers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
【課題】スイッチトモード増幅器がQAM出力信号の周波数のN分の1においてスイッチされ、より安定したクロック信号を可能にするスイッチトモード増幅器のより効率的な動作が可能なQAM送信機を提供する。
【解決手段】直交振幅変調(QAM)送信機200は、同相信号Iと直交信号Qを生成するベースバンド回路210と、第1、2、3、4のPWM信号I’、反転I’、Q’、反転Q’を生成するために、クロック信号CLK(I)、CLK(Q)と、I信号、反転されたI信号、Q信号、反転されたQ信号を受信するための入力を有する、第1、2、3、4の回路222A1、222A2、222B1、222B2と、第1、2、3、4のPWM信号の偶数次高調波に応答して出力信号を生成する電力コンバイナ225を備える。
【選択図】図2A
【解決手段】直交振幅変調(QAM)送信機200は、同相信号Iと直交信号Qを生成するベースバンド回路210と、第1、2、3、4のPWM信号I’、反転I’、Q’、反転Q’を生成するために、クロック信号CLK(I)、CLK(Q)と、I信号、反転されたI信号、Q信号、反転されたQ信号を受信するための入力を有する、第1、2、3、4の回路222A1、222A2、222B1、222B2と、第1、2、3、4のPWM信号の偶数次高調波に応答して出力信号を生成する電力コンバイナ225を備える。
【選択図】図2A
Description
[0001] 本実施形態は、一般的に通信システムに関し、具体的には直交パルス幅変調技術を使用した無線周波数送信機に関する。
[0002] ワイヤレス信号の送信(例えば、Wi−Fi、セルラ、Bluetooth(登録商標)等)と関連付けられた電力消費は、モバイルデバイスのバッテリをすばやくドレインし得る。したがって、モバイルデバイスにおける送信機の電力消費を低減させることが望ましい。
[0003] 図1は、直交振幅変調(QAM)を使用した従来のダイレクトコンバージョン送信機100のブロック図である。送信機100は、アンテナANT、ベースバンドプロセッサ110、およびアナログフロントエンド(AFE)120を含む(include)。AFE 120は、I信号パスのためのデジタルからアナログへのコンバータ(DAC)121A、I信号パスのためのフィルタ122A、I信号パスのためのローカル発振器(LO)ミキサ123A、Q信号パスためのDAC 121B、Q信号パスのためのフィルタ122B、Q信号パスのためのLOミキサ123B、コンバイナ124、および線形電力増幅器(PA)125を含む。ミキサ123Aおよび123Bは、IおよびQ信号をそれぞれローカル発振器信号LO(I)およびLO(Q)と混合する(mixing)ことによって、ベースバンドから直接キャリア周波数へIおよびQ信号をアップコンバートし、ここで、ローカル発振器信号の周波数は、キャリア周波数である。コンバイナ124は、アップコンバートされたIおよびQ信号を組み合わせ、PA 125はアンテナANTを介してTXとしての送信のための組み合わされたI/Q信号を増幅する。
[0004] PA 125は、オペアンプ(または別のタイプの線形増幅器)である場合には、PA 125は出力信号における変化が入力信号における変化に比例するべきである、様々な振幅変調技術(例えば、OFDM)を使用する信号を送信するためによく適していることがあり得る。しかしながら、線形増幅器(例えば、PA 125)は、電力のかなりの量を消費する。
[0005] スイッチトモード出力ドライバ(switched-mode output drivers)がPA 125のような線形増幅器よりも少ない電力を消費するが、スイッチトモード出力ドライバはOFDMシンボルを送信するために適していないことがあり得る非線形デバイスである。例えば、OFDM技術がゼロ−ピーク対平均比(PAR)(GMSK)または低−PAR変調技術よりも高いPARと関連付けられるため、スイッチトモード出力ドライバはOFDM技術のために十分なドライバ線形性を達成することができないことがあり得る。さらに、OFDM技術が典型的に高周波数信号を使用するため、スイッチトモード出力ドライバをそのような高いレートでドライブすることは、スイッチトモード出力ドライバのスイッチ速度の制限のため、実現できないことがあり得る。
[0006] この発明の概要は、詳細な説明において以下にさらに説明される概念のセレクションを簡略化された形態で紹介するために提供される。この発明の概要は、特許請求された主題事項の重要な特徴または本質的な特徴を特定するように意図されておらず、特許請求された主題事項の範囲を限定するようにも意図されていない。
[0007] 送信のためのQAM出力信号を生成する時に、関連付けられたドライバ回路のスイッチング周波数を低減させ得る、および/またはローカルクロック信号の周波数を低減させ得る送信機および動作の方法が開示されている。送信機は、同相(I)および直交(Q)信号コンポーネントを示す複数の(a number of)パルス幅変調(PWM)信号を生成することがあり得、その後QAM出力信号を生成するためにPWM信号の1つまたは複数の選択された偶数次高調波を使用し得る。PWM信号の奇数次高調波は、PWM信号を選択的に組み合わせることによって抑制されることがあり得、任意の残りの不要な(any remaining unwanted)(例えば、選択されていない)偶数次高調波はフィルタを使用して抑制され得る。
[0008] 少なくともいくつかの実施形態のために、送信機はI信号およびQ信号を生成するためのベースバンド回路、第1のPWM信号を生成するためにI信号および第1のクロック信号を受信するための入力を有する第1の回路、第2のPWM信号を生成するために反転されたI信号および第1のクロック信号を受信するための入力を有する第2の回路、第3のPWM信号を生成するためにQ信号および第2のクロック信号を受信するための入力を有する第3の回路、第4のPWM信号を生成するために反転されたQ信号および第2のクロック信号を受信するための入力を有する第4の回路、第1および第2のPWM信号の1つまたは複数の偶数次高調波に応答して出力I信号を生成するために、第1および第2の回路に結合された、第1の信号コンバイナ、第3および第4のPWM信号の1つまたは複数の偶数次高調波に応答して出力Q信号を生成するために、第3および第4の回路に結合された、第2の信号コンバイナ、および、出力I信号および出力Q信号を合計することに応答してQAM出力信号を生成するための合計ノードを含み得る。いくつかの実施形態のために、QAM出力信号の周波数は、第1および第2のクロック信号の周波数をN倍した数とおよそ等しくなり、ここで、Nは2以上の偶数の整数である。
[0009] いくつかの実施形態のために、第1の信号コンバイナは、出力I信号を生成する前に第1および第2のPWM信号の(基本周波数コンポーネントを含む)奇数次高調波を抑制し得、第2の信号コンバイナは、出力Q信号を生成する前に第3および第4のPWM信号の(基本周波数コンポーネントを含む)奇数次高調波を抑制し得る。不要な偶数次高調波は、適切なフィルタを使用して出力IおよびQ信号から抑制され得る。
[0010] 本実施形態は、出力IおよびQ信号を合計する前にPWM信号を増幅するために(例えば、CMOSインバータ回路を使用して形成された)スイッチトモード増幅器を含み得る。少なくともいくつかの実施形態のために、スイッチトモード増幅器は、QAM出力信号の周波数のN分の1倍であるスイッチング周波数でスイッチされ得る。このようにして、QAM出力信号を生成するためにPWM信号のN次高調波を使用することは、第1および第2のクロック信号の周波数がQAM出力信号の周波数のN分の1となることを可能にし得、スイッチトモード増幅器がQAM出力信号の周波数のN分の1においてスイッチされることを可能にし得る。これは、次に、(例えば、第1および第2のクロック信号がQAM出力信号と同じ周波数を有する送信機と比較して)よりクリーンな(cleaner)(例えば、より安定した(stable))クロック信号を可能にさせ得、および、スイッチトモード増幅器の(例えば、スイッチトモード増幅器のスイッチング周波数がQAM出力信号と同じ周波数である送信機と比較して)より効率的な動作を可能にさせ得る。
[0011] 本実施形態は、例として例示され、添付図面の図によって制限されるように意図されない。図面および明細書を通して、同様の番号は同様の要素に言及する。
図1は、従来のQAM送信機のブロック図である。
図2Aは、いくつかの実施形態に従う、QAM送信機のブロック図である。
図2Bは、図2Aの電力コンバイナの一実施形態のブロック図である。
図3Aは、入力データ信号およびクロック信号に応答して、PWM信号を生成することと関連付けられた一次乃至八次高調波の創作を描写する。
図3Bは、いくつかの実施形態に従ってPWM信号から奇数次高調波の排除(elimination)を描写する。
図3Cは、いくつかの実施形態に従う、入力データ信号およびクロック信号に応答して、PWM信号を生成することと関連付けられた一次および二次高調波の創作を描写する。
図4Aは、いくつかの実施形態に従う、QAM出力信号を生成するための典型的な方法を例示するフローチャートを描写する。
図4Bは、いくつかの実施形態に従う、QAM出力信号を生成するための典型的な方法を例示するフローチャートを描写する。
図5は、いくつかの実施形態に従う、通信デバイスのブロック図である。
[0020] 本実施形態は、簡潔さのみのために、典型的な周波数の値を有する信号を処理することとの関連で以下に説明される。本実施形態は、任意の適切な符号化および/または変調技術を使用して信号を処理するために、また、様々な適切な周波数および/または周波数範囲の信号を処理するために同等に適用可能であることが理解されるべきである。
[0021] 以下の説明において、本開示の十分な理解を提供するために特定のコンポーネント、回路およびプロセスの例示として、多くの特定の詳細が説明される。また、以下の説明では、説明の目的で、本実施形態の十分な理解を提供するために、特定の専門用語が記載される。しかしながら、本実施形態を実現するためにこれらの特定の詳細が必要とされない場合もあることが当業者に理解されるだろう。他の事例では、周知の回路およびデバイスが、本開示を不明確にすることを避けるために、ブロック図の形態で表される。ここで使用される「結合された(coupled)」という用語は、直接接続されること、または、1つまたは複数の介在するコンポーネントまたは回路を通じて接続されることを意味する。ここで説明される様々なバスを介して提供される信号はいずれも、他の信号と時間多重され(time-multiplexed with)得、1つまたは複数の共通のバスを介して提供され得る。さらに、回路要素またはソフトウェアブロック間の相互接続は、バスまたは単一の信号線として表され得る。バスの各々は、代替的には単一の信号線であることができ、単一の信号線の各々は、代替的にはバスであることができ、単一の線またはバスは、コンポーネント間の通信のための物理的または論理的な無数のメカニズムのうちの任意の1つまたは複数を表し得る。本実施形態は、ここで説明される特定の例に限定されるようには解釈されるべきではなく、添付の特許請求の範囲によって定義される全ての実施形態をそれらの範囲内に含むように解釈されるべきである。
[0022] ここで使用されるように、高調波は信号の基本周波数(例えば、信号の基本周波数がfと表示される(denoted)場合には、高調波は2f、3f、4f、5f、などと同等の周波数を有する)の整数の倍数(multiple)である信号のコンポーネント周波数である。したがって、ここで使用されるように、一次高調波は基本周波数における信号コンポーネントを指し、二次高調波は基本周波数の2倍(twice)における信号コンポーネントを指し、三次高調波は基本周波数の3倍(three times)における信号コンポーネントを指す、などである。
[0023] 図2Aは、本実施形態に従って直交振幅変調(QAM)を使用し得る送信機200のブロック図である。送信機200は、通信デバイス(例えば、通信デバイス500、図5)内に含まれ得る。送信機200は、ベースバンドプロセッサ210、アナログフロントエンド(AFE)220およびアンテナANTを含むものとして図2Aにおいて表される。AFE 220に結合されるベースバンドプロセッサ210は、アンテナANTを介して送信機200から送信されるべき同相(I)および直交(Q)信号を生成し得る。いくつかの実施形態のために、IおよびQ信号は、QAM技術を使用して送信機200から送信されるために異なるデータを提示し得る。
[0024] AFE 220は、2つのDAC 221A−221B、4つのデューティサイクルコントローラ222A1−222A2および222B1−222B2、4つのドライバ回路223A1−223A2および223B1−223B2、および電力コンバイナ225を含む。(集合的にI信号処理パスと称され得る)DAC 221A、デューティサイクルコントローラ222A1−222A2、およびドライバ回路223A1−223A2はI信号を処理するためのものである。(集合的にQ信号処理パスと称され得る)DAC 221B、デューティサイクルコントローラ222B1−222B2、およびドライバ回路223B1−223B2はQ信号を処理するためのものである。電力コンバイナ225は、アンテナANTから送信されるべきQAM出力信号TXを生成するためにIおよびQ信号コンポーネントを組み合わせるためのものである。図2Aには、1つのアンテナANTのみが表されているが、送信機200は任意の適切な数のアンテナを含み得ることが理解されるべきである。同様に、図2Aには、1つのベースバンドプロセッサ210およびAFE 220のみが表されているが、送信機200は任意の適切な数のベースバンドプロセッサおよび/またはAFEを含み得ることが理解されるべきである。
[0025] 図2Aを参照してここで説明されたコンポーネントは典型的なもののみであることに留意されたい。様々な実施形態において、説明されたコンポーネントのうちの1つまたは複数は、除外される、組み合わされる、または変更されることがあり得、追加のコンポーネントが含まれることがあり得る。例えば、IパスおよびQパスは、(例えば、以下に説明されるローカルクロック信号を生成するために)ローカル発振器、追加の増幅器、フィルタ、および/または他の適切なコンポーネントなどのその他の様々な要素を含み得る。
[0026] Iパスのために、第1のDAC 221Aは、(ベースバンドプロセッサ210から受信されると)デジタルベースバンドI信号をアナログI信号へ変換(convert)する。第1のDAC 221Aはまた、反転されたアナログI信号(
)(例えば、ここで、I信号および
信号は相補的なアナログ信号である)を生成するために反転された出力端子(an inverted output terminal)を含む。アナログI信号は、第1のデューティサイクルコントローラ222A1へ入力データ信号として供給され、アナログ
信号は、第2のデューティサイクルコントローラ222A2へ入力データ信号として供給される。デューティサイクルコントローラ222A1および222A2は、それぞれ第1のクロック信号CLK(I)を受信するために入力端子を含む。第1のデューティサイクルコントローラ222A1は、第1のPWM信号I’を生成するために、I信号を第1のクロック信号CLK(I)と比較し、第2のデューティサイクルコントローラ222A2は、第2のPWM信号
を生成するために、
信号を第1のクロック信号CLK(I)と比較する。第1のPWM信号I’は、元の(original)アナログ信号Iの振幅に比例するパルス幅を有し得、第2のPWM信号
は、元の反転されたアナログ信号
の振幅に比例するパルス幅を有し得る。I信号と関連付けられた振幅バリエーション(amplitude variations)を第1のPWM信号I’と関連付けられたパルス幅バリエーション(pulse-width variations)に変換することによって、第1のデューティサイクルコントローラ222A1は、I信号データを電圧領域から時間領域へ変換(translate)し得る。同様に、
信号と関連付けられた振幅バリエーションを第2のPWM信号
と関連付けられたパルス幅バリエーションに変換することによって、第2のデューティサイクルコントローラ222A2は、
信号データを電圧領域から時間領域へ変換し得る。
[0027] Qパスのために、第2のDAC 221Bは、(ベースバンドプロセッサ210から受信されると)デジタルベースバンドQ信号をアナログQ信号へ変換する。第2のDAC 221Bはまた、反転されたアナログQ信号(
)(例えば、ここで、Q信号および
信号は相補的なアナログ信号である)を生成するために反転された出力端子を含む。アナログQ信号は、第3のデューティサイクルコントローラ222B1へ入力データ信号として供給され、アナログ
信号は、第4のデューティサイクルコントローラ222B2へ入力データ信号として供給される。デューティサイクルコントローラ222B1および222B2はそれぞれ第2のクロック信号CLK(Q)を受信するために入力端子を含む。第3のデューティサイクルコントローラ222B1は、第3のPWM信号Q’を生成するために、Q信号を第2のクロック信号CLK(Q)と比較し、第4のデューティサイクルコントローラ222B2は、第4のPWM信号
を生成するために
信号を第2のクロック信号CLK(Q)と比較する。第3のPWM信号Q’は、元のアナログ信号Qの振幅に比例するパルス幅を有することがあり得、第4のPWM信号
は、元の反転されたアナログ信号
の振幅に比例するパルス幅を有することがあり得る。Q信号と関連付けられた振幅バリエーションを第3のPWM信号Q’と関連付けられたパルス幅バリエーションに変換することによって、第3のデューティサイクルコントローラ222B1は、Q信号データを電圧領域から時間領域へ変換し得る。同様に、
信号と関連付けられた振幅バリエーションを第4のPWM信号
と関連付けられたパルス幅バリエーションに変換することによって、第4のデューティサイクルコントローラ222B2は、
信号データを電圧領域から時間領域へ変換し得る。
[0028] したがって、少なくともいくつかの実施形態のために、デューティサイクルコントローラ222A1−222A2および222B1−222B2の各々は、対応するPWM信号を生成するために、入力データ信号(例えば、I、
、Q、および
のうちの1つ)と、対応するクロック信号(例えば、CLK(I)およびCLK(Q)のうちの1つ)を比較する比較回路と関連付けられ得る、またはそれを含み得る。他の実施形態のために、図2Aのデューティサイクルコントローラ222A1−222A2および222B1−222B2は、例えば、デルタ変調器、シグマデルタ変調器、パルス幅変調器、パルス位置変調器、および/またはパルス持続時間(duration)変調器を含む、任意の適切なタイプの変調器であり得る。
[0029] いくつかの実施形態のために、第1のクロック信号CLK(I)および第2のクロック信号CLK(Q)はQAM出力信号と同一の周波数を有する。デューティサイクルコントローラ222A1および222A2がそれぞれのデータ信号Iおよび
を第1のクロック信号CLK(I)と比較するとき、デューティサイクルコントローラ222A1および222A2は、ベースバンド信号Iおよび
を第1のクロック信号CLK(I)の周波数の整数の倍数を中心にする(are centered around)複数の周波数コンポーネントへアップコンバートし得る。同様に、デューティサイクルコントローラ222B1および222B2がそれぞれのデータ信号Qおよび
を第2のクロック信号CLK(Q)と比較するとき、デューティサイクルコントローラ222B1および222B2は、ベースバンド信号Qおよび
を第2のクロック信号CLK(Q)の周波数の整数の倍数を中心にする複数の周波数コンポーネントへアップコンバートし得る。
[0030] 例えば、図3Aは、周波数fsig=11MHzを有する入力データ信号(例えば、I、
、Q、または
のうちの1つ)を周波数fCLK=1.2GHzを有するローカルクロック信号(例えば、CLK(I)またはCLK(Q)のうちの1つ)と比較することに応答して、複数の高調波(harmonics)の(例えば、デューティサイクルコントローラ222のうちの典型的な1つによる)生成を例示しているグラフ300Aを表す。図3Aに図示されるように、一次高調波は、基本周波数fCLK=1.2GHzにおいて発生し、二次高調波は、
において発生し、三次高調波は、
において発生し、四次高調波は、f4=4*fCLK=4.8GHzにおいて発生し、五次高調波は、
において発生し、六次高調波は、
において発生し、七次高調波は、
において発生し、八次高調波は、
において発生する。したがって、PWM信号I’、
、Q’、および
の各々は、基本周波数、fCLKの整数の倍数である周波数を中心にした複数の高調波コンポーネントを含み(contain)得る。
[0031] 図2Aを再び参照して、PWM信号I’、
、Q’、および
は、それぞれのドライバ回路223A1、223A2、223B1、および223B2によって増幅され、もたらされた(resulting)増幅されたPWM信号I’、
、Q’、および
は、電力コンバイナ225へ供給される。少なくともいくつかの実施形態のために、ドライバ回路223A1、223A2、223B1、および223B2は、スイッチトモードドライバ回路であり得、それは典型的にオペアンプのような線形増幅器よりも少ない電力を消費する。さらに詳細に以下に説明されるように、ドライバ回路223A1、223A2、223B1、および223B2は、fclk/Nと等しい周波数においてスイッチされ得、ここで(2以上の偶数の整数である)Nは、PWM信号I’、
、Q’、および
のどの高調波がQAM出力信号を生成するために使用されるべきかを示す。したがって、QAM出力信号を生成するために、(例えば、一次高調波よりもむしろ)PWM信号I’、
、Q’、および
のより高い次数の(high-order)高調波を使用することによって、ドライバ回路223A1、223A2、223B1、および223B2のスイッチング周波数は、著しく低下され得、それは次にドライバ回路223A1、223A2、223B1、および223B2がより高い周波数信号を増幅するために使用されることを可能にする。いくつかの実施形態のために、ドライバ回路223A1、223A2、223B1、および223B2は、CMOSインバータ回路を使用して形成され得、それは(消費したとしても)非常にわずかなDC電力を消費する。
[0032] 電力コンバイナ225は、対応するドライバ回路223A1、223A2、223B1、および223B2の出力端子に結合される入力端子を含み、QAM出力信号を生成するために出力端子を含む。動作において、電力コンバイナ225は、アンテナANTを介する送信のためのQAM出力信号TXを生成するために、PWM信号I’、
、Q’、および
を組み合わせる。さらに具体的に、電力コンバイナ225は、I信号からの奇数次高調波を抑制するように、第1のPWM信号I’から第2のPWM信号
を減算し得、Q信号からの奇数次高調波を抑制するように、第3のPWM信号Q’から第4のPWM信号
を減算し得る。結果として、もたらされる出力I信号は、主に(primarily)元のアナログI信号の偶数次高調波を含み、もたらされる出力Q信号は、主に元のアナログのQ信号の偶数次高調波を含み得る。電力コンバイナ225は、出力IおよびQ信号から(例えば、フィルタを使用して)複数の不要な偶数次高調波を除去し得、その後QAM出力信号を生成するためにもたらされる出力IおよびQ信号を合計し得る。
[0033] より具体的には、図2Bは、第1の信号コンバイナ251A、第2の信号コンバイナ251B、第1のフィルタ252A、第2のフィルタ252B、および合計ノード253を含んでいるとする電力コンバイナ225の典型的な実施形態を表す。少なくともいくつかの実施形態のために、第1の信号コンバイナ251Aは、出力I信号を生成するために第1のPWM信号I’から第2のPWM信号
を減算し、第2の信号コンバイナ251Bは、出力Q信号を生成するために第3のPWM信号Q’から第4のPWM信号
を減算する。第1の信号コンバイナ251Aを使用して第1のPWM信号I’から第2のPWM信号
を減算することは、I信号から奇数次高調波を取り除き(または少なくとも抑制し)得、第2の信号コンバイナ251Bを使用して第3のPWM信号Q’から第4のPWM信号
を減算することは、Q信号から奇数次高調波を取り除き(または少なくとも抑制し)得る。奇数次高調波はフィルタを使用して抑制され得るが、信号コンバイナ251A−251Bを使用する減算を介して奇数次高調波を抑制することは、有利にそのようなフィルタの要件(そしてしたがってサイズ、コスト、および/または複雑性)を緩和し得る。
[0034] 例えば、図3Bは、もたらされるデータ信号が、主に偶数次高調波のみを含むように、(例えば、IおよびQ信号から)入力データ信号から奇数次高調波の(例えば、信号コンバイナ251のうちの典型的な1つによる)抑制を例示するグラフ300Bを表す。図3Bに図示されるように、(基本周波数fCLK=1.2GHzにおける)一次高調波の振幅および(
における)三次高調波は、数桁分だけ(by several orders of magnitude)抑制され、一方で(
における)二次高調波および(f4=4*fCLK=4.8GHzにおける)四次高調波は保たれる。簡潔さのために図3Bには図示されないが、他の奇数次高調波(例えば、
における五次高調波、
における七次高調波など)もまた、信号コンバイナ251によって抑制され、一方で他の偶数次高調波(例えば、
における六次高調波、
における八次高調波など)は保たれることに留意されたい。
[0035] 再び図2Bを参照して、出力I信号は第1のフィルタ252Aに供給され、出力Q信号は第2のフィルタ252Bへ供給される。フィルタ252Aは、出力I信号から複数の残りの偶数次高調波をフィルタリングするように構成され得、フィルタ252Bは、出力Q信号から複数の残りの偶数次高調波をフィルタリングするように構成され得る。1つの例として、フィルタ252A−252Bは、もたらされる出力IおよびQ信号が主に二次高調波のみを含むように、N=2よりも大きい次数の値を有する全ての高調波をフィルタリングするように構成され得る。別の例として、フィルタ252A−252Bは、もたらされる出力IおよびQ信号が主に二次高調波および四次高調波のみを含むように、N=4よりも大きい次数の値を有する全ての高調波をフィルタリングするように構成され得る。さらに別の例として、フィルタ252A−252Bは、もたらされる出力IおよびQ信号が主に四次高調波のみを含むように、N=4よりも大きい、およびN=4よりも小さい次数の値を有する全ての高調波をフィルタリングするように構成され得る。さらに一般的には、フィルタ252A−252Bは、QAM出力信号の生成の前に、出力IおよびQ信号から偶数次高調波の選択されたグループを除いてすべての高調波をフィルタリングするように構成され得る。
[0036] いくつかの実施形態のために、フィルタ252A−252Bは、(例えば、Nの値より低いそれらの偶数次高調波のみが出力IおよびQ信号に留まる(remain in)ように)適切なローパスフィルタであり得る。他の実施形態のために、フィルタ252A−252Bは、(例えば、所望の範囲内のそれらの偶数次高調波のみが出力IおよびQ信号に留まるように)適切なバンドパスフィルタであり得る。
[0037] それぞれフィルタ252Aおよび252Bによって供給された出力信号I_out’およびQ_out’は、QAM出力信号TXを生成するために合計ノード253においてともに合計される。上述されるように、もたらされるQAM出力信号TXは、デューティサイクルコントローラ222A1−222A2および222B1−222B2によって生成される元のIおよびQ信号コンポーネントの高調波の選択されたグループのみを含み得、それは次にドライバ回路223A1−223A2および223B1−223B2がQAM出力信号の周波数の1/Nであるスイッチング周波数においてスイッチされることを可能にし得、ここで、NはIおよびQ信号コンポーネントのどの偶数次高調波がQAM出力信号を生成するために(例えば、電力コンバイナ225によって抑制されない)使用されるべきかを示す偶数の整数である。
[0038] 1つの例として、送信機200は、QAM出力信号TXを生成するためにアップコンバートされたIおよびQ信号コンポーネントの二次(例えば、N=2)高調波を使用するように構成され得る。この例に関する議論を目的として、図3Cにおいて表されるグラフ300Cに描写されるように、アナログデータ信号IおよびQはfsig=11MHzの周波数を有し、クロック信号CLK(I)およびCLK(Q)はfCLK=1.2GHzの周波数を有する。対応するデューティサイクルコントローラ222A1−222A2および222B1−222B2によって生成されるPWM信号I’、
、Q’、および
は、図3Aに関して上述されるようにそれぞれ複数の高調波を含み得る。より具体的には、PWM信号I’、
、Q’、および
の各々は、fCLK+2*fsigに等しいおよびfCLK−2*fsigに等しい周波数における一次高調波信号コンポーネントを含み得、2*fCLK+fsigに等しいおよび2*fCLK−fsigに等しい周波数において二次高調波信号コンポーネントを含み得る(簡潔さのためにN=2より大きい次数を有する高調波は図3Cにおいて図示されない)。この例について、QAM出力信号を生成するためにPWM信号I’、
、Q’、および
の二次高調波を使用することが望ましく、したがって、二次高調波以外のすべての高調波はIおよびQ信号情報から抑制されるべきである。
[0039] まず、(fCLKにおける基本周波数に近い信号コンポーネントを含む)奇数次高調波が抑制され得る。少なくともいくつかの実施形態のために、奇数次高調波は、第1の信号コンバイナ251Aを使用して第1のPWM信号I’から第2のPWM信号
を減算することによってI信号から抑制され得、奇数次高調波は第2の信号コンバイナ251Bを使用して(例えば、図3Bにおいて描写され、上述されるように)第3のPWM信号Q’から第4のPWM信号
を減算することによってQ信号から抑制され得る。他の実施形態のために、奇数次高調波は複数の適切なフィルタによって抑制され得る。その後、所望の二次高調波を除いてすべての残りの偶数次高調波が抑制され得る。少なくともいくつかの実施形態のために、二次高調波を除いてすべての偶数次高調波が第1のフィルタ252Aを介してI信号から抑制され得、二次高調波を除いてすべての偶数次高調波が第2のフィルタ252Bを介してQ信号から抑制され得る。
[0040] 二次高調波がfCLKの周波数の2倍である周波数を有するため、もたらされるQAM出力信号の周波数はクロック信号CLK(I)およびCLK(Q)の周波数の2倍であり得る。言い換えると、QAM出力信号を生成するためにIおよびQ PWM信号の二次高調波を使用することによって、クロック信号CLK(I)およびCLK(Q)の周波数はQAM出力信号の周波数のほんの2分の1であり得、それは次にCLK(I)およびCLK(Q)を生成するために(例えば、より高い周波数のクロック信号を生成するよりも、より低い周波数のクロック信号を生成する方が典型的に容易であるため)使用されるクロック生成回路(例えば、ローカル発振器回路)の要件を緩和し得る。QAM出力信号を生成するためにIおよびQ PWM信号の二次高調波を使用するとき、クロック信号CLK(I)とCLK(Q)との間の位相差が(例えば、QAM技術と通常に関連付けられた90度の位相シフトとは対照的に)45度であり得ることに留意されたい。
[0041] 加えて、ドライバ回路223A1−223A2および223B1−223B2のスイッチング周波数はおよそfCLKに等しくなるため、ドライバ回路223A1−223A2および223B1−223B2はQAM出力信号の2分の1の周波数でスイッチされ得、それは次にドライバ回路223A1−223A2および223B1−223B2の効率性を(例えば、ドライバ回路223A1−223A2および223B1−223B2のスイッチング周波数が2*fCLKに等しい動作と比較して)改善し得る。
[0042] 別の例として、送信機200は、QAM出力信号を生成するためにアップコンバートされたIおよびQ信号コンポーネントの四次(例えば、N=4)高調波を使用するように構成され得る。この例に関する議論を目的として、図3Cに描写されるように、アナログデータ信号IおよびQはfsig=11MHzの周波数を有し、クロック信号CLK(I)およびCLK(Q)はfCLK=1.2GHzの周波数を有する。対応するデューティサイクルコントローラ222A1−222A2および222B1−222B2によって生成されるPWM信号I’、
、Q’、および
は、図3Aに関して上述されるようにそれぞれ複数の高調波を含み得る。この例について、QAM出力信号を生成するためにPWM信号I’、
、Q’、および
の四次高調波を使用することが望ましく、したがって、四次高調波以外のすべての高調波はIおよびQ信号情報から抑制されるべきである。四次高調波がfCLKの周波数の4倍である周波数を有するため、もたらされるQAM出力信号の周波数はクロック信号CLK(I)およびCLK(Q)の周波数の4倍であり得る。言い換えると、QAM出力信号を生成するためにIおよびQ PWM信号の四次高調波を使用することによって、クロック信号CLK(I)およびCLK(Q)の周波数はQAM出力信号の周波数のほんの4分の1であり得、それは次にCLK(I)およびCLK(Q)を生成するために使用されるクロック生成回路(例えば、ローカル発振器回路)の要件をさらに緩和し得る。QAM出力信号を生成するためにIおよびQ PWM信号の四次高調波を使用するとき、クロック信号CLK(I)とCLK(Q)との間の位相差が22.5度であり得ることに留意されたい。加えて、ドライバ回路223A1−223A2および223B1−223B2のスイッチング周波数は、およそfCLKに等しくなるため、ドライバ回路223A1−223A2および223B1−223B2はQAM出力信号の4分の1の周波数でスイッチされ得、それは次に、ドライバ回路223A1−223A2および223B1−223B2の効率性をさらに改善し得る。
[0043] より一般的に、QAM出力信号を生成するためのIおよびQ PWM信号のN次高調波を使用することは、クロック信号CLK(I)およびCLK(Q)の周波数がQAM出力信号の周波数のN分の1になることを可能にし得、ドライバ回路223A1−223A2および223B1−223B2がQAM出力信号の周波数のN分の1でスイッチされることを可能にし得、また、90度の1/N倍の(of 1/N times 90 degrees)CLK(I)とCLK(Q)との間の位相差をもたらし得る。
[0044] 図1(PA 125による増幅の前にIおよびQ信号を合計する)図1の従来のQAM送信機100とは対照的に、図2A−2BのQAM送信機200は、(合計ノード253を介する)合計の前に、(ドライバ回路223A1−223A2および223B1−223B2を使用して)IおよびQ信号コンポーネントを増幅し得ることに留意されたい。
[0045] 送信機200の典型的な動作は、図4A−4Bにおいて描写される例示的なフローチャート400に関して以下に説明される。図2A−2Bも参照して、ベースバンドプロセッサ210は同相(I)および直交(Q)信号を生成する(402)。IおよびQ信号が(例えば、第1のDAC 221Aおよび第2のDAC 221Bを使用して)デジタル領域からアナログ領域へ変換された後、第1のデューティサイクルコントローラ222A1は、I信号と第1のクロック信号CLK(I)の比較に応答して第1のPWM信号を生成し(404)、第2のデューティサイクルコントローラ222A2は、反転されたI信号と第1のクロック信号CLK(I)の比較に応答して第2のPWM信号を生成し(406)、第3のデューティサイクルコントローラ222B1はQ信号と第2のクロック信号CLK(Q)の比較に応答して第3のPWM信号を生成し(408)、第4のデューティサイクルコントローラ222B2は反転されたQ信号と第2のクロック信号CLK(Q)の比較に応答して第4のPWM信号を生成する(410)。
[0046] その後、電力コンバイナ225は、第1および第2のPWM信号のうちの1つまたは複数の偶数次高調波に応答して出力I信号を生成し(412)、第3および第4のPWM信号のうちの1つまたは複数の偶数次高調波に応答して出力Q信号を生成する(414)。より具体的には、第1の信号コンバイナ251Aは、第1のPWM信号から第2のPWM信号を減算することによって出力I信号から奇数次高調波を抑制し得(412A)、第2の信号コンバイナ251Bは、第3のPWM信号から第4のPWM信号を減算することによって出力Q信号から奇数次高調波を抑制し得る(414A)。さらに、第1のフィルタ252Aは、出力I信号から不要な偶数次高調波を抑制し得、第2のフィルタ252Bは、出力Q信号から不要な偶数次高調波を抑制し得る。その後、もたらされる出力IおよびQ信号はQAM出力信号を生成するために合計ノード253において合計される(416)。
[0047] 方法400が指定の順序で行われるように見える複数の動作を含む一方で、方法400がより多くの、またはより少ない動作を含むことができることが明らかであるべきである。2つ以上の動作の順序が、変更され得、2つ以上の動作は、単一の動作に組み合わされ得る。
[0048] 図5は、本実施形態を含み得る通信デバイス500のブロック図の例である。いくつかの実施形態において、デバイス500は、ワイヤレスデバイス(例えば、パーソナルコンピュータ、ラップトップ、またはタブレットコンピュータ、モバイルフォン、携帯情報端末、GPSデバイス、ワイヤレスアクセスポイント、または他の電子デバイスのようなWLANデバイス)である。いくつかの実施形態において、デバイス500は、有線ネットワーク接続を有する。
[0049] デバイス500は、バス503によって結合されたプロセッサユニット501、メモリユニット502、ネットワークインターフェース504、および送信機200(図2)を含む。プロセッサユニット501は、1つまたは複数のプロセッサおよび/またはプロセッサコアを含む。いくつかの実施形態のために、ネットワークインターフェース504は、少なくとも1つの有線のネットワークインターフェース(例えば、イーサネット(登録商標)インターフェース、EPONインターフェース、EPoCインターフェース等)を含む。他の実施形態のために、デバイス500は、少なくとも1つのワイヤレスネットワークインターフェース(例えば、WLANインターフェース、Bluetooth(登録商標)インターフェース、WiMAXインターフェース、ZigBee(登録商標)インターフェース、ワイヤレスUSBインターフェース等)を含む。
[0050] メモリユニット502は、QAM信号生成ソフトウェアモジュール510を記憶する非一時的なコンピュータ可読記憶媒体(例えば、EPROM、EEPROM(登録商標)、フラッシュメモリ、ハードディスクドライブ等の1つまたは複数の不揮発性メモリ要素)を含む。いくつかの実施形態において、ソフトウェアモジュール510は、プロセッサユニット501および/またはベースバンドプロセッサ210(図2A)によって実行されたとき、通信デバイス500に図4A−図4Bの方法400を実行させる命令を有する1つまたは複数のプログラムを含む。
[0051] 本実施形態は送信機200との関連で上述されるが(図2Aおよび図2B)、本実施形態は対応するトランシーバの受信機の部分にも同等に適用可能であることが理解されるべきである。さらに、本実施形態の様々な態様およびコンポーネントがIおよびQ信号パスを有する任意のデバイスに適用可能であり得る。
[0052] 前述の明細書において、本実施形態は、その特定の典型的な実施形態を参照して説明された。しかしながら、添付の特許請求の範囲に記載の開示のより広い範囲から逸脱することなく、多様な修正および変更がそれになされ得ることは明らかであろう。それゆえに、本明細書および図面は、限定的な意味ではなく、例示的な意味において考慮されるべきである。
[0052] 前述の明細書において、本実施形態は、その特定の典型的な実施形態を参照して説明された。しかしながら、添付の特許請求の範囲に記載の開示のより広い範囲から逸脱することなく、多様な修正および変更がそれになされ得ることは明らかであろう。それゆえに、本明細書および図面は、限定的な意味ではなく、例示的な意味において考慮されるべきである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[C1]
直交振幅変調(QAM)送信機であって、
同相(I)信号と直交(Q)信号を生成するためのベースバンド回路と、
第1のパルス幅変調された(PWM)信号を生成するために、前記I信号および第1のクロック信号を受信するための入力を有する、第1の回路と、
第2のPWM信号を生成するために、反転されたI信号および前記第1のクロック信号を受信するための入力を有する、第2の回路と、
第3のPWM信号を生成するために、前記Q信号および第2のクロック信号を受信するための入力を有する、第3の回路と、
第4のPWM信号を生成するために、反転されたQ信号および前記第2のクロック信号を受信するための入力を有する、第4の回路と、
前記第1および第2のPWM信号のうちの1つまたは複数の偶数次高調波に応答して出力I信号を生成するために、前記第1および第2の回路に結合される、第1の信号コンバイナと、
前記第3および第4のPWM信号のうちの1つまたは複数の偶数次高調波に応答して出力Q信号を生成するために、前記第3および第4の回路に結合される、第2の信号コンバイナと、
前記出力I信号および前記出力Q信号を合計することに応答してQAM出力信号を生成するための合計ノードと
を備える、QAM送信機。
[C2]
前記QAM出力信号の周波数は、前記第1のクロック信号の周波数をN倍した数とおよそ等しくなり、ここで、Nは2以上の偶数の整数である、C1に記載のQAM送信機。
[C3]
前記第1の信号コンバイナは、前記出力I信号を生成する前に前記第1および第2のPWM信号の基本周波数コンポーネントを抑制するためのものであり、
前記第2の信号コンバイナは、前記出力Q信号を生成する前に前記第3および第4のPWM信号の基本周波数コンポーネントを抑制するためのものである、
C1に記載のQAM送信機。
[C4]
前記第1の信号コンバイナは、前記第1のPWM信号から前記第2のPWM信号を減算することによって前記出力I信号から奇数次高調波を抑制するためのものであり、
前記第2の信号コンバイナは、前記第3のPWM信号から前記第4のPWM信号を減算することによって前記出力Q信号から奇数次高調波を抑制するためのものである、
C1に記載のQAM送信機。
[C5]
前記出力I信号は、前記第1のPWM信号の二次高調波であり、前記出力Q信号は、前記第3のPWM信号の二次高調波であり、前記QAM出力信号の周波数は、前記第1および第2のクロック信号の周波数のおよそ二倍に等しい、C1に記載のQAM送信機。
[C6]
前記出力I信号は、前記第1のPWM信号の四次高調波であり、前記出力Q信号は、前記第3のPWM信号の四次高調波であり、前記QAM出力信号の周波数は、前記第1および第2のクロック信号の周波数のおよそ四倍に等しい、C1に記載のQAM送信機。
[C7]
前記第1、第2、第3、および第4の回路は、それぞれデューティサイクルコントローラを備える、C1に記載のQAM送信機。
[C8]
前記第1の信号コンバイナと、前記第2の信号コンバイナと、前記合計ノードは共に、電力コンバイナを備える、C1に記載のQAM送信機。
[C9]
前記第1のPWM信号を増幅するために、前記第1の回路と前記第1の信号コンバイナとの間に結合された、第1のCMOSドライバ回路と、
前記第2のPWM信号を増幅するために、前記第2の回路と前記第1の信号コンバイナとの間に結合された、第2のCMOSドライバ回路と、前記第1および第2のCMOSドライバ回路は、スイッチトモード増幅器として動作するためのものである、
をさらに備える、C1に記載のQAM送信機。
[C10]
前記QAM出力信号の周波数は、前記第1および第2のCMOSドライバ回路のスイッチング周波数の偶数の整数の倍数である、C9に記載のQAM送信機。
[C11]
通信デバイスであって、
同相(I)信号と直交(Q)信号を生成するためのベースバンド回路と、
1つまたは複数のプロセッサと、
前記1つまたは複数のプロセッサによって実行されたときに、前記通信デバイスに、
前記I信号と第1のクロック信号の比較に応答して、第1のパルス幅変調された(PWM)信号を生成することと、
反転されたI信号と前記第1のクロック信号の比較に応答して、第2のPWM信号を生成することと、
前記Q信号と第2のクロック信号の比較に応答して、第3のPWM信号を生成することと、
反転されたQ信号と前記第2のクロック信号の比較に応答して、第4のPWM信号を生成することと、
前記第1および第2のPWM信号のうちの1つまたは複数の偶数次高調波に応答して出力I信号を生成することと、
前記第3および第4のPWM信号のうちの1つまたは複数の偶数次高調波に応答して出力Q信号を生成することと、
前記出力I信号および前記出力Q信号を合計することに応答してQAM出力信号を生成することと
を行わせる命令を記憶するメモリと
を備える、通信デバイス。
[C12]
前記QAM出力信号の周波数は、前記第1のクロック信号の周波数をN倍した数とおよそ等しくなり、ここで、Nは2以上の偶数の整数である、C11に記載の通信デバイス。
[C13]
前記出力I信号を生成するための前記命令の実行は、前記通信デバイスに、前記出力I信号を生成する前に、前記第1および第2のPWM信号の基本周波数コンポーネントを抑制させ、
前記出力Q信号を生成するための前記命令の実行は、前記通信デバイスに、前記出力Q信号を生成する前に、前記第3および第4のPWM信号の基本周波数コンポーネントを抑制させる、
C11に記載の通信デバイス。
[C14]
前記命令の実行は、前記通信デバイスに、
前記第1のPWM信号から前記第2のPWM信号を減算することによって前記出力I信号から奇数次高調波を抑制することと、
前記第3のPWM信号から前記第4のPWM信号を減算することによって前記出力Q信号から奇数次高調波を抑制することと
を行わせる、C11に記載の通信デバイス。
[C15]
前記出力I信号は、前記第1のPWM信号の二次高調波であり、前記出力Q信号は、前記第3のPWM信号の二次高調波であり、前記QAM出力信号の周波数は、前記第1および第2のクロック信号の周波数のおよそ二倍に等しい、C11に記載の通信デバイス。
[C16]
前記出力I信号は、前記第1のPWM信号の四次高調波であり、前記出力Q信号は、前記第3のPWM信号の四次高調波であり、前記QAM出力信号の周波数は、前記第1および第2のクロック信号の周波数のおよそ四倍に等しい、C11に記載の通信デバイス。
[C17]
同相(I)信号および直交(Q)信号に応答して、直交振幅変調(QAM)出力信号を生成するための方法であって、前記方法は、
前記I信号と第1のクロック信号の比較に応答して、第1のパルス幅変調された(PWM)信号を生成することと、
反転されたI信号と前記第1のクロック信号の比較に応答して、第2のPWM信号を生成することと、
前記Q信号と第2のクロック信号の比較に応答して、第3のPWM信号を生成することと、
反転されたQ信号と前記第2のクロック信号の比較に応答して、第4のPWM信号を生成することと、
前記第1および第2のPWM信号のうちの1つまたは複数の偶数次高調波に応答して出力I信号を生成することと、
前記第3および第4のPWM信号のうちの1つまたは複数の偶数次高調波に応答して出力Q信号を生成することと、
前記出力I信号および前記出力Q信号を合計することに応答してQAM出力信号を生成することと
を備える、方法。
[C18]
前記QAM出力信号の周波数は、前記第1のクロック信号の周波数をN倍した数とおよそ等しくなり、ここで、Nは2以上の偶数の整数である、C17に記載の方法。
[C19]
前記出力I信号を生成する前に前記第1および第2のPWM信号の基本周波数コンポーネントを抑制することと、
前記出力Q信号を生成する前に前記第3および第4のPWM信号の基本周波数コンポーネントを抑制することと
をさらに備える、C17に記載の方法。
[C20]
前記第1のPWM信号から前記第2のPWM信号を減算することによって前記出力I信号から奇数次高調波を抑制することと、
前記第3のPWM信号から前記第4のPWM信号を減算することによって前記出力Q信号から奇数次高調波を抑制することと
をさらに備える、C17に記載の方法。
[C21]
前記出力I信号は、前記第1のPWM信号の二次高調波であり、前記出力Q信号は、前記第3のPWM信号の二次高調波であり、前記QAM出力信号の周波数は、前記第1および第2のクロック信号の周波数のおよそ二倍に等しい、C17に記載の方法。
[C22]
前記出力I信号は、前記第1のPWM信号の四次高調波であり、前記出力Q信号は、前記第3のPWM信号の四次高調波であり、前記QAM出力信号の周波数は、前記第1および第2のクロック信号の周波数のおよそ四倍に等しい、C17に記載の方法。
[C23]
直交振幅変調(QAM)送信機であって、
同相(I)信号と第1のクロック信号の比較に応答して、第1のパルス幅変調された(PWM)信号を生成するための手段と、
反転されたI信号と前記第1のクロック信号の比較に応答して、第2のPWM信号を生成するための手段と、
直交(Q)信号と第2のクロック信号の比較に応答して、第3のPWM信号を生成するための手段と、
反転されたQ信号と前記第2のクロック信号の比較に応答して、第4のPWM信号を生成するための手段と、
前記第1および第2のPWM信号のうちの1つまたは複数の偶数次高調波に応答して出力I信号を生成するための手段と、
前記第3および第4のPWM信号のうちの1つまたは複数の偶数次高調波に応答して出力Q信号を生成するための手段と、
前記出力I信号および前記出力Q信号を合計することに応答してQAM出力信号を生成するための手段と
を備える、QAM送信機。
[C24]
前記QAM出力信号の周波数は、前記第1のクロック信号の周波数をN倍した数とおよそ等しくなり、ここで、Nは2以上の偶数の整数である、C23に記載の送信機。
[C25]
前記出力I信号を生成する前に前記第1および第2のPWM信号の基本周波数コンポーネントを抑制するための手段と、
前記出力Q信号を生成する前に前記第3および第4のPWM信号の基本周波数コンポーネントを抑制するための手段と
をさらに備える、C23に記載の送信機。
[C26]
前記第1のPWM信号から前記第2のPWM信号を減算することによって前記出力I信号から奇数次高調波を抑制するための手段と、
前記第3のPWM信号から前記第4のPWM信号を減算することによって前記出力Q信号から奇数次高調波を抑制するための手段と
をさらに備える、C23に記載の送信機。
[C27]
前記出力I信号は、前記第1のPWM信号の二次高調波であり、前記出力Q信号は、前記第3のPWM信号の二次高調波であり、前記QAM出力信号の周波数は、前記第1および第2のクロック信号の周波数のおよそ二倍に等しい、C23に記載の送信機。
[C28]
前記出力I信号は、前記第1のPWM信号の四次高調波であり、前記出力Q信号は、前記第3のPWM信号の四次高調波であり、前記QAM出力信号の周波数は、前記第1および第2のクロック信号の周波数のおよそ四倍に等しい、C23に記載の送信機。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[C1]
直交振幅変調(QAM)送信機であって、
同相(I)信号と直交(Q)信号を生成するためのベースバンド回路と、
第1のパルス幅変調された(PWM)信号を生成するために、前記I信号および第1のクロック信号を受信するための入力を有する、第1の回路と、
第2のPWM信号を生成するために、反転されたI信号および前記第1のクロック信号を受信するための入力を有する、第2の回路と、
第3のPWM信号を生成するために、前記Q信号および第2のクロック信号を受信するための入力を有する、第3の回路と、
第4のPWM信号を生成するために、反転されたQ信号および前記第2のクロック信号を受信するための入力を有する、第4の回路と、
前記第1および第2のPWM信号のうちの1つまたは複数の偶数次高調波に応答して出力I信号を生成するために、前記第1および第2の回路に結合される、第1の信号コンバイナと、
前記第3および第4のPWM信号のうちの1つまたは複数の偶数次高調波に応答して出力Q信号を生成するために、前記第3および第4の回路に結合される、第2の信号コンバイナと、
前記出力I信号および前記出力Q信号を合計することに応答してQAM出力信号を生成するための合計ノードと
を備える、QAM送信機。
[C2]
前記QAM出力信号の周波数は、前記第1のクロック信号の周波数をN倍した数とおよそ等しくなり、ここで、Nは2以上の偶数の整数である、C1に記載のQAM送信機。
[C3]
前記第1の信号コンバイナは、前記出力I信号を生成する前に前記第1および第2のPWM信号の基本周波数コンポーネントを抑制するためのものであり、
前記第2の信号コンバイナは、前記出力Q信号を生成する前に前記第3および第4のPWM信号の基本周波数コンポーネントを抑制するためのものである、
C1に記載のQAM送信機。
[C4]
前記第1の信号コンバイナは、前記第1のPWM信号から前記第2のPWM信号を減算することによって前記出力I信号から奇数次高調波を抑制するためのものであり、
前記第2の信号コンバイナは、前記第3のPWM信号から前記第4のPWM信号を減算することによって前記出力Q信号から奇数次高調波を抑制するためのものである、
C1に記載のQAM送信機。
[C5]
前記出力I信号は、前記第1のPWM信号の二次高調波であり、前記出力Q信号は、前記第3のPWM信号の二次高調波であり、前記QAM出力信号の周波数は、前記第1および第2のクロック信号の周波数のおよそ二倍に等しい、C1に記載のQAM送信機。
[C6]
前記出力I信号は、前記第1のPWM信号の四次高調波であり、前記出力Q信号は、前記第3のPWM信号の四次高調波であり、前記QAM出力信号の周波数は、前記第1および第2のクロック信号の周波数のおよそ四倍に等しい、C1に記載のQAM送信機。
[C7]
前記第1、第2、第3、および第4の回路は、それぞれデューティサイクルコントローラを備える、C1に記載のQAM送信機。
[C8]
前記第1の信号コンバイナと、前記第2の信号コンバイナと、前記合計ノードは共に、電力コンバイナを備える、C1に記載のQAM送信機。
[C9]
前記第1のPWM信号を増幅するために、前記第1の回路と前記第1の信号コンバイナとの間に結合された、第1のCMOSドライバ回路と、
前記第2のPWM信号を増幅するために、前記第2の回路と前記第1の信号コンバイナとの間に結合された、第2のCMOSドライバ回路と、前記第1および第2のCMOSドライバ回路は、スイッチトモード増幅器として動作するためのものである、
をさらに備える、C1に記載のQAM送信機。
[C10]
前記QAM出力信号の周波数は、前記第1および第2のCMOSドライバ回路のスイッチング周波数の偶数の整数の倍数である、C9に記載のQAM送信機。
[C11]
通信デバイスであって、
同相(I)信号と直交(Q)信号を生成するためのベースバンド回路と、
1つまたは複数のプロセッサと、
前記1つまたは複数のプロセッサによって実行されたときに、前記通信デバイスに、
前記I信号と第1のクロック信号の比較に応答して、第1のパルス幅変調された(PWM)信号を生成することと、
反転されたI信号と前記第1のクロック信号の比較に応答して、第2のPWM信号を生成することと、
前記Q信号と第2のクロック信号の比較に応答して、第3のPWM信号を生成することと、
反転されたQ信号と前記第2のクロック信号の比較に応答して、第4のPWM信号を生成することと、
前記第1および第2のPWM信号のうちの1つまたは複数の偶数次高調波に応答して出力I信号を生成することと、
前記第3および第4のPWM信号のうちの1つまたは複数の偶数次高調波に応答して出力Q信号を生成することと、
前記出力I信号および前記出力Q信号を合計することに応答してQAM出力信号を生成することと
を行わせる命令を記憶するメモリと
を備える、通信デバイス。
[C12]
前記QAM出力信号の周波数は、前記第1のクロック信号の周波数をN倍した数とおよそ等しくなり、ここで、Nは2以上の偶数の整数である、C11に記載の通信デバイス。
[C13]
前記出力I信号を生成するための前記命令の実行は、前記通信デバイスに、前記出力I信号を生成する前に、前記第1および第2のPWM信号の基本周波数コンポーネントを抑制させ、
前記出力Q信号を生成するための前記命令の実行は、前記通信デバイスに、前記出力Q信号を生成する前に、前記第3および第4のPWM信号の基本周波数コンポーネントを抑制させる、
C11に記載の通信デバイス。
[C14]
前記命令の実行は、前記通信デバイスに、
前記第1のPWM信号から前記第2のPWM信号を減算することによって前記出力I信号から奇数次高調波を抑制することと、
前記第3のPWM信号から前記第4のPWM信号を減算することによって前記出力Q信号から奇数次高調波を抑制することと
を行わせる、C11に記載の通信デバイス。
[C15]
前記出力I信号は、前記第1のPWM信号の二次高調波であり、前記出力Q信号は、前記第3のPWM信号の二次高調波であり、前記QAM出力信号の周波数は、前記第1および第2のクロック信号の周波数のおよそ二倍に等しい、C11に記載の通信デバイス。
[C16]
前記出力I信号は、前記第1のPWM信号の四次高調波であり、前記出力Q信号は、前記第3のPWM信号の四次高調波であり、前記QAM出力信号の周波数は、前記第1および第2のクロック信号の周波数のおよそ四倍に等しい、C11に記載の通信デバイス。
[C17]
同相(I)信号および直交(Q)信号に応答して、直交振幅変調(QAM)出力信号を生成するための方法であって、前記方法は、
前記I信号と第1のクロック信号の比較に応答して、第1のパルス幅変調された(PWM)信号を生成することと、
反転されたI信号と前記第1のクロック信号の比較に応答して、第2のPWM信号を生成することと、
前記Q信号と第2のクロック信号の比較に応答して、第3のPWM信号を生成することと、
反転されたQ信号と前記第2のクロック信号の比較に応答して、第4のPWM信号を生成することと、
前記第1および第2のPWM信号のうちの1つまたは複数の偶数次高調波に応答して出力I信号を生成することと、
前記第3および第4のPWM信号のうちの1つまたは複数の偶数次高調波に応答して出力Q信号を生成することと、
前記出力I信号および前記出力Q信号を合計することに応答してQAM出力信号を生成することと
を備える、方法。
[C18]
前記QAM出力信号の周波数は、前記第1のクロック信号の周波数をN倍した数とおよそ等しくなり、ここで、Nは2以上の偶数の整数である、C17に記載の方法。
[C19]
前記出力I信号を生成する前に前記第1および第2のPWM信号の基本周波数コンポーネントを抑制することと、
前記出力Q信号を生成する前に前記第3および第4のPWM信号の基本周波数コンポーネントを抑制することと
をさらに備える、C17に記載の方法。
[C20]
前記第1のPWM信号から前記第2のPWM信号を減算することによって前記出力I信号から奇数次高調波を抑制することと、
前記第3のPWM信号から前記第4のPWM信号を減算することによって前記出力Q信号から奇数次高調波を抑制することと
をさらに備える、C17に記載の方法。
[C21]
前記出力I信号は、前記第1のPWM信号の二次高調波であり、前記出力Q信号は、前記第3のPWM信号の二次高調波であり、前記QAM出力信号の周波数は、前記第1および第2のクロック信号の周波数のおよそ二倍に等しい、C17に記載の方法。
[C22]
前記出力I信号は、前記第1のPWM信号の四次高調波であり、前記出力Q信号は、前記第3のPWM信号の四次高調波であり、前記QAM出力信号の周波数は、前記第1および第2のクロック信号の周波数のおよそ四倍に等しい、C17に記載の方法。
[C23]
直交振幅変調(QAM)送信機であって、
同相(I)信号と第1のクロック信号の比較に応答して、第1のパルス幅変調された(PWM)信号を生成するための手段と、
反転されたI信号と前記第1のクロック信号の比較に応答して、第2のPWM信号を生成するための手段と、
直交(Q)信号と第2のクロック信号の比較に応答して、第3のPWM信号を生成するための手段と、
反転されたQ信号と前記第2のクロック信号の比較に応答して、第4のPWM信号を生成するための手段と、
前記第1および第2のPWM信号のうちの1つまたは複数の偶数次高調波に応答して出力I信号を生成するための手段と、
前記第3および第4のPWM信号のうちの1つまたは複数の偶数次高調波に応答して出力Q信号を生成するための手段と、
前記出力I信号および前記出力Q信号を合計することに応答してQAM出力信号を生成するための手段と
を備える、QAM送信機。
[C24]
前記QAM出力信号の周波数は、前記第1のクロック信号の周波数をN倍した数とおよそ等しくなり、ここで、Nは2以上の偶数の整数である、C23に記載の送信機。
[C25]
前記出力I信号を生成する前に前記第1および第2のPWM信号の基本周波数コンポーネントを抑制するための手段と、
前記出力Q信号を生成する前に前記第3および第4のPWM信号の基本周波数コンポーネントを抑制するための手段と
をさらに備える、C23に記載の送信機。
[C26]
前記第1のPWM信号から前記第2のPWM信号を減算することによって前記出力I信号から奇数次高調波を抑制するための手段と、
前記第3のPWM信号から前記第4のPWM信号を減算することによって前記出力Q信号から奇数次高調波を抑制するための手段と
をさらに備える、C23に記載の送信機。
[C27]
前記出力I信号は、前記第1のPWM信号の二次高調波であり、前記出力Q信号は、前記第3のPWM信号の二次高調波であり、前記QAM出力信号の周波数は、前記第1および第2のクロック信号の周波数のおよそ二倍に等しい、C23に記載の送信機。
[C28]
前記出力I信号は、前記第1のPWM信号の四次高調波であり、前記出力Q信号は、前記第3のPWM信号の四次高調波であり、前記QAM出力信号の周波数は、前記第1および第2のクロック信号の周波数のおよそ四倍に等しい、C23に記載の送信機。
Claims (28)
- 直交振幅変調(QAM)送信機であって、
同相(I)信号と直交(Q)信号を生成するためのベースバンド回路と、
第1のパルス幅変調された(PWM)信号を生成するために、前記I信号および第1のクロック信号を受信するための入力を有する、第1の回路と、
第2のPWM信号を生成するために、反転されたI信号および前記第1のクロック信号を受信するための入力を有する、第2の回路と、
第3のPWM信号を生成するために、前記Q信号および第2のクロック信号を受信するための入力を有する、第3の回路と、
第4のPWM信号を生成するために、反転されたQ信号および前記第2のクロック信号を受信するための入力を有する、第4の回路と、
前記第1および第2のPWM信号のうちの1つまたは複数の偶数次高調波に応答して出力I信号を生成するために、前記第1および第2の回路に結合される、第1の信号コンバイナと、
前記第3および第4のPWM信号のうちの1つまたは複数の偶数次高調波に応答して出力Q信号を生成するために、前記第3および第4の回路に結合される、第2の信号コンバイナと、
前記出力I信号および前記出力Q信号を合計することに応答してQAM出力信号を生成するための合計ノードと
を備える、QAM送信機。 - 前記QAM出力信号の周波数は、前記第1のクロック信号の周波数をN倍した数とおよそ等しくなり、ここで、Nは2以上の偶数の整数である、請求項1に記載のQAM送信機。
- 前記第1の信号コンバイナは、前記出力I信号を生成する前に前記第1および第2のPWM信号の基本周波数コンポーネントを抑制するためのものであり、
前記第2の信号コンバイナは、前記出力Q信号を生成する前に前記第3および第4のPWM信号の基本周波数コンポーネントを抑制するためのものである、
請求項1に記載のQAM送信機。 - 前記第1の信号コンバイナは、前記第1のPWM信号から前記第2のPWM信号を減算することによって前記出力I信号から奇数次高調波を抑制するためのものであり、
前記第2の信号コンバイナは、前記第3のPWM信号から前記第4のPWM信号を減算することによって前記出力Q信号から奇数次高調波を抑制するためのものである、
請求項1に記載のQAM送信機。 - 前記出力I信号は、前記第1のPWM信号の二次高調波であり、前記出力Q信号は、前記第3のPWM信号の二次高調波であり、前記QAM出力信号の周波数は、前記第1および第2のクロック信号の周波数のおよそ二倍に等しい、請求項1に記載のQAM送信機。
- 前記出力I信号は、前記第1のPWM信号の四次高調波であり、前記出力Q信号は、前記第3のPWM信号の四次高調波であり、前記QAM出力信号の周波数は、前記第1および第2のクロック信号の周波数のおよそ四倍に等しい、請求項1に記載のQAM送信機。
- 前記第1、第2、第3、および第4の回路は、それぞれデューティサイクルコントローラを備える、請求項1に記載のQAM送信機。
- 前記第1の信号コンバイナと、前記第2の信号コンバイナと、前記合計ノードは共に、電力コンバイナを備える、請求項1に記載のQAM送信機。
- 前記第1のPWM信号を増幅するために、前記第1の回路と前記第1の信号コンバイナとの間に結合された、第1のCMOSドライバ回路と、
前記第2のPWM信号を増幅するために、前記第2の回路と前記第1の信号コンバイナとの間に結合された、第2のCMOSドライバ回路と、前記第1および第2のCMOSドライバ回路は、スイッチトモード増幅器として動作するためのものである、
をさらに備える、請求項1に記載のQAM送信機。 - 前記QAM出力信号の周波数は、前記第1および第2のCMOSドライバ回路のスイッチング周波数の偶数の整数の倍数である、請求項9に記載のQAM送信機。
- 通信デバイスであって、
同相(I)信号と直交(Q)信号を生成するためのベースバンド回路と、
1つまたは複数のプロセッサと、
前記1つまたは複数のプロセッサによって実行されたときに、前記通信デバイスに、
前記I信号と第1のクロック信号の比較に応答して、第1のパルス幅変調された(PWM)信号を生成することと、
反転されたI信号と前記第1のクロック信号の比較に応答して、第2のPWM信号を生成することと、
前記Q信号と第2のクロック信号の比較に応答して、第3のPWM信号を生成することと、
反転されたQ信号と前記第2のクロック信号の比較に応答して、第4のPWM信号を生成することと、
前記第1および第2のPWM信号のうちの1つまたは複数の偶数次高調波に応答して出力I信号を生成することと、
前記第3および第4のPWM信号のうちの1つまたは複数の偶数次高調波に応答して出力Q信号を生成することと、
前記出力I信号および前記出力Q信号を合計することに応答してQAM出力信号を生成することと
を行わせる命令を記憶するメモリと
を備える、通信デバイス。 - 前記QAM出力信号の周波数は、前記第1のクロック信号の周波数をN倍した数とおよそ等しくなり、ここで、Nは2以上の偶数の整数である、請求項11に記載の通信デバイス。
- 前記出力I信号を生成するための前記命令の実行は、前記通信デバイスに、前記出力I信号を生成する前に、前記第1および第2のPWM信号の基本周波数コンポーネントを抑制させ、
前記出力Q信号を生成するための前記命令の実行は、前記通信デバイスに、前記出力Q信号を生成する前に、前記第3および第4のPWM信号の基本周波数コンポーネントを抑制させる、
請求項11に記載の通信デバイス。 - 前記命令の実行は、前記通信デバイスに、
前記第1のPWM信号から前記第2のPWM信号を減算することによって前記出力I信号から奇数次高調波を抑制することと、
前記第3のPWM信号から前記第4のPWM信号を減算することによって前記出力Q信号から奇数次高調波を抑制することと
を行わせる、請求項11に記載の通信デバイス。 - 前記出力I信号は、前記第1のPWM信号の二次高調波であり、前記出力Q信号は、前記第3のPWM信号の二次高調波であり、前記QAM出力信号の周波数は、前記第1および第2のクロック信号の周波数のおよそ二倍に等しい、請求項11に記載の通信デバイス。
- 前記出力I信号は、前記第1のPWM信号の四次高調波であり、前記出力Q信号は、前記第3のPWM信号の四次高調波であり、前記QAM出力信号の周波数は、前記第1および第2のクロック信号の周波数のおよそ四倍に等しい、請求項11に記載の通信デバイス。
- 同相(I)信号および直交(Q)信号に応答して、直交振幅変調(QAM)出力信号を生成するための方法であって、前記方法は、
前記I信号と第1のクロック信号の比較に応答して、第1のパルス幅変調された(PWM)信号を生成することと、
反転されたI信号と前記第1のクロック信号の比較に応答して、第2のPWM信号を生成することと、
前記Q信号と第2のクロック信号の比較に応答して、第3のPWM信号を生成することと、
反転されたQ信号と前記第2のクロック信号の比較に応答して、第4のPWM信号を生成することと、
前記第1および第2のPWM信号のうちの1つまたは複数の偶数次高調波に応答して出力I信号を生成することと、
前記第3および第4のPWM信号のうちの1つまたは複数の偶数次高調波に応答して出力Q信号を生成することと、
前記出力I信号および前記出力Q信号を合計することに応答してQAM出力信号を生成することと
を備える、方法。 - 前記QAM出力信号の周波数は、前記第1のクロック信号の周波数をN倍した数とおよそ等しくなり、ここで、Nは2以上の偶数の整数である、請求項17に記載の方法。
- 前記出力I信号を生成する前に前記第1および第2のPWM信号の基本周波数コンポーネントを抑制することと、
前記出力Q信号を生成する前に前記第3および第4のPWM信号の基本周波数コンポーネントを抑制することと
をさらに備える、請求項17に記載の方法。 - 前記第1のPWM信号から前記第2のPWM信号を減算することによって前記出力I信号から奇数次高調波を抑制することと、
前記第3のPWM信号から前記第4のPWM信号を減算することによって前記出力Q信号から奇数次高調波を抑制することと
をさらに備える、請求項17に記載の方法。 - 前記出力I信号は、前記第1のPWM信号の二次高調波であり、前記出力Q信号は、前記第3のPWM信号の二次高調波であり、前記QAM出力信号の周波数は、前記第1および第2のクロック信号の周波数のおよそ二倍に等しい、請求項17に記載の方法。
- 前記出力I信号は、前記第1のPWM信号の四次高調波であり、前記出力Q信号は、前記第3のPWM信号の四次高調波であり、前記QAM出力信号の周波数は、前記第1および第2のクロック信号の周波数のおよそ四倍に等しい、請求項17に記載の方法。
- 直交振幅変調(QAM)送信機であって、
同相(I)信号と第1のクロック信号の比較に応答して、第1のパルス幅変調された(PWM)信号を生成するための手段と、
反転されたI信号と前記第1のクロック信号の比較に応答して、第2のPWM信号を生成するための手段と、
直交(Q)信号と第2のクロック信号の比較に応答して、第3のPWM信号を生成するための手段と、
反転されたQ信号と前記第2のクロック信号の比較に応答して、第4のPWM信号を生成するための手段と、
前記第1および第2のPWM信号のうちの1つまたは複数の偶数次高調波に応答して出力I信号を生成するための手段と、
前記第3および第4のPWM信号のうちの1つまたは複数の偶数次高調波に応答して出力Q信号を生成するための手段と、
前記出力I信号および前記出力Q信号を合計することに応答してQAM出力信号を生成するための手段と
を備える、QAM送信機。 - 前記QAM出力信号の周波数は、前記第1のクロック信号の周波数をN倍した数とおよそ等しくなり、ここで、Nは2以上の偶数の整数である、請求項23に記載の送信機。
- 前記出力I信号を生成する前に前記第1および第2のPWM信号の基本周波数コンポーネントを抑制するための手段と、
前記出力Q信号を生成する前に前記第3および第4のPWM信号の基本周波数コンポーネントを抑制するための手段と
をさらに備える、請求項23に記載の送信機。 - 前記第1のPWM信号から前記第2のPWM信号を減算することによって前記出力I信号から奇数次高調波を抑制するための手段と、
前記第3のPWM信号から前記第4のPWM信号を減算することによって前記出力Q信号から奇数次高調波を抑制するための手段と
をさらに備える、請求項23に記載の送信機。 - 前記出力I信号は、前記第1のPWM信号の二次高調波であり、前記出力Q信号は、前記第3のPWM信号の二次高調波であり、前記QAM出力信号の周波数は、前記第1および第2のクロック信号の周波数のおよそ二倍に等しい、請求項23に記載の送信機。
- 前記出力I信号は、前記第1のPWM信号の四次高調波であり、前記出力Q信号は、前記第3のPWM信号の四次高調波であり、前記QAM出力信号の周波数は、前記第1および第2のクロック信号の周波数のおよそ四倍に等しい、請求項23に記載の送信機。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/025,602 US9014300B2 (en) | 2013-09-12 | 2013-09-12 | Switched-mode high-linearity transmitter using pulse width modulation |
US14/025,602 | 2013-09-12 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016529435A Division JP6258488B2 (ja) | 2013-09-12 | 2014-09-11 | パルス幅変調を使用したスイッチトモード高線形性送信機 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017225147A true JP2017225147A (ja) | 2017-12-21 |
Family
ID=51703380
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016529435A Expired - Fee Related JP6258488B2 (ja) | 2013-09-12 | 2014-09-11 | パルス幅変調を使用したスイッチトモード高線形性送信機 |
JP2017146706A Pending JP2017225147A (ja) | 2013-09-12 | 2017-07-28 | パルス幅変調を使用したスイッチトモード高線形性送信機 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016529435A Expired - Fee Related JP6258488B2 (ja) | 2013-09-12 | 2014-09-11 | パルス幅変調を使用したスイッチトモード高線形性送信機 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9014300B2 (ja) |
EP (1) | EP3044920A1 (ja) |
JP (2) | JP6258488B2 (ja) |
KR (1) | KR101687306B1 (ja) |
CN (1) | CN105556910B (ja) |
WO (1) | WO2015038823A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017057164A1 (ja) * | 2015-10-01 | 2017-04-06 | 日本電気株式会社 | デジタル送信機 |
EP3211800B1 (en) * | 2016-02-25 | 2019-10-16 | Huawei Technologies Co., Ltd. | Signal processing arrangement for a transmitter |
CN107733403B (zh) * | 2017-10-26 | 2021-05-11 | 中国人民解放军国防科技大学第六十三研究所 | 一种特定谐波消除多电平射频脉宽调制方法及调制器 |
TWI677192B (zh) * | 2018-11-05 | 2019-11-11 | 瑞昱半導體股份有限公司 | 諧波補償裝置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070103230A1 (en) * | 2005-11-10 | 2007-05-10 | Williams Curtis M | Method and system for creating a spectral null in a switching amplifier |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0129210B1 (ko) * | 1989-12-30 | 1998-04-18 | 구자홍 | 원격 트래킹 제어시스템 |
KR100442607B1 (ko) * | 1999-02-04 | 2004-08-02 | 삼성전자주식회사 | 이동통신시스템의 채널확산 장치 및 방법 |
US6605991B2 (en) | 2001-08-30 | 2003-08-12 | Motorola, Inc. | Circuitry for creating a spectral null in a differential output switching amplifier and method therefor |
US7327803B2 (en) | 2004-10-22 | 2008-02-05 | Parkervision, Inc. | Systems and methods for vector power amplification |
DE102004060698B3 (de) * | 2004-12-16 | 2006-06-14 | Infineon Technologies Ag | Polarmodulator und Verfahren zur Modulation eines Signals |
JP4455647B2 (ja) * | 2005-02-17 | 2010-04-21 | ローム株式会社 | オーディオ信号増幅回路およびそれを用いた電子機器 |
JP4481212B2 (ja) * | 2005-04-20 | 2010-06-16 | 旭化成エレクトロニクス株式会社 | デジタルスイッチングアンプ |
US8145155B2 (en) * | 2005-09-06 | 2012-03-27 | Mediatek, Inc. | Passive mixer and high Q RF filter using a passive mixer |
WO2007083281A1 (en) | 2006-01-23 | 2007-07-26 | Nxp B.V. | Cartesian modulation system via multi-level pulse width modulation |
JP4940292B2 (ja) | 2006-03-13 | 2012-05-30 | インターデイジタル テクノロジー コーポレーション | デジタル送信機 |
FR2915722B1 (fr) * | 2007-05-03 | 2009-08-28 | Renault Sas | "dispositif et procede de commande d'un circuit de derivation de puissance, vehicule hybride l'ayant" |
US8098726B2 (en) * | 2007-07-27 | 2012-01-17 | Intel Corporation | Subranging for a pulse position and pulse width modulation based transmitter |
US20090036064A1 (en) * | 2007-07-31 | 2009-02-05 | Ashoke Ravi | Digital integrated transmitter based on four-path phase modulation |
US7773669B2 (en) * | 2007-08-10 | 2010-08-10 | Intel Corporation | Cascaded phase pulse position and pulse width modulation based digital transmitter |
US8179957B2 (en) * | 2007-12-11 | 2012-05-15 | Telefonaktiebolaget L M Ericsson (Publ) | Quadrature pulse-width modulation methods and apparatus |
US7760041B2 (en) * | 2007-12-11 | 2010-07-20 | Telefonaktiebolaget L M Ericsson (Publ) | Pulse-width modulator methods and apparatus |
US8077803B2 (en) * | 2008-03-27 | 2011-12-13 | Freescale Semiconductor, Inc. | Quarter duty cycle pulse generator for interleaved switching mixer |
US7957712B2 (en) * | 2008-06-16 | 2011-06-07 | Telefonaktiebolaget Lm Ericsson (Publ) | Double-LINC switched-mode transmitter |
US8335250B2 (en) * | 2008-09-02 | 2012-12-18 | Infineon Technologies Ag | Multi-level pulse width modulation power amplifier method and apparatus |
CN102210096B (zh) * | 2008-11-10 | 2014-09-10 | Nxp股份有限公司 | 异相和pwm功率放大器的可变占空比产生 |
EP2333950B1 (en) * | 2009-11-30 | 2016-06-29 | Technische Universiteit Delft | Digital power amplifier with I/Q combination |
US8989685B2 (en) * | 2010-04-20 | 2015-03-24 | Rf Micro Devices, Inc. | Look-up table based configuration of multi-mode multi-band radio frequency power amplifier circuitry |
KR101288052B1 (ko) * | 2011-11-11 | 2013-07-22 | 건국대학교 산학협력단 | 클래스 에스 송신기용 전치 왜곡장치 및 방법 |
US8831085B2 (en) | 2011-12-15 | 2014-09-09 | Texas Instruments Incorporated | Digital time-interleaved RF-PWM transmitter |
-
2013
- 2013-09-12 US US14/025,602 patent/US9014300B2/en not_active Expired - Fee Related
-
2014
- 2014-09-11 KR KR1020167009301A patent/KR101687306B1/ko active IP Right Grant
- 2014-09-11 EP EP14784132.4A patent/EP3044920A1/en not_active Withdrawn
- 2014-09-11 CN CN201480050604.5A patent/CN105556910B/zh not_active Expired - Fee Related
- 2014-09-11 WO PCT/US2014/055259 patent/WO2015038823A1/en active Application Filing
- 2014-09-11 JP JP2016529435A patent/JP6258488B2/ja not_active Expired - Fee Related
-
2017
- 2017-07-28 JP JP2017146706A patent/JP2017225147A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070103230A1 (en) * | 2005-11-10 | 2007-05-10 | Williams Curtis M | Method and system for creating a spectral null in a switching amplifier |
Also Published As
Publication number | Publication date |
---|---|
WO2015038823A1 (en) | 2015-03-19 |
CN105556910B (zh) | 2017-04-26 |
KR20160044055A (ko) | 2016-04-22 |
EP3044920A1 (en) | 2016-07-20 |
CN105556910A (zh) | 2016-05-04 |
KR101687306B1 (ko) | 2016-12-16 |
US9014300B2 (en) | 2015-04-21 |
JP2016535955A (ja) | 2016-11-17 |
US20150071338A1 (en) | 2015-03-12 |
JP6258488B2 (ja) | 2018-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017225147A (ja) | パルス幅変調を使用したスイッチトモード高線形性送信機 | |
US8971398B2 (en) | System and method for generating a radio frequency pulse-width modulated signal | |
JP6344394B2 (ja) | 送信機及びその制御方法 | |
Ye et al. | A digitally modulated 2.4 GHz WLAN transmitter with integrated phase path and dynamic load modulation in 65nm CMOS | |
KR101922108B1 (ko) | 병렬 구조의 디지털 무선 송신기 및 이를 포함하는 무선 통신 시스템 | |
JP5022792B2 (ja) | Dcdcコンバータユニット、電力増幅器、及び基地局装置 | |
JP2017529023A (ja) | マルチ帯域信号を生成するシステム及び方法 | |
US9172392B2 (en) | Transmitter noise shaping | |
TW200807979A (en) | Multilevel LINC transmitter | |
WO2016138880A1 (zh) | 一种多频段信号处理方法及设备 | |
JP2009171460A (ja) | 通信装置、発振器、並びに周波数シンセサイザ | |
US20160218900A1 (en) | High Efficiency Transmitter Architectures for a Localized Single-Carrier Frequency Division Multiple Access Transceiver | |
US20140307825A1 (en) | Digital polar modulator for a switch mode rf power amplifier | |
JP6665100B2 (ja) | 差動遅延されたクロックによる変調 | |
JP2009232425A (ja) | 送信機 | |
JP5584180B2 (ja) | 直接rf変調送信器のサンプリングクロック周波数設定方法 | |
Arian et al. | High dynamic range pseudo–two‐level digital pulse‐width modulation for power‐efficient RF transmitters | |
US10686476B1 (en) | Digital RF-DAC | |
US9319076B2 (en) | Modulation method for improving signal conversion gain and high-gain modulator thereof | |
WO2020242757A1 (en) | Limiter for transmitters | |
KR20100054404A (ko) | 이동통신 시스템의 디지털 송신 장치 및 방법 | |
KR20100006903A (ko) | 무선 통신 시스템에서 신호를 전력 증폭하는 장치 및 방법 | |
KR20130036697A (ko) | 디지털-rf 변환기의 신호 입력 장치 | |
KR20120031763A (ko) | 직교 주파수 분할 변조 모듈 및 상기 직교 주파수 분할 변조 모듈을 사용하는 uwb 송신기. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180925 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190528 |