JP2017208433A - Lead frame manufacturing method and lead frame - Google Patents
Lead frame manufacturing method and lead frame Download PDFInfo
- Publication number
- JP2017208433A JP2017208433A JP2016099373A JP2016099373A JP2017208433A JP 2017208433 A JP2017208433 A JP 2017208433A JP 2016099373 A JP2016099373 A JP 2016099373A JP 2016099373 A JP2016099373 A JP 2016099373A JP 2017208433 A JP2017208433 A JP 2017208433A
- Authority
- JP
- Japan
- Prior art keywords
- region
- lead frame
- die pad
- solder
- polishing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 229910000679 solder Inorganic materials 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 51
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 238000011282 treatment Methods 0.000 claims abstract description 18
- 238000005498 polishing Methods 0.000 claims abstract description 17
- 238000007517 polishing process Methods 0.000 claims description 14
- 238000005554 pickling Methods 0.000 claims description 12
- 230000003746 surface roughness Effects 0.000 claims description 5
- 238000011156 evaluation Methods 0.000 claims description 3
- 238000007598 dipping method Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 6
- 238000007788 roughening Methods 0.000 abstract description 5
- 238000007747 plating Methods 0.000 description 26
- 230000000873 masking effect Effects 0.000 description 14
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000003064 anti-oxidating effect Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000009736 wetting Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- QRUDEWIWKLJBPS-UHFFFAOYSA-N benzotriazole Chemical compound C1=CC=C2N[N][N]C2=C1 QRUDEWIWKLJBPS-UHFFFAOYSA-N 0.000 description 1
- 239000012964 benzotriazole Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
本発明は、リードフレームの製造方法、およびリードフレームに関する。 The present invention relates to a lead frame manufacturing method and a lead frame.
一般に、半導体装置の製造に用いられるリードフレームには、半導体素子（半導体チップ）を搭載するためのダイパッドが形成されている。また、リードフレームを用いた半導体装置の製造工程では、ダイパッドに半導体素子を搭載する際に、ダイパッドの主表面に所定量の半田を供給し、その上に半導体素子を載置して半田を溶融することにより、半導体素子をダイパッドに固定している。 Generally, a die frame for mounting a semiconductor element (semiconductor chip) is formed on a lead frame used for manufacturing a semiconductor device. In the manufacturing process of a semiconductor device using a lead frame, when mounting a semiconductor element on a die pad, a predetermined amount of solder is supplied to the main surface of the die pad, and the semiconductor element is placed on the main surface to melt the solder. By doing so, the semiconductor element is fixed to the die pad.
このような半導体装置の製造工程では、ダイパッドの主表面における半田の濡れ性が、半導体装置の組立性や信頼性などに影響を与えることが知られている。すなわち、半田の濡れ性が高すぎる場合は、溶融した半田がダイパッドの素子搭載領域に留まらずにダイパッドの周囲や側面まで流れやすくなる。その結果、ダイパッド周辺への半田の飛び散り等によって組立性が悪化するおそれがある。また、半導体素子とダイパッドの間に介在する半田の厚みが薄くなり、半導体装置の信頼性が低下するおそれもある。 In such a semiconductor device manufacturing process, it is known that the wettability of solder on the main surface of the die pad affects the assemblability and reliability of the semiconductor device. That is, when the solder wettability is too high, the molten solder does not stay in the element mounting area of the die pad, but easily flows to the periphery and side surfaces of the die pad. As a result, the assemblability may deteriorate due to the scattering of solder around the die pad. In addition, the thickness of the solder interposed between the semiconductor element and the die pad is reduced, which may reduce the reliability of the semiconductor device.
これに対して、半田の濡れ性が低すぎる場合は、溶融した半田がダイパッドの主表面でスムーズに濡れ広がらず、半田の濡れ不良が発生するおそれがある。また、ダイパッドの主表面にめっき処理を施すことで半田の濡れ性を改善することも可能であるが、半田の濡れ性が過剰に高くならないようにめっき処理することは非常に難しかった。 On the other hand, when the wettability of the solder is too low, the molten solder does not spread smoothly on the main surface of the die pad, and there is a possibility that poor solder wettability may occur. Although it is possible to improve solder wettability by plating the main surface of the die pad, it has been very difficult to perform plating so that the solder wettability does not become excessively high.
特許文献１には、半導体素子が搭載される搭載領域と、搭載領域を帯状に囲む半田流出防止用の半田流出防止領域とを含む金属製のダイパッドを備えるリードフレームにおいて、半田流出防止領域を搭載領域に対して粗面化する（算術平均粗さでＲａ＝０．３μｍ〜０．６μｍとする）ことが記載されている。 In Patent Document 1, a solder outflow prevention region is mounted in a lead frame including a metal die pad including a mounting region where a semiconductor element is mounted and a solder outflow prevention region for preventing solder outflow surrounding the mounting region in a band shape. It is described that the surface is roughened (arithmetic mean roughness Ra = 0.3 μm to 0.6 μm).
また、特許文献２には、半田により半導体チップを接合する板状のダイパッドを備えるリードフレームにおいて、ダイパッドの平坦な上面のうち半導体チップの配置領域に該上面から窪んで半田を収容する凹部を形成することが記載されている。
Further, in
本発明は、ダイパッドの表面を部分的にエッチングで粗面化しなくても、ダイパッド表面の半田の濡れ性を部分的に低下させることができるリードフレームの製造方法、および該製造方法によって得られるリードフレームを提供することにある。 The present invention provides a lead frame manufacturing method capable of partially reducing the solder wettability of the die pad surface without partially roughening the die pad surface by etching, and leads obtained by the manufacturing method. To provide a frame.
（第１の態様）
本発明の第１の態様は、
半導体素子が搭載される第１領域と、前記第１領域に隣接する第２領域とを一方の主表面に有するダイパッドを備えるリードフレームの製造方法であって、
前記第２領域の表面が前記第１領域の表面に比べてインクの拡散性が相対的に高くなるように所定の処理を行う工程を有し、
前記所定の処理は、前記第２領域の表面を研磨する研磨処理を少なくとも含む
リードフレームの製造方法である。
（第２の態様）
本発明の第２の態様は、
半導体素子が搭載される第１領域と、前記第１領域に隣接する第２領域とを一方の主表面に有するダイパッドを備えるリードフレームであって、
前記第２領域の表面は、前記第１領域の表面よりもインクの拡散性が高い
リードフレームである。
(First aspect)
The first aspect of the present invention is:
A manufacturing method of a lead frame including a die pad having a first region on which a semiconductor element is mounted and a second region adjacent to the first region on one main surface,
Performing a predetermined process so that the surface of the second region has a relatively high ink diffusibility compared to the surface of the first region;
The predetermined treatment is a lead frame manufacturing method including at least a polishing treatment for polishing the surface of the second region.
(Second aspect)
The second aspect of the present invention is:
A lead frame including a die pad having, on one main surface, a first region on which a semiconductor element is mounted and a second region adjacent to the first region,
The surface of the second region is a lead frame having a higher ink diffusibility than the surface of the first region.
本発明によれば、ダイパッドの表面を部分的にエッチングで粗面化しなくても、ダイパッド表面の半田の濡れ性を部分的に低下させることが可能となる。 According to the present invention, it is possible to partially reduce the wettability of solder on the surface of the die pad without partially roughening the surface of the die pad by etching.
本発明者は、ダイパッドの表面を部分的にエッチングで粗面化しなくても、ダイパッド表面の半田の濡れ性を部分的に低下させる方法はないかという観点で鋭意検討した。そして、ダイパッドの表面に微細な研磨処理を施すと、表面粗さはほとんど変わらないにもかかわらず、半田の濡れ性が低下するという知見を得た。また、本発明者は、ダイパッドの表面に微細な研磨処理を施すと、研磨処理の前後でダイパッド表面のインクの拡散性が大きく変化するという知見を得た。本発明は、このような知見に基づいてなされたものである。 The present inventor has intensively studied from the viewpoint of whether there is a method for partially reducing the wettability of the solder on the surface of the die pad without partially roughening the surface of the die pad by etching. It was also found that when a fine polishing process is applied to the surface of the die pad, the wettability of the solder is lowered although the surface roughness is hardly changed. Further, the present inventor has found that when a fine polishing process is performed on the surface of the die pad, the diffusibility of the ink on the surface of the die pad changes greatly before and after the polishing process. The present invention has been made based on such knowledge.
＜リードフレームの製造方法＞
まず、リードフレーム素材としては、好ましくは、銅または銅合金からなる板状の金属条を用いることができる。また、リードフレーム素材としては、その厚み寸法が、たとえば０．０８ｍｍ以上３．０ｍｍ以下のものを用いることができる。リードフレーム素材には、打ち抜き加工を含むプレス加工によって所定のリードフレームパターンが形成される。リードフレームパターンには、少なくともダイパッドが含まれ、さらには複数のリードが含まれる。
<Lead frame manufacturing method>
First, as the lead frame material, preferably, a plate-shaped metal strip made of copper or a copper alloy can be used. As the lead frame material, one having a thickness dimension of, for example, 0.08 mm or more and 3.0 mm or less can be used. A predetermined lead frame pattern is formed on the lead frame material by press working including punching. The lead frame pattern includes at least a die pad and further includes a plurality of leads.
リードフレームに形成されるダイパッドの形状は、そのダイパッドに搭載される半導体素子の形状に応じて適宜設定または変更が可能である。多くの場合、半導体素子は平面視四角形（長方形、正方形を含む）であることから、これにあわせてダイパッドの形状も平面視四角形となっている。 The shape of the die pad formed on the lead frame can be set or changed as appropriate according to the shape of the semiconductor element mounted on the die pad. In many cases, the semiconductor element is a quadrangle in plan view (including a rectangle and a square), and accordingly, the shape of the die pad is also a quadrangle in plan view.
図１は本発明の実施形態に係るリードフレームが備えるダイパッドの形状例を示すものであって、（Ａ）は平面図、（Ｂ）は側面図である。なお、図１においては、ダイパッド以外のリードフレームの構成要素（リード等）の表記を省略している。 FIG. 1 shows an example of the shape of a die pad included in a lead frame according to an embodiment of the present invention, where (A) is a plan view and (B) is a side view. In FIG. 1, the notation of the components (leads etc.) of the lead frame other than the die pad is omitted.
図示のように、ダイパッド１は、平面視四角形に形成されている。ダイパッド１は、表裏の位置関係で２つの主表面２，３を有している。一方の主表面２は、半導体素子を搭載する予定の素子搭載面となっている。また、ダイパッド１の主表面２には、第１領域５と第２領域６が設けられている。第１領域５と第２領域６は、互いに連続した同一平面を形成している。そして、この同一平面内で第１領域５と第２領域６が隣接して区分されている。
As shown in the figure, the die pad 1 is formed in a square shape in plan view. The die pad 1 has two
第１領域５は、図示しない半導体素子が搭載される領域である。第１領域５は、半導体素子の裏面の形状にあわせて平面視四角形に形成されている。第１領域５の面積は、そこに搭載される半導体素子の裏面の面積と同等か、それよりも若干大きくなっている。 The first region 5 is a region where a semiconductor element (not shown) is mounted. The first region 5 is formed in a square shape in plan view in accordance with the shape of the back surface of the semiconductor element. The area of the first region 5 is equal to or slightly larger than the area of the back surface of the semiconductor element mounted thereon.
第２領域６は、半導体素子が搭載されない領域である。第２領域６は、平面視四角形をなす環状の領域となっている。第２領域６は、第１領域５を全周にわたって囲むように形成されている。そして、第２領域６の内縁と第１領域５の外縁が、これら２つの領域の境界線上で接している。 The second region 6 is a region where no semiconductor element is mounted. The second region 6 is an annular region that forms a quadrilateral plan view. The second region 6 is formed so as to surround the first region 5 over the entire circumference. The inner edge of the second region 6 and the outer edge of the first region 5 are in contact with each other on the boundary line between these two regions.
上記構成のダイパッド１を備えるリードフレームは、図２に示すように、めっき前処理工程Ｓ１と、めっき処理工程Ｓ２と、めっき後処理工程Ｓ３を経た後に、最終製品となる。 As shown in FIG. 2, the lead frame including the die pad 1 having the above configuration becomes a final product after undergoing a plating pretreatment step S1, a plating treatment step S2, and a post-plating treatment step S3.
（めっき前処理工程）
めっき前処理工程Ｓ１では、被めっき物となるリードフレームに対して、主に３つの処理Ｓ１１〜Ｓ１３を順に施す。第１の処理Ｓ１１は、リードフレームの表面における半田の濡れ性を高める処理である。第２の処理Ｓ１２は、第１の処理Ｓ１１を終えたリードフレームの表面を部分的にマスキングする処理である。第３の処理Ｓ１３は、第２の処理Ｓ１２を終えたリードフレームの表面を部分的に研磨する処理である。
(Plating pretreatment process)
In the plating pretreatment step S1, three treatments S11 to S13 are mainly performed in order on the lead frame to be plated. The first process S11 is a process for improving the wettability of the solder on the surface of the lead frame. The second process S12 is a process of partially masking the surface of the lead frame that has finished the first process S11. The third process S13 is a process of partially polishing the surface of the lead frame that has finished the second process S12.
第１の処理Ｓ１１では、ダイパッド１を含むリードフレームの全面を酸洗する酸洗処理を行う。酸洗処理には、たとえば希硫酸を用いる。これにより、リードフレーム表面の酸化物等を除去することができる。また、第１の処理Ｓ１１では、酸洗処理に加えて脱脂処理を行う。リードフレームに第１の処理Ｓ１１を施すと、ダイパッド１の主表面２を含めて第１の処理Ｓ１１が施された領域は、処理前に比べて半田の濡れ性が高くなる。
In the first process S11, a pickling process is performed in which the entire surface of the lead frame including the die pad 1 is pickled. For the pickling treatment, for example, dilute sulfuric acid is used. Thereby, oxides and the like on the surface of the lead frame can be removed. Moreover, in 1st process S11, in addition to a pickling process, a degreasing process is performed. When the first process S11 is performed on the lead frame, the area where the first process S11 is performed including the
次に、第２の処理Ｓ１２では、ダイパッド１の第１領域５をマスキングする。このマスキングは、たとえば所望の領域にマスキングテープを貼り付けることで行う。マスキングの対象となる領域は、ダイパッド１の第１領域５を含めて半田の濡れ性を良好に維持したい領域である。このため、第１領域５はマスキングテープの貼り付けによって被覆しておく。これに対して、第２領域６は、半田の濡れ性を低下させたい領域である。このため、第２領域６はマスキングテープを貼り付けずに露出させたままにする。 Next, in the second process S12, the first region 5 of the die pad 1 is masked. This masking is performed, for example, by attaching a masking tape to a desired area. The region to be masked is a region where the wettability of the solder is desired to be maintained well including the first region 5 of the die pad 1. For this reason, the first region 5 is covered with a masking tape. On the other hand, the second region 6 is a region where solder wettability is desired to be reduced. For this reason, the second region 6 is left exposed without applying a masking tape.
次に、第３の処理Ｓ１３では、ダイパッド１の主表面２を研磨する。この研磨処理は、第１領域５をマスキングした状態で行う。このため、ダイパッド１の主表面２において実質的に研磨されるのは第２領域６のみである。研磨処理は、化学研磨によって行う。化学研磨は、凹凸形成による粗面化を目的としたエッチングとは異なり、研磨処理前のダイパッド１の主表面２に存在する凹凸のうち凸部のみを選択的に溶解して表面を滑らかにする処理である。化学研磨では、研磨浴にダイパッド１を浸漬させて行う。具体的には、たとえば、メルテックス株式会社製の研磨液（ＡＤ−４８５）を用いた研磨浴（ＡＤ−４８５ ３０〜１２０ｇ／Ｌ、硫酸１〜１０％）に、５〜６０秒の処理時間でダイパッド１を浸漬させる。研磨浴は常温でもよいし、必要に応じて加温してもよい。このような条件で、第２領域６の表面を微細に研磨する。研磨処理を終えたら、リードフレームからマスキングテープを除去（剥離）する。
Next, in the third process S13, the
これにより、ダイパッド１の第２領域６の表面状態が変わる。研磨処理による表面状態の変化は、インクの拡散性の違いで確認することができる。インクの拡散性は、ダイパッド１の表面にインク滴を垂らしたときのインク拡散速度（インク移動速度）によって評価可能な指標である。この評価指標では、インク拡散速度が速いほどインクの拡散性が高く、インク拡散速度が遅いほどインクの拡散性が低いと評価される。 As a result, the surface state of the second region 6 of the die pad 1 changes. The change in the surface state due to the polishing treatment can be confirmed by the difference in ink diffusibility. The ink diffusibility is an index that can be evaluated by the ink diffusion speed (ink movement speed) when an ink droplet is dropped on the surface of the die pad 1. With this evaluation index, it is evaluated that the higher the ink diffusion rate, the higher the ink diffusibility, and the lower the ink diffusion rate, the lower the ink diffusibility.
そこで、マスキングして研磨処理を行わなかった第１領域５の表面と、マスキングせずに研磨処理を行った第２領域６の表面を、それぞれ比較の対象としてインクの拡散性を評価すると、第２領域６のほうがインクの拡散性が格段に高くなる。すなわち、第２領域６にインク滴を垂らすと、その領域が微細に研磨処理されていることでインクが毛細管現象のように第２領域６全体に急速に拡散していく。この現象は、研磨処理を行わなかった第１領域５では見られない現象である。よって、第２領域６は、第１領域５よりもインクの濡れ性が高い領域となる。 Therefore, when the diffusibility of the ink is evaluated by comparing the surface of the first region 5 that has not been subjected to the polishing process by masking and the surface of the second region 6 that has been subjected to the polishing process without masking, respectively, In the two regions 6, the ink diffusibility is significantly higher. That is, when an ink droplet is dropped on the second region 6, the ink is rapidly diffused throughout the second region 6 like a capillary phenomenon because the region is finely polished. This phenomenon is a phenomenon that is not seen in the first region 5 where the polishing process is not performed. Therefore, the second region 6 is a region having higher ink wettability than the first region 5.
これに対して、半田の濡れ性は、第２領域６のほうが第１領域５に比べて低くなる。すなわち、第２領域６は、第１領域５に比べて、インクの拡散性は高くなるが、半田の濡れ性は低くなる。これはインクと半田の粘性の違いによるものと思われる。すなわち、ダイパッド１に半導体素子を搭載するときに使用する半田は、これを加熱して溶融させたとしても、インクに比べるとかなり高い粘性をもつ。 On the other hand, the wettability of the solder is lower in the second region 6 than in the first region 5. That is, the second region 6 has a higher ink diffusibility than the first region 5, but a lower solder wettability. This seems to be due to the difference in viscosity between ink and solder. That is, the solder used when mounting the semiconductor element on the die pad 1 has a considerably higher viscosity than the ink even if it is heated and melted.
（めっき処理工程）
めっき処理工程Ｓ２では、上記めっき前処理工程Ｓ１を終えたリードフレームに対して、めっき処理を施す。具体的には、リードフレームの所定部に、たとえばニッケルめっき、銀めっき等のめっき処理を施す。ただし、第１領域５および第２領域６を含むダイパッド１の主表面２は、めっき処理による被膜の形成によって半田の濡れ性の選択性が低下したり喪失したりしないよう、あらかじめマスキングするなどしてめっき処理の対象から除外する。
(Plating process)
In the plating process S2, a plating process is performed on the lead frame that has undergone the pre-plating process S1. Specifically, a plating process such as nickel plating or silver plating is performed on a predetermined portion of the lead frame. However, the
（めっき後処理工程）
めっき後処理工程Ｓ３では、上記めっき処理工程Ｓ２を終えたリードフレームに対して、酸化防止処理を施す。酸化防止処理は、銅系の材料からなるリードフレームの表面が酸化しないように、たとえばベンゾトリアゾールをリードフレームの表面（全面）に塗布することで行う。これにより、リードフレームの表面が防錆被膜で被覆される。このため、ダイパッド１の主表面２において、第１領域５の半田の濡れ性を良好に維持することができる。
(Post-plating process)
In the post-plating process S3, the lead frame that has undergone the plating process S2 is subjected to an oxidation prevention process. Antioxidation treatment is performed by applying, for example, benzotriazole to the surface (entire surface) of the lead frame so that the surface of the lead frame made of a copper-based material is not oxidized. Thereby, the surface of a lead frame is coat | covered with an antirust coating. For this reason, on the
＜リードフレーム＞
本発明の実施形態に係るリードフレームは、上記製造方法によって得られるものであって、第１領域５と第２領域６とを一方の主表面２に有するダイパッド１を備える。第１領域５は、半導体素子が搭載される領域である。第２領域６は、第１領域５に隣接する領域である。第１領域５の表面と第２領域６の表面は、上記製造方法において第１領域５をマスキングし、その状態で第２領域６を研磨処理したことで、インクの拡散性が大きく異なるものとなっている。具体的には、第１領域５に比べて第２領域６のほうがインクの拡散性が高い領域になっている。
<Lead frame>
A lead frame according to an embodiment of the present invention is obtained by the above manufacturing method, and includes a die pad 1 having a first region 5 and a second region 6 on one
ただし、第１領域５の表面と第２領域６の表面は、表面粗さが実質的に等しい領域となっている。表面粗さが実質的に等しいとは、算術平均粗さ（Ｒａ）、最大高さ（Ｒｙ）、１０点平均粗さ（Ｒｚ）のうち、少なくとも１つの表面粗さの数値の格差が、第１領域５と第２領域６で３０％以下である場合をいう。 However, the surface of the first region 5 and the surface of the second region 6 are regions having substantially the same surface roughness. The surface roughness is substantially equal means that the difference in numerical values of at least one of the surface roughness values of arithmetic average roughness (Ra), maximum height (Ry), and 10-point average roughness (Rz) This is the case where the ratio is 30% or less in the first area 5 and the second area 6.
また、第１領域５の表面と第２領域６の表面は、上記研磨処理の有無により、半田の濡れ性が異なるものとなっている。具体的には、第１領域５に比べて第２領域６のほうが半田の濡れ性が低い領域となっている。また、半田槽浸漬法による半田の濡れ性の評価指標である半田被覆面積率で規定すると、第１領域５の表面の半田被覆面積率は９５％以上であるのが好ましいのに対し、第２領域６の表面の半田被覆面積率は７０％未満であることが好ましい。第１領域５の表面の半田被覆面積率が９５％以上であれば、第１領域５に半田を用いて半導体素子を搭載する際に、半田の濡れ不良の発生を抑制することができる。また、第２領域６の表面の半田被覆面積率が７０％未満であれば、第１領域５に半田を用いて半導体素子を搭載する際に、第１領域５から第２領域６への半田の濡れ広がりを効果的に抑制することができる。 Further, the surface of the first region 5 and the surface of the second region 6 have different solder wettability depending on the presence or absence of the polishing treatment. Specifically, the second region 6 is a region having lower solder wettability than the first region 5. Further, when defined by the solder coverage area ratio, which is an evaluation index of the solder wettability by the solder bath immersion method, the solder coverage area ratio of the surface of the first region 5 is preferably 95% or more, whereas the second It is preferable that the solder coverage area ratio of the surface of the region 6 is less than 70%. If the solder coverage area ratio of the surface of the first region 5 is 95% or more, it is possible to suppress the occurrence of solder wetting failure when a semiconductor element is mounted on the first region 5 using solder. If the solder coverage area ratio of the surface of the second region 6 is less than 70%, the solder from the first region 5 to the second region 6 is mounted when the semiconductor element is mounted on the first region 5 using solder. The spread of wetting can be effectively suppressed.
また、ダイパッド１の主表面２において、第１領域５が非研磨面、第２領域６が研磨面となっていると、各々の領域における表面の光沢度に違いが生じる。具体的には、第２領域６の表面は研磨処理によって若干くすんだ状態になるため、光沢度が低下する。上記インクの拡散性や半田の濡れ性に所望の違いを生じさせるには、第２領域６の表面の光沢度は、第１領域５の表面の光沢度の８５％以下であることが好ましい。
Further, if the first region 5 is a non-polished surface and the second region 6 is a polished surface on the
上記構成のリードフレームを用いて半導体装置を製造する場合は、ダイパッド１の主表面２の第１領域５に所定量の半田を供給し、その上に半導体素子を載置してリフロー等により半田を溶融する。その際、溶融した半田は、ダイパッド１の主表面２に沿って第１領域５全体に濡れ広がる。ただし、第２領域６は、第１領域５に比べて、インクの拡散性が高い反面、半田の濡れ性が低くなっている。このため、ダイパッド１の主表面２では、第１領域５から第２領域６への半田の濡れ広がりが抑制される。
When a semiconductor device is manufactured using the lead frame having the above-described configuration, a predetermined amount of solder is supplied to the first region 5 of the
＜実施形態の効果＞
本発明の実施形態によれば、以下に記述する１つまたは複数の効果が得られる。
<Effect of embodiment>
According to embodiments of the present invention, one or more effects described below can be obtained.
本発明の実施形態においては、第２領域６の表面が第１領域５の表面よりもインクの拡散性が相対的に高くなるように、めっき前処理工程Ｓ１でダイパッド１の第１領域５をマスキングしつつ第２領域６のみを研磨する。これにより、ダイパッド１の表面を部分的にエッチングで粗面化しなくても、ダイパッド１表面の半田の濡れ性を部分的に低下させることができる。したがって、リードフレームを用いた半導体装置の製造工程では、ダイパッド１の第１領域５に半田を留めることができる。よって、半導体装置の組立性の悪化や信頼性の低下を避けることができる。 In the embodiment of the present invention, the first region 5 of the die pad 1 is formed in the plating pretreatment step S <b> 1 so that the surface of the second region 6 has a relatively higher ink diffusibility than the surface of the first region 5. Only the second region 6 is polished while masking. Thereby, even if the surface of the die pad 1 is not partially roughened by etching, the wettability of the solder on the surface of the die pad 1 can be partially reduced. Therefore, solder can be secured to the first region 5 of the die pad 1 in the manufacturing process of the semiconductor device using the lead frame. Therefore, it is possible to avoid deterioration of the assemblability and reliability of the semiconductor device.
本発明の実施形態においては、めっき前処理工程Ｓ１でダイパッド１の第１領域５の表面を酸洗する酸洗処理を行うため、その後のめっき処理工程Ｓ２でリードフレームにめっき処理を施すことにより、第１領域５の半田の濡れ性を効果的に高めることができる。 In the embodiment of the present invention, since the pickling process for pickling the surface of the first region 5 of the die pad 1 is performed in the pre-plating process S1, the lead frame is plated in the subsequent plating process S2. The solder wettability of the first region 5 can be effectively enhanced.
本発明の実施形態においては、めっき前処理工程Ｓ１のなかで、ダイパッド１の第１領域５を酸洗処理した後に、第１領域５の表面をマスキングし、その状態で第２領域６を研磨処理する。これにより、酸洗処理によって半田の濡れ性を高めた第１領域５の表面状態を損なうことなく、第２領域６を研磨処理することができる。したがって、第１領域５の半田の濡れ性を高く維持しつつ、第２領域６のインクの拡散性を高めることができる。 In the embodiment of the present invention, after the first region 5 of the die pad 1 is pickled in the plating pretreatment step S1, the surface of the first region 5 is masked, and the second region 6 is polished in that state. To process. Thereby, the 2nd area | region 6 can be grind | polished without impairing the surface state of the 1st area | region 5 which improved the wettability of the solder by the pickling process. Therefore, the ink diffusibility of the second region 6 can be enhanced while maintaining the solder wettability of the first region 5 high.
＜変形例等＞
本発明の技術的範囲は上述した実施形態に限定されるものではなく、発明の構成要件やその組み合わせによって得られる特定の効果を導き出せる範囲において、種々の変更や改良を加えた形態も含む。
<Modifications>
The technical scope of the present invention is not limited to the above-described embodiments, but includes forms to which various changes and improvements are added within the scope of deriving specific effects obtained by constituent elements of the invention and combinations thereof.
たとえば、上記実施形態においては、めっき前処理工程Ｓ１のなかで酸洗処理、マスキング処理および研磨処理を順に行うものとしたが、これに限らず、マスキング処理と研磨処理を行った後に、マスキングなしで酸洗処理を行ってもよい。また、めっき前処理工程においては、酸洗処理を行わずに、マスキング処理と研磨処理だけを行ってもよい。 For example, in the above-described embodiment, the pickling process, the masking process, and the polishing process are sequentially performed in the plating pretreatment step S1, but not limited thereto, the masking process and the polishing process are performed, and then no masking is performed. The pickling treatment may be performed. In the pre-plating process, only the masking process and the polishing process may be performed without performing the pickling process.
また、上記実施形態においては、ダイパッド１の主表面２を第１領域５と第２領域６の２つに区分したが、これに限らず、第１領域５と第２領域６を含む３つ以上の領域に区分してもよい。
Moreover, in the said embodiment, although the
また、上記実施形態においては、めっき後処理工程Ｓ３でリードフレームの全面に酸化防止処理を施すようにしたが、これに限らず、第２領域６の表面をマスキングした状態で酸化防止処理を施してもよい。 In the above embodiment, the entire lead frame is subjected to the anti-oxidation process in the post-plating process step S3. However, the present invention is not limited to this, and the anti-oxidation process is performed with the surface of the second region 6 masked. May be.
１…ダイパッド
２，３…主表面
５…第１領域
６…第２領域
DESCRIPTION OF SYMBOLS 1 ...
Claims (7)
前記第２領域の表面が前記第１領域の表面に比べてインクの拡散性が相対的に高くなるように所定の処理を行う工程を有し、
前記所定の処理は、前記第２領域の表面を研磨する研磨処理を少なくとも含む
リードフレームの製造方法。 A manufacturing method of a lead frame including a die pad having a first region on which a semiconductor element is mounted and a second region adjacent to the first region on one main surface,
Performing a predetermined process so that the surface of the second region has a relatively high ink diffusibility compared to the surface of the first region;
The predetermined process includes at least a polishing process for polishing a surface of the second region.
請求項１に記載のリードフレームの製造方法。 The lead frame manufacturing method according to claim 1, wherein the predetermined process includes a pickling process for pickling at least a surface of the first region.
請求項２に記載のリードフレームの製造方法。 3. The lead frame manufacturing method according to claim 2, wherein, in the predetermined treatment, after the pickling treatment, the surface of the second region is polished at least with the surface of the first region masked. 4.
前記第２領域の表面は、前記第１領域の表面よりもインクの拡散性が高い
リードフレーム。 A lead frame including a die pad having, on one main surface, a first region on which a semiconductor element is mounted and a second region adjacent to the first region,
The lead frame has a higher ink diffusibility than the surface of the first region.
請求項４に記載のリードフレーム。 The lead frame according to claim 4, wherein the surface of the first region and the surface of the second region have substantially the same surface roughness.
前記第２領域の表面は、前記半田被覆面積率が７０％未満である
請求項４または５に記載のリードフレーム。 The surface of the first region has a solder coverage area ratio of 95% or more, which is an evaluation index of solder wettability by a solder bath dipping method,
The lead frame according to claim 4 or 5, wherein the surface area of the second region has a solder coverage area ratio of less than 70%.
請求項４〜６のいずれか１項に記載のリードフレーム。 The lead frame according to any one of claims 4 to 6, wherein the glossiness of the surface of the second region is 85% or less of the glossiness of the surface of the first region.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016099373A JP6663792B2 (en) | 2016-05-18 | 2016-05-18 | Lead frame manufacturing method and lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016099373A JP6663792B2 (en) | 2016-05-18 | 2016-05-18 | Lead frame manufacturing method and lead frame |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017208433A true JP2017208433A (en) | 2017-11-24 |
| JP6663792B2 JP6663792B2 (en) | 2020-03-13 |
Family
ID=60415605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016099373A Active JP6663792B2 (en) | 2016-05-18 | 2016-05-18 | Lead frame manufacturing method and lead frame |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6663792B2 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61107751A (en) * | 1984-10-30 | 1986-05-26 | Nec Kansai Ltd | Resin mold type semiconductor device |
| CN101295695A (en) * | 2007-04-29 | 2008-10-29 | 飞思卡尔半导体（中国）有限公司 | Lead frame with welding flux flow control |
| JP2009218280A (en) * | 2008-03-07 | 2009-09-24 | Toshiba Corp | Semiconductor device |
| JP2013058542A (en) * | 2011-09-07 | 2013-03-28 | Dainippon Printing Co Ltd | Lead frame and manufacturing method of the same |
| JP2013118322A (en) * | 2011-12-05 | 2013-06-13 | Toyota Motor Corp | Semiconductor device |
| JP2015032765A (en) * | 2013-08-06 | 2015-02-16 | 三菱電機株式会社 | Semiconductor device |
-
2016
- 2016-05-18 JP JP2016099373A patent/JP6663792B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61107751A (en) * | 1984-10-30 | 1986-05-26 | Nec Kansai Ltd | Resin mold type semiconductor device |
| CN101295695A (en) * | 2007-04-29 | 2008-10-29 | 飞思卡尔半导体（中国）有限公司 | Lead frame with welding flux flow control |
| JP2009218280A (en) * | 2008-03-07 | 2009-09-24 | Toshiba Corp | Semiconductor device |
| JP2013058542A (en) * | 2011-09-07 | 2013-03-28 | Dainippon Printing Co Ltd | Lead frame and manufacturing method of the same |
| JP2013118322A (en) * | 2011-12-05 | 2013-06-13 | Toyota Motor Corp | Semiconductor device |
| JP2015032765A (en) * | 2013-08-06 | 2015-02-16 | 三菱電機株式会社 | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6663792B2 (en) | 2020-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3147547A (en) | Coating refractory metals | |
| KR20100103015A (en) | Lead frame and method for manufacturing the same | |
| WO2016031482A1 (en) | Lead frame and production method therefor | |
| KR102156811B1 (en) | Method for producing substrate for mounting semiconductor element | |
| JP4670931B2 (en) | Lead frame | |
| JP2014093360A (en) | Substrate | |
| JP6663792B2 (en) | Lead frame manufacturing method and lead frame | |
| JP2005206942A (en) | PRESS-BLANKING MATERIAL, AND Sn PLATING TREATMENT METHOD | |
| JP5766318B2 (en) | Lead frame | |
| JP2007158017A (en) | Wiring board and its manufacturing method | |
| JP2014123760A5 (en) | ||
| JP5299411B2 (en) | Lead frame manufacturing method | |
| JP7395331B2 (en) | Lead frame manufacturing method | |
| CN105132960B (en) | The method preventing electrotinning workpiece moistening detection tin cream diffusion | |
| JP2000058730A (en) | Lead frame and manufacture thereof | |
| US3528892A (en) | Plating method | |
| JP2017117985A (en) | Method for manufacturing lead frame | |
| JP2555917B2 (en) | Film carrier for semiconductor device | |
| JPH0438860A (en) | Manufacture method of semiconductor device lead frame | |
| JPS63107054A (en) | Material for lead frame | |
| JP2017037998A (en) | Method for manufacturing lead frame | |
| JP2017022267A (en) | Method for manufacturing lead frame | |
| JP5925422B2 (en) | Joint terminal and manufacturing method thereof | |
| KR20120003414A (en) | Lead frame and method for manufacturing the same | |
| JP2005060809A (en) | SURFACE-TREATED Al SHEET EXCELLENT IN SOLDERABILITY, ITS PRODUCTION METHOD AND HEAT SINK USING THE SAME |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170719 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190903 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200217 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6663792 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |