JP2017204724A - 電気回路 - Google Patents
電気回路 Download PDFInfo
- Publication number
- JP2017204724A JP2017204724A JP2016095138A JP2016095138A JP2017204724A JP 2017204724 A JP2017204724 A JP 2017204724A JP 2016095138 A JP2016095138 A JP 2016095138A JP 2016095138 A JP2016095138 A JP 2016095138A JP 2017204724 A JP2017204724 A JP 2017204724A
- Authority
- JP
- Japan
- Prior art keywords
- distributed constant
- constant line
- resistor
- line
- common mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004088 simulation Methods 0.000 description 32
- 239000003990 capacitor Substances 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000003993 interaction Effects 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005670 electromagnetic radiation Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Noise Elimination (AREA)
Abstract
Description
vn(z,t)=u1(z,t)−u2(z,t) (1)
in(z,t)=(i1(z,t)−i2(z,t))/2 (2)
これは通常測定される電圧と電流である。
vc(z,t)=u12(z,t)−u3(z,t) (3)
ic(z,t)=(i12(z,t)−i3(z,t))/2 (4)
ここで、u12(z,t)=(u1(z,t)+u2(z,t))/2、i12(z,t)=i1(z,t)+i2(z,t)である。この式の意味するところは、コモンモード電圧とコモンモード電流は、1−1´線と2−2´線を一つの系(コモン)とみなし、3−3´線の電位u3(z,t)と電流i3(z,t)との差を見ているということである。
本発明の電気回路100の構成を図1に示す。電気回路100は、電源e(t)、出力抵抗RS、第1分布定数線路1−1´、第2分布定数線路2−2´、第3分布定数線路3−3´、負荷抵抗RL、及び第1抵抗R23を備える。出力抵抗RSは、電源e(t)の出力抵抗である。第1分布定数線路1−1´は、その一端1が出力抵抗RSを介して電源e(t)の一端に接続され、他端1´が負荷抵抗RLの一端に接続される。第2分布定数線路2−2´は、その一端2が電源e(t)の他端に接続され、他端2´が負荷抵抗RLの他端に接続される。第3分布定数線路3−3´は、その一端3が第1抵抗R23を介して電源e(t)の他端に接続される。第3分布定数線路3−3´は、正負の信号線である第1分布定数線路1−1´と第2分布定数線路2−2´を備える2本線回路の電気的特性を把握する際に、周囲の環境との相互作用を考慮するために加えられる分布定数線路である。
本発明の電気回路200の構成を図2に示す。電気回路200は、電源e(t)、出力抵抗RS、第1分布定数線路1−1´、第2分布定数線路2−2´、第3分布定数線路3−3´、負荷抵抗RL、第1抵抗R23、及び第2抵抗R13を備える。
〔参考文献〕Hiroshi Toki and Kenji Sato, "Multiconductor Transmission-Line Theory with Electromagnetic Radiation", Journal of the Physical Society of Japan, 2012, Vol. 81, 014201
図15の構成、すなわち第1抵抗R23を挿入することなく第3分布定数線路3−3´の一端3を電源e(t)の他端に接続した構成における第1のシミュレーション結果を図3に示す。横軸が電源e(t)からパルスを入力されてからの時間、縦軸が電圧であり、電源e(t)から入力されたパルスを黒塗りで、負荷抵抗RLに出現したパルスを白抜きでそれぞれ示している。すなわち、時刻0で立っている最初のパルスが電源e(t)から入力されたパルスであり、以降のパルスが、一定の時間を経て負荷抵抗RLに出現したパルス(電位差V12)である。シミュレーションに用いた各パラメータ値は、各分布定数線路の長さL=1m、出力抵抗RS=負荷抵抗RL=318.835Ω(分布定数線路の特性インピーダンス)、第1分布定数線路1−1´と第2分布定数線路2−2´との間の距離d12=0.1m、第1分布定数線路1−1´と第3分布定数線路3−3´との間の距離d13=0.12m、電源e(t)から入力されるパルス電圧=1V、パルス幅=1.0×10-9秒である。
図15の構成、すなわち第1抵抗R23を挿入することなく第3分布定数線路3−3´の一端3を電源e(t)の他端に接続した構成における第2のシミュレーション結果を図4に示す。比較例1との相違は、第1分布定数線路1−1´と第3分布定数線路3−3´との間の距離d13が0.05mに変更されていることのみであり、言い換えれば比較例2は、第3分布定数線路3−3´に対して第1分布定数線路1−1´と第2分布定数線路2−2´とが線対称に配置されている場合である。シミュレーションに用いた各パラメータ値についても比較例1との相違はこの点のみである。図4から、線対称に配置されていない場合の図3に示した結果と概ね同程度に、コモンモードノイズが周期的に繰り返し出現することがわかる。すなわち、図15の構成では第3分布定数線路3−3´を第1分布定数線路1−1´と第2分布定数線路2−2´の中間線上に配置するか否かで結果に顕著な差異は生じないことがわかる。
図1の構成、すなわち第3分布定数線路3−3´を第1抵抗R23を介して電源e(t)に接続した構成における第1のシミュレーション結果を図5に示す。図1の構成は図15の構成に第1抵抗R23を加えたものであり、シミュレーションに用いた各パラメータ値は、追加した第1抵抗R23の抵抗値が100Ωであること以外は比較例1と同じである。図5と図3、4との対比から、第3分布定数線路3−3´を第1抵抗R23を介して電源e(t)に接続することで、コモンモードノイズの大きさを半分以下に低減できることがわかる。なお、図5は比較例1、2との比較のために縦軸の目盛を粗くしていることで、3パルス目以降のコモンモードノイズが消失しているように見えるが、実際には2.5×10-2V以下の大きさで周期的に出現している。
図1の構成、すなわち第3分布定数線路3−3´を第1抵抗R23を介して電源e(t)に接続した構成における第2のシミュレーション結果を図6に示す。実施例1との相違は、第1抵抗R23の値を1.0×105Ωとした点のみであり、シミュレーションに用いた各パラメータ値についても実施例1との相違はこの点のみである。図6と図5との対比から、第1抵抗R23の抵抗値を103倍にすることで、コモンモードノイズの大きさを実施例1の1/105程度(2.5×10-7V程度)に大幅に低減できていることがわかる。なお、図6以下においてはコモンモードノイズが小さいため、縦軸の目盛を細かくしている。
図1の構成、すなわち第3分布定数線路3−3´を第1抵抗R23を介して電源e(t)に接続した構成における第3のシミュレーション結果を図7に示す。実施例2との相違は、第1分布定数線路1−1´と第3分布定数線路3−3´との間の距離d13が0.05mに変更されていることのみであり、言い換えれば実施例3は、第3分布定数線路3−3´に対して第1分布定数線路1−1´と第2分布定数線路2−2´とが線対称に配置された場合である。シミュレーションに用いた各パラメータ値についても実施例2との相違はこの点のみである。図7と図6との対比から、コモンモードノイズの大きさが実施例2の場合より3倍程度になっている。すなわち、図1の構成では第3分布定数線路3−3´を第1分布定数線路1−1´と第2分布定数線路2−2´の中間線上に配置しても、中間線上に配置しない場合と比べて特段の効果を奏しないことがわかる。もっとも、実施例1と比較すれば、第1抵抗R23の抵抗値を103倍にしたことで、コモンモードノイズの大きさを3/105程度(7.5×10-7V程度)に大幅に低減できている。
図2の構成、すなわち第3分布定数線路3−3´の一端3について、第1抵抗R23を介して電源e(t)の他端に接続するとともに、第1抵抗R23と同じ抵抗値の第2抵抗R13と出力抵抗RSとを介して電源e(t)の一端に接続した構成における第1のシミュレーション結果を図8に示す。図2の構成は、図1の構成に第2抵抗R13を加えたものであり、シミュレーションに用いた各パラメータ値は、追加した第2抵抗R13の抵抗値が1.0×105Ωであること以外は実施例2と同じである。すなわち、実施例4は各分布定数線路の並び順に関しては図2ではなく図1と同様のケースである。図8と図6との対比から、第2抵抗R13が追加されているか否かでコモンモードノイズの大きさに顕著な差異は生じないことがわかる。
図2の構成、すなわち第3分布定数線路3−3´の一端3について、第1抵抗R23を介して電源e(t)の他端に接続するとともに、第1抵抗R23と同じ抵抗値の第2抵抗R13と出力抵抗RSとを介して電源e(t)の一端に接続した構成における第2のシミュレーション結果を図9に示す。実施例4との相違は、第1分布定数線路1−1´と第3分布定数線路3−3´との間の距離d13が0.08mに変更されていることのみであり、シミュレーションに用いた各パラメータ値についても実施例4との相違はこの点のみである。実施例5は各分布定数線路の並び順に関しても図2と同様のケースである。図9と図8との対比から、第3分布定数線路3−3´を第1分布定数線路1−1´と第2分布定数線路2−2´の中間線上に配置しない場合には各分布定数線路の位置関係にかかわらず、結果に顕著な差異は生じないことがわかる。
図2の構成、すなわち第3分布定数線路3−3´の一端3について、第1抵抗R23を介して電源e(t)の他端に接続するとともに、第1抵抗R23と同じ抵抗値の第2抵抗R13と出力抵抗RSとを介して電源e(t)の一端に接続した構成における第3のシミュレーション結果を図10に示す。実施例5との相違は、第1分布定数線路1−1´と第3分布定数線路3−3´との間の距離d13が0.05mに変更されていることのみであり、言い換えれば実施例6は、第3分布定数線路3−3´に対して第1分布定数線路1−1´と第2分布定数線路2−2´とが線対称に配置された場合である。シミュレーションに用いた各パラメータ値についても実施例5との相違はこの点のみである。図10と図9との対比から、第3分布定数線路3−3´を第1分布定数線路1−1´と第2分布定数線路2−2´の中間線上に配置することで、コモンモードノイズの大きさを実施例5の1/103程度(1.0×10-10V程度)に劇的に低減できることがわかる。
図2の構成、すなわち第3分布定数線路3−3´の一端3について、第1抵抗R23を介して電源e(t)の他端に接続するとともに、第1抵抗R23と同じ抵抗値の第2抵抗R13と出力抵抗RSとを介して電源e(t)の一端に接続した構成における第4のシミュレーション結果を図11に示す。実施例6との相違は、第1抵抗R23の抵抗値及び第2抵抗R13の抵抗値を1.0×106Ωとした点のみであり、シミュレーションに用いた各パラメータ値についても実施例6との相違はこの点のみである。図11と図10との対比から、第1抵抗R23の抵抗値及び第2抵抗R13の抵抗値を10倍にすることで、コモンモードノイズの大きさを実施例6の1/10程度(1.0×10-11V程度)に低減できていることがわかる。
図12は、図2の構成の現実的な系を想定して、第1抵抗R23及び第2抵抗R13のそれぞれに対して並列に第1キャパシタC23及び第2キャパシタC13を追加した場合の構成図である。この構成における第1のシミュレーション結果を図13に示す。シミュレーションに用いた各パラメータ値は、第1キャパシタC23及び第2キャパシタC13の静電容量が共に2×10-12Fである以外は実施例5と同様である。この静電容量の値は、実際の抵抗に寄生する浮遊容量の値を想定したものである。図13と図9との対比から、第3分布定数線路3−3´を第1分布定数線路1−1´と第2分布定数線路2−2´の中間線上に配置しない場合には現実的な系においてノイズが非常に大きくなることがわかる。
図12の構成、すなわち図2の構成の現実的な系を想定して、第1抵抗R23及び第2抵抗R13のそれぞれに対して並列に第1キャパシタC23及び第2キャパシタC13を追加した構成における第2のシミュレーション結果を図14に示す。シミュレーションに用いた各パラメータ値は、第1キャパシタC23及び第2キャパシタC13の静電容量が共に2×10-12Fである以外は実施例6と同様である。図14と図10との対比から、第3分布定数線路3−3´を第1分布定数線路1−1´と第2分布定数線路2−2´の中間線上に配置することで、現実的な系においてもノイズを大きく低減できることがわかる。
1´、2´、3´ 分布定数線路の他端
e(t) 電源 V12 負荷抵抗に現れる電位差
RS 出力抵抗 RL 負荷抵抗
R23 第1抵抗 R13 第2抵抗
C23、C13 キャパシタ
d13 第1分布定数線路と第3分布定数線路との距離
d23 第2分布定数線路と第3分布定数線路との距離
Claims (2)
- 電源と、
前記電源の一端に出力抵抗を介して一端が接続される第1分布定数線路と、
前記電源の他端に一端が接続される第2分布定数線路と、
前記第1分布定数線路の他端と前記第2分布定数線路の他端との間に接続される負荷抵抗と、
を備える電気回路であって、
前記第1分布定数線路と前記第2分布定数線路の双方と平行に配置される第3分布定数線路を更に備え、
前記第3分布定数線路の一端が、第1抵抗を介して前記電源の他端に接続される
ことを特徴とする電気回路。 - 前記第3分布定数線路は、その一端が更に、前記第1抵抗と同じ抵抗値の第2抵抗と前記出力抵抗とを介して前記電源の一端に接続され、前記第1分布定数線路と前記第2分布定数線路との中間線上に配置されることを特徴とする請求項1に記載の電気回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016095138A JP6685044B2 (ja) | 2016-05-11 | 2016-05-11 | 電気回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016095138A JP6685044B2 (ja) | 2016-05-11 | 2016-05-11 | 電気回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017204724A true JP2017204724A (ja) | 2017-11-16 |
JP6685044B2 JP6685044B2 (ja) | 2020-04-22 |
Family
ID=60323334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016095138A Expired - Fee Related JP6685044B2 (ja) | 2016-05-11 | 2016-05-11 | 電気回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6685044B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020230283A1 (ja) * | 2019-05-15 | 2020-11-19 | 三菱電機株式会社 | 整流装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050219006A1 (en) * | 2004-03-30 | 2005-10-06 | Matsushita Electric Industrial Co., Ltd. | Differential transmission circuit and common mode choke coil |
JP2005318539A (ja) * | 2004-03-30 | 2005-11-10 | Matsushita Electric Ind Co Ltd | 差動伝送回路及びコモンモードチョークコイル |
CN102017285A (zh) * | 2008-03-21 | 2011-04-13 | 高通股份有限公司 | 传输线***和设备 |
JP2013125926A (ja) * | 2011-12-16 | 2013-06-24 | Seiko Epson Corp | 電源ケーブル |
-
2016
- 2016-05-11 JP JP2016095138A patent/JP6685044B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050219006A1 (en) * | 2004-03-30 | 2005-10-06 | Matsushita Electric Industrial Co., Ltd. | Differential transmission circuit and common mode choke coil |
JP2005318539A (ja) * | 2004-03-30 | 2005-11-10 | Matsushita Electric Ind Co Ltd | 差動伝送回路及びコモンモードチョークコイル |
CN102017285A (zh) * | 2008-03-21 | 2011-04-13 | 高通股份有限公司 | 传输线***和设备 |
JP2011515949A (ja) * | 2008-03-21 | 2011-05-19 | クゥアルコム・インコーポレイテッド | 伝送路システムおよび装置 |
JP2013125926A (ja) * | 2011-12-16 | 2013-06-24 | Seiko Epson Corp | 電源ケーブル |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020230283A1 (ja) * | 2019-05-15 | 2020-11-19 | 三菱電機株式会社 | 整流装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6685044B2 (ja) | 2020-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Shiue et al. | Noise reduction using compensation capacitance for bend discontinuities of differential transmission lines | |
Wang et al. | Common-mode noise reduction for power factor correction circuit with parasitic capacitance cancellation | |
TWI528742B (zh) | 網路傳輸之電磁干擾抑制裝置與方法 | |
Lin et al. | Using stepped-impedance lines for common-mode noise reduction on bended coupled transmission lines | |
JP6685044B2 (ja) | 電気回路 | |
Scott et al. | Integration of behavioral models in the full-field TLM method | |
Leone et al. | On the external inductive coupling of differential signalling on printed circuit boards | |
JP4194111B1 (ja) | 磁気カプラ素子および磁気結合型アイソレータ | |
Wang et al. | Crosstalk analysis in signal integrity | |
Liu et al. | Radiation extraction for transmission-line interconnects | |
Jinno et al. | Configuration of three distributed lines for reducing noise due to the coupling of the common and normal modes | |
Stevanović et al. | Multiconductor cable modeling for EMI simulations in power electronics | |
CN204131369U (zh) | 一种电子***和电压转换电路 | |
Cardoso et al. | Iterative formulation for the skin effect on cylindrical conductors based on the Feynman's approach | |
Wang et al. | Surge behavior at the discontinuity of a vertical line over the ground | |
Skibin et al. | High frequency cable models for system level simulations in power electronics applications | |
Chiariello et al. | Signal integrity analysis of high-speed interconnects through a full-wave transmission line model | |
CN117849439B (zh) | 一种磁平衡式电流传感器 | |
Jinno et al. | Time‐domain ringing noise analysis induced in transmission lines using the common and normal mode concepts | |
Bogatin et al. | Dramatic Noise Reduction using Guard Traces with Optimized Shorting Vias | |
Smartt et al. | EMC-oriented multi-conductor equivalent circuit cable models for spice, including transfer impedance coupling and incident field excitation | |
Sekioka | Equivalent Circuit of Distribution Line for Lightning‐Induced Voltage Analysis Using Analytical Formulas | |
Rahimi et al. | CM and DM conducted EMI modelling of PMSM VSD system with non‐ideal LISN | |
Bradley et al. | Comparison of analysis, simulation, and measurement of wire-to-wire crosstalk, Part 2 | |
Ciamulski et al. | A study of feeding options aimed at cancelling crosstalk in multiconductor transmission lines |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190425 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200303 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200324 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6685044 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |