JP2017199897A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2017199897A JP2017199897A JP2017075123A JP2017075123A JP2017199897A JP 2017199897 A JP2017199897 A JP 2017199897A JP 2017075123 A JP2017075123 A JP 2017075123A JP 2017075123 A JP2017075123 A JP 2017075123A JP 2017199897 A JP2017199897 A JP 2017199897A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- base material
- main surface
- thickness direction
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本発明は、半導体装置に関する。 The present invention relates to a semiconductor device.
特許文献１には、半導体素子の一種であるホール素子を内蔵した半導体装置の一例が開示されている。同文献に開示された半導体装置は、絶縁性の基材の主面にホール素子が搭載されている。基材には、金属からなる配線部が形成されている。配線部は、主面に形成された主面部、基材の裏面に形成された裏面部および主面部と裏面部とを繋ぐ貫通部を有する。
貫通部は、基材の厚さ方向視において、その全てが基材に内包されている。このため、前記基材の厚さ方向視寸法は、前記貫通部を十分に内包する大きさとする必要がある。また、半導体装置の薄型化を図るために基材の厚さを薄くすると、基材による貫通部の保持が弱くなることが懸念される。 All of the penetrating parts are included in the base material when viewed in the thickness direction of the base material. For this reason, the dimension in the thickness direction of the base material needs to be a size that sufficiently includes the penetrating portion. Moreover, if the thickness of the base material is reduced in order to reduce the thickness of the semiconductor device, there is a concern that the holding of the penetrating portion by the base material becomes weak.
本発明は、上記した事情のもとで考え出されたものであって、小型化を図ることが可能な半導体装置を提供することをその課題とする。 The present invention has been conceived under the circumstances described above, and an object thereof is to provide a semiconductor device that can be miniaturized.
本発明によって提供される半導体装置は、厚さ方向において互いに反対側を向く主面および裏面と当該主面および当該裏面を繋ぐ側面とを有する基材と、前記基材に形成された配線部と、前記配線部と導通し且つ前記基材の前記主面側に配置された半導体素子と、前記半導体素子を覆う樹脂パッケージと、を備えた半導体装置であって、前記配線部は、前記主面に形成された主面部、前記裏面に形成された裏面部および前記主面部と前記裏面部とを繋ぐ貫通部、を含み、前記貫通部は、前記基材の前記側面から露出する露出面と、前記厚さ方向視において前記露出面よりも内方に位置し且つ前記厚さ方向と直角であって前記露出面と平行である第１方向寸法が前記露出面の前記第１方向寸法よりも大である拡大部と、を有することを特徴としている。 A semiconductor device provided by the present invention includes a base material having a main surface and a back surface facing each other in the thickness direction and a side surface connecting the main surface and the back surface, and a wiring portion formed on the base material. A semiconductor device comprising: a semiconductor element that is electrically connected to the wiring part and disposed on the main surface side of the base material; and a resin package that covers the semiconductor element, wherein the wiring part includes the main surface A main surface portion formed on the back surface, a back surface portion formed on the back surface, and a through portion that connects the main surface portion and the back surface portion, the through portion exposed from the side surface of the base material, A first direction dimension that is located inward of the exposed surface in the thickness direction and is perpendicular to the thickness direction and parallel to the exposed surface is larger than the first direction dimension of the exposed surface. And an enlarged portion that is There.
本発明の好ましい実施の形態においては、前記露出面は、前記基材を前記厚さ方向に横断している。 In a preferred embodiment of the present invention, the exposed surface crosses the base material in the thickness direction.
本発明の好ましい実施の形態においては、前記露出面は、矩形状である。 In a preferred embodiment of the present invention, the exposed surface has a rectangular shape.
本発明の好ましい実施の形態においては、前記露出面は、前記側面と面一である。 In a preferred embodiment of the present invention, the exposed surface is flush with the side surface.
本発明の好ましい実施の形態においては、前記樹脂パッケージは、前記露出面と面一である樹脂側面を有する。 In a preferred embodiment of the present invention, the resin package has a resin side surface that is flush with the exposed surface.
本発明の好ましい実施の形態においては、前記基材は、前記厚さ方向視において前記拡大部を超えて前記露出面の端縁に到達する保持部を有する。 In preferable embodiment of this invention, the said base material has a holding part which reaches the edge of the said exposed surface beyond the said enlarged part in the said thickness direction view.
本発明の好ましい実施の形態においては、前記貫通部は、前記厚さ方向視において前記拡大部を直径とする円形が、前記露出面において切り欠かれた形状である。 In a preferred embodiment of the present invention, the penetrating portion has a circular shape having a diameter of the enlarged portion as viewed in the thickness direction and is notched in the exposed surface.
本発明の好ましい実施の形態においては、前記主面部は、前記厚さ方向視において前記貫通部よりも大である。 In a preferred embodiment of the present invention, the main surface portion is larger than the penetrating portion in the thickness direction view.
本発明の好ましい実施の形態においては、前記裏面部は、前記厚さ方向視において前記貫通部よりも大である。 In a preferred embodiment of the present invention, the back surface portion is larger than the penetrating portion in the thickness direction view.
本発明の好ましい実施の形態においては、前記主面部は、前記厚さ方向視において前記側面に到達している。 In a preferred embodiment of the present invention, the main surface portion reaches the side surface as viewed in the thickness direction.
本発明の好ましい実施の形態においては、前記裏面部は、前記厚さ方向視において前記側面に到達している。 In a preferred embodiment of the present invention, the back surface portion reaches the side surface as viewed in the thickness direction.
本発明の好ましい実施の形態においては、前記基材の前記主面と前記半導体素子との間には、前記配線部が介在しない。 In a preferred embodiment of the present invention, the wiring portion is not interposed between the main surface of the base material and the semiconductor element.
本発明の好ましい実施の形態においては、前記基材の前記主面と前記半導体素子との前記厚さ方向における距離は、前記主面部の厚さよりも小である。 In a preferred embodiment of the present invention, a distance in the thickness direction between the main surface of the substrate and the semiconductor element is smaller than a thickness of the main surface portion.
本発明の好ましい実施の形態においては、前記半導体素子と前記主面部とにボンディングされたワイヤを備える。 In a preferred embodiment of the present invention, a wire bonded to the semiconductor element and the main surface portion is provided.
本発明の好ましい実施の形態においては、前記ワイヤの前記主面部に対するボンディング部は、前記厚さ方向視において前記貫通部から退避した位置に設けられている。 In a preferred embodiment of the present invention, the bonding portion of the wire with respect to the main surface portion is provided at a position retracted from the penetration portion when viewed in the thickness direction.
本発明の好ましい実施の形態においては、前記ボンディング部は、ファーストボンディング部である。 In a preferred embodiment of the present invention, the bonding part is a first bonding part.
本発明の好ましい実施の形態においては、前記ボンディング部は、前記第１方向において前記半導体素子に対して前記貫通部よりも離間した位置に設けられている。 In a preferred embodiment of the present invention, the bonding portion is provided at a position spaced apart from the penetrating portion with respect to the semiconductor element in the first direction.
本発明の好ましい実施の形態においては、前記半導体素子は、ホール素子である。 In a preferred embodiment of the present invention, the semiconductor element is a Hall element.
本発明の好ましい実施の形態においては、前記配線部は、４組の前記主面部、前記裏面部および前記貫通部を有する。 In a preferred embodiment of the present invention, the wiring portion has four sets of the main surface portion, the back surface portion, and the through portion.
本発明の好ましい実施の形態においては、４つの前記ワイヤを備える。 In a preferred embodiment of the present invention, four wires are provided.
本発明の好ましい実施の形態においては、前記基材は、互いに反対側を向く２つの前記側面を有しており、１つの前記側面から２つの前記貫通部の前記露出面が露出している。 In a preferred embodiment of the present invention, the substrate has two side surfaces facing opposite to each other, and the exposed surfaces of the two penetrating portions are exposed from one side surface.
本発明の好ましい実施の形態においては、前記基材は、前記２つの側面を繋ぐ２つの補助側面を有し、前記厚さ方向視において矩形状である。 In a preferred embodiment of the present invention, the base material has two auxiliary side surfaces connecting the two side surfaces, and has a rectangular shape in the thickness direction view.
本発明の好ましい実施の形態においては、前記主面部は、前記厚さ方向視において前記側面および前記補助側面に到達している。 In a preferred embodiment of the present invention, the main surface portion reaches the side surface and the auxiliary side surface as viewed in the thickness direction.
本発明の好ましい実施の形態においては、前記裏面部は、前記厚さ方向視において前記側面に到達し且つ前記補助側面から退避している。 In a preferred embodiment of the present invention, the back surface portion reaches the side surface and is retracted from the auxiliary side surface as viewed in the thickness direction.
本発明の好ましい実施の形態においては、前記ホール素子は、前記厚さ方向視矩形状である。 In a preferred embodiment of the present invention, the Hall element has a rectangular shape in the thickness direction.
本発明の好ましい実施の形態においては、前記ホール素子は、前記基材の前記側面および前記補助側面のいずれかに、少なくとも１つの対角線が平行である姿勢で配置されている。 In a preferred embodiment of the present invention, the Hall element is arranged on at least one of the side surfaces and the auxiliary side surface of the base material in a posture in which at least one diagonal line is parallel.
本発明の好ましい実施の形態においては、前記ホール素子は、前記基材の前記側面および前記補助側面に、２つの対角線が平行である姿勢で配置されている。 In a preferred embodiment of the present invention, the Hall element is arranged in a posture in which two diagonal lines are parallel to the side surface and the auxiliary side surface of the base material.
本発明の好ましい実施の形態においては、前記ホール素子は、４つの電極パッドを有している。 In a preferred embodiment of the present invention, the Hall element has four electrode pads.
本発明の好ましい実施の形態においては、２つの前記電極パッドは、前記側面に平行に配置されている。 In a preferred embodiment of the present invention, the two electrode pads are arranged in parallel to the side surface.
本発明の好ましい実施の形態においては、２つの前記電極パッドは、前記補助側面に平行に配置されている。 In a preferred embodiment of the present invention, the two electrode pads are arranged in parallel to the auxiliary side surface.
本発明の好ましい実施の形態においては、前記主面部は、前記半導体素子の辺に平行な斜辺を有する。 In a preferred embodiment of the present invention, the main surface portion has a hypotenuse parallel to a side of the semiconductor element.
本発明によれば、前記貫通部は、前記露出面が前記基材の前記側面から露出しており、前記厚さ方向視においてそのすべてが前記基材に内方された構成ではない。このため、前記基材は、前記厚さ方向視において前記貫通部のすべてを内包する構成と比べて、前記厚さ方向視寸法を縮小することができる。また、前記貫通部は、前記露出面よりも前記第１方向寸法が大である前記拡大部を有する。これにより、前記厚さ方向視において前記拡大部は、前記基材に係合するものとなっており、前記基材による前記貫通部の保持力を高めることが可能である。これにより、たとえば前記基材の薄型化によって前記貫通部の保持力が低下することを補完することが期待できる。したがって、前記半導体装置の小型化を図ることができる。 According to this invention, the said penetration part is not the structure by which the said exposed surface was exposed from the said side surface of the said base material, and all that was inwardly in the said base material in the said thickness direction view. For this reason, the said base material can reduce the said thickness direction view dimension compared with the structure which includes all the said penetration parts in the said thickness direction view. The penetrating portion includes the enlarged portion having a dimension in the first direction larger than that of the exposed surface. Thereby, the said enlarged part engages with the said base material in the said thickness direction view, and it can raise the holding force of the said penetration part by the said base material. Thereby, for example, it can be expected that the holding force of the penetrating portion is reduced due to the thinning of the base material. Therefore, the semiconductor device can be miniaturized.
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。 Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。 Hereinafter, preferred embodiments of the present invention will be specifically described with reference to the drawings.
図１〜図８は、本発明の第１実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ１は、基材１、配線部２、半導体素子３、複数のワイヤ４および樹脂パッケージ５を備えている。
1 to 8 show a semiconductor device according to a first embodiment of the present invention. The semiconductor device A1 of this embodiment includes a
図１は、半導体装置Ａ１を示す要部平面図である。図２は、半導体装置Ａ１を示す要部拡大平面図である。図３は、半導体装置Ａ１を示す正面図である。図４は、半導体装置Ａ１を示す底面図である。図５は、図１のＶ−Ｖ線に沿う断面図である。図６は、図１のＶＩ−ＶＩ線に沿う断面図である。図７は、図１のＶＩＩ−ＶＩＩ線に沿う断面図である。図８は、図１のＶＩＩＩ−ＶＩＩＩ線に沿う断面図である。なお、これらの図において、ｘ方向は、本発明で言う第１方向である。また、ｚ方向は、基材１の厚さ方向である。また、図１においては、理解の便宜上、樹脂パッケージ５を省略しており、これ以外の平面図等においても同様である。
FIG. 1 is a main part plan view showing the semiconductor device A1. FIG. 2 is an enlarged plan view of a main part showing the semiconductor device A1. FIG. 3 is a front view showing the semiconductor device A1. FIG. 4 is a bottom view showing the semiconductor device A1. FIG. 5 is a cross-sectional view taken along line VV in FIG. 6 is a cross-sectional view taken along the line VI-VI in FIG. 7 is a cross-sectional view taken along line VII-VII in FIG. 8 is a cross-sectional view taken along line VIII-VIII in FIG. In these drawings, the x direction is the first direction referred to in the present invention. The z direction is the thickness direction of the
半導体装置Ａ１の大きさの一例を挙げると、ｘ方向寸法が、０．６ｍｍ〜１．０ｍｍ、ｙ方向寸法が０．３ｍｍ〜０．５ｍｍ、ｚ方向寸法が０．１５〜０．２ｍｍである。 As an example of the size of the semiconductor device A1, the x direction dimension is 0.6 mm to 1.0 mm, the y direction dimension is 0.3 mm to 0.5 mm, and the z direction dimension is 0.15 to 0.2 mm. .
基材１は、ガラスエポキシ樹脂等の絶縁性樹脂からなる板状の部材である。基材１の厚さは、たとえば０．０５ｍｍ〜０．０８ｍｍである。図１に示すように、本実施形態においては、基材１は、ｚ方向視矩形状である。図１〜図５に示すように、基材１は、主面１１、裏面１２、２つの側面１３および２つの補助側面１４を有する。主面１１および裏面１２は、ｚ方向において互いに反対側を向いている。主面１１および裏面１２は、本実施形態においては、平坦な面である。２つの側面１３は、ｙ方向に直角であり、互いに反対側を向いている。２つの補助側面１４は、ｘ方向に直角であり、互いに反対側を向いている。基材１には、複数の貫通部１６が設けられている。貫通部１６は、基材１をｚ方向に貫通し、空隙を構成しうる部位である。本実施形態においては、貫通部１６は、ｚ方向視においてｙ方向側に開いた切り欠きからなる。図示された例においては、貫通部１６は、ｚ方向視部分円形状である。また、本例においては、基材１には、４つの貫通部１６が設けられている。
The
配線部２は、たとえば半導体装置Ａ１が実装される回路基板（図示略）の配線パターンと半導体素子３とを導通させるためのものである。配線部２は、導電性材料である金属からなり、たとえばＣｕからなる。配線部２は、４つの主面部２１、４つの裏面部２２および４つの貫通部２３を有する。
The
図１、図２および図５に示すように、４つの主面部２１は、基材１の主面１１に形成されている。本実施形態においては、主面部２１は、ｚ方向視において側面１３および補助側面１４に到達している。また、主面部２１は、斜辺２１１を有する。斜辺２１１は、ｘ方向およびｙ方向のいずれに対しても傾斜した辺である。なお、図２に示す容易、斜辺２１１の両端は、配線部２の形成手法や主面部２１のサイズ等の条件にしたがって、具体的形状が異なりうる。上述されたサイズの半導体装置Ａ１においては、斜辺２１１の両端は、たとえば曲線状となる。この点については、他の変形例や実施形態においても同様である。
As shown in FIGS. 1, 2, and 5, the four
４つの裏面部２２は、基材１の裏面１２に形成されている。本実施形態においては、裏面部２２は、ｚ方向視において側面１３に到達しており、補助側面１４から退避している。
The four
なお、主面部２１および裏面部２２には、めっき層（図示略）が設けられていてもよい。当該めっき層としては、Ｃｕめっき層、Ｎｉめっき層およびＡｕめっき層が積層された構成、Ｃｕめっき層、Ｎｉめっき層、Ｐｄめっき層およびＡｕめっき層が積層された構成、Ｃｕめっき層およびＡｇめっき層が積層された構成が例示される。
The
４つの貫通部２３は、図６および図８に示すように、基材１をｚ方向に貫通しており、各々が主面部２１と裏面部２２とを繋いでいる。貫通部２３は、貫通部１６に収容されている。貫通部２３は、貫通孔等を有さない中実の部位である。図２に示すように、貫通部２３は、露出面２３１および拡大部２３２を有する。露出面２３１は、基材１の側面１３から露出する面である。図３に示すように、露出面２３１は、側面１３をｚ方向に横断している。本実施形態においては、露出面２３１は、矩形状である。図２に示すように、露出面２３１は、平坦な面であり、側面１３と面一である。また、図６に示すように、貫通部２３は、裏面２３３を有する。裏面２３３は、貫通部２３のうち基材１の裏面１２側において裏面部２２から露出した面である。図示された例においては、露出面２３１は、ｚ方向上方に凹んだ曲面形状とされている。たとえば、基材１に設けられた貫通空間が主面１１側から主面部２１によって塞がれた状態で、当該貫通空間を埋めるめっき処理を行った場合、ｚ方向上方（主面１１側）に凹んだ曲面形状の裏面２３３を有する貫通部２３を形成することができる。このような裏面２３３を有する貫通部２３は、半導体装置Ａ１を回路基板（図示略）に実装する際に、はんだによる接合面積を増大させることが可能であるという利点がある。
As shown in FIGS. 6 and 8, the four penetrating
図２に示すように、拡大部２３２は、ｚ方向視において露出面２３１よりも内方に位置する部位であって、ｘ方向寸法である寸法Ｘ２が、露出面２３１のｘ方向寸法である寸法Ｘ１よりも大である部位である。本実施形態においては、貫通部２３は、ｚ方向視において拡大部２３２を直径とする円形が、露出面２３１において切り欠かれた形状である。
As shown in FIG. 2, the
主面部２１および裏面部２２に上述しためっき層が設けられた構成において、露出面２３１には、このようなめっき層が設けられていない構成であってもよい。
In the configuration in which the plating layer described above is provided on the
貫通部２３が露出面２３１および拡大部２３２を有することに関連して、図２に示すように、基材１は、保持部１５を有する。保持部１５は、ｚ方向視において拡大部２３２を超えて露出面２３１のｘ方向の端縁に到達する部位である。本実施形態においては、１つの貫通部２３のｘ方向両側に２つの保持部１５が設けられている。
In connection with the
本実施形態においては、図１および図２に示すように、ｚ方向視において、主面部２１は、貫通部２３よりも大である。また、図４に示すように、ｚ方向視において、裏面部２２は、貫通部２３よりも大である。
In the present embodiment, as shown in FIGS. 1 and 2, the
半導体素子３は、半導体装置Ａ１における機能素子であり、本実施形態においては、ホール素子である。すなわち、半導体素子３は、ホール効果を利用して外部の磁界を検出することが可能である。このような半導体素子３を備えた半導体装置Ａ１は、たとえば磁石からなる検出対象物の位置を検出する用途に用いられる。
The
図１に示すように、半導体素子３は、素子本体３１および４つの電極パッド３２を有する。素子本体３１は、半導体材料からなり、ホール効果が発揮される部位である。４つの電極パッド３２は、半導体素子３への制御電流を入力ための２つの電極パッド３２と、出力電圧（ホール電圧）を出力するための２つの電極パッド３２とからなる。
As shown in FIG. 1, the
本実施形態においては、半導体素子３は、ｚ方向視において矩形状である。半導体素子３の一辺の長さは、たとえば０．２ｍｍ〜０．３ｍｍである。また、半導体素子３の１つの対角線がｘ方向（側面１３）に平行であり、他の１つの対角線がｙ方向（補助側面１４）に平行である。２つの電極パッド３２は、ｘ方向（側面１３）に平行に配置されており、他の２つの電極パッド３２は、ｙ方向（補助側面１４）に平行に配置されている。
In the present embodiment, the
半導体素子３は、主面１１に搭載されている。本実施形態においては、半導体素子３は、図５に示すように、接合材３９によって配線部２を介さずに主面１１に直接接合されている。接合材３９は、半導体素子３を基材１の主面１１に接合可能なものであれば特に限定されず、導電性接合材および絶縁性接合材等が適宜選択される。図示された例においては、接合材３９として、熱硬化性樹脂、紫外線硬化性樹脂等の絶縁性接合材が選択されており、具体的な材質例としては、たとえばエポキシ樹脂である。一方、接合材３９として導電性接合材を選択する場合、具体的な材質例としては、たとえばＡｇを含む導電性ペーストが挙げられる。これにより、図５に示すように、主面１１と半導体素子３とのｚ方向における距離は、主面部２１の厚さよりも小である。なお、本実施形態とは異なり、主面１１と半導体素子３との間に、配線部２の一部や、配線部２以外のＣｕ層等を介在させてもよい。
The
複数のワイヤ４は、配線部２と半導体素子３とを導通させている。本実施形態においては、４つのワイヤ４が設けられている。各ワイヤ４は、半導体素子３の電極パッド３２と配線部２の主面部２１とにそれぞれボンディングされている。ワイヤ４は、たとえばＡｕからなる。
The plurality of
本実施形態においては、ワイヤ４は、ファーストボンディング部４１およびセカンドボンディング部４２を有している。ファーストボンディング部４１は、主面部２１にボンディングされた部位である。セカンドボンディング部４２は、半導体素子３の電極パッド３２にボンディングされた部位である。図１および図２に示すように、ｚ方向視において、ファーストボンディング部４１は、貫通部２３を避けた位置に設けられている。また、ｘ方向において、ファーストボンディング部４１は、半導体素子３に対して貫通部２３よりも離間した位置に配置されている。また、ｙ方向において、ファーストボンディング部４１は、半導体素子３の中心に対して貫通部２３よりも接近した位置に配置されている。
In the present embodiment, the
樹脂パッケージ５は、主面１１側において半導体素子３を覆っている。樹脂パッケージ５は、絶縁性樹脂からなり、たとえばフィラーが混入されたエポキシ樹脂からなる。樹脂パッケージ５は、図７および図８に示すように、２つの樹脂側面５１を有する。樹脂側面５１は、側面１３および露出面２３１と面一である。
The
図９〜図１１は、半導体装置Ａ１の製造方法の一例を示している。 9 to 11 show an example of a method for manufacturing the semiconductor device A1.
図９は、半導体装置Ａ１の製造方法における一工程を示す底面図である。図示された工程においては、複数の基材１を形成可能である基材材料１０が用意されている。基材材料１０には、複数の貫通部１６および導電部２０が形成されている。複数の貫通部１６は、基材材料１０を貫通する貫通孔によって構成されている。導電部２０は、複数の主面部、裏面部２２０および貫通部２３０を有する。主面部は、基材材料１０の主面に形成されており、裏面部２２０は、基材材料１０の裏面１２０に形成されている。貫通部２３０は、基材材料１０を貫通しており、貫通部１６に収容されており、主面部と裏面部２２０とを繋いでいる。図示された例においては、貫通部２３０は、ｚ方向視円形状である。また、１つずつの主面部および裏面部２２０が、２つの貫通部２３０によって繋がれている。導電部２０は、貫通部２３０を形成するための貫通孔が形成された基材材料１０にたとえばＣｕをめっきによって積層させることによって設けられている。
FIG. 9 is a bottom view showing one step in the method for manufacturing the semiconductor device A1. In the illustrated process, a
なお、図１０および図１１に示す工程に先立って、基材材料１０に半導体素子３の搭載、ワイヤ４のボンディングおよび樹脂パッケージ５の形成を終えておくことが、製造効率向上の観点から好ましい。
Prior to the steps shown in FIGS. 10 and 11, it is preferable to finish mounting the
次いで、図１０および図１１に示すように、基材材料１０および導電部２０を、切断領域８１および切断領域８２において切断する。この切断は、たとえばダイシングブレードを用いて行う。この切断により、切断領域８１および切断領域８２に存在した基材材料１０および導電部２０は削除される。切断領域８１は、ｙ方向に沿った切断によって削除される領域であり、切断領域８２は、ｘ方向に沿った切断によって削除される領域である。
Next, as shown in FIGS. 10 and 11, the
図１１に示すように、切断領域８２は、円形である貫通部２３０の中心に対して、ｚ方向視においてｙ方向にずれた位置に設けられている。すなわち、貫通部２３の中心を含む部分のｘ方向寸法が寸法Ｘ２であるのに対し、切断領域８２の外端縁のうち貫通部２３と重なる部分のｘ方向寸法は、寸法Ｘ２よりも小である。寸法Ｘ１である。
As shown in FIG. 11, the cutting
切断領域８１および切断領域８２における切断を経ることにより、基材材料１０が複数の基材１となり導電部２０が配線部２となる。そして、複数の半導体装置Ａ１が得られる。
By performing cutting in the cutting
次に、半導体装置Ａ１の作用について説明する。 Next, the operation of the semiconductor device A1 will be described.
本実施形態によれば、貫通部２３は、露出面２３１が基材１の側面１３から露出しており、ｚ方向視においてそのすべてが基材１に内方された構成ではない。このため、基材１は、ｚ方向視において貫通部２３のすべてを内包する構成と比べて、ｚ方向視寸法を縮小することができる。また、貫通部２３は、露出面２３１よりもｘ方向寸法が大である拡大部２３２を有する。これにより、ｚ方向視において拡大部２３２は、基材１に係合するものとなっており、基材１による貫通部２３の保持力を高めることが可能である。これにより、たとえば基材１の薄型化によって貫通部２３の保持力が低下することを補完することが期待できる。したがって、半導体装置Ａ１の小型化を図ることができる。
According to this embodiment, the penetrating
露出面２３１が側面１３と面一であることにより、露出面２３１は、側面１３から突出した部位とはなっていない。これにより、貫通部２３に意図しない外力が作用することを抑制することができる。
Since the exposed
基材１は、貫通部２３をｘ方向両側から挟む保持部１５を有する。保持部１５によれば、貫通部２３が基材１からｙ方向に抜け出てしまうことを抑制することができる。
The
図２に示す貫通部２３は、図１０および図１１に示すように、円形状の貫通部２３０の一部を切断することによって形成することができる。円形状の貫通部２３０を収容するための貫通孔を基材材料１０に形成することは、比較的容易であり、製造効率を向上させるのに適している。
The through
主面１１と半導体素子３との間には、配線部２が介在しておらず、主面１１と半導体素子３とのｚ方向距離は、主面部２１の厚さよりも小である。これは、半導体装置Ａ１のｚ方向寸法を縮小するのに適している。
The
半導体素子３の電極パッド３２よりも、主面部２１の方が主面１１に近い位置にある。この主面部２１に、ファーストボンディング部４１を形成することにより、半導体装置Ａ１のｚ方向寸法を縮小することができる。
The
ファーストボンディング部４１をｚ方向視において貫通部２３から退避した位置に設けることにより、ファーストボンディング部４１を形成する際の力が貫通部２３に及ぶことを回避することができる。
By providing the
ファーストボンディング部４１が、ｘ方向において半導体素子３に対して貫通部２３よりも離間した位置に設けることにより、ワイヤ４の長さが極端に短くなってしまうことを回避することが可能である。これは、ワイヤ４のボンディング作業を適切に行うのに適している。
By providing the
半導体素子３の２つの対角線が、ｘ方向およびｙ方向に平行である。また、主面部２１には、半導体素子３の辺と平行である斜辺２１１が形成されている。これにより、半導体素子３と主面部２１とが干渉することを適切に回避しつつ、主面１１に余分なスペースが生じることを抑制可能であり、半導体装置Ａ１の小型化に好ましい。
Two diagonal lines of the
２つの電極パッド３２が、ｘ方向に並べられており、２つの電極パッド３２がｙ方向に並べられている。これにより、半導体素子３において４つの電極パッド３２の面積が不当に小さくなってしまうことを回避することができる。
The two
本実施形態によれば、貫通部２３は、露出面２３１が基材１の側面１３から露出しており、ｚ方向視においてそのすべてが基材１に内方された構成ではない。このため、基材１は、ｚ方向視において貫通部２３のすべてを内包する構成と比べて、ｚ方向視寸法を縮小することができる。また、貫通部２３は、露出面２３１よりもｘ方向寸法が大である拡大部２３２を有する。これにより、ｚ方向視において拡大部２３２は、基材１に係合するものとなっており、基材１による貫通部２３の保持力を高めることが可能である。これにより、たとえば基材１の薄型化によって貫通部２３の保持力が低下することを補完することが期待できる。したがって、半導体装置Ａ１の小型化を図ることができる。
According to this embodiment, the penetrating
図１２〜図２０は、本発明に係る半導体装置の変形例および他の実施形態を示している。なお、これらの図において、上述した例と同一または類似の要素には、上記実施形態と同一の符号を付している。また、上述した実施形態と以下に述べる変形例および実施形態とは、それぞれが有する技術的構成を部分的に相互に適宜採用することが可能である。 12 to 20 show a modified example and other embodiments of the semiconductor device according to the present invention. In these drawings, the same or similar elements as those in the above-described example are denoted by the same reference numerals as in the above embodiment. Further, the above-described embodiment and the modifications and embodiments described below can partially adopt the technical configurations of the respective parts as appropriate.
図１２は、半導体装置Ａ１の変形例を示している。本変形例においては、貫通部１６および貫通部２３は、ｚ方向視において五角形状とされている。貫通部２３のｙ方向における中央寄りに位置する２つの角を含む部分が、ｘ方向寸法が寸法Ｘ２である拡大部２３２となっている。露出面２３１のｘ方向寸法である寸法Ｘ１は、寸法Ｘ２よりも小である。このような貫通部２３は、図１０および図１１に示す工程において、ｚ方向視において菱型の貫通部２３０を切断することによって形成される。
FIG. 12 shows a modification of the semiconductor device A1. In this modification, the penetrating
図１３は、半導体装置Ａ１の他の変形例を示している。本変形例においては、貫通部１６および貫通部２３は、ｚ方向視において台形状とされている。貫通部２３の下底（平行な二辺のうち相対的に長い辺）を含む部分が、ｘ方向寸法が寸法Ｘ２である拡大部２３２となっている。露出面２３１は、貫通部２３の上庭（平行な二辺のうち相対的に短い辺）に相当し、ｘ方向寸法である寸法Ｘ１は、寸法Ｘ２よりも小である。このような貫通部２３は、図１０および図１１に示す工程において、ｚ方向視において三角形状の貫通部２３０を切断することによって形成される。
FIG. 13 shows another modification of the semiconductor device A1. In this modification, the penetrating
図１４は、半導体装置Ａ１の変形例を示している。本変形例においては、主面部２１の主面１１における配置が上述した例と異なっている。
FIG. 14 shows a modification of the semiconductor device A1. In this modification, the arrangement of the
本変形例の主面部２１は、ｚ方向視において基材１の側面１３に到達している一方、基材１の補助側面１４には到達していない。すなわち、主面部２１は、ｚ方向視において、基材１の補助側面１４から離間している。このように、露出面２３１が側面１３側に露出する場合、主面部２１は、補助側面１４から離間していてもよい。また、後述する例の容易、露出面２３１が補助側面１４側に露出する場合、主面部２１は、側面１３から離間していてもよい。
The
図１５は、本発明の第２実施形態に基づく半導体装置を示す要部拡大平面図である。本実施形態の半導体装置Ａ２は、ワイヤ４のファーストボンディング部４１と貫通部２３との位置関係が上述した実施形態と異なっている。
FIG. 15 is an essential part enlarged plan view showing a semiconductor device according to the second embodiment of the present invention. The semiconductor device A2 of this embodiment is different from the above-described embodiment in the positional relationship between the
本実施形態においては、ｚ方向視において、ワイヤ４のファーストボンディング部４１と貫通部２３とが互いに重なっている。図示された例においては、ファーストボンディング部４１の一部と貫通部２３の一部とが重なっている。なお、ファーストボンディング部４１および貫通部２３のいずれか一方のすべてと、他方の一部とが重なる構成であってもよい。また、ファーストボンディング部４１および貫通部２３のすべてが互いに重なり合う構成であってもよい。
In the present embodiment, the
このような実施形態によっても、半導体装置Ａ２の小型化を図ることができる。また、ファーストボンディング部４１と貫通部２３との少なくとも一部ずつを重なり合わせることにより、ｚ方向視におけるファーストボンディング部４１の中心と貫通部２３の中心とを近づけることが可能である。これにより、主面部２１および裏面部２２の少なくともいずれかの面積を縮小することが可能である。これは、半導体装置Ａ２の小型化に好ましい。
Also in such an embodiment, the semiconductor device A2 can be downsized. In addition, by overlapping at least a part of each of the
図１６は、本発明の第３実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ３は、貫通部１６および貫通部２３の構成が上述した実施形態と異なっている。
FIG. 16 shows a semiconductor device according to the third embodiment of the present invention. The semiconductor device A3 of the present embodiment is different from the above-described embodiments in the configuration of the
本実施形態においては、貫通部１６は、ｘ方向に開いている。露出面２３１は、基材１の補助側面１４から露出する面である。露出面２３１は、補助側面１４をｚ方向に横断している。本実施形態においては、露出面２３１は、矩形状である。露出面２３１は、平坦な面であり、補助側面１４と面一である。
In the present embodiment, the penetrating
拡大部２３２は、ｚ方向視において露出面２３１よりも内方に位置する部位であって、ｙ方向寸法である寸法Ｙ２が、露出面２３１のｙ方向寸法である寸法Ｙ１よりも大である部位である。本実施形態においては、貫通部２３は、ｚ方向視において拡大部２３２を直径とする円形が、露出面２３１において切り欠かれた形状である。
The
また、保持部１５は、貫通部２３が露出面２３１および拡大部２３２を有することに関連して、ｚ方向視において拡大部２３２を超えて露出面２３１のｙ方向の端縁に到達する基材１の部位である。本実施形態においては、１つの貫通部２３のｙ方向両側に２つの保持部１５が設けられている。
In addition, the holding
このような実施形態によっても、半導体装置Ａ３の小型化を図ることができる。また、露出面２３１が補助側面１４から露出するように貫通部２３を形成することにより、半導体装置Ａ３のｙ方向寸法を縮小することができる。
Also according to such an embodiment, the semiconductor device A3 can be downsized. Further, by forming the through
図１７および図１８は、本発明の第４実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ４は、主に基材１および配線部２の構成が、上述した実施形態と異なっている。
17 and 18 show a semiconductor device according to the fourth embodiment of the present invention. In the semiconductor device A4 of this embodiment, the configurations of the
本実施形態においては、基材１は、貫通部１７を有している。貫通部１７は、基材１をｚ方向に貫通する貫通孔であり、図示された例においては、基材１の略中央に設けられている。配線部２は、素子実装部２４、貫通部２５および裏面部２６を有する。素子実装部２４は、基材１の主面１１に形成されている。図１７に示すように、素子実装部２４は、平面視において４つの主面部２１とは離間して形成されている。素子実装部２４は、半導体素子３が実装される部位である。図示された例においては、素子実装部２４は、ｚ方向視において半導体素子３に内包されている。なお、素子実装部２４は、その一部が半導体素子３からはみ出した構成であってもよい。半導体素子３は、接合材３９によって素子実装部２４に接合されている。図示された例においては、接合材３９は、Ａｇを含む導電ペースト等の導電性接合材が選択されている。
In the present embodiment, the
裏面部２６は、基材１の裏面１２に形成された部位である。裏面部２６は、４つの裏面部２２のすべてから離間して形成されていても良いし、４つの裏面部２２のいずれかと繋がった構成であってもよい。
The back surface portion 26 is a portion formed on the
貫通部２５は、基材１を貫通しており、貫通部１６に収容されており、ｚ方向視において素子実装部２４と少なくとも一部が重なっている。図示された例においては、貫通部２５は、ｚ方向視において素子実装部２４にそのすべてが内包されている。貫通部２５は、素子実装部２４と裏面部２６とに繋がっている。
The penetrating
貫通部２５は、裏面２５１を有する。裏面２５１は、貫通部２５のうち基材１の裏面１２側において裏面部２６から露出した面である。図示された例においては、裏面２５１は、ｚ方向上方に凹んだ曲面形状とされている。たとえば、基材１に設けられた貫通空間が主面１１側から素子実装部２４によって塞がれた状態で、当該貫通空間を埋めるめっき処理を行った場合、ｚ方向上方（主面１１側）に凹んだ曲面形状の裏面２５１を有する貫通部２５を形成することができる。
The penetrating
また、本実施形態においては、半導体装置Ａ４は、レジスト層６を備えている。レジスト層６は、絶縁性樹脂等からなり、その厚さがたとえば２０μｍ程度である。レジスト層６は、主面部２１の端縁のうち平面視において側面１３および補助側面１４よりも内側にある部分を覆っている。すなわち、レジスト層６は、少なくとも主面部２１の斜辺２１１を覆っている。
In the present embodiment, the semiconductor device A4 includes the resist
このような実施形態によっても、半導体装置Ａ４の小型化を図ることができる。また、半導体素子３が素子実装部２４に接合されている。素子実装部２４は、貫通部２５を介して裏面部２６に繋がっている。このため、半導体装置Ａ４が実装される回路基板（図示略）の配線パターン等にはんだ等によって貫通部２５の裏面２５１および裏面部２６を接合することにより、半導体素子３から生じた熱を前記回路基板により効率よく伝達することが可能であり、半導体素子３からの放熱を促進することができる。凹んだ形状の裏面２５１を有する貫通部２５は、はんだによる接合面積を増大させることが可能であるという利点がある。
Also in such an embodiment, the semiconductor device A4 can be downsized. Further, the
接合材３９が導電性接合材からなる構成は、半導体素子３からの放熱を促進するのに好ましい。また、レジスト層６が設けられていることにより、導電性接合材からなる接合材３９が主面部２１に不当に付着してしまうことを防止することができる。
The configuration in which the
図１９は、本発明の第５実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ５は、主に半導体素子３の配置が上述した実施形態と異なっている。
FIG. 19 shows a semiconductor device according to the fifth embodiment of the present invention. The semiconductor device A5 of the present embodiment is mainly different from the above-described embodiment in the arrangement of the
本実施形態においては、矩形状である半導体素子３の２つの辺がｘ方向に平行であり、他の２つの辺がｙ方向に平行である。１つの対角線がｘ方向（側面１３）に平行であり、他の１つの対角線がｙ方向（補助側面１４）に平行である。４つの電極パッド３２は、各々の２つの辺がｘ方向に平行であり、各々の他の２つの辺がｙ方向に平行である。
In the present embodiment, the two sides of the
図示された例においては、主面部２１の形状は、ｚ方向視矩形状とされているが、これに限定されず、上述した実施形態のように斜辺２１１を有する形状等であってもよい。
In the illustrated example, the shape of the
このような実施形態によっても半導体装置Ａ５の小型化を図ることができる。 Such an embodiment can also reduce the size of the semiconductor device A5.
図２０は、本発明の第６実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ６は、ワイヤ４の構成が上述した実施形態と異なっている。
FIG. 20 shows a semiconductor device according to the sixth embodiment of the present invention. The semiconductor device A6 of this embodiment is different from the above-described embodiment in the configuration of the
本実施形態のワイヤ４は、ファーストボンディング部４１、セカンドボンディング部４２およびバンプ部４３を有する。セカンドボンディング部４２は、ファーストボンディング部４１とは反対側に位置しており、半導体素子３に対して固定されている。バンプ部４３は、セカンドボンディング部４２と半導体素子３の電極パッド３２との間に介在している。バンプ部４３は、例えばファーストボンディング部４１をボンディングする際に形成されるワイヤ先端の球状の溶融部分を、電極パッド３２に付着させたものである。バンプ部４３を形成した後に、主面部２１に対して当該ワイヤの一端をボンディングすることにより、ファーストボンディング部４１を形成し、次いで、当該ワイヤの他端をバンプ部４３にボンディングすることにセカンドボンディング部４２を形成する。
The
このような実施形態によっても、半導体装置Ａ６の小型化を図ることができる。また、バンプ部４３を設けることにより、セカンドボンディング部４２を形成する際の半導体素子３への衝撃を緩和することができる。
Also according to such an embodiment, the semiconductor device A6 can be downsized. Further, by providing the
図２１および図２２は、半導体装置の構成例を示している。本構成例の半導体装置Ａ１１においては、配線部２の貫通部２３が、上述した実施形態における露出面２３１を有していない。この点において、半導体装置Ａ１〜Ａ６と半導体装置Ａ１１とは、技術的思想が異なる。
21 and 22 illustrate a configuration example of the semiconductor device. In the semiconductor device A11 of this configuration example, the through
基材１には、４つの貫通部１６が設けられている。貫通部１６は、基材１をｚ方向に貫通する貫通孔によって構成されている。貫通部２３は、基材１を貫通しており、貫通部１６に収容されている。。貫通部２３は、ｚ方向視において基材１の側面１３および補助側面１４の双方から離間している。貫通部２３とワイヤ４のファーストボンディング部４１との位置関係は特に限定されず、貫通部２３とファーストボンディング部４１とがｚ方向視において互いの一部ずつが重なってもよいし、互いに重ならない構成であってもよい。図示された例においては、ファーストボンディング部４１と貫通部２３とは、互いの中心が略一致している。また、図示された例においては、ｚ方向視においてファーストボンディング部４１が貫通部２３に内包されているが、逆の位置関係であってもよい。
The
本発明に係る半導体装置は、上述した実施形態に限定されるものではない。本発明に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。 The semiconductor device according to the present invention is not limited to the above-described embodiment. The specific configuration of each part of the semiconductor device according to the present invention can be modified in various ways.
Ａ１〜Ａ６，Ａ１１：半導体装置
１ ：基材
２ ：配線部
３ ：半導体素子
４ ：ワイヤ
５ ：樹脂パッケージ
６ ：レジスト層
１０ ：基材材料
１１ ：主面
１２ ：裏面
１３ ：側面
１４ ：補助側面
１５ ：保持部
１６，１７：貫通部
２０ ：導電部
２１ ：主面部
２２ ：裏面部
２３ ：貫通部
２４ ：素子実装部
２５ ：貫通部
２６ ：裏面部
３１ ：素子本体
３２ ：電極パッド
３９ ：接合材
４１ ：ファーストボンディング部
５１ ：樹脂側面
８１ ：切断領域
８２ ：切断領域
１２０ ：裏面
２１１ ：斜辺
２２０ ：裏面部
２３０ ：貫通部
２３１ ：露出面
２３２ ：拡大部
２３３，２５１：裏面
Ｘ１，Ｘ２，Ｙ１，Ｙ２：寸法
A1 to A6, A11: Semiconductor device 1: Base material 2: Wiring part 3: Semiconductor element 4: Wire 5: Resin package 6: Resist layer 10: Base material 11: Main surface 12: Back surface 13: Side surface 14: Auxiliary side surface 15: holding
Claims (31)
前記基材に形成された配線部と、
前記配線部と導通し且つ前記基材の前記主面側に配置された半導体素子と、
前記半導体素子を覆う樹脂パッケージと、を備えた半導体装置であって、
前記配線部は、前記主面に形成された主面部、前記裏面に形成された裏面部および前記主面部と前記裏面部とを繋ぐ貫通部、を含み、
前記貫通部は、前記基材の前記側面から露出する露出面と、前記厚さ方向視において前記露出面よりも内方に位置し且つ前記厚さ方向と直角であって前記露出面と平行である第１方向寸法が前記露出面の前記第１方向寸法よりも大である拡大部と、を有することを特徴とする、半導体装置。 A base material having a main surface and a back surface facing each other in the thickness direction and a side surface connecting the main surface and the back surface;
A wiring portion formed on the substrate;
A semiconductor element that is electrically connected to the wiring portion and disposed on the main surface side of the base material;
A semiconductor device including a resin package covering the semiconductor element,
The wiring portion includes a main surface portion formed on the main surface, a back surface portion formed on the back surface, and a through portion connecting the main surface portion and the back surface portion,
The penetrating portion is an exposed surface exposed from the side surface of the base material, is located inward of the exposed surface in the thickness direction view, and is perpendicular to the thickness direction and parallel to the exposed surface. A semiconductor device comprising: an enlarged portion having a certain first direction dimension larger than the first direction dimension of the exposed surface.
１つの前記側面から２つの前記貫通部の前記露出面が露出している、請求項２０に記載の半導体装置。 The substrate has two side surfaces facing opposite sides of each other;
21. The semiconductor device according to claim 20, wherein the exposed surfaces of the two through portions are exposed from one of the side surfaces.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/490,458 US10211179B2 (en) | 2016-04-20 | 2017-04-18 | Semiconductor device |
| CN201710256632.8A CN107331767B (en) | 2016-04-20 | 2017-04-19 | Semiconductor device with a plurality of transistors |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016084106 | 2016-04-20 | ||
| JP2016084106 | 2016-04-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017199897A true JP2017199897A (en) | 2017-11-02 |
| JP6899244B2 JP6899244B2 (en) | 2021-07-07 |
Family
ID=60238260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017075123A Active JP6899244B2 (en) | 2016-04-20 | 2017-04-05 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6899244B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019179908A (en) * | 2018-03-30 | 2019-10-17 | 旭化成エレクトロニクス株式会社 | Hall element and magnetic ensor |
| JP2019197817A (en) * | 2018-05-10 | 2019-11-14 | ローム株式会社 | Semiconductor device and manufacturing method of the semiconductor device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08107161A (en) * | 1994-06-22 | 1996-04-23 | Seiko Epson Corp | Electronic part, electronic part material, and manufacture of electronic part |
| JPH11186481A (en) * | 1997-12-25 | 1999-07-09 | Sanyo Electric Co Ltd | Lead frame |
| JP2001332831A (en) * | 2000-05-25 | 2001-11-30 | Hitachi Aic Inc | Packaging structure of printed-wiring board |
| JP2004327918A (en) * | 2003-04-28 | 2004-11-18 | Matsushita Electric Ind Co Ltd | Solid state imaging device and its manufacturing process |
| JP2007095788A (en) * | 2005-09-27 | 2007-04-12 | Asahi Kasei Electronics Co Ltd | Magnetic sensor |
| JP2016021549A (en) * | 2014-06-17 | 2016-02-04 | 旭化成エレクトロニクス株式会社 | Hall sensor |
-
2017
- 2017-04-05 JP JP2017075123A patent/JP6899244B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08107161A (en) * | 1994-06-22 | 1996-04-23 | Seiko Epson Corp | Electronic part, electronic part material, and manufacture of electronic part |
| JPH11186481A (en) * | 1997-12-25 | 1999-07-09 | Sanyo Electric Co Ltd | Lead frame |
| JP2001332831A (en) * | 2000-05-25 | 2001-11-30 | Hitachi Aic Inc | Packaging structure of printed-wiring board |
| JP2004327918A (en) * | 2003-04-28 | 2004-11-18 | Matsushita Electric Ind Co Ltd | Solid state imaging device and its manufacturing process |
| JP2007095788A (en) * | 2005-09-27 | 2007-04-12 | Asahi Kasei Electronics Co Ltd | Magnetic sensor |
| JP2016021549A (en) * | 2014-06-17 | 2016-02-04 | 旭化成エレクトロニクス株式会社 | Hall sensor |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019179908A (en) * | 2018-03-30 | 2019-10-17 | 旭化成エレクトロニクス株式会社 | Hall element and magnetic ensor |
| JP2019197817A (en) * | 2018-05-10 | 2019-11-14 | ローム株式会社 | Semiconductor device and manufacturing method of the semiconductor device |
| JP7154818B2 (en) | 2018-05-10 | 2022-10-18 | ローム株式会社 | Semiconductor device and method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6899244B2 (en) | 2021-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5813963B2 (en) | Semiconductor device and mounting structure of semiconductor device | |
| JP2008277362A (en) | Semiconductor device, and manufacturing method thereof | |
| JP2009099697A (en) | Semiconductor apparatus and method of manufacturing the same | |
| TW201438123A (en) | Module and method of manufacturing the same | |
| JP7267767B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2019050302A (en) | Semiconductor device | |
| JP2020074379A (en) | Semiconductor device | |
| JP6899244B2 (en) | Semiconductor device | |
| JP2006134912A (en) | Semiconductor module and its manufacturing method, and film interposer | |
| JP2006229018A (en) | Tape carrier substrate, its manufacturing method and semiconductor device | |
| CN107331767B (en) | Semiconductor device with a plurality of transistors | |
| JP6928463B2 (en) | Hall element module | |
| JP2015207757A (en) | semiconductor device | |
| JP6162764B2 (en) | Semiconductor device and mounting structure of semiconductor device | |
| JP2005109088A (en) | Semiconductor device and its manufacturing method, circuit substrate, and electronic equipment | |
| JP6796666B2 (en) | Semiconductor device | |
| CN107611098A (en) | Electronic packing piece and its preparation method | |
| JP2007141947A (en) | Semiconductor device and its manufacturing method | |
| JP6864440B2 (en) | Semiconductor device | |
| JP6028908B2 (en) | Semiconductor device | |
| JP2018113429A (en) | Semiconductor device and semiconductor device manufacturing method | |
| JP2017079258A (en) | Electronic part-mounting board and electronic device | |
| JP6254807B2 (en) | Semiconductor device and electronic equipment | |
| JP2012227320A (en) | Semiconductor device | |
| JP2005236245A (en) | Semiconductor apparatus and its manufacturing method, semiconductor chip and its manufacturing method, and electronic apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200313 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210614 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6899244 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |