JP2017183684A - 半導体素子実装用基板および半導体装置 - Google Patents
半導体素子実装用基板および半導体装置 Download PDFInfo
- Publication number
- JP2017183684A JP2017183684A JP2016127274A JP2016127274A JP2017183684A JP 2017183684 A JP2017183684 A JP 2017183684A JP 2016127274 A JP2016127274 A JP 2016127274A JP 2016127274 A JP2016127274 A JP 2016127274A JP 2017183684 A JP2017183684 A JP 2017183684A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor element
- conductor
- mounting
- element mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
Description
導体素子の周波数特性を向上させることができる、高性能な半導体素子実装用基板および半導体装置を提供することが可能となる。
図1は本発明の第1の実施形態である半導体素子実装用基板1の構成を示す上面からの外観斜視図であり、図2は下面からの外観斜視図である。図3は同じく半導体素子実装用基板1の構成を示す上面からの外観斜視図であり、絶縁体の部分を省き金属層の部分だけを示す外観斜視図である。図4は同じく半導体素子実装用基板1の構成を示す、上面からの外観平面図、下面からの外観平面図、および断面図を含む図である。また図5は同じく半導体素子実装用基板1の構成を示す上面からの分解斜視図であり、絶縁体の部分を省き金属層の部分だけを示す分解斜視図であり、図6は分解平面図である。
板第2面12においても、信号伝送部分が接地電位部分に取り囲まれる構成となり、半導体素子実装用基板1の信号伝送部分に生じる電界分布の不要な拡がりと特性インピーダンスの変動を抑制することができる。この結果、半導体素子実装用基板1の周波数特性をさらに向上させることができる。
損失の周波数特性を示す図であり、図22は、挿入損失の周波数特性を示す図である。図21および図22から、電極パッド5、内層導体20、内層接地導体21および側面接地導体23を設けることによって、信号帯域において、戻り損失および挿入損失が低減され、半導体素子実装用基板1の周波数特性が向上されることを確認することができる。
次に、本発明の第2の実施形態の半導体素子実装用基板1について、図7,8に基づき
説明する。図7は本発明の第2の実施形態である半導体素子実装用基板1の構成を示す下面からの外観斜視図であり、図8は同じく半導体素子実装用基板1の構成を示す、下面からの外観平面図、および断面図を含む図である。本発明の第2の実施形態の半導体素子実装用基板1には、基板2の内側かつ上面視で載置部3を取り囲むように、内層接地導体21よりも、基板第2面12側の領域に、空隙部30が設けられている。半導体素子実装用基板1または半導体装置50の製造工程や、半導体装置50を作動させる際の半導体素子51の発熱によって半導体素子実装用基板1内に温度変化や温度勾配が発生する。この結果、半導体素子実装用基板1や半導体素子51の熱膨張や熱収縮に起因した応力が生じる場合がある。このような場合であっても、空隙部30が存在することによって応力を緩和することができるので、半導体素子実装用基板1の破損やクラックの発生を防止することが可能となる。また、基板2の変形や反りに伴って生じる載置部3の変形や反りを抑制することができるため、半導体素子51を載置部3に安定して実装することができる。また、載置部3の変形や反りに伴って生じる半導体素子51の破損を抑制することができる。
次に、本発明の第3の実施形態の半導体素子実装用基板1について、図9〜12に基づき説明する。図9は本発明の第3の実施形態である半導体素子実装用基板1の構成を示す上面からの外観斜視図であり、図10は下面からの外観斜視図である。図11は同じく第3の実施形態の半導体素子実装用基板1の構成を示す下面からの分解斜視図であり、基体31のみを分解して示した分解斜視図である。図12は同じく第3の実施形態の半導体素子実装用基板1の構成を示す、上面からの外観平面図、下面からの外観平面図、および断面図を含む図である。本発明の第3の実施形態においては、基板2は絶縁体から成り、半導体素子実装用基板1は載置部3に金属製の基体31をさらに備えており、基体31に半導体素子51が載置される。
せることができる。さらに、本発明の第2の実施形態と同様に、半導体素子実装用基板1には、基板2の内側において、内層接地導体21よりも、基板第2面12側の領域で基板2と基体31の間に空隙部30が設けられている。このような構成により、前述と同様の作用効果によって半導体素子実装用基板1の破損やクラックの発生、さらに、半導体素子51の破損を防止することが可能となるとともに、半導体素子実装用基板1の信号伝送部分における周波数特性をさらに向上させることができる。
本発明の第4の実施形態に係る半導体素子実装用基板1について、図13に基づき説明する。図13(a)および図13(b)は、本発明の第4の実施形態である半導体素子実装用基板1の構成を示す斜視図である。図13に示した半導体素子実装用基板1は、溝部14、側面溝13aが曲線部を有している。溝部14、側面溝13aは上面視において、例えば半楕円形状(図13(a))または円形状(図13(b))である。また、溝部14、側面溝13aが曲線部を有している。
本発明の第5の実施形態に係る半導体素子実装用基板1について、図14,15に基づき説明する。図14は、本発明の第4の実施形態である半導体素子実装用基板1の構成を示す上面図、および斜視図を含む図である。また、図15には分解斜視図を示している。図14および図15に示した半導体素子実装用基板1は、基板第1面11の上面に枠部41をさらに備えている。枠部41は、例えば基板2を構成する材料と同じであり、上面視で外周の形状が同じである。例えば、枠部41は、側面に、上面視において溝部14および側面溝13aと重なる位置に凹部42、第2溝部43を有しており、凹部42の内面には接地導体が設けられておらず、第2溝部43の内面には側面接地導体23が連続して設けられている。枠部41は、内面に接地導体が設けられていない凹部42が設けられていることにより、半導体素子実装用基板1の小型化において、信号線路19と接地導体22との間隔が狭くなる。このことによって、信号伝送部分と接地電位部分との間に生じる静電容量が大きくなるとともに特性インピーダンスが小さくなることを、凹部42が存在することによって緩和することができる。さらに、上面視において、溝部14および側面溝13aと凹部42および第2溝部43の形状を同じにすることがよい。
図16は、一例として本発明の第1の実施形態の半導体素子実装用基板1を備える半導
体装置50の構成の一例を示す外観斜視図である。半導体装置50を組み立てる場合、基板2の載置部3に半導体素子51を載置して基板2に接着剤等を介して接着固定し、半導体素子51と信号線路19とをボンディングワイヤ等を介して電気的に接続する。このようにして、半導体素子実装用基板1に半導体素子51を実装することによって製品としての半導体装置50が完成する。なお、本発明は以上の実施の形態の例および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等支障ない。例えば、基板第1面11の載置部3に半導体素子51を載置する凹部を設けず、載置部3と周縁部4が面一に設けられ、載置部3の周縁部4に信号線路19や接地導体22を備えてもよい。これにより、半導体素子実装用基板1の剛性が向上するから、半導体装置50の信頼性試験や作動環境、および半導体素子51等から加えられる熱によって生じる応力が原因となって発生する、半導体素子実装用基板1の破損を抑制することができる。
6と側面導体16との間の信号伝送部分における電界分布の不要な拡がりと特性インピーダンスの変動を抑制することができる。この結果、半導体素子実装用基板1の周波数特性をさらに向上させることができる。
2 基板
3 載置部
4 周縁部
5 電極パッド
6 第1金属層
7 第2金属層
8 第3金属層
11 基板第1面
12 基板第2面
13 基板側面
13a 側面溝
14 溝部
15 溝部内面
16 側面導体
17 側面導体上端
18 側面導体下端
19 信号線路
20 内層導体
21 内層接地導体
22 接地導体
23 側面接地導体
30 空隙部
31 基体
41 枠部
42 凹部
43 第2溝部
50 半導体装置
51 半導体素子
52 実装基板
53 グランド層
54 接地導体層の形成領域
54 接地導体層の非形成領域
55 信号導体
d 内面溝
Claims (17)
- 第1面の中央部に半導体素子を実装する載置部を有する基板を備えた半導体素子実装用基板であって、
前記基板の前記第1面に、前記載置部を取り囲む周縁部に設けられた信号線路と、
前記基板の側面に、前記基板の前記第1面から、前記第1面の反対側の第2面にかけて形成された溝部と、
前記溝部の内面に設けられ、前記信号線路と接続された側面導体と、
前記基板の内部に設けられ、前記側面導体と接続された内層導体と、
前記基板の内部に設けられ、前記内層導体を取り囲む内層接地導体と、
前記基板の前記第2面に設けられ、前記側面導体と接続された電極パッドと、を備えたことを特徴とする半導体素子実装用基板。 - 前記基板の前記第1面に、前記信号線路を挟むようにして、層状に設けられた接地導体をさらに備えることを特徴とする請求項1に記載の半導体素子実装用基板。
- 前記基板の前記第2面に、前記電極パッドを取り囲むようにして、層状に設けられた接地導体をさらに備えることを特徴とする請求項1または請求項2に記載の半導体素子実装用基板。
- 前記基板第1面の上面に、前記載置部を取り囲んで設けられた枠部をさらに備えており、
前記枠部の側面は、上面視において前記溝部と重なる位置に凹部を有していることを特徴とする請求項1乃至請求項3のいずれか1つに記載の半導体素子実装用基板。 - 前記内層導体は、前記側面導体が延びる方向と直交する方向に層状に設けられ、前記溝部の前記内面に沿って側面導体に接続されることを特徴とする請求項1乃至請求項4のいずれかに記載の半導体素子実装用基板。
- 前記内層接地導体は、前記側面導体が延びる方向と直交する方向に層状に設けられ、前記内層導体を取り囲むように設けられることを特徴とする請求項1乃至請求項5のいずれかに記載の半導体素子実装用基板。
- 前記基板の前記側面に、前記溝部を挟むようにして、前記基板の前記第1面から前記第2面にかけて形成された側面接地導体をさらに備えることを特徴とする請求項1乃至請求項6のいずれかに記載の半導体素子実装用基板。
- 前記基板の内側において、前記内層接地導体よりも、前記基板の前記第2面側の領域に、空隙部が設けられることを特徴とする請求項1乃至請求項7のいずれかに記載の半導体素子実装用基板。
- 前記基板は絶縁体から成ることを特徴とする請求項1乃至請求項8のいずれかに記載の半導体素子実装用基板。
- 前記載置部に金属製の基体をさらに備え、該基体に半導体素子が載置されることを特徴とする請求項1乃至請求項9のいずれかに記載の半導体素子実装用基板。
- 前記基体は前記内層接地導体と接続されることを特徴とする請求項1乃至請求項10のいずれかに記載の半導体素子実装用基板。
- 前記内層導体は平面視したときの外形状が略矩形状であることを特徴とする請求項1乃至請求項11のいずれかに記載の半導体素子実装用基板。
- 前記電極パッドは平面視したときの外形状が略半円形状であることを特徴とする請求項1乃至請求項12のいずれかに記載の半導体素子実装用基板。
- 前記側面導体の前記第1面側の端部において、前記側面導体と前記信号線路とが接続されることを特徴とする請求項1乃至請求項13のいずれかに記載の半導体素子実装用基板。
- 前記側面導体の前記第2面側の端部において、前記側面導体と前記電極パッドとが接続されることを特徴とする請求項1乃至請求項14のいずれかに記載の半導体素子実装用基板。
- 請求項1乃至請求項15のいずれかに記載の半導体素子実装用基板と、前記載置部に載置されるとともに前記信号線路に電気的に接続された半導体素子とを具備していることを特徴とする半導体装置。
- 前記基板の下面であって、前記基板の第2面と接合して設けられた実装回路基板をさらに備えており、
前記実装回路基板は、内部に接地導体層の形成領域および接地導体層の非形成領域を有しているとともに、前記接地導体層の非形成領域は、上面視において前記側面導体と重なっていることを特徴とする請求項16に記載の半導体装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016064914 | 2016-03-29 | ||
JP2016064914 | 2016-03-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017183684A true JP2017183684A (ja) | 2017-10-05 |
JP6673764B2 JP6673764B2 (ja) | 2020-03-25 |
Family
ID=60006535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016127274A Active JP6673764B2 (ja) | 2016-03-29 | 2016-06-28 | 半導体素子実装用基板および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6673764B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109949708A (zh) * | 2018-08-22 | 2019-06-28 | 京东方科技集团股份有限公司 | 显示面板以及制备显示面板的方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09283700A (ja) * | 1996-04-16 | 1997-10-31 | Kyocera Corp | 高周波用電力増幅器 |
JP2000164764A (ja) * | 1998-11-26 | 2000-06-16 | Kyocera Corp | 高周波用配線基板の実装構造 |
JP2002158509A (ja) * | 2000-11-21 | 2002-05-31 | Mitsubishi Electric Corp | 高周波回路モジュールおよびその製造方法 |
JP2002190540A (ja) * | 2000-12-20 | 2002-07-05 | Kyocera Corp | 半導体素子収納用パッケージ |
JP2003078065A (ja) * | 2001-09-06 | 2003-03-14 | Kyocera Corp | 半導体素子搭載用基板および光半導体素子収納用パッケージ |
JP2003163570A (ja) * | 2001-11-26 | 2003-06-06 | Fujitsu Media Device Kk | 分波器及びこれを用いた電子装置 |
JP2005123894A (ja) * | 2003-10-16 | 2005-05-12 | Matsushita Electric Works Ltd | 高周波用マルチチップモジュール基板 |
JP2005277028A (ja) * | 2004-03-24 | 2005-10-06 | Mitsubishi Electric Corp | 高速伝送用基板構造 |
JP2008159862A (ja) * | 2006-12-25 | 2008-07-10 | Hitachi Kokusai Electric Inc | 高周波電子部品のパッケージ構造 |
-
2016
- 2016-06-28 JP JP2016127274A patent/JP6673764B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09283700A (ja) * | 1996-04-16 | 1997-10-31 | Kyocera Corp | 高周波用電力増幅器 |
JP2000164764A (ja) * | 1998-11-26 | 2000-06-16 | Kyocera Corp | 高周波用配線基板の実装構造 |
JP2002158509A (ja) * | 2000-11-21 | 2002-05-31 | Mitsubishi Electric Corp | 高周波回路モジュールおよびその製造方法 |
JP2002190540A (ja) * | 2000-12-20 | 2002-07-05 | Kyocera Corp | 半導体素子収納用パッケージ |
JP2003078065A (ja) * | 2001-09-06 | 2003-03-14 | Kyocera Corp | 半導体素子搭載用基板および光半導体素子収納用パッケージ |
JP2003163570A (ja) * | 2001-11-26 | 2003-06-06 | Fujitsu Media Device Kk | 分波器及びこれを用いた電子装置 |
JP2005123894A (ja) * | 2003-10-16 | 2005-05-12 | Matsushita Electric Works Ltd | 高周波用マルチチップモジュール基板 |
JP2005277028A (ja) * | 2004-03-24 | 2005-10-06 | Mitsubishi Electric Corp | 高速伝送用基板構造 |
JP2008159862A (ja) * | 2006-12-25 | 2008-07-10 | Hitachi Kokusai Electric Inc | 高周波電子部品のパッケージ構造 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109949708A (zh) * | 2018-08-22 | 2019-06-28 | 京东方科技集团股份有限公司 | 显示面板以及制备显示面板的方法 |
WO2020038032A1 (zh) * | 2018-08-22 | 2020-02-27 | 京东方科技集团股份有限公司 | 显示面板以及制备显示面板的方法 |
US11532602B2 (en) | 2018-08-22 | 2022-12-20 | Beijing Boe Technology Development Co., Ltd. | Display panel and method for manufacturing display panel |
Also Published As
Publication number | Publication date |
---|---|
JP6673764B2 (ja) | 2020-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6929283B2 (ja) | 高周波用セラミックス基板および高周波用半導体素子収納パッケージ | |
JP7049500B2 (ja) | 半導体素子実装用基板および半導体装置 | |
US8952518B2 (en) | Semiconductor device housing package, and semiconductor apparatus and electronic apparatus including the same | |
JP6397127B2 (ja) | 半導体素子パッケージ、半導体装置および実装構造体 | |
KR20050001368A (ko) | 적층형 반도체 장치 | |
JP6243510B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JPWO2011118544A1 (ja) | 無線モジュール及びその製造方法 | |
JP6274358B1 (ja) | 半導体装置 | |
JP6151794B2 (ja) | 回路基板、電子部品収納用パッケージおよび電子装置 | |
WO2018216219A1 (ja) | 半導体装置 | |
JP6673764B2 (ja) | 半導体素子実装用基板および半導体装置 | |
JP2016115736A (ja) | 半導体素子パッケージおよび半導体装置 | |
JP6591912B2 (ja) | 半導体素子パッケージおよび半導体装置 | |
JP7098820B2 (ja) | 無線通信モジュール | |
JP2008263360A (ja) | 高周波基板装置 | |
JP5566768B2 (ja) | 高周波回路 | |
WO2023054419A1 (ja) | 半導体素子実装用基板及び半導体装置 | |
JP6408661B2 (ja) | To−can型パッケージ用ヘッダーおよび半導体装置 | |
JP2016219649A (ja) | 高周波半導体用パッケージ、高周波半導体装置、および高周波半導体装置の製造方法 | |
JP2014127589A (ja) | 素子収納用パッケージおよび実装構造体 | |
JP2013187347A (ja) | 基板接続構造、及び基板モジュール | |
JP2014165208A (ja) | 素子収納用パッケージ、並びに実装構造体 | |
JP2012234880A (ja) | 素子収納用パッケージおよびこれを備えた半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200305 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6673764 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |