JP2017173976A - センサ及びセンサ付き表示装置 - Google Patents

Abstract

【課題】検出精度に優れたセンサ及びセンサ付き表示装置を提供する。
【解決手段】センサ付き表示装置は、走査線と、信号線Ｓと、画素スイッチと、画素電極ＰＥと、第１共通電極と、検出電極ＤＥと、カレントミラー回路ＣＵと、積分器ＩＮと、を備える。カレントミラー回路ＣＵは、第１トランジスタＴＲ１と、第２トランジスタＴＲ２と、を有する。積分器ＩＮは、反転入力端子Ｔ１及び非反転入力端子Ｔ２を含む演算増幅器ＡＭＰと、コンデンサＣＯＮと、を有する。
【選択図】図８

Description

本発明の実施形態は、センサ及びセンサ付き表示装置に関する。

近年、各種のセンサが開発されている。センサとしては、例えば、指の表面の凹凸パターン（指紋）を検出するセンサが知られている。

特開２０１５−１２３７７号公報

本実施形態は、検出精度に優れたセンサ及びセンサ付き表示装置を提供する。

一実施形態に係るセンサ付き表示装置は、
走査線と、
信号線と、
前記走査線と前記信号線とに接続された画素スイッチと、
前記画素スイッチに接続された画素電極と、
第１共通電極と、
検出電極と、
第１ゲート電極、第１電源に接続された第１電極、及び前記検出電極及び前記第１ゲート電極に接続された第２電極を含む第１トランジスタと、前記第１ゲート電極に接続された第２ゲート電極、前記第１電源に接続された第３電極、及び第４電極を含む第２トランジスタと、を有するカレントミラー回路と、
前記第４電極に接続された反転入力端子及び第２電源に接続された非反転入力端子を含む演算増幅器と、前記演算増幅器の出力端子と前記反転入力端子との間に接続されたコンデンサと、を有する積分器と、を備える。

また、一実施形態に係るセンサ付き表示装置は、
走査線と、
信号線と、
前記走査線と前記信号線とに接続された画素スイッチと、
前記画素スイッチに接続された画素電極と、
制御線と、
検出線と、
前記制御線と前記検出線とに接続された検出スイッチと、
前記検出スイッチに接続された検出電極と、
反転入力端子及び第２電源に接続された非反転入力端子を含む演算増幅器と、前記演算増幅器の出力端子と前記反転入力端子との間に接続されたコンデンサと、を有する積分器と、
第１電源と前記検出線とを接続する書込み状態と、前記反転入力端子と前記検出線とを接続する読取り状態と、の何れか一方に切替える検出スイッチと、をさらに備え、
前記検出スイッチを、前記書込み状態に切替えて行う前記検出電極への充電と、前記読取り状態に切替えて行う前記検出電極からの放電及び前記コンデンサへの充電と、を繰り返し、前記コンデンサに複数回の充電分の電荷を蓄積させる。

また、一実施形態に係るセンサは、
制御線と、
検出線と、
前記制御線と前記検出線とに接続された検出スイッチと、
前記制御線、前記検出線及び前記検出スイッチの上方に位置し、前記制御線、前記検出線及び前記検出スイッチと対向し、開口を有する共通電極と、
前記共通電極の上方に位置し、前記開口と対向し、前記開口を通って前記検出スイッチに接続された検出電極と、
前記制御線に接続され、前記検出スイッチを、前記検出線と前記検出電極とを接続する第１接続状態及び前記検出線と前記検出電極とを絶縁する第２接続状態との何れか一方に切替える駆動信号を前記制御線に与える第１回路と、
第１ゲート電極、第１電源に接続された第１電極、及び前記検出電極及び前記第１ゲート電極に接続された第２電極を含む第１トランジスタと、前記第１ゲート電極に接続された第２ゲート電極、前記第１電源に接続された第３電極、及び第４電極を含む第２トランジスタと、を有するカレントミラー回路と、
前記第４電極に接続された反転入力端子及び第２電源に接続された非反転入力端子を含む演算増幅器と、前記演算増幅器の出力端子と前記反転入力端子との間に接続されたコンデンサと、を有する積分器と、を備える。

図１は、第１の実施形態に係る液晶表示装置の構成を示す斜視図である。 図２は、上記第１の実施形態に係る液晶表示装置の一部を示す平面図である。 図３は、図１及び図２に示した第１基板の４個の画素と各種配線との電気的な接続関係を示す等価回路図である。 図４は、上記第１基板の一部を示す拡大平面図であり、図３に示した４個の画素と各種配線とを示す平面図である。 図５は、図４の線Ｖ−Ｖに沿って示す上記第１基板の断面図である。 図６は、上記第１基板の表示領域の外側の一部を示す拡大平面図であり、デマルチプレクサを示す回路図である。 図７は、上記液晶表示装置の電気的な接続関係を示す等価回路図である。 図８は、上記液晶表示装置の一部を示す等価回路図であり、検出器、画素電極などを示す図である。 図９は、上記センサの駆動方法を説明するためのタイミングチャートであり、任意のセンシング期間における、クロック信号、タイミング信号、電位調整信号、制御信号、画素電極の電位変動、及びコンデンサの容量変動を示す図である。 図１０は、図８に対応した等価回路図を用いて上記センサの駆動方法を説明するための図であり、画素電極とコンデンサとに電荷が蓄積される様子であり、画素電極とコンデンサとに充電を行っている様子を示す図である。 図１１は、図８に対応した等価回路図を用いて上記センサの駆動方法を説明するための他の図であり、画素電極から電荷が放出される様子であり、画素電極からの放電を行っている様子を示す図である。 図１２は、上記センサの駆動に利用する各種の信号及び電圧を説明するためのタイミングチャートであり、検出信号、電位調整信号、制御信号、及び電源電圧を示す図である。 図１３は、上記第１の実施形態の変形例１に係る液晶表示装置の一部を示す等価回路図であり、検出器、画素電極などを示す図である。 図１４は、上記第１の実施形態の変形例２に係る液晶表示装置の一部を示す等価回路図であり、検出器、画素電極などを示す図である。 図１５は、上記第１の実施形態の変形例３に係る液晶表示装置の一部を示す等価回路図であり、検出器、画素電極などを示す図である。 図１６は、第２の実施形態に係る液晶表示装置の構成を示す斜視図である。 図１７は、位置検出方法の一例の原理を説明するための図である。 図１８は、上記第２の実施形態の変形例１に係る液晶表示装置の一部を示す等価回路図であり、検出器、画素電極、位置検出電極などを示す図である。 図１９は、第３の実施形態に係る液晶表示装置の４個の画素と各種配線との電気的な接続関係を示す等価回路図である。 図２０は、第４の実施形態に係る液晶表示装置の液晶表示パネルの構成を示す平面図である。 図２１は、上記第４の実施形態に係る液晶表示装置の第１基板のセンシング領域を示す断面図である。 図２２は、第５の実施形態に係る液晶表示装置の液晶表示パネルの構成を示す平面図であり、共通電極などを示す図である。 図２３は、上記第５の実施形態に係る液晶表示装置の一部を示す等価回路図であり、検出器、画素電極、分割電極などを示す図である。 図２４は、第６の実施形態に係る液晶表示装置の第１基板の構成を示す平面図である。 図２５は、第７の実施形態に係るセンサを示す平面図である。 図２６は、上記第７の実施形態に係るセンサの一部を示す等価回路図であり、検出器、検出電極などを示す図である。 図２７は、上記検出器の変形例を示す等価回路図であり、検出器、画素電極などを示す図である。 図２８は、上記第１の実施形態の電位調整信号の変形例を説明するためのタイミングチャートであり、任意のセンシング期間における、クロック信号、タイミング信号、電位調整信号、及び制御信号を示す図である。 図２９は、上記第１の実施形態の電位調整信号の変形例と、接続線の駆動の変形例とを説明するためのタイミングチャートであり、任意のセンシング期間における、クロック信号、タイミング信号、電位調整信号、制御信号、接続線の電位変動、及び信号線の電位変動を示す図である。

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
以下の説明において、第１基板ＳＵＢ１から第２基板ＳＵＢ２に向かう方向を上方（あるいは、単に上）とし、第２基板ＳＵＢ２から第１基板ＳＵＢ１に向かう方向を下方（あるいは、単に下）とする。また、「第１部材の上方の第２部材」及び「第１部材の下方の第２部材」とした場合、第２部材は、第１部材に接していてもよく、又は第１部材から離れて位置していてもよい。後者の場合、第１部材と第２部材との間に、第３の部材が介在していてもよい。一方、「第１部材の上の第２部材」及び「第１部材の下の第２部材」とした場合、第２部材は第１部材に接している。

（第１の実施形態）
まず、第１の実施形態に係る液晶表示装置及び液晶表示装置の駆動方法について説明する。なお、本実施形態において、液晶表示装置はセンサ付き液晶表示装置である。図１は、第１の実施形態に係る液晶表示装置ＤＳＰの構成を示す斜視図である。
図１に示すように、液晶表示装置ＤＳＰは、アクティブマトリクス型の液晶表示パネルＰＮＬ、液晶表示パネルＰＮＬを駆動する駆動ＩＣ（ＩＣ１）、液晶表示パネルＰＮＬを照明するバックライトユニットＢＬ、制御モジュールＣＭ、フレキシブル配線基板ＦＰＣ１、ＦＰＣ３などを備えている。

液晶表示パネルＰＮＬは、平板状の第１基板ＳＵＢ１と、第１基板ＳＵＢ１に対向配置された平板状の第２基板ＳＵＢ２と、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に挟持された液晶層と、を備えている。なお、本実施形態において、第１基板ＳＵＢ１をアレイ基板と、第２基板ＳＵＢ２を対向基板と、それぞれ言い換えることができる。
液晶表示装置ＤＳＰは、アクティブエリアＡＡを備えている。本実施形態において、アクティブエリアＡＡは、画像を表示する表示領域ＤＡである。表示領域ＤＡの形状は、ここでは矩形状であるが、特に限定されるものではなく、円形などであってもよい。さらに、液晶表示装置ＤＳＰは、表示領域ＤＡの一部又は全体に重なったセンシング領域ＳＡを備えている。センシング領域ＳＡは、被検出部を検出する領域であり、図に示した例において表示領域ＤＡの一部に重なっている。上記被検出部としては、指などの導電性を有する物体を挙げることができる。

バックライトユニットＢＬは、第１基板ＳＵＢ１の背面側に配置されている。このようなバックライトユニットＢＬとしては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したもの等が適用可能であり、詳細な構造については説明を省略する。

液晶表示パネルＰＮＬは、バックライトユニットＢＬからのバックライトを選択的に透過することで画像を表示する透過表示機能を備えた透過型の液晶表示パネルである。なお、液晶表示パネルＰＮＬは、透過表示機能に加えて、外光を選択的に反射することで画像を表示する反射表示機能を備えた半透過型の液晶表示パネルであってもよい。又は、液晶表示パネルＰＮＬは、反射表示機能のみを備えた反射型の液晶表示パネルであってもよく、この場合、液晶表示装置ＤＳＰは、バックライトユニットＢＬ無しに構成される。

液晶表示装置ＤＳＰは、図示しないカバー部材を備えていてもよい。例えば液晶表示パネルＰＮＬの画像を表示する画面側の外面の上方にカバー部材を設けることができる。ここで、上記外面は、第２基板ＳＵＢ２の第１基板ＳＵＢ１と対向する面とは反対側の面であり、画像を表示する表示面を含んでいる。

駆動ＩＣ（ＩＣ１）は、液晶表示パネルＰＮＬの第１基板ＳＵＢ１上に搭載されている。フレキシブル配線基板ＦＰＣ１は、液晶表示パネルＰＮＬと制御モジュールＣＭとを接続している。制御モジュールＣＭは、駆動ＩＣ（ＩＣ１）に信号や電圧を与える。フレキシブル配線基板ＦＰＣ３は、バックライトユニットＢＬと制御モジュールＣＭとを接続している。

図２は、本実施形態に係る液晶表示装置ＤＳＰの一部を示す平面図である。
図２に示すように、第１基板ＳＵＢ１は、ガラス基板や樹脂基板などの第１絶縁基板１０を備えている。第１絶縁基板１０の上方には、複数の走査線Ｇと、複数の信号線Ｓと、複数の補助配線Ａと、が形成されている。
ここで、「第１部材の上方の第２部材」及び「第１部材の下方の第２部材」とした場合、第２部材は、第１部材に接していてもよく、又は第１部材から離れて位置していてもよい。後者の場合、第１部材と第２部材との間に、第３の部材が介在していてもよい。一方、「第１部材の上の第２部材」及び「第１部材の下の第２部材」とした場合、第２部材は第１部材に接している。

複数の走査線Ｇは、第１走査線Ｇ、第２走査線Ｇ、…第ｊ走査線Ｇｊのｊ本の走査線である。走査線Ｇは、第１方向Ｘに延在し、第１方向Ｘに交差する第２方向Ｙに互いに間隔を置いて並んでいる。各走査線Ｇは、一行分の複数の画素ＰＸにて共用される。
複数の信号線Ｓは、第１信号線Ｓ１、第２信号線Ｓ２、…第ｉ信号線Ｓｉのｉ本の信号線である。信号線Ｓは、第２方向Ｙに延在し、第１方向Ｘに互いに間隔を置いて並んでいる。ここでは、信号線Ｓは、表示領域ＤＡにて走査線Ｇと交差している。各信号線Ｓは、一列分の複数の画素ＰＸにて共用される。
複数の補助配線Ａは、第１補助配線Ａ１、…第ｋ補助配線Ａｋのｋ本の補助配線である。補助配線Ａは、信号線Ｓと並んで第２方向Ｙに延在し、第１方向Ｘに互いに間隔を置いて並んでいる。ここでは、補助配線Ａは、表示領域ＤＡにて走査線Ｇと交差している。各補助配線Ａは、隣合う二列分の複数の画素ＰＸにて共用される。

本実施形態において、第１方向Ｘを行方向、第２方向Ｙを列方向と言い換えることができる。また、第１方向Ｘ及び第２方向Ｙは、互いに直交しているが、９０°以外の角度で交差していてもよい。また、走査線Ｇ、信号線Ｓ及び補助配線Ａの本数は、特に限定されるものではなく、種々変形可能である。ここでは、補助配線Ａの本数は信号線Ｓの本数の半分である。
また、走査線Ｇと信号線Ｓとの各交差部近傍には、画素スイッチＰＳが形成されている。各画素スイッチＰＳは、走査線Ｇと、信号線Ｓと、補助配線Ａと、に接続されている。

第１共通電極としての共通電極ＣＥ１は、第１絶縁基板１０、走査線Ｇ、信号線Ｓ、補助配線Ａ、及び画素スイッチＰＳの上方に位置し、走査線Ｇ、信号線Ｓ、補助配線Ａ、及び画素スイッチＰＳと対向している。共通電極ＣＥ１は、表示領域ＤＡだけではなく、表示領域ＤＡの外側まで拡張して形成されている。この実施形態において、共通電極ＣＥ１は単個の電極であるが、共通電極ＣＥ１の形状やパターンは特に限定されるものではなく、種々変形可能である。例えば、共通電極ＣＥ１は、ストライプ状に並べられた複数の分割電極で形成されていてもよく、又は、マトリクス状に並べられた複数の分割電極で形成されていてもよい。

複数の画素電極ＰＥは、共通電極ＣＥ１の上方に位置している。図示した例では、画素電極ＰＥは、それぞれ矩形状に形成され、表示領域ＤＡにて第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。言い換えると、表示領域ＤＡは画素電極ＰＥが設けられているエリアである。画素電極ＰＥの個数は、ｉ×ｊ個である。画素電極ＰＥは、例えば、第１方向Ｘ及び第２方向Ｙのそれぞれに５０μｍのピッチで配列している。

第１回路としての走査線駆動回路ＧＤは、第１絶縁基板１０と共通電極ＣＥ１との間の層に設けられている。走査線駆動回路ＧＤは、共通電極ＣＥ１の下方に位置し、共通電極ＣＥ１と対向している。走査線駆動回路ＧＤは、表示領域ＤＡの外側にて複数の走査線Ｇに接続されている。一方で、走査線駆動回路ＧＤは、表示領域ＤＡの外側にて、第１絶縁基板１０の一端部に配置されたＯＬＢ（Outer Lead Bonding）パッド群ＰＧに接続されている。走査線駆動回路ＧＤは、画素スイッチＰＳを第１接続状態及び第２接続状態の何れか一方に切替える駆動信号を走査線Ｇに与える。上記第１接続状態とは、信号線Ｓと画素電極ＰＥとを接続し、補助配線Ａと画素電極ＰＥとを絶縁する状態である。また、上記第２接続状態とは、信号線Ｓと画素電極ＰＥとを絶縁し、補助配線Ａと画素電極ＰＥとを接続する状態である。

第２回路としてのデマルチプレクサＭＵは、第１絶縁基板１０と共通電極ＣＥ１との間の層に設けられている。デマルチプレクサＭＵは、共通電極ＣＥ１の下方に位置し、共通電極ＣＥ１と対向している。デマルチプレクサＭＵは、表示領域ＤＡの外側にて複数の信号線Ｓに接続されている。一方で、デマルチプレクサＭＵは、表示領域ＤＡの外側にて、ＯＬＢパッド群ＰＧに接続されている。この実施形態において、デマルチプレクサＭＵは、１入力４出力のデマルチプレクサを利用している。但し、デマルチプレクサＭＵは、本実施形態に限定されるものではなく種々変形可能であり、例えば１入力３出力のデマルチプレクサを利用するものであってもよい。
なお、本実施形態において、第２回路はデマルチプレクサＭＵであるため、補助配線ＡはデマルチプレクサＭＵを介すること無しに駆動ＩＣ（ＩＣ１）に接続されている。

駆動ＩＣ（ＩＣ１）は、上述したデマルチプレクサＭＵや走査線駆動回路ＧＤに接続されている。共通電極ＣＥ１は、駆動ＩＣ（ＩＣ１）と対向していないが、表示領域ＤＡの外側に拡張して形成され、デマルチプレクサＭＵや走査線駆動回路ＧＤと対向している。
制御モジュールＣＭは、フレキシブル配線基板ＦＰＣ１を介して第１絶縁基板１０のＯＬＢパッド群ＰＧに接続されている。ここで、制御モジュールＣＭをアプリケーションプロセッサと言い換えることができる。制御モジュールＣＭは、フレキシブル配線基板ＦＰＣ１などを介して走査線駆動回路ＧＤ及びデマルチプレクサＭＵなどと接続されている。制御モジュールＣＭは、走査線駆動回路ＧＤ及びデマルチプレクサＭＵなどの駆動を制御し、走査線駆動回路ＧＤとデマルチプレクサＭＵとの同期化を図ることができる。

液晶表示装置ＤＳＰは、センサＳＥを備えている。センサＳＥは、制御線Ｃ、検出線Ｌ、検出スイッチＤＳ、第２共通電極としての共通電極ＣＥ２、検出電極ＤＥ、制御線駆動回路ＣＤなどを有している。ここで、上記共通電極ＣＥ１と区別するために、センサＳＥが備える共通電極を上記のように共通電極ＣＥ２として説明する。なお、本実施形態において、共通電極ＣＥ２は、共通電極ＣＥ１の少なくとも一部を含んで形成されている。検出スイッチＤＳは、制御線Ｃと検出線Ｌとに接続されている。共通電極ＣＥ２は、制御線Ｃ、検出線Ｌ及び検出スイッチＤＳの上方に位置し、制御線Ｃ、検出線Ｌ及び検出スイッチＤＳと対向し、検出スイッチＤＳと対向した開口を有している。検出電極ＤＥは、共通電極ＣＥ２の上方に位置し、共通電極ＣＥ２の開口と対向し、上記開口を通って検出スイッチＤＳに接続されている。制御線駆動回路ＣＤには、制御線Ｃが接続されている。

本実施形態において、センシング領域ＳＡに位置する画素電極ＰＥは、検出電極ＤＥとしても使用される。このため、センシング領域ＳＡに位置する画素電極ＰＥは、表示駆動とセンシング駆動との両方に用いられる。画素電極ＰＥには、表示駆動時に画像信号（例えば、映像信号）が与えられ、センシング駆動時に駆動信号が与えられ近接物体の検出動作を行う。また、走査線駆動回路ＧＤ、走査線Ｇ、信号線Ｓ、画素スイッチＰＳ及び共通電極ＣＥ１は、表示時に画像を表示するために使用される。一方、検出時に注目すると、本実施形態において、走査線駆動回路ＧＤは制御線駆動回路ＣＤとして使用され、対応する走査線Ｇは制御線Ｃとして使用され、対応する信号線Ｓは検出線Ｌとして使用され、対応する画素スイッチＰＳは検出スイッチＤＳとして使用され、共通電極ＣＥ１は共通電極ＣＥ２として使用される。

上記のように、共通電極ＣＥ１は、ＯＬＢパッド群ＰＧと対向していないが、第１絶縁基板１０の上方に形成された各種の配線、スイッチ、回路などと対向している。又は、共通電極ＣＥ１は、各種の配線、スイッチ、回路などを覆っている。第１絶縁基板１０の上方に設けられる上述した部材のうち、駆動ＩＣ（ＩＣ１）、駆動ＩＣ（ＩＣ１）に直に接続された配線の一部、ＯＬＢパッド群ＰＧ、及びＯＬＢパッド群ＰＧに直に接続された配線の一部以外は、共通電極ＣＥ１と対向し、共通電極ＣＥ１の輪郭を越えること無しに位置している。このため、共通電極ＣＥ１は、表示領域ＤＡの内側だけではなく、表示領域ＤＡの外側においても、画素電極ＰＥ（検出電極ＤＥ）を電気的にシールドすることができる。すなわち、画素電極ＰＥに寄生容量を生じ難くすることができるため、センサ感度の低下を抑制することができる。

図３は、図１及び図２に示した第１基板ＳＵＢ１の４個の画素ＰＸと各種配線との電気的な接続関係を示す等価回路図である。
図３に示すように、各画素ＰＸは、画素スイッチＰＳ、画素電極ＰＥなどを備えている。画素スイッチＰＳは、それぞれ直列に接続された第１スイッチング素子及び第２スイッチング素子を有している。第１及び第２スイッチング素子は、例えば互いに導電型の異なる薄膜トランジスタで形成されている。本実施形態において、第１スイッチング素子はＮチャネル型の薄膜トランジスタで形成され、第２スイッチング素子はＰチャネル型の薄膜トランジスタで形成されている。第１及び第２スイッチング素子は、トップゲート型あるいはボトムゲート型のいずれであってもよい。また、第１及び第２スイッチング素子の半導体層は、例えば、多結晶シリコン（polycrystalline silicon：poly-Ｓｉ）によって形成されているが、非晶質シリコンや酸化物半導体などによって形成されていてもよい。

第１画素スイッチＰＳ１は、第１スイッチング素子ＰＳ１ａ及び第２スイッチング素子ＰＳ１ｂを有している。第１スイッチング素子ＰＳ１ａは、第１走査線Ｇ１に電気的に接続された第１電極と、第１信号線Ｓ１に電気的に接続された第２電極と、第１画素電極ＰＥ１に電気的に接続された第３電極と、を有している。第２スイッチング素子ＰＳ１ｂは、第１走査線Ｇ１に電気的に接続された第１電極と、第１補助配線Ａ１に電気的に接続された第２電極と、第１画素電極ＰＥ１に電気的に接続された第３電極と、を有している。

ここで、第１スイッチング素子ＰＳ１ａ及び第２スイッチング素子ＰＳ１ｂの各々において、上記第１電極がゲート電極として機能し、第２及び第３電極の一方がソース電極として機能し、第２及び第３電極の他方がドレイン電極として機能する。第１スイッチング素子ＰＳ１ａの第３電極と、第２スイッチング素子ＰＳ１ｂの第３電極とは、電気的に接続されている。なお、これら第１乃至第３電極の機能に関しては、後述する第２画素スイッチＰＳ２、第３画素スイッチＰＳ３及び第４画素スイッチＰＳ４においても同様である。

第２画素スイッチＰＳ２は、第１スイッチング素子ＰＳ２ａ及び第２スイッチング素子ＰＳ２ｂを有している。第１スイッチング素子ＰＳ２ａは、第１走査線Ｇ１に電気的に接続された第１電極と、第２信号線Ｓ２に電気的に接続された第２電極と、第２画素電極ＰＥ２に電気的に接続された第３電極と、を有している。第２スイッチング素子ＰＳ２ｂは、第１走査線Ｇ１に電気的に接続された第１電極と、第１補助配線Ａ１に電気的に接続された第２電極と、第２画素電極ＰＥ２に電気的に接続された第３電極と、を有している。

第３画素スイッチＰＳ３は、第１スイッチング素子ＰＳ３ａ及び第２スイッチング素子ＰＳ３ｂを有している。第１スイッチング素子ＰＳ３ａは、第２走査線Ｇ２に電気的に接続された第１電極と、第１信号線Ｓ１に電気的に接続された第２電極と、第３画素電極ＰＥ３に電気的に接続された第３電極と、を有している。第２スイッチング素子ＰＳ３ｂは、第２走査線Ｇ２に電気的に接続された第１電極と、第１補助配線Ａ１に電気的に接続された第２電極と、第３画素電極ＰＥ３に電気的に接続された第３電極と、を有している。

第４画素スイッチＰＳ４は、第１スイッチング素子ＰＳ４ａ及び第２スイッチング素子ＰＳ４ｂを有している。第１スイッチング素子ＰＳ４ａは、第２走査線Ｇ２に電気的に接続された第１電極と、第２信号線Ｓ２に電気的に接続された第２電極と、第４画素電極ＰＥ４に電気的に接続された第３電極と、を有している。第２スイッチング素子ＰＳ４ｂは、第２走査線Ｇ２に電気的に接続された第１電極と、第１補助配線Ａ１に電気的に接続された第２電極と、第４画素電極ＰＥ４に電気的に接続された第３電極と、を有している。

なお、信号線Ｓ及び補助配線Ａに対する画素スイッチＰＳの接続関係は上述した例に限定されるものではない。例えば、各画素スイッチＰＳの第１スイッチング素子の第２電極が補助配線Ａに接続され、各画素スイッチＰＳの第２スイッチング素子の第２電極が信号線Ｓに接続されていてもよい。

第１走査線Ｇ１、第２走査線Ｇ２などの複数の走査線Ｇは上記の走査線駆動回路ＧＤによって駆動され、各々の走査線Ｇには走査線駆動回路ＧＤから駆動信号ＣＳが与えられる。画素スイッチＰＳは、駆動信号ＣＳにより、第１スイッチング素子及び第２スイッチング素子の何れか一方がオン状態となり他方がオフ状態となる。上記のことから、画素スイッチＰＳは、第１接続状態及び第２接続状態の何れか一方に切替えられる。
第１信号線Ｓ１、第２信号線Ｓ２などの複数の信号線Ｓは、上記のデマルチプレクサＭＵを介し、上記の制御モジュールＣＭによって駆動され得る。

例えば、表示駆動期間に、第１補助配線Ａ１などの補助配線Ａにコモン電圧Ｖｃｏｍが与えられ、第１信号線Ｓ１、第２信号線Ｓ２などの信号線Ｓに画像信号Ｖｓｉｇが与えられる。これにより、表示駆動対象の画素電極ＰＥに画像信号Ｖｓｉｇを印加することができる。なお、表示駆動期間に、コモン電圧Ｖｃｏｍは、共通電極ＣＥ１にも与えられる。

センシング駆動期間に、第１補助配線Ａ１などの補助配線Ａに電位調整信号Ｖａが与えられ、センシング駆動対象の信号線Ｓ（検出線Ｌ）に検出信号Ｖｗが与えられる。例えば、第１画素電極ＰＥ１（検出電極ＤＥ）がセンシング駆動対象の画素電極である場合、第１信号線Ｓ１に検出信号Ｖｗが与えられる。この際、第１スイッチング素子ＰＳ１ａがオンとなる第１接続状態に第１画素スイッチＰＳ１を切替えることにより、第１画素電極ＰＥに検出信号Ｖｗを印加することができ、言い換えると、上記画素電極ＰＥへの充電を行うことができる。なお、後述するが、上記充電を行った後、第２スイッチング素子ＰＳ１ｂがオンとなる第２接続状態に第１画素スイッチＰＳ１を切替えることにより、第１画素電極ＰＥからの放電を行うことができる。

図４は、上記第１基板ＳＵ１の一部を示す拡大平面図であり、図３に示した４個の画素ＰＸと各種配線とを示す平面図である。図４には、第１走査線Ｇ１、第２走査線Ｇ２、第１半導体層ＳＣ１、第２半導体層ＳＣ２、第３半導体層ＳＣ３、第４半導体層ＳＣ４、第１信号線Ｓ１、第２信号線Ｓ２、第１補助配線Ａ１、第１導電層ＣＬ１、第２導電層ＣＬ２、第３導電層ＣＬ３、第４導電層ＣＬ４、第１シールド電極ＳＨ１、第２シールド電極ＳＨ２、第３シールド電極ＳＨ３、第４シールド電極ＳＨ４、第１画素電極ＰＥ１、第２画素電極ＰＥ２、第３画素電極ＰＥ３、第４画素電極ＰＥ４、などを示している。なお、図４において、共通電極ＣＥ１の図示は省略している。

図４に示すように、第１走査線Ｇ１及び第２走査線Ｇ２には、それぞれ複数の突出部が形成されている。これらの突出部は、第１走査線Ｇ１の一側縁又は第２走査線Ｇ２の一側縁から第２方向Ｙに突出している。本実施形態において、第１走査線Ｇ１が上側、第２走査線Ｇ２が下側となるＸ−Ｙ平面視において、突出部は、Ｌ字の形状又はＬ字を左右反転した形状に形成されている。
第１乃至第４半導体層ＳＣ１乃至ＳＣ４は、第２方向Ｙに延出している。第１及び第２半導体層ＳＣ１及びＳＣ２は、第１走査線Ｇ１と２個所で交差し、第３及び第４半導体層ＳＣ３及びＳＣ４は、第２走査線Ｇ２と２個所で交差している。各々の半導体層ＳＣは、走査線Ｇと交差する２個所にチャネル領域を有している。ここでは、各々の半導体層ＳＣは、走査線Ｇの本線部と突出部との交差部分にチャネル領域を有している。なお、第１画素スイッチＰＳ１は第１半導体層ＳＣ１を有し、第２画素スイッチＰＳ２は第２半導体層ＳＣ２を有し、第３画素スイッチＰＳ３は第３半導体層ＳＣ３を有し、第４画素スイッチＰＳ４は第４半導体層ＳＣ４を有している。

第１及び第２信号線Ｓ１及びＳ２には、それぞれ複数の突出部が形成されている。これらの突出部は、第１信号線Ｓ１の一側縁から第１方向Ｘに突出し、又は、第２信号線Ｓ２の一側縁から第１方向Ｘの逆の方向に突出している。例えば、第１信号線Ｓ１は、第１半導体層ＳＣ１の一端部と対向しこの一端部に接続された突出部と、第３半導体層ＳＣ３の一端部と対向しこの一端部に接続された突出部と、を有している。また、第２信号線Ｓ２は、第２半導体層ＳＣ２の一端部と対向しこの一端部に接続された突出部と、第４半導体層ＳＣ４の一端部と対向しこの一端部に接続された突出部と、を有している。

第１補助配線Ａ１には、複数の突出部が形成されている。第１補助配線Ａ１の突出部のうち、第１の突出部は、第１補助配線Ａ１の一側縁から第１方向Ｘの逆の方向に突出し、第１半導体層ＳＣ１の他端部と対向しこの他端部に接続されている。第２の突出部は、第１補助配線Ａ１の他の側縁から第１方向Ｘに突出し、第２半導体層ＳＣ２の他端部と対向しこの他端部に接続されている。第３の突出部は、第１補助配線Ａ１の一側縁から第１方向Ｘの逆の方向に突出し、第３半導体層ＳＣ３の他端部と対向しこの他端部に接続されている。第４の突出部は、第１補助配線Ａ１の他の側縁から第１方向Ｘに突出し、第４半導体層ＳＣ４の他端部と対向しこの他端部に接続されている。

第１導電層ＣＬ１は、第１半導体層ＳＣ１のチャネル領域の間にて、第１半導体層ＳＣ１と対向し、第１半導体層ＳＣ１に接続されている。第２導電層ＣＬ２は、第２半導体層ＳＣ２のチャネル領域の間にて、第２半導体層ＳＣ２と対向し、第２半導体層ＳＣ２に接続されている。第３導電層ＣＬ３は、第３半導体層ＳＣ３のチャネル領域の間にて、第３半導体層ＳＣ３と対向し、第３半導体層ＳＣ３に接続されている。第４導電層ＣＬ４は、第４半導体層ＳＣ４のチャネル領域の間にて、第４半導体層ＳＣ４と対向し、第４半導体層ＳＣ４に接続されている。

ここで、共通電極ＣＥ１は、複数個所で補助配線Ａに接続されている。例えば、共通電極ＣＥ１は、コンタクトホールＣＨａ（ＣＨａ１，ＣＨａ２，ＣＨａ３，ＣＨａ４）を通り第１補助配線Ａ１の第１乃至第４の突出部の各々に接続されている。このように、共通電極ＣＥ１は、画素ＰＸ毎に補助配線Ａに接続されていてもよく、これにより、共通電極ＣＥ１の全域にわたる共通電極ＣＥ１の電位の均一化に寄与することができる。

第１乃至第４シールド電極ＳＨ１乃至ＳＨ４は、それぞれ第２方向Ｙに延出し、第１補助配線Ａ１に接続されている。ここでは、第１乃至第４シールド電極ＳＨ１乃至ＳＨ４は、それぞれ、第１補助配線Ａ１の突出部と対向し、上記突出部に接続されている。第１シールド電極ＳＨ１は、第１信号線Ｓ１の本線部の一部に対向し、第１半導体層ＳＣ１側に突出した第１信号線Ｓ１の突出部にも対向している。第２シールド電極ＳＨ２は、第２信号線Ｓ２の本線部の一部に対向し、第２半導体層ＳＣ２側に突出した第２信号線Ｓ２の突出部にも対向している。第３シールド電極ＳＨ３は、第１信号線Ｓ１の本線部の一部に対向し、第３半導体層ＳＣ３側に突出した第１信号線Ｓ１の突出部にも対向している。第４シールド電極ＳＨ４は、第２信号線Ｓ２の本線部の一部に対向し、第４半導体層ＳＣ４側に突出した第２信号線Ｓ２の突出部にも対向している。

第１乃至第４画素電極ＰＥ１乃至ＰＥ４は、それぞれ矩形状に形成され、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。
第１画素電極ＰＥ１は、第１走査線Ｇ１、第１半導体層ＳＣ１、第１信号線Ｓ１、第１補助配線Ａ１の突出部、第１導電層ＣＬ１、第１シールド電極ＳＨ１、第３シールド電極ＳＨ３などと対向し、第１導電層ＣＬ１に接続されている。
第２画素電極ＰＥ２は、第１走査線Ｇ１、第２半導体層ＳＣ２、第２信号線Ｓ２、第１補助配線Ａ１の突出部、第２導電層ＣＬ２、第２シールド電極ＳＨ２、第４シールド電極ＳＨ４などと対向し、第２導電層ＣＬ２に接続されている。
第３画素電極ＰＥ３は、第２走査線Ｇ２、第３半導体層ＳＣ３、第１信号線Ｓ１、第１補助配線Ａ１の突出部、第３導電層ＣＬ３、第３シールド電極ＳＨ３などと対向し、第３導電層ＣＬ３に接続されている。
第４画素電極ＰＥ４は、第２走査線Ｇ２、第４半導体層ＳＣ４、第２信号線Ｓ２、第１補助配線Ａ１の突出部、第４導電層ＣＬ４、第４シールド電極ＳＨ４などと対向し、第４導電層ＣＬ４に接続されている。
第１走査線Ｇ１が上側、第２走査線Ｇ２が下側となるＸ−Ｙ平面視において、第１補助配線Ａ１は、左側の画素と右側の画素との間に位置している。上記の左側の画素と右側の画素とは、第１補助配線Ａ１を共用している。上記の左側の画素と右側の画素を第１補助配線Ａ１に関して対称に形成することができ、画素の高精細化に寄与することができる。

図５は、図４の線Ｖ−Ｖに沿って示す第１基板ＳＵＢ１の断面図である。
図４に示すように、第１走査線Ｇ１及び第１シールド電極ＳＨ１は、第１絶縁基板１０の上方に形成されている。この実施形態において、第１走査線Ｇ１及び第１シールド電極ＳＨ１は第１絶縁基板１０の上に形成されているが、これに限定されるものではない。例えば、第１走査線Ｇ１及び第１シールド電極ＳＨ１は、第１絶縁基板１０の上に設けられた絶縁膜の上に形成されていてもよい。第１走査線Ｇ１及び第１シールド電極ＳＨ１は、共通電極ＣＥ１に対して第１画素電極ＰＥ１の反対側に位置している。第１走査線Ｇ１及び第１シールド電極ＳＨ１は、同一の導電材料で形成され、例えば金属で形成されている。

第１絶縁膜１１は、第１絶縁基板１０、第１走査線Ｇ１及び第１シールド電極ＳＨ１の上に形成されている。第１半導体層ＳＣ１は、第１絶縁膜１１の上に形成されている。第１半導体層ＳＣ１は、第１走査線Ｇ１と対向した２個のチャネル領域を有している。第１半導体層ＳＣ１は、共通電極ＣＥ１に対して第１画素電極ＰＥ１の反対側に位置している。第１半導体層ＳＣ１は、例えば多結晶シリコンで形成されている。第２絶縁膜１２は、第１絶縁膜１１及び第１半導体層ＳＣ１の上に形成されている。

第１信号線Ｓ１、第１導電層ＣＬ１及び第１補助配線Ａ１は、第２絶縁膜１２の上に形成されている。第１信号線Ｓ１、第１導電層ＣＬ１及び第１補助配線Ａ１は、共通電極ＣＥ１に対して第１画素電極ＰＥ１の反対側に位置している。第１信号線Ｓ１、第１導電層ＣＬ１及び第１補助配線Ａ１は、同一の導電材料で形成され、例えば金属で形成されている。

第１信号線Ｓ１は、第１シールド電極ＳＨ１の上方に位置し、第１シールド電極ＳＨ１と対向している。このため、第１シールド電極ＳＨ１は、第１信号線Ｓ１に対して共通電極ＣＥ１の反対側に位置している。また、第１信号線Ｓ１は、第２絶縁膜１２に形成されたコンタクトホールを通って第１半導体層ＳＣ１の一端部に接続されている。
第１信号線Ｓ１の上方に共通電極ＣＥ１を配置する一方で、第１信号線Ｓ１の下方に第１シールド電極ＳＨ１を配置することができる。第１シールド電極ＳＨ１を設けることにより、画素電極ＰＥを、一層、電気的にシールドすることができる。このため、例えば、センサ感度の低下を抑制することができる。
上記第１検出ユニットＤＵ１は、第１シールド電極ＳＨ１に第１補助配線Ａ１を介して電位調整信号Ｖａを与えることができる。第１シールド電極ＳＨ１と共通電極ＣＥ１との電位差の変動を抑制することができるため、センサ感度の低下を、一層、抑制することができる。

第１導電層ＣＬ１は、第２絶縁膜１２に形成されたコンタクトホールを通って第１半導体層ＳＣ１のチャネル領域の間に接続されている。第１補助配線Ａ１は、第２絶縁膜１２に形成されたコンタクトホールを通って第１半導体層ＳＣ１の他端部に接続されている。

第３絶縁膜１３は、第２絶縁膜１２、第１信号線Ｓ１、第１導電層ＣＬ１及び第１補助配線Ａ１の上に形成されている。第３絶縁膜１３は、第１導電層ＣＬ１と対向し第１導電層ＣＬ１に開口したコンタクトホールを有している。
ここで、上述したように、第１絶縁基板１０は、ガラス基板又は樹脂基板であり、シリコン基板ではない。第１絶縁膜１１、第２絶縁膜１２及び後述する第４絶縁膜１４を無機材料によって形成する一方で、第３絶縁膜１３を有機材料によって形成することができる。有機材料は、厚膜化に適した材料であり、有機材料としてはアクリル樹脂などを挙げることができる。有機材料を利用することにより、無機材料を利用する場合と比較して、第３絶縁膜１３を厚く形成することができ、第３絶縁膜１３より上方の導電部材（共通電極ＣＥ１、第１画素電極ＰＥ１など）と第３絶縁膜１３より下方の導電部材（第１シールド電極ＳＨ１、第１走査線Ｇ１、第１信号線Ｓ１など）との間の寄生容量を低減することができる。

共通電極ＣＥ１は、第３絶縁膜１３の上に形成されている。共通電極ＣＥ１は、第３絶縁膜１３に形成されたコンタクトホールＣＨａ１を通って第１補助配線Ａ１に接続されている。共通電極ＣＥ１は、第１画素スイッチＰＳ１と対向し、第３絶縁膜１３のコンタクトホールを取囲んだ第１開口ＯＰ１を有している。共通電極ＣＥ１は、第１開口ＯＰ１だけではなく、複数の開口を有している。例えば、共通電極ＣＥ１は、第２画素スイッチＰＳ２と対向した第２開口、第３画素スイッチＰＳ３と対向した第３開口、第４画素スイッチＰＳ４と対向した第４開口なども有している。
共通電極ＣＥ１は、インジウム錫酸化物（Indium Tin Oxide：ＩＴＯ）、インジウム亜鉛酸化物（Indium Zinc Oxide：ＩＺＯ）、酸化亜鉛（Zinc Oxide：ＺｎＯ）などの透明な導電材料で形成されている。但し、共通電極ＣＥ１に利用する材料は、透明な導電材料に限定されるものではなく、透明な導電材料の替わりに金属を利用してもよい。

第４絶縁膜１４は、第１導電層ＣＬ１、第３絶縁膜１３及び共通電極ＣＥ１の上に形成されている。第４絶縁膜１４は、第１導電層ＣＬ１と対向し、第１導電層ＣＬ１に開口したコンタクトホールを有している。
第１画素電極ＰＥ１は、第４絶縁膜１４の上に形成され、第１開口ＯＰ１と対向している。第１画素電極ＰＥ１は、第１開口ＯＰ１及び第４絶縁膜１４のコンタクトホールを通って第１導電層ＣＬ１に接続されている。第１画素電極ＰＥ１は、共通電極ＣＥ１と同様にＩＴＯ、ＩＺＯ、ＺｎＯなどの透明な導電材料によって形成してもよいが、透明な導電材料の替わりに金属で形成してもよい。
なお、図示しないが、第４絶縁膜１４及び画素電極ＰＥの上に配向膜が形成されている。

液晶表示パネルＰＮＬは、ＦＦＳモード等の主として基板主面に略平行な横電界を利用するＩＰＳ（In-Plane Switching）モードに対応した構成を有している。なお、ここでの基板主面とは、第１方向Ｘと第２方向Ｙとで規定されるＸ−Ｙ平面と平行な面である。本実施形態において、画素電極ＰＥ及び共通電極ＣＥ１の双方が第１基板ＳＵＢ１に備えられている。上記横電界を形成するため、例えば、各々の画素電極ＰＥは、共通電極ＣＥ１と対向する位置にスリットＳＬを有している。なお、後述する第６の実施形態に示すように、表示領域ＤＡ内に検出電極ＤＥが設けられ、検出電極ＤＥが画素電極ＰＥとして機能しない場合、検出電極ＤＥはスリットＳＬを有していなくともよい。また、後述する第４の実施形態に示すように、表示領域ＤＡ外に画素電極ＰＥと同層のレイヤに位置する検出電極ＤＥが設けられていてもよい。表示領域ＤＡ外の検出電極ＤＥで近接センサを形成してもよい。図示した例では、第１画素電極ＰＥ１は、第１スイッチング素子ＰＳ１ａ及び第２スイッチング素子ＰＳ１ｂを有する第１画素スイッチＰＳ１に接続されている。
このため、一般に知られているＴＦＴ液晶プロセスをそのまま使用して液晶表示パネルＰＮＬを形成することができる。

図６は、第１基板ＳＵＢ１の表示領域ＤＡの外側の一部を示す拡大平面図であり、デマルチプレクサＭＵを示す回路図である。
図６に示すように、デマルチプレクサＭＵは、複数の制御スイッチ群ＣＳＷＧを有している。制御スイッチ群ＣＳＷＧとしては、第１制御スイッチ群ＣＳＷＧ１、第２制御スイッチ群ＣＳＷＧ２などを挙げることができる。制御スイッチ群ＣＳＷＧは、それぞれ複数の制御スイッチＣＳＷを有している。この実施形態において、デマルチプレクサＭＵは、１入力４出力のデマルチプレクサであり、制御スイッチ群ＣＳＷＧは、第１制御スイッチＣＳＷ１、第２制御スイッチＣＳＷ２、第３制御スイッチＣＳＷ３、及び第４制御スイッチＣＳＷ４の４個の制御スイッチを有している。
デマルチプレクサＭＵは、複数の信号線Ｓに接続されている。また、デマルチプレクサＭＵは、複数の接続線Ｗ１、１本の接続線Ｗ２、４本の制御線Ｗ３，Ｗ４，Ｗ５，Ｗ６を介して制御モジュールＣＭに接続されている。ここでは、接続線Ｗ１の本数は、信号線Ｓの本数の１／４である。

各々の制御スイッチＣＳＷは、直列に接続された２個のスイッチング素子を有している。上記の２個のスイッチング素子は、例えば互いに導電型の異なる薄膜トランジスタで形成されている。本実施形態において、各々の制御スイッチＣＳＷは、直列に接続されたＰチャネル型の薄膜トランジスタと、Ｎチャネル型の薄膜トランジスタと、で形成されている。
第１制御スイッチＣＳＷ１の各々の薄膜トランジスタの第１電極は制御線Ｗ３に接続され、第２制御スイッチＣＳＷ２の各々の薄膜トランジスタの第１電極は制御線Ｗ４に接続され、第３制御スイッチＣＳＷ３の各々の薄膜トランジスタの第１電極は制御線Ｗ５に接続され、第４制御スイッチＣＳＷ４の各々の薄膜トランジスタの第１電極は制御線Ｗ６に接続されている。

制御スイッチＣＳＷの各々のＰチャネル型の薄膜トランジスタの第２電極は、接続線Ｗ２に接続されている。
第１制御スイッチ群ＣＳＷＧ１の各々のＮチャネル型の薄膜トランジスタの第２電極は同一の接続線Ｗ１に接続され、第２制御スイッチ群ＣＳＷＧ２の各々のＮチャネル型の薄膜トランジスタの第２電極は同一の接続線Ｗ１に接続されている。

第１制御スイッチ群ＣＳＷＧ１の第１制御スイッチＣＳＷ１の各々の薄膜トランジスタの第３電極は第１信号線Ｓ１に接続されている。第１制御スイッチ群ＣＳＷＧ１の第２制御スイッチＣＳＷ２の各々の薄膜トランジスタの第３電極は第２信号線Ｓ２に接続されている。第１制御スイッチ群ＣＳＷＧ１の第３制御スイッチＣＳＷ３の各々の薄膜トランジスタの第３電極は第３信号線Ｓ３に接続されている。第１制御スイッチ群ＣＳＷＧ１の第４制御スイッチＣＳＷ４の各々の薄膜トランジスタの第３電極は第４信号線Ｓ４に接続されている。

第２制御スイッチ群ＣＳＷＧ２に関しても同様であり、第１制御スイッチＣＳＷ１の各々の薄膜トランジスタの第３電極は第５信号線Ｓ５に接続され、第２制御スイッチＣＳＷ２の各々の薄膜トランジスタの第３電極は第６信号線Ｓ６に接続され、第３制御スイッチＣＳＷ３の各々の薄膜トランジスタの第３電極は第７信号線Ｓ７に接続され、第４制御スイッチＣＳＷ４の各々の薄膜トランジスタの第３電極は第８信号線Ｓ８に接続されている。
ここで、デマルチプレクサＭＵの各々の薄膜トランジスタにおいて、上記第１電極がゲート電極として機能し、第２及び第３電極の一方がソース電極として機能し、第２及び第３電極の他方がドレイン電極として機能する。

制御線Ｗ３，Ｗ４，Ｗ５，Ｗ６には、第１検出ユニットＤＵ１から制御信号Ｖｃｓｗ１，Ｖｃｓｗ２，Ｖｃｓｗ３，Ｖｃｓｗ４が与えられる。第１制御スイッチＣＳＷ１は、制御信号Ｖｃｓｗ１により第１切替え状態及び第２切替え状態の何れか一方に切替えられる。第２制御スイッチＣＳＷ２は、制御信号Ｖｃｓｗ２により第１切替え状態及び第２切替え状態の何れか一方に切替えられる。第３制御スイッチＣＳＷ３は、制御信号Ｖｃｓｗ３により第１切替え状態及び第２切替え状態の何れか一方に切替えられる。第４制御スイッチＣＳＷ４は、制御信号Ｖｃｓｗ４により第１切替え状態及び第２切替え状態の何れか一方に切替えられる。
ここで、上記第１切替え状態は接続線Ｗ１と信号線Ｓとを接続する状態であり、第２切替え状態は接続線Ｗ２と信号線Ｓとを接続する状態である。このため、各々の制御スイッチＣＳＷを第１切替え状態に切替えることにより、信号線Ｓに画像信号Ｖｓｉｇを与えたり、検出信号Ｖｗを与えたりすることができる。第１切替え状態では、上記画素電極ＰＥへの充電を行うことも可能である。また、各々の制御スイッチＣＳＷを第２切替え状態に切替えることにより、信号線Ｓに電位調整信号Ｖａを与えることができる。第２切替え状態では、上記画素電極ＰＥからの放電を行うことも可能である。

制御信号Ｖｃｓｗ１，Ｖｃｓｗ２，Ｖｃｓｗ３，Ｖｃｓｗ４によりデマルチプレクサＭＵの各々の制御スイッチＣＳＷを第１切替え状態及び第２切替え状態の何れか一方に切替えるタイミングと、駆動信号ＣＳにより各々の画素スイッチＰＳを第１接続状態及び第２接続状態の何れか一方に切替えるタイミングと、を制御することにより、時分割的に、複数の画素電極ＰＥへの充電と、複数の画素電極ＰＥからの放電と、を行なうことができる。

また、上記のようなデマルチプレクサＭＵを利用することにより、同一の期間に、第１信号線Ｓ１及び第５信号線Ｓ５のそれぞれに検出信号Ｖｗを与える一方で、第２乃至第４信号線Ｓ２乃至Ｓ４及び第６乃至第８信号線Ｓ６乃至Ｓ８のそれぞれに電位調整信号Ｖａを与えることができる。全ての信号線Ｓと共通電極ＣＥ１との電位差の変動を抑制することができるため、センサ感度の低下を、一層、抑制することができる。
なお、センサＳＥは、上記デマルチプレクサＭＵに替えて、従来から知られている各種のデマルチプレクサ（分配回路）を第２回路として利用することができる。例えば、センサＳＥは、デマルチプレクサＭＵに替えて、１入力３出力のデマルチプレクサを利用することができる。

図７は、液晶表示装置ＤＳＰの電気的な接続関係を示す等価回路図である。
図７に示すように、制御モジュールＣＭは、主制御部ＭＣと、第１検出ユニットＤＵ１と、を備えている。主制御部ＭＣは、中央処理装置である。
主制御部ＭＣは、アナログフロントエンドＡＦＥに制御信号Ｖｃを送信し、アナログフロントエンドＡＦＥの駆動を制御する。また、主制御部ＭＣは、アナログフロントエンドＡＦＥからデータ信号Ｖｄを受信する。データ信号Ｖｄとしては、後述する積分器ＩＮのコンデンサＣＯＮに蓄積された電荷量に基づいた信号を挙げることができる。この場合、データ信号Ｖｄは、アナログ信号をデジタル信号に変換した信号である。また、主制御部ＭＣは、アナログフロントエンドＡＦＥ、回路制御信号源ＣＣ、及び電源制御部ＰＣに同期信号Ｖｓを送信し、アナログフロントエンドＡＦＥ、回路制御信号源ＣＣ、及び電源制御部ＰＣの駆動の同期化を図っている。同期信号Ｖｓとしては、垂直同期信号ＴＳＶＤ、及び水平同期信号ＴＳＨＤを挙げることができる。

アナログフロントエンドＡＦＥは、デマルチプレクサＭＵに、電位調整信号Ｖａ、検出信号Ｖｗ、及び画像信号Ｖｓｉｇを送信する。例えば、データ信号Ｖｄを生成するためのＡ／Ｄ変換は、アナログフロントエンドＡＦＥにて行なわれる。また、アナログフロントエンドＡＦＥは、回路制御信号源ＣＣ及び電源制御部ＰＣに、重畳させるパルス信号（検出パルス）を入力する。上記パルス信号は、電位調整信号Ｖａと同期し、位相及び振幅に関して電位調整信号Ｖａと同一である。
回路制御信号源ＣＣは、デマルチプレクサＭＵに制御信号Ｖｃｓｗ（Ｖｃｓｗ１，Ｖｃｓｗ２，Ｖｃｓｗ３，Ｖｃｓｗ４）を与え、走査線駆動回路ＧＤに、リセット信号ＳＴＢ、スタートパルス信号ＳＴＶ、及びクロック信号ＣＫＶを送信する。
電源制御部ＰＣは、走査線駆動回路ＧＤに高電位の電源電圧Ｖｄｄと、相対的に低電位の電源電圧Ｖｓｓと、を与える。

走査線駆動回路ＧＤは、複数のシフトレジスタＳＲと、複数のシフトレジスタＳＲに一対一で接続された複数の制御スイッチＣＯＳと、を有している。また、走査線駆動回路ＧＤの内部を、電源電圧Ｖｄｄが与えられる高電位電源線Ｗｄと、電源電圧Ｖｓｓが与えられる低電位電源線Ｗｓと、が延在している。複数の制御スイッチＣＯＳは、シフトレジスタＳＲを介して順番に制御され、高電位電源線Ｗｄと走査線Ｇとを接続する状態又は低電位電源線Ｗｓと走査線Ｇとを接続する状態に切替えられる。本実施形態において、駆動信号ＣＳは、電源電圧Ｖｄｄ又は電源電圧Ｖｓｓである。

図８は、液晶表示装置ＤＳＰの一部を示す等価回路図であり、検出器ＤＴ、画素電極ＰＥなどを示す図である。
図８に示すように、液晶表示装置ＤＳＰは、画素電極ＰＥ、信号線Ｓ、制御スイッチＣＳＷ、接続線Ｗ１、接続線Ｗ２などの他に、検出器ＤＴと、スイッチＳＷ１と、表示駆動回路ＤＣと、補助回路ＡＣと、を備えている。画素電極ＰＥは、検出電極ＤＥとしても使用される。本実施形態において、検出器ＤＴ、スイッチＳＷ１、表示駆動回路ＤＣ及び補助回路ＡＣは、アナログフロントエンドＡＦＥに形成されている。なお、アナログフロントエンドＡＦＥには複数の検出器ＤＴが形成されている。検出器ＤＴの個数は、例えば、接続線Ｗ１の本数と同一である。この場合、検出器ＤＴは接続線Ｗ１に一対一で接続される。検出器ＤＴは、カレントミラー回路ＣＵと、積分器ＩＮと、リセットスイッチＲＳＴと、を備えている。

カレントミラー回路ＣＵは、第１トランジスタＴＲ１と、第２トランジスタＴＲ２と、を有している。第１トランジスタＴＲ１及び第２トランジスタＴＲ２は、電界効果トランジスタである。本実施形態において、第１トランジスタＴＲ１及び第２トランジスタＴＲ２は、Ｐチャネル型のトランジスタである。このため、後述する第１電源Ｐｏ１は、＋３Ｖなどの高電位に固定された高電位電源であり、第２電源Ｐｏ２は、−３Ｖなどの低電位に固定される低電位電源である。

第１トランジスタＴＲ１は、第１ゲート電極ＧＥ１と、第１電源Ｐｏ１に接続された第１電極Ｅ１と、画素電極ＰＥ及び第１ゲート電極ＧＥ１に接続された第２電極Ｅ２と、を含んでいる。第２トランジスタＴＲ２は、第１ゲート電極ＧＥ１に接続された第２ゲート電極ＧＥ２と、第１電源Ｐｏ１に接続された第３電極Ｅ３と、第４電極Ｅ４と、を含んでいる。

第１トランジスタＴＲ１及び第２トランジスタＴＲ２は、同一の構成すなわち同一の電気的特性を有するものでもよく、異なる構成すなわち異なる電気的特性を有するものでもよい。本実施形態において、第１トランジスタＴＲ１及び第２トランジスタＴＲ２は、同一の構成を有し、例えば、同一のチャネル幅を有している。これにより、第１トランジスタＴＲ１にて第１電極Ｅ１から第２電極Ｅ２に流れる電流量と、第２トランジスタＴＲ２にて第３電極Ｅ３から第４電極Ｅ４に流れる電流量と、を等しくすることができる。そして、カレントミラー回路ＣＵからスイッチＳＷ１側に出力する検出信号Ｖｗと、カレントミラー回路ＣＵから積分器ＩＮ側に出力する書込み信号Ｖｎとは、同一特性を有する信号である。なお、本実施形態とは異なり、第１トランジスタＴＲ１にて第１電極Ｅ１から第２電極Ｅ２に流れる電流量と、第２トランジスタＴＲ２にて第３電極Ｅ３から第４電極Ｅ４に流れる電流量と、は異なっていてもよい。ミラー比を変えたらその比に応じた分の電流量になる。

積分器ＩＮは、演算増幅器ＡＭＰと、コンデンサＣＯＮとを有している。演算増幅器ＡＭＰは、第４電極Ｅ４に接続された反転入力端子Ｔ１と、第２電源Ｐｏ２に接続された非反転入力端子Ｔ２と、出力端子Ｔ３と、を含んでいる。コンデンサＣＯＮは、演算増幅器ＡＭＰの出力端子Ｔ３と反転入力端子Ｔ１との間に接続されている。リセットスイッチＲＳＴは、コンデンサＣＯＮに並列に接続されている。リセットスイッチＲＳＴをオンに切替えることにより、コンデンサＣＯＮの電荷をゼロにすることができる。このため、リセットスイッチＲＳＴをオンに切替える前まで、コンデンサＣＯＮへの電荷の蓄積を継続することも可能である。積分器ＩＮは、コンデンサＣＯＮに蓄積された電荷量に比例した電圧を出力信号Ｖｏｕｔとして出力することができる。

スイッチＳＷ１は、接続線Ｗ１と検出器ＤＴの第２電極Ｅ２とを接続する状態と、接続線Ｗ１と表示駆動回路ＤＣとを接続する状態と、の何れかに切替えられる。スイッチＳＷ１は、表示駆動期間に接続線Ｗ１と表示駆動回路ＤＣとを接続し、画像信号Ｖｓｉｇを接続線Ｗ１側に与えることができる。また、スイッチＳＷ１は、センシング駆動期間に接続線Ｗ１と第２電極Ｅ２とを接続し、検出信号Ｖｗを接続線Ｗ１側に与えることができる。画像信号Ｖｓｉｇ及び検出信号Ｖｗを選択的に接続線Ｗ１側に与えるためにスイッチＳＷ１が用いられている。

制御スイッチＣＳＷは、上述したように、信号線Ｓと接続線Ｗ１とを接続する第１切替え状態と、信号線Ｓと接続線Ｗ２とを接続する第２切替え状態と、の何れかに切替えられる。制御スイッチＣＳＷは、表示駆動期間やセンシング駆動期間に第１切替え状態に切替えられ、画像信号Ｖｓｉｇ又は検出信号Ｖｗを信号線Ｓ側に与えることができる。また、制御スイッチＣＳＷは、センシング駆動期間に第２切替え状態にも切替えられ、電位調整信号Ｖａを信号線Ｓ側に与えることができる。画像信号Ｖｓｉｇ、検出信号Ｖｗ及び電位調整信号Ｖａを選択的に信号線Ｓ側に与えるために制御スイッチＣＳＷが用いられている。

次に、第１モードによるセンシングについて説明する。第１モードは、自己容量（Self-Capacitive Sensing）モードと称される場合がある。制御モジュールＣＭは、第１モードにてセンサＳＥを制御し、センシングを行うことができる。詳しくは、制御モジュールＣＭの第１検出ユニットＤＵ１にてセンシングを行う。本実施形態では、上記センシングにより、例えば、外部近接物体あるいは接触の検出を行うことができ、指紋（指の表面の凹凸パターン）を検出することも可能である。ここでは、センシング領域ＳＡをセンシング駆動の対象に設定し、液晶表示装置ＤＳＰの画面のセンシング領域ＳＡに人間の指の表面が接触し、画素電極ＰＥ（検出電極ＤＥ）に指の表面が近接していると仮定する。

第１モードでは、制御スイッチＣＳＷを第１切替え状態に切替えたり、スイッチＳＷ１を接続線Ｗ１と第２電極Ｅ２とを接続する状態に切替えたりすることにより、センシング対象の画素電極ＰＥ及びコンデンサＣＯＮの各々に対して充電を行うことができる。充電の際、センシング対象の画素電極ＰＥに指紋の凸部が対向する場合の信号（検出信号Ｖｗ及び書込み信号Ｖｎ）の電流量と、上記画素電極ＰＥに指紋の凹部が対向する場合の上記信号の電流量と、は異なる。

このため、コンデンサＣＯＮに充電を行った後に出力信号Ｖｏｕｔを読取ることにより、出力信号Ｖｏｕｔに基づいて指紋を検出したり、出力信号Ｖｏｕｔを利用して生成した信号（例えば、上記データ信号Ｖｄ）に基づいて指紋を検出したり、することができる。

本実施形態において、センシング対象の画素電極ＰＥを固定した状態で、画素電極ＰＥ及びコンデンサＣＯＮの各々への充電と、制御スイッチＣＳＷを第２切替え状態に切替えることによる画素電極ＰＥからの放電と、を繰り返し、コンデンサＣＯＮに複数回の充電分の電荷を蓄積させることができる。すなわち、リセットスイッチＲＳＴをオフにしたままの状態で充電及び放電を繰り返すことで、書込み信号Ｖｎを積算することができる。複数回分の書込み信号Ｖｎの積算に基づく出力信号Ｖｏｕｔのレベルは、単発の書込み信号Ｖｎに基づく出力信号Ｖｏｕｔのレベルより高い。例えば、センシング対象の画素電極ＰＥに指紋の凸部が対向する場合の出力信号Ｖｏｕｔの値と、センシング対象の画素電極ＰＥに指紋の凹部が対向する場合の出力信号Ｖｏｕｔの値と、の差を大きくすることができる。これにより、指紋などの被検出部を、一層、詳細にセンシングすることができる。

また、走査線Ｇ、信号線Ｓなどの導電部材と、画素電極ＰＥとの間に共通電極ＣＥ１が設けられているため、共通電極ＣＥ１は、画素電極ＰＥを電気的にシールドすることができ、センサ感度の低下を抑制することができる。
さらに、第１モードによるセンシング駆動期間において、補助配線Ａには電位調整信号Ｖａが与えられている。上記共通電極ＣＥ１には、例えば補助配線Ａを介して電位調整信号Ｖａを与えることができる。ここで、電位調整信号Ｖａは、検出信号Ｖｗと同期し、位相に関して検出信号Ｖｗと同一であり、振幅に関して検出信号Ｖｗと同一又は概ね同一である。

このため、検出信号Ｖｗと電位調整信号Ｖａとで、ハイレベルの電位に切替るタイミングや、ローレベルの電位に切替るタイミングに関して同一である。なお、電位調整信号Ｖａのハイレベルの電位及びローレベルの電位は、特に限定されるものではない。例えば、検出信号Ｖｗの振幅（書込み信号Ｖｗのハイレベルの電位とローレベルの電位との差）がＶｐ［Ｖ］である場合、電位調整信号Ｖａのローレベルの電位を０［Ｖ］とすることができ、電位調整信号Ｖａのハイレベルの電位を＋Ｖｐ［Ｖ］とすることができる。また、上記の電位調整信号Ｖａを共通電極ＣＥ１に与えることを、検出信号Ｖｗの電位の変動分を共通電極ＣＥ１に与えること、に言い換えることができる。電位調整信号Ｖａは所定の静的な電圧でもよく、検出電極ＤＥの電位変動に同期した信号でもよい。電位調整信号Ｖａが検出電極ＤＥの電位変動に同期した信号の場合、検出電極ＤＥと共通電極ＣＥ２との間の寄生容量の影響を低減できる。

例えば、検出信号Ｖｗにより画素電極ＰＥの電位を３Ｖ上昇させるタイミングと電位調整信号Ｖａにより共通電極ＣＥ１の電位を３Ｖ上昇させるタイミングとを一致させることができ、また、検出信号Ｖｗにより画素電極ＰＥの電位を３Ｖ降下させるタイミングと電位調整信号Ｖａにより共通電極ＣＥ１の電位を３Ｖ降下させるタイミングとを一致させることができる。
検出信号Ｖｗを与えた画素電極ＰＥと共通電極ＣＥ１との電位差の変動を抑制することができる。また、検出信号Ｖｗを与えた信号線Ｓと共通電極ＣＥ１との電位差の変動を抑制することができる。このため、センサ感度の低下を、一層、抑制することができる。

さらに、図３に示した回路図を例に説明すると、第１走査線Ｇ１に接続された第１画素スイッチＰＳ１などが第１接続状態に切替えられる期間に、第２走査線Ｇ２に接続された第３画素スイッチＰＳ３、第４画素スイッチＰＳ４などが第２接続状態に切替えられることにより、第３画素電極ＰＥ３、第４画素電極ＰＥ４などに電位調整信号Ｖａを与えることができる。電位調整信号Ｖａが与えられた画素電極ＰＥと共通電極ＣＥ１との電位差の変動を抑制することができる。画素電極ＰＥに結合され得る寄生容量の値を小さくすることができるため、センサ感度の低下を、一層、抑制することができる。

また、第１モードによるセンシングにおいて、第１検出ユニットＤＵ１は、第１基板ＳＵＢ１に与える信号や電源電圧を調整することができる。
例えば、第１検出ユニットＤＵ１は、上記走査線駆動回路ＧＤに電源電圧を与えるが、センシング駆動時に、上記電源電圧及び駆動信号ＣＳにそれぞれ重畳信号を重畳してもよい。また、第１検出ユニットＤＵ１は、上記デマルチプレクサＭＵに制御信号を与えるが、センシング駆動時に、上記制御信号に重畳信号を重畳してもよい。上記重畳信号は、電位調整信号Ｖａと同期し、位相及び振幅に関して電位調整信号Ｖａと同一である。

このため、電位調整信号Ｖａと上記重畳信号とで、ハイレベルの電位に切替るタイミングや、ローレベルの電位に切替るタイミングに関して同一である。なお、上記の重畳信号を重畳することを、電位調整信号Ｖａの電位の変動分を重畳すること、に言い換えることができる。

例えば、電位調整信号Ｖａにより共通電極ＣＥ１の電位を３Ｖ上昇させるタイミングと駆動信号ＣＳにより走査線Ｇの電位を３Ｖ上昇させるタイミングとを一致させることができ、また、電位調整信号Ｖａにより共通電極ＣＥ１の電位を３Ｖ降下させるタイミングと駆動信号ＣＳにより走査線Ｇの電位を３Ｖ降下させるタイミングとを一致させることができる。
センシング期間において、さらに、検出電極ＤＥを駆動時に、検出電極ＤＥの駆動パルスと同位相、同振幅で走査線Ｇ、共通電極ＣＥ２等を変動させることにより、検出電極ＤＥ、走査線Ｇ、共通電極ＣＥ２等の間の寄生容量の影響を低減しセンサ感度の低下を抑制する。尚、走査線Ｇを駆動するために走査線駆動回路ＧＤの電源、ＧＮＤも同様の位相、振幅で駆動してもいい。

次に、センサＳＥの駆動方法について例示的に説明する。
図９は、本実施形態に係るセンサＳＥの駆動方法を説明するためのタイミングチャートであり、任意のセンシング期間における、クロック信号ＣＫＶ、タイミング信号Ｖｔ、電位調整信号Ｖａ、制御信号Ｖｃｓｗ１，Ｖｃｓｗ２，Ｖｃｓｗ３，Ｖｃｓｗ４、画素電極ＰＥの電位変動、及びコンデンサＣＯＮの容量変動を示す図である。

図９に示すように、液晶表示装置ＤＳＰにおいて、表示駆動のための表示駆動期間Ｐｄと、表示駆動を休止する期間であるブランキング期間Ｐｂとが、交互に設定されている。各々のブランキング期間Ｐｂは、連続する４回分のセンシング駆動期間Ｐｓ１，Ｐｓ２，Ｐｓ３，Ｐｓ４に相当している。ブランキング期間Ｐｂ（センシング駆動期間Ｐｓ）は、表示駆動期間とは独立した期間である。センシング駆動期間Ｐｓの時間期間や別のセンシング駆動期間Ｐｓに移行するタイミングは、クロック信号ＣＫＶに基づいて規定されている。

また、各々のセンシング駆動期間Ｐｓにおいて、センシング対象の画素電極ＰＥは固定されており、同一の画素電極ＰＥに対して実際に充放電する期間はタイミング信号Ｖｔで規定されている。ここでは、タイミング信号Ｖｔがハイレベルに切替るタイミングで、画素電極ＰＥ及びコンデンサＣＯＮの各々に対する充電が開始され、タイミング信号Ｖｔがハイレベルの間、画素電極ＰＥへの充電と画素電極ＰＥからの放電とが繰り返し行われる。そして、タイミング信号Ｖｔがローレベルに切替るタイミングで、出力信号Ｖｏｕｔが取り出され、コンデンサＣＯＮを電気的にリセットする。

例えば、センシング駆動期間Ｐｓ１において、第１検出ユニットＤＵ１からデマルチプレクサＭＵに、制御信号Ｖｃｓｗ１，Ｖｃｓｗ２，Ｖｃｓｗ３，Ｖｃｓｗ４を与える。これにより、第２制御スイッチＣＳＷ２、第３制御スイッチＣＳＷ３、及び第４制御スイッチＣＳＷ４は、第２切替え状態（接続線Ｗ２と信号線Ｓとを接続する状態）に維持され、第１制御スイッチＣＳＷ１は、第１切替え状態（接続線Ｗ１と信号線Ｓとを接続する状態）と第２切替え状態とに交互に切替えられる。すると、センシング駆動期間Ｐｓ１に、第２乃至第４制御スイッチＣＳＷ２乃至ＣＳＷ４に接続された信号線Ｓには電位調整信号Ｖａのみ与えられ、第１制御スイッチＣＳＷ１に接続された信号線Ｓには検出信号Ｖｗ及び電位調整信号Ｖａが交互に与えられる。

本実施形態において、センシング駆動期間Ｐｓ１にて第１制御スイッチＣＳＷ１に接続された信号線Ｓには、４回、検出信号Ｖｗが与えられる。このため、対応する画素電極ＰＥ及びコンデンサＣＯＮには、それぞれ４回、充電が行われる。
図１０に示すように、充電の際、第１電源Ｐｏ１から、第１トランジスタＴＲ１、スイッチＳＷ１、制御スイッチＣＳＷなどを介して画素電極ＰＥに向かって電流が流れ、一方で、第１電源Ｐｏ１から、第２トランジスタＴＲ２、演算増幅器ＡＭＰなどを介してコンデンサＣＯＮに向かって電流が流れる。画素電極ＰＥに流れる電流量と、コンデンサＣＯＮに流れる電流量とは、同一である。

図９に示すように、対応する画素電極ＰＥに関しては、充電が行われる毎に、電位は上昇する。但し、充電した後では、画素電極ＰＥが接続線Ｗ２に接続され、電位調整信号Ｖａがローレベルに切替っているため、画素電極ＰＥから放電が行われ、画素電極ＰＥの電位はリセットされる。
図１１に示すように、放電の際、画素電極ＰＥから制御スイッチＣＳＷなどを介して補助回路ＡＣに向かって電流が流れる。

図９に示すように、一方、対応するコンデンサＣＯＮに関しては、充電が行われる毎に、電荷量は上昇する。但し、本実施形態において、画素電極ＰＥとは異なり、コンデンサＣＯＮに関しては、充電した後に放電を行っていない。このため、コンデンサＣＯＮに複数回の充電分の電荷を蓄積させることができる。なお、センシング駆動期間Ｐｓ１に、オフ状態のリセットスイッチＲＳＴにリーク電流が生じ得る。このため、図９のコンデンサＣＯＮの電荷量の変化を示す波形に示したように、コンデンサＣＯＮへの充電が行われない期間（画素電極ＰＥから放電が行われる期間）、コンデンサＣＯＮの電荷量は減少し得る。また、リーク電流が生じる場合は、リーク電流によるロス分を検出結果に反映させ、検出精度を向上させるようにしてもよい。
これにより、センシング駆動期間Ｐｓ１において、出力信号Ｖｏｕｔのレベルを高めることができるため、対象の画素電極ＰＥを詳細にセンシングすることができる。

以降も、ブランキング期間Ｐｂを利用し、センシング領域ＳＡの全体を対象にセンシング駆動を行う。これにより、例えば、第１検出ユニットＤＵ１（制御モジュールＣＭ）は、画面のセンシング領域ＳＡに指を接触又は接近したときに当該指の指紋の情報を検出することができる。

次に、第１検出ユニットＤＵ１が第１基板ＳＵＢ１に与える各種の信号について説明する。上述したように、本実施形態において、上記の各種の信号に特長を有している。図１２は、センサＳＥの駆動に利用する各種の信号及び電圧を説明するためのタイミングチャートであり、検出信号Ｖｗ、電位調整信号Ｖａ、制御信号Ｖｃｓｗ１（Ｖｃｓｗ）、電源電圧Ｖｄｄ、及び電源電圧Ｖｓｓを示す図である。なお、図１２に示す各種の信号及び電圧は、例示的に示すものである。

図１２に示すように、検出信号Ｖｗは、パルス信号であり、ハイレベルの電位が３Ｖ、ローレベルの電位が０Ｖであり、振幅が３Ｖである。ここでは、図６に示した接続線Ｗ１に与えられる検出信号Ｖｗを例に説明する。
電位調整信号Ｖａとしては、０Ｖなどに固定された定電圧より、検出信号Ｖｗと同期し位相及び振幅に関して検出信号Ｖｗと同一である信号の方が望ましい。電位調整信号Ｖａの振幅は３Ｖであればよい。この例では、電位調整信号Ｖａのハイレベルの電位が３Ｖ、ローレベルの電位が０Ｖであり、電位調整信号Ｖａは検出信号Ｖｗと略同一の信号であるが、これに限定されるものではなく種々変形可能である。他の例としては、電位調整信号Ｖａのハイレベルの電位が６Ｖ、ローレベルの電位が３Ｖであってもよい。

検出信号Ｖｗと電位調整信号Ｖａとで、ハイレベルの電位に切替るタイミングや、ローレベルの電位に切替るタイミングに関して同一である。同一の時間期間において、検出信号Ｖｗに斜線を付した面積と、電位調整信号Ｖａに斜線を付した面積とは、同一である。時間が経過しても、検出信号Ｖｗの電位と、電位調整信号Ｖａの電位との差は一定であり、本実施形態において０Ｖである。
これにより、検出信号Ｖｗ又は電位調整信号Ｖａを与えた信号線Ｓと共通電極ＣＥ１との電位差の変動や、検出信号Ｖｗ又は電位調整信号Ｖａを与えた画素電極ＰＥと共通電極ＣＥ１との電位差の変動、を抑制することができる。

制御信号Ｖｃｓｗは、画素スイッチＰＳを第１切替え状態（接続線Ｗ１と信号線Ｓとを接続する状態）に切替えるためのハイレベルの電位と、画素スイッチＰＳを第２切替え状態（接続線Ｗ２と信号線Ｓとを接続する状態）に切替えるためのローレベルの電位と、を有している。本実施形態において、制御信号Ｖｃｓｗのハイレベルの電位は３Ｖであり、ローレベルの電位は−３Ｖである。
但し、制御信号Ｖｃｓｗとしては、上記のパルス信号より、上記のパルス信号に重畳信号が重畳されている方が望ましい。上記重畳信号は、電位調整信号Ｖａと同期し、位相及び振幅に関して電位調整信号Ｖａと同一である。制御信号Ｖｃｓｗのうち斜線を付した面積の分が、制御信号Ｖｃｓｗに重畳されている。このため、制御信号Ｖｃｓｗのハイレベルの電位に重畳信号を重畳していないが、制御信号Ｖｃｓｗのローレベルの電位に重畳信号が重畳されると制御信号Ｖｃｓｗの電位は最大で０Ｖとなる。
これにより、制御信号Ｖｃｓｗを与えた制御線Ｗ３，Ｗ４，Ｗ５，Ｗ６と共通電極ＣＥ１との電位差の変動を抑制することができる。

電源電圧Ｖｄｄは、走査線駆動回路ＧＤに与えられ、画素スイッチＰＳを第１接続状態（信号線Ｓと画素電極ＰＥとを接続した状態）に切替えるための電位を有している。本実施形態において、画素スイッチＰＳを第１接続状態に切替えるための電源電圧Ｖｄｄの電位は３Ｖである。
但し、電源電圧Ｖｄｄとしては、上記の高電位の定電圧より、上記の定電圧に重畳信号が重畳されている方が望ましい。電源電圧Ｖｄｄのうち斜線を付した面積の分が、電源電圧Ｖｄｄに重畳される。このため、電源電圧Ｖｄｄの定電圧に重畳信号が重畳されると電源電圧Ｖｄｄの電位は最大で６Ｖとなる。
これにより、電源電圧Ｖｄｄが与えられた配線（高電位電源線Ｗｄなど）と、共通電極ＣＥ１との電位差の変動を抑制することができる。

電源電圧Ｖｓｓは、走査線駆動回路ＧＤに与えられ、画素スイッチＰＳを第２接続状態（信号線Ｓと画素電極ＰＥとを絶縁し、補助配線Ａと画素電極ＰＥとを接続した状態）に切替えるための電位を有している。本実施形態において、画素スイッチＰＳを第２接続状態に切替えるための電源電圧Ｖｓｓの電位は−３Ｖである。
但し、電源電圧Ｖｓｓとしては、上記の低電位の定電圧より、上記の定電圧に重畳信号が重畳されている方が望ましい。電源電圧Ｖｓｓのうち斜線を付した面積の分が、電源電圧Ｖｓｓに重畳される。このため、電源電圧Ｖｓｓの定電圧に重畳信号が重畳されると電源電圧Ｖｄｄの電位は最大で０Ｖとなる。

これにより、電源電圧Ｖｓｓが与えられた配線（低電位電源線Ｗｓなど）と、共通電極ＣＥ１との電位差の変動を抑制することができる。
液晶表示装置ＤＳＰが利用する電源電圧は、＋３Ｖ、−３Ｖに限定されるものではなく、種々変形可能である。例えば、液晶表示装置ＤＳＰがモバイル用途の液晶表示装置である場合、液晶表示装置ＤＳＰは、＋５Ｖ、−５Ｖ、＋３Ｖの複数の電源電圧を利用するものであってもよい。

上記のように構成された第１の実施形態に係るセンサ付き液晶表示装置ＤＳＰによれば、液晶表示装置ＤＳＰは、走査線Ｇと、信号線Ｓと、画素スイッチＰＳと、共通電極ＣＥ１と、画素電極ＰＥと、カレントミラー回路ＣＵと、積分器ＩＮと、を備えている。画素電極ＰＥは、検出電極ＤＥとしても機能する。カレントミラー回路ＣＵは、第１トランジスタＴＲ１と、第２トランジスタＴＲ２と、を有している。積分器ＩＮは、演算増幅器ＡＭＰと、コンデンサＣＯＮと、を有している。

カレントミラー回路ＣＵなどの構成次第では、画素電極ＰＥに流れる電流量と、コンデンサＣＯＮに流れる電流量とを、同一にすることができる。画素電極ＰＥに流れる電流量と、コンデンサＣＯＮに流れる電流量との比率が分かっていれば、カレントミラー回路ＣＵ及び積分器ＩＮを用いることにより、画素電極ＰＥへの充電をモニタすることができる。

画素電極ＰＥ及びコンデンサＣＯＮの各々への充電と、画素電極ＰＥからの放電と、を繰り返し、コンデンサＣＯＮに複数回の充電分の電荷を蓄積させることができる。その間、コンデンサＣＯＮは電気的フローティング状態にあるため、コンデンサＣＯＮの電荷は保持される。上記充電をＮ回（例えば、４回）繰り返した場合、上記充電を繰り返さなかった場合と比較して、出力信号Ｖｏｕｔの値は概ねＮ倍に増大する。Ｎ倍に増大した出力信号ＶｏｕｔをＡ／Ｄ変換することにより、データ信号Ｖｄに生じ得るデジタルノイズを低減することができる。しかも、液晶表示装置ＤＳＰは、上記のような電荷の積算を、積算回路を追加すること無しに行なうことができるものである。

また、画像を表示するために用いる配線、電極、スイッチ、回路などをセンシングにも用いることができる。このため、液晶表示装置ＤＳＰへのセンシングのための部材の付加を抑制することができる。

共通電極ＣＥ１は、走査線Ｇ、信号線Ｓ、画素スイッチＰＳ、走査線駆動回路ＧＤ、及びデマルチプレクサＭＵの上方に位置し、これらと対向している。共通電極ＣＥ１は、表示領域ＤＡだけではなく、表示領域ＤＡの外側の非表示領域まで拡張して形成されている。画素電極ＰＥは、共通電極ＣＥ１の上方に位置し共通電極ＣＥ１と対向している。

共通電極ＣＥ１は、表示領域ＤＡの内側だけではなく、表示領域ＤＡの外側においても、画素電極ＰＥを電気的にシールドすることができる。すなわち、画素電極ＰＥに寄生容量を生じ難くすることができるため、センサ感度の低下を抑制することができる。
第１検出ユニットＤＵ１（制御モジュールＣＭ）は、第１基板ＳＵＢ１に与える信号や電圧を調整することができる（図１２）。共通電極ＣＥ１の下方の導電部材（配線など）の電位を制御することにより、共通電極ＣＥ１に寄生容量を生じ難くすることができ、共通電極ＣＥ１の電位変動を抑制することができる。これにより、センサ感度の低下を、一層、抑制することができる。
上記のことから、検出精度に優れたセンサ付き液晶表示装置ＤＳＰを得ることができる。

（第１の実施形態の変形例１）
次に、上記第１の実施形態の変形例１に係るセンサ付き液晶表示装置ＤＳＰについて説明する。図１３は、上記変形例１に係る液晶表示装置ＤＳＰの一部を示す等価回路図であり、検出器ＤＴ、画素電極ＰＥなどを示す図である。

図１３に示すように、本変形例１に係る液晶表示装置ＤＳＰは、カレントミラー回路ＣＵに単個又は複数個の第１並列回路が付加されている点で、上記第１の実施形態に係る液晶表示装置と相違している。本変形例１において、カレントミラー回路ＣＵは、２個の第１並列回路ＰＡ１ａ，ＰＡ１ｂをさらに有している。

第１並列回路ＰＡ１ａは、第３トランジスタＴＲ３ａと、第１調整スイッチＡＳＷ１ａと、を有し、第１トランジスタＴＲ１に並列に接続されている。第３トランジスタＴＲ３ａは、第１ゲート電極ＧＥ１に接続された第３ゲート電極ＧＥ３ａと、第１電極Ｅ１に接続された第５電極Ｅ５ａと第６電極Ｅ６ａと、を含んでいる。第１調整スイッチＡＳＷ１ａは、第６電極Ｅ６ａと第２電極Ｅ２とを導通状態及び非導通状態の何れか一方に切替える。

第１並列回路ＰＡ１ｂは、第１並列回路ＰＡ１ａと同様に構成されている。第１並列回路ＰＡ１ｂは、第３トランジスタＴＲ３ｂと、第１調整スイッチＡＳＷ１ｂと、を有し、第１トランジスタＴＲ１に並列に接続されている。第１並列回路ＰＡ１ｂと第１並列回路ＰＡ１ａとを区別するため、第１並列回路ＰＡ１ａに関する符号の末尾には「ａ」を付し、第１並列回路ＰＡ１ｂに関する符号の末尾には「ｂ」を付している。

第３トランジスタＴＲ３ａ，ＴＲ３ｂは、電界効果トランジスタである。本変形例１において、第３トランジスタＴＲ３ａ，ＴＲ３ｂは、第１トランジスタＴＲ１及び第２トランジスタＴＲ２と同様、Ｐチャネル型のトランジスタである。第３トランジスタＴＲ３ａ，ＴＲ３ｂの各々は、第１トランジスタＴＲ１及び第２トランジスタＴＲ２と同一の構成すなわち同一の電気的特性を有するものでもよく、第１トランジスタＴＲ１及び第２トランジスタＴＲ２と異なる構成すなわち異なる電気的特性を有するものでもよい。
第１調整スイッチＡＳＷ１ａ，ＡＳＷ１ｂのそれぞれの状態を調整することで、第１電源Ｐｏ１から画素電極ＰＥ側に流れる第１電流量と、第１電源Ｐｏ１から反転入力端子Ｔ１側に流れる第２電流量と、を異ならせることができる。検出信号Ｖｗと、書込み信号Ｖｎとは、異なる特性を有することがあり得るものである。

本変形例１において、第３トランジスタＴＲ３ａ，ＴＲ３ｂは、第１トランジスタＴＲ１及び第２トランジスタＴＲ２と同一の構成を有し、例えば、同一のチャネル幅を有している。これにより、第１調整スイッチＡＳＷ１ａ，ＡＳＷ１ｂの一方のみを導通状態に切替えた場合、反転入力端子Ｔ１側に流れる第２電流量を、画素電極ＰＥ側に流れる第１電流量の２分の１に低減させることができる。又は、第１調整スイッチＡＳＷ１ａ，ＡＳＷ１ｂの両方を導通状態に切替えた場合、上記第２電流量を、上記第１電流量の３分の１に低減させることができる。
このため、例えば、コンデンサＣＯＮの容量サイズが画素電極ＰＥに結合される容量のサイズより小さい場合に、本変形例１のカレントミラー回路ＣＵを利用することができる。

（第１の実施形態の変形例２）
次に、上記第１の実施形態の変形例２に係るセンサ付き液晶表示装置ＤＳＰについて説明する。図１４は、上記変形例２に係る液晶表示装置ＤＳＰの一部を示す等価回路図であり、検出器ＤＴ、画素電極ＰＥなどを示す図である。

図１４に示すように、本変形例２に係る液晶表示装置ＤＳＰは、カレントミラー回路ＣＵに単個又は複数個の第２並列回路が付加されている点で、上記第１の実施形態に係る液晶表示装置と相違している。本変形例２において、カレントミラー回路ＣＵは、２個の第２並列回路ＰＡ２ａ，ＰＡ２ｂをさらに有している。

第２並列回路ＰＡ２ａは、第４トランジスタＴＲ４ａと、第２調整スイッチＡＳＷ２ａと、を有し、第２トランジスタＴＲ２に並列に接続されている。第４トランジスタＴＲ４ａは、第２ゲート電極ＧＥ２に接続された第４ゲート電極ＧＥ４ａと、第３電極Ｅ３に接続された第７電極Ｅ７ａと第８電極Ｅ８ａと、を含んでいる。第２調整スイッチＡＳＷ２ａは、第８電極Ｅ８ａと第４電極Ｅ４とを導通状態及び非導通状態の何れか一方に切替える。

第２並列回路ＰＡ２ｂは、第２並列回路ＰＡ２ａと同様に構成されている。第２並列回路ＰＡ２ｂは、第４トランジスタＴＲ４ｂと、第２調整スイッチＡＳＷ２ｂと、を有し、第２トランジスタＴＲ２に並列に接続されている。第２並列回路ＰＡ２ｂと第２並列回路ＰＡ２ａとを区別するため、第２並列回路ＰＡ２ａに関する符号の末尾には「ａ」を付し、第２並列回路ＰＡ２ｂに関する符号の末尾には「ｂ」を付している。

第４トランジスタＴＲ４ａ，ＴＲ４ｂは、電界効果トランジスタである。本変形例２において、第４トランジスタＴＲ４ａ，ＴＲ４ｂは、第１トランジスタＴＲ１及び第２トランジスタＴＲ２と同様、Ｐチャネル型のトランジスタである。第４トランジスタＴＲ４ａ，ＴＲ４ｂの各々は、第１トランジスタＴＲ１及び第２トランジスタＴＲ２と同一の構成すなわち同一の電気的特性を有するものでもよく、第１トランジスタＴＲ１及び第２トランジスタＴＲ２と異なる構成すなわち異なる電気的特性を有するものでもよい。
第２調整スイッチＡＳＷ２ａ，ＡＳＷ２ｂのそれぞれの状態を調整することで、第１電源Ｐｏ１から画素電極ＰＥ側に流れる第１電流量と、第１電源Ｐｏ１から反転入力端子Ｔ１側に流れる第２電流量と、を異ならせることができる。検出信号Ｖｗと、書込み信号Ｖｎとは、異なる特性を有することがあり得るものである。

本変形例２において、第４トランジスタＴＲ４ａ，ＴＲ４ｂは、第１トランジスタＴＲ１及び第２トランジスタＴＲ２と同一の構成を有し、例えば、同一のチャネル幅を有している。これにより、第２調整スイッチＡＳＷ２ａ，ＡＳＷ２ｂの一方のみを導通状態に切替えた場合、反転入力端子Ｔ１側に流れる第２電流量を、画素電極ＰＥ側に流れる第１電流量の２倍に増大させることができる。又は、第２調整スイッチＡＳＷ２ａ，ＡＳＷ２ｂの両方を導通状態に切替えた場合、上記第２電流量を、上記第１電流量の３倍に増大させることができる。
このため、例えば、コンデンサＣＯＮの容量サイズが画素電極ＰＥに結合される容量のサイズより大きい場合や、より短期間に出力信号Ｖｏｕｔを得るためにコンデンサＣＯＮに充電を行う回数を減らす場合に、本変形例２のカレントミラー回路ＣＵを利用することができる。

（第１の実施形態の変形例３）
次に、上記第１の実施形態の変形例３に係るセンサ付き液晶表示装置ＤＳＰについて説明する。図１５は、上記変形例３に係る液晶表示装置ＤＳＰの一部を示す等価回路図であり、検出器ＤＴ、画素電極ＰＥなどを示す図である。

図１５に示すように、本変形例３に係る液晶表示装置ＤＳＰは、カレントミラー回路ＣＵに、単個又は複数個の第１並列回路と、単個又は複数個の第２並列回路と、が付加されている点で、上記第１の実施形態に係る液晶表示装置と相違している。本変形例３において、カレントミラー回路ＣＵは、２個の第１並列回路ＰＡ１ａ，ＰＡ１ｂと、２個の第２並列回路ＰＡ２ａ，ＰＡ２ｂと、をさらに有している。
本変形例３においても、第１調整スイッチＡＳＷ１ａ，ＡＳＷ１ｂ、及び第２調整スイッチＡＳＷ２ａ，ＡＳＷ２ｂのそれぞれの状態を調整することで、第１電源Ｐｏ１から画素電極ＰＥ側に流れる第１電流量と、第１電源Ｐｏ１から反転入力端子Ｔ１側に流れる第２電流量と、を異ならせることができ、検出する外部近接物体に応じて適宜カレントミラーのサイズ比を変えることにより最適な検出に設定することが可能となる。

（第２の実施形態）
次に、第２の実施形態に係る液晶表示装置ＤＳＰ及び液晶表示装置ＤＳＰの駆動方法について説明する。なお、本実施形態において、液晶表示装置はセンサ付き液晶表示装置である。
上述した第１の実施形態では、表示駆動と、センシング駆動とを行ない、センシング駆動においては、センシングの対象とする領域を表示領域ＤＡの一部に特定するものであった。これに対し、第２の実施形態においては、表示駆動と、センシング駆動とを行ない、さらに被検出部の位置を特定するための位置検出駆動を行なうものである。これにより、位置検出駆動にて被検出部が位置する領域を特定した上で、センシング駆動により特定の領域をセンシングすることができる。例えば、位置検出駆動にて被検出部が位置する領域を特定し、センシング駆動にて被検出部の凹凸パターンを検出することができる。

被検出部の位置の特定には、液晶表示パネルＰＮＬの表示領域ＤＡに位置した位置検出センサＰＳＥを利用する。位置検出センサＰＳＥは、被検出部の凹凸パターンを検出するセンサと異なる。位置検出センサＰＳＥには、第２検出ユニットＤＵ２が接続されている。第２検出ユニットＤＵ２は、被検出部の位置情報を検出する位置検出駆動時に位置検出センサＰＳＥを駆動し、上記被検出部の位置情報を検出する。位置検出センサＰＳＥは、第１検出ユニットＤＵ１とは異なる第２検出ユニットＤＵ２にて駆動される。第１検出ユニットＤＵ１は、被検出部の凹凸パターンを検出するセンシング駆動時に、上記位置情報に基づいて被検出部が位置する領域の複数の画素電極をセンシングの対象に設定する。

被検出部の位置を特定するために用いる位置検出センサＰＳＥの電極としては、液晶表示装置ＤＳＰの電極のうち、各種の電極から選択することが可能である。
例えば、位置検出センサＰＳＥの電極として共通電極ＣＥ１を選択することができる。この場合、共通電極ＣＥ１は複数の分割電極で形成されている。例えば、上記複数の分割電極はマトリクス状に配置されている。第２検出ユニットＤＵ２は、各々の上記分割電極に第１信号Ｗｒを書込み、各々の上記分割電極から上記第１信号の変化を示す第２信号Ｒｅを読取る。上記のように、自己容量モードにて、被検出部の位置情報を検出することができる。

又は、位置検出センサＰＳＥの電極としては、液晶表示装置ＤＳＰに付加される複数の位置検出電極Ｒｘを選択することができる。例えば、上記複数の位置検出電極Ｒｘはマトリクス状に配置されている。第２検出ユニットＤＵ２は、各々の位置検出電極Ｒｘに第１信号Ｗｒを書込み、各々の位置検出電極Ｒｘから上記第１信号の変化を示す第２信号Ｒｅを読取る。上記のように、自己容量モードにて、被検出部の位置情報を検出することができる。

又は、位置検出センサＰＳＥの電極としては、共通電極ＣＥ１と、液晶表示装置ＤＳＰに付加される複数の位置検出電極Ｒｘと、の組合せを選択することができる。例えば、上記複数の位置検出電極Ｒｘと、共通電極ＣＥ１の複数の分割電極とは、交差して設けられている。第２検出ユニットＤＵ２は、共通電極ＣＥ１の各々の分割電極に第１信号Ｗｒを書込み、各々の位置検出電極Ｒｘから第２信号Ｒｅを読取る。上記のように、第２モードにて、被検出部の位置情報を検出することができる。第２モードは、相互容量（Mutual-Capacitive Sensing）モードと称される場合がある。

以下、本実施形態においては、位置検出センサＰＳＥの電極として、共通電極ＣＥ１と、複数の位置検出電極Ｒｘと、の組合せを選択し、相互容量モードにて被検出部の位置情報を検出するものとして説明する。

始めに、第２の実施形態に係る液晶表示装置の構成について説明する。図１６は、第２の実施形態に係るセンサ付き液晶表示装置ＤＳＰの構成を示す斜視図である。
図１６に示すように、液晶表示装置ＤＳＰは、アクティブマトリクス型の液晶表示パネルＰＮＬ、液晶表示パネルＰＮＬを駆動する駆動ＩＣ（ＩＣ１）、静電容量型の位置検出センサＰＳＥ、位置検出センサＰＳＥを駆動する駆動ＩＣ（ＩＣ２）、バックライトユニットＢＬ、制御モジュールＣＭ、フレキシブル配線基板ＦＰＣ１、ＦＰＣ２、ＦＰＣ３などを備えている。本実施形態において、駆動ＩＣ（ＩＣ１）と駆動ＩＣ（ＩＣ２）とは、第２検出ユニットＤＵ２を形成している。

第１駆動部としての駆動ＩＣ（ＩＣ１）は、液晶表示パネルＰＮＬの第１基板ＳＵＢ１上に搭載されている。フレキシブル配線基板ＦＰＣ１は、液晶表示パネルＰＮＬと制御モジュールＣＭとを接続している。フレキシブル配線基板ＦＰＣ２は、位置検出センサＰＳＥのうちの位置検出電極Ｒｘと制御モジュールＣＭとを接続している。第２駆動部としての駆動ＩＣ（ＩＣ２）は、フレキシブル配線基板ＦＰＣ２上に搭載されている。

駆動ＩＣ（ＩＣ１）及び駆動ＩＣ（ＩＣ２）は、フレキシブル配線基板ＦＰＣ２等を介して接続されている。例えば、フレキシブル配線基板ＦＰＣ２が第１基板ＳＵＢ１上に接続された分岐部ＦＰＣＢを有している場合、駆動ＩＣ（ＩＣ１）及び駆動ＩＣ（ＩＣ２）は、分岐部ＦＰＣＢ及び第１基板ＳＵＢ１上の配線を介して接続されていてもよい。また、駆動ＩＣ（ＩＣ１）及び駆動ＩＣ（ＩＣ２）は、フレキシブル配線基板ＦＰＣ１及びＦＰＣ２を介して接続されていてもよい。

駆動ＩＣ（ＩＣ２）は、位置検出センサＰＳＥの駆動時期を知らせるタイミング信号を駆動ＩＣ（ＩＣ１）に与えることができる。又は、駆動ＩＣ（ＩＣ１）は、後述する共通電極ＣＥ１の駆動時期を知らせるタイミング信号を駆動ＩＣ（ＩＣ２）に与えることができる。又は、制御モジュールＣＭは、駆動ＩＣ（ＩＣ１）及びＩＣ２にタイミング信号を与えることができる。上記タイミング信号により、駆動ＩＣ（ＩＣ１）の駆動と、駆動ＩＣ（ＩＣ２）の駆動との同期化を図ることができる。

次に、上記した液晶表示装置ＤＳＰの画面への被検出部の接触あるいは接近を検出するための位置検出を行う位置検出駆動時の動作について説明する。すなわち、共通電極ＣＥ１に対しては、共通電極駆動回路などから位置検出センサ駆動信号が与えられる。このような状態で、位置検出センサＰＳＥが共通電極ＣＥ１からのセンサ信号を受けることにより、位置検出が行われる。

ここで、位置検出の一例の原理について図１７を参照しながら説明する。
図１７に示すように、位置検出センサＰＳＥは、複数の位置検出電極Ｒｘと、共通電極ＣＥ１とを備えている。共通電極ＣＥ１は、複数の分割電極ＣＥａを備えている。位置検出電極Ｒｘは、少なくとも表示領域ＤＡに位置している。位置検出電極Ｒｘが設けられる個所は、特に限定されるものではないが、位置検出電極Ｒｘは、第２基板ＳＵＢ２や、第２基板ＳＵＢ２の上方に位置するカバー部材に設けることができる。この場合、位置検出電極Ｒｘは、金属の細線で形成したり、メッシュ状の金属線で形成してもよい。

分割電極ＣＥａと位置検出電極Ｒｘとの間には、容量Ｃｃが存在する。すなわち、位置検出電極Ｒｘは分割電極ＣＥａ（共通電極ＣＥ１）と静電容量結合する。分割電極ＣＥａの各々には、順次、所定の周期でパルス状の第１信号（センサ駆動信号）Ｗｒが供給される。この例では、利用者の指が特定の位置検出電極Ｒｘと分割電極ＣＥａとが交差する位置に近接して存在するものとする。位置検出電極Ｒｘに近接している利用者の指により、容量Ｃｘが生じる。

分割電極ＣＥａにパルス状の第１信号Ｗｒが供給されたときに、特定の位置検出電極Ｒｘからは、他の位置検出電極から得られるパルスよりもレベルの低いパルス状の第２信号（センサ出力値）Ｒｅが得られる。第２信号Ｒｅはリード線Ｂ１を介して得られる。すなわち、表示領域ＤＡにおける利用者の指の位置情報である入力位置情報を検出する際、駆動ＩＣ（ＩＣ１）（共通電極駆動回路）は共通電極ＣＥ１（分割電極ＣＥａ）に対して第１信号Ｗｒを供給し、共通電極ＣＥ１と位置検出電極Ｒｘとの間にセンサ信号を発生させる。駆動ＩＣ（ＩＣ２）は、位置検出電極Ｒｘに接続されて上記センサ信号（例えば、位置検出電極Ｒｘに生じる静電容量）の変化を示す第２信号Ｒｅを読取る。

駆動ＩＣ（ＩＣ２）又は制御モジュールＣＭは、第１信号Ｗｒが分割電極ＣＥａに供給されるタイミングと、各位置検出電極Ｒｘからの第２信号Ｒｅと、に基づいて、位置検出センサＰＳＥのＸ−Ｙ平面内での指の２次元位置情報を検出することができる。また、上記の容量Ｃｘは、指が位置検出電極Ｒｘに近い場合と、遠い場合とで異なる。このため、第２信号Ｒｅのレベルも指が位置検出電極Ｒｘに近い場合と、遠い場合とで異なる。したがって、駆動ＩＣ（ＩＣ２）又は制御モジュールＣＭでは、第２信号Ｒｅのレベルに基づいて、位置検出センサＰＳＥに対する指の近接度（第１方向Ｘ及び第２方向Ｙに直交する第３方向Ｚの距離）を検出することもできる。
上記のように、第２検出ユニットＤＵ２は、指の位置情報を検出する位置検出駆動時に、位置検出センサＰＳＥを駆動し、指の位置情報を検出している。なお、位置検出駆動時に、画素電極ＰＥは電気的フローティング状態に切替えられる。

次いで、第１検出ユニットＤＵ１は、指の指紋を検出するセンシング駆動時に、上記位置情報に基づいて指が位置する領域の複数の画素電極ＰＥをセンシングの対象に設定する。第１検出ユニットＤＵ１は、上記対象の複数の画素電極ＰＥの各々に、デマルチプレクサＭＵ、対応する信号線Ｓ及び対応する画素スイッチＰＳを介して検出信号Ｖｗを与えたり、共通電極ＣＥ１に電位調整信号Ｖａを与えたりする。

上記のように構成された第２の実施形態に係る液晶表示装置ＤＳＰ及び液晶表示装置ＤＳＰの駆動方法によれば、液晶表示装置ＤＳＰは、上述した第１の実施形態と同様のセンサＳＥを備え、上述した第１の実施形態と同様のセンシング駆動を採ることができる。このため、第２の実施形態においても、上記第１の実施形態と同様の効果を得ることができる。
液晶表示装置ＤＳＰは、位置検出センサＰＳＥ及び第２検出ユニットＤＵ２をさらに備えている。これにより、表示領域ＤＡの全域を画素の精細度で細かくセンシングする必要はないため、センシングに要する時間期間の短縮を図ることができる。
上記のことから、検出精度に優れたセンサ付き液晶表示装置ＤＳＰ及びセンサ付き液晶表示装置ＤＳＰの駆動方法を得ることができる。

（第２の実施形態の変形例１）
次に、上記第２の実施形態の変形例１に係るセンサ付き液晶表示装置ＤＳＰについて説明する。図１８は、上記変形例１に係る液晶表示装置ＤＳＰの一部を示す等価回路図であり、検出器ＤＴ、画素電極ＰＥ、位置検出電極Ｒｘなどを示す図である。

図１８に示すように、本変形例１に係る液晶表示装置ＤＳＰは、カレントミラー回路ＣＵに、単個又は複数個の第１並列回路と、単個又は複数個の第２並列回路とが付加されている点、選択スイッチＳＷ２がさらに付加されている点で、上記第２の実施形態に係る液晶表示装置と相違している。本変形例１において、カレントミラー回路ＣＵは、２個の第１並列回路ＰＡ１ａ，ＰＡ１ｂと、２個の第２並列回路ＰＡ２ａ，ＰＡ２ｂと、をさらに有している。

検出器ＤＴの選択スイッチＳＷ２は、主制御部ＭＣによる制御の下、第２電極Ｅ２と画素電極ＰＥとを接続する第１選択状態、及び第２電極Ｅ２と位置検出電極Ｒｘとを接続する第２選択状態との何れか一方に切替えられる。選択スイッチＳＷ２の状態に対応付けて、（１）第１電源Ｐｏ１から画素電極ＰＥに流れる第１電流量と、第１電源Ｐｏ１から反転入力端子Ｔ１側に流れる第２電流量と、を異ならせたり、（２）第１電源Ｐｏ１から位置検出電極Ｒｘに流れる第３電流量と、上記第２電流量と、を異ならせたり、することができる。

例えば、コンデンサＣＯＮの容量サイズが、画素電極ＰＥに結合される容量のサイズより大きいが、位置検出電極Ｒｘに結合される容量のサイズより小さい場合に、本変形例１の検出器ＤＴを利用することができる。
例示的には、選択スイッチＳＷ２を第１選択状態（第２電極Ｅ２と画素電極ＰＥとを接続する状態）に切替えた場合に、反転入力端子Ｔ１側に流れる第２電流量を、画素電極ＰＥ側に流れる第１電流量の３分の１に低減させることができる。一方、選択スイッチＳＷ２を第２選択状態（第２電極Ｅ２と位置検出電極Ｒｘとを接続する状態）に切替えた場合に、反転入力端子Ｔ１側に流れる第２電流量を、位置検出電極Ｒｘ側に流れる第３電流量の３倍に増大させることができる。

（第３の実施形態）
次に、第３の実施形態に係る液晶表示装置ＤＳＰについて説明する。図１９は、上記第３の実施形態に係る液晶表示装置ＤＳＰの４個の画素ＰＸと各種配線との電気的な接続関係を示す等価回路図である。

図１９に示すように、第３の実施形態に係る液晶表示装置ＤＳＰは、補助配線Ａ無しに形成され、画素スイッチＰＳが第２スイッチング素子（ＤＳ１ｂ，ＤＳ２ｂ，ＤＳ３ｂ，ＤＳ４ｂ）無しに形成されている点で、上記第１の実施形態に係る液晶表示装置ＤＳＰと相違している。本実施形態においては、上記シールド電極ＳＨが電気的にフローティング状態に設けられていてもよく、シールド電極ＳＨ無しに第１基板ＳＵＢ１が形成されていてもよい。画素スイッチＰＳを第２接続状態に切替えることにより、信号線Ｓと画素電極ＰＥとを絶縁し、画素電極ＰＥを電気的フローティング状態に切替えることができる。又は、対象の信号線Ｓ及び対象の画素電極ＰＥに検出信号Ｖｗが与えられる期間、他の信号線Ｓ及び上記対象の画素電極ＰＥと同じ行の他の画素電極ＰＥに、重畳信号を与えてもよい。

本実施形態においても、共通電極ＣＥ１には、電位調整信号Ｖａを与えることができる。例えば、表示領域ＤＡの外側に設けられた配線を介して共通電極ＣＥ１に電位調整信号Ｖａを与えることができる。
なお、液晶表示装置ＤＳＰの駆動方法は、上述した第１の実施形態に係る液晶表示装置ＤＳＰの駆動方法を適用することができる。

上記のように構成された第３の実施形態に係る液晶表示装置ＤＳＰ及び液晶表示装置ＤＳＰの駆動方法においても、上記第１の実施形態と同様の効果を得ることができる。
センシング駆動時において、検出信号Ｖｗを与える対象ではない画素電極ＰＥを電気的フローティング状態に切替えることができる。この場合も、共通電極ＣＥ１に寄生容量を生じ難くすることができ、共通電極ＣＥ１の電位変動を抑制することができる。これにより、センサ感度の低下を抑制することができる。
上記のことから、検出精度に優れたセンサ付き液晶表示装置ＤＳＰ及びセンサ付き液晶表示装置ＤＳＰの駆動方法を得ることができる。

（第４の実施形態）
次に、第４の実施形態に係る液晶表示装置ＤＳＰについて説明する。なお、本実施形態において、液晶表示装置はセンサ付き液晶表示装置である。
図２０に示すように、センシング領域ＳＡは、第１実施形態（図１）と異なり、表示領域ＤＡの外側に位置している。表示領域ＤＡにおける表示駆動と、センシング領域ＳＡにおけるセンシング駆動とを独立して行うことができる。例えば、センシング駆動期間を表示駆動とは独立して設定することができる。また、表示領域ＤＡの一部にセンシング領域ＳＡを設定する場合と比較して、表示品位の低下を抑制することができる。

制御線Ｃ、検出線Ｌ、検出スイッチＤＳ、検出電極ＤＥ及び共通電極ＣＥ２は、走査線Ｇ、信号線Ｓ、画素スイッチＰＳ、画素電極ＰＥ及び共通電極ＣＥ１とは独立して設けられている。なお、共通電極ＣＥ２に関しては、共通電極ＣＥ１と一体に形成されていてもよい。
例えば、図２１に示す例では、共通電極ＣＥ２は、第３絶縁膜１３の上に形成されている。共通電極ＣＥ２は、第３絶縁膜１３に形成されたコンタクトホールＣＨｂ１を通って第１補助配線Ａ１に接続されている。第１検出電極ＤＥ１は、第４絶縁膜１４の上に形成され、第２開口ＯＰ２と対向している。上述した画素電極ＰＥと異なり、第１検出電極ＤＥ１にスリットは形成されていない。第１画素電極ＰＥ１は、第２開口ＯＰ２及び第４絶縁膜１４のコンタクトホールを通って第１導電層ＣＬ１に接続されている。第１画素電極ＰＥ１は、第１導電層ＣＬ１などを介して第１検出スイッチＤＳ１に接続されている。

第１基板ＳＵＢ１を形成する際、表示領域ＤＡとセンシング領域ＳＡとを同一の製造プロセスを使用して形成することができる。図５及び図２１を参照しながら説明すると、例えば、表示領域ＤＡにおける画素電極ＰＥと、センシング領域ＳＡにおける検出電極ＤＥとを、同層に設けることができる。ここでは、検出電極ＤＥは、表示領域ＤＡの画素電極ＰＥと同一のレイヤで形成されてもよい。また、共通電極ＣＥ２は省略してもよい。
なお、本第４の実施形態においても、第１モード（自己容量モード）にて、センサＳＥなどを用い、センシングを行うことが可能である。
上記のことから、第４の実施形態においても、検出精度に優れたセンサ付き液晶表示装置ＤＳＰ及びセンサ付き液晶表示装置ＤＳＰの駆動方法を得ることができる。

（第５の実施形態）
次に、第５の実施形態に係る液晶表示装置ＤＳＰについて説明する。なお、本実施形態において、液晶表示装置はセンサ付き液晶表示装置である。
上述した第２の実施形態では、位置検出センサＰＳＥの電極として、共通電極ＣＥ１と、複数の位置検出電極Ｒｘと、の組合せを選択し、相互容量モードにて被検出部の位置情報を検出するものとして説明した。これに対し、第５の実施形態においては、位置検出センサＰＳＥの電極は共通電極ＣＥ１であり、自己容量モードにて被検出部の位置情報を検出するものである。このため、ここでは、位置検出電極Ｒｘを付加すること無しに位置検出センサＰＳＥを構成することができる。
なお、本実施形態において、制御線Ｃ、検出線Ｌ、検出スイッチＤＳ、検出電極ＤＥ及び共通電極ＣＥ２は、走査線Ｇ、信号線Ｓ、画素スイッチＰＳ、画素電極ＰＥ及び共通電極ＣＥ１とは独立して設けられている。

図２２は、本実施形態に係る液晶表示装置ＤＳＰの液晶表示パネルＰＮＬの構成を示す平面図であり、共通電極ＣＥ１，ＣＥ２などを示す図である。
図２２に示すように、共通電極ＣＥ１は、マトリクス状に設けられた複数の分割電極ＣＥａと、周辺電極ＣＥｂと、を備えている。分割電極ＣＥａは、表示領域ＤＡ内に位置している。分割電極ＣＥａのサイズは限定されるものではない。各々の分割電極ＣＥａは、複数の画素電極ＰＥと対向していればよい。リード線Ｂ２は、分割電極ＣＥａに一対一で接続され、表示領域ＤＡの外側まで延在している。周辺電極ＣＥｂは、矩形枠状に形成され、分割電極ＣＥａに距離を置いて設けられている。周辺電極ＣＥｂは、上記走査線駆動回路ＧＤ、デマルチプレクサＭＵなどを覆っている。

図２３は、上記第５の実施形態に係る液晶表示装置ＤＳＰの一部を示す等価回路図であり、検出器ＤＴ、画素電極ＰＥ、分割電極ＣＥａなどを示す図である。
図２３に示すように、本実施形態に係る液晶表示装置ＤＳＰは、カレントミラー回路ＣＵに、単個又は複数個の第１並列回路と、単個又は複数個の第２並列回路とが付加されている点、選択スイッチＳＷ２がさらに付加されている点で、上記第２の実施形態に係る液晶表示装置と相違している。本実施形態において、カレントミラー回路ＣＵは、２個の第１並列回路ＰＡ１ａ，ＰＡ１ｂと、２個の第２並列回路ＰＡ２ａ，ＰＡ２ｂと、をさらに有している。

検出器ＤＴの選択スイッチＳＷ２は、主制御部ＭＣによる制御の下、第２電極Ｅ２と画素電極ＰＥとを接続する第１選択状態、及び第２電極Ｅ２と分割電極ＣＥａ（共通電極ＣＥ１）とを接続する第２選択状態との何れか一方に切替えられる。選択スイッチＳＷ２の状態に対応付けて、（１）第１電源Ｐｏ１から画素電極ＰＥに流れる第１電流量と、第１電源Ｐｏ１から反転入力端子Ｔ１側に流れる第２電流量と、を異ならせたり、（２）第１電源Ｐｏ１から分割電極ＣＥａに流れる第３電流量と、上記第２電流量と、を異ならせたり、することができる。

例えば、コンデンサＣＯＮの容量サイズが、画素電極ＰＥに結合される容量のサイズより大きいが、分割電極ＣＥａに結合される容量のサイズより小さい場合に、本実施形態の検出器ＤＴを利用することができる。
例示的には、選択スイッチＳＷ２を第１選択状態（第２電極Ｅ２と画素電極ＰＥとを接続する状態）に切替えた場合に、反転入力端子Ｔ１側に流れる第２電流量を、画素電極ＰＥ側に流れる第１電流量の３分の１に低減させることができる。一方、選択スイッチＳＷ２を第２選択状態（第２電極Ｅ２と分割電極ＣＥａとを接続する状態）に切替えた場合に、反転入力端子Ｔ１側に流れる第２電流量を、分割電極ＣＥａ側に流れる第３電流量の３倍に増大させることができる。

上記のように構成された第５の実施形態に係る液晶表示装置ＤＳＰ及び液晶表示装置ＤＳＰの駆動方法においても、上記第２の実施形態と同様の効果を得ることができる。
液晶表示装置ＤＳＰは、位置検出センサＰＳＥに共通電極ＣＥ１を用いることができる。位置検出センサＰＳＥ専用の電極を用いること無しに、被検出物の位置情報を検出することができる。
上記のことから、検出精度に優れたセンサ付き液晶表示装置ＤＳＰ及びセンサ付き液晶表示装置ＤＳＰの駆動方法を得ることができる。

（第６の実施形態）
次に、第６の実施形態に係る液晶表示装置ＤＳＰについて説明する。なお、本実施形態において、液晶表示装置はセンサ付き液晶表示装置である。
図２４に示すように、表示領域ＤＡには、複数の画素ＰＸがマトリクス状に並べられている。これらの画素ＰＸは、走査線駆動回路ＧＤに接続された複数の走査線Ｇと、デマルチプレクサＭＵに接続された複数の信号線Ｓとにより、囲まれている。

表示領域ＤＡの一部には、センシング領域ＳＡが設定されている。センシング領域ＳＡの内部は、図１に示したアクティブエリアＡＡの内部と同様に構成されている。本実施形態においても、表示領域ＤＡの画素電極ＰＥと、センシング領域ＳＡの検出電極ＤＥとを、同層に設けることができる。
上記のことから、第６の実施形態においても、検出精度に優れたセンサ付き液晶表示装置ＤＳＰ及びセンサ付き液晶表示装置ＤＳＰの駆動方法を得ることができる。

（第７の実施形態）
次に、第７の実施形態に係るセンサＳＥ及びセンサＳＥの駆動方法について説明する。図２５は、第７の実施形態に係るセンサＳＥを示す平面図である。
図２５に示すように、センサＳＥは、平板状の第１基板ＳＵＢ１、制御モジュールＣＭ、フレキシブル配線基板ＦＰＣ１などを備えている。第１基板ＳＵＢ１は、アクティブエリアＡＡを備えている。本実施形態において、アクティブエリアＡＡは、被検出部を検出する検出領域である。そして、ここでは、第１基板ＳＵＢ１は、アクティブエリアＡＡの外側に矩形枠状の非検出領域を備えている。

第１基板ＳＵＢ１としては、上述した実施形態に係る第１基板ＳＵＢ１を適用することができる。但し、本実施形態において、第１基板ＳＵＢ１は、液晶表示パネルＰＮＬに適用されるものではないため、必要に応じて変形され得る。例えば、第１基板ＳＵＢ１は、配向膜を備えていていなくともよい。共通電極ＣＥ２は、アクティブエリアＡＡの外側に拡張して形成され、デマルチプレクサＭＵや制御線駆動回路ＣＤなどとも対向している。その他、第１基板ＳＵＢ１を構成する部材の機能が、上述した実施形態と異なる場合がある。

図２６は、センサＳＥの一部を示す等価回路図であり、検出器ＤＴ、検出電極ＤＥなどを示す図である。
図２６に示すように、センサＳＥは、検出電極ＤＥ、検出線Ｌ、制御スイッチＣＳＷ、接続線Ｗ１、接続線Ｗ２などの他に、検出器ＤＴと、補助回路ＡＣと、を備えている。本実施形態において、検出器ＤＴ及び補助回路ＡＣは、アナログフロントエンドＡＦＥに形成されている。検出器ＤＴは、カレントミラー回路ＣＵと、積分器ＩＮと、リセットスイッチＲＳＴと、を備えている。

制御スイッチＣＳＷは、検出線Ｌと接続線Ｗ１とを接続する第１切替え状態と、検出線Ｌと接続線Ｗ２とを接続する第２切替え状態と、の何れかに切替えられる。制御スイッチＣＳＷは、第１切替え状態に切替えられ、検出信号Ｖｗを検出線Ｌ側に与えることができる。また、制御スイッチＣＳＷは、第２切替え状態にも切替えられ、電位調整信号Ｖａを検出線Ｌ側に与えることができる。検出信号Ｖｗ及び電位調整信号Ｖａを選択的に検出線Ｌ側に与えるために制御スイッチＣＳＷが用いられている。

上記のように構成された第７の実施形態に係るセンサＳＥ及びセンサＳＥの駆動方法によれば、センサＳＥは、制御線Ｃと、検出線Ｌと、検出スイッチＤＳと、共通電極ＣＥ２と、検出電極ＤＥと、第１回路としての制御線駆動回路ＣＤと、カレントミラー回路ＣＵと、積分器ＩＮと、を備えている。検出スイッチＤＳは、制御線Ｃと検出線Ｌとに接続されている。共通電極ＣＥ２は、制御線Ｃ、検出線Ｌ及び検出スイッチＤＳの上方に位置し、制御線Ｃ、検出線Ｌ及び検出スイッチＤＳと対向し、検出スイッチＤＳと対向した開口ＯＰ２を有している。検出電極ＤＥは、共通電極ＣＥ２の上方に位置し、開口ＯＰ２と対向し、開口ＯＰ２を通って検出スイッチＤＳに接続されている。

制御線駆動回路ＣＤは、制御線Ｃに接続され、検出スイッチＤＳを、検出線Ｌと検出電極ＤＥとを接続する第１接続状態及び検出線Ｌと検出電極ＤＥとを絶縁する第２接続状態との何れか一方に切替える駆動信号ＣＳを制御線Ｃに与える。
カレントミラー回路ＣＵは、第１トランジスタＴＲ１と、第２トランジスタＴＲ２と、を有している。第１トランジスタＴＲ１は、第１ゲート電極ＧＥ１と、第１電源Ｐｏ１に接続された第１電極Ｅ１と、検出電極ＤＥ及び第１ゲート電極ＧＥ１に接続された第２電極Ｅ２と、を含んでいる。第２トランジスタＴＲ２は、第１ゲート電極ＧＥ１に接続された第２ゲート電極ＧＥ２と、第１電源Ｐｏ１に接続された第３電極Ｅ３と、第４電極Ｅ４と、を含んでいる。
積分器ＩＮは、第４電極Ｅ４に接続された反転入力端子Ｔ１及び第２電源Ｐｏ２に接続された非反転入力端子Ｔ２を含む演算増幅器ＡＭＰと、演算増幅器ＡＭＰの出力端Ｔ子３と反転入力端子Ｔ１との間に接続されたコンデンサＣＯＮと、を有している。

センサＳＥは、補助配線Ａと、第２回路としてのデマルチプレクサＭＵと、をさらに備えている。デマルチプレクサＭＵは、検出線Ｌと第１トランジスタＴＲ１の第２電極Ｅ２とを接続する第１切替え状態及び検出線Ｌと補助配線Ａ（接続線Ｗ２）とを接続する第２切替え状態の何れか一方に切替える制御スイッチＣＳＷを有している。デマルチプレクサＭＵは、制御スイッチＣＳＷを第１切替え状態に切替えることによる検出電極ＤＥ及びコンデンサＣＯＮの各々への充電と、制御スイッチＣＳＷを第２切替え状態に切替えることによる検出電極ＤＥからの放電と、を繰り返し、コンデンサＣＯＮに複数回の充電分の電荷を蓄積させることができる。
本実施形態においても、カレントミラー回路ＣＵ及び積分器ＩＮを用いることにより、検出電極ＤＥへの充電をモニタすることができる。このため、本実施形態においても、上述した実施形態と同様の効果を得ることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

例えば、図２７に示すように、検出器ＤＴは、上記第１の実施形態と異なり、カレントミラー回路ＣＵ無しに構成されていてもよい。なお、この例では、走査線Ｇは制御線Ｃであり、信号線Ｓは検出線Ｌであり、画素スイッチＰＳは検出スイッチＤＳであり、画素電極ＰＥは検出電極ＤＥであり、共通電極ＣＥ１は共通電極ＣＥ２である。
検出器ＤＴは、積分器ＩＮと、リセットスイッチＲＳＴと、駆動スイッチＳＷ３と、をさらに備えている。駆動スイッチＳＷ３は、第１電源Ｐｏ１と信号線Ｓ（スイッチＳＷ１）とを接続する書込み状態と、反転入力端子Ｔ１と信号線Ｓとを接続する読取り状態と、の何れか一方に切替える。

駆動スイッチＳＷ３は、上記書込み状態に切替えられることによる画素電極ＰＥへの充電と、上記読取り状態に切替えられることによる画素電極ＰＥからの放電及びコンデンサＣＯＮへの充電と、を繰り返し、コンデンサＣＯＮに複数回の充電分の電荷を蓄積させる。なお、コンデンサＣＯＮへの電荷の蓄積を継続する間、第１制御スイッチＣＳＷ１は、第１切替え状態（接続線Ｗ１と信号線Ｓとを接続する状態）に維持される。
上述したように、カレントミラー回路ＣＵの替わりに駆動スイッチＳＷ３を利用しても、上記のような電荷の積算を行うことが可能である。

図２８及び図２９に示すように、電位調整信号Ｖａとしては、上述した第１の実施形態（図９）のようなパルス信号ではなく、０Ｖなどに固定された定電圧であってもよい。
図２９に示すように、制御信号Ｖｃｓｗがハイレベルとなる期間に信号線Ｓ（検出電極ＤＥ）にパルス信号を複数回、印加してもよい。このため、図２９に示す例では、ブランキング期間Ｐｂに、接続線Ｗ１には、周期の短いパルス信号が連続して印加されている。例えば、制御信号Ｖｃｓｗ１がハイレベルとなる期間毎に信号線Ｓ１，Ｓ５などにパルス信号を複数回、印加することができる。制御信号Ｖｃｓｗ２がハイレベルとなる期間毎に信号線Ｓ２，Ｓ６などにパルス信号を複数回、印加することができる。制御信号Ｖｃｓｗ３がハイレベルとなる期間毎に信号線Ｓ３，Ｓ７などにパルス信号を複数回、印加することができる。制御信号Ｖｃｓｗ４がハイレベルとなる期間毎に信号線Ｓ４，Ｓ８などにパルス信号を複数回、印加することができる。
接続線Ｗ１、信号線、及び検出電極ＤＥは、上記のように駆動されてもよい。

駆動ＩＣ（ＩＣ１）及び駆動ＩＣ（ＩＣ２）は、一体に形成されていてもよい。すなわち、駆動ＩＣ（ＩＣ１）及び駆動ＩＣ（ＩＣ２）は、単一の駆動ＩＣに集約されていてもよい。
上述した回路、駆動ＩＣ、制御モジュールなどの制御部としては、制御線駆動回路ＣＤ（走査線駆動回路ＧＤ）、デマルチプレクサＭＵ、制御モジュールＣＭ、駆動ＩＣ（ＩＣ１），ＩＣ２に限定されるものではなく、種々変形可能であり、第１基板ＳＵＢ１（液晶表示パネルＰＮＬ）、又は位置検出電極Ｒｘ（位置検出センサＰＳＥ）を電気的に制御することができるものであればよい。

上述した実施形態では、表示装置として、液晶表示装置を例に開示した。しかし、上述した実施形態は、有機ＥＬ（electroluminescent）表示装置、その他の自発光型表示装置、あるいは電気泳動素子等を有する電子ペーパ型表示装置等、あらゆるフラットパネル型の表示装置に適用可能である。また、上述した実施形態は、中小型の表示装置から大型の表示装置まで、特に限定することなく適用が可能であることは言うまでもない。

ＳＥ…センサ、ＤＳＰ…液晶表示装置、ＰＮＬ…液晶表示パネル、ＣＭ…制御モジュール、ＤＵ１…第１検出ユニット、ＳＵＢ１…第１基板、１０…第１絶縁基板、Ｃ…制御線、Ｇ…走査線、Ｓ…信号線、Ａ…補助配線、ＤＳ…検出スイッチ、ＰＳ…画素スイッチ、ＣＥ１，ＣＥ２…共通電極、ＣＥａ…分割電極、ＯＰ…開口、ＤＥ…検出電極、ＰＥ…画素電極、ＳＨ…シールド電極、ＰＳＥ…位置検出センサ、Ｒｘ…位置検出電極、ＣＤ…制御線駆動回路、ＧＤ…走査線駆動回路、ＭＵ…デマルチプレクサ、ＣＳＷ…制御スイッチ、ＩＣ１，ＩＣ２…駆動ＩＣ、ＤＵ２…第２検出ユニット、Ｐｏ１…第１電源、Ｐｏ２…第２電源、ＤＴ…検出器、ＣＵ…カレントミラー回路、ＴＲ１，ＴＲ２，ＴＲ３，ＴＲ３，ＴＲ４…トランジスタ、ＡＳＷ１，ＡＳＷ２…調整スイッチ、ＰＡ１，ＰＡ２…並列回路、ＩＮ…積分器、ＡＭＰ…演算増幅器、ＣＯＮ…コンデンサ、ＲＳＴ…リセットスイッチ、ＳＷ１…スイッチ、ＳＷ２…選択スイッチ、ＳＷ３…駆動スイッチ、ＡＡ…アクティブエリア、ＤＡ…表示領域、ＳＡ…センシング領域、Ｖｗ…検出信号、Ｖｎ…書込み信号、Ｖａ…電位調整信号Ｖ、Ｖｃｓｗ…制御信号、ＣＳ…駆動信号。

Claims (14)

1. 走査線と、
   信号線と、
   前記走査線と前記信号線とに接続された画素スイッチと、
   前記画素スイッチに接続された画素電極と、
   第１共通電極と、
   検出電極と、
   第１ゲート電極、第１電源に接続された第１電極、及び前記検出電極及び前記第１ゲート電極に接続された第２電極を含む第１トランジスタと、前記第１ゲート電極に接続された第２ゲート電極、前記第１電源に接続された第３電極、及び第４電極を含む第２トランジスタと、を有するカレントミラー回路と、
   前記第４電極に接続された反転入力端子及び第２電源に接続された非反転入力端子を含む演算増幅器と、前記演算増幅器の出力端子と前記反転入力端子との間に接続されたコンデンサと、を有する積分器と、を備える、
   センサ付き表示装置。
2. 制御線と、
   検出線と、
   前記制御線と前記検出線とに接続された検出スイッチと、
   前記制御線、前記検出線及び前記検出スイッチの上方に位置し、前記制御線、前記検出線及び前記検出スイッチと対向し、開口を有する第２共通電極と、
   前記制御線に接続され、前記検出スイッチを、前記検出線と前記検出電極とを接続する第１接続状態及び前記検出線と前記検出電極とを絶縁する第２接続状態との何れか一方に切替える駆動信号を前記制御線に与える第１回路と、をさらに備え、
   前記検出電極は、前記第２共通電極の上方に位置し、前記開口と対向し、前記開口を通って前記検出スイッチに接続されている、
   請求項１に記載のセンサ付き表示装置。
3. 補助配線と、
   前記検出線と前記第１トランジスタの第２電極とを接続する第１切替え状態及び前記検出線と前記補助配線とを接続する第２切替え状態の何れか一方に切替える制御スイッチを有する第２回路と、をさらに備え、
   前記第２回路は、
   前記制御スイッチを前記第１切替え状態に切替えることによる前記検出電極及び前記コンデンサの各々への充電と、前記制御スイッチを前記第２切替え状態に切替えることによる前記検出電極からの放電と、を繰り返し、前記コンデンサに複数回の充電分の電荷を蓄積させる、
   請求項２に記載のセンサ付き表示装置。
4. センシング駆動期間に、
   前記第２共通電極に、電位調整信号が与えられ、
   前記補助配線に、前記電位調整信号が与えられ、
   前記検出線に、前記制御スイッチの切替えに伴い検出信号が与えられ、
   前記電位調整信号は、前記検出信号と同期し、位相及び振幅に関して前記検出信号と同一である、
   請求項３に記載のセンサ付き表示装置。
5. 前記センシング駆動期間に、
   前記第２回路は、前記検出スイッチを前記第２接続状態に切替えることで、前記補助配線に前記検出電極を接続させ、前記検出電極に前記電位調整信号を与える、
   請求項４に記載のセンサ付き表示装置。
6. 前記走査線は、前記制御線であり、
   前記信号線は、前記検出線であり、
   前記画素スイッチは、前記検出スイッチであり、
   前記画素電極は、前記検出電極であり、
   前記第１共通電極は、前記第２共通電極である、
   請求項２に記載のセンサ付き表示装置。
7. 前記制御線、前記検出線、前記検出スイッチ、前記検出電極及び前記第２共通電極は、前記走査線、前記信号線、前記画素スイッチ、前記画素電極及び前記第１共通電極とは独立して設けられている、
   請求項２に記載のセンサ付き表示装置。
8. 前記カレントミラー回路は、
   前記第１ゲート電極に接続された第３ゲート電極、前記第１電極に接続された第５電極、及び第６電極を含む第３トランジスタと、前記第６電極と前記第２電極とを導通状態及び非導通状態の何れか一方に切替える第１調整スイッチと、を具備し、前記第１トランジスタに並列に接続された第１並列回路と、
   前記第２ゲート電極に接続された第４ゲート電極、前記第３電極に接続された第７電極、及び第８電極を含む第４トランジスタと、前記第８電極と前記第４電極とを導通状態及び非導通状態の何れか一方に切替える第２調整スイッチと、を具備し、前記第２トランジスタに並列に接続された第２並列回路と、
   の少なくとも一方をさらに有する、
   請求項１に記載のセンサ付き表示装置。
9. センシング駆動期間に、
   前記第１調整スイッチ及び前記第２調整スイッチのそれぞれの状態を調整し、前記第１電源から前記検出電極に流れる第１電流量と、前記第１電源から前記反転入力端子に流れる第２電流量と、を異ならせる、
   請求項８に記載のセンサ付き表示装置。
10. 選択スイッチをさらに備え、
    前記第１共通電極は、マトリクス状に配置された複数の分割電極を有し、
    前記センシング駆動期間に、
    前記選択スイッチは、前記第２電極と前記検出電極とを接続する第１選択状態及び前記第２電極と前記分割電極とを接続する第２選択状態との何れか一方に切替えられ、
    前記選択スイッチの状態に対応付けて、前記第１電流量又は前記第１電源から前記分割電極に流れる第３電流量と、前記第２電流量と、を異ならせる、
    請求項９に記載のセンサ付き表示装置。
11. 制御部と、
    制御線と、
    検出線と、
    前記制御線と前記検出線とに接続された検出スイッチと、
    前記制御線、前記検出線及び前記検出スイッチの上方に位置し、前記制御線、前記検出線及び前記検出スイッチと対向し、開口を有する第２共通電極と、をさらに備え、
    前記検出電極は、前記第２共通電極の上方に位置し、前記開口と対向し、前記開口を通って前記検出スイッチに接続され、
    前記制御線、前記検出線、前記検出スイッチ、前記検出電極及び前記第２共通電極は、前記走査線、前記信号線、前記画素スイッチ、前記画素電極及び前記第１共通電極とは独立して設けられ、
    前記センシング駆動期間に、
    前記制御部は、前記選択スイッチを前記第１選択状態及び前記第２選択状態との何れか一方に切替える、
    請求項１０に記載のセンサ付き表示装置。
12. 走査線と、
    信号線と、
    前記走査線と前記信号線とに接続された画素スイッチと、
    前記画素スイッチに接続された画素電極と、
    制御線と、
    検出線と、
    前記制御線と前記検出線とに接続された検出スイッチと、
    前記検出スイッチに接続された検出電極と、
    反転入力端子及び第２電源に接続された非反転入力端子を含む演算増幅器と、前記演算増幅器の出力端子と前記反転入力端子との間に接続されたコンデンサと、を有する積分器と、
    第１電源と前記検出線とを接続する書込み状態と、前記反転入力端子と前記検出線とを接続する読取り状態と、の何れか一方に切替える駆動スイッチと、をさらに備え、
    前記駆動スイッチは、前記書込み状態に切替えられることによる前記検出電極への充電と、前記読取り状態に切替えられることによる前記検出電極からの放電及び前記コンデンサへの充電と、を繰り返し、前記コンデンサに複数回の充電分の電荷を蓄積させる、
    センサ付き表示装置。
13. 制御線と、
    検出線と、
    前記制御線と前記検出線とに接続された検出スイッチと、
    前記制御線、前記検出線及び前記検出スイッチの上方に位置し、前記制御線、前記検出線及び前記検出スイッチと対向し、開口を有する共通電極と、
    前記共通電極の上方に位置し、前記開口と対向し、前記開口を通って前記検出スイッチに接続された検出電極と、
    前記制御線に接続され、前記検出スイッチを、前記検出線と前記検出電極とを接続する第１接続状態及び前記検出線と前記検出電極とを絶縁する第２接続状態との何れか一方に切替える駆動信号を前記制御線に与える第１回路と、
    第１ゲート電極、第１電源に接続された第１電極、及び前記検出電極及び前記第１ゲート電極に接続された第２電極を含む第１トランジスタと、前記第１ゲート電極に接続された第２ゲート電極、前記第１電源に接続された第３電極、及び第４電極を含む第２トランジスタと、を有するカレントミラー回路と、
    前記第４電極に接続された反転入力端子及び第２電源に接続された非反転入力端子を含む演算増幅器と、前記演算増幅器の出力端子と前記反転入力端子との間に接続されたコンデンサと、を有する積分器と、を備える、
    センサ。
14. 補助配線と、
    前記検出線と前記第１トランジスタの第２電極とを接続する第１切替え状態及び前記検出線と前記補助配線とを接続する第２切替え状態の何れか一方に切替える制御スイッチを有する第２回路と、をさらに備え、
    前記第２回路は、
    前記制御スイッチを前記第１切替え状態に切替えることによる前記検出電極及び前記コンデンサの各々への充電と、前記制御スイッチを前記第２切替え状態に切替えることによる前記検出電極からの放電と、を繰り返し、前記コンデンサに複数回の充電分の電荷を蓄積させる、
    請求項１３に記載のセンサ。

Images