JP2017169015A - Variable gain amplifier - Google Patents
Variable gain amplifier Download PDFInfo
- Publication number
- JP2017169015A JP2017169015A JP2016051992A JP2016051992A JP2017169015A JP 2017169015 A JP2017169015 A JP 2017169015A JP 2016051992 A JP2016051992 A JP 2016051992A JP 2016051992 A JP2016051992 A JP 2016051992A JP 2017169015 A JP2017169015 A JP 2017169015A
- Authority
- JP
- Japan
- Prior art keywords
- output terminal
- gain amplifier
- variable gain
- variable
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
本発明は、光通信システムの受信器で利用される増幅器の中で、入力信号強度の異なるシステムでの使用に対応するための可変利得増幅器に関するものである。特に利得を変化させた際に生じる増幅器の利得−周波数の曲線の形状変動を小さく抑える技術に関する。 The present invention relates to a variable gain amplifier for use in systems having different input signal strengths among amplifiers used in a receiver of an optical communication system. In particular, the present invention relates to a technique for minimizing the shape fluctuation of the gain-frequency curve of an amplifier that occurs when the gain is changed.
従来、増幅器の出力抵抗として定抵抗と可変抵抗を並列接続した回路を用いることで、可変利得増幅器を実現する回路例が報告されている（非特許文献１参照）。非特許文献１で報告されている可変利得増幅器は、出力抵抗として電源端子と接続される定抵抗と差動出力端子間に接続される可変抵抗とを用いることによって構成されている。
Conventionally, an example of a circuit that realizes a variable gain amplifier by using a circuit in which a constant resistor and a variable resistor are connected in parallel as an output resistance of the amplifier has been reported (see Non-Patent Document 1). The variable gain amplifier reported in Non-Patent
図９は単相化した従来の可変利得増幅器の構成例を示す回路図である。ここでは、説明を簡単にするため、ソース接地したトランジスタを有する構成を用いて説明する。可変利得増幅器は、ゲートが可変利得増幅器の入力端子に接続され、ドレインが可変利得増幅器の出力端子に接続され、ソースが負側電源電圧ＶSSに接続されたトランジスタＭ１と、可変利得増幅器の出力端子と正側電源電圧ＶDD間に接続された抵抗Ｒ1および可変抵抗Ｒvで構成されている。 FIG. 9 is a circuit diagram showing a configuration example of a conventional variable gain amplifier that has been made into a single phase. Here, in order to simplify the description, a description will be given using a configuration having a source-grounded transistor. The variable gain amplifier includes a transistor M1 having a gate connected to the input terminal of the variable gain amplifier, a drain connected to the output terminal of the variable gain amplifier, and a source connected to the negative power supply voltage V SS , and an output of the variable gain amplifier. The resistor R 1 and the variable resistor R v are connected between the terminal and the positive power supply voltage V DD .
図９の回路の入力端子に入力電圧信号Ｖinが与えられると、出力端子に現れる出力電圧信号Ｖoutは、次式で表すことができる。 Input voltage when the signal V in is applied to the input terminal of the circuit of Figure 9, the output voltage signal V out appearing at the output terminal can be expressed by the following equation.
ここで、ｇm1はトランジスタＭ１の相互コンダクタンス、ｒo1はトランジスタＭ１のドレイン抵抗であり、//は並列接続時の抵抗値を意味する。式（１）より、可変抵抗Ｒvの値が変化すると、増幅器の利得Ｖout／Ｖinが変化するため、可変利得機能が実現できることが分かる。
図９の回路中に用いられている可変抵抗Ｒvは、実際の電子回路では例えば図１０に示されるように、ゲイン制御電圧ＶGAINがゲートに入力されたトランジスタＭ２で実現できる。
Here, g m1 is the mutual conductance of the transistor M1, r o1 is the drain resistance of the transistor M1, and // means the resistance value in parallel connection. From equation (1), the value of the variable resistor R v is changed, since the gain V out / V in of the amplifier changes, it can be seen that the variable gain function can be realized.
Variable resistor R v which is used in the circuit of Figure 9, as in the actual electronic circuit shown in FIG. 10, for example, can be realized by a transistor M2 of the gain control voltage V GAIN is input to the gate.
図１０の例では、ゲイン制御電圧ＶGAINの電位が下がるほどトランジスタＭ２のソース−ドレイン間抵抗が小さくなる（ＶGAINを下げるにつれて、オフ動作→飽和動作→線形動作と変化し、数十ｋΩ超〜数Ω程度の範囲で抵抗値が可変可能である）ことを利用し、可変抵抗を実現している。 In the example of FIG. 10, the source-drain resistance of the transistor M2 becomes smaller as the potential of the gain control voltage V GAIN is lowered (as the V GAIN is lowered, it changes from off operation → saturation operation → linear operation, exceeding several tens of kΩ. Variable resistance is realized by utilizing the fact that the resistance value can be varied in a range of about several Ω.
図１１は図１０に示した従来の可変利得増幅器を差動化した回路構成を示す図である。この可変利得増幅器は、ゲートが可変利得増幅器の正相入力端子に接続され、ドレインが可変利得増幅器の逆相出力端子に接続されたトランジスタＭ３と、ゲートが可変利得増幅器の逆相入力端子に接続され、ドレインが可変利得増幅器の正相出力端子に接続されたトランジスタＭ４と、可変利得増幅器の逆相出力端子と正側電源電圧ＶDD間に接続される抵抗Ｒ1および可変抵抗であるトランジスタＭ５と、可変利得増幅器の正相出力端子と正側電源電圧ＶDD間に接続される抵抗Ｒ2および可変抵抗であるトランジスタＭ６と、トランジスタＭ３，Ｍ４のソースと負側電源電圧ＶSS間に接続された電流源Ｉとから構成される。図１１におけるＶinpは正相入力電圧信号、Ｖinnは逆相入力電圧信号、Ｖoutpは正相出力電圧信号、Ｖoutnは逆相出力電圧信号、Ａ１は次段増幅器である。 FIG. 11 is a diagram showing a circuit configuration in which the conventional variable gain amplifier shown in FIG. 10 is differentiated. This variable gain amplifier has a gate connected to the positive phase input terminal of the variable gain amplifier, a drain connected to the negative phase output terminal of the variable gain amplifier, and a gate connected to the negative phase input terminal of the variable gain amplifier. is, the drain is a variable gain and transistor M4 connected to the positive-phase output terminal of the amplifier is connected between the variable gain amplifier negative-phase output terminal and a positive supply voltage V DD of the resistor R 1 and a variable-resistance transistor M5 When the variable gain and a resistor R 2 and the transistor M6 is a variable resistor positive-phase output terminal and is connected between positive supply voltage V DD of the amplifier, connected between the source and the negative supply voltage V SS of the transistors M3, M4 Current source I. In FIG. 11, V inp is a positive phase input voltage signal, V inn is a negative phase input voltage signal, V outp is a positive phase output voltage signal, V outn is a negative phase output voltage signal, and A1 is a next stage amplifier.
ここでは、可変利得増幅器の出力端子（Ｖoutn，Ｖoutp）に次段増幅器Ａ１の入力容量Ｃ1，Ｃ2を想定した容量負荷を設けている。出力端子（Ｖoutn，Ｖoutp）に接続される容量負荷について次段増幅器Ａ１の入力容量Ｃ1，Ｃ2が支配的である場合を想定すると、例えば出力端子（Ｖoutn）に見えるインピーダンスＺoutn（ω）は、次式で表される。 Here, a capacitive load assuming input capacitances C 1 and C 2 of the next stage amplifier A1 is provided at the output terminals (V outn , V outp ) of the variable gain amplifier. Assuming that the input capacitors C 1 and C 2 of the next-stage amplifier A1 are dominant with respect to the capacitive load connected to the output terminals (V outn and V outp ), for example, the impedance Z outn that appears at the output terminal (V outn ). (Ω) is expressed by the following equation.
式（２）におけるｒo3，ｒo5はそれぞれトランジスタＭ３，Ｍ５のドレイン抵抗である。可変利得増幅器では、利得変化時に周波数依存性を維持したまま、利得のみが変化することが望ましい。言い換えると、利得−周波数特性が、利得軸方向に平行移動するように変化することが望ましい。しかしながら、従来の可変利得増幅器では、出力端子の時定数が式（２）よりＣ1Ｒで決定され、この時定数の値がトランジスタＭ５のドレイン抵抗ｒo5が小さくなるほど小さくなるため、利得変化時に利得−周波数特性の形状が変化し、−３ｄＢ帯域（最大利得よりも３ｄＢ利得が低くなるところまでの周波数範囲）が大きく変化してしまうという課題があった。 In the equation (2), r o3 and r o5 are the drain resistances of the transistors M3 and M5, respectively. In the variable gain amplifier, it is desirable that only the gain changes while maintaining the frequency dependency when the gain changes. In other words, it is desirable that the gain-frequency characteristics change so as to translate in the gain axis direction. However, in the conventional variable gain amplifier, the time constant of the output terminal is determined by C 1 R from the equation (2), and the value of this time constant becomes smaller as the drain resistance ro 5 of the transistor M5 becomes smaller. There is a problem that the shape of the gain-frequency characteristic changes and the -3 dB band (frequency range until the 3 dB gain becomes lower than the maximum gain) changes greatly.
図１２は６５ｎｍＣＭＯＳプロセスパラメタを用いて図１１の回路において、ゲイン制御電圧ＶGAINを０．８Ｖ〜１．０Ｖまで変化させた際の可変利得増幅器の利得−周波数特性をシミュレーションした結果を示す図である。このシミュレーションでは、正側電源電圧ＶDDを１．５Ｖ、負側電源電圧ＶSSを０Ｖ、抵抗Ｒ1，Ｒ2の値を７０Ω、Ｐ型ＭＯＳトランジスタＭ５，Ｍ６のサイズＷpを２８μｍ、Ｎ型ＭＯＳトランジスタＭ３，Ｍ４のサイズＷnを４８μｍ、電流源Ｉの電流値を８ｍＡ、次段増幅器Ａ１の入力容量Ｃ1，Ｃ2を２０ｆＦとしている。 FIG. 12 is a diagram showing a simulation result of the gain-frequency characteristics of the variable gain amplifier when the gain control voltage V GAIN is changed from 0.8 V to 1.0 V in the circuit of FIG. 11 using 65 nm CMOS process parameters. is there. In this simulation, the positive power supply voltage V DD is 1.5 V, the negative power supply voltage V SS is 0 V, the values of the resistors R 1 and R 2 are 70Ω, the size W p of the P-type MOS transistors M5 and M6 is 28 μm, N The size W n of the type MOS transistors M3 and M4 is 48 μm, the current value of the current source I is 8 mA, and the input capacitances C 1 and C 2 of the next stage amplifier A1 are 20 fF.
図１２におけるＧ08はＶGAIN＝０．８Ｖのときの利得−周波数特性、Ｇ10はＶGAIN＝１．０Ｖのときの利得−周波数特性を示し、Ｇ08’はＶGAIN＝０．８Ｖのときの利得−周波数特性を、直流利得（周波数０）がＶGAIN＝１．０Ｖのときの直流利得と一致するように平行移動した曲線を示している。
図１２より、直流利得が低下するほど（ゲイン制御電圧ＶGAINが小さくなるほど）、利得−周波数の曲線の傾きが緩やかになり、−３ｄＢ帯域が大きくなっていることが確認される。
In FIG. 12, G 08 represents a gain-frequency characteristic when V GAIN = 0.8 V, G 10 represents a gain-frequency characteristic when V GAIN = 1.0 V, and G 08 ′ represents V GAIN = 0.8 V. When the DC gain (frequency 0) is V GAIN = 1.0 V, the gain-frequency characteristic at the time is shown as a curve that is translated.
FIG. 12 confirms that the slope of the gain-frequency curve becomes gentler and the −3 dB band becomes larger as the DC gain decreases (as the gain control voltage V GAIN decreases).
また、ＶGAIN＝１．０Ｖのときの利得−周波数の曲線Ｇ10と、ＶGAIN＝０．８Ｖのときの利得−周波数の曲線Ｇ08を平行移動させて直流利得をＶGAIN＝１．０Ｖのときの直流利得と一致させた曲線Ｇ08’とを比較すると、曲線Ｇ08’に対し、曲線Ｇ10の形状が維持されているのは周波数範囲が１０ＧＨｚ以下と非常に狭く、広い周波数範囲において２つの曲線Ｇ08’，Ｇ10に乖離が見られ、周波数２０ＧＨｚにおいては０．５ｄＢ程度の乖離が見られる。 Further, the gain-frequency curve G 10 when V GAIN = 1.0 V and the gain-frequency curve G 08 when V GAIN = 0.8 V are translated to change the DC gain to V GAIN = 1.0 V. When the curve G 08 ′ matched with the DC gain at the time of comparison is compared with the curve G 08 ′, the shape of the curve G 10 is maintained very narrowly at a frequency range of 10 GHz or less, and a wide frequency range. 2 shows a deviation between the two curves G 08 ′ and G 10, and a deviation of about 0.5 dB is seen at a frequency of 20 GHz.
本発明は、上記課題を解決するためになされたもので、利得変化時の−３ｄＢ帯域の変化を抑えることができる可変利得増幅器を提供することを目的とする。 The present invention has been made to solve the above-described problem, and an object of the present invention is to provide a variable gain amplifier that can suppress a change in the −3 dB band when the gain changes.
本発明の可変利得増幅器は、入力電圧信号が入力され、出力が可変利得増幅器の出力端子に接続された増幅用のトランジスタと、電源電圧と前記出力端子との間に接続された可変抵抗と、前記電源電圧と前記出力端子との間に接続された、抵抗と第１のインダクタからなる直列回路とを備えることを特徴とするものである。
また、本発明の可変利得増幅器の１構成例は、さらに、可変利得増幅器の出力端子と、前記直列回路の前記出力端子側の端子および前記可変抵抗の前記出力端子側の端子との間に、第２のインダクタを備えることを特徴とするものである。
The variable gain amplifier according to the present invention includes an amplifying transistor to which an input voltage signal is input and an output connected to an output terminal of the variable gain amplifier, a variable resistor connected between a power supply voltage and the output terminal, A series circuit including a resistor and a first inductor connected between the power supply voltage and the output terminal is provided.
In addition, in one configuration example of the variable gain amplifier of the present invention, the output terminal of the variable gain amplifier, the terminal on the output terminal side of the series circuit, and the terminal on the output terminal side of the variable resistor, A second inductor is provided.
また、本発明の可変利得増幅器は、正相入力電圧信号が入力され、出力が可変利得増幅器の逆相出力端子に接続された増幅用の第１のトランジスタと、逆相入力電圧信号が入力され、出力が可変利得増幅器の正相出力端子に接続された増幅用の第２のトランジスタと、電源電圧と前記逆相出力端子との間に接続された第１の可変抵抗と、前記電源電圧と前記正相出力端子との間に接続された第２の可変抵抗と、前記電源電圧と前記逆相出力端子との間に接続された、第１の抵抗と第１のインダクタからなる第１の直列回路と、前記電源電圧と前記正相出力端子との間に接続された、第２の抵抗と第２のインダクタからなる第２の直列回路とを備えることを特徴とするものである。
また、本発明の可変利得増幅器の１構成例は、さらに、可変利得増幅器の逆相出力端子と、前記第１の直列回路の前記逆相出力端子側の端子および前記第１の可変抵抗の前記逆相出力端子側の端子との間に、第３のインダクタを備え、可変利得増幅器の正相出力端子と、前記第２の直列回路の前記正相出力端子側の端子および前記第２の可変抵抗の前記正相出力端子側の端子との間に、第４のインダクタを備えることを特徴とするものである。
The variable gain amplifier according to the present invention receives a positive phase input voltage signal, an output first transistor for amplification connected to the negative phase output terminal of the variable gain amplifier, and a negative phase input voltage signal. A second transistor for amplification whose output is connected to the positive phase output terminal of the variable gain amplifier, a first variable resistor connected between a power supply voltage and the negative phase output terminal, and the power supply voltage. A second variable resistor connected between the positive phase output terminal and a first resistor comprising a first resistor and a first inductor connected between the power supply voltage and the negative phase output terminal; A series circuit, and a second series circuit including a second resistor and a second inductor connected between the power supply voltage and the positive phase output terminal are provided.
Moreover, one configuration example of the variable gain amplifier according to the present invention further includes a negative phase output terminal of the variable gain amplifier, a terminal on the negative phase output terminal side of the first series circuit, and the first variable resistor. A third inductor is provided between the negative phase output terminal side terminal, the positive phase output terminal of the variable gain amplifier, the positive phase output terminal side terminal of the second series circuit, and the second variable. A fourth inductor is provided between the terminal on the positive-phase output terminal side of the resistor.
また、本発明の可変利得増幅器は、正相入力電圧信号が入力され、出力が可変利得増幅器の逆相出力端子に接続された増幅用の第１のトランジスタと、逆相入力電圧信号が入力され、出力が可変利得増幅器の正相出力端子に接続された増幅用の第２のトランジスタと、前記逆相出力端子と前記正相出力端子との間に接続された可変抵抗と、電源電圧と前記逆相出力端子との間に接続された、第１の抵抗と第１のインダクタからなる第１の直列回路と、前記電源電圧と前記正相出力端子との間に接続された、第２の抵抗と第２のインダクタからなる第２の直列回路とを備えることを特徴とするものである。
また、本発明の可変利得増幅器の１構成例は、さらに、可変利得増幅器の逆相出力端子と、前記第１の直列回路の前記逆相出力端子側の端子との間に、第３のインダクタを備え、可変利得増幅器の正相出力端子と、前記第２の直列回路の前記正相出力端子側の端子との間に、第４のインダクタを備えることを特徴とするものである。
The variable gain amplifier according to the present invention receives a positive phase input voltage signal, an output first transistor for amplification connected to the negative phase output terminal of the variable gain amplifier, and a negative phase input voltage signal. A second transistor for amplification whose output is connected to the positive phase output terminal of the variable gain amplifier, a variable resistor connected between the negative phase output terminal and the positive phase output terminal, a power supply voltage, and the A first series circuit including a first resistor and a first inductor connected between the negative phase output terminal and a second series connected between the power supply voltage and the positive phase output terminal; It comprises a resistor and a second series circuit composed of a second inductor.
Further, in one configuration example of the variable gain amplifier according to the present invention, a third inductor is provided between the negative phase output terminal of the variable gain amplifier and the negative phase output terminal side terminal of the first series circuit. And a fourth inductor is provided between the positive phase output terminal of the variable gain amplifier and the positive phase output terminal side terminal of the second series circuit.
本発明によれば、増幅用のトランジスタを備えた単相入力−単相出力型の可変利得増幅器において、電源電圧と可変利得増幅器の出力端子との間に、抵抗と第１のインダクタからなる直列回路を設けることにより、広い周波数範囲において利得−周波数の曲線形状を維持した状態で利得を制御することができ、利得変化時の−３ｄＢ帯域の変化を抑えることができる。 According to the present invention, in a single-phase input-single-phase output type variable gain amplifier including an amplifying transistor, a resistor and a first inductor are connected in series between the power supply voltage and the output terminal of the variable gain amplifier. By providing the circuit, the gain can be controlled in a state where the gain-frequency curve shape is maintained in a wide frequency range, and a change in the −3 dB band when the gain is changed can be suppressed.
また、本発明では、単相入力−単相出力型の可変利得増幅器において、可変利得増幅器の出力端子と、直列回路の前記出力端子側の端子および可変抵抗の前記出力端子側の端子との間に、第２のインダクタを設けることにより、エンファシス特性を備えつつ、利得−周波数の曲線の形状変動を抑制した可変利得増幅器を実現することができる。 In the present invention, in the single-phase input-single-phase output type variable gain amplifier, between the output terminal of the variable gain amplifier and the terminal on the output terminal side of the series circuit and the terminal on the output terminal side of the variable resistor. In addition, by providing the second inductor, it is possible to realize a variable gain amplifier that has emphasis characteristics and suppresses fluctuations in the shape of the gain-frequency curve.
また、本発明では、増幅用の第１、第２のトランジスタを備えた差動入力−差動出力型の可変利得増幅器において、電源電圧と可変利得増幅器の逆相出力端子との間に、第１の抵抗と第１のインダクタからなる第１の直列回路を設け、電源電圧と可変利得増幅器の正相出力端子との間に、第２の抵抗と第２のインダクタからなる第２の直列回路を設けることにより、広い周波数範囲において利得−周波数の曲線形状を維持した状態で利得を制御することができ、利得変化時の−３ｄＢ帯域の変化を抑えることができる。 Further, according to the present invention, in the differential input-differential output type variable gain amplifier including the first and second transistors for amplification, the first voltage is connected between the power supply voltage and the negative phase output terminal of the variable gain amplifier. A first series circuit comprising a first resistor and a first inductor, and a second series circuit comprising a second resistor and a second inductor between the power supply voltage and the positive phase output terminal of the variable gain amplifier. By providing this, it is possible to control the gain while maintaining the gain-frequency curve shape in a wide frequency range, and to suppress a change in the −3 dB band when the gain changes.
また、本発明では、差動入力−差動出力型の可変利得増幅器において、可変利得増幅器の逆相出力端子と、第１の直列回路の前記逆相出力端子側の端子および第１の可変抵抗の前記逆相出力端子側の端子との間に、第３のインダクタを設け、可変利得増幅器の正相出力端子と、第２の直列回路の前記正相出力端子側の端子および第２の可変抵抗の前記正相出力端子側の端子との間に、第４のインダクタを設けることにより、エンファシス特性を備えつつ、利得−周波数の曲線の形状変動を抑制した可変利得増幅器を実現することができる。 According to the present invention, in the differential input-differential output type variable gain amplifier, the negative phase output terminal of the variable gain amplifier, the negative phase output terminal side terminal of the first series circuit, and the first variable resistor A third inductor is provided between the negative-phase output terminal side of the positive-phase output terminal of the variable gain amplifier, the positive-phase output terminal side terminal and the second variable of the second series circuit. By providing a fourth inductor between the resistor and the terminal on the positive phase output terminal side, it is possible to realize a variable gain amplifier that has emphasis characteristics and suppresses variation in the shape of the gain-frequency curve. .
また、本発明では、差動入力−差動出力型の可変利得増幅器において、第１、第２の可変抵抗を設ける代わりに、可変利得増幅器の逆相出力端子と正相出力端子との間に可変抵抗を設けることにより、可変抵抗の値が変化しても、逆相出力端子および正相出力端子の直流動作点が変化することのない可変利得増幅器を実現することができる。 In the present invention, in the differential input-differential output type variable gain amplifier, instead of providing the first and second variable resistors, the variable gain amplifier is provided between the negative phase output terminal and the positive phase output terminal. By providing the variable resistor, it is possible to realize a variable gain amplifier in which the DC operating point of the negative phase output terminal and the positive phase output terminal does not change even if the value of the variable resistor changes.
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の第１の実施の形態に係る可変利得増幅器の構成を示す回路図である。本実施の形態の可変利得増幅器は、図１に示すように、ゲートが可変利得増幅器の入力端子（Ｖin）に接続され、ドレインが可変利得増幅器の出力端子（Ｖout）に接続され、ソースが負側電源電圧ＶSSに接続されたＮ型ＭＯＳトランジスタＭ１と、一端が正側電源電圧ＶDDに接続され、他端が出力端子（Ｖout）に接続された可変抵抗Ｒvと、正側電源電圧ＶDDと出力端子（Ｖout）間に直列に挿入された抵抗Ｒ1とインダクタＬ1とから構成される。
[First Embodiment]
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram showing a configuration of a variable gain amplifier according to a first embodiment of the present invention. As shown in FIG. 1, the variable gain amplifier of the present embodiment has a gate connected to the input terminal (V in ) of the variable gain amplifier, a drain connected to the output terminal (V out ) of the variable gain amplifier, Is connected to the negative side power supply voltage V SS , a variable resistance R v having one end connected to the positive side power supply voltage V DD and the other end connected to the output terminal (V out ), and a positive It comprises a resistor R 1 and an inductor L 1 inserted in series between the side power supply voltage V DD and the output terminal (V out ).
図１におけるＡ２は可変利得増幅器の出力端子（Ｖout）に接続された次段増幅器、Ｃ1は次段増幅器Ａ２の入力容量である。なお、図１０で説明したとおり、可変抵抗Ｒvは、ゲートにゲイン制御電圧ＶGAINが入力されるＰ型ＭＯＳトランジスタによって実現可能である。 In FIG. 1, A2 is the next-stage amplifier connected to the output terminal (V out ) of the variable gain amplifier, and C 1 is the input capacitance of the next-stage amplifier A2. As described with reference to FIG. 10, the variable resistor R v can be realized by a P-type MOS transistor in which the gain control voltage V GAIN is input to the gate.
図１では、可変利得増幅器の出力端子（Ｖout）に次段増幅器Ａ２の入力容量Ｃ1を想定した容量負荷を設けている。一般的な増幅器では、増幅段のトランジスタ（図１の例ではＭ１）を飽和領域（バイポーラトランジスタの場合は線形領域）で動作させるため、そのトランジスタのドレイン抵抗は非常に大きい値となり、抵抗Ｒ1に比べて充分大きい場合が多い。よって以後は説明を簡単にするため、可変利得増幅器の出力端子（Ｖout）から見えるインピーダンスとして増幅段トランジスタＭ１のドレイン抵抗は無視して考える。 In FIG. 1, a capacitive load that assumes the input capacitance C 1 of the next-stage amplifier A 2 is provided at the output terminal (V out ) of the variable gain amplifier. In a general amplifier, the transistor of the amplification stage (M1 in the example of FIG. 1) is operated in the saturation region (in the linear region in the case of a bipolar transistor), so that the drain resistance of the transistor becomes a very large value and the resistance R 1 In many cases, it is sufficiently large. Therefore, for the sake of simplicity, hereinafter, the drain resistance of the amplification stage transistor M1 is ignored as the impedance that can be seen from the output terminal (V out ) of the variable gain amplifier.
可変抵抗Ｒvの値がＲ1＋ｊωＬ1に比べて充分に大きい場合、可変利得増幅器の出力端子（Ｖout）から見えるインピーダンスとしては、容量Ｃ1、および抵抗Ｒ1とインダクタＬ1との直列回路が支配的となり、Ｌ1によるインダクタピーキング効果による帯域延伸効果が得られる。一方で、可変抵抗Ｒvの値がＲ1＋ｊωＬ1に比べて充分に小さい場合には、可変利得増幅器の出力端子（Ｖout）から見えるインピーダンスは、容量Ｃ1および抵抗Ｒvが支配的となり、インダクタＬ1による帯域延伸効果は得られない。 If the value of the variable resistor R v is sufficiently large as compared to R 1 + j.omega.L 1, as the impedance seen from the output terminal of the variable gain amplifier (V out), a series of a capacitor C 1, and resistors R 1 and the inductor L 1 The circuit becomes dominant, and the band extending effect due to the inductor peaking effect by L 1 is obtained. On the other hand, when the value of the variable resistor R v is sufficiently smaller than R 1 + jωL 1 , the capacitance C 1 and the resistor R v are dominant in the impedance seen from the output terminal (V out ) of the variable gain amplifier. The band extending effect by the inductor L 1 cannot be obtained.
すなわち、インダクタＬ1は可変利得増幅器の利得が大きいほど、より大きな帯域延伸効果を可変利得増幅器に与えることができ、従来課題であった低利得ほど利得−周波数の曲線の傾きが緩やかになるという現象を解消し、利得−周波数の曲線の形状を維持したままの利得変化が可能な可変利得増幅器を実現することができる。 That is, as the gain of the variable gain amplifier is larger, the inductor L 1 can give the variable gain amplifier a larger band extending effect, and the slope of the gain-frequency curve becomes gentler as the gain is lower, which is a conventional problem. A variable gain amplifier capable of changing the gain while eliminating the phenomenon and maintaining the shape of the gain-frequency curve can be realized.
なお、可変抵抗Ｒvの値を変化させた際に、可変利得増幅器の出力端子（Ｖout）の時定数が変化することに起因する利得−周波数の曲線の傾き変動（可変抵抗ＲVの値が大きくなると傾きが急になる）と、インダクタピーキングによる帯域延伸効果の増減に起因する利得−周波数の曲線の傾き変動（可変抵抗ＲVの値が大きくなると傾きが緩やかになる）が相殺されるような値のＬ1を用いた際に、利得−周波数の曲線の形状変動を最も抑制した利得変化が可能となる。 Note that when changing the value of the variable resistor R v, the variable gain constant caused by changes when the gain amplifier output terminal (V out) - the slope variation of the frequency of the curve (the value of the variable resistor R V If the value increases, the slope becomes steeper), and the change in the slope of the gain-frequency curve due to the increase / decrease in the band stretching effect due to inductor peaking (the slope becomes gentler as the value of the variable resistance R V increases) is canceled out. When L 1 having such a value is used, a gain change with the most suppressed variation in the shape of the gain-frequency curve is possible.
［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図２は本発明の第２の実施の形態に係る可変利得増幅器の構成を示す回路図であり、図１に示した可変利得増幅器を差動化した回路構成を示す図である。本実施の形態の可変利得増幅器は、ゲートが可変利得増幅器の正相入力端子（Ｖinp）に接続され、ドレインが可変利得増幅器の逆相出力端子（Ｖoutn）に接続されたＮ型ＭＯＳトランジスタＭ３と、ゲートが可変利得増幅器の逆相入力端子（Ｖinn）に接続され、ドレインが可変利得増幅器の正相出力端子（Ｖoutp）に接続されたＮ型ＭＯＳトランジスタＭ４と、ゲートにゲイン制御電圧ＶGAINが入力され、ソースが正側電源端子ＶDDに接続され、ドレインが逆相出力端子（Ｖoutn）に接続されたＰ型ＭＯＳトランジスタＭ５と、ゲートにゲイン制御電圧ＶGAINが入力され、ソースが正側電源端子ＶDDに接続され、ドレインが正相出力端子（Ｖoutp）に接続されたＰ型ＭＯＳトランジスタＭ６と、正側電源電圧ＶDDと逆相出力端子（Ｖoutn）間に直列に挿入された抵抗Ｒ1とインダクタＬ1と、正側電源電圧ＶDDと正相出力端子（Ｖoutp）間に直列に挿入された抵抗Ｒ2とインダクタＬ2と、トランジスタＭ３，Ｍ４のソースと負側電源電圧ＶSS間に接続された電流源Ｉとから構成される。
[Second Embodiment]
Next, a second embodiment of the present invention will be described. FIG. 2 is a circuit diagram showing a configuration of a variable gain amplifier according to a second embodiment of the present invention, and is a diagram showing a circuit configuration in which the variable gain amplifier shown in FIG. 1 is differentiated. The variable gain amplifier of the present embodiment has an N-type MOS transistor whose gate is connected to the positive phase input terminal (V inp ) of the variable gain amplifier and whose drain is connected to the negative phase output terminal (V outn ) of the variable gain amplifier. M3, an N-type MOS transistor M4 whose gate is connected to the negative phase input terminal (V inn ) of the variable gain amplifier and whose drain is connected to the positive phase output terminal (V outp ) of the variable gain amplifier, and gain control at the gate The voltage V GAIN is input, the source is connected to the positive power supply terminal V DD , the drain is connected to the negative phase output terminal (V outn ), and the gain control voltage V GAIN is input to the gate. a source connected to the positive supply terminal V DD, a P-type MOS transistor M6 connected to the drain positive-phase output terminal (V outp), positive supply voltage V DD and the negative-phase output terminal (V outn) In the inserted resistor R 1 and the inductor L 1 in series, a resistor R 2 and the inductor L 2, which is inserted in series between positive supply voltage V DD and the positive phase output terminal (V outp), transistors M3, M4 And a current source I connected between the negative side power supply voltage V SS .
本実施の形態では、ゲートにゲイン制御電圧ＶGAINが入力されるトランジスタＭ５，Ｍ６によって可変抵抗を実現している。
図１１と同様に、Ｖinpは正相入力電圧信号、Ｖinnは逆相入力電圧信号、Ｖoutpは正相出力電圧信号、Ｖoutnは逆相出力電圧信号、Ａ１は次段増幅器である。
In the present embodiment, a variable resistor is realized by transistors M5 and M6 whose gain control voltage V GAIN is input to the gate.
Similarly to FIG. 11, V inp is a positive phase input voltage signal, V inn is a negative phase input voltage signal, V outp is a positive phase output voltage signal, V outn is a negative phase output voltage signal, and A1 is a next stage amplifier.
図３は６５ｎｍＣＭＯＳプロセスパラメタを用いて図２の回路において、ゲイン制御電圧ＶGAINを０．８Ｖ〜１．０Ｖまで変化させた際の可変利得増幅器の利得−周波数特性をシミュレーションした結果を示す図である。このシミュレーションでは、正側電源電圧ＶDDを１．５Ｖ、負側電源電圧ＶSSを０Ｖ、抵抗Ｒ1，Ｒ2の値を７０Ω、インダクタＬ1，Ｌ2の値を２５０ｐＨ、Ｐ型ＭＯＳトランジスタＭ５，Ｍ６のサイズＷpを２８μｍ、Ｎ型ＭＯＳトランジスタＭ３，Ｍ４のサイズＷnを４８μｍ、電流源Ｉの電流値を８ｍＡ、次段増幅器Ａ１の入力容量Ｃ1，Ｃ2を２０ｆＦとしている。 FIG. 3 is a diagram showing a simulation result of the gain-frequency characteristics of the variable gain amplifier when the gain control voltage V GAIN is changed from 0.8 V to 1.0 V in the circuit of FIG. 2 using 65 nm CMOS process parameters. is there. In this simulation, the positive side power supply voltage V DD is 1.5 V, the negative side power supply voltage V SS is 0 V, the values of the resistors R 1 and R 2 are 70Ω, the values of the inductors L 1 and L 2 are 250 pH, and the P-type MOS transistor M5, 28 .mu.m size W p of the M6, are 48μm size W n of the n-type MOS transistors M3, M4, 8 mA the current value of the current source I, the input capacitance C 1, C 2 of the next stage amplifiers A1 and 20 fF.
図１２と同様に、Ｇ08はＶGAIN＝０．８Ｖのときの利得−周波数特性、Ｇ10はＶGAIN＝１．０Ｖのときの利得−周波数特性を示し、Ｇ08’はＶGAIN＝０．８Ｖのときの利得−周波数特性を、直流利得がＶGAIN＝１．０Ｖのときの直流利得と一致するように平行移動した曲線を示している。
図１２と図３を比較すると、本実施の形態の構成を用いることで広い周波数範囲において利得−周波数の曲線の形状を維持した状態で利得を制御できていることが確認できる。
Similarly to FIG. 12, G 08 represents a gain-frequency characteristic when V GAIN = 0.8 V, G 10 represents a gain-frequency characteristic when V GAIN = 1.0 V, and G 08 ′ represents V GAIN = 0. A curve obtained by translating the gain-frequency characteristic at .8 V so as to coincide with the DC gain when the DC gain is V GAIN = 1.0 V is shown.
Comparing FIG. 12 and FIG. 3, it can be confirmed that the gain can be controlled by using the configuration of the present embodiment while maintaining the shape of the gain-frequency curve in a wide frequency range.
また、ＶGAIN＝１．０Ｖのときの利得−周波数の曲線Ｇ10と、ＶGAIN＝０．８Ｖのときの利得−周波数の曲線Ｇ08を平行移動させて直流利得をＶGAIN＝１．０Ｖのときの直流利得と一致させた曲線Ｇ08’とを比較すると、０〜３０ＧＨｚ程度までの広い周波数帯において曲線Ｇ08’に対して曲線Ｇ10の形状がほぼ一致した理想的な利得変化が実現できていることが分かる。 Further, the gain-frequency curve G 10 when V GAIN = 1.0 V and the gain-frequency curve G 08 when V GAIN = 0.8 V are translated to change the DC gain to V GAIN = 1.0 V. When the curve G 08 ′ matched with the direct current gain at the time is compared with the curve G 08 ′, an ideal gain change in which the shape of the curve G 10 substantially matches the curve G 08 ′ in a wide frequency band from about 0 to 30 GHz. It can be seen that it has been realized.
図１２に示した従来の可変利得増幅器のシミュレーション結果では、ＶGAIN＝０．８Ｖのときの−３ｄＢ帯域４６．０ＧＨｚに対して、ＶGAIN＝１．０Ｖのときの−３ｄＢ帯域が３４．６ＧＨｚとなり、３２．９％変化していた。これに対して、本実施の形態のシミュレーション結果では、ＶGAIN＝０．８Ｖのときの−３ｄＢ帯域７５．７ＧＨｚに対して、ＶGAIN＝１．０Ｖのときの−３ｄＢ帯域が６２．８ＧＨｚとなり、帯域の変化率が２０．５％まで低減され、理想的な利得変化に近付いていることが分かる。 In the simulation results of a conventional variable gain amplifier shown in FIG. 12, with respect to -3dB band 46.0GHz when the V GAIN = 0.8 V, -3dB bandwidth when the V GAIN = 1.0 V is 34.6GHz And changed by 32.9%. On the other hand, in the simulation result of the present embodiment, the -3 dB band when V GAIN = 1.0 V is 62.8 GHz, whereas the -3 dB band is 75.7 GHz when V GAIN = 0.8 V. It can be seen that the rate of change of the band is reduced to 20.5%, approaching the ideal gain change.
［第３の実施の形態］
次に、本発明の第３の実施の形態について説明する。図４は本発明の第３の実施の形態に係る可変利得増幅器の構成を示す回路図であり、図１と同一の構成には同一の符号を付してある。図１に示した第１の実施形態との構成の差分は、可変利得増幅器の出力端子（Ｖout）と、抵抗Ｒ1とインダクタＬ1からなる直列回路の出力端子（Ｖout）側の端子および可変抵抗Ｒvの出力端子（Ｖout）側の端子との間に、インダクタＬ3を更に備えている点である。
[Third Embodiment]
Next, a third embodiment of the present invention will be described. FIG. 4 is a circuit diagram showing a configuration of a variable gain amplifier according to the third embodiment of the present invention. The same components as those in FIG. 1 are denoted by the same reference numerals. The difference between the configuration of the first embodiment shown in FIG. 1 is that the output terminal (V out ) of the variable gain amplifier and the terminal on the output terminal (V out ) side of the series circuit composed of the resistor R 1 and the inductor L 1. In addition, an inductor L 3 is further provided between the variable resistor R v and the terminal on the output terminal (V out ) side.
第１の実施の形態では、可変抵抗Ｒvが充分に小さくなった場合には、インダクタピーキングによる帯域延伸効果がほぼ無くなる回路構成であったため、利得−周波数特性がほぼ平坦、かつ利得−周波数の曲線の形状変動を抑制した可変利得増幅器を実現する回路構成であった。
これに対して、本実施の形態では、インダクタＬ3を設けることで、高周波帯を強調するエンファシス特性を備えつつ、利得−周波数の曲線の形状変動を抑制した可変利得増幅器を実現する。
In the first embodiment, when the variable resistance Rv is sufficiently small, the band extending effect due to inductor peaking is almost eliminated, so that the gain-frequency characteristics are substantially flat and the gain-frequency is low. The circuit configuration realizes a variable gain amplifier that suppresses curve shape fluctuations.
On the other hand, in the present embodiment, by providing the inductor L 3 , a variable gain amplifier that has an emphasis characteristic that emphasizes the high-frequency band and suppresses the shape variation of the gain-frequency curve is realized.
図４では、可変抵抗Ｒvの値がＲ1＋ｊωＬ1に比べて充分に小さい場合には、インダクタＬ3による帯域延伸効果が得られ、可変抵抗Ｒvの値がＲ1＋ｊωＬ1に比べて充分に大きい場合には、インダクタＬ1およびＬ3による帯域延伸効果が得られる。つまり、インダクタＬ3による帯域延伸効果は可変抵抗Ｒvの値に寄らず常に得られるため、可変抵抗Ｒvが充分に小さい場合の可変利得増幅器の利得−周波数特性に高周波帯を強調するエンファシス特性を与えることが可能となる。 In FIG. 4, when the value of the variable resistor R v is sufficiently smaller than R 1 + jωL 1 , the band extending effect by the inductor L 3 is obtained, and the value of the variable resistor R v is compared with R 1 + jωL 1. If it is sufficiently large, the band extending effect by the inductors L 1 and L 3 can be obtained. That is, since the band stretching effect by the inductor L 3 is always obtained regardless of the value of the variable resistor R v, the variable resistor R v is the gain of the variable gain amplifier if sufficiently small - emphasizing high frequency band to the frequency characteristic emphasis characteristic Can be given.
また、第１の実施の形態と同様に、可変抵抗Ｒvの値を変化させた際に出力端子（Ｖout）の時定数が変化することに起因する利得−周波数の曲線の傾き変動（可変抵抗ＲVの値が大きくなると傾きが急になる）と、インダクタピーキングによる帯域延伸効果の増減に起因する利得−周波数の曲線の傾き変動（可変抵抗ＲVの値が大きくなると傾きが緩やかになる）が相殺されるような値のインダクタＬ1を用いることで、利得−周波数の曲線の形状変動を最も抑制した可変利得増幅器を実現することができる。 Similarly to the first embodiment, when the value of the variable resistor R v is changed, the slope variation (variable) of the gain-frequency curve caused by the change of the time constant of the output terminal (V out ). When the value of the resistor R V increases, the slope becomes steeper), and the slope variation of the gain-frequency curve caused by the increase / decrease of the band extension effect due to inductor peaking (the slope becomes gentler as the value of the variable resistor R V increases). By using the inductor L 1 having such a value that can be canceled out, it is possible to realize a variable gain amplifier that most suppresses the shape fluctuation of the gain-frequency curve.
［第４の実施の形態］
次に、本発明の第４の実施の形態について説明する。図５は本発明の第４の実施の形態に係る可変利得増幅器の構成を示す回路図であり、図４に示した可変利得増幅器を差動化した回路構成を示す図である。図２に示した第２の実施形態との構成の差分は、可変利得増幅器の逆相出力端子（Ｖoutn）と、抵抗Ｒ1とインダクタＬ1からなる直列回路の逆相出力端子（Ｖoutn）側の端子およびＰ型ＭＯＳトランジスタＭ５のドレイン（第１の可変抵抗の逆相出力端子（Ｖoutn）側の端子）との間に、インダクタＬ3を備え、可変利得増幅器の正相出力端子（Ｖoutp）と、抵抗Ｒ2とインダクタＬ2からなる直列回路の正相出力端子（Ｖoutp）側の端子およびＰ型ＭＯＳトランジスタＭ６のドレイン（第２の可変抵抗の正相出力端子（Ｖoutp）側の端子）との間に、インダクタＬ4を備えている点である。
[Fourth Embodiment]
Next, a fourth embodiment of the present invention will be described. FIG. 5 is a circuit diagram showing a configuration of a variable gain amplifier according to a fourth embodiment of the present invention, and is a diagram showing a circuit configuration in which the variable gain amplifier shown in FIG. 4 is differentiated. Difference of the configuration of the second embodiment shown in FIG. 2, the variable gain amplifier reverse phase output terminal of the (V outn), resistor R 1 and the negative phase output terminal (V outn of the series circuit composed of the inductor L 1 ) Side terminal and the drain of the P-type MOS transistor M5 (the terminal on the negative phase output terminal (V outn ) side of the first variable resistor), the inductor L 3 is provided, and the positive phase output terminal of the variable gain amplifier (V outp ), a terminal on the positive phase output terminal (V outp ) side of the series circuit composed of the resistor R 2 and the inductor L 2 and the drain of the P-type MOS transistor M 6 (positive phase output terminal (V The inductor L 4 is provided between the terminal ( outp ) side).
図６は６５ｎｍＣＭＯＳプロセスパラメタを用いて図５の回路において、ゲイン制御電圧ＶGAINを０．８Ｖ〜１．０Ｖまで変化させた際の可変利得増幅器の利得−周波数特性をシミュレーションした結果を示す図である。このシミュレーションでは、正側電源電圧ＶDDを１．５Ｖ、負側電源電圧ＶSSを０Ｖ、抵抗Ｒ1，Ｒ2の値を７０Ω、インダクタＬ1，Ｌ2の値を４００ｐＨ、インダクタＬ3，Ｌ4の値を１００ｐＨ、Ｐ型ＭＯＳトランジスタＭ５，Ｍ６のサイズＷpを２８μｍ、Ｎ型ＭＯＳトランジスタＭ３，Ｍ４のサイズＷnを４８μｍ、電流源Ｉの電流値を８ｍＡ、次段増幅器Ａ１の入力容量Ｃ1，Ｃ2を２０ｆＦとしている。 FIG. 6 is a diagram showing a simulation result of the gain-frequency characteristics of the variable gain amplifier when the gain control voltage V GAIN is changed from 0.8 V to 1.0 V in the circuit of FIG. 5 using the 65 nm CMOS process parameters. is there. In this simulation, the positive power supply voltage V DD is 1.5 V, the negative power supply voltage V SS is 0 V, the resistances R 1 and R 2 are 70 Ω, the inductors L 1 and L 2 are 400 pH, the inductors L 3 , The value of L 4 is 100 pH, the size W p of the P-type MOS transistors M5 and M6 is 28 μm, the size W n of the N-type MOS transistors M3 and M4 is 48 μm, the current value of the current source I is 8 mA, and the input of the next stage amplifier A1 The capacitors C 1 and C 2 are 20 fF.
図１２と同様に、Ｇ08はＶGAIN＝０．８Ｖのときの利得−周波数特性、Ｇ10はＶGAIN＝１．０Ｖのときの利得−周波数特性を示し、Ｇ08’はＶGAIN＝０．８Ｖのときの利得−周波数特性を、直流利得がＶGAIN＝１．０Ｖのときの直流利得と一致するように平行移動した曲線を示している。 Similarly to FIG. 12, G 08 represents a gain-frequency characteristic when V GAIN = 0.8 V, G 10 represents a gain-frequency characteristic when V GAIN = 1.0 V, and G 08 ′ represents V GAIN = 0. A curve obtained by translating the gain-frequency characteristic at .8 V so as to coincide with the DC gain when the DC gain is V GAIN = 1.0 V is shown.
図１２と図６を比較すると、本実施の形態の可変利得増幅器を用いることによって、エンファシス特性を備えつつ、広い周波数範囲において利得−周波数の曲線形状を維持した状態で利得を制御できていることが分かる。本実施の形態におけるエンファシス量は、ＶGAIN＝１．０Ｖのときで２．８ｄＢ、ＶGAIN＝０．８Ｖのときで２．９ｄＢであった。 Comparing FIG. 12 and FIG. 6, by using the variable gain amplifier of this embodiment, it is possible to control the gain while maintaining the gain-frequency curve shape in a wide frequency range while providing the emphasis characteristic. I understand. The emphasis amount in the present embodiment was 2.8 dB when V GAIN = 1.0 V, and 2.9 dB when V GAIN = 0.8 V.
また、ＶGAIN＝１．０Ｖのときの利得−周波数の曲線Ｇ10と、ＶGAIN＝０．８Ｖのときの利得−周波数の曲線Ｇ08を平行移動させて直流利得をＶGAIN＝１．０Ｖのときの直流利得と一致させた曲線Ｇ08’とを比較すると、０〜２５ＧＨｚ程度までの広い周波数帯において曲線Ｇ08’に対して曲線Ｇ10の形状がほぼ一致した理想的な利得変化が実現できていることが分かる。 Further, the gain-frequency curve G 10 when V GAIN = 1.0 V and the gain-frequency curve G 08 when V GAIN = 0.8 V are translated to change the DC gain to V GAIN = 1.0 V. When the curve G 08 ′ matched with the DC gain at the time is compared, an ideal gain change in which the shape of the curve G 10 almost matches the curve G 08 ′ in a wide frequency band from about 0 to 25 GHz. It can be seen that it has been realized.
［第５の実施の形態］
次に、本発明の第５の実施の形態について説明する。図７は本発明の第５の実施の形態に係る可変利得増幅器の構成を示す回路図であり、図２と同一の構成には同一の符号を付してある。図２に示した第２の実施形態との構成の差分は、差動回路の差動対トランジスタＭ３，Ｍ４の出力抵抗の一部として可変抵抗（トランジスタＭ５，Ｍ６）を設ける代わりに、可変抵抗Ｒvaを差動回路の差動抵抗として設けている点である。すなわち、可変抵抗Ｒvaは、可変利得増幅器の逆相出力端子（Ｖoutn）と正相出力端子（Ｖoutp）間に設けられる。
[Fifth Embodiment]
Next, a fifth embodiment of the present invention will be described. FIG. 7 is a circuit diagram showing a configuration of a variable gain amplifier according to the fifth embodiment of the present invention. The same components as those in FIG. 2 are denoted by the same reference numerals. The difference from the second embodiment shown in FIG. 2 is that instead of providing variable resistors (transistors M5 and M6) as part of the output resistors of the differential pair transistors M3 and M4 of the differential circuit, variable resistors Rva is provided as a differential resistance of the differential circuit. That is, the variable resistor R va is provided between the negative phase output terminal (V outn ) and the positive phase output terminal (V outp ) of the variable gain amplifier.
第１〜第４の実施の形態の構成では、可変抵抗に直流電流が流れる接続形態であったため、可変抵抗の抵抗値が変化することでＩＲドロップによる電圧降下量が変化し、結果として出力端子（Ｖout，Ｖoutn，Ｖoutp）の直流動作点が変化するという課題があった。
これに対して、本実施の形態では、可変抵抗Ｒvaに直流電流が流れないため、可変抵抗Ｒvaの抵抗値が変化しても、逆相出力端子（Ｖoutn）および正相出力端子（Ｖoutp）の直流動作点が変化することは無い。
In the configurations of the first to fourth embodiments, since the direct current flows through the variable resistor, the amount of voltage drop due to IR drop changes as the resistance value of the variable resistor changes, and as a result, the output terminal There is a problem that the DC operating point of (V out , V outn , V outp ) changes.
In contrast, in the present embodiment, since the direct current does not flow through the variable resistor R va, the resistance value of the variable resistor R va is changed, reverse phase output terminal (V outn) and positive phase output terminal ( The DC operating point of Voutp ) does not change.
一方で、可変抵抗Ｒvaは逆相出力端子（Ｖoutn）および正相出力端子（Ｖoutp）から見て差動抵抗として見えるため、可変抵抗Ｒvaの抵抗値を変化させることで交流的には増幅器の出力抵抗の値が変化し、これまでの実施の形態と同様に可変利得機能を実現することができる。 On the other hand, since the variable resistor R va appears as a differential resistor when viewed from the negative phase output terminal (V outn ) and the positive phase output terminal (V outp ), the resistance value of the variable resistor R va is changed in an alternating manner. The value of the output resistance of the amplifier changes, and a variable gain function can be realized as in the previous embodiments.
他の実施の形態と同様に、可変抵抗Ｒvaは、例えばゲートにゲイン制御電圧ＶGAINが入力され、ソースが逆相出力端子（Ｖoutn）に接続され、ドレインが正相出力端子（Ｖoutp）に接続されたＰ型ＭＯＳトランジスタによって実現することができる。 Similarly to the other embodiments, the variable resistor R va has, for example, a gate to which the gain control voltage V GAIN is input, a source that is connected to the negative phase output terminal (V outn ), and a drain that is the positive phase output terminal (V outp This can be realized by a P-type MOS transistor connected to ().
［第６の実施の形態］
次に、本発明の第６の実施の形態について説明する。図８は本発明の第６の実施の形態に係る可変利得増幅器の構成を示す回路図であり、図２、図７と同一の構成には同一の符号を付してある。図７に示した第５の実施形態との構成の差分は、可変利得増幅器の逆相出力端子（Ｖoutn）と、抵抗Ｒ1とインダクタＬ1からなる直列回路の逆相出力端子（Ｖoutn）側の端子との間に、インダクタＬ3を備え、可変利得増幅器の正相出力端子（Ｖoutp）と、抵抗Ｒ2とインダクタＬ2からなる直列回路の正相出力端子（Ｖoutp）側の端子との間に、インダクタＬ4を備えている点である。
このような構成により、本実施の形態では、第４の実施の形態で説明した効果を得ると共に、第５の実施の形態で説明した効果を得ることができる。
[Sixth Embodiment]
Next, a sixth embodiment of the present invention will be described. FIG. 8 is a circuit diagram showing the configuration of a variable gain amplifier according to the sixth embodiment of the present invention. The same components as those in FIGS. 2 and 7 are denoted by the same reference numerals. Difference of the configuration of the fifth embodiment shown in FIG. 7, the variable gain amplifier reverse phase output terminal of the (V outn), resistor R 1 and the negative phase output terminal (V outn of the series circuit composed of the inductor L 1 ) Side of the inductor L 3 between the positive phase output terminal (V outp ) of the variable gain amplifier and the positive phase output terminal (V outp ) side of the series circuit composed of the resistor R 2 and the inductor L 2. This is that an inductor L 4 is provided between these terminals.
With this configuration, this embodiment can obtain the effects described in the fourth embodiment and the effects described in the fifth embodiment.
なお、第１〜第６の実施の形態では、Ｐ型ＭＯＳトランジスタを用いて可変抵抗を実現する構成例を示したが、Ｎ型ＭＯＳトランジスタ、Ｐ型またはＮ型ＭＯＳトランジスタと定抵抗の直列接続など、抵抗値が可変できる回路であれば、Ｐ型ＭＯＳトランジスタに限るものではない。 In the first to sixth embodiments, a configuration example in which a variable resistor is realized using a P-type MOS transistor has been described. However, an N-type MOS transistor, a P-type or N-type MOS transistor and a constant resistor are connected in series. As long as the resistance value is variable, the circuit is not limited to the P-type MOS transistor.
また、第１〜第６の実施の形態では、増幅用のトランジスタ（Ｍ１，Ｍ３，Ｍ４）および可変抵抗用のトランジスタ（Ｍ５，Ｍ６）としてＭＯＳトランジスタを用いた構成を示したが、これに限るものではなく、バイポーラトランジスタを用いてもよい。 In the first to sixth embodiments, the configuration in which the MOS transistors are used as the amplification transistors (M1, M3, M4) and the variable resistance transistors (M5, M6) is shown. However, the present invention is not limited to this. A bipolar transistor may be used instead.
また、第１〜第６の実施の形態では、増幅用のトランジスタについて全てソース端子を接地した構成を示したが、これに限るものではなく、抵抗を介して接地する、あるいは抵抗と容量の並列回路を介して接地する構成も考え得る。 In the first to sixth embodiments, the configuration is shown in which the source terminals of all the amplifying transistors are grounded. However, the present invention is not limited to this, and is grounded via a resistor or a resistor and a capacitor are connected in parallel. A configuration of grounding via a circuit is also conceivable.
本発明は、可変利得増幅器に適用することができる。 The present invention can be applied to a variable gain amplifier.
Ｍ１，Ｍ３〜Ｍ６…トランジスタ、Ｒ1，Ｒ2…抵抗、Ｒv，Ｒva…可変抵抗、Ｌ1〜Ｌ4…インダクタ、Ｉ…電流源。 M1, M3 to M6 ... transistors, R 1, R 2 ... resistor, R v, R va ... variable resistor, L 1 ~L 4 ... inductor, I ... current source.
Claims (6)
電源電圧と前記出力端子との間に接続された可変抵抗と、
前記電源電圧と前記出力端子との間に接続された、抵抗と第１のインダクタからなる直列回路とを備えることを特徴とする可変利得増幅器。 An amplifying transistor to which an input voltage signal is input and an output is connected to the output terminal of the variable gain amplifier;
A variable resistor connected between a power supply voltage and the output terminal;
A variable gain amplifier comprising: a series circuit including a resistor and a first inductor connected between the power supply voltage and the output terminal.
さらに、可変利得増幅器の出力端子と、前記直列回路の前記出力端子側の端子および前記可変抵抗の前記出力端子側の端子との間に、第２のインダクタを備えることを特徴とする可変利得増幅器。 The variable gain amplifier of claim 1, wherein
The variable gain amplifier further comprises a second inductor between the output terminal of the variable gain amplifier, the terminal on the output terminal side of the series circuit, and the terminal on the output terminal side of the variable resistor. .
逆相入力電圧信号が入力され、出力が可変利得増幅器の正相出力端子に接続された増幅用の第２のトランジスタと、
電源電圧と前記逆相出力端子との間に接続された第１の可変抵抗と、
前記電源電圧と前記正相出力端子との間に接続された第２の可変抵抗と、
前記電源電圧と前記逆相出力端子との間に接続された、第１の抵抗と第１のインダクタからなる第１の直列回路と、
前記電源電圧と前記正相出力端子との間に接続された、第２の抵抗と第２のインダクタからなる第２の直列回路とを備えることを特徴とする可変利得増幅器。 A first transistor for amplification having a positive phase input voltage signal input and an output connected to a negative phase output terminal of the variable gain amplifier;
A second transistor for amplification, to which a negative phase input voltage signal is input and whose output is connected to the positive phase output terminal of the variable gain amplifier;
A first variable resistor connected between a power supply voltage and the negative phase output terminal;
A second variable resistor connected between the power supply voltage and the positive phase output terminal;
A first series circuit comprising a first resistor and a first inductor connected between the power supply voltage and the negative phase output terminal;
A variable gain amplifier comprising: a second resistor and a second series circuit including a second inductor connected between the power supply voltage and the positive phase output terminal.
さらに、可変利得増幅器の逆相出力端子と、前記第１の直列回路の前記逆相出力端子側の端子および前記第１の可変抵抗の前記逆相出力端子側の端子との間に、第３のインダクタを備え、
可変利得増幅器の正相出力端子と、前記第２の直列回路の前記正相出力端子側の端子および前記第２の可変抵抗の前記正相出力端子側の端子との間に、第４のインダクタを備えることを特徴とする可変利得増幅器。 The variable gain amplifier according to claim 3,
Further, a third phase is provided between the negative phase output terminal of the variable gain amplifier, the negative phase output terminal side terminal of the first series circuit, and the negative phase output terminal side terminal of the first variable resistor. With an inductor
A fourth inductor is connected between the positive phase output terminal of the variable gain amplifier and the positive phase output terminal side terminal of the second series circuit and the positive phase output terminal side terminal of the second variable resistor. A variable gain amplifier comprising:
逆相入力電圧信号が入力され、出力が可変利得増幅器の正相出力端子に接続された増幅用の第２のトランジスタと、
前記逆相出力端子と前記正相出力端子との間に接続された可変抵抗と、
電源電圧と前記逆相出力端子との間に接続された、第１の抵抗と第１のインダクタからなる第１の直列回路と、
前記電源電圧と前記正相出力端子との間に接続された、第２の抵抗と第２のインダクタからなる第２の直列回路とを備えることを特徴とする可変利得増幅器。 A first transistor for amplification having a positive phase input voltage signal input and an output connected to a negative phase output terminal of the variable gain amplifier;
A second transistor for amplification, to which a negative phase input voltage signal is input and whose output is connected to the positive phase output terminal of the variable gain amplifier;
A variable resistor connected between the negative phase output terminal and the positive phase output terminal;
A first series circuit comprising a first resistor and a first inductor connected between a power supply voltage and the negative phase output terminal;
A variable gain amplifier comprising: a second resistor and a second series circuit including a second inductor connected between the power supply voltage and the positive phase output terminal.
さらに、可変利得増幅器の逆相出力端子と、前記第１の直列回路の前記逆相出力端子側の端子との間に、第３のインダクタを備え、
可変利得増幅器の正相出力端子と、前記第２の直列回路の前記正相出力端子側の端子との間に、第４のインダクタを備えることを特徴とする可変利得増幅器。 The variable gain amplifier according to claim 5.
Furthermore, a third inductor is provided between the negative phase output terminal of the variable gain amplifier and the negative phase output terminal side terminal of the first series circuit,
A variable gain amplifier comprising a fourth inductor between a positive phase output terminal of the variable gain amplifier and a terminal on the positive phase output terminal side of the second series circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016051992A JP6470213B2 (en) | 2016-03-16 | 2016-03-16 | Variable gain amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016051992A JP6470213B2 (en) | 2016-03-16 | 2016-03-16 | Variable gain amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017169015A true JP2017169015A (en) | 2017-09-21 |
| JP6470213B2 JP6470213B2 (en) | 2019-02-13 |
Family
ID=59913962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016051992A Active JP6470213B2 (en) | 2016-03-16 | 2016-03-16 | Variable gain amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6470213B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109787574A (en) * | 2018-12-29 | 2019-05-21 | 南京汇君半导体科技有限公司 | A kind of millimeter wave variable gain amplifier structure |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS577604A (en) * | 1980-06-16 | 1982-01-14 | Toshiba Corp | Gain correcting circuit |
| JPS59132214A (en) * | 1983-01-19 | 1984-07-30 | Toshiba Corp | Gain variable circuit |
| JPS6251812A (en) * | 1985-08-30 | 1987-03-06 | Nec Corp | Broad band negative feedback amplifier circuit |
| JPH04345305A (en) * | 1991-05-23 | 1992-12-01 | Matsushita Electric Ind Co Ltd | Semiconductor device for tuner and tuner |
| JPH0983263A (en) * | 1995-09-11 | 1997-03-28 | Nippon Telegr & Teleph Corp <Ntt> | Mos input-output circuit |
| JP2002151965A (en) * | 2000-11-14 | 2002-05-24 | Matsushita Electric Ind Co Ltd | High frequency circuit |
| JP2004522350A (en) * | 2001-03-29 | 2004-07-22 | ジーシーティー セミコンダクター インコーポレイテッド | Variable gain low noise amplifier for wireless terminals |
| JP2007184718A (en) * | 2006-01-05 | 2007-07-19 | Furuno Electric Co Ltd | High frequency circuit module with tank circuit |
| US20080055005A1 (en) * | 2006-05-25 | 2008-03-06 | Il-Ku Nam | Feedback-type variable gain amplifier and method of controlling the same |
| JP2010258867A (en) * | 2009-04-27 | 2010-11-11 | Hitachi Ltd | Variable-gain amplifier circuit, and integrated circuit for wireless communication device using the same |
-
2016
- 2016-03-16 JP JP2016051992A patent/JP6470213B2/en active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS577604A (en) * | 1980-06-16 | 1982-01-14 | Toshiba Corp | Gain correcting circuit |
| JPS59132214A (en) * | 1983-01-19 | 1984-07-30 | Toshiba Corp | Gain variable circuit |
| JPS6251812A (en) * | 1985-08-30 | 1987-03-06 | Nec Corp | Broad band negative feedback amplifier circuit |
| JPH04345305A (en) * | 1991-05-23 | 1992-12-01 | Matsushita Electric Ind Co Ltd | Semiconductor device for tuner and tuner |
| JPH0983263A (en) * | 1995-09-11 | 1997-03-28 | Nippon Telegr & Teleph Corp <Ntt> | Mos input-output circuit |
| JP2002151965A (en) * | 2000-11-14 | 2002-05-24 | Matsushita Electric Ind Co Ltd | High frequency circuit |
| JP2004522350A (en) * | 2001-03-29 | 2004-07-22 | ジーシーティー セミコンダクター インコーポレイテッド | Variable gain low noise amplifier for wireless terminals |
| JP2007184718A (en) * | 2006-01-05 | 2007-07-19 | Furuno Electric Co Ltd | High frequency circuit module with tank circuit |
| US20080055005A1 (en) * | 2006-05-25 | 2008-03-06 | Il-Ku Nam | Feedback-type variable gain amplifier and method of controlling the same |
| JP2010258867A (en) * | 2009-04-27 | 2010-11-11 | Hitachi Ltd | Variable-gain amplifier circuit, and integrated circuit for wireless communication device using the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109787574A (en) * | 2018-12-29 | 2019-05-21 | 南京汇君半导体科技有限公司 | A kind of millimeter wave variable gain amplifier structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6470213B2 (en) | 2019-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7586373B2 (en) | Fully differential class AB amplifier and amplifying method using single-ended, two-stage amplifier | |
| JP5868885B2 (en) | Variable gain amplifier circuit | |
| US9685914B2 (en) | Amplifier circuit | |
| US8258867B2 (en) | Front-end equalizer and amplifier circuit | |
| CN104242830B (en) | Reconfigurable ultra-wideband low-noise amplifier based on active inductance | |
| JP2009212729A (en) | Active inductor and differential amplifier circuit | |
| KR101694075B1 (en) | Differential Trans-impedance Amplifier | |
| CN104158497A (en) | Low noise amplifier | |
| JP5801477B2 (en) | Current buffer | |
| JP6136165B2 (en) | Electronic circuit | |
| JP2006314059A (en) | Semiconductor device | |
| CN110233600B (en) | Amplifier circuit and compensation circuit | |
| JP6470213B2 (en) | Variable gain amplifier | |
| US8773199B2 (en) | Compensation technique for feedback amplifiers | |
| US10666212B2 (en) | Driver circuit and optical transmitter | |
| KR101209817B1 (en) | Parallel Equalizer | |
| US10396734B1 (en) | Differential transimpedance amplifier | |
| JP5205403B2 (en) | Semiconductor integrated circuit device | |
| JP2008271112A (en) | Amplifier apparatus | |
| TWI580178B (en) | Method and apparatus for gain enhancement of differential amplifier | |
| Vij et al. | An operational amplifier with recycling folded Cascode topology and adaptive biaisng | |
| US8847687B2 (en) | Multi-path broadband amplifier | |
| CN108075739A (en) | Variable gain amplifier | |
| JP5302356B2 (en) | Differential transimpedance amplifier | |
| TWI641216B (en) | Dual-mode signal amplifying circuit of signal receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190117 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6470213 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |