JP2017152944A - 画像処理装置 - Google Patents

画像処理装置 Download PDF

Info

Publication number
JP2017152944A
JP2017152944A JP2016033847A JP2016033847A JP2017152944A JP 2017152944 A JP2017152944 A JP 2017152944A JP 2016033847 A JP2016033847 A JP 2016033847A JP 2016033847 A JP2016033847 A JP 2016033847A JP 2017152944 A JP2017152944 A JP 2017152944A
Authority
JP
Japan
Prior art keywords
unit
image
line image
clock
modulation clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016033847A
Other languages
English (en)
Inventor
晃三 大谷
Kozo Otani
晃三 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Document Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Document Solutions Inc filed Critical Kyocera Document Solutions Inc
Priority to JP2016033847A priority Critical patent/JP2017152944A/ja
Publication of JP2017152944A publication Critical patent/JP2017152944A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Facsimile Image Signal Circuits (AREA)
  • Image Input (AREA)
  • Facsimile Heads (AREA)
  • Facsimile Scanning Arrangements (AREA)

Abstract

【課題】ライン画像信号がスペクトラム拡散により変調された変調クロックを用いて処理される場合でも、スペクトラム拡散に起因するライン画像データのばらつきを抑制しつつ、画像読み取り速度の低下を回避すること。【解決手段】クロック選択部831は、イメージセンサー13を制御する駆動信号Sdの周期に同期して、第1変調クロックCk1および第2変調クロックCk2の一方を交互に選択する。第1変調クロックCk1は、スペクトラム拡散により変調されたクロックである。第2変調クロックCk2は、駆動信号Sdが発生する時点において第1変調クロックCk1に対して前記スペクトラム拡散の変調の位相が180°ずれている。ライン画像信号は、選択された選択変調クロックCk3を基準にして処理される。【選択図】図3

Description

本発明は、イメージセンサーを備える画像処理装置に関する。
スキャナー、複写機またはファクシミリ装置などの画像読み取り機能を備える画像処理装置は、CCD(Charge Coupled Device)またはCIS(Contact Image Sensor)などのイメージセンサーを備える。前記イメージセンサーは、入力される駆動信号に同期して主走査方向に沿うライン画像を読み取るとともにアナログのライン画像信号を出力する。なお、前記イメージセンサーが、リニアイメージセンサーまたはラインセンサーなどと称される場合もある。
前記画像処理装置において、前記イメージセンサーに関連する高速なクロックなどのタイミング信号に起因する不要輻射(EMI)が問題となる。EMIの対策として、スペクトラム拡散クロックジェネレータ(SSCG)が用いられる。前記SSCGは、一定周期の基準クロックをスペクトラム拡散により変調した変調クロックを生成する。前記SSCGの採用により、単位時間当りの前記EMIのピークレベルが低減する。
一般に、前記スペクトラム拡散の拡散率が大きいほど、単位時間当りの前記EMIのピークレベルがより低減する。
しかしながら、アナログフロントエンド(AFE)等の信号処理部が、前記変調クロックを基準とするタイミングでアナログの前記ライン画像信号を処理すると、画像データに変調周期に同期したばらつきが生じる。
前記イメージセンサーへの前記駆動信号の出力周期であるライン周期が、前記スペクトラム拡散の変調周期と同期していない場合、前記ライン画像信号各々に含まれるばらつきを抑制することが難しい。その結果、出力画像に縞模様が形成されてしまう。
前記画像処理装置において、前記ライン周期が、前記変調周期の整数倍に設定されることが知られている(例えば、特許文献1参照)。これにより、1ライン分の前記ライン画像信号が処理されるごとに前記変調クロックが同期する。この場合、前記イメージセンサーが予め均一な光量を読み取ったときの1ライン分の前記ライン画像データが用いられることにより、前記ライン画像信号各々に含まれるばらつきを抑制する補正が行われる。
特開2002−281252号公報
ところで、前記ライン周期が前記変調周期の整数倍に設定される場合、前記イメージセンサーへの前記駆動信号の出力タイミングを調整するために、1ラインごとに読み取り時間が遅くなるおそれがある。その結果、画像読み取り速度が低下するおそれがある。
本発明の目的は、ライン画像信号がスペクトラム拡散により変調された変調クロックを用いて処理される場合でも、前記スペクトラム拡散に起因する前記ライン画像データのばらつきを抑制しつつ、画像読み取り速度の低下を回避することができる画像処理装置を提供することにある。
本発明の一の局面に係る画像処理装置は、駆動信号生成部と、イメージセンサーと、走査機構と、第1変調クロック生成部と、第2変調クロック生成部と、クロック選択部と、アナログフロントエンドと、画像処理部とを備える。前記駆動信号生成部は、原稿から主走査方向に沿うライン画像を読み取るタイミングを制御する駆動信号を生成する。前記イメージセンサーは、前記駆動信号に同期して、前記原稿から前記ライン画像を読み取るとともにアナログのライン画像信号を出力するセンサーである。前記走査機構は、前記主走査方向に直交する副走査方向において前記原稿における前記ライン画像の読み取り位置を一定速度で移動させる機構である。前記第1変調クロック生成部は、一定周期の基準クロックをスペクトラム拡散により変調することにより第1変調クロックを生成する。前記第2変調クロック生成部は、前記第1変調クロックを遅延させることにより第2変調クロックを生成する。前記第2変調クロックは、前記駆動信号が発生する時点において前記第1変調クロックに対して前記スペクトラム拡散の変調の位相が180°ずれるクロックである。前記クロック選択部は、前記駆動信号の周期に同期して前記第1変調クロックおよび前記第2変調クロックの一方を交互に選択し、選択変調クロックを出力する。前記アナログフロントエンドは、前記選択変調クロックを基準とするタイミングで、前記ライン画像信号をデジタルのライン画像データへ変換する。前記画像処理部は、前記選択変調クロックを基準とするタイミングで前記ライン画像データを処理する。前記画像処理部は、前処理部および後処理部を含む。前記前処理部は、連続する2ライン分の前記ライン画像データごとに、それらを合成して1ライン分の合成ライン画像データを生成する。前記後処理部は、前記合成ライン画像データを読み取り画像における1ライン分の画像データとして処理する。
本発明によれば、ライン画像信号がスペクトラム拡散により変調された変調クロックを用いて処理される場合でも、前記スペクトラム拡散に起因する前記ライン画像データのばらつきを抑制しつつ、画像読み取り速度の低下を回避することができる画像処理装置を提供することが可能になる。
図1は、実施形態に係る画像処理装置の構成図である。 図2は、実施形態に係る画像処理装置のデータ処理部のブロック図である。 図3は、実施形態に係る画像処理装置のクロック生成部のブロック図である。 図4は、実施形態に係る画像処理装置の画像読み取り中における変調クロックの周期および駆動信号のタイムチャートである。 図5は、実施形態に係る画像処理装置における画像読取処理の手順の一例を表すフローチャートである。
以下、添付図面を参照しながら、本発明の実施形態について説明する。なお、以下の実施形態は、本発明を具体化した一例であって、本発明の技術的範囲を限定する性格を有さない。
まず、図1を参照しつつ、実施形態に係る画像処理装置10の構成について説明する。
画像処理装置10は、画像読取装置1および画像形成装置2を備える。さらに、画像処理装置10は、画像読取装置1および画像形成装置2に共通のデータ処理部8および操作表示部80も備える。データ処理部8は、画像読取装置1および画像形成装置2における各機器の制御およびその他のデータ処理を行う。
例えば、画像処理装置10は、複写機、複写機の機能を有するプリンターもしくはファクシミリ、または画像読取機能を含む複数の画像処理機能を備える複合機などである。
[画像読取装置1]
画像読取装置1は、原稿走査ユニット11および原稿台カバー12を備える。原稿台カバー12は、原稿走査ユニット11に対して回動可能に支持されている。原稿走査ユニット11は透明の第1コンタクトガラス16および第2コンタクトガラス160を含み、原稿台カバー12は、第1コンタクトガラス16および第2コンタクトガラス160の上面を覆う。
第1コンタクトガラス16は、画像の読み取り対象物である原稿90が載置される原稿台である。一般に、第1コンタクトガラス16はプラテンガラスなどと称される。
原稿走査ユニット11は、さらにイメージセンサー13および光学系移動機構110などを備える。本実施形態における原稿走査ユニット11は、ミラーおよびレンズなどを含む導光部111も備える。
イメージセンサー13は、原稿90から主走査方向D1に沿う一次元のライン画像を読み取るとともにアナログのライン画像信号Ia0を出力するリニアイメージセンサーである。本実施形態におけるイメージセンサー13は、CCDイメージセンサーである。
イメージセンサー13は、入力される駆動信号Sdに同期して、前記ライン画像を読み取るとともにライン画像信号Ia0を出力する(図2参照)。駆動信号Sdは、原稿90から主走査方向D1に沿う前記ライン画像を読み取るタイミングを制御する信号である。以下の説明において、駆動信号Sdの出力周期のことをライン周期Tdと称する。
以下の説明において、原稿90に沿う一の方向およびそれに直交する方向のことを、それぞれ主走査方向D1および副走査方向D2と称する。前記ライン画像は主走査方向D1に沿う一次元の画像である。
発光部14は、原稿90に光を照射するLEDアレイなどの光源である。発光部14は、主走査方向D1に延びて形成され、原稿90における主走査方向D1に沿う領域を照明する。
導光部111は、原稿90からの反射光をイメージセンサー13へ導くとともにイメージセンサー13の受光部に集光する。導光部111は、光学系移動機構110に支持された第1導光部112およびその他の第2導光部113を含む。
光学系移動機構110は、発光部14と第1導光部112とを第1コンタクトガラス16に近接する位置で副走査方向D2に沿って一定速度で移動させる機構である。発光部14および第1導光部112が副走査方向D2に沿って移動することにより、原稿90における前記ライン画像の読み取り位置が、副走査方向D2において一定速度で移動する。
イメージセンサー13は、原稿90における副走査方向D2の位置が異なる位置の前記ライン画像を順次読み取る。なお、光学系移動機構110は走査機構の一例である。
原稿台カバー12には、ADF120が組み込まれている。ADF120は、原稿供給トレイ121、原稿送出機構122、原稿搬送機構123および原稿排出トレイ124を備える。
原稿送出機構122は、原稿供給トレイ121にセットされた原稿90を1枚ずつ原稿搬送路R0へ送り出す。原稿搬送機構123は、原稿送出機構122から送り出された原稿90を原稿搬送路R0に沿って搬送し、さらに原稿排出トレイ124へ排出する。
原稿搬送路R0は、透明な第2コンタクトガラス160に沿う固定読取位置P0を通る予め定められた経路に沿って形成されている。例えば、第2コンタクトガラス160は第1コンタクトガラス16の一部である。原稿搬送機構123は、少なくとも原稿90が固定読取位置P0を通過するときには、原稿90を一定速度で搬送する。
光学系移動機構110は、第1導光部112を固定読取位置P0に対向する位置に保持することができる。ADF120は、原稿台カバー12が閉じられ、イメージセンサー13が固定読取位置P0に対向する状態で動作する。
ADF120が動作する場合、第1導光部112が固定読取位置P0に対向する位置に保持される。その状態において、発光部14は、固定読取位置P0へ向けて光を照射する。さらに、イメージセンサー13は、原稿90における固定読取位置P0を通過する1ラインの部分からの反射光の光量を順次検出し、前記ライン画像を表すライン画像信号Ia0を順次出力する。
ADF120が原稿90を一定速度で搬送することにより、原稿90における前記ライン画像の読み取り位置が、副走査方向D2において一定速度で移動する。なお、ADF120も前記走査機構の一例である。
原稿搬送路R0の固定読取位置P0の両側に第2コンタクトガラス160と色基準部17とが対向して配置されている。色基準部17における固定読取位置P0に対向する面は、光の反射率の高い一様な基準色の面である。一般に、前記基準色は白色である。前記基準色が薄い黄色系の色などであることも考えられる。
操作表示部80は、例えばタッチパネルおよび操作ボタンなどを含む操作入力部であるとともに、液晶表示パネルおよび通知ランプなどを含む表示部でもある。
データ処理部8は、操作表示部80を通じて入力される入力データおよび各種センサーの検出結果に基づいて、画像読取装置1および画像形成装置2が備える各種の電気機器を制御する。
さらに、データ処理部8は、イメージセンサー13から出力されるライン画像信号Ia0に対する各種の信号処理も実行する。データ処理部8は、イメージセンサー13が出力するライン画像信号Ia0に対して予め定められた信号処理を施すAFE86などを備える。
AFE86は、ライン画像信号Ia0をデジタルのライン画像データId0へ変換する(図2参照)。より具体的には、AFE86は、ライン画像信号Ia0にオフセット調整を施し、さらにそのオフセット調整が施された信号を増幅する。さらに、AFE86は、増幅された信号をデジタル変換することによってライン画像データId0を生成する。
[画像形成装置2]
画像形成装置2は、画像読取装置1から出力される画像データに応じた画像をシート材9に形成する機器を含む。シート材9は、紙、コート紙、ハガキ、封筒、およびOHPシートなどのシート状の画像形成媒体である。
画像形成装置2は、シート供給部30、シート搬送部3、画像形成部4、光走査部5および定着部6などを備える。図1が示す画像形成装置2は、電子写真方式の画像形成装置である。なお、画像形成装置2がインクジェット方式などの他の方式の画像形成装置であることも考えられる。
シート供給部30は、複数のシート材9が重ねて載置される部分である。シート搬送部3は、シート送出機構31およびシート搬送機構32を備える。
シート送出機構31は、シート材9をシート供給部30からシート搬送路300へ向けて送り出す。シート搬送機構32は、シート材9をシート搬送路300に沿って搬送する。これにより、シート材9は、画像形成部4および定着部6を通過した後にシート搬送路300の排出口からシート排出トレイ101上へ排出される。
画像形成部4は、ドラム状の感光体41、帯電装置42、現像装置43、転写装置45およびクリーニング装置47などを備える。感光体41は、現像剤の像を担持する像担持体の一例である。
感光体41が回転し、帯電装置42が感光体41の表面を一様に帯電させる。さらに、光走査部5がレーザー光を走査することにより帯電した感光体41の表面に静電潜像を書き込む。さらに、現像装置43が感光体41に前記現像剤を供給することにより、前記静電潜像を前記現像剤の像へ現像する。
さらに、転写装置45が、感光体41と転写装置45との間を移動中のシート材9に感光体41表面の前記現像剤の像を転写する。また、クリーニング装置47が感光体41表面に残存する前記現像剤を除去する。
定着部6は、ヒーターを内包する加熱ローラー61と加圧ローラー62との間に画像が形成されたシート材9を挟み込みつつ後工程へ送り出す。これにより、定着部6は、シート材9上の前記現像剤を加熱し、シート材9上に画像を定着させる。
後述するように、画像処理装置10は、前記EMIの対策としてSSCG842を備える。SSCG842は、一定周期の基準クロックCk0をスペクトラム拡散により変調した第1変調クロックCk1を生成する(図2参照)。SSCG842の採用により、単位時間当りの前記EMIのピークレベルが低減する。
一般に、前記スペクトラム拡散の拡散率が大きいほど、単位時間当りの前記EMIのピークレベルがより低減する。
イメージセンサー13が出力するライン画像信号Ia0は、後述するAFE86によってデジタルのライン画像データId0に変換される(図2参照)。さらに、画像処理部87が、ライン画像データId0に対して各種のデータ処理を施す。
アナログのライン画像信号Ia0およびライン画像データId0が、スペクトラム拡散により変調されたクロックを基準とするタイミングで処理されると、ライン画像データId0に変調周期に同期したばらつきが生じる。
ライン周期Tdが、前記スペクトラム拡散の変調周期Tsと同期していない場合、ライン画像データId0各々に含まれるばらつきを抑制することが難しい。その結果、出力画像に縞模様が形成されてしまう。
ところで、ライン周期Tdが変調周期Tsの整数倍に設定される場合、イメージセンサー13への駆動信号Sdの出力タイミングを調整するために、1ラインごとに読み取り時間が遅くなるおそれがある。その結果、画像読み取り速度が低下するおそれがある。
一方、画像処理装置10によれば、ライン画像信号Ia0が、前記スペクトラム拡散により変調されたクロックを用いて処理される場合でも、画像読み取り速度の低下を回避しつつ、前記スペクトラム拡散に起因するライン画像データId0のばらつきを抑制できる。
[データ処理部8]
次に、図2〜4を参照しつつ画像処理装置10のデータ処理部8について説明する。
図2が示すように、データ処理部8は、MPU(Micro Processor Unit)81、データ記憶部82、クロック生成部83、AFE86、画像処理部87および画像記憶部88などを備える。
また、図3が示すように、クロック生成部83は、第1変調クロック生成部84、第2変調クロック生成部85、セレクタ831およびタイミング信号生成部832などを備える。第1変調クロック生成部84は、発振器841、SSCG842および第1PLL回路843などを含む。
また、第2変調クロック生成部85は、第1遅延回路851、第2遅延回路852および第2PLL回路853などを含む。
クロック生成部83における発振器841およびSSCG842以外の部分、AFE86および画像処理部87は、例えばDSP(Digital Signal Processor)またはASIC(Application Specific Integrated Circuit)などによって構成される。
MPU81は、各種の演算処理を実行するプロセッサーである。データ記憶部82は、MPU81に各種の処理を実行させるためのプログラムおよびその他の情報が予め記憶される不揮発性の情報記憶媒体である。データ記憶部82は、MPU81による各種情報の読み書きが可能な情報記憶媒体でもある。
MPU81は、データ記憶部82に予め記憶された各種のプログラムを実行することにより画像処理装置10を統括的に制御する。
発振器841は、一定周期の基準クロックCk0を生成する素子である。SSCG842は、一定周期の基準クロックCk0をスペクトラム拡散により変調した第1変調クロックCk1を生成する。本実施形態において、前記スペクトラム拡散の変調周期Tsは一定である。
第1変調クロックCk1は、第1PLL回路843により安定化されてセレクタ831へ出力される。以上に示されるように、第1変調クロック生成部84は、一定周期の基準クロックCk0を前記スペクトラム拡散により変調することにより第1変調クロックCk1を生成する回路である。
第2変調クロック生成部85は、第1変調クロックCk1を遅延させることにより、第2変調クロックCk2を生成する回路である。第2変調クロックCk2は、駆動信号Sdが発生する時点において第1変調クロックCk1に対して前記スペクトラム拡散の変調の位相が180°ずれるクロックである。
第2変調クロック生成部85において、第1遅延回路851は、入力クロックを前記スペクトラム拡散の変調周期の半分の時間遅延させたクロックを出力する回路である。一方、第2遅延回路852は、入力クロックをライン周期Tdの時間遅延させたクロックを出力する回路である。ライン周期Tdは、タイミング信号生成部832から出力される。
そして、第1遅延回路851および第2遅延回路852が、第1変調クロックCk1に対して直列に作用することによって第2変調クロックCk2を生成する。これにより、比較的簡易な回路構成により、第2変調クロックCk2を生成することができる。
なお、第1遅延回路851および第2遅延回路852は、それぞれ第1遅延部および第2遅延部の一例である。
図3が示す例では、第1遅延回路851が、第1変調クロックCk1の変調周期Tsの半分の時間遅延させる。この場合、第1遅延回路851の出力クロックは、第1変調クロックCk1に対し、前記スペクトラム拡散の変調の位相が逆位相のクロックである。以下、このクロックのことを逆位相変調クロックCk11と称する。
また、第2遅延回路852が、逆位相変調クロックCk11をライン周期Tdの時間遅延させる。これにより、第2遅延回路852が出力する第2変調クロックCk2が、駆動信号Sdが発生する時点において第1変調クロックCk1に対して前記スペクトラム拡散の変調の位相が180°ずれるクロックとなる。
第2遅延回路852から出力される第2変調クロックCk2は、第2PLL回路853により安定化されてセレクタ831へ出力される。
図4は、画像処理装置10の画像読み取り中における各変調クロックの周期Tck1,Tck11,Tck2,Tck3および駆動信号Sdのタイムチャートである。
図4において、第1変調クロック周期Tck1は前記スペクトラム拡散の変調によって変動する第1変調クロックCk1の周期である。逆位相変調クロック周期Tck11は前記スペクトラム拡散の変調によって変動する逆位相変調クロックCk11の周期である。
第2変調クロック周期Tck2は前記スペクトラム拡散の変調によって変動する第2変調クロックCk2の周期である。選択変調クロック周期Tck3は、後述する選択変調クロックCk3の周期である。
第1遅延回路851の作用により、逆位相変調クロック周期Tck11の変化の位相は、第1変調クロック周期Tck1の変化の位相に対し、第1変調クロックCk1の変調周期Tsの半分の時間遅延している。
また、第2遅延回路852の採用により、第2変調クロック周期Tck2の変化の位相は、逆位相変調クロック周期Tck11の変化の位相に対し、ライン周期Tdの時間遅延している。
従って、図4から明らかなように、アクティブな駆動信号Sdが発生する時点において、第2変調クロック周期Tck2の変化の位相は、実質的に1ライン前の第1変調クロック周期Tck1の変化の位相に対して180°ずれている。第1変調クロック周期Tck1の変化の位相および第2変調クロック周期Tck2の変化の位相は、前記スペクトラム拡散の変調の位相である。本実施形態において、駆動信号Sdのアクティブおよび非アクティブの状態は、それぞれHighおよびLowの状態である。なお、駆動信号Sdのアクティブおよび非アクティブの状態が前記と逆であることも考えられる。
セレクタ831は、第1変調クロックCk1および第2変調クロックCk2の一方を交互に選択し、選択した変調クロックを出力する回路である。以下の説明において、セレクタ831が出力するクロックのことを選択変調クロックCk3と称する。
セレクタ831は、選択変調クロックCk3において予め設定された目標数のクロックパルスが発生するごとに、第1変調クロックCk1および第2変調クロックCk2の一方を交互に選択する。後述するように、選択変調クロックCk3において前記目標数のクロックパルスが発生するごとに、アクティブな駆動信号Sdがイメージセンサー13に出力される。
従って、セレクタ831は、駆動信号Sdの周期に同期して第1変調クロックCk1および第2変調クロックCk2の一方を交互に選択し、選択変調クロックCk3を出力する。なお、セレクタ831がクロック選択部の一例である。
図4が示すように、選択変調クロック周期Tck3の変化の位相は、アクティブな駆動信号Sdが発生するごとに、180°ずれる。換言すれば、選択変調クロック周期Tck3の位相は、奇数ラインと偶数ラインとで180°ずれる。
タイミング信号生成部832は、選択変調クロックCk3を基準とする各種のタイミング信号を生成する回路である。タイミング信号生成部832は、選択変調クロックCk3に対する周波数逓倍処理、または分周処理およびカウント処理などによって前記タイミング信号を生成する。
タイミング信号生成部832は、画素クロック出力回路8320、サンプルホールド信号生成回路8321および駆動信号生成回路8322などを含む。
画素クロック出力回路8320は、画素クロックCkpを出力する回路である。画素クロックCkpは、画像処理部87によるライン画像データId0の各画値の取り込みのタイミングを規定する信号である。また、画素クロックCkpは、イメージセンサー13による画素単位の画像読み取りタイミングを規定する信号でもある。例えば、画素クロックCkpが選択変調クロックCk3そのものであることが考えられる。
サンプルホールド信号生成回路8321は、サンプルホールド信号Shを生成する回路である。サンプルホールド信号Shは、AFE86においてアナログのライン画像信号Ia0を各画素のデータへデジタル変換するタイミングを規定する信号である。画素クロックCkpおよびサンプルホールド信号Shは相互に同期している。
駆動信号生成回路8322は、イメージセンサー13に出力される駆動信号Sdを生成する回路である。駆動信号生成回路8322は、選択変調クロックCk3を基準にして駆動信号Sdを生成する。駆動信号生成回路8322は、駆動信号生成部の一例である。
駆動信号生成回路8322は、選択変調クロックCk3において予め設定された前記目標数のクロックパルスが発生するごとにアクティブ(High)な駆動信号Sdを出力する。このようにして生成される駆動信号Sdの出力周期がライン周期Tdである。
本実施形態において、駆動信号生成回路8322は、ライン画像信号Ia0の副走査方向D2における解像度が、イメージセンサー13の主走査方向D1の解像度の2倍になる周期で発生する駆動信号Sdを生成する。
例えば、イメージセンサー13の主走査方向D1の解像度が600dpiであるとする。この場合、副走査方向D2において、1200dpiの解像度のライン画像信号Ia0が得られるように、ライン周期Tdが設定される。そして、そのライン周期Tdに相当するクロックパルスの前記目標数が予め設定される。
イメージセンサー13は、画素クロックCkpが入力されるごとに画素単位の画像を読み取り、駆動信号Sdが非アクティブ(Low)からアクティブ(High)へ変化するごとに、1ライン分のライン画像信号Ia0を出力する。
AFE86は、選択変調クロックCk3を基準とするタイミング信号に同期してライン画像信号Ia0を処理する回路である。AFE86は、サンプルホールド部861、増幅部862およびアナログ・デジタルコンバーター863などを含む。
サンプルホールド部861は、ライン画像信号Ia0をサンプルホールド信号Shに同期してサンプリングし、サンプリング信号を出力する。前記サンプリング信号のレベルは、新たな前記サンプリング信号が得られるまで維持される。サンプルホールド信号Shは、選択変調クロックCk3を基準とするタイミング信号の一例である。
増幅部862は、前記サンプリング信号を増幅するプログラマブルゲインアンプである。増幅部862は、入力される不図示のゲイン制御信号に従ったゲインで前記サンプリング信号を増幅する。例えば、前記ゲイン制御信号が、MPU81から供給されることが考えられる。
アナログ・デジタルコンバーター863は、増幅後の前記サンプリング信号をデジタルデータへ変換する。アナログ・デジタルコンバーター863が出力する1ライン分のデータ列がライン画像データId0である。以上に示したように、AFE86は、選択変調クロックCk3を基準に生成されるサンプルホールド信号Shに同期したタイミングで、ライン画像信号Ia0をデジタルのライン画像データId0へ変換する。サンプルホールド信号Shに同期したタイミングは、選択変調クロックCk3を基準にしたタイミングの一例である。
画像処理部87は、画素クロックCkpに同期したタイミングでライン画像データId0を処理する。画素クロックCkpは、選択変調クロックCk3を基準とするタイミング信号の一例である。
画像処理部87は、合成部871、補正部872および補正後処理部874を含む。さらに、画像処理部87は、黒基準データ記録部875、白基準データ記録部876および補正データ記憶部873なども含む。
合成部871は、連続する2ライン分のライン画像データId0が得られるごとに合成処理を実行する。前記合成処理は、連続する2ライン分のライン画像データId0を合成して1ライン分の合成ライン画像データId01を生成する処理である。合成部871は前処理部の一例である。
例えば、前記合成処理において、合成部871が、連続する2ライン分のライン画像データId0における対応する画素値の加算値を合成ライン画像データId01の各画素値として算出することが考えられる。なお、前記合成処理において、連続する2ライン分のライン画像データId0における対応する画素値の平均値が、合成ライン画像データId01の各画素値として算出されることも考えられなくはない。
補正部872は、合成ライン画像データId01のシェーディング補正を行う。さらに、補正部872は、合成ライン画像データId01について、光量相当データから濃度相当データへの変換処理およびガンマ補正処理などの周知の補正処理を実行する。なお、補正部872は、シェーディング補正部の一例である。
補正データ記憶部873は、前記シェーディング補正に用いられる補正データDc0を記憶する。補正後処理部874は、前記シェーディング補正などの補正が施された後の合成ライン画像データId01に対してその他の画像処理を行う。
即ち、補正部872および補正後処理部874は、合成ライン画像データId01を読み取り画像における1ライン分の画像データとして処理する。前記読み取り画像は、イメージセンサー13によって原稿90から読み取られた画像である。
画像記憶部88は、画像処理が施された後の合成ライン画像データId01を記憶する。画像記憶部88は、いわゆるフレームメモリーである。MPU81は、AFE86が出力するライン画像データId0に含まれる画素値を、画像処理部87および画像記憶部88を介して取得可能である。
黒基準データ記録部875および白基準データ記録部876は、予め定められた条件の下で得られる合成ライン画像データId01を補正データDc0として補正データ記憶部873に記録する処理を実行する。
[画像読取処理]
次に、図5に示されるフローチャートを参照しつつ、画像処理装置10の画像読取装置1における画像読取処理の手順の一例について説明する。以下の説明において、S1,S2,…は、前記画像読取処理においてデータ処理部8が実行する各工程の識別符号を表す。
データ処理部8のMPU81は、操作表示部80に対して予め定められた開始操作が行われたことを検知したときに前記画像読取処理を開始する。
<工程S1>
まず、MPU81が、光学系移動機構110を制御することにより、第1導光部112および発光部14をホームポジションに位置決めする。前記ホームポジションは、第1導光部112が固定読取位置P0に対向する位置、即ち、第1導光部112が色基準部17に対向する位置である。
<工程S2>
次に、クロック生成部83が、画素クロックCkp、サンプルホールド信号Shおよび駆動信号Sdなどの各タイミング信号の出力を開始する。工程S2で出力される画素クロックCkpおよびサンプルホールド信号Shの出力周期は、それぞれ画像読み取り中におけるそれらの出力周期と同じである。
<工程S3>
駆動信号Sdの出力が開始すると、画像処理部87の黒基準データ記録部875が、黒基準データ記録処理を実行する。
前記黒基準データ記録処理は、暗状態において得られる合成ライン画像データId01を、前記黒基準データとして補正データ記憶部873に記憶させる処理である。前記暗状態は、前記ライン画像の読み取り方向が照明されない状態である。合成ライン画像データId01は、連続して得られる2ライン分のライン画像データId0が合成されたデータである。
<工程S4>
次に、MPU81が発光部14を点灯させる。発光部14が点灯することにより、前記ライン画像の読み取り方向が照明される。
<工程S5>
発光部14が点灯すると、画像処理部87の白基準データ記録部876が、白基準データ記録処理を実行する。
前記白基準データ記録処理は、明状態において得られる合成ライン画像データId01を、前記黒基準データとして補正データ記憶部873に記憶させる処理である。前記明状態は、前記ライン画像の読み取り方向に配置された色基準部17が照明された状態である。
なお、補正部872、補正後処理部874、黒基準データ記録部875および白基準データ記録部876が、合成ライン画像データId01を前記読み取り画像における1ライン分の画像データとして処理する前記後処理部の一例である。
<工程S6>
次に、データ処理部8は、1ページ分の前記原稿画像の読み取り処理を実行する。前記原稿画像の読み取り処理において、画像処理部87の補正部872は、合成ライン画像データId01が得られるごとに、補正データDc0を用いて前記シェーディング補正を実行する。ここで用いられる補正データDc0は、工程S3〜S5の処理によって補正データ記憶部873に記録された前記黒基準データおよび前記白基準データである。
<工程S7>
1ページ分の前記原稿画像の読み取り処理が終了すると、MPU81が、最終ページの原稿90の画像読み取りが終了したか否かを判別する。最終ページの原稿90の画像読み取りが終了した場合、MPU81は、前記画像読取処理を終了させる。
最終ページの原稿90の画像読み取りが終了していない場合、データ処理部8は、最終ページの原稿90の画像読み取りが終了するまで、工程S6の処理を繰り返す。
本実施形態によれば、選択変調クロック周期Tck3の変化の位相は、アクティブ(High)な駆動信号Sdが発生するごとに逆位相になる(図4参照)。従って、連続して得られる2ライン分のライン画像データId0相互間において、前記スペクトラム拡散に起因するばらつきの成分も逆位相になる。
従って、連続して得られる2ライン分のライン画像データId0が合成されると、合成ライン画像データId01において、前記スペクトラム拡散に起因するばらつきの成分が相殺される。また、交互に逆位相のばらつきを含むライン画像データId0を得るために、駆動信号Sdの出力タイミングを調整するための待ち時間の設定は不要である。
以上のことから、本実施形態によれば、ライン画像信号Ia0が前記スペクトラム拡散により変調されたクロックを用いて処理される場合でも、画像読み取り速度の低下を回避しつつ、前記スペクトラム拡散に起因するライン画像データId0のばらつきを抑制できる。
また、前記シェーディング補正に用いられる補正データDc0についても同様に、前記スペクトラム拡散に起因するライン画像データId0のばらつきが抑制されている。
また、本実施形態において、ライン画像信号Ia0の副走査方向D2の解像度が、主走査方向D1の解像度の2倍になるように、ライン周期Tdが設定される。これにより、画像読み取り速度の低下を回避しつつ、主走査方向D1および副走査方向D2の解像度を揃えることができる。
[応用例]
以上に示された画像処理装置10において、イメージセンサー13がCIS(Contact Image Sensor)であることも考えられる。前記CISは、発光部14およびレンズとともにCISモジュールとしてモジュール化されている。
イメージセンサー13が前記CISである場合、光学系移動機構110は、前記CISモジュールを第1コンタクトガラス16および第2コンタクトガラス160に沿って移動させる機構である。
なお、本発明に係る画像処理装置は、各請求項に記載された発明の範囲において、以上に示された実施形態及び応用例を自由に組み合わせること、或いは実施形態及び応用例を適宜、変形する又は一部を省略することによって構成されることも可能である。
1 :画像読取装置
2 :画像形成装置
3 :シート搬送部
4 :画像形成部
5 :光走査部
6 :定着部
8 :データ処理部
9 :シート材
10 :画像処理装置
11 :原稿走査ユニット
12 :原稿台カバー
13 :イメージセンサー
14 :発光部
16 :第1コンタクトガラス
17 :色基準部
30 :シート供給部
31 :シート送出機構
32 :シート搬送機構
41 :感光体
42 :帯電装置
43 :現像装置
45 :転写装置
47 :クリーニング装置
61 :加熱ローラー
62 :加圧ローラー
80 :操作表示部
81 :MPU
82 :データ記憶部
83 :クロック生成部
84 :第1変調クロック生成部
85 :第2変調クロック生成部
87 :画像処理部
88 :画像記憶部
90 :原稿
101 :シート排出トレイ
110 :光学系移動機構(走査機構)
111 :導光部
112 :第1導光部
113 :第2導光部
120 :ADF(走査機構)
121 :原稿供給トレイ
122 :原稿送出機構
123 :原稿搬送機構
124 :原稿排出トレイ
160 :第2コンタクトガラス
300 :シート搬送路
831 :セレクタ(クロック選択部)
832 :タイミング信号生成部
841 :発振器
843 :第1PLL回路
851 :第1遅延回路(第1遅延部)
852 :第2遅延回路(第2遅延部)
853 :第2PLL回路
861 :サンプルホールド部
862 :増幅部
863 :デジタルコンバーター
871 :合成部(前処理部)
872 :補正部(シェーディング補正部、後処理部)
873 :補正データ記憶部
874 :補正後処理部(後処理部)
875 :黒基準データ記録部
876 :白基準データ記録部
8320 :画素クロック出力回路
8321 :サンプルホールド信号生成回路
8322 :駆動信号生成回路(駆動信号生成部)
Ck0 :基準クロック
Ck1 :第1変調クロック
Ck11 :逆位相変調クロック
Ck2 :第2変調クロック
Ck3 :選択変調クロック
Ckp :画素クロック
D1 :主走査方向
D2 :副走査方向
Dc0 :補正データ
Ia0 :ライン画像信号
Id0 :ライン画像データ
Id01 :合成ライン画像データ
P0 :固定読取位置
R0 :原稿搬送路
Sd :駆動信号
Sh :サンプルホールド信号
Tck1 :第1変調クロック周期
Tck11 :逆位相変調クロック周期
Tck2 :第2変調クロック周期
Tck3 :選択変調クロック周期
Td :ライン周期
Ts :変調周期

Claims (3)

  1. 原稿から主走査方向に沿うライン画像を読み取るタイミングを制御する駆動信号を生成する駆動信号生成部と、
    前記駆動信号に同期して、前記原稿から前記ライン画像を読み取るとともにアナログのライン画像信号を出力するイメージセンサーと、
    前記主走査方向に直交する副走査方向において前記原稿における前記ライン画像の読み取り位置を一定速度で移動させる走査機構と、
    一定周期の基準クロックをスペクトラム拡散により変調することにより第1変調クロックを生成する第1変調クロック生成部と、
    前記第1変調クロックを遅延させることにより、前記駆動信号が発生する時点において前記第1変調クロックに対して前記スペクトラム拡散の変調の位相が180°ずれる第2変調クロックを生成する第2変調クロック生成部と、
    前記駆動信号の周期に同期して前記第1変調クロックおよび前記第2変調クロックの一方を交互に選択し、選択変調クロックを出力するクロック選択部と、
    前記選択変調クロックを基準とするタイミングで、前記ライン画像信号をデジタルのライン画像データへ変換するアナログフロントエンドと、
    前記選択変調クロックを基準とするタイミングで前記ライン画像データを処理する画像処理部と、を備え、
    前記画像処理部は、
    連続する2ライン分の前記ライン画像データごとに、それらを合成して1ライン分の合成ライン画像データを生成する前処理部と、
    前記合成ライン画像データを読み取り画像における1ライン分の画像データとして処理する後処理部と、を含む、画像処理装置。
  2. 前記駆動信号生成部は、前記ライン画像信号の前記副走査方向における解像度が、前記イメージセンサーの前記主走査方向の解像度の2倍になる周期で発生する前記駆動信号を生成する、請求項1に記載の画像処理装置。
  3. 前記画像処理部の前記後処理部は、
    前記ライン画像の読み取り方向が照明されない状態で得られる前記合成ライン画像データを黒基準データとして補正データ記憶部に記憶させる黒基準データ記録部と、
    前記ライン画像の読み取り方向に配置された色基準部が照明された状態で得られる前記合成ライン画像データを白基準データとして前記補正データ記憶部に記憶させる白基準データ記録部と、
    前記黒基準データおよび前記白基準データを用いて前記合成ライン画像データのシェーディング補正を行うシェーディング補正部と、を含む、請求項1または請求項2に記載の画像処理装置。
JP2016033847A 2016-02-25 2016-02-25 画像処理装置 Pending JP2017152944A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016033847A JP2017152944A (ja) 2016-02-25 2016-02-25 画像処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016033847A JP2017152944A (ja) 2016-02-25 2016-02-25 画像処理装置

Publications (1)

Publication Number Publication Date
JP2017152944A true JP2017152944A (ja) 2017-08-31

Family

ID=59740966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016033847A Pending JP2017152944A (ja) 2016-02-25 2016-02-25 画像処理装置

Country Status (1)

Country Link
JP (1) JP2017152944A (ja)

Similar Documents

Publication Publication Date Title
US11277541B2 (en) Signal correction device, image reading device, image processing apparatus, signal correction method, and computer program product
JP5690783B2 (ja) 画像読取装置及び画像形成装置
JP2012103291A (ja) 画像読取装置及び画像形成装置
JP2004351908A (ja) 画像形成装置およびその主走査倍率補正方法
JP5533230B2 (ja) 画像読取装置と画像形成装置
JP2008113170A (ja) 画像読取装置、画像形成装置、画像読取方法、及び画像形成方法
JP2018088568A (ja) 画像処理装置
US10003708B2 (en) Image processing device and image forming apparatus that generates a line synchronization signal based on a modulation clock and with a variable line cycle
JP2017152944A (ja) 画像処理装置
JP2017135572A (ja) 画像処理装置
JP2017135571A (ja) 画像処理装置
JP6150618B2 (ja) 画像処理装置、データ転送方法
JP2011040941A (ja) スペクトル拡散クロック生成装置、画像読取装置、画像形成装置、及びスペクトル拡散クロック生成方法
JP6303408B2 (ja) 画像読取装置、画像読取方法および画像形成装置
JP6123270B2 (ja) 書き込み制御装置、画像形成装置およびプログラム
JP2017183977A (ja) 画像処理装置
JP6477283B2 (ja) 光電変換素子、画像読取装置、画像形成装置及び光電変換素子の制御方法
JP2010068228A (ja) 画像読取装置、及び画像形成装置
JP2014135676A (ja) 撮像装置、画像読取装置、および画像形成装置
JP2015012547A (ja) 撮像装置、画像読取装置、画像形成装置、および撮像装置の駆動方法
JP2014027536A (ja) 画像読取装置、及び画像形成装置
JP2021180350A (ja) 画像処理装置
JP2021180351A (ja) 画像処理装置
JP5895336B2 (ja) 画像読取装置及び画像形成装置
JP6819060B2 (ja) 画像形成装置およびその制御方法