JP2017130614A - Electronic circuit device - Google Patents

Electronic circuit device Download PDF

Info

Publication number
JP2017130614A
JP2017130614A JP2016010619A JP2016010619A JP2017130614A JP 2017130614 A JP2017130614 A JP 2017130614A JP 2016010619 A JP2016010619 A JP 2016010619A JP 2016010619 A JP2016010619 A JP 2016010619A JP 2017130614 A JP2017130614 A JP 2017130614A
Authority
JP
Japan
Prior art keywords
inductor
pattern
pattern layer
electronic circuit
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016010619A
Other languages
Japanese (ja)
Inventor
直人 朝倉
Naoto Asakura
直人 朝倉
健司 岩本
Kenji Iwamoto
健司 岩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Imaging Co Ltd
Original Assignee
Ricoh Imaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Imaging Co Ltd filed Critical Ricoh Imaging Co Ltd
Priority to JP2016010619A priority Critical patent/JP2017130614A/en
Publication of JP2017130614A publication Critical patent/JP2017130614A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To solve the problem in which a large space is required to arrange an electronic circuit device including an inductor.SOLUTION: An electronic circuit device comprises: a circuit board including a plurality of pattern layers in which a pattern can be formed; a first inductor arranged on a first pattern layer of the circuit board; a second inductor electrically connected to the first inductor, placed on the first pattern layer side by side with the first inductor on the first pattern layer, and arranged so as to generate a magnetic field in a direction reverse to the first inductor during electric conduction. The circuit board is formed with a connection pattern for connecting the first inductor and the second inductor in a second pattern layer different from the first pattern layer. The first inductor and the second inductor are arranged side by side on the first pattern layer only at intervals narrower than the width of the connection pattern.SELECTED DRAWING: Figure 1

Description

本発明は、電子部品が実装された電子回路装置に関する。   The present invention relates to an electronic circuit device on which electronic components are mounted.

電子回路装置において一方のインダクタから発生される磁界を他方のインダクタから発生される磁界によって打ち消す構成が知られている。例えば特許文献１に、この種の構成を持つ電子回路装置の具体的構成が記載されている。   In an electronic circuit device, a configuration is known in which a magnetic field generated from one inductor is canceled by a magnetic field generated from the other inductor. For example, Patent Document 1 describes a specific configuration of an electronic circuit device having this type of configuration.

特許第５２６２５２３号公報Japanese Patent No. 5262523

特許文献１には、一対のインダクタを回路基板の表面と裏面のそれぞれに互いの磁界の中心軸が一致する位置関係で配置した構成や、一対のインダクタを別個の回路基板に互いの磁界の中心軸が一致する位置関係で配置した構成が記載されている。しかし、前者の構成では、例えば、それぞれのインダクタを配置するため、回路基板の表面、裏面の各面周りに大きなスペースが必要になるという問題が指摘される。また、後者の構成では、複数の回路基板を配置するため、より大きなスペースが必要になるという問題が指摘される。   Patent Document 1 discloses a configuration in which a pair of inductors are arranged on the front and back surfaces of a circuit board in a positional relationship in which the center axes of the magnetic fields coincide with each other, and a pair of inductors are arranged on separate circuit boards. A configuration in which the axes are arranged in a positional relationship is described. However, in the former configuration, for example, a problem is pointed out that a large space is required around each of the front and back surfaces of the circuit board in order to arrange each inductor. Moreover, in the latter structure, since a plurality of circuit boards are arranged, a problem that a larger space is required is pointed out.

本発明は上記の事情に鑑みてなされたものであり、その目的とするところは、磁界の打ち消し合いの効果を向上させつつもコンパクトに構成された電子回路装置を提供することである。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide an electronic circuit device that is compactly configured while improving the effect of canceling out magnetic fields.

本発明の一実施形態に係る電子回路装置は、パターンを形成することが可能なパターン層を複数層持つ回路基板と、回路基板が有する第一のパターン層上に配置された第一のインダクタと、第一のインダクタと電気的に接続された第二のインダクタであって、該第一のパターン層上に第一のインダクタと並べて且つ通電時に該第一のインダクタと逆向きの磁界が発生するように配置された第二のインダクタとを備える。回路基板は、第一のパターン層と異なる第二のパターン層に、第一のインダクタと第二のインダクタとを接続する接続パターンが形成されている。第一のインダクタと第二のインダクタは、接続パターンの幅よりも狭い間隔だけ空けて第一のパターン層上に並べて配置されている。   An electronic circuit device according to an embodiment of the present invention includes a circuit board having a plurality of pattern layers capable of forming a pattern, a first inductor disposed on the first pattern layer of the circuit board A second inductor electrically connected to the first inductor, wherein the first inductor is arranged on the first pattern layer and generates a magnetic field opposite to the first inductor when energized. And a second inductor arranged as described above. In the circuit board, a connection pattern for connecting the first inductor and the second inductor is formed in a second pattern layer different from the first pattern layer. The first inductor and the second inductor are arranged side by side on the first pattern layer with an interval narrower than the width of the connection pattern.

また、本発明の一実施形態において、第一のインダクタと第二のインダクタは、例えば、電気的に直列に接続されている。   Moreover, in one Embodiment of this invention, the 1st inductor and the 2nd inductor are electrically connected in series, for example.

また、本発明の一実施形態において、第一のインダクタと第二のインダクタは、巻線の巻き数が最も多い辺同士が対向して配置されていてもよい。   In one embodiment of the present invention, the first inductor and the second inductor may be arranged such that the sides having the largest number of winding turns are opposed to each other.

また、本発明の一実施形態において、第一のインダクタと第二のインダクタは、例えば、同一の電気的特性を持つ。   In one embodiment of the present invention, the first inductor and the second inductor have the same electrical characteristics, for example.

また、本発明の一実施形態において、第一のインダクタと第二のインダクタは、例えば、同一の形状及び寸法を持つ。   In one embodiment of the present invention, the 1st inductor and the 2nd inductor have the same shape and size, for example.

また、本発明の一実施形態において、第一のインダクタ及び第二のインダクタは、巻線の巻軸方向が回路基板と直交する構成としてもよい。   In one embodiment of the present invention, the first inductor and the second inductor may be configured such that the winding axis direction of the winding is orthogonal to the circuit board.

本発明の一実施形態によれば、磁界の打ち消し合いの効果を向上させつつもコンパクトに構成された電子回路装置が提供される。   According to an embodiment of the present invention, an electronic circuit device that is compactly configured while improving the effect of canceling out magnetic fields is provided.

本発明の一実施形態に係る電子回路装置の構成を示す図である。It is a figure which shows the structure of the electronic circuit apparatus which concerns on one Embodiment of this invention. 本発明の別の一実施形態に係る電子回路装置の構成を示す図である。It is a figure which shows the structure of the electronic circuit apparatus which concerns on another one Embodiment of this invention.

以下、本発明の一実施形態に係る電子回路装置について図面を参照しながら説明する。本発明の一実施形態に係る電子回路装置は、デジタル一眼レフカメラや、ミラーレス一眼カメラ、コンパクトデジタルカメラ、ビデオカメラ、カムコーダ、タブレット端末、ＰＨＳ（Personal Handy phone System）、スマートフォン、フィーチャフォン、携帯ゲーム機等の電子機器に搭載される、ＤＣ−ＤＣコンバータの出力フィルタである。なお、本発明の一実施形態に係る電子回路装置を搭載する電子機器は、上記のものに限らない。また、本発明の一実施形態に係る電子回路装置は、ＤＣ−ＤＣコンバータの出力フィルタに限らず、他の用途に用いられてもよい。   Hereinafter, an electronic circuit device according to an embodiment of the present invention will be described with reference to the drawings. An electronic circuit device according to an embodiment of the present invention includes a digital single lens reflex camera, a mirrorless single lens camera, a compact digital camera, a video camera, a camcorder, a tablet terminal, a PHS (Personal Handy phone System), a smartphone, a feature phone, and a mobile phone. This is an output filter of a DC-DC converter mounted on an electronic device such as a game machine. Note that the electronic device on which the electronic circuit device according to an embodiment of the present invention is mounted is not limited to the above. The electronic circuit device according to the embodiment of the present invention is not limited to the output filter of the DC-DC converter, and may be used for other purposes.

図１（ａ）、図１（ｂ）は、それぞれ、本発明の一実施形態に係る電子回路装置１の構成を示す上面図、側断面図である。図１に示されるように、電子回路装置１は、回路基板１０を備えている。回路基板１０は、複数の基板を積層した多層基板であり、パターンを形成することが可能なパターン層として、パターン層（上面側の外層）１０ａ、パターン層（内層）１０ｂ、パターン層（内層）１０ｃ及びパターン層（下面側の外層）１０ｄを有している。回路基板１０の実装面上（パターン層１０ａ上）には、インダクタ２０及び３０が並べて実装配置されている。なお、説明の便宜上、回路基板１０に実装配置されている、インダクタ２０及び３０以外の電子部品についての説明は省略する。   FIG. 1A and FIG. 1B are a top view and a side sectional view, respectively, showing the configuration of an electronic circuit device 1 according to an embodiment of the present invention. As shown in FIG. 1, the electronic circuit device 1 includes a circuit board 10. The circuit board 10 is a multilayer board in which a plurality of boards are stacked. As a pattern layer capable of forming a pattern, a pattern layer (outer layer on the upper surface side) 10a, a pattern layer (inner layer) 10b, and a pattern layer (inner layer) 10c and a pattern layer (outer layer on the lower surface side) 10d. On the mounting surface of the circuit board 10 (on the pattern layer 10a), the inductors 20 and 30 are mounted and arranged side by side. For convenience of explanation, explanation of electronic components other than the inductors 20 and 30 mounted on the circuit board 10 is omitted.

インダクタ２０とインダクタ３０は、同一の形状及び寸法を持ち且つ同一の電気的特性を持つ。ここでいう電気的特性には、例えば、インダクタンス、直流抵抗、直流重畳電流、許容電流、Ｑ、自己共振周波数、インピーダンス等が含まれる。   The inductor 20 and the inductor 30 have the same shape and size and the same electrical characteristics. The electrical characteristics mentioned here include, for example, inductance, DC resistance, DC superimposed current, allowable current, Q, self-resonant frequency, impedance, and the like.

インダクタ２０は積層型インダクタであり、内部電極２１、磁性コア２２及び一対の外部電極２３を有している。内部電極（巻線部）２１の一部を構成する磁性体（例えばフェライト）のパターンがプリントされたシート基材を所定の順序で積層することにより、軸線（巻軸）２１ａｘを中心に螺旋状に形成された内部電極２１を埋設した磁性コア２２が構成される。軸線２１ａｘは、回路基板１０を垂直に貫く（回路基板１０と直交する。）。外部電極２３は、略直方体形状に形成された磁性コア２２の短辺面２２ａに接着固定されており、内部電極２１と電気的に接続されると共に回路基板１０に形成されたパターンとも電気的に接続されている。   The inductor 20 is a multilayer inductor and includes an internal electrode 21, a magnetic core 22, and a pair of external electrodes 23. By laminating a sheet base material on which a pattern of a magnetic material (for example, ferrite) that constitutes a part of the internal electrode (winding portion) 21 is laminated in a predetermined order, a spiral shape about the axis (winding shaft) 21ax is formed. A magnetic core 22 in which the internal electrode 21 formed in the embedded structure is embedded is formed. The axis 21ax penetrates the circuit board 10 vertically (perpendicular to the circuit board 10). The external electrode 23 is bonded and fixed to the short side surface 22a of the magnetic core 22 formed in a substantially rectangular parallelepiped shape, and is electrically connected to the internal electrode 21 and also electrically with the pattern formed on the circuit board 10. It is connected.

インダクタ３０も積層型インダクタであり、内部電極３１、磁性コア３２及び一対の外部電極３３を有している。内部電極（巻線部）３１の一部を構成する磁性体（例えばフェライト）のパターンがプリントされたシート基材を所定の順序で積層することにより、軸線（巻軸）３１ａｘを中心に螺旋状に形成された内部電極３１を埋設した磁性コア３２が構成される。軸線３１ａｘは、回路基板１０を垂直に貫く（回路基板１０と直交する。）。外部電極３３は、略直方体形状に形成された磁性コア３２の短辺面３２ａに接着固定されており、内部電極３１と電気的に接続されると共に回路基板１０に形成されたパターンとも電気的に接続されている。   The inductor 30 is also a multilayer inductor and includes an internal electrode 31, a magnetic core 32, and a pair of external electrodes 33. By laminating a sheet base material on which a pattern of a magnetic material (for example, ferrite) constituting a part of the internal electrode (winding portion) 31 is printed in a predetermined order, a spiral shape about the axis (winding shaft) 31ax is formed. A magnetic core 32 in which the internal electrode 31 formed on the magnetic core 32 is embedded is formed. The axis 31ax penetrates the circuit board 10 vertically (perpendicular to the circuit board 10). The external electrode 33 is bonded and fixed to the short side surface 32 a of the magnetic core 32 formed in a substantially rectangular parallelepiped shape, and is electrically connected to the internal electrode 31 and also electrically with the pattern formed on the circuit board 10. It is connected.

図１（ｂ）に示されるように、インダクタ２０とインダクタ３０は、パターン層１０ｂに形成された接続パターン４０を介して接続されている。   As shown in FIG. 1B, the inductor 20 and the inductor 30 are connected via a connection pattern 40 formed in the pattern layer 10b.

電子回路装置１に電力が供給されると、図１（ａ）中、矢印にて示されるように、インダクタ２０、接続パターン４０、インダクタ３０の順に電流が流れる。   When electric power is supplied to the electronic circuit device 1, current flows in the order of the inductor 20, the connection pattern 40, and the inductor 30 as indicated by arrows in FIG.

インダクタ２０が通電されると、軸線２１ａｘを中心とした磁界（図１（ｂ）中、矢印Ａ１〜Ａ３方向の磁力線）が発生する。   When the inductor 20 is energized, a magnetic field centered on the axis 21ax (magnetic lines in the directions of arrows A1 to A3 in FIG. 1B) is generated.

インダクタ３０は、磁極の向きがインダクタ２０と逆向きとなるように、電流の向きと内部電極（巻線部）３１の巻き方向が設定されている。そのため、インダクタ３０が通電されると、軸線３１ａｘを中心とした磁界（図１（ｂ）中、矢印Ｂ１〜Ｂ３方向の磁力線）が発生する。すなわち、インダクタ２０とインダクタ３０は、逆向きの磁界を発生させる。そのため、発生した互いの磁界は、打ち消し合いの効果によって軽減又は相殺される。   In the inductor 30, the direction of current and the winding direction of the internal electrode (winding portion) 31 are set so that the direction of the magnetic pole is opposite to that of the inductor 20. Therefore, when the inductor 30 is energized, a magnetic field centered on the axis 31ax (magnetic lines in the directions of arrows B1 to B3 in FIG. 1B) is generated. That is, the inductor 20 and the inductor 30 generate opposite magnetic fields. Therefore, the generated mutual magnetic fields are reduced or offset by the effect of cancellation.

本発明の一実施形態に係る電子回路装置１は、磁界の打ち消し合いの効果を向上させるため、下記の特徴を有している。   The electronic circuit device 1 according to an embodiment of the present invention has the following characteristics in order to improve the effect of canceling out magnetic fields.

［インダクタ同士の近接配置］
一般に、電圧降下やノイズ、高集積化等の観点から、インダクタ同士を接続する回路基板上の接続パターンは短いほど好ましい。例えば、片面基板の場合、実装面上（パターン層上）に並べて配置された２つのインダクタの間に互いを接続する接続パターンを形成することにより、接続パターンを短くすることができる。 [Adjacent placement of inductors]
In general, from the viewpoint of voltage drop, noise, high integration, and the like, the shorter the connection pattern on the circuit board that connects the inductors, the better. For example, in the case of a single-sided substrate, the connection pattern can be shortened by forming a connection pattern for connecting each other between two inductors arranged side by side on the mounting surface (on the pattern layer).

しかし、片面基板では、実装配置されたインダクタの下方に接続パターンを形成することはできない。接続パターンを形成するためには、２つのインダクタを、少なくとも、接続パターンよりも広い間隔を空けて実装配置する必要がある。一般に、ＤＣ−ＤＣコンバータ等の電源回路では、接続パターンのインピーダンスを下げるため、パターン幅が広く設計される。パターン幅が広いほど２つのインダクタの距離が離れるため、磁界の打ち消し合いの効果が低下してしまう。   However, on a single-sided board, a connection pattern cannot be formed below an inductor that is mounted and arranged. In order to form the connection pattern, it is necessary to mount and arrange the two inductors at least at a larger interval than the connection pattern. In general, in a power supply circuit such as a DC-DC converter, the pattern width is designed wide in order to reduce the impedance of the connection pattern. Since the distance between the two inductors increases as the pattern width increases, the effect of canceling the magnetic field decreases.

そこで、本発明の一実施形態では、接続パターン４０は、上述したように、インダクタ２０及び３０の直下に位置するパターン層１０ａ以外のパターン層（図１の例では、パターン層１０ｂ）に形成されている。なお、接続パターン４０は、パターン層１０ｂに代えて、パターン層１０ｃ又は１０ｄに形成されてもよい。   Therefore, in one embodiment of the present invention, as described above, the connection pattern 40 is formed in a pattern layer (in the example of FIG. 1, the pattern layer 10b) other than the pattern layer 10a located immediately below the inductors 20 and 30. ing. The connection pattern 40 may be formed on the pattern layer 10c or 10d instead of the pattern layer 10b.

接続パターン４０をパターン層１０ａ以外のパターン層に形成することにより、接続パターン４０のパターン幅に関係なくインダクタ２０とインダクタ３０とを近接して配置することができる。例示的には、インダクタ２０とインダクタ３０は、接続パターン４０のパターン幅よりも狭い間隔だけ空けて、実装面上（パターン層１０ａ上）に並べて実装配置される。   By forming the connection pattern 40 in a pattern layer other than the pattern layer 10a, the inductor 20 and the inductor 30 can be arranged close to each other regardless of the pattern width of the connection pattern 40. Illustratively, the inductor 20 and the inductor 30 are mounted and arranged side by side on the mounting surface (on the pattern layer 10 a) with an interval narrower than the pattern width of the connection pattern 40.

このように、本発明の一実施形態によれば、インダクタ２０とインダクタ３０とが近接して実装配置されることにより、磁界の打ち消し合いの効果が向上する。また、インダクタ２０とインダクタ３０とが同一の実装面上（パターン層１０ａ上）に並べて配置されるため、電子回路装置１全体の大きさがコンパクトとなる。   As described above, according to the embodiment of the present invention, the inductor 20 and the inductor 30 are mounted and arranged close to each other, thereby improving the effect of canceling out magnetic fields. In addition, since the inductor 20 and the inductor 30 are arranged side by side on the same mounting surface (on the pattern layer 10a), the overall size of the electronic circuit device 1 becomes compact.

なお、インダクタ２０とインダクタ３０は形状及び寸法が同一であり、上面から見たとき、インダクタ２０とインダクタ３０とが設計上の位置に実装配置されると、軸線２１ａｘと軸線３１ａｘとを結ぶ線分が各外部電極の長手方向と平行に位置するようになっている（図１（ａ）参照）。   Note that the inductor 20 and the inductor 30 have the same shape and dimensions, and when viewed from the top, when the inductor 20 and the inductor 30 are mounted and arranged at a design position, a line segment connecting the axis line 21ax and the axis line 31ax. Is positioned parallel to the longitudinal direction of each external electrode (see FIG. 1A).

［直列接続］
インダクタ２０とインダクタ３０は、パターン層１０ｂ（又はパターン層１０ｃ若しくはパターン層１０ｄ）に形成された接続パターン４０を介して直列に接続されている。同一の電気的特性等を持つインダクタ２０とインダクタ３０とが直列に接続されることにより、それぞれのインダクタから発生される磁界の強度が実質同じとなる。これにより、磁界をほぼゼロに相殺することが可能となる。 [Direct connection]
The inductor 20 and the inductor 30 are connected in series via a connection pattern 40 formed on the pattern layer 10b (or the pattern layer 10c or the pattern layer 10d). By connecting the inductor 20 and the inductor 30 having the same electrical characteristics and the like in series, the strength of the magnetic field generated from each inductor becomes substantially the same. This makes it possible to cancel the magnetic field to almost zero.

［インダクタの向き］
インダクタは、その構造上、巻線部の巻き数が他の辺よりも１回多くなる辺が存在する。本発明の一実施形態では、インダクタ２０とインダクタ３０は、内部電極（巻線部）の巻き数が最も多い辺同士が対向して配置されている。これにより、対向する辺付近の磁界が強くなり、磁界の打ち消し合いの効果が向上する。 [Direction of inductor]
Due to the structure of the inductor, there is a side where the number of turns of the winding portion is one more than the other side. In one embodiment of the present invention, the inductor 20 and the inductor 30 are arranged such that the sides having the largest number of turns of the internal electrode (winding portion) are opposed to each other. Thereby, the magnetic field in the vicinity of the opposing sides is strengthened, and the effect of canceling out the magnetic fields is improved.

以上が本発明の例示的な実施形態の説明である。本発明の実施形態は、上記に説明したものに限定されず、本発明の技術的思想の範囲において様々な変形が可能である。例えば明細書中に例示的に明示される実施形態等又は自明な実施形態等を適宜組み合わせた内容も本願の実施形態に含まれる。   The above is the description of the exemplary embodiments of the present invention. Embodiments of the present invention are not limited to those described above, and various modifications are possible within the scope of the technical idea of the present invention. For example, the embodiment of the present application also includes an embodiment that is exemplarily specified in the specification or a combination of obvious embodiments and the like as appropriate.

例えば、回路基板１０は、上記の実施形態では多層基板であるが、別の実施形態では両面基板（２層板）であってもよい。この場合、接続パターン４０は、両面基板の下面側のパターン層に形成される。   For example, the circuit board 10 is a multilayer board in the above embodiment, but may be a double-sided board (two-layer board) in another embodiment. In this case, the connection pattern 40 is formed in the pattern layer on the lower surface side of the double-sided board.

図２（ａ）、図２（ｂ）は、それぞれ、本発明の別の一実施形態に係る電子回路装置１ｚの構成を示す上面図、側断面図である。図２に示されるように、別の一実施形態に係る電子回路装置１ｚは、インダクタ２０ｚ及びインダクタ３０ｚを備える点以外、上記の実施形態に係る電子回路装置１と同じ構成となっている。インダクタ２０ｚは、外部電極２３が略直方体形状に形成された磁性コア２２の長辺面２２ｂに接着固定されている点以外、上記の実施形態に係るインダクタ２０と同じ構成となっている。インダクタ３０ｚは、外部電極３３が略直方体形状に形成された磁性コア３２の長辺面３２ｂに接着固定されている点以外、上記の実施形態に係るインダクタ３０と同じ構成となっている。   2A and 2B are a top view and a side sectional view, respectively, showing the configuration of an electronic circuit device 1z according to another embodiment of the present invention. As shown in FIG. 2, an electronic circuit device 1z according to another embodiment has the same configuration as the electronic circuit device 1 according to the above-described embodiment except that the electronic circuit device 1z includes an inductor 20z and an inductor 30z. The inductor 20z has the same configuration as the inductor 20 according to the above embodiment except that the external electrode 23 is bonded and fixed to the long side surface 22b of the magnetic core 22 formed in a substantially rectangular parallelepiped shape. The inductor 30z has the same configuration as the inductor 30 according to the above embodiment except that the external electrode 33 is bonded and fixed to the long side surface 32b of the magnetic core 32 formed in a substantially rectangular parallelepiped shape.

図２に示される別の一実施形態においても、接続パターン４０がパターン層１０ａ以外のパターン層に形成されることにより、インダクタ２０ｚとインダクタ３０ｚとが近接して配置されている。これにより、磁界の打ち消し合いの効果が向上する。また、インダクタ２０ｚとインダクタ３０ｚとが同一の実装面上（パターン層１０ａ上）に並べて配置されるため、電子回路装置１ｚ全体の大きさがコンパクトになる。   In another embodiment shown in FIG. 2, the inductor 20z and the inductor 30z are arranged close to each other by forming the connection pattern 40 in a pattern layer other than the pattern layer 10a. This improves the effect of canceling out the magnetic field. In addition, since the inductor 20z and the inductor 30z are arranged side by side on the same mounting surface (on the pattern layer 10a), the overall size of the electronic circuit device 1z becomes compact.

また、図２に示される別の一実施形態においても、同一の電気的特性等を持つインダクタ２０ｚとインダクタ３０ｚとが直列に接続されている。これにより、それぞれのインダクタから発生される磁界の強度が実質同じとなるため、磁界をほぼゼロに相殺することが可能となる。   In another embodiment shown in FIG. 2, an inductor 20z and an inductor 30z having the same electrical characteristics and the like are connected in series. As a result, the strength of the magnetic field generated from each inductor becomes substantially the same, so that the magnetic field can be offset to almost zero.

また、図２に示される別の一実施形態においても、インダクタ２０ｚとインダクタ３０ｚは、内部電極（巻線部）の巻き数が最も多い辺同士が対向して配置されている。これにより、対向する辺付近の磁界が強くなり、磁界の打ち消し合いの効果が向上する。   In another embodiment shown in FIG. 2, the inductor 20z and the inductor 30z are arranged such that the sides having the largest number of turns of the internal electrode (winding portion) are opposed to each other. Thereby, the magnetic field in the vicinity of the opposing sides is strengthened, and the effect of canceling out the magnetic fields is improved.

１ 電子回路装置
１０ 回路基板
１０ａ〜１０ｄ パターン層
２０，３０ インダクタ
２１，３１ 内部電極
２１ａｘ，３１ａｘ （内部電極の）軸線
２２，３２ 磁性コア
２２ａ，３２ａ （磁性コアの）短辺面
２２ｂ，３２ｂ （磁性コアの）長辺面
２３，３３ 外部電極
４０ 接続パターン DESCRIPTION OF SYMBOLS 1 Electronic circuit apparatus 10 Circuit board 10a-10d Pattern layer 20, 30 Inductor 21, 31 Internal electrode 21ax, 31ax (Internal electrode) Axis 22, 32 Magnetic core 22a, 32a (Magnetic core) short side surface 22b, 32b ( Long side surfaces 23 and 33 of the magnetic core 40 External electrode 40 Connection pattern

Claims (6)

パターンを形成することが可能なパターン層を複数層持つ回路基板と、
前記回路基板が有する第一のパターン層上に配置された第一のインダクタと、
前記第一のインダクタと電気的に接続された第二のインダクタであって、該第一のパターン層上に前記第一のインダクタと並べて且つ通電時に該第一のインダクタと逆向きの磁界が発生するように配置された第二のインダクタと、
を備え、
前記回路基板は、
前記第一のパターン層と異なる第二のパターン層に、前記第一のインダクタと前記第二のインダクタとを接続する接続パターンが形成されており、
前記第一のインダクタと前記第二のインダクタは、
前記接続パターンの幅よりも狭い間隔だけ空けて前記第一のパターン層上に並べて配置されている、
電子回路装置。 A circuit board having a plurality of pattern layers capable of forming a pattern;
A first inductor disposed on a first pattern layer of the circuit board;
A second inductor electrically connected to the first inductor, wherein a magnetic field opposite to the first inductor is generated when energized in parallel with the first inductor on the first pattern layer. A second inductor arranged to
With
The circuit board is
A connection pattern for connecting the first inductor and the second inductor is formed in a second pattern layer different from the first pattern layer,
The first inductor and the second inductor are:
Arranged on the first pattern layer with an interval narrower than the width of the connection pattern,
Electronic circuit device. 前記第一のインダクタと前記第二のインダクタは、
電気的に直列に接続されている、
請求項１に記載の電子回路装置。 The first inductor and the second inductor are:
Electrically connected in series,
The electronic circuit device according to claim 1. 前記第一のインダクタと前記第二のインダクタは、
巻線の巻き数が最も多い辺同士が対向して配置されている、
請求項１又は請求項２に記載の電子回路装置。 The first inductor and the second inductor are:
The sides with the largest number of winding turns are arranged facing each other,
The electronic circuit device according to claim 1 or 2. 前記第一のインダクタと前記第二のインダクタは、
同一の電気的特性を持つ、
請求項１から請求項３の何れか一項に記載の電子回路装置。 The first inductor and the second inductor are:
Have the same electrical characteristics,
The electronic circuit device according to any one of claims 1 to 3. 前記第一のインダクタと前記第二のインダクタは、
同一の形状及び寸法を持つ、
請求項１から請求項４の何れか一項に記載の電子回路装置。 The first inductor and the second inductor are:
Have the same shape and dimensions,
The electronic circuit device according to any one of claims 1 to 4. 前記第一のインダクタ及び前記第二のインダクタは、
前記巻線の巻軸方向が前記回路基板と直交する、
請求項１から請求項５の何れか一項に記載の電子回路装置。 The first inductor and the second inductor are:
The winding axis direction of the winding is orthogonal to the circuit board,
The electronic circuit device according to any one of claims 1 to 5.
JP2016010619A 2016-01-22 2016-01-22 Electronic circuit device Pending JP2017130614A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016010619A JP2017130614A (en) 2016-01-22 2016-01-22 Electronic circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016010619A JP2017130614A (en) 2016-01-22 2016-01-22 Electronic circuit device

Publications (1)

Publication Number Publication Date
JP2017130614A true JP2017130614A (en) 2017-07-27

Family

ID=59394982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016010619A Pending JP2017130614A (en) 2016-01-22 2016-01-22 Electronic circuit device

Country Status (1)

Country Link
JP (1) JP2017130614A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018006427A (en) * 2016-06-28 2018-01-11 リコーイメージング株式会社 Electronic circuit device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014229739A (en) * 2013-05-22 2014-12-08 Tdk株式会社 Coil component and manufacturing method therefor
JP2015065775A (en) * 2013-09-25 2015-04-09 東芝ライテック株式会社 Switching power supply device and illuminating device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014229739A (en) * 2013-05-22 2014-12-08 Tdk株式会社 Coil component and manufacturing method therefor
JP2015065775A (en) * 2013-09-25 2015-04-09 東芝ライテック株式会社 Switching power supply device and illuminating device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018006427A (en) * 2016-06-28 2018-01-11 リコーイメージング株式会社 Electronic circuit device

Similar Documents

Publication Publication Date Title
JP5339398B2 (en) Multilayer inductor
JP6070895B2 (en) Multilayer coil element, antenna module, and wireless communication module
KR101558074B1 (en) Composite electronic component and board for mounting the same
JPWO2017014065A1 (en) Multilayer inductor and multilayer inductor manufacturing method
JP5668897B1 (en) Coil device and antenna device
JP2006318946A (en) Laminated inductor
KR20150010181A (en) Composite electronic component and board for mounting the same
KR101499719B1 (en) Composite electronic component and board for mounting the same
KR20160000166A (en) Composite electronic component and board for mounting the same
JP2007012920A (en) Laminated inductor, method of manufacturing thereof and green sheet
JP2013172241A (en) Stacked antenna, antenna device and electronic apparatus using the same
JP6261902B2 (en) Multilayer inductor and multilayer inductor array
KR101565705B1 (en) Inductor
JP2006238310A (en) Lc composite component and noise suppressing circuit using the same
JP2014187276A (en) Multilayer inductor
CN110828138B (en) Power transmission unit
JP2017130614A (en) Electronic circuit device
JP2016129421A (en) Stacked antenna, antenna device and electronic apparatus using the same
JP6255990B2 (en) Winding parts
KR20130019195A (en) Multilayer power inductor
JP2012138496A (en) Coil built-in substrate
KR101539857B1 (en) Composite electronic component and board for mounting the same
JP4992735B2 (en) Electronic components
JP6664661B2 (en) Electronic circuit device
KR102004794B1 (en) Composite electronic component and board for mounting the same

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170718

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191028

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200127