JP2017126667A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2017126667A
JP2017126667A JP2016005315A JP2016005315A JP2017126667A JP 2017126667 A JP2017126667 A JP 2017126667A JP 2016005315 A JP2016005315 A JP 2016005315A JP 2016005315 A JP2016005315 A JP 2016005315A JP 2017126667 A JP2017126667 A JP 2017126667A
Authority
JP
Japan
Prior art keywords
semiconductor element
bonding wire
mold
resin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016005315A
Other languages
Japanese (ja)
Inventor
裕孝 大野
Hirotaka Ono
裕孝 大野
崇功 川島
Takayoshi Kawashima
崇功 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2016005315A priority Critical patent/JP2017126667A/en
Publication of JP2017126667A publication Critical patent/JP2017126667A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress short circuit between a bonding wire and the other member caused by injection molding.SOLUTION: A method of manufacturing a semiconductor element includes: an arrangement step of arranging a semiconductor element connected with a bonding wire and disposed on a lead frame, in a mold; and an injection step of injecting heated resin into the mold in which the semiconductor element is arranged, via an inlet that opens into the mold. At the injection step, a wall part provided on at least one of the lead frame and the mold is interposed between the inlet and the bonding wire.SELECTED DRAWING: Figure 9

Description

本明細書で開示される技術は、半導体装置の製造方法に関する。   The technology disclosed in this specification relates to a method for manufacturing a semiconductor device.

ボンディングワイヤが接続された半導体素子を樹脂によって封止した半導体装置が知られている。この種の半導体装置の製造方法では、通常、半導体素子を樹脂によって封止するために、金型を用いた射出成形が実施される。この射出成形では、ボンディングワイヤが接続された半導体素子を金型内に配置する配置工程と、金型内に開口する注入口から半導体素子が配置された金型内へ加熱された樹脂を注入する注入工程とが実施される。   A semiconductor device in which a semiconductor element to which a bonding wire is connected is sealed with a resin is known. In this type of semiconductor device manufacturing method, injection molding using a mold is usually performed to seal a semiconductor element with resin. In this injection molding, a semiconductor element to which a bonding wire is connected is disposed in a mold, and a heated resin is injected into the mold in which the semiconductor element is disposed from an inlet opening in the mold. An injection step is performed.

上記した注入工程では、金型内を流動する樹脂によって、ボンディングワイヤが倒れ込むことがある。ボンディングワイヤが倒れ込むと、ボンディングワイヤが他の部材（例えば半導体素子や他のボンディングワイヤ）と接触することがあり、この場合、それらの間で短絡が生じてしまう。このような問題に対して、特許文献１には、半導体素子を金型内へ配置する前に、半導体素子に接続されたボンディングワイヤを、樹脂によって予めコーティングしておくことが提案されている。   In the above-described injection process, the bonding wire may fall down due to the resin flowing in the mold. When the bonding wire falls, the bonding wire may come into contact with another member (for example, a semiconductor element or another bonding wire). In this case, a short circuit occurs between them. In order to solve such a problem, Patent Document 1 proposes that a bonding wire connected to a semiconductor element is previously coated with a resin before the semiconductor element is placed in a mold.

特開２００２−６４１６６号公報JP 2002-64166 A

特許文献１に記載された技術では、ボンディングワイヤを樹脂によって予めコーティングする必要があるため、製造工程の煩雑化や高コスト化といった問題が生じる。本明細書は、このようなコーティングを必要とすることなく、射出成形によるボンディングワイヤの短絡を抑制し得る技術を提供する。   In the technique described in Patent Document 1, since it is necessary to coat the bonding wire with a resin in advance, problems such as complicated manufacturing processes and high costs arise. This specification provides the technique which can suppress the short circuit of the bonding wire by injection molding, without requiring such a coating.

本明細書は、ボンディングワイヤが接続された半導体素子を樹脂によって封止した半導体装置の製造方法を開示する。この製造方法は、ボンディングワイヤが接続されているとともにリードフレーム上に配置された半導体素子を金型内に配置する配置工程と、金型内に開口する注入口から、半導体素子が配置された金型内へ加熱された樹脂を注入する注入工程とを備える。そして、注入工程では、リードフレームと金型の少なくとも一方に設けられた壁部が、注入口とボンディングワイヤとの間に介在する。   This specification discloses a method of manufacturing a semiconductor device in which a semiconductor element to which a bonding wire is connected is sealed with a resin. In this manufacturing method, a bonding element is connected and a semiconductor element disposed on a lead frame is disposed in a mold, and a mold in which the semiconductor element is disposed from an inlet opening in the mold. And an injection step of injecting heated resin into the mold. In the injection step, a wall portion provided on at least one of the lead frame and the mold is interposed between the injection port and the bonding wire.

上記した製造方法では、注入工程において金型内を樹脂が流動するときに、注入口とボンディングワイヤとの間に壁部が存在することから、ボンディングワイヤの近傍における樹脂の流速が低下する。これにより、樹脂の流動によるボンディングワイヤの移動や倒れ込みが抑制され、ボンディングワイヤと他の部材（例えば半導体素子や他のボンディングワイヤ）との間で短絡が生じることが抑制される。なお、上記した製造方法によると、樹脂の注入口をボンディングワイヤの近くに設けることができ、それにより、ボンディングワイヤの近傍において空洞が生じることを抑制することもできる。   In the manufacturing method described above, when the resin flows in the mold in the injection step, a wall portion exists between the injection port and the bonding wire, so that the flow rate of the resin in the vicinity of the bonding wire decreases. Thereby, the movement and falling of the bonding wire due to the flow of the resin are suppressed, and the occurrence of a short circuit between the bonding wire and another member (for example, a semiconductor element or another bonding wire) is suppressed. According to the manufacturing method described above, the resin injection port can be provided in the vicinity of the bonding wire, thereby preventing the formation of a cavity in the vicinity of the bonding wire.

半導体装置１０を模式的に示す正面図。1 is a front view schematically showing a semiconductor device 10. FIG. 図１中のＩＩ−ＩＩ線断面図。II-II sectional view taken on the line in FIG. 図１中のＩＩＩ−ＩＩＩ線断面図。III-III sectional view taken on the line in FIG. 半導体装置１０の構成を模式的に示す分解斜視図。FIG. 3 is an exploded perspective view schematically showing the configuration of the semiconductor device 10. 半導体装置１０の半製品１０ａを模式的に示す図。The figure which shows typically the semi-finished product 10a of the semiconductor device 10. FIG. 金型６０内に配置された半製品１０ａを模式的に示す図。The figure which shows typically the semi-finished product 10a arrange | positioned in the metal mold | die 60. FIG. 金型６０の注入口６６、壁部５２及びボンディングワイヤ５０の位置関係を模式的に示す図。The figure which shows typically the positional relationship of the injection hole 66 of the metal mold | die 60, the wall part 52, and the bonding wire 50. FIG. 金型６０の注入口６６、壁部５２及びボンディングワイヤ５０の位置関係を別の視点で模式的に示す図。The figure which shows typically the positional relationship of the injection hole 66 of the metal mold | die 60, the wall part 52, and the bonding wire 50 from another viewpoint. 注入工程において金型６０内で流動する樹脂を模式的に示す図。The figure which shows typically resin which flows within the metal mold | die 60 in an injection | pouring process. リードフレームの壁部５２に代えて、金型６０に壁部６８を設けた変形例を示す図。The figure which shows the modification which provided the wall part 68 in the metal mold | die 60 instead of the wall part 52 of a lead frame.

図面を参照して、実施例の半導体装置１０及びその製造方法について説明する。最初に、図１から図４を参照して、半導体装置１０の構成について説明する。本実施例の半導体装置１０は、電力の変換や制御を行うための電力変換装置に用いられ、特に、インバータ回路又は昇降圧コンバータにおいて一つの上下アームを構成する。図２、図３に示すように、半導体装置１０は、第１半導体素子１２と、第２半導体素子１４と、第１半導体素子１２及び第２半導体素子１４とを封止する封止体１６を備える。   With reference to the drawings, a semiconductor device 10 of an embodiment and a manufacturing method thereof will be described. First, the configuration of the semiconductor device 10 will be described with reference to FIGS. The semiconductor device 10 of the present embodiment is used in a power conversion device for performing power conversion and control, and particularly constitutes one upper and lower arm in an inverter circuit or a buck-boost converter. As shown in FIGS. 2 and 3, the semiconductor device 10 includes a sealing body 16 that seals the first semiconductor element 12, the second semiconductor element 14, and the first semiconductor element 12 and the second semiconductor element 14. Prepare.

第１半導体素子１２と第２半導体素子１４は、パワー半導体素子に属するものであり、例えば１００アンペア以上の電流を許容する。第１半導体素子１２と第２半導体素子１４は、電気的に直列に接続されている。第１半導体素子１２及び第２半導体素子１４の構成は特に限定されない。第１半導体素子１２及び第２半導体素子１４は、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）又はＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）といったトランジスタ素子を含むことができる。   The first semiconductor element 12 and the second semiconductor element 14 belong to a power semiconductor element and allow a current of 100 amperes or more, for example. The first semiconductor element 12 and the second semiconductor element 14 are electrically connected in series. The configurations of the first semiconductor element 12 and the second semiconductor element 14 are not particularly limited. The first semiconductor element 12 and the second semiconductor element 14 can include, for example, transistor elements such as IGBTs (Insulated Gate Bipolar Transistors) or MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors).

封止体１６は、樹脂で構成されている。なお、封止体１６を構成する樹脂は特に限定されず、パワー半導体素子向けの封止材である各種の樹脂を採用することできる。図１から図３に示すように、封止体１６は、概して板状の形状を有している。後述するように、封止体１６は、金型６０（例えば図９参照）を用いた射出成形によって成形される。   The sealing body 16 is made of resin. In addition, resin which comprises the sealing body 16 is not specifically limited, Various resin which is a sealing material for power semiconductor elements is employable. As shown in FIGS. 1 to 3, the sealing body 16 has a generally plate-like shape. As will be described later, the sealing body 16 is molded by injection molding using a mold 60 (see, for example, FIG. 9).

図１から図４に示すように、半導体装置１０は、第１放熱板２２と、第２放熱板２４と、第３放熱板２６と、第４放熱板２８とを備える。第１放熱板２２と第３放熱板２６は、封止体１６の一方の表面１６ａに露出している。第２放熱板２４と第４放熱板２８は、封止体１６の他方の表面１６ｂに露出している。それぞれの放熱板２２、２４、２６、２８（以下、放熱板２２〜２８と称することがある）は、封止体１６を構成する材料よりも熱伝達率の高い材料で構成されており、封止体１６内で発生した熱（特に半導体素子１２、１４の発熱）を、封止体１６の外部へ放出する。一例ではあるが、本実施例における放熱板２２〜２８は、金属材料（詳しくは銅）で構成されている。但し、放熱板２２〜２８を構成する材料は特に限定されない。また、封止体１６の各表面１６ａ、１６ｂに露出する放熱板２２〜２８の位置、大きさ、数も特に限定されない。   As shown in FIGS. 1 to 4, the semiconductor device 10 includes a first heat radiating plate 22, a second heat radiating plate 24, a third heat radiating plate 26, and a fourth heat radiating plate 28. The first heat radiating plate 22 and the third heat radiating plate 26 are exposed on one surface 16 a of the sealing body 16. The second heat sink 24 and the fourth heat sink 28 are exposed on the other surface 16 b of the sealing body 16. Each of the heat radiating plates 22, 24, 26, and 28 (hereinafter sometimes referred to as heat radiating plates 22 to 28) is made of a material having a higher heat transfer rate than the material constituting the sealing body 16, and sealed. Heat generated in the stationary body 16 (especially heat generated by the semiconductor elements 12 and 14) is released to the outside of the sealing body 16. Although it is an example, the heat sinks 22-28 in a present Example are comprised with the metal material (specifically copper). However, the material which comprises the heat sinks 22-28 is not specifically limited. Further, the position, size, and number of the heat radiation plates 22 to 28 exposed on the surfaces 16a and 16b of the sealing body 16 are not particularly limited.

図２から図４を参照して、封止体１６の内部の構成について説明する。なお、下記する説明は一例であり、半導体装置１０の構成を特に限定するものではない。図２に示すように、第１放熱板２２と第２放熱板２４は互いに対向しており、それらの間に第１半導体素子１２が配置されている。第１放熱板２２は、はんだ層３１を介して第１半導体素子１２の下面電極１２ａに接合されている。第２放熱板２４は、第１スペーサブロック１８及びはんだ層３２、３３を介して、第１半導体素子１２の上面電極１２ｂに接合されている。第１スペーサブロック１８は、金属材料（詳しくは銅）で構成されており、封止体１６を構成する材料よりも高い熱伝達率を有する。このような構成により、第１半導体素子１２で発生した熱は、第１放熱板２２及び第２放熱板２４へ伝達され、封止体１６の外部へ放出される。   The internal configuration of the sealing body 16 will be described with reference to FIGS. Note that the following description is an example, and the configuration of the semiconductor device 10 is not particularly limited. As shown in FIG. 2, the 1st heat sink 22 and the 2nd heat sink 24 have mutually opposed, and the 1st semiconductor element 12 is arrange | positioned among them. The first heat radiating plate 22 is joined to the lower surface electrode 12 a of the first semiconductor element 12 through the solder layer 31. The second heat radiating plate 24 is joined to the upper surface electrode 12 b of the first semiconductor element 12 via the first spacer block 18 and the solder layers 32 and 33. The first spacer block 18 is made of a metal material (specifically, copper) and has a higher heat transfer coefficient than the material constituting the sealing body 16. With such a configuration, the heat generated in the first semiconductor element 12 is transmitted to the first heat radiating plate 22 and the second heat radiating plate 24 and released to the outside of the sealing body 16.

同様に、第３放熱板２６と第４放熱板２８は互いに対向しており、それらの間に第２半導体素子１４が配置されている。第３放熱板２６は、はんだ層３４を介して第２半導体素子１４の下面電極１４ａに接合されている。一方、第４放熱板２８は、第２スペーサブロック２０及びはんだ層３５、３６を介して、第２半導体素子１４の上面電極１４ｂに接合されている。第２スペーサブロック２０は、金属材料（詳しくは銅）で構成されており、封止体１６を構成する材料よりも高い熱伝達率を有する。このような構成により、第２半導体素子１４で発生した熱は、第３放熱板２６及び第４放熱板２８へ伝達され、封止体１６の外部へ放出される。   Similarly, the 3rd heat sink 26 and the 4th heat sink 28 have mutually opposed, and the 2nd semiconductor element 14 is arrange | positioned among them. The third heat radiating plate 26 is joined to the lower surface electrode 14 a of the second semiconductor element 14 via the solder layer 34. On the other hand, the fourth heat radiating plate 28 is joined to the upper surface electrode 14 b of the second semiconductor element 14 via the second spacer block 20 and the solder layers 35 and 36. The second spacer block 20 is made of a metal material (specifically, copper) and has a higher heat transfer coefficient than the material constituting the sealing body 16. With such a configuration, the heat generated in the second semiconductor element 14 is transmitted to the third heat radiating plate 26 and the fourth heat radiating plate 28 and released to the outside of the sealing body 16.

四つの放熱板２２〜２８及び二つのスペーサブロック１８、２０は、放熱用の部材として機能するだけでなく、第１半導体素子１２及び第２半導体素子１４へ電気的に接続された導電経路を構成する。図４に示すように、第２放熱板２４と第３放熱板２６には継手２５、２７がそれぞれ設けられており、それらの継手２５、２７が、はんだ付けによって互いに接合されている。これにより、第１半導体素子１２と第２半導体素子１４は電気的に直列に接続される。   The four heat radiation plates 22 to 28 and the two spacer blocks 18 and 20 not only function as heat radiation members, but also constitute a conductive path electrically connected to the first semiconductor element 12 and the second semiconductor element 14. To do. As shown in FIG. 4, joints 25 and 27 are provided on the second heat radiating plate 24 and the third heat radiating plate 26, respectively, and the joints 25 and 27 are joined to each other by soldering. Thereby, the first semiconductor element 12 and the second semiconductor element 14 are electrically connected in series.

図１、図３、図４に示すように、半導体装置１０はさらに、複数の第１信号端子４２と、複数の第２信号端子４４を備える。第１信号端子４２及び第２信号端子４４は、封止体１６から突出している。図３に示すように、複数の第１信号端子４２は、第１半導体素子１２に設けられた複数の信号パッド１２ｃへ、ボンディングワイヤ５０を介して電気的に接続されている。一例であるが、複数の第１信号端子４２には、ゲート信号用の信号端子、温度センス用の信号端子及び電流センス用の信号端子が含まれる。図示省略するが、複数の第２信号端子４４についても、第２半導体素子１４に設けられた複数の信号パッドへ電気的に接続されている。複数の第２信号端子４４にも、ゲート信号用の信号端子、温度センス用の信号端子及び電流センス用の信号端子が含まれる。   As shown in FIGS. 1, 3, and 4, the semiconductor device 10 further includes a plurality of first signal terminals 42 and a plurality of second signal terminals 44. The first signal terminal 42 and the second signal terminal 44 protrude from the sealing body 16. As shown in FIG. 3, the plurality of first signal terminals 42 are electrically connected to the plurality of signal pads 12 c provided in the first semiconductor element 12 via bonding wires 50. As an example, the plurality of first signal terminals 42 include a signal terminal for a gate signal, a signal terminal for temperature sensing, and a signal terminal for current sensing. Although not shown, the plurality of second signal terminals 44 are also electrically connected to the plurality of signal pads provided in the second semiconductor element 14. The plurality of second signal terminals 44 also include a signal terminal for gate signals, a signal terminal for temperature sensing, and a signal terminal for current sensing.

半導体装置１０はさらに、正極端子４６と負極端子４７と出力端子４８とを備える。正極端子４６、負極端子４７及び出力端子４８は、第１信号端子４２及び第２信号端子４４とは反対側の位置で、封止体１６から突出している。正極端子４６は、第１放熱板２２と一体に形成されており、第１半導体素子１２の下面電極１２ａと電気的に接続されている。負極端子４７は、第４放熱板２８の継手２９にはんだ付けされており（図４参照）、第２半導体素子１４の上面電極１４ｂと電気的に接続されている。そして、出力端子４８は、第３放熱板２６と一体に形成されており、第１半導体素子１２の上面電極１２ｂ及び第２半導体素子１４の下面電極１４ａの両者と電気的に接続されている。   The semiconductor device 10 further includes a positive terminal 46, a negative terminal 47, and an output terminal 48. The positive terminal 46, the negative terminal 47, and the output terminal 48 protrude from the sealing body 16 at positions opposite to the first signal terminal 42 and the second signal terminal 44. The positive terminal 46 is formed integrally with the first heat radiating plate 22 and is electrically connected to the lower surface electrode 12 a of the first semiconductor element 12. The negative electrode terminal 47 is soldered to the joint 29 of the fourth heat radiating plate 28 (see FIG. 4), and is electrically connected to the upper surface electrode 14b of the second semiconductor element 14. The output terminal 48 is formed integrally with the third heat radiating plate 26 and is electrically connected to both the upper surface electrode 12 b of the first semiconductor element 12 and the lower surface electrode 14 a of the second semiconductor element 14.

図４に示すように、第１放熱板２２には、壁部５２が設けられている。壁部５２は、第１放熱板２２に対して垂直に立設されており、第１半導体素子１２に接続されたボンディングワイヤ５０の近傍に位置している。一例ではあるが、本実施例における壁部５２は、第１放熱板２２と一体に形成されており、具体的には、第１放熱板２２を含むリードフレームの一部を曲げ加工することによって形成されている。このような構成であると、壁部５２を別部材で構成する場合と比較して、例えば製造コストの増加を避けることができる。   As shown in FIG. 4, the first heat radiating plate 22 is provided with a wall portion 52. The wall 52 is erected vertically to the first heat radiating plate 22 and is located in the vicinity of the bonding wire 50 connected to the first semiconductor element 12. Although it is an example, the wall part 52 in a present Example is integrally formed with the 1st heat sink 22, Specifically, by bending a part of lead frame containing the 1st heat sink 22, it is. Is formed. With such a configuration, for example, an increase in manufacturing cost can be avoided as compared with the case where the wall 52 is formed of a separate member.

次に、図５から図９を参照して、半導体装置１０の製造方法について説明する。先ず、図５に示すように、半導体装置１０を構成する部品群を組み立てて、半導体装置１０の半製品１０ａを製造する。具体的には、第１半導体素子１２を第１放熱板２２上にはんだ付けによって接合する。図示省略するが、第２半導体素子１４についても、第３放熱板２６上にはんだ付けによって接合する。なお、この段階では、第１放熱板２２と第３放熱板２６が、一体のリードフレームとして用意される。このリードフレームには、図５に示される正極端子４６に加えて、複数の第１信号端子４２、複数の第２信号端子４４及び出力端子４８についても一体に形成されている。さらに、このリードフレームには、図４に示した壁部５２も一体に形成されている。   Next, a method for manufacturing the semiconductor device 10 will be described with reference to FIGS. First, as shown in FIG. 5, a part group constituting the semiconductor device 10 is assembled to manufacture a semi-finished product 10 a of the semiconductor device 10. Specifically, the first semiconductor element 12 is joined to the first heat radiating plate 22 by soldering. Although not shown, the second semiconductor element 14 is also joined to the third heat sink 26 by soldering. At this stage, the first heat radiating plate 22 and the third heat radiating plate 26 are prepared as an integrated lead frame. In addition to the positive terminal 46 shown in FIG. 5, a plurality of first signal terminals 42, a plurality of second signal terminals 44 and an output terminal 48 are integrally formed on the lead frame. Further, the wall portion 52 shown in FIG. 4 is also formed integrally with the lead frame.

次いで、第１半導体素子１２の信号パッド１２ｃに、ボンディングワイヤ５０を用いて第１信号端子４２を接続する。その後、第１半導体素子１２上に、第１スペーサブロック１８を介して第２放熱板２４をはんだ付けする。図示省略するが、同様に、第２半導体素子１４の信号パッドにも、ボンディングワイヤ５０を用いて第２信号端子４４を接続する。そして、第２半導体素子１４上に、第２スペーサブロック２０を介して第４放熱板２８をはんだ付けする。その他、必要な工程を経て、図５に示す半製品１０ａが製造される。   Next, the first signal terminal 42 is connected to the signal pad 12 c of the first semiconductor element 12 using the bonding wire 50. Thereafter, the second heat radiating plate 24 is soldered onto the first semiconductor element 12 via the first spacer block 18. Although not shown, the second signal terminal 44 is similarly connected to the signal pad of the second semiconductor element 14 using the bonding wire 50. Then, the fourth heat radiating plate 28 is soldered onto the second semiconductor element 14 via the second spacer block 20. In addition, the semi-finished product 10a shown in FIG. 5 is manufactured through necessary steps.

半製品１０ａの製造後、射出成形によって封止体１６を成形する。先ず、図６に示すように、金型６０内のキャビティ６２に半製品１０ａを配置する。金型６０のキャビティ６２は、封止体１６の形状に応じた空間を画定している。図７、図８に示すように、金型６０には、過熱された樹脂をキャビティ６２内へ導入するための樹脂ゲート６４が設けられている。樹脂ゲート６４は、金型６０の外部からキャビティ６２まで伸びており、キャビティ６２に開口する注入口６６を有する。これにより、樹脂ゲート６４から導入される樹脂は、注入口６６からキャビティ６２内へ流入する。   After manufacturing the semi-finished product 10a, the sealing body 16 is formed by injection molding. First, as shown in FIG. 6, the semi-finished product 10 a is placed in the cavity 62 in the mold 60. The cavity 62 of the mold 60 defines a space corresponding to the shape of the sealing body 16. As shown in FIGS. 7 and 8, the mold 60 is provided with a resin gate 64 for introducing superheated resin into the cavity 62. The resin gate 64 extends from the outside of the mold 60 to the cavity 62 and has an injection port 66 that opens into the cavity 62. Thereby, the resin introduced from the resin gate 64 flows into the cavity 62 from the injection port 66.

前述したように、第１放熱板２２等を含むリードフレームには、壁部５２が一体に設けられている。図７、図８に示すように、壁部５２は、半製品１０ａを金型６０内に配置したときに、金型６０の注入口６６とボンディングワイヤ５０との間に介在する。ここでいう「介在する」とは、注入口６６から壁部５２を通過してボンディングワイヤ５０に至る直線が存在することを意味する。壁部５２の大きさ及び形状は特に限定されないが、図８中の破線Ｈで示されるように、壁部５２の最上部５２ａは、ボンディングワイヤ５０の最上部よりも高くなることが好ましい。ここで、壁部５２は、複数のボンディングワイヤ５０のなかで、少なくとも注入口６６に対して最寄りに位置するボンディングワイヤ５０と注入口６６との間に介在するとよい。なお、本実施例における壁部５２は、全てのボンディングワイヤ５０に関して、各々のボンディングワイヤ５０と注入口６６との間に介在するように設計されている。   As described above, the wall portion 52 is integrally provided on the lead frame including the first heat radiation plate 22 and the like. As shown in FIGS. 7 and 8, the wall 52 is interposed between the injection port 66 of the mold 60 and the bonding wire 50 when the semi-finished product 10 a is disposed in the mold 60. Here, “intervene” means that a straight line from the inlet 66 through the wall portion 52 to the bonding wire 50 exists. Although the size and shape of the wall portion 52 are not particularly limited, it is preferable that the uppermost portion 52a of the wall portion 52 is higher than the uppermost portion of the bonding wire 50 as indicated by a broken line H in FIG. Here, the wall 52 may be interposed between the bonding wire 50 and the injection port 66 that are at least closest to the injection port 66 among the plurality of bonding wires 50. In addition, the wall part 52 in a present Example is designed so that it may interpose between each bonding wire 50 and the injection port 66 regarding all the bonding wires 50. FIG.

金型６０における注入口６６の位置、大きさ及び形状といった構成は特に限定されず、注入口６６の構成に応じて、壁部５２の位置、大きさ及び形状等を適宜設計することができる。但し、封止体１６を射出成形したときに、ボンディングワイヤ５０の位置で空洞（気泡）が生じると、ボンディングワイヤ５０の絶縁性が低下するという問題がある。そのことから、半製品１０ａがキャビティ６２内に配置されたときに、樹脂ゲート６４の注入口６６が、ボンディングワイヤ５０の近傍に位置することが好ましい。これにより、ボンディングワイヤ５０の近傍において流動する樹脂の合流を避けることができ、ボンディングワイヤ５０の近傍に空洞が生じることを抑制することができる。   The configuration such as the position, size, and shape of the injection port 66 in the mold 60 is not particularly limited, and the position, size, shape, and the like of the wall portion 52 can be appropriately designed according to the configuration of the injection port 66. However, when the sealing body 16 is injection-molded, if a cavity (bubble) is generated at the position of the bonding wire 50, there is a problem that the insulating property of the bonding wire 50 is lowered. Therefore, it is preferable that the inlet 66 of the resin gate 64 is located in the vicinity of the bonding wire 50 when the semi-finished product 10 a is disposed in the cavity 62. Thereby, the joining of the resin flowing in the vicinity of the bonding wire 50 can be avoided, and the generation of a cavity in the vicinity of the bonding wire 50 can be suppressed.

次に、金型６０内に樹脂を注入する注入工程が実施される。図９に示すように、この注入工程では、キャビティ６２に開口する注入口６６から、半製品１０ａが配置された金型６０内（即ち、キャビティ６２）へ、加熱された樹脂１７が注入される。図９中の矢印群Ａは、樹脂１７の流れを模式的に示す。注入口６６からキャビティ６２へ流入した樹脂１７は、キャビティ６２内を広がるように流動する。このとき、ボンディングワイヤ５０は柔軟性を有するので、従来の製造方法では、キャビティ６２内を流動する樹脂によって、ボンディングワイヤ５０が倒れ込むことがあった。この場合、ボンディングワイヤ５０が他の部材（例えば第１半導体素子１２や他のボンディングワイヤ５０）と接触して、それらの間で短絡が生じることがある。   Next, an injection process for injecting resin into the mold 60 is performed. As shown in FIG. 9, in this injection step, the heated resin 17 is injected from the injection port 66 opening in the cavity 62 into the mold 60 in which the semi-finished product 10a is disposed (that is, the cavity 62). . An arrow group A in FIG. 9 schematically shows the flow of the resin 17. The resin 17 that has flowed into the cavity 62 from the injection port 66 flows so as to spread in the cavity 62. At this time, since the bonding wire 50 has flexibility, in the conventional manufacturing method, the bonding wire 50 may fall down due to the resin flowing in the cavity 62. In this case, the bonding wire 50 may come into contact with another member (for example, the first semiconductor element 12 or another bonding wire 50), and a short circuit may occur between them.

上記の問題に対して、本実施例の製造方法では、注入口６６とボンディングワイヤ５０との間に壁部５２が存在する。これにより、注入口６６からボンディングワイヤ５０へ向かう樹脂１７は、ボンディングワイヤ５０の手前で壁部５２に衝突し、その結果、ボンディングワイヤ５０の近傍において樹脂１７の流速は低下する。樹脂１７の流速が低下することで、樹脂１７の流動によるボンディングワイヤ５０の移動や倒れ込みが抑制され、ボンディングワイヤ５０と他の部材との間で短絡が生じることが抑制される。   With respect to the above problem, the wall portion 52 exists between the inlet 66 and the bonding wire 50 in the manufacturing method of the present embodiment. As a result, the resin 17 traveling from the injection port 66 toward the bonding wire 50 collides with the wall portion 52 before the bonding wire 50, and as a result, the flow rate of the resin 17 decreases in the vicinity of the bonding wire 50. As the flow rate of the resin 17 decreases, the bonding wire 50 is prevented from moving or falling due to the flow of the resin 17, and a short circuit is prevented from occurring between the bonding wire 50 and another member.

上述した注入工程により、封止体１６が成形される。封止体１６が成形された半製品１０ａを金型６０から取り出し、その他の必要な工程を実施することによって、半導体装置１０が完成する。   The sealing body 16 is shape | molded by the injection | pouring process mentioned above. The semi-finished product 10a in which the sealing body 16 is molded is taken out from the mold 60 and other necessary processes are performed, whereby the semiconductor device 10 is completed.

本実施例の製造方法によると、第１放熱板２２に設けられた壁部５２によって、射出成形（特に、注入工程）におけるボンディングワイヤ５０の移動や倒れ込みを抑制することができる。また、壁部５２が存在することにより、注入口６６をボンディングワイヤ５０の近くに設けることができる。それにより、ボンディングワイヤ５０の近傍に空洞が生じることを抑制することもできる。   According to the manufacturing method of the present embodiment, the wall 52 provided on the first heat radiating plate 22 can suppress the movement and collapse of the bonding wire 50 in the injection molding (particularly, the injection process). In addition, since the wall portion 52 exists, the injection port 66 can be provided near the bonding wire 50. Thereby, it is possible to suppress the generation of a cavity near the bonding wire 50.

本実施例の製造方法では、第１放熱板２２等を含むリードフレームに対して、壁部５２が一体に形成されている。このような構成であると、壁部５２のための新たな部材を用意する必要がなく、例えば部品点数の増加による製造コストの増大等を避けることができる。また、壁部５２をリードフレームから曲げ加工によって形成する構成であると、リードフレームを成形する際（例えばプレス加工時）に、壁部５２も同時に成形することができる。これにより、半導体装置１０の製造工程を複雑化することなく、リードフレームに壁部５２を設けることができる。なお、壁部５２を設けるリードフレームは、第１半導体素子１２が載置されたリードフレームであればよく、必ずしも第１放熱板２２その他の放熱板を含む必要はない。   In the manufacturing method of the present embodiment, the wall portion 52 is formed integrally with the lead frame including the first heat radiating plate 22 and the like. With such a configuration, it is not necessary to prepare a new member for the wall portion 52, and for example, an increase in manufacturing cost due to an increase in the number of parts can be avoided. Further, when the wall 52 is formed from the lead frame by bending, the wall 52 can be simultaneously formed when the lead frame is formed (for example, during press working). Thus, the wall portion 52 can be provided on the lead frame without complicating the manufacturing process of the semiconductor device 10. The lead frame provided with the wall 52 may be a lead frame on which the first semiconductor element 12 is placed, and does not necessarily include the first heat radiating plate 22 or other heat radiating plates.

以上、具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。例えば、リードフレームに壁部５２を設けることに代えて（又は、加えて）、金型６０に壁部６８を設けてもよい。この壁部６８についても、注入工程において、注入口６６とボンディングワイヤ５０との間に介在するように設けるとよい。それにより、リードフレームに設けた壁部５２と同様に、ボンディングワイヤ５０の近傍における樹脂１７の流速を低下させることによって、ボンディングワイヤ５０の移動や倒れ込みを抑制することができる。   Specific examples have been described in detail above, but these are merely examples and do not limit the scope of the claims. For example, instead of (or in addition to) providing the wall portion 52 in the lead frame, the wall portion 68 may be provided in the mold 60. The wall portion 68 is also preferably provided so as to be interposed between the injection port 66 and the bonding wire 50 in the injection step. Thereby, similarly to the wall part 52 provided in the lead frame, the movement and falling of the bonding wire 50 can be suppressed by reducing the flow rate of the resin 17 in the vicinity of the bonding wire 50.

本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書又は図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。   The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings can achieve a plurality of purposes at the same time, and has technical utility by achieving one of the purposes.

１０：半導体装置
１０ａ：半導体装置の半製品
１２：第１半導体素子
１４：第２半導体素子
１６：封止体
１８：第１スペーサブロック
２０：第２スペーサブロック
２２、２４、２６、２８：第１〜第４放熱板
３１〜３６：はんだ層
４２：第１信号端子
４４：第２信号端子
４６：正極端子
４７：負極端子
４８：出力端子
５０：ボンディングワイヤ
５２：第１電極板（リードフレーム）の壁部
６０：金型
６２：金型のキャビティ
６４：金型の樹脂ゲート
６６：樹脂ゲートの注入口
６８：金型の壁部 10: Semiconductor device 10a: Semi-finished product of semiconductor device 12: First semiconductor element 14: Second semiconductor element 16: Sealing body 18: First spacer block 20: Second spacer blocks 22, 24, 26, 28: First To fourth heat radiation plates 31 to 36: solder layer 42: first signal terminal 44: second signal terminal 46: positive electrode terminal 47: negative electrode terminal 48: output terminal 50: bonding wire 52: first electrode plate (lead frame) Wall 60: Mold 62: Mold cavity 64: Mold resin gate 66: Resin gate inlet 68: Mold wall

Claims (1)

ボンディングワイヤが接続された半導体素子を樹脂によって封止した半導体装置の製造方法であって、
ボンディングワイヤが接続されているとともにリードフレーム上に配置された半導体素子を金型内に配置する配置工程と、
前記金型内に開口する注入口から、前記半導体素子が配置された金型内へ加熱された樹脂を注入する注入工程と、を備え、
前記注入工程では、前記リードフレームと前記金型の少なくとも一方に設けられた壁部が、前記注入口と前記ボンディングワイヤとの間に介在する、
半導体装置の製造方法。 A method of manufacturing a semiconductor device in which a semiconductor element to which a bonding wire is connected is sealed with a resin,
A placement step of placing the semiconductor element placed on the lead frame with the bonding wire connected thereto in the mold;
An injection step of injecting a heated resin into the mold in which the semiconductor element is arranged, from an injection port opened in the mold, and
In the injection step, a wall portion provided on at least one of the lead frame and the mold is interposed between the injection port and the bonding wire.
A method for manufacturing a semiconductor device.
JP2016005315A 2016-01-14 2016-01-14 Method of manufacturing semiconductor device Pending JP2017126667A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016005315A JP2017126667A (en) 2016-01-14 2016-01-14 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016005315A JP2017126667A (en) 2016-01-14 2016-01-14 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2017126667A true JP2017126667A (en) 2017-07-20

Family

ID=59364620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016005315A Pending JP2017126667A (en) 2016-01-14 2016-01-14 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2017126667A (en)

Similar Documents

Publication Publication Date Title
JP5947537B2 (en) Semiconductor device and manufacturing method thereof
US9520345B2 (en) Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
EP2824696B1 (en) Semiconductor device and method of manufacture thereof
US10332869B2 (en) Method for manufacturing power module
CN104170086B (en) The manufacture method of semiconductor device and semiconductor device
US9224662B2 (en) Semiconductor apparatus
US8981552B2 (en) Power converter, semiconductor device, and method for manufacturing power converter
CN100565850C (en) Semiconductor device
US9502327B2 (en) Semiconductor device and method for manufacturing the same
JP4985009B2 (en) Semiconductor device and method for packaging the semiconductor device
JP6001472B2 (en) Manufacturing method of semiconductor device
KR102033521B1 (en) Method for manufacturing semiconductor device
JP2017147316A (en) Semiconductor device
JP6663340B2 (en) Semiconductor device
US10950526B2 (en) Semiconductor device
JP2017126667A (en) Method of manufacturing semiconductor device
JP6834673B2 (en) Semiconductor module
WO2020079743A1 (en) Power semiconductor device, and method for manufacturing same
JP2020102595A (en) Semiconductor device
JP2018081947A (en) Power module and manufacturing method thereof