JP2017117857A - Method for forming solder bump - Google Patents
Method for forming solder bump Download PDFInfo
- Publication number
- JP2017117857A JP2017117857A JP2015249209A JP2015249209A JP2017117857A JP 2017117857 A JP2017117857 A JP 2017117857A JP 2015249209 A JP2015249209 A JP 2015249209A JP 2015249209 A JP2015249209 A JP 2015249209A JP 2017117857 A JP2017117857 A JP 2017117857A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor element
- element connection
- opening
- resist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 84
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 229920005989 resin Polymers 0.000 claims abstract description 30
- 239000011347 resin Substances 0.000 claims abstract description 30
- 238000001816 cooling Methods 0.000 claims abstract description 4
- 238000010438 heat treatment Methods 0.000 claims abstract 2
- 238000002844 melting Methods 0.000 claims abstract 2
- 230000008018 melting Effects 0.000 claims abstract 2
- 238000007711 solidification Methods 0.000 claims description 2
- 230000008023 solidification Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 230000004907 flux Effects 0.000 description 7
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 239000012459 cleaning agent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
本発明は、高密度に配置された半導体素子接続パッドに半田バンプを形成する方法に関するものである。 The present invention relates to a method for forming solder bumps on semiconductor element connection pads arranged at high density.
従来、半導体集積回路等の半導体素子を配線基板に接続するための半田バンプを配線基板の半導体素子接続パッドに形成するときには、例えば図２（ａ）に示すように、まず、配線基板Ｂを準備する。
配線基板Ｂは、絶縁板１１と、半導体素子接続パッド１２と、半導体素子接続パッド１２を露出させる開口部１３ａを有するソルダーレジスト層１３とを備えている。
Conventionally, when a solder bump for connecting a semiconductor element such as a semiconductor integrated circuit to a wiring board is formed on a semiconductor element connection pad of the wiring board, first, for example, as shown in FIG. To do.
The wiring board B includes an
次に、図２（ｂ）に示すように、半導体素子接続パッド１２の表面を覆うようにフラックスＦを塗布する。フラックスＦは、半田ボールＨの表面や半導体素子接続パッド１２の表面の酸化被膜を除去するとともに、溶融した半田の濡れ性を向上させる機能を有する粘着性を持った薬液である。
Next, as shown in FIG. 2B, a flux F is applied so as to cover the surface of the semiconductor
次に、図２（ｃ）に示すように、開口部Ｍａを有する金属マスクＭを、金属マスクＭの開口部Ｍａがソルダーレジスト層１３の開口部１３ａを囲繞するように位置合わせをしてソルダーレジスト層１３上に載置する。
Next, as shown in FIG. 2C, the metal mask M having the opening Ma is aligned so that the opening Ma of the metal mask M surrounds the opening 13 a of the
次に、図２（ｄ）に示すように、金属マスクＭの上側に多数の半田ボールＨを載せて、各開口部１３ａ、Ｍａ内に半田ボールＨを挿置するとともに、金属マスクＭの上面にスキージを摺動させることで、開口部１３ａ、Ｍａに入らなかった残余の半田ボールＨを除去する。
Next, as shown in FIG. 2D, a large number of solder balls H are placed on the upper side of the metal mask M, the solder balls H are inserted into the
次に、図２（ｅ）に示すように、金属マスクＭを配線基板Ｂから外す。 Next, the metal mask M is removed from the wiring board B as shown in FIG.
最後に、金属マスクＭを外した配線基板Ｂをリフロー処理することにより、図２（ｆ）に示すように、配線基板Ｂに半田バンプＨが形成される。 Finally, by performing a reflow process on the wiring board B from which the metal mask M has been removed, solder bumps H are formed on the wiring board B as shown in FIG.
ところで、近年、配線基板の小型化、高密度化に伴い、半導体素子接続パッドについても小径のパッドが高密度に配置されるようになっている。これに対応して、半田ボールについても直径が非常に小さく軽量なものが用いられる。
しかしながら、上述した形成方法によると、金属マスクの開口部の周辺にフラックスが付着してしまうことがある。このため、金属マスクを配線基板から外すときに、半田ボールが金属マスクに付着したフラックスの表面張力により、ソルダーレジスト層の開口部の外に出てしまう場合がある。その結果、半田バンプが、互いに隣接する半田バンプ同士の間に形成されて短絡不良となったり、所定の半導体素子接続パッド上に形成されずに通電不良となったりするという問題がある。
By the way, in recent years, with the miniaturization and high density of the wiring substrate, as for the semiconductor element connection pads, the small-diameter pads are arranged with high density. Correspondingly, a solder ball having a very small diameter and a light weight is used.
However, according to the above-described forming method, the flux may adhere to the periphery of the opening of the metal mask. For this reason, when the metal mask is removed from the wiring board, the solder balls may come out of the opening of the solder resist layer due to the surface tension of the flux adhered to the metal mask. As a result, there is a problem that solder bumps are formed between adjacent solder bumps, resulting in a short circuit failure, or a failure in energization without being formed on a predetermined semiconductor element connection pad.
本発明は、高密度に配置された複数の各半導体素子接続パッドの上面に、半田バンプを正確に形成することで、通電性に優れた配線基板を提供することを課題とする。 An object of the present invention is to provide a wiring board having excellent electrical conductivity by accurately forming solder bumps on the upper surfaces of a plurality of semiconductor element connection pads arranged at high density.
本発明の半田バンプの形成方法は、ソルダーレジスト層の開口部から露出する半導体素子接続パッド上に半田バンプを形成する半田バンプの形成方法であって、ソルダーレジスト層上に開口部を囲繞する開口部を有する樹脂マスク層を被着する工程と、ソルダーレジスト層および樹脂マスク層の開口部内に半導体素子接続パッドに接触するように半田ボールを挿置する工程と、半田ボールを加熱溶融させた後、冷却固化することにより半導体素子接続パッドに半田バンプを形成する工程と、樹脂マスク層をソルダーレジスト層から剥離除去する工程と、を行うことを特徴とするものである。 The solder bump forming method of the present invention is a solder bump forming method for forming a solder bump on a semiconductor element connection pad exposed from an opening of a solder resist layer, and the opening surrounding the opening on the solder resist layer A step of applying a resin mask layer having a portion, a step of inserting a solder ball in contact with the semiconductor element connection pad in the openings of the solder resist layer and the resin mask layer, and after the solder ball is heated and melted The step of forming a solder bump on the semiconductor element connection pad by cooling and solidification and the step of peeling and removing the resin mask layer from the solder resist layer are performed.
本発明の半田バンプの形成方法によれば、ソルダーレジスト層上にソルダーレジスト層の開口部を囲繞する開口部を有する樹脂マスク層を被着しておく。そして、半田ボールを半導体素子接続パッドに接触するように挿置して、樹脂マスク層が被着したままの状態で半田ボールを加熱溶融させた後、冷却固化することで半導体素子接続パッドに半田バンプを形成する。
このため、半田ボールがソルダーレジスト層および樹脂マスク層の開口部の外に出てしまうことがなく、半田バンプを各半導体素子接続パッドの上に確実に形成することができる。これにより、通電性に優れた配線基板を提供することができる。
According to the solder bump forming method of the present invention, the resin mask layer having an opening surrounding the opening of the solder resist layer is deposited on the solder resist layer. Then, the solder ball is inserted so as to contact the semiconductor element connection pad, and the solder ball is heated and melted with the resin mask layer adhered, and then cooled and solidified to thereby solder the semiconductor element connection pad. Form bumps.
For this reason, the solder ball does not come out of the openings of the solder resist layer and the resin mask layer, and the solder bump can be reliably formed on each semiconductor element connection pad. Thereby, the wiring board excellent in electroconductivity can be provided.
次に、本発明の半田バンプの形成方法の一例を、図１を基にして説明する。 Next, an example of the solder bump forming method of the present invention will be described with reference to FIG.
まず、図１（ａ）に示すように、配線基板Ａを準備する。
配線基板Ａは、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る絶縁板１と、銅等の良導電性金属から成る半導体素子接続パッド２と、半導体素子接続パッド２を露出させる開口部３ａを有するソルダーレジスト層３とを備えている。
First, as shown in FIG. 1A, a wiring board A is prepared.
The wiring board A includes an
次に、図１（ｂ）に示すように、ソルダーレジスト層３上に開口部３ａを囲繞する開口部Ｒａを有する樹脂マスク層Ｒを形成する。
樹脂マスク層Ｒの上面の高さは、半導体素子接続パッド２の上に挿置される半田ボールＢの頂点よりも、０〜１０μｍ程度高いことが好ましい。樹脂マスク層Ｒの上面の高さが半田ボールＨの頂点よりも低いと半田ボールＨが開口部３ａ、Ｒａから外へ出てしまう恐れがある。また、樹脂マスク層Ｒの上面の高さが半田ボールＨの頂点よりも１０μｍを越える高さがあると、開口部３ａ、Ｒａ内に複数の半田ボールＨが入ってしまう恐れがある。
樹脂マスク層Ｒは、例えばアクリル樹脂等の感光性樹脂を含む樹脂シートをソルダーレジスト層３上に貼着して、露光および現像することにより形成される。
Next, as shown in FIG. 1B, a resin mask layer R having an opening Ra surrounding the
The height of the upper surface of the resin mask layer R is preferably about 0 to 10 μm higher than the apex of the solder ball B inserted on the semiconductor element connection pad 2. If the height of the upper surface of the resin mask layer R is lower than the apex of the solder balls H, the solder balls H may come out of the
The resin mask layer R is formed by sticking a resin sheet containing a photosensitive resin such as an acrylic resin on the
次に、図１（ｃ）に示すように、半導体素子接続パッド２の表面にフラックスＦを塗布する。フラックスＦは、例えば周知のスクリーン技術を用いて各開口部３ａ、Ｒａ内の半導体素子接続パッド２に塗布される。
Next, as shown in FIG. 1C, flux F is applied to the surface of the semiconductor element connection pad 2. The flux F is applied to the semiconductor element connection pads 2 in the
次に、図１（ｄ）に示すように、樹脂マスク層Ｒの上面に多数の半田ボールＨを載せてソルダーレジスト層３および樹脂マスク層Ｒの各開口部３ａ、Ｒａ内に半田ボールＨを挿置するとともに、例えばスキージを樹脂マスクＲ上に摺動させることで残余の半田ボールＨを除去する。
Next, as shown in FIG. 1D, a large number of solder balls H are placed on the upper surface of the resin mask layer R, and the solder balls H are placed in the
図１（ｄ）で示した工程を行うことにより、図１（ｅ）に示すように、半田ボールＨが各開口部３ａ、Ｒａ内に露出する半導体素子接続パッド２に接触した状態で載置される。
By performing the process shown in FIG. 1D, the solder balls H are placed in contact with the semiconductor element connection pads 2 exposed in the
次に、配線基板Ａをリフロー処理した後に冷却することにより、図１（ｆ）に示すように、半導体素子接続パッド２に半田バンプＨが固着される。 Next, the solder bump H is fixed to the semiconductor element connection pad 2 as shown in FIG.
最後に、図１（ｇ）に示すように、樹脂マスク層Ｒを例えばアミン系の剥離液を用いて剥離除去するとともに、エーテル系の洗浄剤を用いてフラックスを除去すればよい。
これにより、配線基板Ａに半田バンプＨが形成される。
Finally, as shown in FIG. 1G, the resin mask layer R may be peeled and removed using, for example, an amine-based stripping solution, and the flux may be removed using an ether-based cleaning agent.
As a result, solder bumps H are formed on the wiring board A.
このように、本発明の半田バンプの形成方法によれば、ソルダーレジスト層３上にソルダーレジスト層３の開口部３ａを囲繞する開口部Ｒａを有する樹脂マスク層Ｒを被着しておく。そして、開口部３ａ、Ｒａ内に半導体素子接続パッド２に接触するように半田ボールＨを挿置して、樹脂マスク層Ｒが被着したままの状態で半田ボールＨをリフロー処理により加熱溶融させた後、冷却固化することで半導体素子接続パッド２に半田バンプＨを形成する。
このため、半田ボールＨがソルダーレジスト層３および樹脂マスク層Ｒの開口部３ａ、Ｒａの外に出てしまうことがなく、半田バンプＨを各半導体素子接続パッド２の上に確実に形成することができる。これにより、通電性に優れた配線基板Ａを提供することができる。
Thus, according to the solder bump forming method of the present invention, the resin mask layer R having the opening Ra surrounding the
For this reason, the solder ball H does not come out of the
２ 半導体素子接続パッド
３ ソルダーレジスト層
３ａ （ソルダーレジスト層の）開口部
Ｒ 樹脂マスク層
Ｒａ （樹脂マスク層）の開口部
2 Semiconductor
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015249209A JP2017117857A (en) | 2015-12-22 | 2015-12-22 | Method for forming solder bump |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015249209A JP2017117857A (en) | 2015-12-22 | 2015-12-22 | Method for forming solder bump |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017117857A true JP2017117857A (en) | 2017-06-29 |
Family
ID=59231972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015249209A Pending JP2017117857A (en) | 2015-12-22 | 2015-12-22 | Method for forming solder bump |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2017117857A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010114140A (en) * | 2008-11-04 | 2010-05-20 | Shinko Electric Ind Co Ltd | Semiconductor device and method of manufacturing the same |
| JP2012074595A (en) * | 2010-09-29 | 2012-04-12 | Toppan Printing Co Ltd | Method of manufacturing semiconductor package |
-
2015
- 2015-12-22 JP JP2015249209A patent/JP2017117857A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010114140A (en) * | 2008-11-04 | 2010-05-20 | Shinko Electric Ind Co Ltd | Semiconductor device and method of manufacturing the same |
| JP2012074595A (en) * | 2010-09-29 | 2012-04-12 | Toppan Printing Co Ltd | Method of manufacturing semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7611040B2 (en) | Method for forming solder bump and method for mounting semiconductor device using a solder powder resin composition | |
| JP5138277B2 (en) | Wiring board and manufacturing method thereof | |
| JP5113114B2 (en) | Wiring board manufacturing method and wiring board | |
| TW201417196A (en) | Package substrate, package structure and methods for manufacturing same | |
| TWI449485B (en) | Printed circuit board and method for manufacturing the same | |
| JP2009231657A (en) | Semiconductor device and method of manufacturing the same | |
| JP2018082084A (en) | Printed circuit board and manufacturing method thereof | |
| KR20160001827A (en) | Method for manufacturing a circuit board | |
| JP2007059588A (en) | Method of manufacturing wiring board, and wiring board | |
| KR20120120789A (en) | Method for manufacturing printed circuit board | |
| JP2011187792A (en) | Semiconductor package, and method of manufacturing the same | |
| KR101109240B1 (en) | Method for manufacturing semiconductor package substrate | |
| JP2017117857A (en) | Method for forming solder bump | |
| JP2009212160A (en) | Wiring board and manufacturing method therefor | |
| CN110858548A (en) | Embedded chip and manufacturing method thereof | |
| JPH07326853A (en) | Ball bump forming method for printed wiring board | |
| KR20160032524A (en) | Printed circuit board and manufacturing method thereof | |
| JP3967989B2 (en) | Manufacturing method of wiring board with solder bump | |
| JP2007227788A (en) | Wiring board fabrication method, and soldering paste | |
| JP2004179363A (en) | Manufacturing method of wiring board with solder bump | |
| JP2014007266A (en) | Method for manufacturing wiring board with solder bump | |
| JP5686702B2 (en) | Wiring board | |
| JP4139185B2 (en) | Wiring board manufacturing method | |
| KR101321199B1 (en) | Method for manufacturing of printed circuit board | |
| JP2012204732A (en) | Wiring board and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20160401 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180725 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190528 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20191119 |