JP2017112339A - Method for manufacturing silicon germanium epitaxial wafer and silicon germanium epitaxial wafer - Google Patents

Method for manufacturing silicon germanium epitaxial wafer and silicon germanium epitaxial wafer Download PDF

Info

Publication number
JP2017112339A
JP2017112339A JP2015247939A JP2015247939A JP2017112339A JP 2017112339 A JP2017112339 A JP 2017112339A JP 2015247939 A JP2015247939 A JP 2015247939A JP 2015247939 A JP2015247939 A JP 2015247939A JP 2017112339 A JP2017112339 A JP 2017112339A
Authority
JP
Japan
Prior art keywords
buffer layer
silicon germanium
epitaxial wafer
silicon
germanium epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015247939A
Other languages
Japanese (ja)
Other versions
JP6686419B2 (en
Inventor
祥泰 古賀
Yoshiyasu Koga
祥泰 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2015247939A priority Critical patent/JP6686419B2/en
Publication of JP2017112339A publication Critical patent/JP2017112339A/en
Application granted granted Critical
Publication of JP6686419B2 publication Critical patent/JP6686419B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a silicon germanium epitaxial wafer capable of reducing density of threading dislocation and gettering a metal impurity, and a silicon germanium epitaxial wafer obtainable by the method.SOLUTION: A method for manufacturing a silicon germanium epitaxial wafer 100 includes the steps of: forming a buffer layer 20 on a surface 10A of a silicon wafer 10; implanting a molecular ion I into the buffer layer 20: and forming a silicon germanium epitaxial layer 30 on the buffer layer 20. The molecular ion I is composed of carbon and one or more elements selected from a group consisting of hydrogen, helium, silicone, and germanium.SELECTED DRAWING: Figure 1

Description

本発明は、シリコンゲルマニウムエピタキシャルウェーハの製造方法およびシリコンゲルマニウムエピタキシャルウェーハに関する。   The present invention relates to a method for producing a silicon germanium epitaxial wafer and a silicon germanium epitaxial wafer.

従来、半導体材料としてシリコン（Ｓｉ）が広く用いられている。また、Ｓｉと同じIV族元素のゲルマニウム（Ｇｅ）を固溶させてシリコンに歪みを導入することより、キャリアの移動度を高めることができることが知られている。   Conventionally, silicon (Si) has been widely used as a semiconductor material. It is also known that carrier mobility can be increased by introducing germanium (Ge), the same group IV element as Si, into solid solution and introducing strain into silicon.

近年、シリコンにゲルマニウムを添加したシリコンゲルマニウム（ＳｉＧｅ）が半導体材料として注目されるようになってきた。例えば、高周波特性が必要な、移動体通信端末用の無線通信チップ等に利用されつつある。このようなＳｉＧｅを用いた半導体デバイスは、半導体デバイス製造時に、チャネル領域やソース、ドレイン領域に対して、選択的に歪導入領域を形成することが一般的である。なお、本明細書において、単に「ＳｉＧｅ」と表記する場合は、化学量論的組成の組成比の特定を意図するものではなく、所定比率でＧｅがＳｉに固溶した固溶体を意味する。   In recent years, silicon germanium (SiGe) obtained by adding germanium to silicon has attracted attention as a semiconductor material. For example, it is being used for wireless communication chips for mobile communication terminals that require high frequency characteristics. In such a semiconductor device using SiGe, a strain introducing region is generally selectively formed with respect to a channel region, a source, and a drain region when the semiconductor device is manufactured. In the present specification, the simple expression “SiGe” does not intend to specify the composition ratio of the stoichiometric composition, but means a solid solution in which Ge is dissolved in Si at a predetermined ratio.

ここで、大面積のＳｉＧｅ層（膜）を半導体デバイス製造プロセスに適用するため、ベース基板となるシリコンウェーハ上にＳｉＧｅをヘテロエピタキシャル成長させたシリコンゲルマニウムエピタキシャル（以下、「ＳｉＧｅエピタキシャル」と表記する。）層を有するＳｉＧｅエピタキシャルウェーハの形態での利用が望まれている。   Here, in order to apply a large-area SiGe layer (film) to a semiconductor device manufacturing process, silicon germanium epitaxial (hereinafter referred to as “SiGe epitaxial”) in which SiGe is heteroepitaxially grown on a silicon wafer serving as a base substrate. Use in the form of SiGe epitaxial wafers with layers is desired.

しかしながら、シリコンウェーハ上にＳｉＧｅをエピタキシャル成長させたＳｉＧｅ層と、ベース基板となるシリコンウェーハとでは格子定数が異なるため、この格子定数差に起因して、両者の界面から成長層上部に向けて伸展する転位（貫通転位）が高密度に発生してしまうことが知られている。高密度の貫通転位が発生したＳｉＧｅエピタキシャルウェーハを半導体デバイス製造プロセスに適用することはできないため、転位密度を低減することのできる技術が種々検討されている。   However, the SiGe layer obtained by epitaxially growing SiGe on the silicon wafer and the silicon wafer serving as the base substrate have different lattice constants. Therefore, due to the difference in lattice constant, the SiGe layer extends from the interface between them to the upper part of the growth layer. It is known that dislocations (threading dislocations) occur at high density. Since a SiGe epitaxial wafer in which high-density threading dislocations are generated cannot be applied to a semiconductor device manufacturing process, various techniques for reducing the dislocation density have been studied.

転位密度を低減することのできるＳｉＧｅエピタキシャルウェーハの製造方法に関する技術として、例えば特許文献１では、以下の技術が提案されている。すなわち、Ｓｉ基板上にＧｅ系エピタキシャル膜を化学気相堆積法で成長させるステップと、前記Ｇｅ系エピタキシャル膜に７００〜９００℃の温度範囲で第１の熱処理を施すステップと、前記Ｇｅ系エピタキシャル膜の表面側からＧｅをイオン注入するステップと、前記イオン注入後のＧｅ系エピタキシャル膜に７００〜９００℃の温度範囲で第２の熱処理を施すステップと、を含むＧｅ系エピタキシャル膜の成長方法である。また、特許文献１では、Ｓｉ基板とＧｅ系エピタキシャル膜との間に、ＳｉＧｅ混晶のバッファ層を成長させることが好ましいことも提案されている。   As a technique relating to a method of manufacturing a SiGe epitaxial wafer capable of reducing the dislocation density, for example, Patent Document 1 proposes the following technique. A step of growing a Ge-based epitaxial film on a Si substrate by chemical vapor deposition, a step of subjecting the Ge-based epitaxial film to a first heat treatment in a temperature range of 700 to 900 ° C., and the Ge-based epitaxial film A method for growing a Ge-based epitaxial film, comprising: implanting Ge ions from the surface side of the substrate; and subjecting the Ge-based epitaxial film after the ion implantation to a second heat treatment in a temperature range of 700 to 900 ° C. . Patent Document 1 also proposes that a SiGe mixed crystal buffer layer is preferably grown between the Si substrate and the Ge-based epitaxial film.

特許文献１に記載の技術によると、Ｇｅイオン注入によりＧｅ系エピタキシャル膜の、Ｓｉ基板との界面近傍にアモルファス領域が形成され、次いで第２の熱処理を行ってアモルファス領域を単結晶化することで、得られたＧｅ系エピタキシャル膜の貫通転位およびループ転位の密度が低減するとされる。   According to the technique described in Patent Document 1, an amorphous region is formed in the vicinity of the interface with the Si substrate of the Ge-based epitaxial film by Ge ion implantation, and then a second heat treatment is performed to single-crystallize the amorphous region. The density of threading dislocations and loop dislocations in the obtained Ge-based epitaxial film is supposed to be reduced.

特開２００８−１２０６２７号公報JP 2008-120627 A

特許文献１に記載される技術は、結晶回復熱処理を複数回実施することで、Ｇｅ系エピタキシャル膜に形成された貫通転位を低減させる。そのため、熱処理によって結晶回復しきれなかった貫通転位は多数発生することが予想される。特許文献１の記載の技術では、Ｇｅ系エピタキシャル膜とＳｉ基板との界面近傍にアモルファス領域を形成するよう、エピタキシャル膜内にＧｅイオンを注入している。しかしながら、Ｇｅイオン注入による注入飛程には限界（深い位置まで注入することはできない）がある。そのため、特許文献１の記載の技術では、厚膜のＧｅ系エピタキシャル膜を製造することは困難である。   The technique described in Patent Document 1 reduces threading dislocations formed in a Ge-based epitaxial film by performing crystal recovery heat treatment a plurality of times. For this reason, it is expected that many threading dislocations that could not be recovered by heat treatment will occur. In the technique described in Patent Document 1, Ge ions are implanted into the epitaxial film so as to form an amorphous region near the interface between the Ge-based epitaxial film and the Si substrate. However, there is a limit to the implantation range by Ge ion implantation (cannot be implanted to a deep position). Therefore, it is difficult to manufacture a thick Ge-based epitaxial film by the technique described in Patent Document 1.

さらに、特許文献１では、シリコンウェーハをベース基板として用いるエピタキシャルウェーハを半導体デバイス製造プロセスに適用する場合に問題となり得る、金属不純物への対策についても考慮されていない。貫通転位の密度を低減させるための工程と、金属不純物をゲッタリングするためのゲッタリングサイトを形成する工程とが別々に行われると、製造工程数が増加して高コスト化の一因に繋がることを本発明者は新たに課題認識した。   Furthermore, Patent Document 1 does not consider measures against metal impurities, which can be a problem when an epitaxial wafer using a silicon wafer as a base substrate is applied to a semiconductor device manufacturing process. If the process for reducing the density of threading dislocations and the process for forming a gettering site for gettering metal impurities are performed separately, the number of manufacturing processes increases, leading to a high cost. The present inventor newly recognized the problem.

そこで本発明は、上記課題に鑑み、貫通転位密度を低減することができると共に、金属不純物をゲッタリングすることのできるシリコンゲルマニウムエピタキシャルウェーハの製造方法およびその製造方法により得られるシリコンゲルマニウムエピタキシャルウェーハを提供することを目的とする。   Accordingly, in view of the above problems, the present invention provides a silicon germanium epitaxial wafer manufacturing method capable of reducing threading dislocation density and gettering metal impurities, and a silicon germanium epitaxial wafer obtained by the manufacturing method. The purpose is to do.

本発明者は、上記課題を解決するために鋭意検討し、構成元素に炭素を含む分子イオンをバッファ層に注入し、該注入後にシリコンゲルマニウム（ＳｉＧｅ）エピタキシャル層を形成することを着想した。分子イオン注入により、炭素が局所的に固溶した固溶領域が形成され、当該固溶領域が、バッファ層の表層部においてＳｉＧｅエピタキシャル層への貫通転位の伸展を止めることのできる領域とすることができると共に、該領域をゲッタリングサイトとすることができることを本発明者は知見し、本発明を完成するに至った。
すなわち、本発明の要旨構成は以下のとおりである。 The present inventor has intensively studied in order to solve the above-mentioned problems, and has conceived that molecular ions containing carbon as a constituent element are implanted into the buffer layer, and a silicon germanium (SiGe) epitaxial layer is formed after the implantation. By molecular ion implantation, a solid solution region in which carbon is locally dissolved is formed, and the solid solution region is a region where the extension of threading dislocations to the SiGe epitaxial layer can be stopped in the surface layer portion of the buffer layer. The present inventors have found that the region can be a gettering site, and have completed the present invention.
That is, the gist configuration of the present invention is as follows.

本発明のシリコンゲルマニウムエピタキシャルウェーハの製造方法は、シリコンウェーハ表面にバッファ層を形成する工程と、前記バッファ層に分子イオンを注入する工程と、前記分子イオンの注入を経た前記バッファ層上に、シリコンゲルマニウムエピタキシャル層を形成する工程と、を含み、
前記分子イオンは、炭素ならびに、水素、ヘリウム、シリコンおよびゲルマニウムからなる群より選択される１以上の元素から構成されることを特徴とする。 The method for producing a silicon germanium epitaxial wafer of the present invention includes a step of forming a buffer layer on the surface of a silicon wafer, a step of implanting molecular ions into the buffer layer, and a silicon layer on the buffer layer that has undergone the implantation of molecular ions. Forming a germanium epitaxial layer, and
The molecular ion is composed of carbon and one or more elements selected from the group consisting of hydrogen, helium, silicon, and germanium.

ここで、前記分子イオンを注入する工程において、前記バッファ層の表面から１００ｎｍ以下の範囲内に前記分子イオンを注入することが好ましい。   Here, in the step of implanting the molecular ions, it is preferable to implant the molecular ions within a range of 100 nm or less from the surface of the buffer layer.

また、前記分子イオンを注入する工程において、前記分子イオンの注入ドーズ量を１×１０１４ａｔｏｍｓ／ｃｍ２未満とすることが好ましい。 In the step of implanting molecular ions, it is preferable that an implantation dose of the molecular ions is less than 1 × 10 14 atoms / cm 2 .

さらに、前記分子イオンを注入する工程において、前記シリコンウェーハの温度を２５℃より低く保持した状態で行うことが好ましく、前記シリコンウェーハの温度を０℃以下に保持することがより好ましい。   Furthermore, the step of implanting the molecular ions is preferably performed in a state where the temperature of the silicon wafer is kept below 25 ° C., and more preferably, the temperature of the silicon wafer is kept below 0 ° C.

また、本発明のシリコンゲルマニウムエピタキシャルウェーハの製造方法は、前記分子イオンを注入する工程に先立ち、前記バッファ層表面に酸化膜を形成する工程をさらに含むことが好ましい。他にも、前記分子イオンを注入する工程の後、熱処理を行う工程をさらに含むことも好ましい。   The method for producing a silicon germanium epitaxial wafer of the present invention preferably further includes a step of forming an oxide film on the surface of the buffer layer prior to the step of implanting the molecular ions. In addition, it is preferable to further include a step of performing a heat treatment after the step of implanting the molecular ions.

ここで、前記バッファ層は、シリコンゲルマニウムからなるエピタキシャル層であることが好ましい。また、前記バッファ層は、厚み方向にＧｅ組成比ｘ（０＜ｘ≦０．５）を傾斜させたＳｉ（１−ｘ）Ｇｅｘ組成傾斜層であることが好ましい。 Here, the buffer layer is preferably an epitaxial layer made of silicon germanium. The buffer layer is preferably a Si (1-x) Ge x composition gradient layer in which the Ge composition ratio x (0 <x ≦ 0.5) is inclined in the thickness direction.

また、本発明のシリコンゲルマニウムエピタキシャルウェーハは、シリコンウェーハと、該シリコンウェーハ表面に設けられたバッファ層と、前記バッファ層上に設けられたシリコンゲルマニウムエピタキシャル層と、を有し、
前記バッファ層に炭素の固溶領域が存在することを特徴とする。 The silicon germanium epitaxial wafer of the present invention has a silicon wafer, a buffer layer provided on the surface of the silicon wafer, and a silicon germanium epitaxial layer provided on the buffer layer,
The buffer layer has a solid solution region of carbon.

ここで、前記バッファ層の表面からの深さが１００ｎｍ以下の範囲内に、前記炭素の厚み方向の炭素濃度プロファイルのピークが位置することが好ましい。   Here, it is preferable that the peak of the carbon concentration profile in the thickness direction of the carbon is located in a range where the depth from the surface of the buffer layer is 100 nm or less.

本発明によれば、炭素を構成元素に含む分子イオンをバッファ層に注入したので、貫通転位密度を低減することができると共に、金属不純物をゲッタリングすることのできるシリコンゲルマニウムエピタキシャルウェーハの製造方法を提供することができる。また、この製造方法により製造されるシリコンゲルマニウムエピタキシャルウェーハを提供することができる。   According to the present invention, since a molecular ion containing carbon as a constituent element is implanted into a buffer layer, a method for manufacturing a silicon germanium epitaxial wafer that can reduce threading dislocation density and getter metal impurities can be obtained. Can be provided. Moreover, the silicon germanium epitaxial wafer manufactured by this manufacturing method can be provided.

本発明の一実施形態に従うシリコンゲルマニウムエピタキシャルウェーハの製造方法を説明するための摸式断面図である。It is a model cross section for demonstrating the manufacturing method of the silicon germanium epitaxial wafer according to one Embodiment of this invention. 本発明の一実施形態に従うシリコンゲルマニウムエピタキシャルウェーハによる貫通転位の低減作用を説明するための模式断面図である。It is a schematic cross section for demonstrating the reduction | restoration effect | action of the threading dislocation by the silicon germanium epitaxial wafer according to one Embodiment of this invention. 本発明の好適実施形態に従うシリコンゲルマニウムエピタキシャルウェーハの製造方法の工程の一部を説明するための摸式断面図である。It is a model type sectional view for explaining a part of process of a manufacturing method of a silicon germanium epitaxial wafer according to a preferred embodiment of the present invention.

以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、図１〜３では図面の簡略化および説明の便宜上、各構成の縦横比について、実際の割合と異なり誇張して示す。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In FIGS. 1 to 3, the aspect ratio of each component is exaggerated and shown in an exaggerated manner for the sake of simplicity of the drawings and convenience of explanation.

（シリコンゲルマニウムエピタキシャルウェーハの製造方法）
本発明の一実施形態に従うシリコンゲルマニウムエピタキシャルウェーハ１００（以下、「ＳｉＧｅエピタキシャルウェーハ１００」と略記する。）の製造方法は、図１に示すように、シリコンウェーハ１０の表面１０Ａにバッファ層２０を形成する工程（図１（Ａ），（Ｂ））と、バッファ層２０に分子イオンＩを注入する工程（図１（Ｃ），（Ｄ））と、バッファ層２０上に、シリコンゲルマニウムエピタキシャル層３０（以下、「ＳｉＧｅエピタキシャル層３０」と略記する。）を形成する工程（図１（Ｅ））と、を含む。ここで、分子イオンＩは、炭素ならびに、水素、ヘリウム、シリコンおよびゲルマニウムからなる群より選択される１以上の元素から構成される。図１（Ｅ）は、この製造方法の結果得られたＳｉＧｅエピタキシャルウェーハ１００の模式断面図である。 (Method for producing silicon germanium epitaxial wafer)
A method for manufacturing a silicon germanium epitaxial wafer 100 (hereinafter abbreviated as “SiGe epitaxial wafer 100”) according to an embodiment of the present invention forms a buffer layer 20 on a surface 10A of a silicon wafer 10 as shown in FIG. (FIGS. 1A and 1B), a step of implanting molecular ions I into the buffer layer 20 (FIGS. 1C and 1D), and a silicon germanium epitaxial layer 30 on the buffer layer 20 (Hereinafter abbreviated as “SiGe epitaxial layer 30”) (FIG. 1E). Here, the molecular ion I is composed of carbon and one or more elements selected from the group consisting of hydrogen, helium, silicon, and germanium. FIG. 1E is a schematic cross-sectional view of a SiGe epitaxial wafer 100 obtained as a result of this manufacturing method.

シリコンウェーハ１０としては、単結晶シリコンからなり、表面にエピタキシャル層を有しないバルクのシリコンウェーハを用いることができる。シリコンウェーハ１０は、チョクラルスキ法（ＣＺ法）や浮遊帯域溶融法（ＦＺ法）により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することが一般的である。所望の目的に応じてシリコンウェーハ１０に炭素または窒素を添加してもよく、任意のドーパントを所定濃度添加して、いわゆるｎ＋型もしくはｐ＋型、またはｎ−型もしくはｐ−型の基板としてもよい。   As the silicon wafer 10, a bulk silicon wafer made of single crystal silicon and having no epitaxial layer on the surface can be used. As the silicon wafer 10, it is common to use a slice of a single crystal silicon ingot grown by the Czochralski method (CZ method) or the floating zone melting method (FZ method) with a wire saw or the like. Carbon or nitrogen may be added to the silicon wafer 10 according to a desired purpose, and an arbitrary dopant may be added at a predetermined concentration to form a so-called n + type or p + type, or n− type or p− type substrate. .

次に、シリコンウェーハ１０の表面１０Ａにバッファ層２０を形成する工程を行う（図１（Ａ），（Ｂ））。バッファ層２０は、シリコンウェーハ１０と、ＳｉＧｅエピタキシャル層３０との格子定数差に起因する格子不整合を緩和するための層である。このようなバッファ層２０として、シリコンゲルマニウムからなるエピタキシャル層を用いることが好ましい。例えば、ＳｉＧｅエピタキシャル層３０におけるＳｉＧｅのＧｅ組成比αを超えない、Ｇｅ組成比をβとするＳｉ（１−β）Ｇｅβをエピタキシャル成長させたＳｉ（１−β）Ｇｅβ層を用いることができる（すなわち、β≦αである）。また、厚み方向にＧｅ組成比ｘ（０＜ｘ≦０．５）を傾斜させたＳｉ（１−ｘ）Ｇｅｘ組成傾斜層を用いることも好ましく、シリコンウェーハ１０からＳｉＧｅエピタキシャル層３０の方向へ厚み方向にＧｅ組成比ｘを漸増させることも好ましい。なお、Ｇｅ組成比ｘの上限を、上記Ｇｅ組成比以下とすることが好ましい。 Next, a step of forming the buffer layer 20 on the surface 10A of the silicon wafer 10 is performed (FIGS. 1A and 1B). The buffer layer 20 is a layer for alleviating lattice mismatch caused by the lattice constant difference between the silicon wafer 10 and the SiGe epitaxial layer 30. As such a buffer layer 20, it is preferable to use an epitaxial layer made of silicon germanium. For example, a Si (1-β) Ge β layer obtained by epitaxially growing Si (1-β) Ge β having a Ge composition ratio β, which does not exceed the Ge composition ratio α of SiGe in the SiGe epitaxial layer 30 can be used. (That is, β ≦ α). It is also preferable to use a Si (1-x) Ge x composition gradient layer in which the Ge composition ratio x (0 <x ≦ 0.5) is inclined in the thickness direction, from the silicon wafer 10 to the SiGe epitaxial layer 30. It is also preferable to gradually increase the Ge composition ratio x in the thickness direction. In addition, it is preferable to make the upper limit of Ge composition ratio x below the said Ge composition ratio.

このようなバッファ層２０は、ＭＢＥ(Molecular Beam Epitaxy)法、ＧＳＭＢＥ(Gas Source MBE)法、ＵＨＶ−ＣＶＤ(Ultra High Vacuum Chemical Vapour Deposition)法や、減圧化学気相成長法（減圧ＣＶＤ法）等を用いて形成することができる。ソースガスとしては、Ｇｅ源としてＧｅＨ４およびＧｅ２Ｈ６等を、Ｓｉ源としてＳｉＨ４、ＳｉＨ２Ｃｌ２およびＳｉ２Ｈ６等を用いることができ、形成するバッファ層のＧｅ組成比に応じてＧｅ源およびＳｉ源のソースガスの混合比率を調整すればよい。バッファ層２０の厚みも、一般的な範囲とすることができ、例えば１０ｎｍ〜１μｍとすることができる。 Such a buffer layer 20 is formed by MBE (Molecular Beam Epitaxy) method, GSMBE (Gas Source MBE) method, UHV-CVD (Ultra High Vacuum Chemical Vapor Deposition) method, low pressure chemical vapor deposition method (low pressure CVD method) or the like. Can be used. As the source gas, GeH 4 and Ge 2 H 6 and the like can be used as the Ge source, and SiH 4 , SiH 2 Cl 2 and Si 2 H 6 and the like can be used as the Si source, depending on the Ge composition ratio of the buffer layer to be formed. Thus, the mixing ratio of the source gas of the Ge source and Si source may be adjusted. The thickness of the buffer layer 20 can also be in a general range, for example, 10 nm to 1 μm.

次に、本実施形態において特に特徴的な工程となる、バッファ層２０に分子イオンＩを注入する工程を行う（図１（Ｃ））。分子イオンＩは、炭素ならびに、水素、ヘリウム、シリコンおよびゲルマニウムからなる群より選択される１以上の元素から構成されたものを用いることとする。すなわち、分子イオンＩの構成元素は、炭素を少なくとも含む。ここで、本明細書において「分子イオン」とは、分子がフラグメンテーションを起こすことなく、１個以上の電子を脱離（正イオン化）または付加（負イオン化）して生じたイオンを指すものとする。複数の分子イオンＩが塊状に集合してクラスターとなっていてもよい。分子イオンＩは、例えば日新イオン機器社より市販のＣＬＡＲＩＳ（登録商標）などを分子イオン発生装置として用いることができる。   Next, a step of implanting molecular ions I into the buffer layer 20, which is a particularly characteristic step in the present embodiment, is performed (FIG. 1C). The molecular ion I is composed of carbon and one or more elements selected from the group consisting of hydrogen, helium, silicon, and germanium. That is, the constituent element of the molecular ion I includes at least carbon. As used herein, “molecular ion” refers to an ion generated by desorption (positive ionization) or addition (negative ionization) of one or more electrons without causing fragmentation of the molecule. . A plurality of molecular ions I may gather together to form a cluster. As the molecular ion I, for example, CLARIS (registered trademark) commercially available from Nissin Ion Instruments Co., Ltd. can be used as the molecular ion generator.

イオン化させる分子は、構成元素が上記の元素からなる限りは特に限定されない。イオン化が可能な炭素源化合物としては、エタン、メタンなどを用いることができる。例えばシクロヘキサン（Ｃ６Ｈ１２）を材料ガスとすれば、炭素および水素からなる分子イオンを生成することができる。また、例えばメチルシラン（ＣＳｉＨ６）を材料ガスとすれば、炭素、シリコンおよび水素からなる分子イオンを生成することができる。シリコンゲルマニウム水素化物を材料ガスとすれば、シリコン、ゲルマニウムおよび水素からなる分子イオンを生成することができる。なお、炭素源化合物としては特に、ピレン(Ｃ１６Ｈ１０)、ジベンジル（Ｃ１４Ｈ１４）などより生成したＣｎＨｍ（３≦ｎ≦１６，３≦ｍ≦１０）を用いることが好ましい。小サイズの分子イオンビームを制御し易いためである。 The molecules to be ionized are not particularly limited as long as the constituent elements are composed of the above elements. As the ionizable carbon source compound, ethane, methane, or the like can be used. For example, when cyclohexane (C 6 H 12 ) is used as a material gas, molecular ions composed of carbon and hydrogen can be generated. For example, when methylsilane (CSiH 6 ) is used as a material gas, molecular ions composed of carbon, silicon, and hydrogen can be generated. If silicon germanium hydride is used as a material gas, molecular ions composed of silicon, germanium and hydrogen can be generated. As the carbon source compound, it is particularly preferable to use C n H m (3 ≦ n ≦ 16, 3 ≦ m ≦ 10) generated from pyrene (C 16 H 10 ), dibenzyl (C 14 H 14 ), or the like. . This is because it is easy to control a small-sized molecular ion beam.

分子イオンＩの注入により、バッファ層２０の表層部の所定領域に、分子イオンＩの構成元素が局所的に固溶して存在する領域が形成される。詳細を後述するが、結晶欠陥の生じている炭素固溶領域２０ａによって、貫通転位の伸展が抑止される。さらに、炭素固溶領域２０ａには炭素が局所的に固溶しているため、ゲッタリングサイトとしても機能する。したがって、この分子イオンＩの注入により、貫通転位の伸展が抑止することのできる結晶欠陥領域を形成することができると同時に、ゲッタリングサイトを形成することができ、製造効率を高めることができる。   By the implantation of the molecular ions I, a region where the constituent elements of the molecular ions I are locally dissolved is formed in a predetermined region of the surface layer portion of the buffer layer 20. Although details will be described later, the extension of threading dislocations is suppressed by the carbon solid solution region 20a in which crystal defects are generated. Further, since carbon is locally dissolved in the carbon solid solution region 20a, it also functions as a gettering site. Therefore, the implantation of the molecular ions I can form a crystal defect region in which the extension of threading dislocations can be suppressed, and at the same time, a gettering site can be formed and the manufacturing efficiency can be improved.

以下、バッファ層２０において、炭素固溶領域２０ａよりもシリコンウェーハ１０側の領域を領域２０ｂと区分し、炭素固溶領域２０ａよりもＳｉＧｅエピタキシャル層側の領域を領域２０ｃと区分して説明する。   Hereinafter, in the buffer layer 20, a region closer to the silicon wafer 10 than the carbon solid solution region 20 a is divided into regions 20 b, and a region closer to the SiGe epitaxial layer than the carbon solid solution region 20 a is divided into regions 20 c.

分子イオンＩの注入工程に続いて、分子イオンＩの注入を経たバッファ層２０の上に、ＳｉＧｅエピタキシャル層３０を形成する工程を行う。ＳｉＧｅエピタキシャル層３０も、バッファ層２０と同様に、ＭＢＥ法、ＧＳＭＢＥ法、ＵＨＶ−ＣＶＤ法、減圧ＣＶＤ法等を用いて形成することができる。ＳｉＧｅエピタキシャル層３０におけるＳｉＧｅのＧｅ組成比αは、所望に応じて適宜選択されるが、例えば０．２≦α≦０．５の範囲で適宜選択することができる。ＳｉＧｅエピタキシャル層３０の厚さ等も、所望に応じて適宜設計することができ、例えば１０ｎｍ〜１０μｍとすることができる。   Following the molecular ion I implantation step, a step of forming the SiGe epitaxial layer 30 on the buffer layer 20 that has undergone the molecular ion I implantation is performed. Similar to the buffer layer 20, the SiGe epitaxial layer 30 can also be formed by using an MBE method, a GSMBE method, a UHV-CVD method, a low pressure CVD method, or the like. The Ge composition ratio α of SiGe in the SiGe epitaxial layer 30 is appropriately selected as desired, but can be appropriately selected within a range of 0.2 ≦ α ≦ 0.5, for example. The thickness and the like of the SiGe epitaxial layer 30 can be appropriately designed as desired, and can be set to, for example, 10 nm to 10 μm.

以上の工程を経ることで、ＳｉＧｅエピタキシャルウェーハ１００を製造することができる。本実施形態に従う製造方法により得られたＳｉＧｅエピタキシャルウェーハ１００は、貫通転位の密度を従来のＳｉＧｅエピタキシャルウェーハよりも低減できると共に、金属不純物をゲッタリングすることのできるゲッタリングサイトを備える。以下、かかる効果が得られる作用について、図２を参照しつつ説明する。   By passing through the above process, the SiGe epitaxial wafer 100 can be manufactured. The SiGe epitaxial wafer 100 obtained by the manufacturing method according to the present embodiment includes a gettering site that can reduce the density of threading dislocations as compared to a conventional SiGe epitaxial wafer and can getter metal impurities. Hereinafter, the operation that can provide such an effect will be described with reference to FIG.

ここで、バッファ層２０の表面から分子イオンＩを注入する場合、分子イオンＩの構成元素はバッファ層２０の表層部に固溶する。一方、バッファ層２０の表面からモノマーイオンを注入する場合、加速電圧を低くしたとしても、モノマーイオンの構成元素は、分子イオンＩを注入する場合に比べればバッファ層２０の奥深くに侵入する。すなわち、モノマーイオン注入に比べて、分子イオン注入ではバッファ層２０の表層部にイオン注入を行うことができる。その結果、注入後の分子イオンＩの構成元素をバッファ層２０の表層部に浅く、かつ、局所的に固溶させることができる。二次イオン質量分析法（ＳＩＭＳ：Secondary Iron Mass Spectrometry）により、バッファ層２０の厚み方向における濃度プロファイルを測定することができ、ＳＩＭＳにより得られるプロファイルでは、分子イオンＩの加速電圧およびイオン種にも依存するが、モノマーイオン注入の場合に比べて極めてシャープ（即ち、半値幅が１００ｎｍ以下程度に小さくなる）になり、照射された構成元素が局所的に存在する領域の厚みは、概ね５００ｎｍ以下（例えば５０〜４００ｎｍ程度）となる。この結果、分子イオン注入により、炭素固溶領域２０ａを、バッファ層２０の表面から１００ｎｍ以内に形成できる。なお、本明細書において、厚み方向における炭素の濃度プロファイルのピーク位置がバッファ層２０の表面から１００ｎｍ以内にあるとき、結晶欠陥領域２０ａがバッファ層２０の表面から１００ｎｍ以内に形成されているとものとする。   Here, when the molecular ions I are implanted from the surface of the buffer layer 20, the constituent elements of the molecular ions I are dissolved in the surface layer portion of the buffer layer 20. On the other hand, when monomer ions are implanted from the surface of the buffer layer 20, even if the acceleration voltage is lowered, the constituent elements of the monomer ions penetrate deeper into the buffer layer 20 than when the molecular ions I are implanted. That is, compared with monomer ion implantation, ion implantation can be performed on the surface layer portion of the buffer layer 20 by molecular ion implantation. As a result, the constituent element of the molecular ion I after implantation can be shallowly and locally dissolved in the surface layer portion of the buffer layer 20. The concentration profile in the thickness direction of the buffer layer 20 can be measured by secondary ion mass spectrometry (SIMS). In the profile obtained by SIMS, the acceleration voltage and ion species of the molecular ion I are also measured. Although it depends, it becomes extremely sharp (that is, the half width is reduced to about 100 nm or less) compared with the case of monomer ion implantation, and the thickness of the region where the irradiated constituent element is locally present is approximately 500 nm or less ( For example, about 50 to 400 nm). As a result, the carbon solid solution region 20a can be formed within 100 nm from the surface of the buffer layer 20 by molecular ion implantation. In the present specification, when the peak position of the carbon concentration profile in the thickness direction is within 100 nm from the surface of the buffer layer 20, the crystal defect region 20 a is formed within 100 nm from the surface of the buffer layer 20. And

シリコンウェーハ１０とバッファ層２０とでは格子定数が異なるなるため、ＳｉＧｅエピタキシャル層３０を形成する前に、バッファ層２０を形成した段階で、バッファ層２０内には転位が多数発生する。発生した転位には、バッファ層２０の表面２０Ａまで到達する転位ＤＴＡと、バッファ層２０の表面２０Ａには到達しない転位ＤＴＢとがある。バッファ層２０の表面２０Ａまで到達していない転位ＤＴＢは、貫通転位の伸展を抑制する領域がなければ、ＳｉＧｅエピタキシャル層３０形成時にバッファ層２０の表面２０Ａにまで伸展してしまい、この新たな伸展により表面２０Ａに発生した貫通転位を起点として、ＳｉＧｅエピタキシャル層３０内に貫通転位が発生するおそれがある。ここで、バッファ層２０を形成した時点で、既にバッファ層２０の表面２０Ａにまで到達した貫通転位ＤＴＡを消失させることはできないが、バッファ層２０の形成後（すなわち、転位発生後）であっても、炭素を構成元素に含む分子イオン注入により、バッファ層２０の表層部に微視的（ミクロ）には結晶格子が乱れた炭素固溶領域（結晶改質層でもあり結晶欠陥が形成された領域である）を形成することができる。この結晶改質層（結晶欠陥領域）は、バッファ層２０の表面２０Ａまで到達していない転位ＤＴＢがバッファ層２０の表面２０Ａに伸展することを防止するストップ層として機能し、転位ＤＴＢの伸展が結晶改質層で抑制されるため、本実施形態では貫通転位の発生を低減できるものと考えられる。さらに、炭素原子そのものも、転位の伸展を止める（押さえつける）ピニング作用を有するため、バッファ層２０の表層部に存在する炭素原子が、転位ＤＴＡに起因したＳｉＧｅエピタキシャル層３０への貫通転位の発生低減にも寄与するものと考えられる。 Since the silicon wafer 10 and the buffer layer 20 have different lattice constants, many dislocations are generated in the buffer layer 20 when the buffer layer 20 is formed before the SiGe epitaxial layer 30 is formed. The generated dislocations, and dislocations D TA reaching the surface 20A of the buffer layer 20, the surface 20A of the buffer layer 20 has a dislocation D TB does not reach. The dislocation D TB that has not reached the surface 20A of the buffer layer 20 extends to the surface 20A of the buffer layer 20 when the SiGe epitaxial layer 30 is formed unless there is a region that suppresses the extension of threading dislocations. Starting from threading dislocations generated on the surface 20A by extension, threading dislocations may occur in the SiGe epitaxial layer 30. Here, at the time of forming the buffer layer 20, can not already be lost threading dislocations D TA that reached the surface 20A of the buffer layer 20, after forming the buffer layer 20 (i.e., after dislocation) met However, due to the molecular ion implantation including carbon as a constituent element, a carbon solid solution region (crystal modification layer which is also a crystal modification layer) in which the crystal lattice is disordered microscopically (micro) is formed in the surface layer portion of the buffer layer 20. Can be formed). This crystal modification layer (crystal defect region) functions as a stop layer that prevents the dislocation D TB that has not reached the surface 20A of the buffer layer 20 from extending to the surface 20A of the buffer layer 20, and the dislocation D TB Since extension is suppressed in the crystal modification layer, it is considered that the occurrence of threading dislocations can be reduced in this embodiment. Further, the carbon atom itself also stopping extension of dislocations (pressing) to have a pinning effect, carbon atoms present in the surface layer of the buffer layer 20 is, the threading dislocations into the SiGe epitaxial layer 30 due to the dislocation D TA generation It is thought to contribute to reduction.

なお、モノマーイオン注入によっても、炭素が固溶した領域を形成することは可能であるが、その場合、分子イオン注入に比べて表面２０Ａから、より深い位置に炭素固溶領域が形成される。そのため、バッファ層２０におけるＳｉＧｅエピタキシャル層３０側の領域２０ｃの厚み幅が広く、領域２０ｃ内に発生する転位の数も増加する。このため領域２０ｃにて発生した転位による貫通転位の伸展を止めるには不十分である。このように、モノマーイオン注入の場合、貫通転位密度の低減効果は分子イオン注入の場合に比べて劣るものと考えられる。   It is possible to form a region in which carbon is dissolved by monomer ion implantation, but in this case, a carbon solid solution region is formed at a deeper position from the surface 20A than in molecular ion implantation. Therefore, the thickness width of the region 20c on the SiGe epitaxial layer 30 side in the buffer layer 20 is wide, and the number of dislocations generated in the region 20c also increases. For this reason, it is insufficient to stop the extension of threading dislocations due to the dislocations generated in the region 20c. Thus, in the case of monomer ion implantation, the effect of reducing threading dislocation density is considered to be inferior to that in the case of molecular ion implantation.

本実施形態により形成される炭素固溶領域２０ａが貫通密度低減に極めて有効である理論的な背景は未だ明らかではなく、また、本発明は理論に縛られるものでもないが、本発明者はさらに以下のように考えている。すなわち、分子イオン注入の場合、構成元素を局所的に固溶させることができるため、モノマーイオン注入に比べて、極めて低ドーズの条件でも十分な貫通密度低減が得られる。この際、炭素固溶領域２０ａにおいて貫通転位の伸展が止まるのは、分子イオンＩの注入によって結晶格子が乱れた結晶改質層（結晶欠陥領域）が形成されるためだと考えられる。また、低ドーズで結晶欠陥領域２０ａを形成することができるため、バッファ層２０上に形成するＳｉＧｅエピタキシャル層３０の結晶性に与える影響を抑制することができる。なお、バッファ層２０に炭素をイオン注入すると、炭素起因の転位が発生することが想定されるため、一般的には炭素イオンの注入は避けられてきた。しかしながら、分子イオンの形態での注入であれば局所的な固溶となるため、炭素の影響は限定的と考えられるか、あるいは、炭素に起因する転位発生に比べて、貫通転位の伸展抑止効果が極めて優れているかのどちらかの理由により、貫通転位の密度を顕著に低減できたのではないかと考えられる。また、分子イオン注入の場合、モノマーイオン注入に比べて、炭素がより局所的に固溶しているため、低ドーズの注入条件であったとしても、ゲッタリングサイトとしても有効に機能することができる点でも極めて有利である。   The theoretical background that the carbon solid solution region 20a formed according to the present embodiment is extremely effective in reducing the penetration density is not yet clear, and the present invention is not bound by the theory. I think as follows. That is, in the case of molecular ion implantation, constituent elements can be locally dissolved, so that a sufficient penetration density reduction can be obtained even under extremely low dose conditions as compared with monomer ion implantation. At this time, the extension of threading dislocations in the carbon solid solution region 20a is thought to be due to the formation of a crystal modification layer (crystal defect region) in which the crystal lattice is disturbed by the implantation of molecular ions I. In addition, since the crystal defect region 20a can be formed with a low dose, the influence on the crystallinity of the SiGe epitaxial layer 30 formed on the buffer layer 20 can be suppressed. Since carbon-induced dislocation is assumed to occur when carbon is ion-implanted into the buffer layer 20, carbon ion implantation has generally been avoided. However, if it is implanted in the form of molecular ions, it becomes a local solid solution, so the effect of carbon is considered to be limited, or the effect of inhibiting the extension of threading dislocations compared to the occurrence of dislocations due to carbon It is considered that the density of threading dislocations could be remarkably reduced for either reason. Also, in the case of molecular ion implantation, carbon is more locally dissolved than monomer ion implantation, so that it can function effectively as a gettering site even under low dose implantation conditions. This is also extremely advantageous.

以上の点から、炭素固溶領域２０ａを、バッファ層２０の表面２０Ａ近傍に形成するため、本実施形態においては、分子イオンＩを注入する工程において、バッファ層２０の表面２０Ａから１００ｎｍ以下の範囲内に分子イオンＩを注入することが好ましい。すなわち、分子イオンＩの注入飛程が１００ｎｍ以内となるように、分子イオンＩの注入条件を設定することが好ましい。この目的のため、例えば分子イオンＩとしてＣｎＨｍ（３≦ｎ≦１６，３≦ｍ≦１０）を用いる場合、炭素１原子あたりの加速電圧は、０ｋｅＶ／ａｔｏｍ超え５０ｋｅＶ／ａｔｏｍ以下とし、好ましくは、４０ｋｅＶ／ａｔｏｍ以下とする。 From the above points, in order to form the carbon solid solution region 20a in the vicinity of the surface 20A of the buffer layer 20, in this embodiment, in the step of implanting molecular ions I, a range of 100 nm or less from the surface 20A of the buffer layer 20 is used. It is preferable to implant molecular ions I into the inside. That is, it is preferable to set the molecular ion I implantation conditions such that the molecular ion I implantation range is within 100 nm. For this purpose, for example, when C n H m (3 ≦ n ≦ 16, 3 ≦ m ≦ 10) is used as the molecular ion I, the accelerating voltage per carbon atom is more than 0 keV / atom and not more than 50 keV / atom, Preferably, it is 40 keV / atom or less.

また、分子イオンを注入する工程において、バッファ層２０の表面２０Ａから１００ｎｍ以下の範囲内の少なくとも一部にアモルファス領域を形成してもよい。アモルファス領域による貫通転位の伸展抑止効果が考えられる。分子イオンＩの加速電圧および注入ドーズ量を適宜調整することで、アモルファス領域を形成することができる。ただし、ＳｉＧｅエピタキシャル層の結晶性を高めるために、分子イオンの注入ドーズ量を１×１０１４ａｔｏｍｓ／ｃｍ２未満とすることがより好ましい。この範囲内でアモルファス領域をより確実に形成するためには、以下の手法をとることができる。 In the step of implanting molecular ions, an amorphous region may be formed in at least a part within a range of 100 nm or less from the surface 20A of the buffer layer 20. It is considered that the threading dislocation is prevented from spreading by the amorphous region. An amorphous region can be formed by appropriately adjusting the acceleration voltage and the implantation dose of the molecular ion I. However, in order to improve the crystallinity of the SiGe epitaxial layer, it is more preferable that the implantation dose of molecular ions is less than 1 × 10 14 atoms / cm 2 . In order to more reliably form the amorphous region within this range, the following method can be taken.

すなわち、シリコンウェーハ１０の温度（基板温度）を２５℃より低く保持した状態で分子イオンＩを注入してもよい。さらに、基板温度を０℃以下に保持してもよい。下限は特段制限されないが、低温状態の維持効率の観点から、下限を−２００℃と設定することができる。こうすることで、アモルファス領域を形成することができる。この理由は、以下のとおりである。分子イオンIがバッファ層２０と衝突する際には熱が発生し、その熱でバッファ層２０の表層部が加熱される。この加熱により、分子イオン注入により導入されたダメージが回復する（自己アニール効果）が、基板温度が低い場合、この自己アニール効果が阻害され、導入されたダメージが十分に回復せず、アモルファス領域が形成されやすくなると考えられる。この作用のため、注入条件にも依存するが、ドーズ量が１×１０１４ａｔｏｍｓ／ｃｍ２未満と比較的少ない条件であっても、アモルファス領域を形成しやすくなる。 That is, the molecular ions I may be implanted in a state where the temperature of the silicon wafer 10 (substrate temperature) is kept lower than 25 ° C. Further, the substrate temperature may be kept at 0 ° C. or lower. Although a minimum is not restrict | limited especially, from a viewpoint of the maintenance efficiency of a low temperature state, a minimum can be set with -200 degreeC. By doing so, an amorphous region can be formed. The reason for this is as follows. When the molecular ions I collide with the buffer layer 20, heat is generated, and the surface layer portion of the buffer layer 20 is heated by the heat. This heating recovers the damage introduced by the molecular ion implantation (self-annealing effect). However, when the substrate temperature is low, this self-annealing effect is hindered and the introduced damage is not fully recovered, and the amorphous region is not recovered. It is thought that it is easy to form. Because of this action, although depending on the implantation conditions, it is easy to form an amorphous region even under a relatively small condition of a dose of less than 1 × 10 14 atoms / cm 2 .

なお、基板温度は、分子イオン注入装置内で、シリコンウェーハ１０を載置するステージを冷却することにより低くすることができる。具体的には、ステージ内部に満遍なく設けられた流路内に、チラーを用いて一定温度に保たれた、液体窒素、エチレングリコールなどの冷媒を流すことにより、ステージを冷却すればよい。冷媒の温度や流速を変更することによって、基板温度を調整することができる。   The substrate temperature can be lowered by cooling the stage on which the silicon wafer 10 is placed in the molecular ion implantation apparatus. Specifically, the stage may be cooled by flowing a refrigerant such as liquid nitrogen or ethylene glycol, which is maintained at a constant temperature using a chiller, in a flow path that is provided uniformly throughout the stage. The substrate temperature can be adjusted by changing the temperature and flow rate of the refrigerant.

また、アモルファス領域については、ＳｉＧｅエピタキシャルウェーハ１００の製造過程または製造後に、その断面を透過型電子顕微鏡（ＴＥＭ：Transmission Electron Microscope）により観察することで確認することができる。所望により行われるアニールによって、アモルファス領域が単結晶化されることもある。   Further, the amorphous region can be confirmed by observing the cross section with a transmission electron microscope (TEM) after the manufacturing process of the SiGe epitaxial wafer 100 or after the manufacturing. The amorphous region may be single-crystallized by annealing performed as desired.

ここで、分子イオンを構成する原子数は２〜５０個、好ましくは２０個以下、より好ましくは１０個以下で適宜設定することができ、後述する実施例においては、原子数７個のＣ２Ｈ５を用いた。原子数の調整は、ノズルから噴出されるガスのガス圧力および真空容器の圧力、イオン化する際のフィラメントへ印加する電圧などを調整することにより行うことができる。なお、分子イオンの原子数は、四重極高周波電界による質量分析またはタイムオブフライト質量分析により求めることができる。 Here, the number of atoms constituting the molecular ion can be appropriately set to 2 to 50, preferably 20 or less, more preferably 10 or less. In the examples described later, C 2 having 7 atoms. using H 5. The number of atoms can be adjusted by adjusting the gas pressure of the gas ejected from the nozzle, the pressure of the vacuum vessel, the voltage applied to the filament during ionization, and the like. In addition, the number of atoms of molecular ions can be determined by mass spectrometry using a quadrupole high-frequency electric field or time-of-flight mass spectrometry.

なお、分子イオンのドーズ量は、イオン照射時間を制御することにより調整することができる。炭素のドーズ量は、１×１０１３ａｔｏｍｓ／ｃｍ２以上とすることができる。 The dose of molecular ions can be adjusted by controlling the ion irradiation time. The dose of carbon can be 1 × 10 13 atoms / cm 2 or more.

ここで、本実施形態に従う製造方法において、以下の工程をさらに含むことができる。   Here, the manufacturing method according to the present embodiment may further include the following steps.

図３（Ａ）〜（Ｄ）に示すように、分子イオンＩを注入する工程に先立ち、バッファ層２０の表面２０Ａに酸化膜２１を形成する工程をさらに含んでもよい。酸化膜２１は、バッファ層２０の表面２０Ａを熱酸化することにより形成することができる。酸化膜２１により、バッファ層２０の表面２０Ａを保護することができると共に、分子イオンの注入深さを調整することができる。分子イオンＩの注入後には、所望に応じてエッチング等により酸化膜２１を除去してもよい。   As shown in FIGS. 3A to 3D, prior to the step of implanting molecular ions I, a step of forming an oxide film 21 on the surface 20A of the buffer layer 20 may be further included. The oxide film 21 can be formed by thermally oxidizing the surface 20A of the buffer layer 20. The oxide film 21 can protect the surface 20A of the buffer layer 20 and can adjust the implantation depth of molecular ions. After the implantation of the molecular ions I, the oxide film 21 may be removed by etching or the like as desired.

また、図３（Ｅ）に示すように、分子イオンＩの注入する工程の後、熱処理を行う工程をさらに含んでもよい。分子イオン注入により生じた結晶へのダメージを回復することができる。なお、図３では上記酸化膜２１を形成する工程を含めて一連の工程として図示しているが、本実施形態においては、両工程のいずれか一方のみを行ってもよいし、両工程を行わなくてもよい。   Further, as shown in FIG. 3E, a step of performing heat treatment may be further included after the step of implanting molecular ions I. The damage to the crystal caused by the molecular ion implantation can be recovered. Although FIG. 3 shows a series of steps including the step of forming the oxide film 21, only one of both steps may be performed in the present embodiment, or both steps are performed. It does not have to be.

（シリコンゲルマニウムエピタキシャルウェーハ）
次に、上記製造方法により得られるシリコンゲルマニウムエピタキシャルウェーハ１００について説明する。前述の製造方法の実施形態と重複する構成については、同一の符号を付して説明を省略する。 (Silicon germanium epitaxial wafer)
Next, the silicon germanium epitaxial wafer 100 obtained by the above manufacturing method will be described. About the structure which overlaps with embodiment of the above-mentioned manufacturing method, the same code | symbol is attached | subjected and description is abbreviate | omitted.

ＳｉＧｅエピタキシャルウェーハ１００は、図１（Ｅ）に示すように、シリコンウェーハ１０と、該シリコンウェーハ１０表面に設けられたバッファ層２０と、バッファ層２０上に設けられたシリコンゲルマニウムエピタキシャル層３０と、を有する。ここで、ＳｉＧｅエピタキシャルウェーハ１００のバッファ層２０には、炭素の固溶領域２０ａが存在する。かかるバッファ層２０をＳｉＧｅエピタキシャルウェーハ１００は有するため、貫通転位の密度が従来よりも低減できると共に、金属不純物をゲッタリングすることができる高いゲッタリング能力を有する。   As shown in FIG. 1E, the SiGe epitaxial wafer 100 includes a silicon wafer 10, a buffer layer 20 provided on the surface of the silicon wafer 10, a silicon germanium epitaxial layer 30 provided on the buffer layer 20, Have Here, a carbon solid solution region 20 a exists in the buffer layer 20 of the SiGe epitaxial wafer 100. Since the SiGe epitaxial wafer 100 has such a buffer layer 20, the density of threading dislocations can be reduced as compared with the conventional one, and the gettering capability capable of gettering metal impurities can be obtained.

貫通転位の密度を低減するために、バッファ層２０の表面２０Ａからの深さが１００ｎｍ以下の範囲内に、炭素濃度プロファイルのピークが位置することがより好ましい。   In order to reduce the density of threading dislocations, it is more preferable that the peak of the carbon concentration profile is located within a range where the depth from the surface 20A of the buffer layer 20 is 100 nm or less.

（発明例１）
ＣＺ単結晶シリコンインゴットから得たシリコンウェーハ（直径：８インチ、厚さ：７２５μｍ、酸素濃度：１．１×１０１４ａｔｏｍｓ／ｃｍ３）を用意した。次に、厚み方向にＧｅ組成比ｘを傾斜させたＳｉ（１−ｘ）Ｇｅｘ組成傾斜バッファ層をＣＶＤ法によりエピタキシャル成長させた。エピタキシャル成長条件は以下のとおりである。キャリアガス：水素ガス、原料ガス：ＳｉＨ４およびＧｅＨ４、チャンバー圧力：１０〜１００Ｔｏｒｒ、温度：４００〜５５０℃、厚さ：１μｍ。なお、Ｇｅ組成比ｘについては、シリコンウェーハ側をｘ＝０．０２とし、ｘ＝０．３まで増加させた。 (Invention Example 1)
A silicon wafer obtained from a CZ single crystal silicon ingot (diameter: 8 inches, thickness: 725 μm, oxygen concentration: 1.1 × 10 14 atoms / cm 3 ) was prepared. Next, a Si (1-x) Ge x composition gradient buffer layer having a Ge composition ratio x inclined in the thickness direction was epitaxially grown by a CVD method. The epitaxial growth conditions are as follows. Carrier gas: hydrogen gas, source gas: SiH 4 and GeH 4 , chamber pressure: 10 to 100 Torr, temperature: 400 to 550 ° C., thickness: 1 μm. The Ge composition ratio x was increased to x = 0.3 with x = 0.02 on the silicon wafer side.

次に、日新イオン機器より市販のCLARIS（登録商標）を用いて、シクロヘキサンよりＣ２Ｈ５を生成して、Ｓｉ（１−ｘ）Ｇｅｘ組成傾斜バッファ層の表面に照射した。基板温度は室温（約２５℃）であり、炭素１原子当りの加速電圧を２０ｋｅＶ／ａｔｏｍ、ドーズ量５．０×１０１３ａｔｏｍｓ／ｃｍ２とした。 Next, C 2 H 5 was generated from cyclohexane using a commercially available CLARIS (registered trademark) from Nissin ion equipment, and the surface of the Si (1-x) Ge x composition gradient buffer layer was irradiated. The substrate temperature was room temperature (about 25 ° C.), the acceleration voltage per carbon atom was 20 keV / atom, and the dose was 5.0 × 10 13 atoms / cm 2 .

最後に、ゲルマニウム組成比が０．３の、Ｓｉ０．７Ｇｅ０．３エピタキシャル層をＣＶＤ法によりエピタキシャル成長させた。エピタキシャル成長条件は以下のとおりである。キャリアガス：水素ガス、原料ガス：ＳｉＨ４およびＧｅＨ４、チャンバー圧力：５０Ｔｏｒｒ、温度：６００℃、厚さ：３μｍ。こうして、発明例１にかかるＳｉＧｅエピタキシャルウェーハを作製した。 Finally, a Si 0.7 Ge 0.3 epitaxial layer having a germanium composition ratio of 0.3 was epitaxially grown by a CVD method. The epitaxial growth conditions are as follows. Carrier gas: hydrogen gas, source gas: SiH 4 and GeH 4 , chamber pressure: 50 Torr, temperature: 600 ° C., thickness: 3 μm. Thus, the SiGe epitaxial wafer according to Invention Example 1 was produced.

（発明例２，３）
発明例１と同一条件で、発明例２，３にかかるＳｉＧｅエピタキシャルウェーハを作製した。 (Invention Examples 2 and 3)
Under the same conditions as Invention Example 1, SiGe epitaxial wafers according to Invention Examples 2 and 3 were produced.

（比較例１〜３）
発明例１において、Ｃ２Ｈ５の分子イオンを注入したことに代えて、水素イオンを２０ｋｅＶ、２×１０１５ａｔｏｍｓ／ｃｍ２の条件で注入した以外は、発明例１と同様にＳｉＧｅエピタキシャルウェーハを作製し、それぞれ比較例１〜３とした。 (Comparative Examples 1-3)
The SiGe epitaxial wafer was the same as in Invention Example 1 except that hydrogen ions were implanted under the conditions of 20 keV and 2 × 10 15 atoms / cm 2 in place of implanting C 2 H 5 molecular ions in Invention Example 1. Were made as Comparative Examples 1 to 3, respectively.

（貫通転位密度の評価）
発明例１〜３および比較例１〜３のそれぞれのＳｉＧｅエピタキシャルウェーハに対して、ライトエッチング後にＳｉＧｅエピタキシャル層表面を光学顕微鏡観察することにより、エピタキシャルウェーハ表面へ貫通した欠陥の密度を評価した。観察箇所は、ＳｉＧｅエピタキシャルウェーハの（１）ウェーハ中心部、（２）ウェーハ中心とウェーハ端との中心部、（３）ウェーハ端から５ｍｍ内側部の３箇所とした。この（１）〜（３）のそれぞれの位置で観察された密度の平均値を表１に示す。 (Evaluation of threading dislocation density)
For each of the SiGe epitaxial wafers of Invention Examples 1 to 3 and Comparative Examples 1 to 3, the surface of the SiGe epitaxial layer was observed with an optical microscope after light etching, thereby evaluating the density of defects penetrating into the epitaxial wafer surface. The observation locations were (1) the wafer center of the SiGe epitaxial wafer, (2) the center between the wafer center and the wafer edge, and (3) the three locations 5 mm inside from the wafer edge. Table 1 shows the average values of the densities observed at the respective positions (1) to (3).

Figure 2017112339
Figure 2017112339

（ゲッタリング能力の評価）
発明例１〜３および比較例１〜３のそれぞれのＳｉＧｅエピタキシャルウェーハに対して、ＳｉＧｅエピタキシャル層表面を、Ｎｉ汚染液（１．０×１０１１／ｃｍ２）でスピンコート汚染法を用いて故意に汚染し、引き続き９００℃、３０分の熱処理を施した。その後、ＳＩＭＳ測定を行い、改質層に捕獲されたＮｉ捕獲量（Ｎｉプルファイルの積分値）を測定した。その結果、発明例１〜３ではＮｉ汚染量のほぼ全量がバッファ層内の分子イオン注入領域に局在していたのに対し、比較例１〜３ではイオン注入領域に局在していなかった。すなわち、発明例１〜３では、分子イオン注入によりゲッタリング能力が付与されていることが確認された。 (Evaluation of gettering ability)
For each of the SiGe epitaxial wafers of Invention Examples 1 to 3 and Comparative Examples 1 to 3, the surface of the SiGe epitaxial layer was intentionally formed using a Ni contamination liquid (1.0 × 10 11 / cm 2 ) using a spin coat contamination method. Subsequently, a heat treatment was performed at 900 ° C. for 30 minutes. Thereafter, SIMS measurement was performed, and the amount of Ni trapped in the modified layer (the integrated value of the Ni pull file) was measured. As a result, in the inventive examples 1 to 3, almost the entire amount of Ni contamination was localized in the molecular ion implantation region in the buffer layer, whereas in the comparative examples 1 to 3, it was not localized in the ion implantation region. . That is, in invention examples 1 to 3, it was confirmed that gettering ability was imparted by molecular ion implantation.

表１から明らかなように、発明例１〜３では、比較例１〜３に比べて最大で約１／４程度にまで貫通転位の密度を低減できたことが確認された。さらに、発明例１〜３では、比較例１〜３に比べて極めて優れた高いゲッタリング能力を得ることができたことも確認された。   As is apparent from Table 1, it was confirmed that in Invention Examples 1 to 3, the density of threading dislocations could be reduced to about ¼ at maximum as compared with Comparative Examples 1 to 3. Further, it was also confirmed that the inventive examples 1 to 3 were able to obtain extremely high gettering ability as compared with the comparative examples 1 to 3.

本発明によれば、貫通転位を抑制することができると共に、金属不純物をゲッタリングすることのできるシリコンゲルマニウムエピタキシャルウェーハの製造方法を提供することができる。   According to the present invention, it is possible to provide a method for manufacturing a silicon germanium epitaxial wafer that can suppress threading dislocations and getter metal impurities.

１０ シリコンウェーハ
１０Ａ シリコンウェーハの表面
２０ バッファ層
２０Ａ バッファ層の表面
２０ａ 炭素固溶領域
３０ シリコンゲルマニウムエピタキシャル層
１００ シリコンゲルマニウムエピタキシャルウェーハ
ＤＴＡ 貫通転位
ＤＴＢ 貫通転位
Ｉ 分子イオン DESCRIPTION OF SYMBOLS 10 Silicon wafer 10A Silicon wafer surface 20 Buffer layer 20A Buffer layer surface 20a Carbon solid solution region 30 Silicon germanium epitaxial layer 100 Silicon germanium epitaxial wafer D TA threading dislocation D TB threading dislocation I Molecular ion

Claims (11)

シリコンウェーハ表面にバッファ層を形成する工程と、
前記バッファ層に分子イオンを注入する工程と、
前記分子イオンの注入を経た前記バッファ層上に、シリコンゲルマニウムエピタキシャル層を形成する工程と、を含み、
前記分子イオンは、炭素ならびに、水素、ヘリウム、シリコンおよびゲルマニウムからなる群より選択される１以上の元素から構成されることを特徴とするシリコンゲルマニウムエピタキシャルウェーハの製造方法。 Forming a buffer layer on the surface of the silicon wafer;
Implanting molecular ions into the buffer layer;
Forming a silicon germanium epitaxial layer on the buffer layer that has undergone the implantation of the molecular ions,
The method for producing a silicon germanium epitaxial wafer, wherein the molecular ion is composed of carbon and one or more elements selected from the group consisting of hydrogen, helium, silicon, and germanium. 前記分子イオンを注入する工程において、前記バッファ層の表面から１００ｎｍ以下の範囲内に前記分子イオンを注入する、請求項１に記載のシリコンゲルマニウムエピタキシャルウェーハの製造方法。   2. The method for producing a silicon germanium epitaxial wafer according to claim 1, wherein in the step of implanting molecular ions, the molecular ions are implanted within a range of 100 nm or less from the surface of the buffer layer. 前記分子イオンを注入する工程において、前記分子イオンの注入ドーズ量を１×１０１４ａｔｏｍｓ／ｃｍ２未満とする、請求項１または２に記載のシリコンゲルマニウムエピタキシャルウェーハの製造方法。 3. The method for producing a silicon germanium epitaxial wafer according to claim 1, wherein in the step of implanting the molecular ions, an implantation dose of the molecular ions is less than 1 × 10 14 atoms / cm 2 . 前記分子イオンを注入する工程において、前記シリコンウェーハの温度を２５℃より低く保持した状態で行う、請求項１〜３のいずれか１項に記載のシリコンゲルマニウムエピタキシャルウェーハの製造方法。   4. The method for producing a silicon germanium epitaxial wafer according to claim 1, wherein in the step of implanting the molecular ions, the temperature of the silicon wafer is kept lower than 25 ° C. 5. 前記シリコンウェーハの温度を０℃以下に保持する、請求項４に記載のシリコンゲルマニウムエピタキシャルウェーハの製造方法。   The method for producing a silicon germanium epitaxial wafer according to claim 4, wherein the temperature of the silicon wafer is maintained at 0 ° C. or less. 前記分子イオンを注入する工程に先立ち、前記バッファ層表面に酸化膜を形成する工程をさらに含む、請求項１〜５のいずれか１項に記載のシリコンゲルマニウムエピタキシャルウェーハの製造方法。   The method for producing a silicon germanium epitaxial wafer according to claim 1, further comprising a step of forming an oxide film on the surface of the buffer layer prior to the step of implanting the molecular ions. 前記分子イオンを注入する工程の後、熱処理を行う工程をさらに含む、請求項１〜６のいずれか１項に記載のシリコンゲルマニウムエピタキシャルウェーハの製造方法。   The method for producing a silicon germanium epitaxial wafer according to claim 1, further comprising a step of performing a heat treatment after the step of implanting the molecular ions. 前記バッファ層は、シリコンゲルマニウムからなるエピタキシャル層である、請求項１〜７のいずれか１項に記載のシリコンゲルマニウムエピタキシャルウェーハの製造方法。   The method for producing a silicon germanium epitaxial wafer according to claim 1, wherein the buffer layer is an epitaxial layer made of silicon germanium. 前記バッファ層は、厚み方向にＧｅ組成比ｘ（０＜ｘ≦０．５）を傾斜させたＳｉ（１−ｘ）Ｇｅｘ組成傾斜層である、請求項１〜８のいずれか１項に記載のシリコンゲルマニウムエピタキシャルウェーハの製造方法。 The buffer layer is a Si (1-x) Ge x composition gradient layer in which a Ge composition ratio x (0 <x ≦ 0.5) is inclined in a thickness direction. The manufacturing method of the silicon germanium epitaxial wafer of description. シリコンウェーハと、
該シリコンウェーハ表面に設けられたバッファ層と、
前記バッファ層上に設けられたシリコンゲルマニウムエピタキシャル層と、を有し、
前記バッファ層に炭素の固溶領域が存在することを特徴とするシリコンゲルマニウムエピタキシャルウェーハ。 Silicon wafers,
A buffer layer provided on the surface of the silicon wafer;
A silicon germanium epitaxial layer provided on the buffer layer,
A silicon germanium epitaxial wafer, wherein a carbon solid solution region exists in the buffer layer. 前記バッファ層の表面からの深さが１００ｎｍ以下の範囲内に、前記炭素の厚み方向の炭素濃度プロファイルのピークが位置する、請求項１０に記載のシリコンゲルマニウムエピタキシャルウェーハ。   11. The silicon germanium epitaxial wafer according to claim 10, wherein a peak of a carbon concentration profile in a thickness direction of the carbon is located in a range where the depth from the surface of the buffer layer is 100 nm or less.
JP2015247939A 2015-12-18 2015-12-18 Silicon germanium epitaxial wafer manufacturing method and silicon germanium epitaxial wafer Active JP6686419B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015247939A JP6686419B2 (en) 2015-12-18 2015-12-18 Silicon germanium epitaxial wafer manufacturing method and silicon germanium epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015247939A JP6686419B2 (en) 2015-12-18 2015-12-18 Silicon germanium epitaxial wafer manufacturing method and silicon germanium epitaxial wafer

Publications (2)

Publication Number Publication Date
JP2017112339A true JP2017112339A (en) 2017-06-22
JP6686419B2 JP6686419B2 (en) 2020-04-22

Family

ID=59081141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015247939A Active JP6686419B2 (en) 2015-12-18 2015-12-18 Silicon germanium epitaxial wafer manufacturing method and silicon germanium epitaxial wafer

Country Status (1)

Country Link
JP (1) JP6686419B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022044562A1 (en) * 2020-08-26 2022-03-03 株式会社Sumco Epitaxial silicon wafer, method for producing same, and method for producing semiconductor device

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04504634A (en) * 1989-04-14 1992-08-13 イギリス国 Substituted carbon in silicon
JPH09180999A (en) * 1995-12-26 1997-07-11 Toshiba Corp Semiconductor device and manufacture thereof
JP2004531054A (en) * 2001-03-02 2004-10-07 アンバーウェーブ システムズ コーポレイション Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
JP2005109478A (en) * 2003-09-26 2005-04-21 Soi Tec Silicon On Insulator Technologies Method for manufacturing substrate for epitaxial growth
JP2005260070A (en) * 2004-03-12 2005-09-22 Sharp Corp Semiconductor wafer and method for manufacturing the same
JP2006024728A (en) * 2004-07-08 2006-01-26 Toshiba Ceramics Co Ltd Manufacturing method of strained silicon wafer
JP2008512868A (en) * 2004-09-13 2008-04-24 インターナショナル・ビジネス・マシーンズ・コーポレーション Method for producing defect-free high Ge content SiGe-on-insulator (SGOI) substrates using wafer bonding technology
JP2010118709A (en) * 2010-03-03 2010-05-27 Sony Corp Solid-state imaging element and method of manufacturing the same
WO2012157162A1 (en) * 2011-05-13 2012-11-22 株式会社Sumco Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid-state image pickup element
JP2014099457A (en) * 2012-11-13 2014-05-29 Sumco Corp Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid state image sensor
JP2015156455A (en) * 2014-02-21 2015-08-27 株式会社Sumco Method for manufacturing epitaxial wafer

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04504634A (en) * 1989-04-14 1992-08-13 イギリス国 Substituted carbon in silicon
JPH09180999A (en) * 1995-12-26 1997-07-11 Toshiba Corp Semiconductor device and manufacture thereof
JP2004531054A (en) * 2001-03-02 2004-10-07 アンバーウェーブ システムズ コーポレイション Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
JP2005109478A (en) * 2003-09-26 2005-04-21 Soi Tec Silicon On Insulator Technologies Method for manufacturing substrate for epitaxial growth
JP2005260070A (en) * 2004-03-12 2005-09-22 Sharp Corp Semiconductor wafer and method for manufacturing the same
JP2006024728A (en) * 2004-07-08 2006-01-26 Toshiba Ceramics Co Ltd Manufacturing method of strained silicon wafer
JP2008512868A (en) * 2004-09-13 2008-04-24 インターナショナル・ビジネス・マシーンズ・コーポレーション Method for producing defect-free high Ge content SiGe-on-insulator (SGOI) substrates using wafer bonding technology
JP2010118709A (en) * 2010-03-03 2010-05-27 Sony Corp Solid-state imaging element and method of manufacturing the same
WO2012157162A1 (en) * 2011-05-13 2012-11-22 株式会社Sumco Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid-state image pickup element
JP2014099457A (en) * 2012-11-13 2014-05-29 Sumco Corp Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid state image sensor
JP2015156455A (en) * 2014-02-21 2015-08-27 株式会社Sumco Method for manufacturing epitaxial wafer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
米永 一郎 ICHIRO YONENAGA: "解説", MATERIA JAPAN, vol. 第42巻, JPN6018043066, ISSN: 0003910920 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022044562A1 (en) * 2020-08-26 2022-03-03 株式会社Sumco Epitaxial silicon wafer, method for producing same, and method for producing semiconductor device
TWI784671B (en) * 2020-08-26 2022-11-21 日商Ｓｕｍｃｏ股份有限公司 Epitaxial silicon wafer, manufacturing method thereof, and semiconductor element manufacturing method
JP7416270B2 (en) 2020-08-26 2024-01-17 株式会社Sumco Epitaxial silicon wafer and its manufacturing method, and semiconductor device manufacturing method

Also Published As

Publication number Publication date
JP6686419B2 (en) 2020-04-22

Similar Documents

Publication Publication Date Title
TWI514558B (en) Method for fabricating semiconductor epitaxial wafer, semiconductor epitaxial wafer and method for fabricating solid-state imaging device
USRE49657E1 (en) Epitaxial wafer manufacturing method and epitaxial wafer
WO2015064256A1 (en) Silicon carbide semiconductor device and manufacturing method for same
WO2007032214A1 (en) Process for producing silicon carbide semiconductor device
KR101856039B1 (en) Method for producing semiconductor epitaxial wafer and method for manufacturing solid-state imaging element
CN113889402A (en) Method for preparing GaN-based electronic device
JP2004356257A (en) Manufacturing method for p-type iii nitride semiconductor
JP6686419B2 (en) Silicon germanium epitaxial wafer manufacturing method and silicon germanium epitaxial wafer
CN111902911B (en) Method for manufacturing semiconductor epitaxial wafer and method for manufacturing semiconductor device
JP6427894B2 (en) Epitaxial wafer manufacturing method
JP6303321B2 (en) Bonded wafer manufacturing method and bonded wafer
JP6493197B2 (en) Method for producing silicon germanium epitaxial wafer and silicon germanium epitaxial wafer
JP6280301B2 (en) Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method
CN108885998B (en) Epitaxial wafer manufacturing method and epitaxial wafer
KR20190104856A (en) Method of producing semiconductor epitaxial wafer
JP6265291B2 (en) Bonded wafer manufacturing method and bonded wafer
JP2004528707A (en) Method of forming SOI
JP2020025056A (en) Method for manufacturing group III nitride semiconductor and ion implantation apparatus
JP4370678B2 (en) Method for manufacturing silicon carbide semiconductor device
WO2024100958A1 (en) Semiconductor epitaxial substrate manufacturing method, semiconductor epitaxial substrate, and semiconductor device
JP2010062219A (en) Production process of silicon carbide
JP6361779B2 (en) Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method
JPH08288215A (en) Manufacture of semiconductor substrate and semiconductor substrate
JP2011228594A (en) Method for manufacturing silicon substrate
JP2015176913A (en) Method of manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of manufacturing solid-state imaging element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200316

R150 Certificate of patent or registration of utility model

Ref document number: 6686419

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250