JP2017090294A

JP2017090294A - 低周波数クラッタ除去装置

Info

Publication number: JP2017090294A
Application number: JP2015221985A
Authority: JP
Inventors: 廣憲土屋; Hironori Tsuchiya
Original assignee: Japan Radio Co Ltd
Current assignee: Japan Radio Co Ltd
Priority date: 2015-11-12
Filing date: 2015-11-12
Publication date: 2017-05-25
Anticipated expiration: 2035-11-12
Also published as: JP6630541B2

Abstract

【課題】本発明は、レーダ装置において、低周波数クラッタ除去処理の回路設計及び回路構成を簡易にするとともに、低周波数クラッタ除去処理過程でレーダ映像を連続的に変化させて、物標及び地形等の見落としが発生する恐れをなくすことを目的とする。【解決手段】本発明は、クラッタが除去される前のレーダ受信信号を入力するレーダ受信信号入力部３１と、カットオフ周波数が連続的に可変であるデジタルハイパスフィルタ３２１を用いて、クラッタが除去される前のレーダ受信信号のうち低周波数成分を除去して高周波数成分を通過させ、クラッタが除去された後のレーダ受信信号を生成する低周波数クラッタ除去部３２と、クラッタが除去された後のレーダ受信信号を出力するレーダ受信信号出力部３３と、を備えることを特徴とする低周波数クラッタ除去装置３である。【選択図】図１

Description

本発明は、レーダ装置において、低周波数のクラッタを除去する技術に関する。

レーダ装置において、雨及び雪等によるクラッタを除去して、物標からのシグナルを抽出する、ＦＴＣ（ＦａｓｔＴｉｍｅＣｏｎｓｔａｎｔ）処理が適用されている。特許文献１の開示以前には、アナログハイパスフィルタを適用することにより、雨及び雪等による低周波数のクラッタを除去していた。特許文献１の開示以後には、ＦＴＣ処理を適用することに代えて、ＣＦＡＲ（ＣｏｎｓｔａｎｔＦａｌｓｅＡｌａｒｍＲａｔｅ）処理を適用することにより、クラッタとシグナルを区別するための閾値を統計的に設定して、雨及び雪等によるノイズレベルのクラッタを除去している。

特開２０１１−００２４２６号公報

しかし、特許文献１の開示以前には、アナログハイパスフィルタを適用していたため、ＦＴＣ処理の回路設計及び回路構成が複雑であった。そして、特許文献１の開示以後には、ＦＴＣ処理を適用することに代えて、ＣＦＡＲ処理を適用しているため、ＣＦＡＲ処理前後でレーダ映像が急激に変化して、物標及び地形等の見落としが発生する恐れがある。

そこで、前記課題を解決するために、本発明は、レーダ装置において、低周波数クラッタ除去処理の回路設計及び回路構成を簡易にするとともに、低周波数クラッタ除去処理過程でレーダ映像を連続的に変化させて、物標及び地形等の見落としが発生する恐れをなくすことを目的とする。

上記目的を達成するために、カットオフ周波数が連続的に可変であるデジタルハイパスフィルタを用いて、低周波数成分を除去して高周波数成分を通過させることとした。ここで、「連続的に可変である」とは、任意の実数値を採ることを意味するのみならず、レーダ映像が急激に変化しない程度に離散的な実数値を採ることを意味する。

具体的には、本発明は、クラッタが除去される前のレーダ受信信号を入力するレーダ受信信号入力部と、カットオフ周波数が連続的に可変であるデジタルハイパスフィルタを用いて、クラッタが除去される前のレーダ受信信号のうち低周波数成分を除去して高周波数成分を通過させ、クラッタが除去された後のレーダ受信信号を生成する低周波数クラッタ除去部と、クラッタが除去された後のレーダ受信信号を出力するレーダ受信信号出力部と、を備えることを特徴とする低周波数クラッタ除去装置である。

この構成によれば、レーダ装置において、低周波数クラッタ除去処理の回路設計及び回路構成を簡易にするとともに、低周波数クラッタ除去処理過程でレーダ映像を連続的に変化させて、物標及び地形等の見落としが発生する恐れをなくすことができる。

また、本発明は、前記低周波数クラッタ除去装置は、前記デジタルハイパスフィルタのカットオフ周波数のユーザ設定値を入力するカットオフ周波数入力部、をさらに備え、前記低周波数クラッタ除去部は、前記デジタルハイパスフィルタのカットオフ周波数のユーザ設定値が予め設定されている閾値より小さいときには、前記デジタルハイパスフィルタとしてＦＩＲ（ＦｉｎｉｔｅＩｎｐｕｌｓｅＲｅｓｐｏｎｓｅ）フィルタを用いる一方で、前記デジタルハイパスフィルタのカットオフ周波数のユーザ設定値が前記予め設定されている閾値以上であるときには、前記デジタルハイパスフィルタとしてＩＩＲ（ＩｎｆｉｎｉｔｅＩｎｐｕｌｓｅＲｅｓｐｏｎｓｅ）フィルタを用いることを特徴とする低周波数クラッタ除去装置である。

この構成によれば、低周波数クラッタ除去処理過程でレーダ映像を連続的に変化させるにあたり、ＦＩＲフィルタ及びＩＩＲフィルタを適材適所で用いることができる。

また、本発明は、前記デジタルハイパスフィルタは、ＦＩＲフィルタとＩＩＲフィルタに共用され、前記低周波数クラッタ除去部は、前記デジタルハイパスフィルタのカットオフ周波数のユーザ設定値が前記予め設定されている閾値より小さいときには、前記デジタルハイパスフィルタのフィードバックループのフィルタ係数値を０に設定する一方で、前記デジタルハイパスフィルタのカットオフ周波数のユーザ設定値が前記予め設定されている閾値以上であるときには、前記デジタルハイパスフィルタのフィードバックループのフィルタ係数値を非０に設定することを特徴とする低周波数クラッタ除去装置である。

この構成によれば、低周波数クラッタ除去処理の回路設計及び回路構成を簡易にするにあたり、ＦＩＲフィルタ及びＩＩＲフィルタを共用回路で実現することができる。

また、本発明は、前記低周波数クラッタ除去装置は、前記デジタルハイパスフィルタのカットオフ周波数のユーザ設定値と、前記デジタルハイパスフィルタのフィルタ係数値と、の対応関係を示す対応テーブルを予め記憶しているフィルタ係数値記憶部、をさらに備え、前記低周波数クラッタ除去部は、前記デジタルハイパスフィルタのカットオフ周波数のユーザ設定値と、前記フィルタ係数値記憶部が予め記憶している前記対応テーブルと、に基づいて、前記デジタルハイパスフィルタのフィルタ係数値を設定することを特徴とする低周波数クラッタ除去装置である。

この構成によれば、デジタルハイパスフィルタのカットオフ周波数を連続的に変化させるユーザの指示に対して、デジタルハイパスフィルタのフィルタ係数値をそのたびに計算することなく、デジタルハイパスフィルタのフィルタ係数値をメモリから取得するのみにより、デジタルハイパスフィルタのカットオフ周波数を迅速に追従させることができる。

このように、本発明は、レーダ装置において、低周波数クラッタ除去処理の回路設計及び回路構成を簡易にするとともに、低周波数クラッタ除去処理過程でレーダ映像を連続的に変化させて、物標及び地形等の見落としが発生する恐れをなくすことができる。

本発明のレーダ装置の構成を示す図である。本発明の低周波数クラッタ除去方法を示す図である。低カットオフ周波数における低周波数クラッタ除去方法を示す図である。高カットオフ周波数における低周波数クラッタ除去方法を示す図である。低カットオフ周波数における低周波数クラッタ除去結果を示す図である。高カットオフ周波数における低周波数クラッタ除去結果を示す図である。

添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施の例であり、本発明は以下の実施形態に制限されるものではない。

本発明のレーダ装置の構成を図１に示す。レーダ装置Ｒは、レーダ送信部１、レーダ受信部２、低周波数クラッタ除去装置３、レーダ表示部４及び操作ボリューム５から構成される。低周波数クラッタ除去装置３は、レーダ受信信号入力部３１、低周波数クラッタ除去部３２、レーダ受信信号出力部３３、カットオフ周波数入力部３４及びフィルタ係数値記憶部３５から構成される。低周波数クラッタ除去部３２は、デジタルハイパスフィルタ３２１及びフィルタ係数値設定部３２２から構成される。

レーダ送信部１は、物標Ｔに向けレーダ出力信号を送信する。レーダ受信部２は、物標Ｔからのレーダ反射信号を受信する。低周波数クラッタ除去装置３は、低周波数のクラッタが除去される前のレーダ受信信号を入力して、低周波数のクラッタが除去された後のレーダ受信信号を出力する。レーダ表示部４は、低周波数のクラッタが除去された後のレーダ受信信号を映像表示する。操作ボリューム５は、デジタルハイパスフィルタ３２１のカットオフ周波数をユーザが設定するためのインタフェースである。

レーダ受信信号入力部３１は、クラッタが除去される前のレーダ受信信号を、レーダ受信部２から入力する。デジタルハイパスフィルタ３２１は、クラッタが除去される前のレーダ受信信号のうち低周波数成分を除去して高周波数成分を通過させ、クラッタが除去された後のレーダ受信信号を生成する。レーダ受信信号出力部３３は、クラッタが除去された後のレーダ受信信号を、レーダ表示部４へと出力する。

ここで、デジタルハイパスフィルタ３２１は、カットオフ周波数を連続的に可変とする。ただし、「連続的に可変とする」とは、任意の実数値を採ることを意味するのみならず、レーダ映像が急激に変化しない程度に離散的な実数値を採ることを意味する。

このように、レーダ装置Ｒにおいて、低周波数クラッタ除去処理の回路設計及び回路構成を簡易にするとともに、低周波数クラッタ除去処理過程でレーダ映像を連続的に変化させて、物標Ｔ及び地形等の見落としが発生する恐れをなくすことができる。

本発明の低周波数クラッタ除去方法を図２に示す。カットオフ周波数入力部３４は、デジタルハイパスフィルタ３２１のカットオフ周波数のユーザ設定値を、操作ボリューム５から入力する。フィルタ係数値設定部３２２は、デジタルハイパスフィルタ３２１のカットオフ周波数のユーザ設定値ｆ_１が予め設定されている閾値ｆ_ｔより小さいときには、デジタルハイパスフィルタ３２１としてＦＩＲフィルタを用いる一方で、デジタルハイパスフィルタ３２１のカットオフ周波数のユーザ設定値ｆ_２が予め設定されている閾値ｆ_ｔ以上であるときには、デジタルハイパスフィルタ３２１としてＩＩＲフィルタを用いる。

デジタルハイパスフィルタ３２１のカットオフ周波数のユーザ設定値ｆ_１が、予め設定されている閾値ｆ_ｔより小さいときには、ユーザが設定するデジタルハイパスフィルタ３２１のカットオフ周波数は、低カットオフ周波数である。そこで、フィルタ係数値設定部３２２は、デジタルハイパスフィルタ３２１として、縦続段数が少なくても低カットオフ周波数を実現可能であるＦＩＲフィルタを用いるのである。なお、ＦＩＲフィルタでは、直線位相補正を行なわなくても、群遅延による波形乱れはない。

デジタルハイパスフィルタ３２１のカットオフ周波数のユーザ設定値ｆ_２が、予め設定されている閾値ｆ_ｔ以上であるときには、ユーザが設定するデジタルハイパスフィルタ３２１のカットオフ周波数は、高カットオフ周波数である。そこで、フィルタ係数値設定部３２２は、デジタルハイパスフィルタ３２１として、縦続段数が少なくても高カットオフ周波数も実現可能であるＩＩＲフィルタを用いるのである。なお、ＩＩＲフィルタでは、直線位相補正を行なえば、群遅延による波形乱れはなくなる。

デジタルハイパスフィルタ３２１のカットオフ周波数のユーザ設定値ｆ_０が、直流周波数である０の近傍であるときには、フィルタ係数値設定部３２２は、デジタルハイパスフィルタ３２１として、オールパスフィルタを用いることになる。

このように、低周波数クラッタ除去処理過程でレーダ映像を連続的に変化させるにあたり、ＦＩＲフィルタ及びＩＩＲフィルタを適材適所で用いることができる。

低カットオフ周波数における低周波数クラッタ除去方法を図３に示す。高カットオフ周波数における低周波数クラッタ除去方法を図４に示す。

デジタルハイパスフィルタ３２１は、ＦＩＲフィルタとＩＩＲフィルタに共用され、縦続段数がＮである二次縦続構成を有する。フィルタ係数値設定部３２２は、デジタルハイパスフィルタ３２１のカットオフ周波数のユーザ設定値ｆ_１が予め設定されている閾値ｆ_ｔより小さいときには、デジタルハイパスフィルタ３２１のフィードバックループのフィルタ係数値ａ_１１、ａ_２１、ａ_１２、ａ_２２、・・・、ａ_１Ｎ、ａ_２Ｎを０に設定する一方で、デジタルハイパスフィルタ３２１のカットオフ周波数のユーザ設定値ｆ_２が予め設定されている閾値ｆ_ｔ以上であるときには、デジタルハイパスフィルタ３２１のフィードバックループのフィルタ係数値ａ_１１、ａ_２１、ａ_１２、ａ_２２、・・・、ａ_１Ｎ、ａ_２Ｎを非０に設定する。

このように、低周波数クラッタ除去処理の回路設計及び回路構成を簡易にするにあたり、ＦＩＲフィルタ及びＩＩＲフィルタを共用回路で実現することができる。

フィルタ係数値記憶部３５は、デジタルハイパスフィルタ３２１のカットオフ周波数のユーザ設定値（ｆ_１、ｆ_２等）と、デジタルハイパスフィルタ３２１のフィルタ係数値（ａ、ｂ等）と、の対応関係を示す対応テーブルを予め記憶している。フィルタ係数値設定部３２２は、デジタルハイパスフィルタ３２１のカットオフ周波数のユーザ設定値（ｆ_１、ｆ_２等）と、フィルタ係数値記憶部３５が予め記憶している対応テーブルと、に基づいて、デジタルハイパスフィルタ３２１のフィルタ係数値（ａ、ｂ等）を設定する。

このように、デジタルハイパスフィルタ３２１のカットオフ周波数を連続的に変化させるユーザの指示に対して、デジタルハイパスフィルタ３２１のフィルタ係数値（ａ、ｂ等）をそのたびに計算することなく、デジタルハイパスフィルタ３２１のフィルタ係数値（ａ、ｂ等）をフィルタ係数値記憶部３５から取得するのみにより、デジタルハイパスフィルタ３２１のカットオフ周波数を迅速に追従させることができる。

本実施形態では、デジタルハイパスフィルタ３２１は、ＦＩＲフィルタとＩＩＲフィルタに共用され、縦続段数がＮである二次縦続構成を有する。第１の変形例として、デジタルハイパスフィルタ３２１は、ＦＩＲフィルタとＩＩＲフィルタで別個としてもよい。第２の変形例として、デジタルハイパスフィルタ３２１は、カットオフ周波数のユーザ設定値が高くなるに従って、縦続段数を増やしてもよい。第３の変形例として、デジタルハイパスフィルタ３２１は、ＦＩＲフィルタ及びＩＩＲフィルタとして動く限りは、任意の構成を有してもよい。本実施形態及び第１から第３までの変形例において、ＦＩＲフィルタとＩＩＲフィルタの間の切り替えが行なわれるときには、デジタルハイパスフィルタ３２１のカットオフ周波数が滑らかに変化することが望ましい。

低カットオフ周波数における低周波数クラッタ除去結果を図５に示す。高カットオフ周波数における低周波数クラッタ除去結果を図６に示す。

図５及び図６において、破線は、サイズが大きい物標Ｔからのレーダ反射信号を示し、実線は、フィルタ処理が行なわれた後のレーダ受信信号を示す。図５において、低カットオフ周波数を実現するため、縦続段数が１６であるＦＩＲフィルタを適用しており、直線位相補正を行なう必要はない。図６において、高カットオフ周波数を実現するため、縦続段数が１６であるＩＩＲフィルタを適用しており、直線位相補正を行なうのが望ましい。

図５から分かるように、ＦＩＲフィルタを適用することにより、縦続段数を１６と少なくしても、低カットオフ周波数（正規化カットオフ周波数０．４）を実現することができ、直線位相補正を行なわなくても、群遅延による波形乱れを抑圧することができる。図６から分かるように、ＩＩＲフィルタを適用することにより、縦続段数を１６と少なくしても、高カットオフ周波数（正規化カットオフ周波数０．０１）を実現することができ、直線位相補正を行なえば、群遅延による波形乱れを抑圧することができる。

本発明の低周波数クラッタ除去装置は、レーダ装置において、雨及び雪等によるクラッタを除去して、物標からのシグナルを抽出する、ＦＴＣ処理に適用することができる。

Ｒ：レーダ装置
Ｔ：物標
１：レーダ送信部
２：レーダ受信部
３：低周波数クラッタ除去装置
４：レーダ表示部
５：操作ボリューム
３１：レーダ受信信号入力部
３２：低周波数クラッタ除去部
３３：レーダ受信信号出力部
３４：カットオフ周波数入力部
３５：フィルタ係数値記憶部
３２１：デジタルハイパスフィルタ
３２２：フィルタ係数値設定部

Claims

クラッタが除去される前のレーダ受信信号を入力するレーダ受信信号入力部と、
カットオフ周波数が連続的に可変であるデジタルハイパスフィルタを用いて、クラッタが除去される前のレーダ受信信号のうち低周波数成分を除去して高周波数成分を通過させ、クラッタが除去された後のレーダ受信信号を生成する低周波数クラッタ除去部と、
クラッタが除去された後のレーダ受信信号を出力するレーダ受信信号出力部と、
を備えることを特徴とする低周波数クラッタ除去装置。
前記低周波数クラッタ除去装置は、前記デジタルハイパスフィルタのカットオフ周波数のユーザ設定値を入力するカットオフ周波数入力部、をさらに備え、
前記低周波数クラッタ除去部は、前記デジタルハイパスフィルタのカットオフ周波数のユーザ設定値が予め設定されている閾値より小さいときには、前記デジタルハイパスフィルタとしてＦＩＲ（ＦｉｎｉｔｅＩｎｐｕｌｓｅＲｅｓｐｏｎｓｅ）フィルタを用いる一方で、前記デジタルハイパスフィルタのカットオフ周波数のユーザ設定値が前記予め設定されている閾値以上であるときには、前記デジタルハイパスフィルタとしてＩＩＲ（ＩｎｆｉｎｉｔｅＩｎｐｕｌｓｅＲｅｓｐｏｎｓｅ）フィルタを用いることを特徴とする、請求項１に記載の低周波数クラッタ除去装置。
前記デジタルハイパスフィルタは、ＦＩＲフィルタとＩＩＲフィルタに共用され、
前記低周波数クラッタ除去部は、前記デジタルハイパスフィルタのカットオフ周波数のユーザ設定値が前記予め設定されている閾値より小さいときには、前記デジタルハイパスフィルタのフィードバックループのフィルタ係数値を０に設定する一方で、前記デジタルハイパスフィルタのカットオフ周波数のユーザ設定値が前記予め設定されている閾値以上であるときには、前記デジタルハイパスフィルタのフィードバックループのフィルタ係数値を非０に設定することを特徴とする、請求項２に記載の低周波数クラッタ除去装置。
前記低周波数クラッタ除去装置は、前記デジタルハイパスフィルタのカットオフ周波数のユーザ設定値と、前記デジタルハイパスフィルタのフィルタ係数値と、の対応関係を示す対応テーブルを予め記憶しているフィルタ係数値記憶部、をさらに備え、
前記低周波数クラッタ除去部は、前記デジタルハイパスフィルタのカットオフ周波数のユーザ設定値と、前記フィルタ係数値記憶部が予め記憶している前記対応テーブルと、に基づいて、前記デジタルハイパスフィルタのフィルタ係数値を設定することを特徴とする、請求項２又は３に記載の低周波数クラッタ除去装置。