JP2017085080A

JP2017085080A - Field-effect transistor, display element, image display device, and system

Info

Publication number: JP2017085080A
Application number: JP2016155752A
Authority: JP
Inventors: 遼一早乙女; Ryoichi Saotome; 植田　尚之; Naoyuki Ueda; 尚之植田; 中村　有希; Yuki Nakamura; 有希中村; 由希子安部; Yukiko Abe; 真二松本; Shinji Matsumoto; 雄司曽根; Yuji Sone; 定憲新江; Sadanori Niie; 嶺秀草柳; Minehide Kusayanagi
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2015-10-23
Filing date: 2016-08-08
Publication date: 2017-05-18
Anticipated expiration: 2036-08-08
Also published as: JP6794706B2; TW201841370A; TWI637512B; TW201725723A; TWI739021B

Abstract

PROBLEM TO BE SOLVED: To provide a field-effect transistor which is less likely to cause peeling-off between a gate electrode, a source electrode and a drain electrode and a gate insulating layer due to heating process.SOLUTION: A field-effect transistor includes: a gate electrode to apply a gate voltage; a source electrode and a drain electrode to take electric current out; a semiconductor layer provided adjacent to the source electrode and the drain electrode; and a gate insulating layer provided between the gate electrode and the semiconductor layer, the gate insulating layer containing an oxide which contains Si and alkaline earth metal.SELECTED DRAWING: Figure 3A

Description

本発明は、電界効果型トランジスタ、表示素子、画像表示装置、及びシステムに関する。 The present invention relates to a field effect transistor, a display element, an image display device, and a system.

電界効果型トランジスタ（ＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ、ＦＥＴ）は、ゲート電極に電界をかけ、チャネルの電界により電子又は正孔の流れに関門（ゲート）を設ける原理で、ソース電極とドレイン電極との間の電流を制御するトランジスタである。 A field effect transistor (FET) is a principle in which an electric field is applied to a gate electrode, and a gate (gate) is provided for the flow of electrons or holes by the electric field of a channel, and a current between a source electrode and a drain electrode. It is a transistor that controls

前記ＦＥＴは、その特性から、スイッチング素子、増幅素子などとして利用されている。そして、前記ＦＥＴは、ゲート電流が低いことに加え、構造が平面的であるため、バイポーラトランジスタと比較して作製及び集積化が容易である。そのため、前記ＦＥＴは、現在の電子機器で使用される集積回路では必要不可欠な素子となっている。前記ＦＥＴは、薄膜トランジスタ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ、ＴＦＴ）として、例えば、アクティブマトリックス方式のディスプレイに応用されている。 The FET is used as a switching element, an amplifying element or the like because of its characteristics. Since the FET has a low gate current and a planar structure, the FET is easier to manufacture and integrate than a bipolar transistor. For this reason, the FET is an indispensable element in an integrated circuit used in current electronic equipment. The FET is applied to, for example, an active matrix display as a thin film transistor (TFT).

近年、平面薄型ディスプレイ（ＦｌａｔＰａｎｅｌＤｉｓｐｌａｙ：ＦＰＤ）として、液晶ディスプレイ、有機ＥＬ（エレクトロルミネッセンス）ディスプレイ、電子ペーパーなどが実用化されている。 In recent years, a liquid crystal display, an organic EL (electroluminescence) display, an electronic paper, and the like have been put into practical use as a flat panel display (FPD).

これらＦＰＤは、非晶質シリコン、多結晶シリコンなどを活性層に用いたＴＦＴを含む駆動回路により駆動されている。そして、前記ＦＰＤは、更なる大型化、高精細化、高画質化、高速駆動性が求められており、それに伴って、キャリア移動度が高く、オン／オフ比が高く、特性の経時変化が小さく、素子間のばらつきが小さいＴＦＴが求められている。 These FPDs are driven by a drive circuit including a TFT using amorphous silicon, polycrystalline silicon or the like as an active layer. Further, the FPD is required to have a larger size, higher definition, higher image quality, and higher speed driveability. Accordingly, the carrier mobility is high, the on / off ratio is high, and the characteristics change with time. There is a demand for TFTs that are small and have little variation between elements.

しかしながら、非晶質シリコンや多結晶シリコンには一長一短があり、前記すべての要求を満たすことは困難であった。そこで、これらの要求に応えるため、非晶質シリコンを超える移動度が期待できる酸化物半導体を活性層に用いたＴＦＴの開発が活発に行われている。例えば、半導体層にＩｎＧａＺｎＯ_４を用いたＴＦＴが開示されている（例えば、非特許文献１参照）。 However, amorphous silicon and polycrystalline silicon have merits and demerits, and it has been difficult to satisfy all the above requirements. Therefore, in order to meet these demands, TFTs using an active layer of an oxide semiconductor that can be expected to have mobility exceeding that of amorphous silicon are being actively developed. For example, a TFT using InGaZnO ₄ for a semiconductor layer is disclosed (see, for example, Non-Patent Document 1).

前記ＴＦＴのゲート絶縁層として様々な材料が提案されている。たとえば、特許文献１では、ＳｉＯ_２、Ｓｉ_３Ｎ_４、ＳｉＯＮ、Ａｌ_２Ｏ_３、ＭｇＯ、Ｙ_２Ｏ_３、ＨｆＯ_２、若しくはＣａＨｆＯ_３の単層膜、またはそれらの積層膜をゲート絶縁層とした電界効果型トランジスタが開示されている。また、特許文献２では、ＳｉＯ_２にＢ、Ａｌ、Ｐ、Ｓｂのいずれかを添加した材料をゲート絶縁層とした電界効果型トランジスタが開示されている。
これらの中でも電界効果型トランジスタのゲート絶縁層としては、ＳｉＯ_２がもっとも広く用いられている。
一方、ＴＦＴにおけるゲート電極とゲート絶縁膜との界面等で生じる膜剥がれを防止することを目的として、例えば、特許文献３では、薄膜トランジスタのゲート電極と配線層の厚みを変えることで膜内応力を緩和し、ゲート絶縁層と活性層の剥離を防止した表示装置が提案されている。
しかし、上記特許文献１から３に記載の電界効果型トランジスタは、熱プロセスによって、ゲート電極、ソース電極、及びドレイン電極と、ゲート絶縁膜間での剥離を防止するという点で満足のいくものではない。
従って、熱プロセスによって、ゲート電極、ソース電極、及びドレイン電極と、ゲート絶縁膜間での剥離が生じ難い電界効果型トランジスタの提供が求められている。 Various materials have been proposed for the gate insulating layer of the TFT. For example, in Patent Document 1, a single layer film of SiO ₂ , Si ₃ N ₄ , SiON, Al ₂ O ₃ , MgO, Y ₂ O ₃ , HfO ₂ , or CaHfO ₃ , or a stacked film thereof is used as a gate insulating layer. A field effect transistor is disclosed. Patent Document 2 discloses a field effect transistor in which a material obtained by adding any of B, Al, P, and Sb to SiO ₂ is used as a gate insulating layer.
Among these, SiO ₂ is most widely used as a gate insulating layer of a field effect transistor.
On the other hand, in order to prevent film peeling that occurs at the interface between the gate electrode and the gate insulating film in the TFT, for example, in Patent Document 3, the stress in the film is changed by changing the thickness of the gate electrode and the wiring layer of the thin film transistor. A display device which has been relaxed and prevented from peeling off the gate insulating layer and the active layer has been proposed.
However, the field effect transistors described in Patent Documents 1 to 3 are not satisfactory in that peeling between the gate electrode, the source electrode, the drain electrode, and the gate insulating film is prevented by a thermal process. Absent.
Therefore, there is a need to provide a field effect transistor that is unlikely to peel off between a gate electrode, a source electrode, a drain electrode, and a gate insulating film by a thermal process.

本発明は、熱プロセスによって、ゲート電極、ソース電極、及びドレイン電極と、ゲート絶縁層との間での剥離が生じ難い電界効果型トランジスタを提供することを目的とする。 An object of the present invention is to provide a field-effect transistor in which separation between a gate electrode, a source electrode, a drain electrode, and a gate insulating layer hardly occurs by a thermal process.

前記課題を解決するための手段としては、以下の通りである。即ち、
本発明の電界効果型トランジスタは、
ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
前記ソース電極及びドレイン電極に隣接して設けられた半導体層と、
前記ゲート電極と前記半導体層との間に設けられたゲート絶縁層と、
を備える電界効果型トランジスタであって、
前記ゲート絶縁層が、Ｓｉと、アルカリ土類金属とを含有する酸化物を含有することを特徴とする。 Means for solving the problems are as follows. That is,
The field effect transistor of the present invention is
A gate electrode for applying a gate voltage;
A source electrode and a drain electrode for extracting current;
A semiconductor layer provided adjacent to the source electrode and the drain electrode;
A gate insulating layer provided between the gate electrode and the semiconductor layer;
A field effect transistor comprising:
The gate insulating layer contains an oxide containing Si and an alkaline earth metal.

本発明によると、熱プロセス時に、電界効果型トランジスタを構成するゲート電極、ソース電極、及びドレイン電極と、ゲート絶縁層との間で剥離が生じ難い電界効果型トランジスタを提供することができる。 According to the present invention, it is possible to provide a field effect transistor that is unlikely to peel off between the gate electrode, the source electrode, and the drain electrode that constitute the field effect transistor and the gate insulating layer during the thermal process.

図１は、画像表示装置を説明するための図である。FIG. 1 is a diagram for explaining an image display apparatus. 図２は、本発明の表示素子の一例を説明するための図である。FIG. 2 is a diagram for explaining an example of the display element of the present invention. 図３Ａは、本発明の電界効果型トランジスタの一例（ボトムコンタクト・ボトムゲート型）を示す図である。FIG. 3A is a diagram showing an example (bottom contact / bottom gate type) of the field effect transistor of the present invention. 図３Ｂは、本発明の電界効果型トランジスタの一例（トップコンタクト・ボトムゲート型）を示す図である。FIG. 3B is a diagram showing an example (top contact / bottom gate type) of the field effect transistor of the present invention. 図３Ｃは、本発明の電界効果型トランジスタの一例（ボトムコンタクト・トップゲート型）を示す図である。FIG. 3C is a diagram showing an example (bottom contact / top gate type) of the field effect transistor of the present invention. 図３Ｄは、本発明の電界効果型トランジスタの一例（トップコンタクト・トップゲート型）を示す図である。FIG. 3D is a diagram showing an example (top contact / top gate type) of the field effect transistor of the present invention. 図４は、有機ＥＬ素子の一例を示す概略構成図である。FIG. 4 is a schematic configuration diagram illustrating an example of an organic EL element. 図５は、本発明の表示素子の一例を示す概略構成図である。FIG. 5 is a schematic configuration diagram showing an example of the display element of the present invention. 図６は、本発明の表示素子の他の一例を示す概略構成図である。FIG. 6 is a schematic configuration diagram showing another example of the display element of the present invention. 図７は、表示制御装置を説明するための図である。FIG. 7 is a diagram for explaining the display control device. 図８は、液晶ディスプレイを説明するための図である。FIG. 8 is a diagram for explaining a liquid crystal display. 図９は、図８における表示素子を説明するための図である。FIG. 9 is a diagram for explaining the display element in FIG. 図１０は、実施例１〜３、比較例１及び２で作製した電界効果型トランジスタの概略図である。FIG. 10 is a schematic view of the field-effect transistors produced in Examples 1 to 3 and Comparative Examples 1 and 2. 図１１は、実施例１〜３、比較例１及び２で作製したキャパシタの概略図である。FIG. 11 is a schematic diagram of capacitors fabricated in Examples 1 to 3 and Comparative Examples 1 and 2. 図１２は、実施例１３で作製したキャパシタの比誘電率ε及び誘電損失ｔａｎδと、印加される電界の周波数の関係を評価したグラフである。FIG. 12 is a graph evaluating the relationship between the relative dielectric constant ε and dielectric loss tan δ of the capacitor fabricated in Example 13 and the frequency of the applied electric field. 図１３は、比較例１で作製したキャパシタの比誘電率ε及び誘電損失ｔａｎδと、印加される電界の周波数の関係を評価したグラフである。FIG. 13 is a graph evaluating the relationship between the relative dielectric constant ε and dielectric loss tan δ of the capacitor fabricated in Comparative Example 1 and the frequency of the applied electric field. 図１４は、実施例１３で作製した電界効果型トランジスタのトランジスタ特性（Ｖｇｓ−Ｉｄｓ）を評価したグラフである。FIG. 14 is a graph showing an evaluation of transistor characteristics (Vgs−Ids) of the field effect transistor fabricated in Example 13.

（電界効果型トランジスタ）
本発明の電界効果型トランジスタは、ゲート電極と、ソース電極と、ドレイン電極と、半導体層と、ゲート絶縁層とを少なくとも有し、更に必要に応じて、その他部材を有する。
本発明の電界効果型トランジスタは、以下で詳しく説明するように、前記ゲート絶縁層が、Ｓｉと、アルカリ土類金属とを含有する酸化物を含有することを特徴とする。 (Field effect transistor)
The field effect transistor of the present invention includes at least a gate electrode, a source electrode, a drain electrode, a semiconductor layer, and a gate insulating layer, and further includes other members as necessary.
The field effect transistor of the present invention is characterized in that the gate insulating layer contains an oxide containing Si and an alkaline earth metal, as will be described in detail below.

上記特許文献１及び２に記載の電界効果型トランジスタは、ＳｉＯ_２の線膨張係数が約５×１０^−７／Ｋと小さく、電界効果型トランジスタ作製時の熱プロセスによって、電界効果型トランジスタを構成する金属材料や酸化物材料と、ＳｉＯ_２の間で熱応力が生じ、ゲート絶縁層とゲート電極等との間で剥離が発生するという問題がある。
また、上記特許文献３の薄膜トランジスタも、ゲート絶縁層の厚みによっては室温でも剥離が生じることから、剥離問題の根本的な解決とはなっていない。また、上記特許文献３では、熱プロセス時の剥離の評価結果も開示されておらず、剥離防止のレベルも不明である。
本発明者らは、ゲート絶縁層について研究を重ねた結果、ゲート絶縁層にＳｉとアルカリ土類金属とを含有する酸化物を含有させると、ゲート絶縁層の線膨張係数がＳｉＯ_２と比較して大きくなり、熱プロセス時における、電界効果型トランジスタを構成するゲート電極、ソース電極、及びドレイン電極と、ゲート絶縁層との間で生じる剥離を有効に防止できることを見出した。 The field effect transistors described in Patent Documents 1 and 2 have a small linear expansion coefficient of SiO ₂ of about 5 × 10 ⁻⁷ / K, and the field effect transistor is configured by a thermal process at the time of manufacturing the field effect transistor. There is a problem that thermal stress is generated between the metal material or oxide material to be formed and SiO ₂ and peeling occurs between the gate insulating layer and the gate electrode.
The thin film transistor disclosed in Patent Document 3 also does not fundamentally solve the peeling problem because peeling occurs at room temperature depending on the thickness of the gate insulating layer. Moreover, in the said patent document 3, the evaluation result of peeling at the time of a thermal process is not disclosed, and the level of peeling prevention is unknown.
As a result of repeated studies on the gate insulating layer, the present inventors have found that when the gate insulating layer contains an oxide containing Si and an alkaline earth metal, the linear expansion coefficient of the gate insulating layer is compared with that of SiO _2. It has been found that peeling that occurs between the gate electrode, the source electrode, and the drain electrode constituting the field-effect transistor and the gate insulating layer during the thermal process can be effectively prevented.

＜ゲート電極＞
前記ゲート電極としては、前記電界効果型トランジスタにゲート電圧を印加するための電極であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記ゲート電極は、前記ゲート絶縁層と接し、前記ゲート絶縁層を介して前記半導体層と対向する。
前記ゲート電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｍｏ、Ａｌ、Ａｕ、Ａｇ、Ｃｕ等の金属及びこれらの合金、酸化インジウムスズ（ＩＴＯ）、アンチモンドープ酸化スズ（ＡＴＯ）等の透明導電性酸化物、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体などが挙げられる。 <Gate electrode>
The gate electrode is not particularly limited as long as it is an electrode for applying a gate voltage to the field effect transistor, and can be appropriately selected according to the purpose.
The gate electrode is in contact with the gate insulating layer and faces the semiconductor layer with the gate insulating layer interposed therebetween.
The material of the gate electrode is not particularly limited and can be appropriately selected according to the purpose. For example, metals such as Mo, Al, Au, Ag, Cu and alloys thereof, indium tin oxide (ITO), Examples thereof include transparent conductive oxides such as antimony-doped tin oxide (ATO), and organic conductors such as polyethylenedioxythiophene (PEDOT) and polyaniline (PANI).

−ゲート電極の形成方法−
前記ゲート電極の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする方法、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法などが挙げられる。 -Formation method of gate electrode-
The method for forming the gate electrode is not particularly limited and may be appropriately selected depending on the intended purpose. For example, (i) a method of patterning by photolithography after film formation by sputtering, dip coating, or the like ( ii) A method of directly forming a desired shape by a printing process such as inkjet, nanoimprint, or gravure.

前記ゲート電極の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、２０ｎｍ〜１μｍが好ましく、５０ｎｍ〜３００ｎｍがより好ましい。 There is no restriction | limiting in particular as an average film thickness of the said gate electrode, Although it can select suitably according to the objective, 20 nm-1 micrometer are preferable and 50 nm-300 nm are more preferable.

＜ソース電極、及びドレイン電極＞
前記ソース電極、及び前記ドレイン電極としては、前記電界効果型トランジスタから電流を取り出すための電極であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記ソース電極、及び前記ドレイン電極は、前記ゲート絶縁層と接するように形成される。
前記ソース電極、及び前記ドレイン電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｍｏ、Ａｌ、Ａｕ、Ａｇ、Ｃｕ等の金属及びこれらの合金、酸化インジウムスズ（ＩＴＯ）、アンチモンドープ酸化スズ（ＡＴＯ）等の透明導電性酸化物、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体などが挙げられる。 <Source electrode and drain electrode>
The source electrode and the drain electrode are not particularly limited as long as they are electrodes for taking out current from the field effect transistor, and can be appropriately selected according to the purpose.
The source electrode and the drain electrode are formed in contact with the gate insulating layer.
The material of the source electrode and the drain electrode is not particularly limited and can be appropriately selected according to the purpose. For example, metals such as Mo, Al, Au, Ag, Cu, and alloys thereof, indium oxide Examples thereof include transparent conductive oxides such as tin (ITO) and antimony-doped tin oxide (ATO), and organic conductors such as polyethylenedioxythiophene (PEDOT) and polyaniline (PANI).

−ソース電極、及びドレイン電極の形成方法−
前記ソース電極、及び前記ドレイン電極の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする方法、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法などが挙げられる。 -Method for forming source electrode and drain electrode-
There is no restriction | limiting in particular as a formation method of the said source electrode and the said drain electrode, According to the objective, it can select suitably, For example, (i) After film-forming by a sputtering method, a dip coating method, etc., it is photolithography Examples thereof include a patterning method, and (ii) a method of directly forming a desired shape by a printing process such as inkjet, nanoimprint, and gravure.

前記ソース電極、及び前記ドレイン電極の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、２０ｎｍ〜１μｍが好ましく、５０ｎｍ〜３００ｎｍがより好ましい。 There is no restriction | limiting in particular as an average film thickness of the said source electrode and the said drain electrode, Although it can select suitably according to the objective, 20 nm-1 micrometer are preferable and 50 nm-300 nm are more preferable.

＜半導体層＞
前記半導体層は、少なくとも前記ソース電極、及び前記ドレイン電極の間に形成される。
ここで、「間」とは、前記半導体層が前記ソース電極及び前記ドレイン電極と共に、前記電界効果型トランジスタを機能させるような位置であり、そのような位置であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記半導体層は、前記ゲート絶縁層、前記ソース電極、及び前記ドレイン電極と接する。
前記半導体層の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、シリコン半導体、酸化物半導体などが挙げられる。
前記シリコン半導体としては、例えば、非晶質シリコン、多結晶シリコンなどが挙げられる。
前記酸化物半導体としては、例えば、ＩｎＧａ−Ｚｎ−Ｏ、Ｉｎ−Ｚｎ−Ｏ、Ｉｎ−Ｍｇ−Ｏなどが挙げられる。
これらのなかでも、酸化物半導体が好ましい。 <Semiconductor layer>
The semiconductor layer is formed at least between the source electrode and the drain electrode.
Here, “between” is a position where the semiconductor layer functions together with the source electrode and the drain electrode so that the field effect transistor functions. It can be selected as appropriate according to the conditions.
The semiconductor layer is in contact with the gate insulating layer, the source electrode, and the drain electrode.
There is no restriction | limiting in particular as a material of the said semiconductor layer, According to the objective, it can select suitably, For example, a silicon semiconductor, an oxide semiconductor, etc. are mentioned.
Examples of the silicon semiconductor include amorphous silicon and polycrystalline silicon.
Examples of the oxide semiconductor include InGa—Zn—O, In—Zn—O, In—Mg—O, and the like.
Among these, an oxide semiconductor is preferable.

−半導体層の形成方法−
前記半導体層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、パルスレーザーデポジッション（ＰＬＤ）法、化学気相蒸着（ＣＶＤ）法、原子層蒸着（ＡＬＤ）法等の真空プロセスや、ディップコーティング、スピンコート、ダイコート等の溶液プロセスによる成膜後、フォトリソグラフィーによってパターニングする方法、インクジェット、ナノインプリント、グラビア等の印刷法によって、所望の形状を直接成膜する方法などが挙げられる。 -Semiconductor layer formation method-
There is no restriction | limiting in particular as a formation method of the said semiconductor layer, According to the objective, it can select suitably, For example, a sputtering method, a pulse laser deposition (PLD) method, a chemical vapor deposition (CVD) method, an atomic layer After forming a film by a vacuum process such as vapor deposition (ALD) or a solution process such as dip coating, spin coating, die coating, etc., patterning by photolithography, printing methods such as inkjet, nanoimprint, gravure, etc. Examples include a method of forming a film.

前記半導体層の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、５ｎｍ〜１μｍが好ましく、１０ｎｍ〜０．５μｍがより好ましい。 There is no restriction | limiting in particular as an average film thickness of the said semiconductor layer, Although it can select suitably according to the objective, 5 nm-1 micrometer are preferable and 10 nm-0.5 micrometer are more preferable.

＜ゲート絶縁層＞
前記ゲート絶縁層は、通常、前記ゲート電極と前記半導体層との間に設けられる。
前記ゲート絶縁層は、酸化物を含有する。
前記ゲート絶縁層は、前記酸化物それ自体で形成されることが好ましい。 <Gate insulation layer>
The gate insulating layer is usually provided between the gate electrode and the semiconductor layer.
The gate insulating layer contains an oxide.
The gate insulating layer is preferably formed of the oxide itself.

−酸化物−
前記酸化物は、Ｓｉ（ケイ素）と、アルカリ土類金属とを含有し、好ましくは、Ａｌ（アルミニウム）及びＢ（ホウ素）の少なくともいずれかを含有し、更に必要に応じて、その他の成分を含有する。 -Oxide-
The oxide contains Si (silicon) and an alkaline earth metal, preferably contains at least one of Al (aluminum) and B (boron), and further contains other components as necessary. contains.

前記酸化物において、前記Ｓｉにより形成されるＳｉＯ_２は、アモルファス構造を形成する。また、前記アルカリ土類金属は、Ｓｉ−Ｏ結合を切断する働きを有する。そのため、前記Ｓｉと前記アルカリ土類金属との組成比によって、形成される前記酸化物の線膨張係数、及び比誘電率を制御することが可能である。 In the oxide, SiO ₂ formed of Si forms an amorphous structure. The alkaline earth metal has a function of cutting the Si—O bond. Therefore, it is possible to control the linear expansion coefficient and the relative dielectric constant of the oxide to be formed by the composition ratio between the Si and the alkaline earth metal.

前記酸化物は、Ａｌ及びＢの少なくともいずれかを含有することが好ましい。前記Ａｌにより形成されるＡｌ_２Ｏ_３、及び前記Ｂにより形成されるＢ_２Ｏ_３は、ＳｉＯ_２と同様にアモルファス構造を形成するため、前記酸化物においては、より安定してアモルファス構造が得られ、より均一な絶縁膜を形成することが可能となる。また、前記アルカリ土類金属は、その組成比によってＡｌ及びＢの配位構造を変化させるため、形成される前記酸化物の線膨張係数、及び比誘電率を制御することが可能である。 The oxide preferably contains at least one of Al and B. Al ₂ O ₃ formed of Al and B ₂ O ₃ formed of B form an amorphous structure in the same manner as SiO _2, and thus an amorphous structure can be obtained more stably in the oxide. As a result, a more uniform insulating film can be formed. Further, since the alkaline earth metal changes the coordination structure of Al and B depending on the composition ratio, it is possible to control the linear expansion coefficient and relative dielectric constant of the oxide to be formed.

前記酸化物において、前記アルカリ土類金属としては、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）が挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。 In the oxide, examples of the alkaline earth metal include Be (beryllium), Mg (magnesium), Ca (calcium), Sr (strontium), and Ba (barium). These may be used individually by 1 type and may use 2 or more types together.

前記酸化物における前記Ｓｉと、前記アルカリ土類金属との組成比としては、特に制限はなく、目的に応じて適宜選択することができるが、以下の範囲であることが好ましい。
前記酸化物において、前記Ｓｉと、前記アルカリ土類金属との組成比（前記Ｓｉ：前記アルカリ土類金属）としては、酸化物（ＳｉＯ_２、ＢｅＯ、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ）換算で、５０．０ｍｏｌ％〜９０．０ｍｏｌ％：１０．０ｍｏｌ％〜５０．０ｍｏｌ％が好ましい。 There is no restriction | limiting in particular as a composition ratio of the said Si in the said oxide and the said alkaline-earth metal, Although it can select suitably according to the objective, It is preferable that it is the following ranges.
In the oxide, the composition ratio between the Si and the alkaline earth metal (Si: the alkaline earth metal) is calculated in terms of oxide (SiO ₂ , BeO, MgO, CaO, SrO, BaO), 50.0 mol%-90.0 mol%: 10.0 mol%-50.0 mol% are preferable.

前記酸化物における前記Ｓｉと、前記アルカリ土類金属と、前記Ａｌ及び前記Ｂの少なくともいずれかとの組成比としては、特に制限はなく、目的に応じて適宜選択することができるが、以下の範囲であることが好ましい。
前記酸化物において、前記Ｓｉと、前記アルカリ土類金属と、前記Ａｌ及び前記Ｂの少なくともいずれかとの組成比（前記Ｓｉ：前記アルカリ土類金属：前記Ａｌ及び前記Ｂの少なくともいずれか）としては、酸化物（ＳｉＯ_２、ＢｅＯ、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ、Ａｌ_２Ｏ_３、Ｂ_２Ｏ_３）換算で、５０．０ｍｏｌ％〜９０．０ｍｏｌ％：５．０ｍｏｌ％〜２０．０ｍｏｌ％：５．０ｍｏｌ％〜３０．０ｍｏｌ％が好ましい。 The composition ratio of the Si, the alkaline earth metal, and at least one of the Al and the B in the oxide is not particularly limited and may be appropriately selected depending on the intended purpose. It is preferable that
In the oxide, the composition ratio of the Si, the alkaline earth metal, and at least one of the Al and B (the Si: the alkaline earth metal: at least one of the Al and B) , oxides _{(SiO 2, BeO, MgO,} CaO, SrO, BaO, Al 2 O 3, B 2 O 3) in terms of, 50.0mol% ~90.0mol%: 5.0mol% ~20.0mol%: 5.0 mol% to 30.0 mol% is preferable.

前記酸化物における酸化物（ＳｉＯ_２、ＢｅＯ、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ、Ａｌ_２Ｏ_３、Ｂ_２Ｏ_３）の割合は、例えば、蛍光Ｘ線分析、電子線マイクロ分析（ＥＰＭＡ）、誘電結合プラズマ発光分光分析（ＩＣＰ−ＡＥＳ）等により酸化物の陽イオン元素を分析することにより算出できる。 The ratio of oxides (SiO ₂ , BeO, MgO, CaO, SrO, BaO, Al ₂ O ₃ , B ₂ O ₃ ) in the oxide is, for example, fluorescent X-ray analysis, electron beam microanalysis (EPMA), dielectric It can be calculated by analyzing the cation element of the oxide by coupled plasma emission spectroscopy (ICP-AES) or the like.

前記ゲート絶縁層の線膨張係数としては、特に制限はなく、目的に応じて適宜選択することができるが、ゲート電極、ソース電極、及びドレイン電極と、前記ゲート絶縁層との間での剥離が生じにくくなる点から、２０．０×１０^−７／Ｋ以上が好ましく、２０．０×１０^−７〜７０．０×１０^−７／Ｋがより好ましい。
前記線膨張係数は、例えば、熱機械分析装置を用いて測定することができる。この測定においては、前記電界効果型トランジスタを作製せずとも、前記ゲート絶縁層と同じ組成の測定用サンプルを別途作製して測定することで、前記線膨張係数を測定することができる。 The linear expansion coefficient of the gate insulating layer is not particularly limited and can be appropriately selected depending on the purpose. However, peeling between the gate insulating layer, the gate electrode, the source electrode, and the drain electrode is not possible. From the point which becomes difficult to produce, 20.0 * 10 < ^-7 > / K or more is preferable and 20.0 * 10 < ^-7 > -70.0 * 10 < ^-7 > / K is more preferable.
The linear expansion coefficient can be measured using, for example, a thermomechanical analyzer. In this measurement, the linear expansion coefficient can be measured by separately preparing and measuring a measurement sample having the same composition as that of the gate insulating layer without preparing the field effect transistor.

前記ゲート絶縁層の比誘電率としては、特に制限はなく、目的に応じて適宜選択することができる。
前記比誘電率は、例えば、下部電極、誘電層（前記ゲート絶縁層）、及び上部電極を積層したキャパシタを作製して、ＬＣＲメータ等を用いて測定することができる。 There is no restriction | limiting in particular as a dielectric constant of the said gate insulating layer, According to the objective, it can select suitably.
The relative dielectric constant can be measured using, for example, an LCR meter or the like by fabricating a capacitor in which a lower electrode, a dielectric layer (the gate insulating layer), and an upper electrode are stacked.

−ゲート絶縁層の形成方法−
前記ゲート絶縁層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、パルスレーザーデポジッション（ＰＬＤ）法、化学気相蒸着（ＣＶＤ）法、原子層蒸着（ＡＬＤ）法等の真空プロセスによる成膜後、フォトリソグラフィーによってパターニングする方法などが挙げられる。
また、前記ゲート絶縁層は、前記酸化物の前駆体を含有する塗布液（ゲート絶縁層形成用塗布液）を調合し、それを被塗物上に塗布又は印刷し、これを適切な条件で焼成することによっても成膜することができる。 -Formation method of gate insulating layer-
There is no restriction | limiting in particular as a formation method of the said gate insulating layer, According to the objective, it can select suitably, For example, a sputtering method, a pulse laser deposition (PLD) method, a chemical vapor deposition (CVD) method, an atom Examples include a method of patterning by photolithography after film formation by a vacuum process such as layer deposition (ALD).
The gate insulating layer is prepared by preparing a coating solution containing the oxide precursor (a coating solution for forming a gate insulating layer) and applying or printing it on an object to be coated under appropriate conditions. A film can also be formed by firing.

前記ゲート絶縁層の平均膜厚としては、１０〜１，０００ｎｍが好ましく、２０〜５００ｎｍがより好ましい。 The average thickness of the gate insulating layer is preferably 10 to 1,000 nm, and more preferably 20 to 500 nm.

−−ゲート絶縁層形成用塗布液−−
前記ゲート絶縁層形成用塗布液は、ケイ素含有化合物と、アルカリ土類金属化合物と、溶媒とを少なくとも含有し、好ましくは、アルミニウム含有化合物、及びホウ素含有化合物の少なくともいずれかを含有し、更に必要に応じて、その他の成分を含有する。 --- Coating liquid for forming gate insulation layer-
The coating liquid for forming a gate insulating layer contains at least a silicon-containing compound, an alkaline earth metal compound, and a solvent, preferably contains at least one of an aluminum-containing compound and a boron-containing compound, and is further necessary. Depending on the content, other components are contained.

−−−ケイ素含有化合物−−−
前記ケイ素含有化合物としては、例えば、無機ケイ素化合物、有機ケイ素化合物などが挙げられる。 --- Silicon-containing compound ---
Examples of the silicon-containing compound include inorganic silicon compounds and organic silicon compounds.

前記無機ケイ素化合物としては、例えば、テトラクロロシラン、テトラブロモシラン、テトラヨードシランなどが挙げられる。 Examples of the inorganic silicon compound include tetrachlorosilane, tetrabromosilane, and tetraiodosilane.

前記有機ケイ素化合物としては、ケイ素と、有機基とを有する化合物であれば、特に限定はなく、目的に応じて適宜選択することができる。前記ケイ素と前記有機基とは、例えば、イオン結合、共有結合、又は配位結合で結合している。 The organosilicon compound is not particularly limited as long as it is a compound having silicon and an organic group, and can be appropriately selected according to the purpose. The silicon and the organic group are bonded by, for example, an ionic bond, a covalent bond, or a coordinate bond.

前記有機基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、置換基を有していてもよいアルキル基、置換基を有していてもよいアルコキシ基、置換基を有していてもよいアシルオキシ基、置換基を有していてもよいフェニル基などが挙げられる。前記アルキル基としては、例えば、炭素数１〜６のアルキル基などが挙げられる。前記アルコキシ基としては、例えば、炭素数１〜６のアルコキシ基などが挙げられる。前記アシルオキシ基としては、例えば、炭素数１〜１０のアシルオキシ基などが挙げられる。 The organic group is not particularly limited and may be appropriately selected depending on the intended purpose. Examples thereof include an alkyl group which may have a substituent, an alkoxy group which may have a substituent, and a substituent. And an acyloxy group which may have a phenyl group and a phenyl group which may have a substituent. As said alkyl group, a C1-C6 alkyl group etc. are mentioned, for example. As said alkoxy group, a C1-C6 alkoxy group etc. are mentioned, for example. As said acyloxy group, a C1-C10 acyloxy group etc. are mentioned, for example.

前記有機ケイ素化合物としては、例えば、テトラメトキシシラン、テトラエトキシシラン、テトライソプロポキシシラン、テトラブトキシシラン、１，１，１，３，３，３−ヘキサメチルジシラザン（ＨＭＤＳ）、ビス(トリメチルシリル)アセチレン、トリフェニルシラン、２−エチルヘキサン酸ケイ素、テトラアセトキシシランなどが挙げられる。 Examples of the organosilicon compound include tetramethoxysilane, tetraethoxysilane, tetraisopropoxysilane, tetrabutoxysilane, 1,1,1,3,3,3-hexamethyldisilazane (HMDS), and bis (trimethylsilyl). Examples include acetylene, triphenylsilane, silicon 2-ethylhexanoate, and tetraacetoxysilane.

前記ゲート絶縁層形成用塗布液における前記ケイ素含有化合物の含有量としては、特に制限はなく、目的に応じて適宜選択することができる。 There is no restriction | limiting in particular as content of the said silicon-containing compound in the said coating liquid for gate insulating layer formation, According to the objective, it can select suitably.

−−−アルカリ土類金属含有化合物−−−
前記アルカリ土類金属含有化合物としては、例えば、無機アルカリ土類金属化合物、有機アルカリ土類金属化合物などが挙げられる。前記アルカリ土類金属含有化合物におけるアルカリ土類金属としては、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）が挙げられる。 --- Alkaline earth metal-containing compound ---
Examples of the alkaline earth metal-containing compound include inorganic alkaline earth metal compounds and organic alkaline earth metal compounds. Examples of the alkaline earth metal in the alkaline earth metal-containing compound include Be (beryllium), Mg (magnesium), Ca (calcium), Sr (strontium), and Ba (barium).

前記無機アルカリ土類金属化合物としては、例えば、アルカリ土類金属硝酸塩、アルカリ土類金属硫酸塩、アルカリ土類金属塩化物、アルカリ土類金属フッ化物、アルカリ土類金属臭化物、アルカリ土類金属よう化物などが挙げられる。
前記アルカリ土類金属硝酸塩としては、例えば、硝酸マグネシウム、硝酸カルシウム、硝酸ストロンチウム、硝酸バリウムなどが挙げられる。
前記アルカリ土類金属硫酸塩としては、例えば、硫酸マグネシウム、硫酸カルシウム、硫酸ストロンチウム、硫酸バリウムなどが挙げられる。
前記アルカリ土類金属塩化物としては、例えば、塩化マグネシウム、塩化カルシウム、塩化ストロンチウム、塩化バリウムなどが挙げられる。
前記アルカリ土類金属フッ化物としては、例えば、フッ化マグネシウム、フッ化カルシウム、フッ化ストロンチウム、フッ化バリウムなどが挙げられる。
前記アルカリ土類金属臭化物としては、例えば、臭化マグネシウム、臭化カルシウム、臭化ストロンチウム、臭化バリウムなどが挙げられる。
前記アルカリ土類金属よう化物としては、例えば、よう化マグネシウム、よう化カルシウム、よう化ストロンチウム、よう化バリウムなどが挙げられる。 Examples of the inorganic alkaline earth metal compound include alkaline earth metal nitrates, alkaline earth metal sulfates, alkaline earth metal chlorides, alkaline earth metal fluorides, alkaline earth metal bromides, alkaline earth metal salts, and the like. And the like.
Examples of the alkaline earth metal nitrate include magnesium nitrate, calcium nitrate, strontium nitrate, and barium nitrate.
Examples of the alkaline earth metal sulfate include magnesium sulfate, calcium sulfate, strontium sulfate, and barium sulfate.
Examples of the alkaline earth metal chloride include magnesium chloride, calcium chloride, strontium chloride, and barium chloride.
Examples of the alkaline earth metal fluoride include magnesium fluoride, calcium fluoride, strontium fluoride, and barium fluoride.
Examples of the alkaline earth metal bromide include magnesium bromide, calcium bromide, strontium bromide, barium bromide and the like.
Examples of the alkaline earth metal iodide include magnesium iodide, calcium iodide, strontium iodide, barium iodide and the like.

前記有機アルカリ土類金属化合物としては、アルカリ土類金属と、有機基とを有する化合物であれば、特に制限はなく、目的に応じて適宜選択することができる。前記アルカリ土類金属と前記有機基とは、例えば、イオン結合、共有結合、又は配位結合で結合している。 The organic alkaline earth metal compound is not particularly limited as long as it is a compound having an alkaline earth metal and an organic group, and can be appropriately selected according to the purpose. The alkaline earth metal and the organic group are bonded by, for example, an ionic bond, a covalent bond, or a coordinate bond.

前記有機基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、置換基を有していてもよいアルキル基、置換基を有していてもよいアルコキシ基、置換基を有していてもよいアシルオキシ基、置換基を有していてもよいフェニル基、置換基を有していてもよいアセチルアセトナート基、置換基を有していてもよいスルホン酸基などが挙げられる。前記アルキル基としては、例えば、炭素数１〜６のアルキル基などが挙げられる。前記アルコキシ基としては、例えば、炭素数１〜６のアルコキシ基などが挙げられる。前記アシルオキシ基としては、例えば、炭素数１〜１０のアシルオキシ基、安息香酸のように一部がベンゼン環に置換されたアシルオキシ基、乳酸のように一部がヒドロキシ基に置換されたアシルオキシ基、シュウ酸、及びクエン酸のようにカルボニル基を２つ以上有するアシルオキシ基などが挙げられる。 The organic group is not particularly limited and may be appropriately selected depending on the intended purpose. Examples thereof include an alkyl group which may have a substituent, an alkoxy group which may have a substituent, and a substituent. An acyloxy group which may have a substituent, a phenyl group which may have a substituent, an acetylacetonate group which may have a substituent, a sulfonic acid group which may have a substituent, etc. Can be mentioned. As said alkyl group, a C1-C6 alkyl group etc. are mentioned, for example. As said alkoxy group, a C1-C6 alkoxy group etc. are mentioned, for example. Examples of the acyloxy group include an acyloxy group having 1 to 10 carbon atoms, an acyloxy group partially substituted with a benzene ring like benzoic acid, an acyloxy group partially substituted with a hydroxy group like lactic acid, Examples include oxalic acid and acyloxy groups having two or more carbonyl groups such as citric acid.

前記有機アルカリ土類金属化合物としては、例えば、マグネシウムメトキシド、マグネシウムエトキシド、ジエチルマグネシウム、酢酸マグネシウム、ギ酸マグネシウム、アセチルアセトンマグネシウム、２−エチルヘキサン酸マグネシウム、乳酸マグネシウム、ナフテン酸マグネシウム、クエン酸マグネシウム、サリチル酸マグネシウム、安息香酸マグネシウム、シュウ酸マグネシウム、トリフルオロメタンスルホン酸マグネシウム、カルシウムメトキシド、カルシウムエトキシド、酢酸カルシウム、ギ酸カルシウム、アセチルアセトンカルシウム、カルシウムジピバロイルメタナート、２−エチルヘキサン酸カルシウム、乳酸カルシウム、ナフテン酸カルシウム、クエン酸カルシウム、サリチル酸カルシウム、ネオデカン酸カルシウム、安息香酸カルシウム、シュウ酸カルシウム、ストロンチウムイソプロポキシド、酢酸ストロンチウム、ギ酸ストロンチウム、アセチルアセトンストロンチウム、２−エチルヘキサン酸ストロンチウム、乳酸ストロンチウム、ナフテン酸ストロンチウム、サリチル酸ストロンチウム、シュウ酸ストロンチウム、バリウムエトキシド、バリウムイソプロポキシド、酢酸バリウム、ギ酸バリウム、アセチルアセトンバリウム、２−エチルヘキサン酸バリウム、乳酸バリウム、ナフテン酸バリウム、ネオデカン酸バリウム、シュウ酸バリウム、安息香酸バリウム、トリフルオロメタンスルホン酸バリウムなどが挙げられる。 Examples of the organic alkaline earth metal compound include magnesium methoxide, magnesium ethoxide, diethyl magnesium, magnesium acetate, magnesium formate, acetylacetone magnesium, magnesium 2-ethylhexanoate, magnesium lactate, magnesium naphthenate, magnesium citrate, Magnesium salicylate, magnesium benzoate, magnesium oxalate, magnesium trifluoromethanesulfonate, calcium methoxide, calcium ethoxide, calcium acetate, calcium formate, acetylacetone calcium, calcium dipivaloylmethanate, calcium 2-ethylhexanoate, lactic acid Calcium, calcium naphthenate, calcium citrate, calcium salicylate, calcium neodecanoate, Calcium benzoate, calcium oxalate, strontium isopropoxide, strontium acetate, strontium formate, acetylacetone strontium, strontium 2-ethylhexanoate, strontium lactate, strontium naphthenate, strontium salicylate, strontium oxalate, barium ethoxide, barium iso Examples include propoxide, barium acetate, barium formate, acetylacetone barium, barium 2-ethylhexanoate, barium lactate, barium naphthenate, barium neodecanoate, barium oxalate, barium benzoate, and barium trifluoromethanesulfonate.

前記ゲート絶縁層形成用塗布液における前記アルカリ土類金属含有化合物の含有量としては、特に制限はなく、目的に応じて適宜選択することができる。 There is no restriction | limiting in particular as content of the said alkaline-earth metal containing compound in the said coating liquid for gate insulating layer formation, According to the objective, it can select suitably.

−−−アルミニウム含有化合物−−−
前記アルミニウム含有化合物としては、例えば、無機アルミニウム化合物、有機アルミニウム化合物などが挙げられる。 --- Aluminum-containing compound ---
Examples of the aluminum-containing compound include inorganic aluminum compounds and organic aluminum compounds.

前記無機アルミニウム化合物としては、例えば、塩化アルミニウム、硝酸アルミニウム、臭化アルミニウム、水酸化アルミニウム、ホウ酸アルミニウム、三フッ化アルミニウム、よう化アルミニウム、硫酸アルミニウム、リン酸アルミニウム、硫酸アルミニウムアンモニウムなどが挙げられる。 Examples of the inorganic aluminum compound include aluminum chloride, aluminum nitrate, aluminum bromide, aluminum hydroxide, aluminum borate, aluminum trifluoride, aluminum iodide, aluminum sulfate, aluminum phosphate, and ammonium ammonium sulfate. .

前記有機アルミニウム化合物としては、アルミニウムと、有機基とを有する化合物であれば、特に制限はなく、目的に応じて適宜選択することができる。前記アルミニウムと前記有機基とは、例えば、イオン結合、共有結合、又は配位結合で結合している。 The organoaluminum compound is not particularly limited as long as it is a compound having aluminum and an organic group, and can be appropriately selected according to the purpose. The aluminum and the organic group are bonded by, for example, an ionic bond, a covalent bond, or a coordinate bond.

前記有機基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、置換基を有していてもよいアルキル基、置換基を有していてもよいアルコキシ基、置換基を有していてもよいアシルオキシ基、置換基を有していてもよいアセチルアセトナート基、置換基を有していてもよいスルホン酸基などが挙げられる。前記アルキル基としては、例えば、炭素数１〜６のアルキル基などが挙げられる。前記アルコキシ基としては、例えば、炭素数１〜６のアルコキシ基などが挙げられる。前記アシルオキシ基としては、例えば、炭素数１〜１０のアシルオキシ基、安息香酸のように一部がベンゼン環に置換されたアシルオキシ基、乳酸のように一部がヒドロキシ基に置換されたアシルオキシ基、シュウ酸、及びクエン酸のようにカルボニル基を２つ以上有するアシルオキシ基などが挙げられる。 The organic group is not particularly limited and may be appropriately selected depending on the intended purpose. Examples thereof include an alkyl group which may have a substituent, an alkoxy group which may have a substituent, and a substituent. And an acyloxy group which may have a substituent, an acetylacetonate group which may have a substituent, a sulfonic acid group which may have a substituent, and the like. As said alkyl group, a C1-C6 alkyl group etc. are mentioned, for example. As said alkoxy group, a C1-C6 alkoxy group etc. are mentioned, for example. Examples of the acyloxy group include an acyloxy group having 1 to 10 carbon atoms, an acyloxy group partially substituted with a benzene ring like benzoic acid, an acyloxy group partially substituted with a hydroxy group like lactic acid, Examples include oxalic acid and acyloxy groups having two or more carbonyl groups such as citric acid.

前記有機アルミニウム化合物としては、例えば、アルミニウムイソプロポキシド、アルミニウム−ｓｅｃ−ブトキシド、トリエチルアルミニウム、ジエチルアルミニウムエトキシド、酢酸アルミニウム、アセチルアセトンアルミニウム、ヘキサフルオロアセチルアセトン酸アルミニウム、２−エチルヘキサン酸アルミニウム、乳酸アルミニウム、安息香酸アルミニウム、アルミニウムジ（ｓ−ブトキシド）アセト酢酸エステルキレート、トリフルオロメタンスルホン酸アルミニウムなどが挙げられる。 Examples of the organoaluminum compound include aluminum isopropoxide, aluminum-sec-butoxide, triethylaluminum, diethylaluminum ethoxide, aluminum acetate, acetylacetone aluminum, hexafluoroacetylacetonate aluminum, 2-ethylhexanoate aluminum, aluminum lactate, Examples thereof include aluminum benzoate, aluminum di (s-butoxide) acetoacetate chelate, and aluminum trifluoromethanesulfonate.

前記ゲート絶縁層形成用塗布液における前記アルミニウム含有化合物の含有量としては、特に制限はなく、目的に応じて適宜選択することができる。 There is no restriction | limiting in particular as content of the said aluminum containing compound in the said coating liquid for gate insulating layer formation, According to the objective, it can select suitably.

−−−ホウ素含有化合物−−−
前記ホウ素含有化合物としては、例えば、無機ホウ素化合物、有機ホウ素化合物などが挙げられる。 --- Boron-containing compound ---
Examples of the boron-containing compound include inorganic boron compounds and organic boron compounds.

前記無機ホウ素化合物としては、例えば、オルトホウ酸、酸化ホウ素、三臭化ホウ素、テトラフルオロホウ酸、ホウ酸アンモニウム、ホウ酸マグネシウムなどが挙げられる。前記酸化ホウ素としては、例えば、二酸化二ホウ素、三酸化二ホウ素、三酸化四ホウ素、五酸化四ホウ素などが挙げられる。 Examples of the inorganic boron compound include orthoboric acid, boron oxide, boron tribromide, tetrafluoroboric acid, ammonium borate, and magnesium borate. Examples of the boron oxide include diboron dioxide, diboron trioxide, tetraboron trioxide, and tetraboron pentoxide.

前記有機ホウ素化合物としては、ホウ素と、有機基とを有する化合物であれば、特に制限はなく、目的に応じて適宜選択することができる。前記ホウ素と前記有機基とは、例えば、イオン結合、共有結合、又は配位結合で結合している。 The organic boron compound is not particularly limited as long as it is a compound having boron and an organic group, and can be appropriately selected according to the purpose. The boron and the organic group are bonded by, for example, an ionic bond, a covalent bond, or a coordinate bond.

前記有機基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、置換基を有していてもよいアルキル基、置換基を有していてもよいアルコキシ基、置換基を有していてもよいアシルオキシ基、置換基を有していてもよいフェニル基、置換基を有していてもよいスルホン酸基、置換基を有していてもよいチオフェン基などが挙げられる。前記アルキル基としては、例えば、炭素数１〜６のアルキル基などが挙げられる。前記アルコキシ基としては、例えば、炭素数１〜６のアルコキシ基などが挙げられる。前記アルコキシ基には、２つ以上の酸素原子を有し、前記２つ以上の酸素原子のうちの２つの酸素原子が、ホウ素と結合し、かつホウ素と一緒になって環構造を形成する有機基も含まれる。また、前記アルコキシ基に含まれるアルキル基が有機シリル基に置換されたアルコキシ基も含む。前記アシルオキシ基としては、例えば、炭素数１〜１０のアシルオキシ基などが挙げられる。 The organic group is not particularly limited and may be appropriately selected depending on the intended purpose. Examples thereof include an alkyl group which may have a substituent, an alkoxy group which may have a substituent, and a substituent. An acyloxy group which may have a substituent, a phenyl group which may have a substituent, a sulfonic acid group which may have a substituent, a thiophene group which may have a substituent, and the like. . As said alkyl group, a C1-C6 alkyl group etc. are mentioned, for example. As said alkoxy group, a C1-C6 alkoxy group etc. are mentioned, for example. The alkoxy group has two or more oxygen atoms, and two of the two or more oxygen atoms are bonded to boron and form a ring structure together with boron. Groups are also included. Moreover, the alkoxy group by which the alkyl group contained in the said alkoxy group was substituted by the organic silyl group is also included. As said acyloxy group, a C1-C10 acyloxy group etc. are mentioned, for example.

前記有機ホウ素化合物としては、例えば、（Ｒ）−５，５−ジフェニル−２−メチル−３，４−プロパノ−１，３，２−オキサザボロリジン、ホウ酸トリイソプロピル、２−イソプロポキシ−４，４，５，５−テトラメチル−１，３，２−ジオキサボロラン、ビス（ヘキシレングリコラト）ジボロン、４−（４，４，５，５−テトラメチル−１，３，２−ジオキサボロラン−２−イル）−１Ｈ−ピラゾール、（４，４，５，５−テトラメチル−１，３，２−ジオキサボロラン−２−イル）ベンゼン、ｔｅｒｔ−ブチル−Ｎ−〔４−（４，４，５，５−テトラメチル−１，２，３−ジオキサボロラン−２−イル）フェニル〕カルバメート、フェニルボロン酸、３−アセチルフェニルボロン酸、三フッ化ホウ素酢酸錯体、三フッ化ホウ素スルホラン錯体、２−チオフェンボロン酸、トリス（トリメチルシリル）ボラートなどが挙げられる。 Examples of the organic boron compound include (R) -5,5-diphenyl-2-methyl-3,4-propano-1,3,2-oxazaborolidine, triisopropyl borate, 2-isopropoxy- 4,4,5,5-tetramethyl-1,3,2-dioxaborolane, bis (hexylene glycolato) diboron, 4- (4,4,5,5-tetramethyl-1,3,2-dioxaborolane- 2-yl) -1H-pyrazole, (4,4,5,5-tetramethyl-1,3,2-dioxaborolan-2-yl) benzene, tert-butyl-N- [4- (4,4,5 , 5-tetramethyl-1,2,3-dioxaborolan-2-yl) phenyl] carbamate, phenylboronic acid, 3-acetylphenylboronic acid, boron trifluoride acetic acid complex, boron trifluoride sulfora Complex, 2-thiophene boronic acid, such as tris (trimethylsilyl) borate and the like.

前記ゲート絶縁層形成用塗布液における前記ホウ素含有化合物の含有量としては、特に制限はなく、目的に応じて適宜選択することができる。 There is no restriction | limiting in particular as content of the said boron containing compound in the said coating liquid for gate insulating layer formation, According to the objective, it can select suitably.

−−−溶媒−−−
前記溶媒としては、前記各種化合物を安定に溶解又は分散する溶媒であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、トルエン、キシレン、メシチレン、シメン、ペンチルベンゼン、ドデシルベンゼン、ビシクロヘキシル、シクロヘキシルベンゼン、デカン、ウンデカン、ドデカン、トリデカン、テトラデカン、ペンタデカン、テトラリン、デカリン、イソプロパノール、安息香酸エチル、Ｎ，Ｎ−ジメチルホルムアミド、炭酸プロピレン、２−エチルヘキサン酸、ミネラルスピリッツ、ジメチルプロピレンウレア、４−ブチロラクトン、２−メトキシエタノール、水などが挙げられる。 --- Solvent ---
The solvent is not particularly limited as long as it is a solvent that can stably dissolve or disperse the various compounds, and can be appropriately selected according to the purpose. For example, toluene, xylene, mesitylene, cymene, pentylbenzene, dodecyl Benzene, bicyclohexyl, cyclohexylbenzene, decane, undecane, dodecane, tridecane, tetradecane, pentadecane, tetralin, decalin, isopropanol, ethyl benzoate, N, N-dimethylformamide, propylene carbonate, 2-ethylhexanoic acid, mineral spirits, dimethyl Examples include propylene urea, 4-butyrolactone, 2-methoxyethanol, and water.

前記ゲート絶縁層形成用塗布液における前記溶媒の含有量としては、特に制限はなく、目的に応じて適宜選択することができる。 There is no restriction | limiting in particular as content of the said solvent in the said coating liquid for gate insulating layer formation, According to the objective, it can select suitably.

前記ゲート絶縁層形成用塗布液における前記ケイ素含有化合物と、前記アルカリ土類金属含有化合物との組成比（前記ケイ素含有化合物：前記アルカリ土類金属含有化合物）としては、特に制限はなく、目的に応じて適宜選択することができるが、以下の範囲であることが好ましい。
前記ゲート絶縁層形成用塗布液において、前記Ｓｉと、前記アルカリ土類金属との組成比（前記Ｓｉ：前記アルカリ土類金属）としては、酸化物（ＳｉＯ_２、ＢｅＯ、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ）換算で、５０．０ｍｏｌ％〜９０．０ｍｏｌ％：１０．０ｍｏｌ％〜５０．０ｍｏｌ％が好ましい。 The composition ratio of the silicon-containing compound to the alkaline earth metal-containing compound in the gate insulating layer forming coating solution (the silicon-containing compound: the alkaline earth metal-containing compound) is not particularly limited. Although it can select suitably according to it, it is preferable that it is the following ranges.
In the gate insulating layer forming coating solution, the composition ratio between the Si and the alkaline earth metal (the Si: the alkaline earth metal) is an oxide (SiO ₂ , BeO, MgO, CaO, SrO, In terms of BaO), 50.0 mol% to 90.0 mol%: 10.0 mol% to 50.0 mol% is preferable.

前記ゲート絶縁層形成用塗布液における前記ケイ素含有化合物と、前記アルカリ土類金属含有化合物と、前記アルミニウム含有化合物及び前記ホウ素含有化合物の少なくともいずれかとの組成比（前記ケイ素含有化合物：前記アルカリ土類金属含有化合物：前記アルミニウム含有化合物及び前記ホウ素含有化合物の少なくともいずれか）としては、特に制限はなく、目的に応じて適宜選択することができるが、以下の範囲であることが好ましい。
前記ゲート絶縁層形成用塗布液において、前記Ｓｉと、前記アルカリ土類金属と、前記Ａｌ及び前記Ｂの少なくともいずれかとの組成比（前記Ｓｉ：前記アルカリ土類金属：前記Ａｌ及び前記Ｂの少なくともいずれか）としては、酸化物（ＳｉＯ_２、ＢｅＯ、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ、Ａｌ_２Ｏ_３、Ｂ_２Ｏ_３）換算で、５０．０ｍｏｌ％〜９０．０ｍｏｌ％：５．０ｍｏｌ％〜２０．０ｍｏｌ％：５．０ｍｏｌ％〜３０．０ｍｏｌ％が好ましい。 Composition ratio of the silicon-containing compound, the alkaline-earth metal-containing compound, and at least one of the aluminum-containing compound and the boron-containing compound in the gate insulating layer forming coating solution (the silicon-containing compound: the alkaline earth The metal-containing compound: at least one of the aluminum-containing compound and the boron-containing compound is not particularly limited and may be appropriately selected depending on the intended purpose, but is preferably in the following range.
In the gate insulating layer forming coating solution, the composition ratio of Si, the alkaline earth metal, and at least one of Al and B (Si: the alkaline earth metal: at least of Al and B) the one), oxides _{(SiO 2, BeO, MgO,} CaO, SrO, BaO, with _{_{Al 2 O 3, B 2 O}} 3) in terms of, 50.0mol% ~90.0mol%: 5.0mol% ~ 20.0 mol%: 5.0 mol% to 30.0 mol% is preferable.

−−−ゲート絶縁層形成用塗布液を用いたゲート絶縁層の形成方法−−−
前記ゲート絶縁層形成用塗布液を用いた前記ゲート絶縁層の形成方法の一例について、以下説明する。
前記ゲート絶縁層の形成方法は、塗布工程と、熱処理工程とを含み、更に必要に応じて、その他の工程を含む。 --- Method of forming gate insulating layer using coating liquid for forming gate insulating layer ---
An example of a method for forming the gate insulating layer using the coating liquid for forming the gate insulating layer will be described below.
The method for forming the gate insulating layer includes a coating process and a heat treatment process, and further includes other processes as necessary.

前記塗布工程としては、被塗物に前記ゲート絶縁層形成用塗布液を塗布する工程であれば、特に制限はなく、目的に応じて適宜選択することができる。前記塗布の方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、溶液プロセスによる成膜後、フォトリソグラフィーによってパターンニングする方法、インクジェット、ナノインプリント、グラビア等の印刷法によって、所望の形状を直接成膜する方法などが挙げられる。前記溶液プロセスとしては、例えば、ディップコーティング、スピンコート、ダイコート、ノズルプリンティングなどが挙げられる。 The application step is not particularly limited as long as it is a step of applying the gate insulating layer forming coating solution to an object to be coated, and can be appropriately selected according to the purpose. The application method is not particularly limited and may be appropriately selected depending on the purpose. For example, the method may be a method of patterning by photolithography after film formation by a solution process, or a printing method such as inkjet, nanoimprint, or gravure. And a method of directly forming a desired shape. Examples of the solution process include dip coating, spin coating, die coating, and nozzle printing.

前記熱処理工程としては、前記被塗物に塗布された前記ゲート絶縁層形成用塗布液を熱処理する工程であれば、特に制限はなく、目的に応じて適宜選択することができる。なお、前記熱処理を行う際には、前記被塗物に塗布された前記ゲート絶縁層形成用塗布液は、自然乾燥などにより乾燥してもよい。前記熱処理により、前記溶媒の乾燥、酸化物の生成などが行われる。 The heat treatment step is not particularly limited as long as it is a step of heat-treating the gate insulating layer forming coating solution applied to the article to be coated, and can be appropriately selected according to the purpose. When performing the heat treatment, the gate insulating layer forming coating solution applied to the object to be coated may be dried by natural drying or the like. By the heat treatment, drying of the solvent, generation of an oxide, and the like are performed.

前記熱処理工程では、前記溶媒の乾燥（以下、「乾燥処理」と称する。）と、前記酸化物の精製（以下、「生成処理」と称する）とを、異なる温度で行うことが好ましい。即ち、前記溶媒の乾燥を行った後に、昇温して、前記酸化物の生成を行うことが好ましい。前記酸化物の生成の際には、例えば、前記ケイ素含有化合物、前記アルカリ土類金属含有化合物、前記アルミニウム含有化合物、及び前記ホウ素含有化合物のすくなくともいずれかの分解が起こる。 In the heat treatment step, it is preferable that drying of the solvent (hereinafter referred to as “drying process”) and purification of the oxide (hereinafter referred to as “generation process”) are performed at different temperatures. That is, after the solvent is dried, the oxide is preferably generated by raising the temperature. In the formation of the oxide, for example, at least any decomposition of the silicon-containing compound, the alkaline earth metal-containing compound, the aluminum-containing compound, and the boron-containing compound occurs.

前記乾燥処理の温度としては、特に制限はなく、含有する溶媒に応じて適宜選択することができ、例えば、８０℃〜１８０℃が挙げられる。前記乾燥においては、低温化のために減圧オーブンなどを使用することが有効である。前記乾燥処理の時間としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、１０分間〜１時間が挙げられる。 There is no restriction | limiting in particular as temperature of the said drying process, According to the solvent to contain, it can select suitably, For example, 80 to 180 degreeC is mentioned. In the drying, it is effective to use a vacuum oven or the like for lowering the temperature. There is no restriction | limiting in particular as time of the said drying process, According to the objective, it can select suitably, For example, 10 minutes-1 hour are mentioned.

前記生成処理の温度としては、特に制限はなく、目的に応じて適宜選択することができるが、１００℃〜４５０℃が好ましく、２００℃〜４００℃がより好ましい。前記生成処理の時間としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、１時間〜５時間が挙げられる。 There is no restriction | limiting in particular as temperature of the said production | generation process, Although it can select suitably according to the objective, 100 to 450 degreeC is preferable and 200 to 400 degreeC is more preferable. There is no restriction | limiting in particular as time of the said production | generation process, According to the objective, it can select suitably, For example, 1 hour-5 hours are mentioned.

なお、前記熱処理工程では、前記乾燥処理及び前記生成処理を連続して実施してもよいし、複数の工程に分割して実施してもよい。 In the heat treatment step, the drying treatment and the generation treatment may be performed continuously, or may be divided into a plurality of steps.

前記熱処理の方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記被塗物を加熱する方法などが挙げられる。前記熱処理における雰囲気としては、特に制限はなく、目的に応じて適宜選択することができるが、酸素雰囲気が好ましい。前記酸素雰囲気で熱処理を行うことにより、分解生成物を速やかに系外に排出し、前記酸化物の生成を促進させることができる。 There is no restriction | limiting in particular as the method of the said heat processing, According to the objective, it can select suitably, For example, the method etc. which heat the said to-be-coated article are mentioned. There is no restriction | limiting in particular as atmosphere in the said heat processing, Although it can select suitably according to the objective, Oxygen atmosphere is preferable. By performing the heat treatment in the oxygen atmosphere, the decomposition product can be quickly discharged out of the system, and the generation of the oxide can be promoted.

前記熱処理の際には、波長４００ｎｍ以下の紫外光を前記乾燥処理後の物質に照射することが、前記生成処理の反応を促進する上で有効である。波長４００ｎｍ以下の紫外光を照射することにより、前記乾燥処理後の物質中に含有される有機物などの化学結合を切断し、有機物を分解できるため、効率的に前記酸化物を形成することができる。前記波長４００ｎｍ以下の紫外光としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、エキシマランプを用いた波長２２２ｎｍの紫外光などが挙げられる。また、前記紫外光の照射に代えて、又は併用して、オゾンを付与することも好ましい。前記オゾンを前記乾燥処理後の物質に付与することにより、酸化物の生成が促進される。 In the heat treatment, irradiating the material after the drying treatment with ultraviolet light having a wavelength of 400 nm or less is effective in promoting the reaction of the generation treatment. By irradiating ultraviolet light having a wavelength of 400 nm or less, chemical bonds such as organic substances contained in the substance after the drying treatment can be broken and the organic substances can be decomposed, so that the oxide can be formed efficiently. . The ultraviolet light having a wavelength of 400 nm or less is not particularly limited and may be appropriately selected depending on the intended purpose. Examples thereof include ultraviolet light having a wavelength of 222 nm using an excimer lamp. Moreover, it is also preferable to provide ozone instead of or in combination with the irradiation with ultraviolet light. By applying the ozone to the substance after the drying treatment, generation of oxide is promoted.

前記電界効果型トランジスタ構造としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、以下のような構造の電界効果型トランジスタなどが挙げられる。
（１）基材と、前記基材上に形成された前記ゲート電極と、前記ゲート電極上に形成された前記ゲート絶縁層と、前記ゲート絶縁層上に形成された前記ソース電極及び前記ドレイン電極と、前記ソース電極と前記ドレイン電極との間に形成された前記半導体層とを有する電界効果型トランジスタ。
（２）基材と、前記基材上に形成された前記ソース電極及び前記ドレイン電極と、前記ソース電極と前記ドレイン電極との間に形成された前記半導体層と、前記ソース電極、前記ドレイン電極、及び前記半導体層上に形成された前記ゲート絶縁層と、前記ゲート絶縁層上に形成された前記ゲート電極とを有する電界効果型トランジスタ。 There is no restriction | limiting in particular as said field effect transistor structure, According to the objective, it can select suitably, For example, the field effect transistor of the following structures, etc. are mentioned.
(1) A base material, the gate electrode formed on the base material, the gate insulating layer formed on the gate electrode, and the source electrode and the drain electrode formed on the gate insulating layer And a field effect transistor having the semiconductor layer formed between the source electrode and the drain electrode.
(2) A base material, the source electrode and the drain electrode formed on the base material, the semiconductor layer formed between the source electrode and the drain electrode, the source electrode, and the drain electrode And a field effect transistor having the gate insulating layer formed on the semiconductor layer and the gate electrode formed on the gate insulating layer.

前記（１）の構造の電界効果型トランジスタとしては、例えば、ボトムコンタクト・ボトムゲート型（図３Ａ）、トップコンタクト・ボトムゲート型（図３Ｂ）などが挙げられる。
前記（２）の構造の電界効果型トランジスタとしては、例えば、ボトムコンタクト・トップゲート型（図３Ｃ）、トップコンタクト・トップゲート型（図３Ｄ）などが挙げられる。
ここで、図３Ａ〜図３Ｄにおいて、符号２１は基材、２２はゲート電極、２３はゲート絶縁層、２４はソース電極、２５はドレイン電極、２６は酸化物半導体層をそれぞれ表す。 Examples of the field effect transistor having the structure (1) include a bottom contact / bottom gate type (FIG. 3A), a top contact / bottom gate type (FIG. 3B), and the like.
Examples of the field effect transistor having the structure (2) include a bottom contact / top gate type (FIG. 3C), a top contact / top gate type (FIG. 3D), and the like.
3A to 3D, reference numeral 21 denotes a base material, 22 denotes a gate electrode, 23 denotes a gate insulating layer, 24 denotes a source electrode, 25 denotes a drain electrode, and 26 denotes an oxide semiconductor layer.

前記電界効果型トランジスタは、後述する表示素子に好適に使用できるが、これに限られるものではなく、例えば、ＩＣカード、ＩＤタグなどにも使用することができる。 The field effect transistor can be suitably used for a display element to be described later, but is not limited thereto, and can be used for an IC card, an ID tag, and the like, for example.

（表示素子）
本発明の表示素子は、光制御素子と、前記光制御素子を駆動する駆動回路とを少なくとも有し、更に必要に応じて、その他の部材を有する。 (Display element)
The display element of the present invention includes at least a light control element and a drive circuit that drives the light control element, and further includes other members as necessary.

＜光制御素子＞
前記光制御素子としては、駆動信号に応じて光出力が制御される素子である限り、特に制限はなく、目的に応じて適宜選択することができ、例えば、エレクトロルミネッセンス（ＥＬ）素子、エレクトロクロミック（ＥＣ）素子、液晶素子、電気泳動素子、エレクトロウェッティング素子などが挙げられる。 <Light control element>
The light control element is not particularly limited as long as it is an element whose light output is controlled according to a drive signal, and can be appropriately selected according to the purpose. For example, an electroluminescence (EL) element, an electrochromic element Examples include (EC) elements, liquid crystal elements, electrophoretic elements, electrowetting elements, and the like.

＜駆動回路＞
前記駆動回路としては、本発明の前記電界効果型トランジスタを有し、かつ前記光制御素子を駆動する回路である限り、特に制限はなく、目的に応じて適宜選択することができる。 <Drive circuit>
The driving circuit is not particularly limited as long as it is a circuit that has the field effect transistor of the present invention and drives the light control element, and can be appropriately selected according to the purpose.

＜その他の部材＞
前記その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。 <Other members>
There is no restriction | limiting in particular as said other member, According to the objective, it can select suitably.

前記表示素子は、本発明の前記電界効果型トランジスタを有しているため、長寿命化、高速動作が可能となる。 Since the display element includes the field effect transistor of the present invention, it is possible to extend the life and operate at high speed.

（画像表示装置）
本発明の画像表示装置は、複数の表示素子と、複数の配線と、表示制御装置とを少なくとも有し、更に必要に応じて、その他の部材を有する。
前記画像表示装置は、画像データに応じた画像を表示する装置である。 (Image display device)
The image display device of the present invention includes at least a plurality of display elements, a plurality of wirings, and a display control device, and further includes other members as necessary.
The image display device is a device that displays an image according to image data.

＜表示素子＞
前記表示素子としては、マトリックス状に配置された本発明の前記表示素子である限り、特に制限はなく、目的に応じて適宜選択することができる。 <Display element>
The display element is not particularly limited as long as it is the display element of the present invention arranged in a matrix, and can be appropriately selected according to the purpose.

＜配線＞
前記配線は、前記表示素子における各電界効果型トランジスタにゲート電圧を個別に印加するための配線である限り、特に制限はなく、目的に応じて適宜選択することができる。 <Wiring>
The wiring is not particularly limited as long as it is a wiring for individually applying a gate voltage to each field effect transistor in the display element, and can be appropriately selected according to the purpose.

＜表示制御装置＞
前記表示制御装置としては、前記画像データに応じて、前記各電界効果型トランジスタのゲート電圧を前記複数の配線を介して個別に制御する装置である限り、特に制限はなく、目的に応じて適宜選択することができる。 <Display control device>
The display control device is not particularly limited as long as it is a device that individually controls the gate voltage of each field-effect transistor via the plurality of wirings according to the image data, and is appropriately selected according to the purpose. You can choose.

前記画像表示装置は、本発明の前記表示素子を有しているため、長寿命化、高速動作が可能となる。
前記画像表示装置は、携帯電話、携帯型音楽再生装置、携帯型動画再生装置、電子ＢＯＯＫ、ＰＤＡ（ＰｅｒｓｏｎａｌＤｉｇｉｔａｌＡｓｓｉｓｔａｎｔ）等の携帯情報機器、スチルカメラやビデオカメラ等の撮像機器における表示手段に用いることができる。また、車、航空機、電車、船舶等の移動体システムにおける各種情報の表示手段にも用いることができる。更に、計測装置、分析装置、医療機器、広告媒体における各種情報の表示手段にも用いることができる。 Since the image display device includes the display element of the present invention, it is possible to extend the life and operate at high speed.
The image display device is used as display means in portable information devices such as mobile phones, portable music playback devices, portable video playback devices, electronic BOOK and PDA (Personal Digital Assistant), and imaging devices such as still cameras and video cameras. be able to. It can also be used as a display means for various information in a mobile system such as a car, an aircraft, a train, and a ship. Furthermore, it can also be used as a display device for various information in measuring devices, analyzers, medical devices, and advertising media.

（システム）
本発明のシステムは、本発明の前記画像表示装置と、画像データ作成装置とを少なくとも有する。
前記画像データ作成装置は、表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する装置である。 (system)
The system of the present invention includes at least the image display device of the present invention and an image data creation device.
The image data creation device is a device that creates image data based on image information to be displayed and outputs the image data to the image display device.

以下、本発明の表示素子、画像表示装置、及びシステムについて、図を用いて説明する。
まず、本発明のシステムの一例としてのテレビジョン装置について、説明する。
本発明のシステムの一例としてのテレビジョン装置は、例えば、特開２０１０−０７４１４８号公報の段落〔００３８〕〜〔００５８〕及び図１に記載の構成などを採ることができる。 Hereinafter, a display element, an image display device, and a system of the present invention will be described with reference to the drawings.
First, a television apparatus as an example of the system of the present invention will be described.
A television device as an example of the system of the present invention can employ, for example, the configurations described in paragraphs [0038] to [0058] and FIG. 1 of JP 2010-074148.

次に、本発明の画像表示装置について説明する。
本発明の画像表示装置としては、例えば、特開２０１０−０７４１４８号公報の段落〔００５９〕〜〔００６０〕、図２、及び図３に記載の構成などを採ることができる。 Next, the image display apparatus of the present invention will be described.
As the image display device of the present invention, for example, the configurations described in paragraphs [0059] to [0060], FIG. 2 and FIG. 3 of JP 2010-074148 A can be employed.

次に、本発明の表示素子について、図を用いて説明する。
図１は、表示素子がマトリックス上に配置されたディスプレイ３１０を表す図である。
図１に示されるように、ディスプレイ３１０は、Ｘ軸方向に沿って等間隔に配置されているｎ本の走査線（Ｘ０、Ｘ１、Ｘ２、Ｘ３、・・・、Ｘｎ−２、Ｘｎ−１）と、Ｙ軸方向に沿って等間隔に配置されているｍ本のデータ線（Ｙ０、Ｙ１、Ｙ２、Ｙ３、・・・、Ｙｍ−１）と、Ｙ軸方向に沿って等間隔に配置されているｍ本の電流供給線（Ｙ０ｉ、Ｙ１ｉ、Ｙ２ｉ、Ｙ３ｉ、・・・・・、Ｙｍ−１ｉ）とを有する。
よって、走査線とデータ線とによって、表示素子を特定することができる。 Next, the display element of the present invention will be described with reference to the drawings.
FIG. 1 is a diagram showing a display 310 in which display elements are arranged on a matrix.
As shown in FIG. 1, the display 310 includes n scanning lines (X0, X1, X2, X3,..., Xn-2, Xn-1) arranged at equal intervals along the X-axis direction. ), M data lines (Y0, Y1, Y2, Y3,..., Ym-1) arranged at equal intervals along the Y-axis direction, and arranged at equal intervals along the Y-axis direction M current supply lines (Y0i, Y1i, Y2i, Y3i,..., Ym-1i).
Therefore, the display element can be specified by the scanning line and the data line.

図２は、本発明の表示素子の一例を示す概略構成図である。
前記表示素子は、一例として図２に示されるように、有機ＥＬ（エレクトロルミネッセンス）素子３５０と、該有機ＥＬ素子３５０を発光させるためのドライブ回路３２０とを有している。即ち、ディスプレイ３１０は、いわゆるアクティブマトリックス方式の有機ＥＬディスプレイである。また、ディスプレイ３１０は、カラー対応の３２インチ型のディスプレイである。なお、大きさは、これに限定されるものではない。 FIG. 2 is a schematic configuration diagram showing an example of the display element of the present invention.
As an example, the display element includes an organic EL (electroluminescence) element 350 and a drive circuit 320 for causing the organic EL element 350 to emit light, as shown in FIG. That is, the display 310 is a so-called active matrix organic EL display. The display 310 is a color-compatible 32-inch display. The size is not limited to this.

図２におけるドライブ回路３２０について説明する。
ドライブ回路３２０は、２つの電界効果型トランジスタ１１及び１２と、キャパシタ１３とを有する。
電界効果型トランジスタ１１は、スイッチ素子として動作する。ゲート電極Ｇは、所定の走査線に接続され、ソース電極Ｓは、所定のデータ線に接続されている。また、ドレイン電極Ｄは、キャパシタ１３の一方の端子に接続されている。 The drive circuit 320 in FIG. 2 will be described.
The drive circuit 320 includes two field effect transistors 11 and 12 and a capacitor 13.
The field effect transistor 11 operates as a switch element. The gate electrode G is connected to a predetermined scanning line, and the source electrode S is connected to a predetermined data line. The drain electrode D is connected to one terminal of the capacitor 13.

キャパシタ１３は、電界効果型トランジスタ１１の状態、即ちデータを記憶しておくためのものである。キャパシタ１３の他方の端子は、所定の電流供給線に接続されている。 The capacitor 13 is for storing the state of the field effect transistor 11, that is, data. The other terminal of the capacitor 13 is connected to a predetermined current supply line.

電界効果型トランジスタ１２は、有機ＥＬ素子３５０に大きな電流を供給するためのものである。ゲート電極Ｇは、電界効果型トランジスタ１１のドレイン電極Ｄと接続されている。そして、ドレイン電極Ｄは、有機ＥＬ素子３５０の陽極に接続され、ソース電極Ｓは、所定の電流供給線に接続されている。 The field effect transistor 12 is for supplying a large current to the organic EL element 350. The gate electrode G is connected to the drain electrode D of the field effect transistor 11. The drain electrode D is connected to the anode of the organic EL element 350, and the source electrode S is connected to a predetermined current supply line.

そこで、電界効果型トランジスタ１１が「オン」状態になると、電界効果型トランジスタ１２によって、有機ＥＬ素子３５０は駆動される。 Therefore, when the field effect transistor 11 is turned on, the organic EL element 350 is driven by the field effect transistor 12.

電界効果型トランジスタ１１、１２は、一例として図３Ａに示されるように、基材２１、ゲート電極２２、ゲート絶縁層２３、ソース電極２４、ドレイン電極２５、酸化物半導体層２６を有している。
電界効果型トランジスタ１１、１２は、本発明の前記電界効果型トランジスタの説明に記載の材料、プロセスなどによって形成することができる。 As shown in FIG. 3A as an example, the field effect transistors 11 and 12 include a base material 21, a gate electrode 22, a gate insulating layer 23, a source electrode 24, a drain electrode 25, and an oxide semiconductor layer 26. .
The field effect transistors 11 and 12 can be formed by materials, processes and the like described in the description of the field effect transistor of the present invention.

図４は、有機ＥＬ素子の一例を示す概略構成図である。
図４において、有機ＥＬ素子３５０は、陰極３１２と、陽極３１４と、有機ＥＬ薄膜層３４０とを有する。 FIG. 4 is a schematic configuration diagram illustrating an example of an organic EL element.
In FIG. 4, the organic EL element 350 includes a cathode 312, an anode 314, and an organic EL thin film layer 340.

陰極３１２の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）−銀（Ａｇ）合金、アルミニウム（Ａｌ）−リチウム（Ｌｉ）合金、ＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）などが挙げられる。なお、マグネシウム（Ｍｇ）−銀（Ａｇ）合金は、充分厚ければ高反射率電極となり、極薄膜（２０ｎｍ程度未満）では半透明電極となる。図４では陽極側から光を取り出しているが、陰極を透明、又は半透明電極とすることによって陰極側から光を取り出すことができる。 The material of the cathode 312 is not particularly limited and may be appropriately selected depending on the purpose. For example, aluminum (Al), magnesium (Mg) -silver (Ag) alloy, aluminum (Al) -lithium (Li) An alloy, ITO (Indium Tin Oxide), etc. are mentioned. A magnesium (Mg) -silver (Ag) alloy becomes a high reflectance electrode if it is sufficiently thick, and a semitransparent electrode if it is an extremely thin film (less than about 20 nm). Although light is extracted from the anode side in FIG. 4, light can be extracted from the cathode side by using a transparent or semi-transparent electrode for the cathode.

陽極３１４の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）、ＩＺＯ（ＩｎｄｉｕｍＺｉｎｃＯｘｉｄｅ）、銀（Ａｇ）−ネオジウム（Ｎｄ）合金などが挙げられる。なお、銀合金を用いた場合は、高反射率電極となり、陰極側から光を取り出す場合に好適である。 There is no restriction | limiting in particular as a material of the anode 314, According to the objective, it can select suitably, For example, ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), a silver (Ag) -neodymium (Nd) alloy, etc. Is mentioned. In addition, when a silver alloy is used, it becomes a high reflectance electrode and is suitable when taking out light from the cathode side.

有機ＥＬ薄膜層３４０は、電子輸送層３４２と、発光層３４４と、正孔輸送層３４６とを有する。電子輸送層３４２は、陰極３１２に接続され、正孔輸送層３４６は、陽極３１４に接続されている。陽極３１４と陰極３１２との間に所定の電圧を印加すると、発光層３４４が発光する。 The organic EL thin film layer 340 includes an electron transport layer 342, a light emitting layer 344, and a hole transport layer 346. The electron transport layer 342 is connected to the cathode 312, and the hole transport layer 346 is connected to the anode 314. When a predetermined voltage is applied between the anode 314 and the cathode 312, the light emitting layer 344 emits light.

ここで、電子輸送層３４２と発光層３４４とが１つの層を形成してもよく、また、電子輸送層３４２と陰極３１２との間に電子注入層が設けられてもよく、更に、正孔輸送層３４６と陽極３１４との間に正孔注入層が設けられてもよい。 Here, the electron transport layer 342 and the light emitting layer 344 may form one layer, an electron injection layer may be provided between the electron transport layer 342 and the cathode 312, and holes A hole injection layer may be provided between the transport layer 346 and the anode 314.

図４では、前記光制御素子として、基材側から光を取り出すいわゆる「ボトムエミッション」の有機ＥＬ素子の場合について説明したが、前記光制御素子は、基材と反対側から光を取り出す「トップエミッション」の有機ＥＬ素子であってもよい。 In FIG. 4, the case of a so-called “bottom emission” organic EL element that extracts light from the substrate side has been described as the light control element. However, the light control element is a “top” that extracts light from the side opposite to the substrate. It may be an “emission” organic EL element.

図５に、有機ＥＬ素子３５０と、ドライブ回路３２０とを組み合わせた表示素子の一例を示す。 FIG. 5 shows an example of a display element in which the organic EL element 350 and the drive circuit 320 are combined.

表示素子は、基材３１、第Ｉ・第ＩＩのゲート電極３２・３３、ゲート絶縁層３４、第Ｉ・第ＩＩのソース電極３５・３６、第Ｉ・第ＩＩのドレイン電極３７・３８、第Ｉ・第ＩＩの酸化物半導体層３９・４０、第Ｉ・第ＩＩの保護層４１・４２、層間絶縁層４３、有機ＥＬ層４４、陰極４５を有している。第Ｉのドレイン電極３７と第ＩＩのゲート電極３３は、ゲート絶縁層３４に形成されたスルーホールを介して接続されている。
図５において、便宜上第ＩＩのゲート電極３３・第ＩＩのドレイン電極３８間にてキャパシタが形成されているように見えるが、実際にはキャパシタ形成箇所は限定されず、適宜必要な容量のキャパシタを必要な箇所に設計することができる。
また、図５の表示素子では、第ＩＩのドレイン電極３８が、有機ＥＬ素子３５０における陽極として機能する。
基材３１、第Ｉ・第ＩＩ二のゲート電極３２・３３、ゲート絶縁層３４、第Ｉ・第ＩＩのソース電極３５・３６、第Ｉ・第ＩＩのドレイン電極３７・３８、第Ｉ・第ＩＩの酸化物半導体層３９・４０については、本発明の前記電界効果型トランジスタの説明に記載の材料、プロセスなどによって形成することができる。
なお、ゲート絶縁層３４が本発明の前記電界効果型トランジスタの前記ゲート絶縁層に相当する。 The display element includes a base material 31, first and second gate electrodes 32 and 33, a gate insulating layer 34, first and second source electrodes 35 and 36, first and second drain electrodes 37 and 38, I / II oxide semiconductor layers 39 and 40, I / II protective layers 41 and 42, an interlayer insulating layer 43, an organic EL layer 44, and a cathode 45. The first drain electrode 37 and the second gate electrode 33 are connected through a through hole formed in the gate insulating layer 34.
In FIG. 5, for the sake of convenience, it appears that a capacitor is formed between the second gate electrode 33 and the second drain electrode 38. However, the location where the capacitor is formed is not limited, and a capacitor having a necessary capacity is appropriately selected. Can be designed where needed.
Further, in the display element of FIG. 5, the second drain electrode 38 functions as an anode in the organic EL element 350.
Substrate 31, first and second gate electrodes 32 and 33, gate insulating layer 34, first and second source electrodes 35 and 36, first and second drain electrodes 37 and 38, first and second gate electrodes The II oxide semiconductor layers 39 and 40 can be formed by materials, processes, and the like described in the description of the field effect transistor of the present invention.
The gate insulating layer 34 corresponds to the gate insulating layer of the field effect transistor of the present invention.

層間絶縁層４３（平坦化層）の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、有機材料、無機材料、有機無機複合材料などが挙げられる。
前記有機材料としては、例えば、ポリイミド、アクリル樹脂、フッ素系樹脂、非フッ素系樹脂、オレフィン系樹脂、シリコーン樹脂等の樹脂、及びそれらを用いた感光性樹脂などが挙げられる。
前記無機材料としては、例えば、ＡＺエレクトロニックマテリアルズ社製アクアミカなどのＳＯＧ（ｓｐｉｎｏｎｇｌａｓｓ）材料などが挙げられる。
前記有機無機複合材料としては、例えば、特許文献（特開２００７−１５８１４６号公報）に開示されているシラン化合物からなる有機無機複合化合物などが挙げられる。
前記層間絶縁層は、大気中の水分、酸素、水素に対するバリア性を有していることが好ましい。 There is no restriction | limiting in particular as a material of the interlayer insulation layer 43 (planarization layer), According to the objective, it can select suitably, For example, an organic material, an inorganic material, an organic inorganic composite material etc. are mentioned.
Examples of the organic material include resins such as polyimide, acrylic resin, fluorine resin, non-fluorine resin, olefin resin, and silicone resin, and photosensitive resin using them.
Examples of the inorganic material include SOG (spin on glass) materials such as Aquamica manufactured by AZ Electronic Materials.
Examples of the organic-inorganic composite material include an organic-inorganic composite compound composed of a silane compound disclosed in a patent document (Japanese Patent Laid-Open No. 2007-158146).
The interlayer insulating layer preferably has a barrier property against moisture, oxygen, and hydrogen in the atmosphere.

前記層間絶縁層の形成プロセスとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スピンコート、インクジェットプリンティング、スリットコート、ノズルプリンティング、グラビア印刷、ディップコーティング法などによって、所望の形状を直接成膜する方法、感光性材料であればフォトリソグラフィー法によりパターンニングする方法などが挙げられる。
前記層間絶縁層の形成後に、後工程として、熱処理を行うことで、表示素子を構成する電界効果型トランジスタの特性を安定化させることも有効である。 The process for forming the interlayer insulating layer is not particularly limited and can be appropriately selected depending on the purpose. And a method of patterning by a photolithography method for a photosensitive material.
It is also effective to stabilize the characteristics of the field-effect transistor constituting the display element by performing a heat treatment as a post-process after the formation of the interlayer insulating layer.

有機ＥＬ層４４及び陰極４５の作製方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、真空蒸着法、スパッタ法等の真空製膜法、インクジェット、ノズルコート等の溶液プロセスなど挙げられる。 There is no restriction | limiting in particular as a preparation method of the organic EL layer 44 and the cathode 45, According to the objective, it can select suitably, For example, vacuum film-forming methods, such as a vacuum evaporation method and a sputtering method, an inkjet, a nozzle coat, etc. Examples include solution process.

これにより、基材側から発光を取り出すいわゆる「ボトムエミッション」の有機ＥＬ素子である、表示素子を作製することができる。この場合、基材３１、ゲート絶縁層３４、第二のドレイン電極（陽極）３８は透明性が要求される Thereby, a display element which is a so-called “bottom emission” organic EL element in which light emission is extracted from the substrate side can be produced. In this case, the base material 31, the gate insulating layer 34, and the second drain electrode (anode) 38 are required to be transparent.

更には、図５では、ドライブ回路３２０の横に有機ＥＬ素子３５０が配置される構成について説明したが、図６に示すように、ドライブ回路３２０の上方に有機ＥＬ素子３５０が配置する構成としてもよい。この場合についても、基材側から発光を取り出すいわゆる「ボトムエミッション」となっており、ドライブ回路３２０には透明性が要求される。ソース・ドレイン電極や陽極には、ＩＴＯ、Ｉｎ_２Ｏ_３、ＳｎＯ_２、ＺｎＯ、Ｇａが添加されたＺｎＯ、Ａｌが添加されたＺｎＯ、Ｓｂが添加されたＳｎＯ_２などの導電性を有する透明な酸化物を用いることが好ましい。 Furthermore, in FIG. 5, the configuration in which the organic EL element 350 is disposed beside the drive circuit 320 has been described. However, as illustrated in FIG. 6, the organic EL element 350 may be disposed above the drive circuit 320. Good. Also in this case, so-called “bottom emission” in which light emission is extracted from the substrate side, and the drive circuit 320 is required to be transparent. The source / drain electrodes and anode are made of transparent conductive materials such as ITO, In ₂ O ₃ , SnO ₂ , ZnO, ZnO added with Ga, ZnO added with Al, and SnO ₂ added with Sb. It is preferable to use an oxide.

表示制御装置４００は、一例として図７に示されるように、画像データ処理回路４０２、走査線駆動回路４０４、及びデータ線駆動回路４０６を有している。 As an example, the display control device 400 includes an image data processing circuit 402, a scanning line driving circuit 404, and a data line driving circuit 406, as shown in FIG.

画像データ処理回路４０２は、映像出力回路の出力信号に基づいて、ディスプレイ３１０における複数の表示素子３０２の輝度を判断する。 The image data processing circuit 402 determines the luminance of the plurality of display elements 302 in the display 310 based on the output signal of the video output circuit.

走査線駆動回路４０４は、画像データ処理回路４０２の指示に応じてｎ本の走査線に個別に電圧を印加する。 The scanning line driving circuit 404 individually applies voltages to the n scanning lines in accordance with an instruction from the image data processing circuit 402.

データ線駆動回路４０６は、画像データ処理回路４０２の指示に応じてｍ本のデータ線に個別に電圧を印加する。 The data line driving circuit 406 individually applies voltages to the m data lines in accordance with an instruction from the image data processing circuit 402.

なお、前記実施形態では、有機ＥＬ薄膜層が、電子輸送層と発光層と正孔輸送層とからなる場合について説明したが、これに限定されるものではない。例えば、電子輸送層と発光層が１つの層であってもよい。また、電子輸送層と陰極との間に電子注入層が設けられてもよい。さらに、正孔輸送層と陽極との間に正孔注入層が設けられてもよい。 In the above embodiment, the case where the organic EL thin film layer is composed of an electron transport layer, a light emitting layer, and a hole transport layer has been described, but the present invention is not limited to this. For example, the electron transport layer and the light emitting layer may be a single layer. An electron injection layer may be provided between the electron transport layer and the cathode. Furthermore, a hole injection layer may be provided between the hole transport layer and the anode.

また、前記実施形態では、基材側から発光を取り出すいわゆる「ボトムエミッション」の場合について説明したが、これに限定されるものではない。例えば、陽極３１４に銀（Ａｇ）−ネオジウム（Ｎｄ）合金などの高反射率電極、陰極３１２にマグネシウム（Ｍｇ）−銀（Ａｇ）合金などの半透明電極或いはＩＴＯ等の透明電極を用いて基材と反対側から光を取り出してもよい。 In the above-described embodiment, the case of so-called “bottom emission” in which light emission is extracted from the substrate side has been described, but the present invention is not limited to this. For example, a high reflectivity electrode such as silver (Ag) -neodymium (Nd) alloy is used for the anode 314, and a semitransparent electrode such as magnesium (Mg) -silver (Ag) alloy or a transparent electrode such as ITO is used for the cathode 312. Light may be extracted from the side opposite the material.

また、前記実施形態では、光制御素子が有機ＥＬ素子の場合について説明したが、これに限定されるものではなく、例えば、光制御素子がエレクトロクロミック素子であってもよい。この場合は、ディスプレイ３１０は、エレクトロクロミックディスプレイとなる。 Moreover, although the said embodiment demonstrated the case where a light control element was an organic EL element, it is not limited to this, For example, a light control element may be an electrochromic element. In this case, the display 310 is an electrochromic display.

また、光制御素子が液晶素子であってもよい。この場合は、ディスプレイ３１０は、液晶ディスプレイとなる。そして、一例として図８に示されるように、表示素子３０２’に対する電流供給線は不要である。 The light control element may be a liquid crystal element. In this case, the display 310 is a liquid crystal display. As an example, as shown in FIG. 8, a current supply line for the display element 302 ′ is not necessary.

この場合は、また、一例として図９に示されるように、ドライブ回路３２０’は、前述した電界効果型トランジスタ（１１、１２）と同様な１つの電界効果型トランジスタ１４とキャパシタ１５で構成することができる。電界効果型トランジスタ１４では、ゲート電極Ｇが所定の走査線に接続され、ソース電極Ｓが所定のデータ線に接続されている。また、ドレイン電極Ｄが液晶素子３７０の画素電極、及びキャパシタ１５に接続されている。なお、図９における符号１６、３７２は、液晶素子３７０の対向電極（コモン電極）である。 In this case, as shown in FIG. 9 as an example, the drive circuit 320 ′ is composed of one field effect transistor 14 and a capacitor 15 similar to the field effect transistors (11, 12) described above. Can do. In the field effect transistor 14, the gate electrode G is connected to a predetermined scanning line, and the source electrode S is connected to a predetermined data line. Further, the drain electrode D is connected to the pixel electrode of the liquid crystal element 370 and the capacitor 15. Note that reference numerals 16 and 372 in FIG. 9 denote counter electrodes (common electrodes) of the liquid crystal element 370.

前記実施形態において、光制御素子は、電気泳動素子であってもよい。また、光制御素子は、エレクトロウェッティング素子であってもよい。 In the embodiment, the light control element may be an electrophoretic element. The light control element may be an electrowetting element.

また、前記実施形態では、ディスプレイがカラー対応の場合について説明したが、これに限定されるものではない。 Moreover, although the said embodiment demonstrated the case where a display respond | corresponds to a color, it is not limited to this.

なお、本実施形態に係る電界効果型トランジスタは、表示素子以外のもの（例えば、ＩＣカード、ＩＤタグ）にも用いることができる。 Note that the field-effect transistor according to this embodiment can be used for other than display elements (for example, IC cards and ID tags).

本発明の電界効果型トランジスタを用いた表示素子、画像表示装置及びシステムは、高速動作、高寿命化が可能となる。 The display element, the image display apparatus, and the system using the field effect transistor of the present invention can operate at high speed and have a long lifetime.

以下、本発明の実施例について説明するが、本発明は下記実施例に何ら限定されるものではない。「％」は、特に明示しない限り「質量％」を表す。 Examples of the present invention will be described below, but the present invention is not limited to the following examples. “%” Represents “% by mass” unless otherwise specified.

（実施例１）
＜電界効果型トランジスタの作製＞
−ゲート絶縁層形成用塗布液の作製−
トルエン１ｍＬに、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．１６ｍＬと、２−エチルヘキサン酸マグネシウムトルエン溶液（Ｍｇ含量３％、Ｓｔｒｅｍ１２−１２６０、ＳｔｒｅｍＣｈｅｍｉｃａｌｓ製）０．２８ｍＬとを混合し、ゲート絶縁層形成用塗布液を得た。前記ゲート絶縁層形成用塗布液によって形成される酸化物は、表１−１に示す組成となる。 Example 1
<Fabrication of field effect transistor>
−Preparation of coating liquid for gate insulating layer formation−
To 1 mL of toluene, 0.16 mL of HMDS (1,1,1,3,3,3-hexamethyldisilazane, manufactured by Tokyo Ohka Kogyo Co., Ltd.) and magnesium 2-ethylhexanoate toluene solution (Mg content 3%, Strem 12-1260, manufactured by Strem Chemicals) (0.28 mL) was mixed to obtain a coating solution for forming a gate insulating layer. The oxide formed by the gate insulating layer forming coating solution has the composition shown in Table 1-1.

次に図１０に示すような、ボトムコンタクト・ボトムゲート型の電界効果型トランジスタを作製した。 Next, a bottom contact / bottom gate type field effect transistor as shown in FIG. 10 was fabricated.

−ゲート電極の形成−
最初に、ガラス基板（基材９１）上にゲート電極９２を形成した。具体的には、ガラス基板（基材９１）上に、ＤＣスパッタリングによりＭｏ（モリブデン）膜を平均膜厚が約１００ｎｍとなるよう成膜した。この後、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート電極９２のパターンと同様のレジストパターンを形成した。更に、反応性イオンエッチング（ＲＩＥ：ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）により、レジストパターンの形成されていない領域のＭｏ膜を除去した。この後、レジストパターンも除去することにより、Ｍｏ膜からなるゲート電極９２を形成した。 -Formation of gate electrode-
First, the gate electrode 92 was formed on the glass substrate (base material 91). Specifically, a Mo (molybdenum) film was formed on a glass substrate (base material 91) by DC sputtering so that the average film thickness was about 100 nm. Thereafter, a photoresist was applied, and a resist pattern similar to the pattern of the gate electrode 92 to be formed was formed by pre-baking, exposure by an exposure apparatus, and development. Further, the Mo film in the region where the resist pattern was not formed was removed by reactive ion etching (RIE). Thereafter, the resist pattern was also removed to form a gate electrode 92 made of a Mo film.

−ゲート絶縁層の形成−
次に、前記ゲート絶縁層形成用塗布液０．４ｍＬを前記基板上へ滴下し、所定の条件でスピンコートした（３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ_２雰囲気下で４００℃３時間の焼成を行い、ゲート絶縁層９３として、酸化物膜を形成した。ゲート絶縁層の平均膜厚は、約３００ｎｍであった。 -Formation of gate insulation layer-
Next, 0.4 mL of the coating solution for forming the gate insulating layer was dropped onto the substrate and spin-coated under predetermined conditions (rotation was stopped at 3,000 rpm for 20 seconds, and rotation was stopped so that 0 rpm was obtained for 5 seconds. ) Subsequently, after drying at 120 ° C. for 1 hour in the air, baking was performed at 400 ° C. for 3 hours in an O ₂ atmosphere to form an oxide film as the gate insulating layer 93. The average film thickness of the gate insulating layer was about 300 nm.

−ソース電極及びドレイン電極の形成−
次に、ゲート絶縁層９３上にソース電極９４及びドレイン電極９５を形成した。具体的には、ゲート絶縁層９３上にＤＣスパッタリングによりＭｏ（モリブデン）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｏ膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるソース電極９４及びドレイン電極９５のパターンと同様のレジストパターンを形成した。更に、ＲＩＥにより、レジストパターンの形成されていない領域のＭｏ膜を除去した。この後、レジストパターンも除去することにより、Ｍｏ膜からなるソース電極９４及びドレイン電極９５を形成した。 -Formation of source and drain electrodes-
Next, the source electrode 94 and the drain electrode 95 were formed over the gate insulating layer 93. Specifically, a Mo (molybdenum) film was formed on the gate insulating layer 93 by DC sputtering so that the average film thickness was about 100 nm. Thereafter, a photoresist was applied on the Mo film, and a resist pattern similar to the pattern of the source electrode 94 and the drain electrode 95 to be formed was formed by pre-baking, exposure with an exposure apparatus, and development. Further, the Mo film in the region where the resist pattern was not formed was removed by RIE. Thereafter, the resist pattern was also removed to form a source electrode 94 and a drain electrode 95 made of a Mo film.

−酸化物半導体層の形成−
次に、酸化物半導体９６層を形成した。具体的には、ＤＣスパッタリングにより、Ｍｇ−Ｉｎ系酸化物（Ｉｎ_２ＭｇＯ_４）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｇ−Ｉｎ系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成される酸化物半導体層９６のパターンと同様のレジストパターンを形成した。更に、ウェットエッチングにより、レジストパターンの形成されていない領域のＭｇ−Ｉｎ系酸化物膜を除去した。この後、レジストパターンも除去することにより、酸化物半導体層９６を形成した。これにより、ソース電極９４とドレイン電極９５との間にチャネルが形成されるように酸化物半導体層９６が形成された。
最後に、後工程の加熱処理として、大気中で３００℃１時間の熱処理をして、電界効果型トランジスタを完成させた。 -Formation of oxide semiconductor layer-
Next, an oxide semiconductor 96 layer was formed. Specifically, an Mg—In-based oxide (In ₂ MgO ₄ ) film was formed by DC sputtering so that the average film thickness was about 100 nm. Thereafter, a photoresist was applied on the Mg—In-based oxide film, and a resist pattern similar to the pattern of the oxide semiconductor layer 96 to be formed was formed by pre-baking, exposure with an exposure apparatus, and development. Further, the Mg—In-based oxide film in the region where the resist pattern was not formed was removed by wet etching. After that, the oxide semiconductor layer 96 was formed by removing the resist pattern. Thus, the oxide semiconductor layer 96 was formed so that a channel was formed between the source electrode 94 and the drain electrode 95.
Finally, as a heat treatment in a subsequent process, heat treatment was performed at 300 ° C. for 1 hour in the air to complete a field effect transistor.

＜線膨張係数測定用円柱状物の作製＞
実施例１のゲート絶縁層形成用塗布液を１Ｌ作製し、溶媒除去した後、白金坩堝に入れ、１，６００℃に加熱及び溶融後、フロート法により直径５ｍｍ、高さ１０ｍｍの円柱状物を作製した。 <Preparation of cylindrical material for measuring linear expansion coefficient>
1 L of the coating liquid for forming the gate insulating layer of Example 1 was prepared, and after removing the solvent, it was placed in a platinum crucible, heated and melted at 1,600 ° C., and then a cylindrical product having a diameter of 5 mm and a height of 10 mm was obtained by the float process. Produced.

＜比誘電率評価用キャパシタの作製＞
次に、図１１に示す構造のキャパシタを作製した。具体的には、ガラス基板（基材１０１）上に、下部電極１０２の形成される領域に開口部を有したメタルマスクを用いて、真空蒸着法によりＡｌ（アルミニウム）膜を平均膜厚が約１００ｎｍとなるように成膜した。続いて、実施例１における電界効果型トランジスタのゲート絶縁層の形成に記載された方法により、平均膜厚が約３００ｎｍの絶縁体薄膜１０３を形成した。最後に、上部電極１０４の形成される領域に開口部を有したメタルマスクを用いて、真空蒸着法によりＡｌ膜を平均膜厚が約１００ｎｍとなるように成膜し、キャパシタを完成させた。 <Manufacture of a dielectric constant evaluation capacitor>
Next, a capacitor having the structure shown in FIG. 11 was produced. Specifically, on a glass substrate (base material 101), an Al (aluminum) film having an average film thickness of about 1 is formed by vacuum deposition using a metal mask having an opening in a region where the lower electrode 102 is formed. The film was formed to 100 nm. Subsequently, the insulator thin film 103 having an average film thickness of about 300 nm was formed by the method described in the formation of the gate insulating layer of the field effect transistor in Example 1. Finally, using a metal mask having an opening in the region where the upper electrode 104 is to be formed, an Al film was deposited by vacuum evaporation so that the average film thickness was about 100 nm, thereby completing the capacitor.

（実施例２）
＜電界効果型トランジスタ、線膨張係数測定用サンプル、及び比誘電率評価用キャパシタの作製＞
−ゲート絶縁層形成用塗布液の作製−
トルエン１ｍＬに、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．１３ｍＬと、２−エチルヘキサン酸カルシウム２−エチルヘキサン酸溶液（Ｃａ含量３％−８％、Ａｌｆａ３６６５７、ＡｌｆａＡｅｓａｒ製）０．４７ｍＬとを混合し、ゲート絶縁層形成用塗布液を得た。前記ゲート絶縁層形成用塗布液によって形成される酸化物は、表１−１に示す組成となる。 (Example 2)
<Fabrication of field effect transistor, linear expansion coefficient measurement sample, and dielectric constant evaluation capacitor>
−Preparation of coating liquid for gate insulating layer formation−
To 1 mL of toluene, 0.13 mL of HMDS (1,1,1,3,3,3-hexamethyldisilazane, manufactured by Tokyo Ohka Kogyo Co., Ltd.) and calcium 2-ethylhexanoate 2-ethylhexanoic acid solution (Ca content) 3% -8%, Alfa 36657, manufactured by Alfa Aesar) 0.47 mL was mixed to obtain a coating solution for forming a gate insulating layer. The oxide formed by the gate insulating layer forming coating solution has the composition shown in Table 1-1.

作製したゲート絶縁層形成用塗布液を用い、実施例１と同様の方法で、電界効果型トランジスタ、線膨張係数測定用円柱状物、及び比誘電率評価用キャパシタを作製した。 Using the prepared coating liquid for forming a gate insulating layer, a field effect transistor, a cylindrical member for measuring linear expansion coefficient, and a capacitor for evaluating relative dielectric constant were prepared in the same manner as in Example 1.

（実施例３）
＜電界効果型トランジスタ、線膨張係数測定用円柱状物、及び比誘電率評価用キャパシタの作製＞
−ゲート絶縁層形成用塗布液の作製−
トルエン１ｍＬに、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．１４ｍＬと、２−エチルヘキサン酸マグネシウムトルエン溶液（Ｍｇ含量３％、Ｓｔｒｅｍ１２−１２６０、ＳｔｒｅｍＣｈｅｍｉｃａｌｓ製）０．２４ｍＬと、２−エチルヘキサン酸ストロンチウムトルエン溶液（Ｓｒ含量２％、Ｗａｋｏ１９５−０９５６１、株式会社ワコーケミカル製）０．９５ｍＬとを混合し、ゲート絶縁層形成用塗布液を得た。前記ゲート絶縁層形成用塗布液によって形成される酸化物は、表１−１に示す組成となる。 (Example 3)
<Production of Field Effect Transistor, Columnar Material for Measuring Linear Expansion Coefficient, and Capacitor for Relative Dielectric Constant Evaluation>
−Preparation of coating liquid for gate insulating layer formation−
To 1 mL of toluene, 0.14 mL of HMDS (1,1,1,3,3,3-hexamethyldisilazane, manufactured by Tokyo Ohka Kogyo Co., Ltd.) and magnesium 2-ethylhexanoate toluene solution (Mg content 3%, Strem) 12-1260, Strem Chemicals) 0.24 mL and 2-ethylhexanoate strontium toluene solution (Sr content 2%, Wako 195-09561, Wako Chemical Co., Ltd.) 0.95 mL are mixed to form a gate insulating layer A coating solution was obtained. The oxide formed by the gate insulating layer forming coating solution has the composition shown in Table 1-1.

（実施例４）
＜電界効果型トランジスタ、線膨張係数測定用円柱状物、及び比誘電率評価用キャパシタの作製＞
−ゲート絶縁層形成用塗布液の作製−
トルエン１ｍＬと、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．１７ｍＬと、２−エチルヘキサン酸カルシウム２−エチルヘキサン酸溶液（Ｃａ含量３％−８％、Ａｌｆａ３６６５７、ＡｌｆａＡｅｓａｒ製）０．０８ｍＬと、２−エチルヘキサン酸バリウムトルエン溶液（Ｂａ含量８％、Ｗａｋｏ０２１−０９４７１、株式会社ワコーケミカル製）０．１９ｍＬとを混合し、ゲート絶縁層形成用塗布液を得た。前記ゲート絶縁層形成用塗布液によって形成される酸化物は、表１−１に示す組成となる。 Example 4
<Production of Field Effect Transistor, Columnar Material for Measuring Linear Expansion Coefficient, and Capacitor for Relative Dielectric Constant Evaluation>
−Preparation of coating liquid for gate insulating layer formation−
1 mL of toluene, 0.17 mL of HMDS (1,1,1,3,3,3-hexamethyldisilazane, manufactured by Tokyo Ohka Kogyo Co., Ltd.), calcium 2-ethylhexanoate 2-ethylhexanoic acid solution (Ca content) 3% -8%, Alfa36657, manufactured by Alfa Aesar) 0.08 mL and 2-ethylhexanoic acid barium toluene solution (Ba content 8%, Wako 021-09471, manufactured by Wako Chemical Co., Ltd.) 0.19 mL, A coating solution for forming a gate insulating layer was obtained. The oxide formed by the gate insulating layer forming coating solution has the composition shown in Table 1-1.

（実施例５）
＜電界効果型トランジスタ、線膨張係数測定用円柱状物、及び比誘電率評価用キャパシタの作製＞
−ゲート絶縁層形成用塗布液の作製−
トルエン１ｍＬと、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．１３ｍＬと、２−エチルヘキサン酸カルシウム２−エチルヘキサン酸溶液（Ｃａ含量３％−８％、Ａｌｆａ３６６５７、ＡｌｆａＡｅｓａｒ製）０．１６ｍＬと、２−エチルヘキサン酸ストロンチウムトルエン溶液（Ｓｒ含量２％、Ｗａｋｏ１９５−０９５６１、株式会社ワコーケミカル製）０．８３ｍＬと、２−エチルヘキサン酸バリウムトルエン溶液（Ｂａ含量８％、Ｗａｋｏ０２１−０９４７１、株式会社ワコーケミカル製）０．３８ｍＬとを混合し、ゲート絶縁層形成用塗布液を得た。前記ゲート絶縁層形成用塗布液によって形成される酸化物は、表１−１に示す組成となる。 (Example 5)
<Production of Field Effect Transistor, Columnar Material for Measuring Linear Expansion Coefficient, and Capacitor for Relative Dielectric Constant Evaluation>
−Preparation of coating liquid for gate insulating layer formation−
1 mL of toluene, 0.13 mL of HMDS (1,1,1,3,3,3-hexamethyldisilazane, manufactured by Tokyo Ohka Kogyo Co., Ltd.), calcium 2-ethylhexanoate 2-ethylhexanoic acid solution (Ca content) 3% -8%, Alfa 36657, manufactured by Alfa Aesar) 0.16 mL, 2-ethylhexanoate strontium toluene solution (Sr content 2%, Wako 195-09561, manufactured by Wako Chemical Co., Ltd.) 0.83 mL, 2-ethyl Barium hexanoate toluene solution (Ba content 8%, Wako 021-0471, manufactured by Wako Chemical Co., Ltd.) 0.38 mL was mixed to obtain a coating solution for forming a gate insulating layer. The oxide formed by the gate insulating layer forming coating solution has the composition shown in Table 1-1.

（実施例６）
＜電界効果型トランジスタ、線膨張係数測定用円柱状物、及び比誘電率評価用キャパシタの作製＞
−ゲート絶縁層形成用塗布液の作製−
トルエン１ｍＬと、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．１４ｍＬと、アルミニウムジ（ｓ−ブトキシド）アセト酢酸エステルキレート（Ａｌ含量８．４％、Ａｌｆａ８９３４９、ＡｌｆａＡｅｓａｒ製）０．０６ｍＬと、２−エチルヘキサン酸バリウムトルエン溶液（Ｂａ含量８％、Ｗａｋｏ０２１−０９４７１、株式会社ワコーケミカル製）０．５１ｍＬとを混合し、ゲート絶縁層形成用塗布液を得た。前記ゲート絶縁層形成用塗布液によって形成される酸化物は、表１−２に示す組成となる。 (Example 6)
<Production of Field Effect Transistor, Columnar Material for Measuring Linear Expansion Coefficient, and Capacitor for Relative Dielectric Constant Evaluation>
−Preparation of coating liquid for gate insulating layer formation−
1 mL of toluene, 0.14 mL of HMDS (1,1,1,3,3,3-hexamethyldisilazane, manufactured by Tokyo Ohka Kogyo Co., Ltd.), aluminum di (s-butoxide) acetoacetate chelate (Al content 8) .4%, Alfa 89349, manufactured by Alfa Aesar) 0.06 mL and 2-ethylhexanoic acid barium toluene solution (Ba content 8%, Wako 021-09471, manufactured by Wako Chemical Co., Ltd.) 0.51 mL were mixed, and gate insulation A layer forming coating solution was obtained. The oxide formed by the gate insulating layer forming coating solution has the composition shown in Table 1-2.

（実施例７）
＜電界効果型トランジスタ、線膨張係数測定用円柱状物、及び比誘電率評価用キャパシタの作製＞
−ゲート絶縁層形成用塗布液の作製−
トルエン１ｍＬと、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．１５ｍＬと、(４，４，５，５−テトラメチル−１，３，２−ジオキサボロラン−２−イル)ベンゼン（Ｗａｋｏ３２５−５９９１２、株式会社ワコーケミカル製）０．０６ｇと、２−エチルヘキサン酸マグネシウムトルエン溶液（Ｍｇ含量３％、Ｓｔｒｅｍ１２−１２６０、ＳｔｒｅｍＣｈｅｍｉｃａｌｓ製）０．０７ｍＬと、２−エチルヘキサン酸ストロンチウムトルエン溶液（Ｓｒ含量２％、Ｗａｋｏ１９５−０９５６１、株式会社ワコーケミカル製）０．２３ｍＬとを混合し、ゲート絶縁層形成用塗布液を得た。前記ゲート絶縁層形成用塗布液によって形成される酸化物は、表１−２に示す組成となる。 (Example 7)
<Production of Field Effect Transistor, Columnar Material for Measuring Linear Expansion Coefficient, and Capacitor for Relative Dielectric Constant Evaluation>
−Preparation of coating liquid for gate insulating layer formation−
1 mL of toluene, 0.15 mL of HMDS (1,1,1,3,3,3-hexamethyldisilazane, manufactured by Tokyo Ohka Kogyo Co., Ltd.), and (4,4,5,5-tetramethyl-1,3) , 2-Dioxaborolan-2-yl) benzene (Wako 325-59912, manufactured by Wako Chemical Co., Ltd.) 0.06 g and 2-ethylhexanoic acid magnesium toluene solution (Mg content 3%, Strem 12-1260, manufactured by Strem Chemicals) 0.07 mL and 2-ethylhexanoate strontium toluene solution (Sr content 2%, Wako 195-09561, manufactured by Wako Chemical Co., Ltd.) 0.23 mL were mixed to obtain a coating solution for forming a gate insulating layer. The oxide formed by the gate insulating layer forming coating solution has the composition shown in Table 1-2.

（実施例８）
＜電界効果型トランジスタ、線膨張係数測定用円柱状物、及び比誘電率評価用キャパシタの作製＞
−ゲート絶縁層形成用塗布液の作製−
トルエン１ｍＬと、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．１３ｍＬと、アルミニウムジ（ｓ−ブトキシド）アセト酢酸エステルキレート（Ａｌ含量８．４％、Ａｌｆａ８９３４９、ＡｌｆａＡｅｓａｒ製）０．０８ｍＬと、２−エチルヘキサン酸カルシウム２−エチルヘキサン酸溶液（Ｃａ含量３％−８％、Ａｌｆａ３６６５７、ＡｌｆａＡｅｓａｒ製）０．１３ｍLと、２−エチルヘキサン酸ストロンチウムトルエン溶液（Ｓｒ含量２％、Ｗａｋｏ１９５−０９５６１、株式会社ワコーケミカル製）０．６４ｍＬとを混合し、ゲート絶縁層形成用塗布液を得た。前記ゲート絶縁層形成用塗布液によって形成される酸化物は、表１−２に示す組成となる。 (Example 8)
<Production of Field Effect Transistor, Columnar Material for Measuring Linear Expansion Coefficient, and Capacitor for Relative Dielectric Constant Evaluation>
−Preparation of coating liquid for gate insulating layer formation−
1 mL of toluene, HMDS (1,1,1,3,3,3-hexamethyldisilazane, manufactured by Tokyo Ohka Kogyo Co., Ltd.) 0.13 mL, aluminum di (s-butoxide) acetoacetate chelate (Al content 8) .4%, Alfa 89349, manufactured by Alfa Aesar) 0.08 mL, calcium 2-ethylhexanoate 2-ethylhexanoic acid solution (Ca content 3% -8%, Alfa 36657, manufactured by Alfa Aesar) 0.13 mL, 2-ethyl A strontium hexanoate toluene solution (Sr content 2%, Wako 195-09561, manufactured by Wako Chemical Co., Ltd.) 0.64 mL was mixed to obtain a coating solution for forming a gate insulating layer. The oxide formed by the gate insulating layer forming coating solution has the composition shown in Table 1-2.

（実施例９）
＜電界効果型トランジスタ、線膨張係数測定用円柱状物、及び比誘電率評価用キャパシタの作製＞
−ゲート絶縁層形成用塗布液の作製−
トルエン１ｍＬと、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．１１ｍＬと、(４，４，５，５−テトラメチル−１，３，２−ジオキサボロラン−２−イル)ベンゼン（Ｗａｋｏ３２５−５９９１２、株式会社ワコーケミカル製）０．１２ｇと、２−エチルヘキサン酸マグネシウムトルエン溶液（Ｍｇ含量３％、Ｓｔｒｅｍ１２−１２６０、ＳｔｒｅｍＣｈｅｍｉｃａｌｓ製）０．１８ｍＬとを混合し、ゲート絶縁層形成用塗布液を得た。前記ゲート絶縁層形成用塗布液によって形成される酸化物は、表１−２に示す組成となる。 Example 9
<Production of Field Effect Transistor, Columnar Material for Measuring Linear Expansion Coefficient, and Capacitor for Relative Dielectric Constant Evaluation>
−Preparation of coating liquid for gate insulating layer formation−
1 mL of toluene, 0.11 mL of HMDS (1,1,1,3,3,3-hexamethyldisilazane, manufactured by Tokyo Ohka Kogyo Co., Ltd.) and (4,4,5,5-tetramethyl-1,3) , 2-Dioxaborolan-2-yl) benzene (Wako 325-59912, manufactured by Wako Chemical Co., Ltd.) 0.12 g and 2-ethylhexanoic acid magnesium toluene solution (Mg content 3%, Strem 12-1260, manufactured by Strem Chemicals) 0.18 mL was mixed to obtain a coating solution for forming a gate insulating layer. The oxide formed by the gate insulating layer forming coating solution has the composition shown in Table 1-2.

（実施例１０）
＜電界効果型トランジスタ、線膨張係数測定用円柱状物、及び比誘電率評価用キャパシタの作製＞
−ゲート絶縁層形成用塗布液の作製−
トルエン１ｍＬと、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．１３ｍＬと、アルミニウムジ（ｓ−ブトキシド）アセト酢酸エステルキレート（Ａｌ含量８．４％、Ａｌｆａ８９３４９、ＡｌｆａＡｅｓａｒ製）０．０６ｍＬと、(４，４，５，５−テトラメチル−１，３，２−ジオキサボロラン−２−イル)ベンゼン（Ｗａｋｏ３２５−５９９１２、株式会社ワコーケミカル製）０．０７ｇと、２−エチルヘキサン酸カルシウム２−エチルヘキサン酸溶液（Ｃａ含量３％−８％、Ａｌｆａ３６６５７、ＡｌｆａＡｅｓａｒ製）０．０７ｍＬと、２−エチルヘキサン酸ストロンチウムトルエン溶液（Ｓｒ含量２％、Ｗａｋｏ１９５−０９５６１、株式会社ワコーケミカル製）０．１４ｍＬとを混合し、ゲート絶縁層形成用塗布液を得た。前記ゲート絶縁層形成用塗布液によって形成される酸化物は、表１−２に示す組成となる。 (Example 10)
<Production of Field Effect Transistor, Columnar Material for Measuring Linear Expansion Coefficient, and Capacitor for Relative Dielectric Constant Evaluation>
−Preparation of coating liquid for gate insulating layer formation−
1 mL of toluene, HMDS (1,1,1,3,3,3-hexamethyldisilazane, manufactured by Tokyo Ohka Kogyo Co., Ltd.) 0.13 mL, aluminum di (s-butoxide) acetoacetate chelate (Al content 8) .4%, Alfa 89349, manufactured by Alfa Aesar) 0.06 mL and (4,4,5,5-tetramethyl-1,3,2-dioxaborolan-2-yl) benzene (Wako 325-59912, Wako Chemical Co., Ltd.) 0.07 g, calcium 2-ethylhexanoate 2-ethylhexanoic acid solution (Ca content 3% -8%, Alfa 36657, Alfa Aesar) 0.07 mL, and 2-ethylhexanoic acid strontium toluene solution (Sr content) 2%, Wako 195-09561, manufactured by Wako Chemical Co., Ltd.) 0.14 mL Mixture to obtain a gate insulating layer forming coating liquid. The oxide formed by the gate insulating layer forming coating solution has the composition shown in Table 1-2.

（実施例１１）
＜電界効果型トランジスタ、線膨張係数測定用円柱状物、及び比誘電率評価用キャパシタの作製＞
−ゲート絶縁層形成用塗布液の作製−
トルエン１ｍＬと、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．１４ｍＬと、アルミニウムジ（ｓ−ブトキシド）アセト酢酸エステルキレート（Ａｌ含量８．４％、Ａｌｆａ８９３４９、ＡｌｆａＡｅｓａｒ製）０．０７ｍＬと、(４，４，５，５−テトラメチル−１，３，２−ジオキサボロラン−２−イル)ベンゼン（Ｗａｋｏ３２５−５９９１２、株式会社ワコーケミカル製）０．０２ｇと、２−エチルヘキサン酸マグネシウムトルエン溶液（Ｍｇ含量３％、Ｓｔｒｅｍ１２−１２６０、ＳｔｒｅｍＣｈｅｍｉｃａｌｓ製）０．１１ｍＬとを混合し、ゲート絶縁層形成用塗布液を得た。前記ゲート絶縁層形成用塗布液によって形成される酸化物は、表１−３に示す組成となる。 (Example 11)
<Production of Field Effect Transistor, Columnar Material for Measuring Linear Expansion Coefficient, and Capacitor for Relative Dielectric Constant Evaluation>
−Preparation of coating liquid for gate insulating layer formation−
1 mL of toluene, 0.14 mL of HMDS (1,1,1,3,3,3-hexamethyldisilazane, manufactured by Tokyo Ohka Kogyo Co., Ltd.), aluminum di (s-butoxide) acetoacetate chelate (Al content 8) .4%, Alfa 89349, manufactured by Alfa Aesar) 0.07 mL, (4,4,5,5-tetramethyl-1,3,2-dioxaborolan-2-yl) benzene (Wako 325-59912, Wako Chemical Co., Ltd.) 0.02 g) and 2-ethylhexanoic acid magnesium toluene solution (Mg content 3%, Strem 12-1260, manufactured by Strem Chemicals) 0.11 mL were mixed to obtain a coating solution for forming a gate insulating layer. The oxide formed by the gate insulating layer forming coating solution has the composition shown in Table 1-3.

（実施例１２）
＜電界効果型トランジスタ、線膨張係数測定用円柱状物、及び比誘電率評価用キャパシタの作製＞
−ゲート絶縁層形成用塗布液の作製−
トルエン１ｍＬと、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．１１ｍＬと、アルミニウムジ（ｓ−ブトキシド）アセト酢酸エステルキレート（Ａｌ含量８．４％、Ａｌｆａ８９３４９、ＡｌｆａＡｅｓａｒ製）０．０６ｍＬと、(４，４，５，５−テトラメチル−１，３，２−ジオキサボロラン−２−イル)ベンゼン（Ｗａｋｏ３２５−５９９１２、株式会社ワコーケミカル製）０．０７ｇと、２−エチルヘキサン酸カルシウム２−エチルヘキサン酸溶液（Ｃａ含量３％−８％、Ａｌｆａ３６６５７、ＡｌｆａＡｅｓａｒ製）０．０３ｍＬと、２−エチルヘキサン酸バリウムトルエン溶液（Ｂａ含量８％、Ｗａｋｏ０２１−０９４７１、株式会社ワコーケミカル製）０．４８ｍＬとを混合し、ゲート絶縁層形成用塗布液を得た。前記ゲート絶縁層形成用塗布液によって形成される酸化物は、表１−３に示す組成となる。 (Example 12)
<Production of Field Effect Transistor, Columnar Material for Measuring Linear Expansion Coefficient, and Capacitor for Relative Dielectric Constant Evaluation>
−Preparation of coating liquid for gate insulating layer formation−
1 mL of toluene, 0.11 mL of HMDS (1,1,1,3,3,3-hexamethyldisilazane, manufactured by Tokyo Ohka Kogyo Co., Ltd.), aluminum di (s-butoxide) acetoacetate chelate (Al content 8) .4%, Alfa 89349, manufactured by Alfa Aesar) 0.06 mL and (4,4,5,5-tetramethyl-1,3,2-dioxaborolan-2-yl) benzene (Wako 325-59912, Wako Chemical Co., Ltd.) 0.07 g, calcium 2-ethylhexanoate, 2-ethylhexanoic acid solution (Ca content 3% -8%, Alfa 36657, Alfa Aesar) 0.03 mL, and 2-ethylhexanoic acid barium toluene solution (Ba content) 8%, Wako 021-09471, manufactured by Wako Chemical Co., Ltd.) 0.48 mL To obtain a gate insulating layer forming coating liquid. The oxide formed by the gate insulating layer forming coating solution has the composition shown in Table 1-3.

（実施例１３）
＜電界効果型トランジスタ、線膨張係数測定用円柱状物、及び比誘電率評価用キャパシタの作製＞
−ゲート絶縁層形成用塗布液の作製−
トルエン１ｍＬと、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．１１ｍＬと、アルミニウムジ（ｓ−ブトキシド）アセト酢酸エステルキレート（Ａｌ含量８．４％、Ａｌｆａ８９３４９、ＡｌｆａＡｅｓａｒ製）０．１０ｍＬと、(４，４，５，５−テトラメチル−１，３，２−ジオキサボロラン−２−イル)ベンゼン（Ｗａｋｏ３２５−５９９１２、株式会社ワコーケミカル製）０．０７ｇと、２−エチルヘキサン酸カルシウム２−エチルヘキサン酸溶液（Ｃａ含量３％−８％、Ａｌｆａ３６６５７、ＡｌｆａＡｅｓａｒ製）０．０９ｍＬと、２−エチルヘキサン酸ストロンチウムトルエン溶液（Ｓｒ含量２％、Ｗａｋｏ１９５−０９５６１、株式会社ワコーケミカル製）０．１９ｍＬとを混合し、ゲート絶縁層形成用塗布液を得た。前記ゲート絶縁層形成用塗布液によって形成される酸化物は、表１−３に示す組成となる。 (Example 13)
<Production of Field Effect Transistor, Columnar Material for Measuring Linear Expansion Coefficient, and Capacitor for Relative Dielectric Constant Evaluation>
−Preparation of coating liquid for gate insulating layer formation−
1 mL of toluene, 0.11 mL of HMDS (1,1,1,3,3,3-hexamethyldisilazane, manufactured by Tokyo Ohka Kogyo Co., Ltd.), aluminum di (s-butoxide) acetoacetate chelate (Al content 8) .4%, Alfa 89349, manufactured by Alfa Aesar) 0.10 mL, (4,4,5,5-tetramethyl-1,3,2-dioxaborolan-2-yl) benzene (Wako 325-59912, Wako Chemical Co., Ltd.) 0.07 g, 2-ethylhexanoic acid calcium 2-ethylhexanoic acid solution (Ca content 3% -8%, Alfa 36657, Alfa Aesar) 0.09 mL, and 2-ethylhexanoic acid strontium toluene solution (Sr content) 2%, Wako 195-09561, manufactured by Wako Chemical Co., Ltd.) 0.19 mL Mixture to obtain a gate insulating layer forming coating liquid. The oxide formed by the gate insulating layer forming coating solution has the composition shown in Table 1-3.

（比較例１）
＜電界効果型トランジスタ、線膨張係数測定用円柱状物、及び比誘電率評価用キャパシタの作製＞
−ゲート絶縁層形成用塗布液の作製−
トルエン１ｍＬに、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．１９ｍＬとを混合し、ゲート絶縁層形成用塗布液を得た。前記ゲート絶縁層形成用塗布液によって形成される酸化物は、表１−３に示す組成となる。 (Comparative Example 1)
<Production of Field Effect Transistor, Columnar Material for Measuring Linear Expansion Coefficient, and Capacitor for Relative Dielectric Constant Evaluation>
−Preparation of coating liquid for gate insulating layer formation−
HMDS (1,1,1,3,3,3-hexamethyldisilazane, manufactured by Tokyo Ohka Kogyo Co., Ltd.) 0.19 mL was mixed with 1 mL of toluene to obtain a coating solution for forming a gate insulating layer. The oxide formed by the gate insulating layer forming coating solution has the composition shown in Table 1-3.

（比較例２）
＜電界効果型トランジスタの作製＞
まず、実施例１と同様の方法で、ガラス基板上にゲート電極を作製した。 (Comparative Example 2)
<Fabrication of field effect transistor>
First, a gate electrode was produced on a glass substrate by the same method as in Example 1.

−ゲート絶縁層の形成−
次に、ＳｉＣｌ_４を原料として、ＰＥＣＶＤ（Ｐｌａｓｍａｅｎｈａｎｃｅｄｃｈｅｍｉｃａｌｖａｐｏｒｄｅｐｏｓｉｔｉｏｎ）法により、前記基板、及び前記ゲート電極上に、ゲート絶縁層としてＳｉＯ_２層を形成した。このように形成されたゲート絶縁層の平均膜厚は、約３００ｎｍであった。 -Formation of gate insulation layer-
Next, an SiO ₂ layer was formed as a gate insulating layer on the substrate and the gate electrode by PECVD (plasma enhanced chemical vapor deposition) using SiCl ₄ as a raw material. The gate insulating layer thus formed had an average film thickness of about 300 nm.

次に、実施例１と同様の方法で、ソース電極及びドレイン電極、ならびに酸化物半導体層を形成し、最後に加熱処理を行い、電界効果型トランジスタを完成させた。 Next, a source electrode, a drain electrode, and an oxide semiconductor layer were formed in the same manner as in Example 1, and finally, heat treatment was performed to complete a field effect transistor.

＜線膨張係数測定用円柱状物の作製＞
ＳｉＣｌ_４を原料として、酸水素炎中で加水分解を行い、得られたシリカ粉末を成長させてＳｉＯ_２多孔質体を得た。その後、ＳｉＯ_２多孔質体を白金坩堝に入れ、１，６００℃で加熱及び融解後、フロート法により直径５ｍｍ、高さ１０ｍｍの円柱状物を作製した。 <Preparation of cylindrical material for measuring linear expansion coefficient>
Hydrolysis was performed in an oxyhydrogen flame using SiCl ₄ as a raw material, and the obtained silica powder was grown to obtain a SiO ₂ porous body. Thereafter, the SiO ₂ porous material was put in a platinum crucible, heated and melted at 1,600 ° C., and a cylindrical product having a diameter of 5 mm and a height of 10 mm was produced by a float method.

＜比誘電率評価用キャパシタの作製＞
まず、実施例１と同様に、ガラス基板（基材１０１）上に、下部電極１０２の形成される領域に開口部を有したメタルマスクを用いて、真空蒸着法によりＡｌ（アルミニウム）膜を平均膜厚が約１００ｎｍとなるように成膜した。続いて、ＳｉＣｌ_４を原料として、ＰＥＣＶＤ（Ｐｌａｓｍａｅｎｈａｎｃｅｄｃｈｅｍｉｃａｌｖａｐｏｒｄｅｐｏｓｉｔｉｏｎ）法により、平均膜厚が約３００ｎｍの絶縁体薄膜１０３を形成した。最後に、上部電極１０４の形成される領域に開口部を有したメタルマスクを用いて、真空蒸着法によりＡｌ膜を平均膜厚が約１００ｎｍとなるように成膜し、キャパシタを完成させた。 <Manufacture of a dielectric constant evaluation capacitor>
First, as in Example 1, an Al (aluminum) film was averaged by a vacuum deposition method on a glass substrate (base material 101) using a metal mask having an opening in a region where the lower electrode 102 was formed. The film was formed so that the film thickness was about 100 nm. Subsequently, an insulator thin film 103 having an average film thickness of about 300 nm was formed by SiCl ₄ as a raw material by PECVD (plasma enhanced chemical vapor deposition). Finally, using a metal mask having an opening in the region where the upper electrode 104 is to be formed, an Al film was deposited by vacuum evaporation so that the average film thickness was about 100 nm, thereby completing the capacitor.

＜電界効果型トランジスタの剥離評価＞
実施例１〜１３、比較例１及び２で作製した電界効果型トランジスタに関して、外観評価を行った結果を表２に示す。表２より、実施例１〜１３で作製した電界効果型トランジスタは、ゲート電極、ゲート絶縁層、ソース電極、ドレイン電極、半導体層の剥離が見られなかった。一方、比較例１及び２で作製した電界効果型トランジスタは、ゲート電極とゲート絶縁層間で剥離が見られた。 <Evaluation of peeling of field effect transistor>
Table 2 shows the results of external appearance evaluation of the field effect transistors manufactured in Examples 1 to 13 and Comparative Examples 1 and 2. From Table 2, in the field effect transistors produced in Examples 1 to 13, peeling of the gate electrode, the gate insulating layer, the source electrode, the drain electrode, and the semiconductor layer was not observed. On the other hand, in the field effect transistors manufactured in Comparative Examples 1 and 2, peeling was observed between the gate electrode and the gate insulating layer.

＜線膨張係数の評価＞
実施例１〜１３、比較例１及び２で円柱状物について、２０〜３００℃の温度範囲における平均線膨張係数を、熱機械分析装置（８３１０シリーズ、株式会社リガク製）を用いて測定した。実施例１〜１３、比較例１及び２の線膨張係数の結果を表２に示す。表２より、実施例１〜１３で作製した円柱状物の線膨張係数は、２１．７×１０^−７／Ｋ〜７７．９×１０^−７／Ｋを示すのに対して、比較例１及び２で作製した円柱状物の線膨張係数は、５．２×１０^−７／Ｋ〜５．４×１０^−７／Ｋと小さい値を示した。
電界効果型トランジスタの剥離評価において、比較例１及び２の電界効果型トランジスタで剥離が発生した原因として、ゲート絶縁層の線膨張係数が５．２×１０^−７／Ｋ〜５．４×１０^−７／Ｋであり、ゲート電極、ソース電極、及びドレイン電極の線膨張係数と比較して小さく、熱プロセス時に熱応力が発生したことが挙げられる。一方で、実施例１〜１３の電界効果型トランジスタでは、ゲート絶縁層の線膨張係数と、ゲート電極、ソース電極、及びドレイン電極の線膨張係数の差が小さいために剥離が発生しなかったと考えられる。 <Evaluation of linear expansion coefficient>
In Examples 1 to 13 and Comparative Examples 1 and 2, the average linear expansion coefficient in the temperature range of 20 to 300 ° C. was measured using a thermomechanical analyzer (8310 series, manufactured by Rigaku Corporation). Table 2 shows the results of the linear expansion coefficients of Examples 1 to 13 and Comparative Examples 1 and 2. From Table 2, linear expansion coefficient of the cylindrical produced in Example 1 to 13, whereas indicates a ^{^{21.7 × 10 -7 /K~77.9×10 -7 / K}} , Comparative Example 1 linear expansion coefficient and of the cylindrical material prepared in 2 exhibited a smaller value and ^{^{5.2 × 10 -7 /K~5.4×10 -7 / K}} .
In the peeling evaluation of the field effect transistor, the cause of the peeling in the field effect transistors of Comparative Examples 1 and 2 is that the linear expansion coefficient of the gate insulating layer is 5.2 × 10 ^{−7 /} K to 5.4 × 10. ^{It is −7} / K, which is smaller than the linear expansion coefficients of the gate electrode, the source electrode, and the drain electrode, and thermal stress was generated during the thermal process. On the other hand, in the field effect transistors of Examples 1 to 13, it was considered that peeling did not occur because the difference between the linear expansion coefficient of the gate insulating layer and the linear expansion coefficients of the gate electrode, the source electrode, and the drain electrode was small. It is done.

＜比誘電率の評価＞
実施例１〜１３、比較例１及び２で作製したキャパシタの容量計測を、ＬＣＲメータ（４２８４Ａ、Ａｇｉｌｅｎｔ社製）により行った。表２に、計測した容量の値より算出した比誘電率εと、周波数１ｋＨｚにおける誘電損失ｔａｎδを示す。
図１２に実施例１３における比誘電率ε及び誘電損失ｔａｎδと、印加される電界の周波数の関係を示す。図１２より、実施例１３で作製したキャパシタは、１００Ｈｚから１ＭＨｚまで５．１〜５．３の比誘電率を有することが確認された。また、誘電損失ｔａｎδの値も、１００Ｈｚから１００ｋＨｚまでは、約１％以下と低い値であることが確認された。
図１３に比較例１における比誘電率ε及び誘電損失ｔａｎδと、印加される電界の周波数の関係を示す。図１３より、比較例１で作製したキャパシタは、１００Ｈｚから１ＭＨｚまで３．９〜４．０の比誘電率を有することが確認された。また、誘電損失ｔａｎδの値も、１００Ｈｚから１００ｋＨｚまでは、約１％以下と低い値であることが確認された。 <Evaluation of relative dielectric constant>
The capacitance measurement of the capacitors produced in Examples 1 to 13 and Comparative Examples 1 and 2 was performed using an LCR meter (4284A, manufactured by Agilent). Table 2 shows the relative dielectric constant ε calculated from the measured capacitance value and the dielectric loss tan δ at a frequency of 1 kHz.
FIG. 12 shows the relationship between the relative dielectric constant ε and dielectric loss tan δ in Example 13 and the frequency of the applied electric field. From FIG. 12, it was confirmed that the capacitor produced in Example 13 had a relative dielectric constant of 5.1 to 5.3 from 100 Hz to 1 MHz. Further, it was confirmed that the value of the dielectric loss tan δ was a low value of about 1% or less from 100 Hz to 100 kHz.
FIG. 13 shows the relationship between the relative permittivity ε and dielectric loss tan δ in Comparative Example 1 and the frequency of the applied electric field. From FIG. 13, it was confirmed that the capacitor produced in Comparative Example 1 has a relative dielectric constant of 3.9 to 4.0 from 100 Hz to 1 MHz. Further, it was confirmed that the value of the dielectric loss tan δ was a low value of about 1% or less from 100 Hz to 100 kHz.

＜電界効果型トランジスタのトランジスタ特性評価＞
実施例１〜１３、比較例１及び２で作製した電界効果型トランジスタのトランジスタ特性を、半導体デバイス・パラメータ・アナライザ（Ｂ１５００Ａ、Ａｇｉｅｎｔ社製）により評価した。トランジスタ特性は、ドレイン電極９５−ソース電極９４間電圧（Ｖｄｓ）＝＋２０Ｖとした場合の、ゲート電極９２−ソース電極間電圧（Ｖｇｓ）とドレイン電極９５−ソース電極９４間電流（Ｉｄｓ）との関係（Ｖｇｓ−Ｉｄｓ）を測定した。
また、トランジスタ特性（Ｖｇｓ−Ｉｄｓ）の評価結果より、飽和領域における電界効果移動度を算出した。また、トランジスタのオン状態（例えばＶｇｓ＝＋１０Ｖ）とオフ状態（例えばＶｇｓ＝−１０Ｖ）のＩｄｓの比（ｏｎ／ｏｆｆ比、オン／オフ比）を算出した。また、Ｖｇｓ印加に対するＩｄｓの立ち上がりの鋭さの指標として、Ｓ値を算出した。また、Ｖｇｓ印加に対するＩｄｓの立ち上がりの電圧値として、閾値電圧（Ｖｔｈ）を算出した。 <Evaluation of transistor characteristics of field effect transistor>
The transistor characteristics of the field effect transistors produced in Examples 1 to 13 and Comparative Examples 1 and 2 were evaluated using a semiconductor device parameter analyzer (B1500A, manufactured by Agilent). The transistor characteristics are the relationship between the gate electrode 92-source electrode voltage (Vgs) and the drain electrode 95-source electrode 94 current (Ids) when the drain electrode 95-source electrode 94 voltage (Vds) = + 20V. (Vgs-Ids) was measured.
Further, the field effect mobility in the saturation region was calculated from the evaluation result of the transistor characteristics (Vgs−Ids). Further, the ratio (on / off ratio, on / off ratio) of Ids between the on state (for example, Vgs = + 10 V) and the off state (for example, Vgs = −10 V) of the transistor was calculated. Further, the S value was calculated as an index of the sharpness of the rise of Ids with respect to the Vgs application. Further, the threshold voltage (Vth) was calculated as the voltage value of the rise of Ids with respect to the Vgs application.

実施例１３で作製した電界効果型トランジスタのトランジスタ特性（Ｖｇｓ−Ｉｄｓ）の結果を、図１４に示した。また、実施例１〜１３、比較例１及び２で作製した電界効果型トランジスタのトランジスタ特性から算出した、移動度、ｏｎ／ｏｆｆ比、Ｓ値、及びＶｔｈを表２に示す。以下では、トランジスタ特性の結果において、移動度が高く、ｏｎ／ｏｆｆ比が高く、Ｓ値が低く、Ｖｔｈが０Ｖ付近であることを優れたトランジスタ特性と表現する。
ここで、図１４のグラフの縦軸における、「ｅ」は、１０のべき乗を表す。例えば、「１ｅ−３」は、「１．０×１０^−３」及び「０．００１」を表し、「１ｅ＋０５」は「１．０×１０^＋５」及び「１００，０００」を表す。
図１４及び表２より、実施例１３で作製した電界効果型トランジスタは、優れたトランジスタ特性を示すことがわかる。同様に、表２より、実施例１〜１３で作製した電界効果型トランジスタは、いずれも優れたトランジスタ特性を示すことがわかる。
一方、比較例１及び２で作製した電界効果型トランジスタは、剥離が発生したため、トランジスタ特性を評価することはできなかった。
＜結果の表＞ The results of the transistor characteristics (Vgs-Ids) of the field effect transistor manufactured in Example 13 are shown in FIG. Table 2 shows the mobility, on / off ratio, S value, and Vth calculated from the transistor characteristics of the field effect transistors manufactured in Examples 1 to 13 and Comparative Examples 1 and 2. In the following, as a result of transistor characteristics, high mobility, high on / off ratio, low S value, and Vth near 0V are expressed as excellent transistor characteristics.
Here, “e” on the vertical axis of the graph of FIG. 14 represents a power of 10. For example, “1e-3” represents “1.0 × 10 ⁻³ ” and “0.001”, and “1e + 05” represents “1.0 × 10 ⁺⁵ ” and “100,000”.
14 and Table 2, it can be seen that the field-effect transistor manufactured in Example 13 exhibits excellent transistor characteristics. Similarly, it can be seen from Table 2 that the field effect transistors manufactured in Examples 1 to 13 all show excellent transistor characteristics.
On the other hand, since the field effect transistors produced in Comparative Examples 1 and 2 were peeled off, the transistor characteristics could not be evaluated.
<Table of results>

本発明の態様は、例えば、以下のとおりである。
＜１＞ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極に隣接して設けられた半導体層と、
前記ゲート電極と前記半導体層との間に設けられたゲート絶縁層と、
を備える電界効果型トランジスタであって、
前記ゲート絶縁層が、Ｓｉと、アルカリ土類金属とを含有する酸化物を含有することを特徴とする電界効果型トランジスタである。
＜２＞前記酸化物が、Ａｌ及びＢの少なくともいずれかを含有する前記＜１＞に記載の電界効果型トランジスタである。
＜３＞前記半導体層が、酸化物半導体である前記＜１＞から＜２＞のいずれかに記載の電界効果型トランジスタである。
＜４＞駆動信号に応じて光出力が制御される光制御素子と、
前記＜１＞から＜３＞のいずれかに記載の電界効果型トランジスタを有し、かつ前記光制御素子を駆動する駆動回路と、を有することを特徴とする表示素子である。
＜５＞前記光制御素子が、エレクトロルミネッセンス素子、エレクトロクロミック素子、液晶素子、電気泳動素子、及びエレクトロウェッティング素子のいずれかを有する前記＜４＞に記載の表示素子である。
＜６＞画像データに応じた画像を表示する画像表示装置であって、
マトリックス状に配置された複数の前記＜４＞から＜５＞のいずれかに記載の表示素子と、
前記複数の表示素子における各電界効果型トランジスタにゲート電圧を個別に印加するための複数の配線と、
前記画像データに応じて、前記各電界効果型トランジスタのゲート電圧を前記複数の配線を介して個別に制御する表示制御装置とを有することを特徴とする画像表示装置である。
＜７＞前記＜６＞に記載の画像表示装置と、
表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する画像データ作成装置とを有することを特徴とするシステムである。 Aspects of the present invention are as follows, for example.
<1> a gate electrode for applying a gate voltage;
A source electrode and a drain electrode for extracting current;
A semiconductor layer provided adjacent to the source electrode and the drain electrode;
A gate insulating layer provided between the gate electrode and the semiconductor layer;
A field effect transistor comprising:
The field effect transistor is characterized in that the gate insulating layer contains an oxide containing Si and an alkaline earth metal.
<2> The field effect transistor according to <1>, wherein the oxide contains at least one of Al and B.
<3> The field effect transistor according to any one of <1> to <2>, wherein the semiconductor layer is an oxide semiconductor.
<4> a light control element whose light output is controlled according to a drive signal;
A display element comprising the field effect transistor according to any one of <1> to <3>, and a drive circuit that drives the light control element.
<5> The display element according to <4>, wherein the light control element includes any one of an electroluminescence element, an electrochromic element, a liquid crystal element, an electrophoretic element, and an electrowetting element.
<6> An image display device that displays an image according to image data,
A plurality of display elements according to any one of <4> to <5> arranged in a matrix;
A plurality of wirings for individually applying a gate voltage to each field effect transistor in the plurality of display elements;
An image display device comprising: a display control device that individually controls a gate voltage of each of the field effect transistors through the plurality of wirings according to the image data.
<7> The image display device according to <6>,
An image data creation device that creates image data based on image information to be displayed and outputs the image data to the image display device.

前記＜１＞から＜３＞のいずれかに記載の電界効果型トランジスタ、前記＜４＞から＜５＞のいずれかに記載の表示素子、前記＜６＞に記載の画像表示装置、前記＜７＞に記載のシステムによれば、従来における前記諸問題を解決し、前記本発明の目的を達成することができる。 The field effect transistor according to any one of <1> to <3>, the display element according to any one of <4> to <5>, the image display device according to <6>, and <7 > Can solve the conventional problems and achieve the object of the present invention.

１１電界効果型トランジスタ
１２電界効果型トランジスタ
１３キャパシタ
１４電界効果型トランジスタ
１５キャパシタ
１６対向電極
２１基材
２２ゲート電極
２３ゲート絶縁層
２４ソース電極
２５ドレイン電極
２６酸化物半導体層
２７保護層
３１基材
３２第Ｉのゲート電極
３３第ＩＩのゲート電極
３４ゲート絶縁層
３５第Ｉのソース電極
３６第ＩＩのソース電極
３７第Ｉのドレイン電極
３８第ＩＩのドレイン電極
３９第Ｉの酸化物半導体層
４０第ＩＩの酸化物半導体層
４１第Ｉの保護層
４２第ＩＩの保護層
４３層間絶縁層
４４有機ＥＬ層
４５陰極
９１基材
９２ゲート電極
９３ゲート絶縁層
９４ソース電極
９５ドレイン電極
９６酸化物半導体層
１０１基材
１０２下部電極
１０３絶縁体薄膜
１０４上部電極
３０２、３０２’ 表示素子
３１０ディスプレイ
３１２陰極
３１４陽極
３２０、３２０’ ドライブ回路（駆動回路）
３４０有機ＥＬ薄膜層
３４２電子輸送層
３４４発光層
３４６正孔輸送層
３５０有機ＥＬ素子
３７０液晶素子
３７２対向電極
４００表示制御装置
４０２画像データ処理回路
４０４走査線駆動回路
４０６データ線駆動回路 DESCRIPTION OF SYMBOLS 11 Field effect transistor 12 Field effect transistor 13 Capacitor 14 Field effect transistor 15 Capacitor 16 Counter electrode 21 Base material 22 Gate electrode 23 Gate insulating layer 24 Source electrode 25 Drain electrode 26 Oxide semiconductor layer 27 Protective layer 31 Base material 32 I gate electrode 33 II gate electrode 34 gate insulating layer 35 first source electrode 36 second source electrode 37 first drain electrode 38 second drain electrode 39 first oxide semiconductor layer 40 second II Oxide semiconductor layer 41 first protective layer 42 second protective layer 43 interlayer insulating layer 44 organic EL layer 45 cathode 91 base material 92 gate electrode 93 gate insulating layer 94 source electrode 95 drain electrode 96 oxide semiconductor layer 101 base Material 102 Lower electrode 103 Insulator thin film 1 4 upper electrode 302, 302 'display device 310 display 312 cathode 314 anode 320, 320' drive circuit (drive circuit)
340 Organic EL thin film layer 342 Electron transport layer 344 Light emitting layer 346 Hole transport layer 350 Organic EL element 370 Liquid crystal element 372 Counter electrode 400 Display control device 402 Image data processing circuit 404 Scan line drive circuit 406 Data line drive circuit

特開２０１３−３０７８４JP2013-30784 特開２０１１−０７７５１５JP2011-077515 特開２０１２−１９１００８JP2012-191008

Ｋ．Ｎｏｍｕｒａ，他５名、「Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅｆａｂｒｉｃａｔｉｏｎｏｆｔｒａｎｓｐａｒｅｎｔｆｌｅｘｉｂｌｅｔｈｉｎｆｉｌｍｔｒａｎｓｉｓｔｏｒｓｕｓｉｎｇａｍｏｒｐｈｏｕｓｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、ＶＯＬ４３２、２５、ＮＯＶＥＭＢＥＲ、２００４、ｐ．４８８−４９２K. Nomura, 5 others, "Room-temperament fabrication of transparent flexible thin film transformers using amorphous semiconductors", NATURE, VOL4 432B 488-492

Claims

ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極に隣接して設けられた半導体層と、
前記ゲート電極と前記半導体層との間に設けられたゲート絶縁層と、
を備える電界効果型トランジスタであって、
前記ゲート絶縁層が、Ｓｉと、アルカリ土類金属とを含有する酸化物を含有することを特徴とする電界効果型トランジスタ。 A gate electrode for applying a gate voltage;
A source electrode and a drain electrode for extracting current;
A semiconductor layer provided adjacent to the source electrode and the drain electrode;
A gate insulating layer provided between the gate electrode and the semiconductor layer;
A field effect transistor comprising:
The field effect transistor characterized in that the gate insulating layer contains an oxide containing Si and an alkaline earth metal.

前記酸化物が、Ａｌ及びＢの少なくともいずれかを含有する請求項１に記載の電界効果型トランジスタ。 The field effect transistor according to claim 1, wherein the oxide contains at least one of Al and B.

前記半導体層が、酸化物半導体である請求項１から２のいずれかに記載の電界効果型トランジスタ。 The field effect transistor according to claim 1, wherein the semiconductor layer is an oxide semiconductor.

駆動信号に応じて光出力が制御される光制御素子と、
請求項１から３のいずれかに記載の電界効果型トランジスタを有し、かつ前記光制御素子を駆動する駆動回路と、を有することを特徴とする表示素子。 A light control element whose light output is controlled according to a drive signal;
A display element comprising the field effect transistor according to claim 1, and a drive circuit that drives the light control element.

前記光制御素子が、エレクトロルミネッセンス素子、エレクトロクロミック素子、液晶素子、電気泳動素子、及びエレクトロウェッティング素子のいずれかを有する請求項４に記載の表示素子。 The display element according to claim 4, wherein the light control element includes any one of an electroluminescence element, an electrochromic element, a liquid crystal element, an electrophoretic element, and an electrowetting element.

画像データに応じた画像を表示する画像表示装置であって、
マトリックス状に配置された複数の請求項４から５のいずれかに記載の表示素子と、
前記複数の表示素子における各電界効果型トランジスタにゲート電圧を個別に印加するための複数の配線と、
前記画像データに応じて、前記各電界効果型トランジスタのゲート電圧を前記複数の配線を介して個別に制御する表示制御装置とを有することを特徴とする画像表示装置。 An image display device that displays an image according to image data,
A plurality of display elements according to any one of claims 4 to 5 arranged in a matrix;
A plurality of wirings for individually applying a gate voltage to each field effect transistor in the plurality of display elements;
An image display device comprising: a display control device that individually controls a gate voltage of each field effect transistor through the plurality of wirings according to the image data.

請求項６に記載の画像表示装置と、
表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する画像データ作成装置とを有することを特徴とするシステム。 An image display device according to claim 6;
A system comprising: an image data creation device that creates image data based on image information to be displayed and outputs the image data to the image display device.