JP2017063360A - 情報処理システム、デバイス、インタフェース制御方法 - Google Patents
情報処理システム、デバイス、インタフェース制御方法 Download PDFInfo
- Publication number
- JP2017063360A JP2017063360A JP2015188229A JP2015188229A JP2017063360A JP 2017063360 A JP2017063360 A JP 2017063360A JP 2015188229 A JP2015188229 A JP 2015188229A JP 2015188229 A JP2015188229 A JP 2015188229A JP 2017063360 A JP2017063360 A JP 2017063360A
- Authority
- JP
- Japan
- Prior art keywords
- reply
- reference clock
- data
- start code
- received
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Information Transfer Systems (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
Description
図1は、本発明の第1の実施形態に係る情報処理システム10の構成を示すブロック図である。図1に示すように、本実施形態に係る情報処理システム10は、マスタ(マスタデバイスとも呼ばれる)11とスレーブ(スレーブデバイスとも呼ばれる)12とを含む。マスタ11とスレーブ12とは、SPIバス800を介して接続される。マスタ11は、SPIクロック生成回路(基準クロック生成手段とも呼ばれる)111、リクエスト送信回路112及びリプライ受信回路113を含む。スレーブ12は、リクエスト受信回路116及びリプライ送信回路117含む。尚、図1に示す例に係わらず、マスタ11及びスレーブ12は、SPIバス800以外の同期式シリアルインタフェースを介して接続されてよい。
SPIクロック生成回路111は、SPIクロック(基準クロックとも呼ばれる)を生成し、リクエスト送信回路112とリプライ受信回路113とに、及びSPIバス800を介してリクエスト受信回路116とリプライ送信回路117とに、供給する。リクエスト送信回路112、リプライ受信回路113、リクエスト受信回路116及びリプライ送信回路117は、各動作をこのSPIクロックに同期して実行する。
リクエスト送信回路112は、マスタ11の実行するリクエストトランザクションにおけるリクエストを、パラレルデータからシリアルデータに変換し、SPIバス800を介してスレーブ12へ発行する。
リプライ受信回路113は、スレーブ12から送信されるシリアルデータを受信する。そして、リプライ受信回路113は、そのシリアルデータから、リプライ開始コードを検出し、リプライデータを受信する。次に、リプライ受信回路113は、受信したリプライデータをシリアルデータからパラレルデータに変換して出力する。尚、リプライ開始コードは、例えば、マスタ11とスレーブ12との間で初期設定動作により、予め決定される。具体的には、最初の通信開始時において、リプライ開始コードを利用しないで通信を行い、マスタ11とスレーブ12との双方がリプライ開始コードをサポートしている場合にリプライ開始コードを決定する。尚、情報処理システム10内の全てのマスタ11及びスレーブ12がリプライ開始コードをサポートしている場合、任意のリプライ開始コードが事前に割り当てられていてもよい。
リクエスト受信回路116は、マスタ11から送信されるシリアルデータ及びSPIクロックを受信する。そして、リクエスト受信回路116は、そのシリアルデータからリクエストを受信し、パラレルデータに変換する。次に、リクエスト受信回路116は、そのリクエストを処理し、リプライデータを生成する。
リプライ送信回路117は、リクエスト受信回路116によりリクエストの処理が実行されると、リプライ開始コードを発行し、そのリプライ開始コードをパラレルデータからシリアルデータに変換し、マスタに送信する。次に、リプライ送信回路117は、リクエスト受信回路116が生成したリプライデータを発行し、そのリプライデータをパラレルデータからシリアルデータに変換し、マスタに送信する。
次に、スレーブ12のリプライ送信回路117は、リプライ開始コードを発行する(ステップS206)。即ち、マスタ11からはSPIクロックが出し続けられているので、スレーブ12は、任意の時点でリプライを開始できる。そこで、リプライ送信回路117は、リプライ開始の際に予め定められたリプライ開始コードを発行する。
次に、リプライ送信回路117は、そのリプライ開始コードをパラレルデータからシリアルデータへ変換し、そのシリアルデータをマスタ11へ送信する(ステップS207)。
次に、マスタMは、変換したそのパラレルデータをリプライデータとして受信する(ステップS112)。
次に、本発明の第2の実施形態について図面を参照して詳細に説明する。以下、本実施形態の説明が不明確にならない範囲で、前述の説明と重複する内容については説明を省略する。
次に、本発明の第3の実施形態について図面を参照して詳細に説明する。以下、本実施形態の説明が不明確にならない範囲で、前述の説明と重複する内容については説明を省略する。
次に、本発明の第4の実施形態について図面を参照して詳細に説明する。以下、本実施形態の説明が不明確にならない範囲で、前述の説明と重複する内容については説明を省略する。
図11は、第4の実施形態の第1の変形例の構成を示すブロック図である。図11に示すように、本変形例は、リプライ受信回路143を含むマスタ41を含む。第4の実施形態において説明したように、本変形例のマスタ41は、図9に示すスレーブ42と接続され、第4の実施形態と同様の効果を得ることができる。
図12は、第4の実施形態の第2の変形例の構成を示すブロック図である。図12に示すように、本変形例は、リプライ送信回路147を含むスレーブ42を含む。第4の実施形態において説明したように、本変形例のスレーブ42は、図9に示すマスタ41と接続され、第4の実施形態と同様の効果を得ることができる。
11 マスタ
12 スレーブ
20 情報処理システム
21 マスタ
30 情報処理システム
31 マスタ
40 情報処理システム
41 マスタ
42 スレーブ
111 SPIクロック生成回路
112 リクエスト送信回路
113 リプライ受信回路
116 リクエスト受信回路
117 リプライ送信回路
124 リプライタイムアウト検出回路
131 SPIクロック生成回路
143 リプライ受信回路
147 リプライ送信回路
301 シフトレジスタ
302 リプライ開始コード定数
303 比較回路
304 リプライ開始フラグレジスタ
305 リプライ受信カウンタ
306 比較回路
307 リプライ受信カウンタレジスタ
308 セレクタ
309 セレクタ
310 定数
311 リプライ開始コード判定回路
312 アダー
401 リプライタイムアウト検出カウンタ
402 リプライタイムアウト設定時間
403 比較回路
404 セレクタ
405 リプライタイムアウト検出カウンタレジスタ
406 アダー
800 SPIバス
Claims (10)
- リプライ送信開始を通知するリプライ開始コードを受信した場合に、前記リプライ開始コードに続けて受信するデータをリプライデータとして受信するリプライ受信手段を含むマスタデバイスと、
前記マスタデバイスから基準クロックを受信し、受信した前記基準クロックに対して、前記マスタデバイスから受信したリクエストに対するリプライ準備中であることを示す信号と、前記リプライ開始コード及び前記リプライ開始コードに連続する前記リプライデータと、のいずれかを送信するリプライ送信手段を含むスレーブデバイスと、を含む
情報処理システム。 - 前記マスタデバイスは、
前記リクエストの送信が完了したことを通知された場合、前記基準クロックの生成を停止し、
前記リクエストの送信が完了したことを通知されたことにより、前記基準クロックの生成を停止した後、特定の時間の経過後に、前記基準クロックの生成を再開し、
前記基準クロックの生成を再開した後、前記リプライ受信手段から前記リプライ開始コードを未受信であることを通知された場合、前記基準クロックの生成を停止し、
前記リプライ開始コードを未受信であることを通知されたことにより、前記基準クロックの生成を停止した後、特定の時間の経過後に、前記基準クロックの生成を再開する、
基準クロック生成手段を更に含む
請求項1記載の情報処理システム。 - 前記基準クロック生成手段は、前記基準クロックの生成停止の回数のそれぞれに対応する、前記特定の時間の経過後に、前記基準クロックの生成を再開する
請求項2記載の情報処理システム。 - 前記マスタデバイスは、前記リクエストの送信が完了した時点から所定時間以内に前記リプライ開始コードを受信しなかった場合に、リプライタイムアウトを検出し、前記リプライタイムアウトを検出したことを出力するリプライタイムアウト検出手段を含む
請求項1乃至3のいずれか1項に記載の情報処理システム。 - 前記マスタデバイスと前記スレーブデバイスとのインタフェースは、前記マスタデバイスから前記スレーブデバイスへ前記基準クロックを送信するクロック信号線、前記マスタデバイスから前記スレーブデバイスへ前記リクエストを送信する第1のシリアルデータ信号線、及び前記スレーブデバイスから前記マスタデバイスへ前記リプライ開始コード及び前記リプライ開始コードに連続する前記リプライデータを送信する第2のシリアルデータ信号線を、少なくとも含む
請求項1乃至5のいずれか1項に記載の情報処理システム。 - スレーブデバイスからリプライ送信開始を通知するリプライ開始コードを受信した場合に、前記リプライ開始コードに続けて受信するデータをリプライデータとして受信するリプライ受信手段を含み、
前記スレーブデバイスは、マスタデバイスから基準クロックを受信し、受信した前記基準クロックに対して、前記マスタデバイスから受信したリクエストに対するリプライ準備中であることを示す信号と、前記リプライ開始コード及び前記リプライ開始コードに連続する前記リプライデータと、のいずれかを送信するリプライ送信手段を含むスレーブデバイスである、
マスタデバイス。 - 前記マスタデバイスは、
前記リクエストの送信が完了したことを通知された場合、前記基準クロックの生成を停止し、
前記基準クロックの生成を再開した後、前記リプライ受信手段から前記リプライ開始コードを未受信であることを通知された場合、前記基準クロックの生成を停止し、
前記基準クロックの生成を停止した後、特定の時間の経過後に、前記基準クロックの生成を再開する
基準クロック生成手段を更に含む
請求項6記載のマスタデバイス。 - マスタデバイスから基準クロックを受信し、受信した前記基準クロックに対して、前記マスタデバイスから受信したリクエストに対するリプライ準備中であることを示す信号と、リプライ送信開始を通知するリプライ開始コード及び前記リプライ開始コードに連続するリプライデータと、のいずれかを送信するリプライ送信手段とを含み、
前記マスタデバイスは、前記リプライ開始コードを受信した場合に、前記リプライ開始コードに続けて受信するデータをリプライデータとして受信するマスタデバイスである、
スレーブデバイス。 - 前記マスタデバイスは、前記リクエストの送信が完了した場合、前記基準クロックの生成を停止し、前記基準クロックの生成を再開した後、前記リプライ開始コードを未受信であることを検出し場合、前記基準クロックの生成を停止し、前記基準クロックの生成を停止した後、特定の時間の経過後に、前記基準クロックの生成を再開する
基準クロック生成手段を更に含む前記マスタデバイスである
請求項8記載のスレーブデバイス。 - マスタデバイスが、
リプライ送信開始を通知するリプライ開始コードを受信した場合に、前記リプライ開始コードに続けて受信するデータをリプライデータとして受信し、
スレーブデバイスが、
前記マスタデバイスから基準クロックを受信し、
受信した前記基準クロックに対して、前記マスタデバイスから受信したリクエストに対するリプライ準備中であることを示す信号と、前記リプライ開始コード及び前記リプライ開始コードに連続する前記リプライデータと、のいずれかを送信する、
インタフェース制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015188229A JP6595868B2 (ja) | 2015-09-25 | 2015-09-25 | 情報処理システム、デバイス、インタフェース制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015188229A JP6595868B2 (ja) | 2015-09-25 | 2015-09-25 | 情報処理システム、デバイス、インタフェース制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017063360A true JP2017063360A (ja) | 2017-03-30 |
JP6595868B2 JP6595868B2 (ja) | 2019-10-23 |
Family
ID=58429312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015188229A Active JP6595868B2 (ja) | 2015-09-25 | 2015-09-25 | 情報処理システム、デバイス、インタフェース制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6595868B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112019305A (zh) * | 2019-05-28 | 2020-12-01 | 阿里巴巴集团控股有限公司 | 数据传输方法、装置、设备及存储介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007052515A (ja) * | 2005-08-16 | 2007-03-01 | Nec Engineering Ltd | シリアルデータ転送システムおよびシリアルデータ転送方法 |
US20140136738A1 (en) * | 2012-11-15 | 2014-05-15 | Scott E. Matlock | Emulated legacy bus operation over a bit-serial bus |
JP2016115154A (ja) * | 2014-12-15 | 2016-06-23 | 株式会社リコー | 同期式シリアルデータ通信を行うマスタデバイス及び電気機器 |
-
2015
- 2015-09-25 JP JP2015188229A patent/JP6595868B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007052515A (ja) * | 2005-08-16 | 2007-03-01 | Nec Engineering Ltd | シリアルデータ転送システムおよびシリアルデータ転送方法 |
US20140136738A1 (en) * | 2012-11-15 | 2014-05-15 | Scott E. Matlock | Emulated legacy bus operation over a bit-serial bus |
JP2016115154A (ja) * | 2014-12-15 | 2016-06-23 | 株式会社リコー | 同期式シリアルデータ通信を行うマスタデバイス及び電気機器 |
Non-Patent Citations (1)
Title |
---|
落合 則宏: "マルチメディアカード&SDカードインターフェースの設計 (ドライバ/ソフトウェア編)", INTERFACE 第27巻 第12号, vol. 第27巻, JPN6019022849, 1 December 2001 (2001-12-01), JP, pages 137 - 147, ISSN: 0004105740 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112019305A (zh) * | 2019-05-28 | 2020-12-01 | 阿里巴巴集团控股有限公司 | 数据传输方法、装置、设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
JP6595868B2 (ja) | 2019-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9229897B2 (en) | Embedded control channel for high speed serial interconnect | |
JP5459807B2 (ja) | マルチプロセッサデータ処理システムにおけるデバッグシグナリング | |
US9164951B2 (en) | Multiprocessor system, execution control method and execution control program | |
JPH06324977A (ja) | データ転送方法 | |
TWI518500B (zh) | 資料傳輸檢測裝置、資料傳輸檢測方法及其電子裝置 | |
JP2018023000A (ja) | Crc演算回路、半導体装置及びレーダーシステム | |
JP2007094591A (ja) | シミュレーション装置及びシミュレーション方法 | |
US10949203B2 (en) | Technologies for ensuring functional safety of an electronic device | |
JP6595868B2 (ja) | 情報処理システム、デバイス、インタフェース制御方法 | |
US9940288B1 (en) | SerDes alignment process | |
US20170308487A1 (en) | Data transfer control system, data transfer control method, and program storage medium | |
US20070101032A1 (en) | Bus arbitration circuit and bus arbitration method | |
WO2019120294A1 (en) | Data-processing apparatus, data transmission method, and computing system thereof | |
US9654251B1 (en) | Joint crosstalk-avoidance and error-correction coding for parallel data busses | |
US9612931B2 (en) | System and method for synchronously controlling LED on multiple control modules based on a register synchronized with synchronous packets | |
CN109243506B (zh) | 半导体器件 | |
KR101276837B1 (ko) | 서로 다른 동작 주파수로 동작하는 프로세서 시스템 간의 통신을 지원하기 위한 장치 | |
JP5970958B2 (ja) | 情報処理装置、遅延差測定方法、及び遅延差測定プログラム | |
KR100532608B1 (ko) | 직/병렬화회로를 구비한 버스시스템 | |
KR100734521B1 (ko) | 시스템 온 칩을 위한 ip 모듈 | |
KR101454802B1 (ko) | 비동기식 파이프라인 시스템, 스테이지 및 데이터 전송 방법 | |
JP2013131836A (ja) | シリアル通信方法、通信装置、およびシリアル通信システム | |
CN117971753A (zh) | 一种通信方法及装置 | |
CN113721703A (zh) | 一种多路cpu***中时钟同步控制装置、***及控制方法 | |
CN118277309A (zh) | Dma电路和电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180809 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190625 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190927 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6595868 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |