JP2017059614A - 半導体装置の製造方法、半導体装置、およびリードフレーム - Google Patents
半導体装置の製造方法、半導体装置、およびリードフレーム Download PDFInfo
- Publication number
- JP2017059614A JP2017059614A JP2015181479A JP2015181479A JP2017059614A JP 2017059614 A JP2017059614 A JP 2017059614A JP 2015181479 A JP2015181479 A JP 2015181479A JP 2015181479 A JP2015181479 A JP 2015181479A JP 2017059614 A JP2017059614 A JP 2017059614A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- inner lead
- semiconductor device
- leads
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【解決手段】半導体装置の製造方法は、第1のインナーリードを押さえつつ第2のインナーリードの配線部の上面に押圧部材を押し当てて配線部の少なくとも一部を変形させ、第1のインナーリードの延在方向の端部と配線部との間の連結部を切断するとともに配線部を端部から離間させる工程と、半導体チップを搭載する工程と、第1および第2のボンディングワイヤを形成する工程と、封止樹脂層を形成する工程と、支持部と第1および第2のアウターリードとの間の連結部を切断する工程と、を具備する。
【選択図】図1
Description
Claims (5)
- 第1のアウターリードと前記第1のアウターリードから延在する第1のインナーリードとを含む第1のリードと、第2のアウターリードと前記第2のアウターリードから延在する第2のインナーリードとを含む第2のリードと、前記第1のアウターリードおよび前記第2のアウターリードに連結された支持部と、を備え、前記第2のインナーリードは前記第1のインナーリードの延在方向の端部と連結された配線部を含む、リードフレームの、前記第1のインナーリードを押さえつつ前記配線部の上面に押圧部材を押し当てて前記配線部の少なくとも一部を変形させ、前記端部と前記配線部との間の連結部を切断するとともに前記配線部を前記端部から離間させる工程と、
第1の電極パッドと第2の電極パッドとを備える半導体チップを前記リードフレーム上に搭載する工程と、
前記第1の電極パッドと前記第1のリードとを電気的に接続する第1のボンディングワイヤと前記第2の電極パッドと前記第2のリードとを電気的に接続する第2のボンディングワイヤとを形成する工程と、
前記第1のインナーリード、前記第2のインナーリード、前記半導体チップ、前記第1のボンディングワイヤ、および前記第2のボンディングワイヤを封止する封止樹脂層を形成する工程と、
前記支持部と前記第1のアウターリードおよび前記第2のアウターリードとの間の連結部を切断する工程と、を具備する、半導体装置の製造方法。 - 前記押圧部材は、前記半導体チップを前記リードフレーム上に搭載するダイボンディング装置に設けられた複数のボンディングヘッドの一つである、請求項1に記載の半導体装置の製造方法。
- 前記端部と前記配線部との間の連結部は、前記第1のインナーリードの最大幅よりも狭い幅および前記第1のインナーリードの最大厚さよりも薄い厚さの少なくとも一つを有する、請求項1または請求項2に記載の半導体装置の製造方法。
- 第1のアウターリードと前記第1のアウターリードから延在する第1のインナーリードとを含む第1のリードと、
第2のアウターリードと前記第2のアウターリードから延在する第2のインナーリードとを含み、前記第2のインナーリードが、前記第1のインナーリードの延在方向の端部に隣り合うように設けられ且つ前記第2のインナーリードの厚さ方向を含む断面に沿って前記第1のインナーリードの延在方向の端部と離間するように曲げられた配線部を有する、第2のリードと、
第1の電極パッドと第2の電極パッドとを有する半導体チップと、
前記第1のリードと前記第1の電極パッドとを電気的に接続する第1のボンディングワイヤと、
前記第2のリードと前記第2の電極パッドとを電気的に接続する第2のボンディングワイヤと、
前記第1のインナーリード、前記第2のインナーリード、前記半導体チップ、前記第1のボンディングワイヤ、および前記第2のボンディングワイヤを封止する封止樹脂層と、を具備する、半導体装置。 - 第1のアウターリードと前記第1のアウターリードから延在する第1のインナーリードとを含む第1のリードと、
第2のアウターリードと前記第2のアウターリードから延在する第2のインナーリードとを含み、前記第2のインナーリードが、前記第1のインナーリードの延在方向の端部に隣り合うように設けられ且つ前記第2のインナーリードの厚さ方向を含む断面に沿って前記第1のインナーリードの延在方向の端部と離間するように曲げられた配線部を有する、第2のリードと、
前記第1のアウターリードおよび前記第2のアウターリードに連結された支持部と、を具備する、リードフレーム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015181479A JP6437406B2 (ja) | 2015-09-15 | 2015-09-15 | 半導体装置の製造方法、半導体装置、およびリードフレーム |
TW105106355A TWI603406B (zh) | 2015-09-15 | 2016-03-02 | Method of manufacturing semiconductor device, semiconductor device and lead frame |
CN201610236159.2A CN106531712B (zh) | 2015-09-15 | 2016-04-15 | 半导体装置的制造方法、半导体装置、及引线框架 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015181479A JP6437406B2 (ja) | 2015-09-15 | 2015-09-15 | 半導体装置の製造方法、半導体装置、およびリードフレーム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017059614A true JP2017059614A (ja) | 2017-03-23 |
JP6437406B2 JP6437406B2 (ja) | 2018-12-12 |
Family
ID=58358033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015181479A Active JP6437406B2 (ja) | 2015-09-15 | 2015-09-15 | 半導体装置の製造方法、半導体装置、およびリードフレーム |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6437406B2 (ja) |
CN (1) | CN106531712B (ja) |
TW (1) | TWI603406B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102017209904B4 (de) * | 2017-06-13 | 2023-09-21 | Infineon Technologies Ag | Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5135349B1 (ja) * | 1970-12-17 | 1976-10-01 | ||
JPH02253648A (ja) * | 1989-03-27 | 1990-10-12 | Nec Kyushu Ltd | 半導体装置用リードフレーム |
JPH03160749A (ja) * | 1989-11-20 | 1991-07-10 | New Japan Radio Co Ltd | リードフレームとその製造方法 |
JPH08162585A (ja) * | 1994-12-06 | 1996-06-21 | Hitachi Constr Mach Co Ltd | リードフレームの加工方法及びリードフレーム並びに半導体装置 |
JPH08306852A (ja) * | 1995-04-28 | 1996-11-22 | Fujitsu Ltd | リードフレーム及び半導体装置並びに半導体装置の製造方法 |
JP2009111104A (ja) * | 2007-10-30 | 2009-05-21 | Panasonic Corp | 半導体装置、リードフレームおよびリードフレームの製造方法 |
JP5575067B2 (ja) * | 2011-07-20 | 2014-08-20 | 株式会社東芝 | 半導体装置及びその製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6707135B2 (en) * | 2000-11-28 | 2004-03-16 | Texas Instruments Incorporated | Semiconductor leadframe for staggered board attach |
US6917098B1 (en) * | 2003-12-29 | 2005-07-12 | Texas Instruments Incorporated | Three-level leadframe for no-lead packages |
US7808087B2 (en) * | 2006-06-01 | 2010-10-05 | Broadcom Corporation | Leadframe IC packages having top and bottom integrated heat spreaders |
US20110001227A1 (en) * | 2009-07-01 | 2011-01-06 | Texas Instruments Incorporated | Semiconductor Chip Secured to Leadframe by Friction |
US20140210062A1 (en) * | 2013-01-28 | 2014-07-31 | Texas Instruments Incorporated | Leadframe-Based Semiconductor Package Having Terminals on Top and Bottom Surfaces |
-
2015
- 2015-09-15 JP JP2015181479A patent/JP6437406B2/ja active Active
-
2016
- 2016-03-02 TW TW105106355A patent/TWI603406B/zh active
- 2016-04-15 CN CN201610236159.2A patent/CN106531712B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5135349B1 (ja) * | 1970-12-17 | 1976-10-01 | ||
JPH02253648A (ja) * | 1989-03-27 | 1990-10-12 | Nec Kyushu Ltd | 半導体装置用リードフレーム |
JPH03160749A (ja) * | 1989-11-20 | 1991-07-10 | New Japan Radio Co Ltd | リードフレームとその製造方法 |
JPH08162585A (ja) * | 1994-12-06 | 1996-06-21 | Hitachi Constr Mach Co Ltd | リードフレームの加工方法及びリードフレーム並びに半導体装置 |
JPH08306852A (ja) * | 1995-04-28 | 1996-11-22 | Fujitsu Ltd | リードフレーム及び半導体装置並びに半導体装置の製造方法 |
JP2009111104A (ja) * | 2007-10-30 | 2009-05-21 | Panasonic Corp | 半導体装置、リードフレームおよびリードフレームの製造方法 |
JP5575067B2 (ja) * | 2011-07-20 | 2014-08-20 | 株式会社東芝 | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201711114A (zh) | 2017-03-16 |
CN106531712A (zh) | 2017-03-22 |
JP6437406B2 (ja) | 2018-12-12 |
CN106531712B (zh) | 2019-04-26 |
TWI603406B (zh) | 2017-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8575738B2 (en) | Semiconductor memory card | |
US8581372B2 (en) | Semiconductor storage device and a method of manufacturing the semiconductor storage device | |
US9385072B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
TW550776B (en) | Semiconductor device and method of manufacturing the same | |
US10651146B2 (en) | Chip packaging structure and manufacturing method for the same | |
JP2009105334A (ja) | 半導体装置及びその製造方法 | |
JP2006196709A (ja) | 半導体装置およびその製造方法 | |
TWI646608B (zh) | Semiconductor device manufacturing method and semiconductor device | |
TW201834173A (zh) | 半導體裝置 | |
JP2005191342A (ja) | 半導体装置およびその製造方法 | |
US6903464B2 (en) | Semiconductor die package | |
US20080073763A1 (en) | Semiconductor device and method of manufacturing the same | |
US9299626B2 (en) | Die package structure | |
JP6437406B2 (ja) | 半導体装置の製造方法、半導体装置、およびリードフレーム | |
JP6352876B2 (ja) | 半導体装置の製造方法 | |
JP5217291B2 (ja) | 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置 | |
KR100422608B1 (ko) | 적층칩패키지 | |
US20150294957A1 (en) | Chip packaging structure | |
JP4750076B2 (ja) | 半導体装置の製造方法 | |
JP2005142284A (ja) | 半導体装置 | |
JP4839387B2 (ja) | 半導体装置 | |
JP2004193628A (ja) | 半導体装置 | |
JP2004158896A (ja) | 半導体装置 | |
KR200235610Y1 (ko) | 적층형반도체패키지 | |
JP2006019652A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170609 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180704 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181016 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6437406 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |