JP2017059606A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2017059606A JP2017059606A JP2015181379A JP2015181379A JP2017059606A JP 2017059606 A JP2017059606 A JP 2017059606A JP 2015181379 A JP2015181379 A JP 2015181379A JP 2015181379 A JP2015181379 A JP 2015181379A JP 2017059606 A JP2017059606 A JP 2017059606A
- Authority
- JP
- Japan
- Prior art keywords
- graphite sheets
- semiconductor device
- graphite
- semiconductor
- power card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 116
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 107
- 229910002804 graphite Inorganic materials 0.000 claims abstract description 107
- 239000010439 graphite Substances 0.000 claims abstract description 107
- 230000017525 heat dissipation Effects 0.000 claims description 4
- 230000001105 regulatory effect Effects 0.000 claims description 4
- 230000020169 heat generation Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 8
- 229920001971 elastomer Polymers 0.000 description 7
- 239000005060 rubber Substances 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 229920000800 acrylic rubber Polymers 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920000058 polyacrylate Polymers 0.000 description 3
- 229920001169 thermoplastic Polymers 0.000 description 3
- 239000004416 thermosoftening plastic Substances 0.000 description 3
- 206010037660 Pyrexia Diseases 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920002379 silicone rubber Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
本発明は、半導体装置に関する。 The present invention relates to a semiconductor device.
従来、この種の半導体装置としては、並んで配置された複数の半導体モジュールと、各半導体モジュール上に配置された複数のグラファイトゴムと、を備えるものが提案されている（例えば、特許文献１参照）。グラファイトゴムは、上下方向への熱伝導率が高くなるよう形成されている。この半導体装置では、こうした構成により、半導体モジュールの熱をグラファイトゴムを介して上方に配置された筐体に良好に放熱できるとしている。 Conventionally, as this type of semiconductor device, a device including a plurality of semiconductor modules arranged side by side and a plurality of graphite rubbers arranged on each semiconductor module has been proposed (for example, see Patent Document 1). ). Graphite rubber is formed so as to have high thermal conductivity in the vertical direction. In this semiconductor device, with such a configuration, the heat of the semiconductor module can be favorably dissipated to the casing disposed above via the graphite rubber.
しかしながら、上述の半導体装置では、半導体モジュールの発熱でグラファイトゴムが軟化して伸びると、隣合うグラファイトゴム同士が接触してしまう。グラファイトゴムは導電性が比較的高いことから、グラファイトゴム同士が接触すると、隣合う半導体モジュールが短絡する場合がある。こうした短絡は、半導体モジュール同士を絶縁する必要があるときには好ましくないため、グラファイト同士の接触は抑制されることが望ましい。 However, in the above-described semiconductor device, when the graphite rubber is softened and stretched by the heat generated by the semiconductor module, adjacent graphite rubbers come into contact with each other. Since graphite rubber has a relatively high conductivity, adjacent semiconductor modules may be short-circuited when graphite rubbers come into contact with each other. Since such a short circuit is not preferable when it is necessary to insulate semiconductor modules, it is desirable to suppress contact between graphites.
本発明の半導体装置は、グラファイトシート同士の接触を抑制することを主目的とする。 The semiconductor device of the present invention is mainly intended to suppress contact between graphite sheets.
本発明の半導体装置は、上述の主目的を達成するために以下の手段を採った。 The semiconductor device of the present invention employs the following means in order to achieve the main object described above.
本発明の第１の半導体装置は、
複数の半導体素子を内蔵すると共に表面に前記半導体素子を放熱するための複数の放熱板が並んで配置されているパワーカードと、絶縁板と、冷却器と、がこの順に積層され、前記複数の放熱板と前記絶縁板との間に複数のグラファイトシートが配置されている半導体装置であって、
前記パワーカードの表面の前記複数のグラファイトシートのうち隣合う２つのグラファイトシートの間に、前記隣合う２つのグラファイトシートの伸びを規制する伸び規制部が設けられている、
ことを要旨とする。
The first semiconductor device of the present invention is
A power card including a plurality of semiconductor elements and a plurality of heat dissipation plates arranged on the surface for dissipating the semiconductor elements, an insulating plate, and a cooler are stacked in this order, A semiconductor device in which a plurality of graphite sheets are disposed between a heat sink and the insulating plate,
Between the two adjacent graphite sheets of the plurality of graphite sheets on the surface of the power card, an elongation regulating portion that regulates the elongation of the two adjacent graphite sheets is provided,
This is the gist.
この本発明の第１の半導体装置では、パワーカードの表面であって、複数のグラファイトシートのうち隣合う２つのグラファイトシートの間には、隣合う２つのグラファイトシートの伸びを規制する伸び規制部が設けられている。半導体素子の発熱に伴ってグラファイトシートが軟化して伸びたときには、伸び規制部により、２つのグラファイトシートの伸びが規制されるから、グラファイトシート同士の接触を抑制することができる。 In the first semiconductor device of the present invention, an expansion regulating portion that regulates the elongation of two adjacent graphite sheets between the two adjacent graphite sheets among the plurality of graphite sheets on the surface of the power card. Is provided. When the graphite sheet softens and expands with the heat generation of the semiconductor element, the elongation restricting portion restricts the elongation of the two graphite sheets, so that the contact between the graphite sheets can be suppressed.
こうした本発明の第１の半導体装置において、前記伸び規制部は、前記パワーカードの表面から立設し前記絶縁板の表面に接する壁部として形成されている、ものとしてもよい。こうした壁部により、グラファイトシート同士の接触を抑制することができる。この場合において、前記壁部は、ゲル状に形成されている、ものとしてもよい。こうすれば、柔らかいゲル状の壁部が絶縁板に当接するから、絶縁板の壁部と当接する部分への応力の集中を抑制することができる。 In such a first semiconductor device of the present invention, the elongation restricting portion may be formed as a wall portion standing from the surface of the power card and in contact with the surface of the insulating plate. Such a wall part can suppress contact between graphite sheets. In this case, the wall portion may be formed in a gel shape. By so doing, since the soft gel-like wall portion comes into contact with the insulating plate, it is possible to suppress the concentration of stress on the portion in contact with the wall portion of the insulating plate.
本発明の第２の半導体装置は、
複数の半導体素子を内蔵すると共に表面に前記半導体素子を放熱するための複数の放熱板が並んで配置されているパワーカードと、絶縁板と、冷却器と、がこの順に積層され、前記複数の放熱板と前記絶縁板との間に複数のグラファイトシートが配置されている半導体装置であって、
前記パワーカードの表面の前記複数のグラファイトシートのうち隣合う２つのグラファイトシートの間に対応する位置に、溝が設けられている、
ことを要旨とする。
The second semiconductor device of the present invention is
A power card including a plurality of semiconductor elements and a plurality of heat dissipation plates arranged on the surface for dissipating the semiconductor elements, an insulating plate, and a cooler are stacked in this order, A semiconductor device in which a plurality of graphite sheets are disposed between a heat sink and the insulating plate,
A groove is provided at a position corresponding to between two adjacent graphite sheets among the plurality of graphite sheets on the surface of the power card.
This is the gist.
この本発明の第２の半導体装置では、パワーカードの表面の複数のグラファイトシートのうち隣合う２つのグラファイトシートの間に対応する位置に、溝が設けられている、半導体素子の発熱に伴ってグラファイトシートが軟化して伸びたときには、軟化したグラファイトシートの端部が溝に入り込むから、隣合うグラファイトシート同士の接触を抑制することができる。 In the second semiconductor device according to the present invention, a groove is provided at a position corresponding to between two adjacent graphite sheets among the plurality of graphite sheets on the surface of the power card. When the graphite sheet is softened and stretched, the end of the softened graphite sheet enters the groove, so that contact between adjacent graphite sheets can be suppressed.
次に、本発明を実施するための形態を実施例を用いて説明する。 Next, the form for implementing this invention is demonstrated using an Example.
図１は、本発明の第１実施例としての半導体装置２０を備えるパワースタック１０の外観の概略を示す概略図である。図２は、パワースタック１０を図１における上方向から視た様子の概略を示す概略図である。図３は、半導体装置２０の構成の概略を説明するための説明図である。図４は、パワーカード２２にグラファイトシート４４ａ，４４ｃが配置されている様子を説明するための説明図である。なお、図４において、半導体モジュール２４の放熱板２８ａおよび半導体モジュール２５の放熱板２８ｂを破線で示している。 FIG. 1 is a schematic diagram showing an outline of an external appearance of a power stack 10 including a semiconductor device 20 as a first embodiment of the present invention. FIG. 2 is a schematic diagram showing an outline of the power stack 10 as viewed from above in FIG. FIG. 3 is an explanatory diagram for explaining an outline of the configuration of the semiconductor device 20. FIG. 4 is an explanatory diagram for explaining how the graphite sheets 44 a and 44 c are arranged on the power card 22. In FIG. 4, the heat sink 28a of the semiconductor module 24 and the heat sink 28b of the semiconductor module 25 are indicated by broken lines.
パワースタック１０は、図１，図２に示すように、積層された８つの半導体装置２０と、各半導体装置２０の図２における両端にそれぞれ取り付けられ冷却水の供給・排出を行なう供給管１２，排出管１４と、を備えている。パワースタック１０は、図示しない一対の押圧部材により図２における上下方向から荷重をかけられて押圧されている。 As shown in FIGS. 1 and 2, the power stack 10 includes eight stacked semiconductor devices 20 and supply pipes 12 that are attached to both ends of each semiconductor device 20 in FIG. And a discharge pipe 14. The power stack 10 is pressed with a load applied in a vertical direction in FIG. 2 by a pair of pressing members (not shown).
半導体装置２０は、図３に示すように、パワーカード２２と、絶縁板４０ａ，４０ｂと、冷却器４２ａ，４２ｂと、グラファイトシート４４ａ〜４４ｄ，４６ａ〜４６ｄと、を備えている。 As shown in FIG. 3, the semiconductor device 20 includes a power card 22, insulating plates 40a and 40b, coolers 42a and 42b, and graphite sheets 44a to 44d and 46a to 46d.
パワーカード２２は、図３，図４に示すように、左右方向に並んで配置された半導体モジュール２４，２５を備える。パワーカード２２の図３における上面には、グラファイトシート４４ａとグラファイトシート４４ｃとの間となる位置に、上面から立設し絶縁板４０ａに当接する壁部２２ａが設けられている。パワーカード２２の図３における下面には、グラファイトシート４４ｂとグラファイトシート４４ｄとの間となる位置に、下面から立設し絶縁板４０ｂに当接する壁部２２ｂが設けられている。 As shown in FIGS. 3 and 4, the power card 22 includes semiconductor modules 24 and 25 arranged side by side in the left-right direction. On the upper surface in FIG. 3 of the power card 22, a wall portion 22a is provided at a position between the graphite sheet 44a and the graphite sheet 44c so as to stand from the upper surface and come into contact with the insulating plate 40a. On the lower surface of the power card 22 in FIG. 3, a wall portion 22b is provided at a position between the graphite sheet 44b and the graphite sheet 44d so as to stand from the lower surface and come into contact with the insulating plate 40b.
半導体モジュール２４は、図３，図４に示すように、半導体素子２６と、放熱板２８ａと、放熱板２８ｂと、を備える。半導体モジュール２５は、図３において半導体モジュール２４と上下逆になるように配置されている点を除いて、半導体モジュール２４と同様の構成であるから、詳細な説明を省略する。 As shown in FIGS. 3 and 4, the semiconductor module 24 includes a semiconductor element 26, a heat radiating plate 28a, and a heat radiating plate 28b. The semiconductor module 25 has the same configuration as the semiconductor module 24 except that the semiconductor module 25 is arranged upside down with respect to the semiconductor module 24 in FIG.
半導体素子２６は、昇圧コンバータ，インバータなどに用いられるダイオードとして構成され、図３に示すように、パワーカード２２の図３における上側がアノードとなり、下側がカソードとなるように配置されている。半導体素子２６は、合成樹脂材料（例えば、エポキシ樹脂など）などにより形成された樹脂部材３０と放熱板２８ａ，２８ｂとによって、パワーカード２２の内部に封止されている。 The semiconductor element 26 is configured as a diode used in a boost converter, an inverter, and the like, and as shown in FIG. 3, the power card 22 is arranged such that the upper side in FIG. 3 is an anode and the lower side is a cathode. The semiconductor element 26 is sealed inside the power card 22 by a resin member 30 formed of a synthetic resin material (for example, an epoxy resin) and the like and heat sinks 28a and 28b.
放熱板２８ａ，２８ｂは、図３に示すように、熱伝導性の良好な材料（例えば、銅（Ｃｕ）など）により、厚みが３ｍｍ以下、好ましくは、２．５ｍｍ程度となるように形成されている。放熱板２８ａは、図３に示すように、アノード電極として導電性はんだ３２により半導体素子２６のアノードに取り付けられている。放熱板２８ｂは、図３に示すように、カソード電極として半導体素子２６のカソードに取り付けられている。放熱板２８ａ，２８ｂは、熱伝導性が良好であるから、半導体素子２６の熱を図３におけるパワーカード２２の上下面側に放熱している。 As shown in FIG. 3, the heat radiating plates 28a and 28b are formed of a material having good thermal conductivity (for example, copper (Cu)) so that the thickness is 3 mm or less, preferably about 2.5 mm. ing. As shown in FIG. 3, the heat radiating plate 28a is attached to the anode of the semiconductor element 26 by a conductive solder 32 as an anode electrode. As shown in FIG. 3, the heat radiating plate 28b is attached to the cathode of the semiconductor element 26 as a cathode electrode. Since the heat radiation plates 28a and 28b have good thermal conductivity, the heat of the semiconductor element 26 is radiated to the upper and lower surfaces of the power card 22 in FIG.
絶縁板４０ａ，４０ｂは、図３に示すように、熱伝導性の良好な絶縁材料（例えば、セラミックなど）により形成されており、図３におけるパワーカード２２の上下面側に配置されている。 As shown in FIG. 3, the insulating plates 40a and 40b are made of an insulating material (for example, ceramic) having good thermal conductivity, and are arranged on the upper and lower surfaces of the power card 22 in FIG.
冷却器４２ａ，４２ｂは、熱伝導性の良好な材料により形成され、内部に図１，図２に示した供給管１２，排出管１４から導入された冷却水が流通している。冷却器４２ａは、図３における絶縁板４０ａの上面側に配置されている。冷却器４２ｂは、図３における絶縁板４０ｂの下面側に配置されている。 The coolers 42a and 42b are formed of a material having good thermal conductivity, and cooling water introduced from the supply pipe 12 and the discharge pipe 14 shown in FIGS. The cooler 42a is disposed on the upper surface side of the insulating plate 40a in FIG. The cooler 42b is disposed on the lower surface side of the insulating plate 40b in FIG.
グラファイトシート４４ａ〜４４ｄは、熱可塑性のアクリルゴムを含有し、比較的柔軟性が高く、熱伝導率が銅の熱伝導率（４００Ｗ／ｍＫ）と同程度、または、銅の熱伝導率より高いグラファイトにより、厚みが４００μｍ程度になるように形成されている。グラファイトシート４４ａ，４４ｄは、図３，図４に示すように、半導体モジュール２４，２５の放熱板２８ａと絶縁板４０ａ，４０ｂとの間に、放熱板２８ａおよび絶縁板４０ａ，４０ｂに接するように配置されている。グラファイトシート４４ｂ，４４ｃは、図３，図４に示すように、半導体モジュール２４，２５の放熱板２８ｂと絶縁板４０ｂ，４０ａとの間に、放熱板２８ｂおよび絶縁板４０ｂ，４０ａに接するように配置されている。グラファイトシート４４ａ，４４ｃは、図４に示すように、図３における上下方向から視た形状が矩形形状となるよう形成されている。グラファイトシート４４ｂ，４４ｄは、グラファイトシート４４ａ，４４ｃと同様に、図３における上下方向から視た形状が矩形形状となるよう形成されている。 The graphite sheets 44a to 44d contain thermoplastic acrylic rubber, have a relatively high flexibility, and have a thermal conductivity comparable to that of copper (400 W / mK) or higher than that of copper. The graphite is formed so as to have a thickness of about 400 μm. As shown in FIGS. 3 and 4, the graphite sheets 44a and 44d are in contact with the heat radiating plate 28a and the insulating plates 40a and 40b between the heat radiating plate 28a of the semiconductor modules 24 and 25 and the insulating plates 40a and 40b. Has been placed. As shown in FIGS. 3 and 4, the graphite sheets 44b and 44c are in contact with the heat radiating plate 28b and the insulating plates 40b and 40a between the heat radiating plate 28b of the semiconductor modules 24 and 25 and the insulating plates 40b and 40a. Has been placed. As shown in FIG. 4, the graphite sheets 44 a and 44 c are formed so that the shape viewed from the vertical direction in FIG. 3 is a rectangular shape. Similarly to the graphite sheets 44a and 44c, the graphite sheets 44b and 44d are formed so that the shape viewed from the vertical direction in FIG. 3 is a rectangular shape.
グラファイトシート４６ａ〜４６ｄは、熱可塑性のアクリルゴムを含有し、比較的柔軟性が高く、熱伝導率が銅の熱伝導率（４００Ｗ／ｍＫ）と同程度、または、銅の熱伝導率より高いグラファイトにより、厚みが４００μｍ程度になるように形成されている。グラファイトシート４６ａ〜４６ｄは、図３に示すように、絶縁板４０ａ，４０ｂと冷却器４２ａ，４２ｂとの間のグラファイトシート４４ａ〜４４ｄに対応する位置に配置されている。グラファイトシート４６ａ〜４６ｄは、グラファイトシート４４ａ〜４４ｄと同様に、図３における上下方向から視た形状が矩形形状となるよう形成されている。 The graphite sheets 46a to 46d contain thermoplastic acrylic rubber, have a relatively high flexibility, and have a thermal conductivity comparable to that of copper (400 W / mK) or higher than that of copper. The graphite is formed so as to have a thickness of about 400 μm. As shown in FIG. 3, the graphite sheets 46a to 46d are arranged at positions corresponding to the graphite sheets 44a to 44d between the insulating plates 40a and 40b and the coolers 42a and 42b. Similarly to the graphite sheets 44a to 44d, the graphite sheets 46a to 46d are formed so that the shape viewed from the vertical direction in FIG. 3 is a rectangular shape.
こうして構成された実施例の半導体装置２０では、絶縁板４０ａ，４０ｂ，グラファイトシート４４ａ〜４４ｄ，４６ａ〜４６ｄは、熱伝導性が良好であるから、放熱板２８ａ，２８ｂの熱（半導体素子２６の熱）をグラファイトシート４４ａ〜４４ｄ，絶縁板４０ａ，４０ｂ，グラファイトシート４６ａ〜４６ｄを介して冷却器４２ａ，４２ｂに放熱している。グラファイトシート４４ａ〜４４ｄは、熱可塑性のアクリルゴムを含有しているから、半導体素子２６が発熱すると、その熱で軟化する。図５は、半導体素子２６が発熱したときのグラファイトシート４４ａ，４４ｃの様子を説明するための説明図である。パワースタック１０、つまり、半導体装置２０は、図２，図３の上下方向から荷重をかけられて押圧されている。そのため、軟化したグラファイトシート４４ａ，４４ｃは、上下方向の荷重によって、図５に示すように、図５における左右方向および紙面に垂直な方向へと伸びる。グラファイトシート４４ａ，４４ｃが伸びて隣に配置されたグラファイトシートに接触すると、グラファイトシート同士が短絡し、半導体モジュール２４の放熱板２８ａ（アノード電極）と半導体モジュール２５の放熱板２８ｂ（カソード電極）とが短絡してしまう。実施例の半導体装置２０では、グラファイトシート４４ａ，４４ｃの間に壁部２２ａが設けられているから、こうしたグラファイトシート４４ａ，４４ｃの接触を抑制することができる。これにより、グラファイトシート４４ａ，４４ｃの短絡、ひいては、半導体モジュール２４の放熱板２８ａ（アノード電極）と半導体モジュール２５の放熱板２８ｂ（カソード電極）との短絡を抑制することができる。グラファイトシート４４ｂ，４４ｄについても、グラファイトシート４４ａ，４４ｃと同様に、グラファイトシート４４ｂ，４４ｄの間に壁部２２ｂが設けられているから、グラファイトシート４４ｂ，４４ｄの接触が抑制される。これにより、半導体モジュール２４の放熱板２８ｂ（カソード電極）と半導体モジュール２５の放熱板２８ａ（アノード電極）との短絡を抑制することができる。 In the semiconductor device 20 of the embodiment configured in this way, the insulating plates 40a and 40b and the graphite sheets 44a to 44d and 46a to 46d have good thermal conductivity, so the heat of the heat radiating plates 28a and 28b (of the semiconductor element 26). Heat) is radiated to the coolers 42a and 42b through the graphite sheets 44a to 44d, the insulating plates 40a and 40b, and the graphite sheets 46a to 46d. Since the graphite sheets 44a to 44d contain thermoplastic acrylic rubber, when the semiconductor element 26 generates heat, it is softened by the heat. FIG. 5 is an explanatory diagram for explaining the appearance of the graphite sheets 44a and 44c when the semiconductor element 26 generates heat. The power stack 10, that is, the semiconductor device 20, is pressed with a load applied from above and below in FIGS. Therefore, the softened graphite sheets 44a and 44c extend in the horizontal direction in FIG. 5 and the direction perpendicular to the paper surface as shown in FIG. 5 due to the load in the vertical direction. When the graphite sheets 44a and 44c extend and come into contact with the adjacent graphite sheet, the graphite sheets are short-circuited, and the heat radiating plate 28a (anode electrode) of the semiconductor module 24 and the heat radiating plate 28b (cathode electrode) of the semiconductor module 25 Will be short-circuited. In the semiconductor device 20 of the embodiment, since the wall portion 22a is provided between the graphite sheets 44a and 44c, the contact of the graphite sheets 44a and 44c can be suppressed. Thereby, the short circuit of the graphite sheets 44a and 44c and the short circuit between the heat radiating plate 28a (anode electrode) of the semiconductor module 24 and the heat radiating plate 28b (cathode electrode) of the semiconductor module 25 can be suppressed. Similarly to the graphite sheets 44a and 44c, the graphite sheets 44b and 44d are provided with the wall portion 22b between the graphite sheets 44b and 44d, so that the contact of the graphite sheets 44b and 44d is suppressed. Thereby, the short circuit with the heat sink 28b (cathode electrode) of the semiconductor module 24 and the heat sink 28a (anode electrode) of the semiconductor module 25 can be suppressed.
以上説明した第１実施例の半導体装置２０によれば、グラファイトシート４４ａ，４４ｃの間に壁部２２ａを設け、グラファイトシート４４ｂ，４４ｄの間に壁部２２ｂを設けることにより、グラファイトシート４４ａとグラファイトシート４４ｃとの接触やグラファイトシート４４ｂとグラファイトシート４４ｄとの接触を抑制することができる。 According to the semiconductor device 20 of the first embodiment described above, the wall 22a is provided between the graphite sheets 44a and 44c, and the wall 22b is provided between the graphite sheets 44b and 44d. Contact with the sheet 44c and contact between the graphite sheet 44b and the graphite sheet 44d can be suppressed.
第１実施例の半導体装置２０では、パワーカード２２の図３における上面から立設するように壁部２２ａを形成するものとしたが、図６の変形例の半導体装置１２０に例示するように、絶縁板４０ａのパワーカード２２側の面から立設するように壁部１２２ａを形成するものとしてもよい。また、第１実施例の半導体装置２０では、パワーカード２２の図３における下面から立設するように壁部２２ｂを形成するものとしたが、図６に示すように、絶縁板４０ｂのパワーカード２２側の面から立設するように壁部１２２ｂを形成するものとしてもよい。 In the semiconductor device 20 of the first embodiment, the wall portion 22a is formed so as to be erected from the upper surface in FIG. 3 of the power card 22, but as exemplified in the semiconductor device 120 of the modification of FIG. The wall portion 122a may be formed so as to stand up from the surface of the insulating plate 40a on the power card 22 side. Further, in the semiconductor device 20 of the first embodiment, the wall portion 22b is formed so as to stand up from the lower surface of the power card 22 in FIG. 3, but as shown in FIG. 6, the power card of the insulating plate 40b. The wall portion 122b may be formed so as to stand from the surface on the 22 side.
第１実施例の半導体装置２０では、パワーカード２２の図３における上面から壁部２２ａを立設するように形成するものとしたが、図７の変形例の半導体装置２２０に例示するように、例えばシリコンゴムなどにより絶縁板４０ａとパワーカード２２の間の空隙を埋めるようにゲル状の部材を塗布して、ゲル状の壁部２２２ａを形成するものとしてもよい。こうすれば、塗布したゲル状の部材によってグラファイトシート４４ａ，４４ｃが閉じ込められるから、半導体素子２６の発熱により軟化したグラファイトシート４４ａ，４４ｃの伸びを規制することができる。また、柔らかいゲル状の壁部２２２ａが絶縁板４０ａに当接するから、絶縁板４０ａの壁部２２２ａと当接する部分への応力の集中を抑制することができる。また、例えばシリコンゴムなどにより絶縁板４０ｂとパワーカード２２の間の空隙を埋めるようにゲル状の部材を塗布して、ゲル状の壁部２２２ｂを形成するものとしても構わない。こうすれば、壁部２２２ａと同様に、半導体素子２６の発熱により軟化したグラファイトシート４４ｂ，４４ｄの伸びを規制することができると共に、絶縁板４０ｂの壁部２２２ｂと当接する部分への応力の集中を抑制することができる。 In the semiconductor device 20 of the first embodiment, the wall portion 22a is erected from the upper surface in FIG. 3 of the power card 22, but as illustrated in the semiconductor device 220 of the modification of FIG. For example, a gel-like member may be applied by silicon rubber or the like so as to fill a gap between the insulating plate 40a and the power card 22 to form the gel-like wall portion 222a. By so doing, the graphite sheets 44a and 44c are confined by the applied gel-like member, so that the elongation of the graphite sheets 44a and 44c softened by the heat generated by the semiconductor element 26 can be regulated. In addition, since the soft gel-like wall portion 222a contacts the insulating plate 40a, stress concentration on the portion of the insulating plate 40a that contacts the wall portion 222a can be suppressed. Further, for example, a gel-like member may be applied by silicon rubber or the like so as to fill a gap between the insulating plate 40b and the power card 22 to form the gel-like wall portion 222b. In this way, similarly to the wall portion 222a, the elongation of the graphite sheets 44b and 44d softened by the heat generation of the semiconductor element 26 can be restricted, and the stress is concentrated on the portion of the insulating plate 40b that contacts the wall portion 222b. Can be suppressed.
次に、本発明の第２実施例の半導体装置３２０を備えるパワースタック３１０について説明する。第２実施例の半導体装置３２０を備えるパワースタック３１０は、図１〜図４を用いて説明したパワースタック１０と、半導体装置２０を除いて同一の構成をしている。第２実施例の半導体装置３２０は、図３，図４を用いて説明した半導体装置２０と、パワーカード２２に代えてパワーカード３２２を備える点を除いて同一の構成をしている。したがって、重複する記載を回避するために、第２実施例の半導体装置３２０を備えるパワースタック３１０の構成のうち、第１実施例の半導体装置２０を備えるパワースタック１０と同一の構成についての説明を省略する。 Next, the power stack 310 including the semiconductor device 320 according to the second embodiment of the present invention will be described. The power stack 310 including the semiconductor device 320 of the second embodiment has the same configuration as the power stack 10 described with reference to FIGS. 1 to 4 except for the semiconductor device 20. The semiconductor device 320 of the second embodiment has the same configuration as the semiconductor device 20 described with reference to FIGS. 3 and 4 except that a power card 322 is provided instead of the power card 22. Therefore, in order to avoid overlapping descriptions, among the configurations of the power stack 310 including the semiconductor device 320 of the second embodiment, the same configuration as that of the power stack 10 including the semiconductor device 20 of the first embodiment is described. Omitted.
図８は、半導体装置３２０の構成の概略を説明するための説明図である。パワーカード３２２の図８における上面には、グラファイトシート４４ａとグラファイトシート４４ｃとの間に、溝３２２ｃが設けられている。図９は、半導体素子２６の発熱により軟化したグラファイトシート４４ａ，４４ｃが伸びたときの様子の一例を示す説明図である。溝３２２ｃは、図示するように、半導体素子２６の発熱により軟化したグラファイトシート４４ａ，４４ｃが図９における左右方向に伸びてグラファイトシート４４ａ，４４ｃの端部４５ａ，４５ｃが溝３２２ｃに入り込んだときに、幅が５ｍｍ、深さが１ｍｍになるよう形成されている。パワーカード３２２の図８における下面には、グラファイトシート４４ｂとグラファイトシート４４ｄとの間に、溝３２２ｄが設けられている。溝３２２ｄは、溝３２２ｃと同様に、半導体素子２６の発熱により軟化したグラファイトシート４４ａ，４４ｃが軟化したときに端部４５ａ，４５ｃが接触しない幅および深さになるよう形成されている。半導体装置３２０では、溝３２２ｃ，３２２ｄにより、グラファイトシート４４ａとグラファイトシート４４ｃとの接触やグラファイトシート４４ｂとグラファイトシート４４ｄとの接触を抑制することができる。この結果、半導体モジュール２４，２５の放熱板２８ａと放熱板２８ｂとの短絡を抑制することができる。 FIG. 8 is an explanatory diagram for explaining an outline of the configuration of the semiconductor device 320. On the upper surface of the power card 322 in FIG. 8, a groove 322c is provided between the graphite sheet 44a and the graphite sheet 44c. FIG. 9 is an explanatory diagram showing an example of a state when the graphite sheets 44a and 44c softened by the heat generation of the semiconductor element 26 are extended. As shown in the figure, the groove 322c is formed when the graphite sheets 44a and 44c softened by the heat generated by the semiconductor element 26 extend in the left-right direction in FIG. The width is 5 mm and the depth is 1 mm. On the lower surface of the power card 322 in FIG. 8, a groove 322d is provided between the graphite sheet 44b and the graphite sheet 44d. Similarly to the groove 322c, the groove 322d is formed to have a width and a depth at which the end portions 45a and 45c do not come into contact when the graphite sheets 44a and 44c softened by the heat generated by the semiconductor element 26 are softened. In the semiconductor device 320, the contact between the graphite sheet 44a and the graphite sheet 44c and the contact between the graphite sheet 44b and the graphite sheet 44d can be suppressed by the grooves 322c and 322d. As a result, a short circuit between the heat sink 28a and the heat sink 28b of the semiconductor modules 24 and 25 can be suppressed.
以上説明した第２実施例の半導体装置３２０によれば、グラファイトシート４４ａ，４４ｃの間に、溝３２２ｃを設けることにより、グラファイトシート４４ａとグラファイトシート４４ｃとの接触を抑制することができる。 According to the semiconductor device 320 of the second embodiment described above, the contact between the graphite sheet 44a and the graphite sheet 44c can be suppressed by providing the groove 322c between the graphite sheets 44a and 44c.
第１，第２実施例の半導体装置２０，３２０では、２つの半導体モジュール２４，２５が同一の構成であるものとしたが、２つの半導体モジュールが互いに異なる構成のものでも構わない。 In the semiconductor devices 20 and 320 of the first and second embodiments, the two semiconductor modules 24 and 25 have the same configuration, but the two semiconductor modules may have different configurations.
第１，第２実施例の半導体装置２０，３２０では、半導体素子２６をダイオードとしたが、ダイオードに限定されるものではなく、絶縁ゲートバイポーラトランジスタなど他の半導体素子としてもよい。 In the semiconductor devices 20 and 320 of the first and second embodiments, the semiconductor element 26 is a diode. However, the semiconductor element 26 is not limited to a diode, and may be another semiconductor element such as an insulated gate bipolar transistor.
第１，第２実施例では、本発明を、２つの半導体モジュールを備え、２つの放熱板と絶縁板との間に２つのグラファイトシートを配置し、２つのグラファイトシートの間に壁部や溝を設けるものとしたが、本発明を、３つ以上の半導体モジュールを備え、３つ以上の放熱板と絶縁板との間に３つ以上のグラファイトシートを配置し、３つ以上のグラファイトシートのうち隣合う２つのグラファイトシートの間に壁部や溝をそれぞれ設けるものとしてもよい。 In the first and second embodiments, the present invention is provided with two semiconductor modules, two graphite sheets are disposed between two heat sinks and an insulating plate, and a wall portion or a groove is provided between the two graphite sheets. However, the present invention comprises three or more semiconductor modules, three or more graphite sheets are disposed between three or more heat sinks and insulating plates, and three or more graphite sheets are provided. It is good also as what each provides a wall part and a groove | channel between two adjacent graphite sheets.
実施例の主要な要素と課題を解決するための手段の欄に記載した発明の主要な要素との対応関係について説明する。実施例では、パワーカード２２が「パワーカード」に相当し、絶縁板４０ａが「絶縁板」に相当し、冷却器４２ａが「冷却器」に相当し、グラファイトシート４４ａ，４４ｂが「グラファイトシート」に相当し、壁部２２ａが「伸び規制部」に相当する。また、溝３２２ｃが「溝」に相当する。 The correspondence between the main elements of the embodiment and the main elements of the invention described in the column of means for solving the problems will be described. In the embodiment, the power card 22 corresponds to a “power card”, the insulating plate 40 a corresponds to an “insulating plate”, the cooler 42 a corresponds to a “cooler”, and the graphite sheets 44 a and 44 b “graphite sheets”. And the wall portion 22a corresponds to an “elongation restricting portion”. The groove 322c corresponds to a “groove”.
なお、実施例の主要な要素と課題を解決するための手段の欄に記載した発明の主要な要素との対応関係は、実施例が課題を解決するための手段の欄に記載した発明を実施するための形態を具体的に説明するための一例であることから、課題を解決するための手段の欄に記載した発明の要素を限定するものではない。即ち、課題を解決するための手段の欄に記載した発明についての解釈はその欄の記載に基づいて行なわれるべきものであり、実施例は課題を解決するための手段の欄に記載した発明の具体的な一例に過ぎないものである。 The correspondence between the main elements of the embodiment and the main elements of the invention described in the column of means for solving the problem is the same as that of the embodiment described in the column of means for solving the problem. Therefore, the elements of the invention described in the column of means for solving the problems are not limited. That is, the interpretation of the invention described in the column of means for solving the problems should be made based on the description of the column, and the examples are those of the invention described in the column of means for solving the problems. It is only a specific example.
以上、本発明を実施するための形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施し得ることは勿論である。 As mentioned above, although the form for implementing this invention was demonstrated using the Example, this invention is not limited at all to such an Example, In the range which does not deviate from the summary of this invention, it is with various forms. Of course, it can be implemented.
本発明は、半導体装置の製造産業などに利用可能である。 The present invention can be used in the semiconductor device manufacturing industry.
１０，３１０ パワースタック、１２ 供給管、１４ 排出管、２０，１２０，２２０，３２０ 半導体装置、２２，３２２ パワーカード、２２ａ，２２ｂ，１２２ａ，１２２ｂ，２２２ａ，２２２ｂ 壁部、２４，２５ 半導体モジュール、２６ 半導体素子、２８ａ，２８ｂ 放熱板、３０ 樹脂部材、３２ 導電性はんだ、４０ａ，４０ｂ 絶縁板、４２ａ，４２ｂ 冷却器、４４ａ〜４４ｄ，４６ａ〜４６ｄ グラファイトシート、４５ａ，４５ｃ 端部、３２２ｃ，３２２ｄ 溝。 10, 310 power stack, 12 supply pipe, 14 discharge pipe, 20, 120, 220, 320 semiconductor device, 22, 322 power card, 22a, 22b, 122a, 122b, 222a, 222b wall, 24, 25 semiconductor module, 26 Semiconductor element, 28a, 28b Heat sink, 30 Resin member, 32 Conductive solder, 40a, 40b Insulating plate, 42a, 42b Cooler, 44a-44d, 46a-46d Graphite sheet, 45a, 45c End, 322c, 322d groove.
Claims (4)
前記パワーカードの表面の前記複数のグラファイトシートのうち隣合う２つのグラファイトシートの間に、前記隣合う２つのグラファイトシートの伸びを規制する伸び規制部が設けられている、
半導体装置。 A power card including a plurality of semiconductor elements and a plurality of heat dissipation plates arranged on the surface for dissipating the semiconductor elements, an insulating plate, and a cooler are stacked in this order, A semiconductor device in which a plurality of graphite sheets are disposed between a heat sink and the insulating plate,
Between the two adjacent graphite sheets of the plurality of graphite sheets on the surface of the power card, an elongation regulating portion that regulates the elongation of the two adjacent graphite sheets is provided,
Semiconductor device.
前記伸び規制部は、前記パワーカードの表面から立設し前記絶縁板の表面に接する壁部として形成されている、
半導体装置。 The semiconductor device according to claim 1,
The elongation restricting portion is formed as a wall portion standing from the surface of the power card and in contact with the surface of the insulating plate.
Semiconductor device.
前記壁部は、ゲル状に形成されている、
半導体装置。 The semiconductor device according to claim 2,
The wall is formed in a gel shape,
Semiconductor device.
前記パワーカードの表面の前記複数のグラファイトシートのうち隣合う２つのグラファイトシートの間に対応する位置に、溝が設けられている、
半導体装置。 A power card including a plurality of semiconductor elements and a plurality of heat dissipation plates arranged on the surface for dissipating the semiconductor elements, an insulating plate, and a cooler are stacked in this order, A semiconductor device in which a plurality of graphite sheets are disposed between a heat sink and the insulating plate,
A groove is provided at a position corresponding to between two adjacent graphite sheets among the plurality of graphite sheets on the surface of the power card.
Semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015181379A JP6406190B2 (en) | 2015-09-15 | 2015-09-15 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015181379A JP6406190B2 (en) | 2015-09-15 | 2015-09-15 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017059606A true JP2017059606A (en) | 2017-03-23 |
| JP6406190B2 JP6406190B2 (en) | 2018-10-17 |
Family
ID=58391736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015181379A Expired - Fee Related JP6406190B2 (en) | 2015-09-15 | 2015-09-15 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6406190B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021054008A1 (en) * | 2019-09-18 | 2021-03-25 | 日立オートモティブシステムズ株式会社 | Electrical circuit body, power conversion device, and electrical circuit body manufacturing method |
| WO2024009613A1 (en) * | 2022-07-04 | 2024-01-11 | 日立Astemo株式会社 | Electrical circuit body and power conversion device |
| US12051636B2 (en) | 2019-10-16 | 2024-07-30 | Mitsubishi Electric Corporation | Power module |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008210829A (en) * | 2007-02-23 | 2008-09-11 | Denso Corp | Semiconductor device |
| JP2010097967A (en) * | 2008-10-14 | 2010-04-30 | Denso Corp | Semiconductor device |
| JP2014049726A (en) * | 2012-09-04 | 2014-03-17 | Toshiba Corp | Semiconductor device |
| JP2014179611A (en) * | 2013-03-14 | 2014-09-25 | General Electric Co <Ge> | Power overlay structure and method for manufacturing the same |
| JP2015159258A (en) * | 2014-02-25 | 2015-09-03 | トヨタ自動車株式会社 | Semiconductor device and manufacturing method of the same |
-
2015
- 2015-09-15 JP JP2015181379A patent/JP6406190B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008210829A (en) * | 2007-02-23 | 2008-09-11 | Denso Corp | Semiconductor device |
| JP2010097967A (en) * | 2008-10-14 | 2010-04-30 | Denso Corp | Semiconductor device |
| JP2014049726A (en) * | 2012-09-04 | 2014-03-17 | Toshiba Corp | Semiconductor device |
| JP2014179611A (en) * | 2013-03-14 | 2014-09-25 | General Electric Co <Ge> | Power overlay structure and method for manufacturing the same |
| JP2015159258A (en) * | 2014-02-25 | 2015-09-03 | トヨタ自動車株式会社 | Semiconductor device and manufacturing method of the same |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021054008A1 (en) * | 2019-09-18 | 2021-03-25 | 日立オートモティブシステムズ株式会社 | Electrical circuit body, power conversion device, and electrical circuit body manufacturing method |
| JP2021048255A (en) * | 2019-09-18 | 2021-03-25 | 日立オートモティブシステムズ株式会社 | Electric circuit body, power conversion device, and manufacturing method for electric circuit body |
| JP7196047B2 (en) | 2019-09-18 | 2022-12-26 | 日立Astemo株式会社 | ELECTRICAL CIRCUIT, POWER CONVERTER, AND METHOD OF MANUFACTURING ELECTRICAL CIRCUIT |
| US12051636B2 (en) | 2019-10-16 | 2024-07-30 | Mitsubishi Electric Corporation | Power module |
| WO2024009613A1 (en) * | 2022-07-04 | 2024-01-11 | 日立Astemo株式会社 | Electrical circuit body and power conversion device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6406190B2 (en) | 2018-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9287193B2 (en) | Semiconductor device | |
| JP2017028040A (en) | Semiconductor device | |
| US20130241043A1 (en) | Semiconductor module and semiconductor device | |
| JP2006303290A (en) | Semiconductor device | |
| JP2007043064A (en) | Cooling apparatus for power module | |
| JP6406190B2 (en) | Semiconductor device | |
| JP2016207706A (en) | Power semiconductor module | |
| TW201425854A (en) | Heat dissipating module | |
| JP2012248700A (en) | Semiconductor device | |
| US20210063090A1 (en) | Inverter And Heat Dissipation Device Thereof | |
| JPWO2017130370A1 (en) | Semiconductor device | |
| JP2013012520A (en) | Semiconductor device | |
| JP2013026296A (en) | Power module | |
| JP2018082006A (en) | Power module | |
| JP2014036050A (en) | Heat radiator and heat radiation system | |
| JP2017017229A (en) | Semiconductor device | |
| JP2006140390A (en) | Power semiconductor equipment | |
| JP6555177B2 (en) | Semiconductor module | |
| US10137752B2 (en) | Power heat dissipation device | |
| JP4482824B2 (en) | Double-sided cooling type semiconductor device | |
| JP2007306793A (en) | Power converter | |
| JP6091035B2 (en) | Heat dissipation structure | |
| JP7275505B2 (en) | semiconductor equipment | |
| WO2013140703A1 (en) | Power conversion device | |
| JPWO2015129599A1 (en) | Electronic device module and power supply module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180821 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180903 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6406190 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |