JP2017050520A - Semiconductor device and manufacturing method of the same - Google Patents

Semiconductor device and manufacturing method of the same Download PDF

Info

Publication number
JP2017050520A
JP2017050520A JP2015234401A JP2015234401A JP2017050520A JP 2017050520 A JP2017050520 A JP 2017050520A JP 2015234401 A JP2015234401 A JP 2015234401A JP 2015234401 A JP2015234401 A JP 2015234401A JP 2017050520 A JP2017050520 A JP 2017050520A
Authority
JP
Japan
Prior art keywords
buffer layer
substrate
semiconductor device
refractive index
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015234401A
Other languages
Japanese (ja)
Inventor
厚文 大岸
Atsufumi Ogishi
厚文 大岸
健 三科
Ken Mishina
健 三科
猿渡　哲也
Tetsuya Saruwatari
哲也 猿渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to TW105109933A priority Critical patent/TWI614906B/en
Publication of JP2017050520A publication Critical patent/JP2017050520A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device that suppresses generation of a cathode mark and prevents peeling of a thin film from a substrate and a manufacturing method of the same.SOLUTION: The semiconductor device includes: a substrate; a buffer layer disposed on a principal surface of the substrate; and a thin film disposed on the buffer layer whose refractive index is lower than that of the buffer layer. The refractive index of the buffer layer is so adjusted that adhesion between the substrate and the buffer layer is higher than adhesion between the substrate and the thin film.SELECTED DRAWING: Figure 1

Description

本発明は、ホローカソード放電を用いて形成される薄膜を有する半導体装置及びその製造方法に関する。   The present invention relates to a semiconductor device having a thin film formed using hollow cathode discharge and a method for manufacturing the same.

半導体装置の製造において薄膜形成に使用される装置として、プラズマ化学気相成長（ＣＶＤ）装置が知られている。プラズマＣＶＤ装置では、高周波電力などにより原料ガスがプラズマ化され、化学反応によって基板上に薄膜が形成される。プラズマＣＶＤ装置では、ホローカソード放電を用いて高密度のプラズマを発生させる方法を採用可能である（例えば、特許文献１参照。）。ホローカソード放電を発生させるには、例えば、多数の貫通孔を形成したカソード電極が使用される。この貫通孔においてプラズマ中の電子の衝突が繰り返されて、高密度プラズマが発生される。   A plasma chemical vapor deposition (CVD) apparatus is known as an apparatus used for forming a thin film in the manufacture of a semiconductor device. In the plasma CVD apparatus, the source gas is turned into plasma by high-frequency power or the like, and a thin film is formed on the substrate by a chemical reaction. In the plasma CVD apparatus, a method of generating high-density plasma using hollow cathode discharge can be employed (see, for example, Patent Document 1). In order to generate a hollow cathode discharge, for example, a cathode electrode having a large number of through holes is used. In this through hole, collisions of electrons in the plasma are repeated to generate high density plasma.

ホローカソード放電を発生させる場合に、カソード電極の表面に形成される開口部を広くしたテーパー形状に貫通孔の端部を加工する場合がある。しかし、貫通孔の開口部をテーパー形状にした場合、テーパー部分はカソード電極の表面の開口部の無い平坦部と同程度のプラズマ密度であり、貫通孔の貫通部分に比べてプラズマ密度が低い。プラズマ密度の差に応じて成膜レートの差が生じるため、テーパー部分では貫通部分よりも形成される薄膜の膜厚が薄くなる。また、テーパー部分と貫通部分とで屈折率などの膜質に差が生じる。その結果、カソード電極の表面における貫通孔の配置や形状が転写された模様（以下において、「カソードマーク」という。）が薄膜に観察される場合がある。   When a hollow cathode discharge is generated, the end of the through hole may be processed into a tapered shape with a wide opening formed on the surface of the cathode electrode. However, when the opening of the through hole is tapered, the taper portion has a plasma density comparable to that of the flat portion having no opening on the surface of the cathode electrode, and the plasma density is lower than that of the through portion of the through hole. Since the difference in film formation rate occurs according to the difference in plasma density, the thickness of the thin film formed in the tapered portion is thinner than that in the through portion. In addition, there is a difference in film quality such as refractive index between the tapered portion and the penetrating portion. As a result, a pattern in which the arrangement and shape of the through holes on the surface of the cathode electrode are transferred (hereinafter referred to as “cathode mark”) may be observed on the thin film.

これに対し、開口部分がテーパー形状ではない直管形状の貫通孔を形成したカソード電極を用いて薄膜を形成することにより、カソードマークの発生を回避できる。   On the other hand, by forming a thin film using a cathode electrode in which a straight tube-shaped through hole whose opening is not tapered is formed, generation of a cathode mark can be avoided.

特開２００４−２９６５２６号公報JP 2004-296526 A

しかしながら、貫通孔が直管形状であるカソード電極を用いて基板に薄膜を形成した場合に、成膜後の加熱工程において基板からの薄膜の剥離が発生することを本発明者らは見いだした。例えば、太陽電池セルの製造における電極焼成工程において、発電部である基板と反射防止膜として成膜された窒化シリコン（ＳｉＮ）膜との間で微小な剥離が発生し、剥離した部分のＳｉＮ膜が白色化する。その結果、太陽電池セルの変換効率が低下したり、外観不良になったりするなどの問題が生じる。   However, the present inventors have found that when a thin film is formed on a substrate using a cathode electrode having a straight through hole, the thin film is peeled off from the substrate in the heating step after film formation. For example, in the electrode firing step in the production of solar cells, minute peeling occurs between the substrate that is the power generation unit and the silicon nitride (SiN) film formed as the antireflection film, and the SiN film in the peeled portion Turns white. As a result, problems such as a decrease in the conversion efficiency of the solar battery cells and a poor appearance occur.

上記問題点に鑑み、本発明は、カソードマークの発生が抑制され、且つ基板からの薄膜の剥離が防止された半導体装置及びその製造方法を提供することを目的とする。   In view of the above problems, an object of the present invention is to provide a semiconductor device in which generation of a cathode mark is suppressed and peeling of a thin film from a substrate is prevented, and a manufacturing method thereof.

本発明の一態様によれば、基板と、基板の主面上に配置されたバッファ層と、バッファ層の上に配置された、バッファ層よりも屈折率の低い薄膜とを備え、基板と薄膜との密着性よりも基板とバッファ層との密着性が高いようにバッファ層の屈折率が調整されている半導体装置が提供される。   According to one aspect of the present invention, a substrate, a buffer layer disposed on a main surface of the substrate, and a thin film disposed on the buffer layer and having a lower refractive index than the buffer layer are provided. A semiconductor device in which the refractive index of the buffer layer is adjusted so that the adhesion between the substrate and the buffer layer is higher than the adhesion between the substrate and the buffer layer is provided.

本発明の他の態様によれば、開口部がテーパー形状に加工されていない直管形状の貫通孔が形成されたカソード電極を用いて発生させたホローカソード放電を使用する半導体装置の製造方法であって、基板の主面上にバッファ層をホローカソード放電によって形成するステップと、バッファ層の上にバッファ層よりも屈折率の低い薄膜をホローカソード放電によって形成するステップとを含み、基板と薄膜との密着性よりも基板とバッファ層との密着性が高いようにバッファ層の屈折率を調整する半導体装置の製造方法が提供される。   According to another aspect of the present invention, there is provided a method for manufacturing a semiconductor device using a hollow cathode discharge generated by using a cathode electrode having a straight tube-shaped through hole in which an opening is not processed into a tapered shape. Forming a buffer layer on the main surface of the substrate by hollow cathode discharge and forming a thin film having a refractive index lower than that of the buffer layer on the buffer layer by hollow cathode discharge. A method of manufacturing a semiconductor device is provided in which the refractive index of the buffer layer is adjusted so that the adhesion between the substrate and the buffer layer is higher than the adhesion between the substrate and the buffer layer.

本発明によれば、カソードマークの発生が抑制され、且つ基板からの薄膜の剥離が防止された半導体装置及びその製造方法が提供される。   ADVANTAGE OF THE INVENTION According to this invention, generation | occurrence | production of a cathode mark is suppressed and the semiconductor device with which peeling of the thin film from the board | substrate was prevented, and its manufacturing method are provided.

本発明の実施形態に係る半導体装置の構造を示す模式的な断面図である。It is a typical sectional view showing the structure of the semiconductor device concerning the embodiment of the present invention. 本発明の実施形態に係る半導体装置の製造に使用可能なプラズマＣＶＤ装置の構成を示す模式図である。It is a schematic diagram which shows the structure of the plasma CVD apparatus which can be used for manufacture of the semiconductor device which concerns on embodiment of this invention. 本発明の実施形態に係る半導体装置の製造方法を説明するための工程図である。It is process drawing for demonstrating the manufacturing method of the semiconductor device which concerns on embodiment of this invention. 比較例のカソード電極の構造例を示す模式図である。It is a schematic diagram which shows the structural example of the cathode electrode of a comparative example. 屈折率を変化させた場合のバッファ層の吸収スペクトルを示すグラフである。It is a graph which shows the absorption spectrum of a buffer layer at the time of changing a refractive index. 屈折率を変化させた場合のバッファ層の吸収率と膜厚の関係を示すグラフである。It is a graph which shows the relationship between the absorption factor of a buffer layer at the time of changing a refractive index, and a film thickness. 本発明の実施形態に係る半導体装置の効果を説明するための表である。It is a table | surface for demonstrating the effect of the semiconductor device which concerns on embodiment of this invention. 比較例の半導体装置の構造を示す模式的な断面図である。It is typical sectional drawing which shows the structure of the semiconductor device of a comparative example. 太陽電池モジュールの構成例を示す模式的な断面図である。It is typical sectional drawing which shows the structural example of a solar cell module. 太陽電池モジュールのＰＩＤ試験の結果を示す表である。It is a table | surface which shows the result of the PID test of a solar cell module.

次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであることに留意すべきである。また、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施形態は、構成部品の構造、配置などを下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。   Next, an embodiment of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic. Further, the embodiment described below exemplifies an apparatus and a method for embodying the technical idea of the present invention, and the embodiment of the present invention has the following structure and arrangement of components. It is not something specific. The embodiment of the present invention can be variously modified within the scope of the claims.

本発明の実施形態に係る半導体装置１０は、図１に示すように、基板１１と、基板１１の主面上に配置されたバッファ層１２１と、バッファ層１２１の上に配置された、バッファ層１２１よりも屈折率の低い薄膜１２２とを備える。バッファ層１２１の屈折率は、基板１１とバッファ層１２１との密着性が高くなるように調整されている。即ち、基板１１と薄膜１２２とを密着させた場合の基板１１と薄膜１２２との密着性よりも、基板１１とバッファ層１２１とを密着させた場合の基板１１とバッファ層１２１との密着性が高くなるように、バッファ層１２１の屈折率が調整されている。   As shown in FIG. 1, the semiconductor device 10 according to the embodiment of the present invention includes a substrate 11, a buffer layer 121 disposed on the main surface of the substrate 11, and a buffer layer disposed on the buffer layer 121. And a thin film 122 having a refractive index lower than 121. The refractive index of the buffer layer 121 is adjusted so that the adhesion between the substrate 11 and the buffer layer 121 is high. That is, the adhesion between the substrate 11 and the buffer layer 121 when the substrate 11 and the buffer layer 121 are adhered is more than the adhesion between the substrate 11 and the thin film 122 when the substrate 11 and the thin film 122 are adhered. The refractive index of the buffer layer 121 is adjusted so as to increase.

図１は、半導体装置１０が基板１１を発電部（キャリア発生部）とする太陽電池セルである場合を例示的に示したものである。薄膜１２２は、太陽電池セルに入射する光を発電部で効率よく吸収するための反射防止膜として機能する。反射防止膜には、窒化シリコン（ＳｉＮ）膜が好適に使用される。   FIG. 1 exemplarily shows a case where the semiconductor device 10 is a solar cell using the substrate 11 as a power generation unit (carrier generation unit). The thin film 122 functions as an antireflection film for efficiently absorbing light incident on the solar battery cell in the power generation unit. A silicon nitride (SiN) film is preferably used as the antireflection film.

図１に示すように、バッファ層１２１及び薄膜１２２の一部に開口部が設けられ、この開口部に基板１１と接続する表電極１３が配置されている。表電極１３には、銀（Ａｇ）ペーストなどが使用可能である。また、バッファ層１２１及び薄膜１２２が配置された表面と対向する基板１１の裏面には、裏電極１４が配置されている。裏電極１４には、アルミニウム（Ａｌ）ペーストなどが使用可能である。表電極１３や裏電極１４は、バッファ層１２１及び薄膜１２２の形成後の焼成工程により形成される。   As shown in FIG. 1, an opening is provided in a part of the buffer layer 121 and the thin film 122, and the surface electrode 13 connected to the substrate 11 is disposed in the opening. A silver (Ag) paste or the like can be used for the front electrode 13. Further, the back electrode 14 is disposed on the back surface of the substrate 11 facing the surface on which the buffer layer 121 and the thin film 122 are disposed. An aluminum (Al) paste or the like can be used for the back electrode 14. The front electrode 13 and the back electrode 14 are formed by a baking process after the buffer layer 121 and the thin film 122 are formed.

バッファ層１２１及び薄膜１２２は、開口部がテーパー形状に加工されていない直管形状の貫通孔が形成されたカソード電極を用いて発生させたホローカソード放電を利用して形成される。以下において、ホローカソード放電を利用して基板１１に形成される膜を総称して「成長膜１２」という。図１において、バッファ層１２１と薄膜１２２の積層膜を成長膜１２として示している。   The buffer layer 121 and the thin film 122 are formed using a hollow cathode discharge generated by using a cathode electrode in which a straight tube-shaped through hole whose opening is not processed into a tapered shape is formed. Hereinafter, films formed on the substrate 11 using hollow cathode discharge are collectively referred to as “growth film 12”. In FIG. 1, a stacked film of the buffer layer 121 and the thin film 122 is shown as the growth film 12.

成長膜１２は、例えば図２に示すようなプラズマＣＶＤ装置２０を用いて基板１１に形成される。ここで、プラズマＣＶＤ装置２０について説明する。   The growth film 12 is formed on the substrate 11 by using, for example, a plasma CVD apparatus 20 as shown in FIG. Here, the plasma CVD apparatus 20 will be described.

プラズマＣＶＤ装置２０は、チャンバー２１、カソード電極２２、交流電源２３、ガス供給装置２４、ガス排気装置２５を備える。チャンバー２１に、基板１１を垂直に搭載したサンプルホルダ３０が格納される。カソード電極２２は、チャンバー２１内でサンプルホルダ３０に搭載された基板１１と対向する。交流電源２３は、交流電力をサンプルホルダ３０とカソード電極２２間に供給する。このとき、サンプルホルダ３０はアノード電極として機能する。   The plasma CVD apparatus 20 includes a chamber 21, a cathode electrode 22, an AC power supply 23, a gas supply device 24, and a gas exhaust device 25. A sample holder 30 on which the substrate 11 is vertically mounted is stored in the chamber 21. The cathode electrode 22 faces the substrate 11 mounted on the sample holder 30 in the chamber 21. The AC power source 23 supplies AC power between the sample holder 30 and the cathode electrode 22. At this time, the sample holder 30 functions as an anode electrode.

プラズマＣＶＤ装置２０を用いた成膜工程では、ガス供給装置２４によって原料ガスを含む反応ガス２００がチャンバー２１内に導入される。また、ガス排気装置２５によってチャンバー２１内が減圧される。チャンバー２１内の反応ガス２００の圧力が所定のガス圧に調整された後、交流電源２３により所定の交流電力がサンプルホルダ３０とカソード電極２２間に供給される。これにより、チャンバー２１内の原料ガスを含む反応ガス２００がプラズマ化される。形成されたプラズマに基板１１を曝すことにより、原料ガスに含まれる原料を主成分とする所望の成長膜１２が基板１１の表面に形成される。   In the film forming process using the plasma CVD apparatus 20, the reaction gas 200 including the source gas is introduced into the chamber 21 by the gas supply apparatus 24. Further, the inside of the chamber 21 is depressurized by the gas exhaust device 25. After the pressure of the reaction gas 200 in the chamber 21 is adjusted to a predetermined gas pressure, predetermined AC power is supplied between the sample holder 30 and the cathode electrode 22 by the AC power source 23. Thereby, the reaction gas 200 containing the source gas in the chamber 21 is turned into plasma. By exposing the substrate 11 to the formed plasma, a desired growth film 12 mainly composed of the raw material contained in the raw material gas is formed on the surface of the substrate 11.

カソード電極２２には、直管形状の貫通孔２２０が形成されたホローカソード電極を使用する。ホローカソード電極を使用して高密度プラズマを形成することにより、プラズマＣＶＤ装置２０による成膜効率を向上させることができる。即ち、電子が貫通孔２２０内部に閉じ込められ且つ運動エネルギーを持つことで、高密度電子の空間である高密度プラズマ領域が貫通孔２２０に形成される。ホローカソード放電が生じる多数の貫通孔２２０をカソード電極２２の表面に一定の密度で形成することにより、貫通孔２２０にそれぞれ生じたホローカソード放電が合わさってカソード電極２２の主面に均一の高電子密度電界を容易に形成することができる。このとき、貫通孔２２０を介するプラズマの両極性拡散の性質により、カソード電極２２の主面間におけるプラズマ密度の濃淡の差が自動的に補正される。このため、図２に示したプラズマＣＶＤ装置２０では、カソード電極２２の両面で均一な高密度プラズマ領域の生成が可能である。プラズマＣＶＤ装置２０において原料ガスを適宜選択することによって、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜などの所望の成長膜１２を基板１１に形成することができる。例えば、基板１１が太陽電池基板である場合に、アンモニア（ＮＨ3）ガスとシラン（ＳｉＨ4）ガスの混合ガスを用いて、基板１１上に反射防止膜やパッシベーション膜としてＳｉＮ膜を形成できる。 As the cathode electrode 22, a hollow cathode electrode in which a straight pipe-shaped through hole 220 is formed is used. By forming the high density plasma using the hollow cathode electrode, the film formation efficiency by the plasma CVD apparatus 20 can be improved. That is, electrons are confined in the through-hole 220 and have kinetic energy, so that a high-density plasma region that is a high-density electron space is formed in the through-hole 220. By forming a large number of through-holes 220 that generate hollow cathode discharge at a constant density on the surface of the cathode electrode 22, the hollow cathode discharges generated in the through-holes 220 are combined to form uniform high electrons on the main surface of the cathode electrode 22. A density electric field can be easily formed. At this time, the difference in density of the plasma density between the main surfaces of the cathode electrode 22 is automatically corrected by the bipolar diffusion property of the plasma through the through hole 220. Therefore, the plasma CVD apparatus 20 shown in FIG. 2 can generate a uniform high-density plasma region on both surfaces of the cathode electrode 22. A desired growth film 12 such as a silicon nitride film, a silicon oxide film, or a silicon oxynitride film can be formed on the substrate 11 by appropriately selecting a source gas in the plasma CVD apparatus 20. For example, when the substrate 11 is a solar cell substrate, a SiN film can be formed on the substrate 11 as an antireflection film or a passivation film using a mixed gas of ammonia (NH 3 ) gas and silane (SiH 4 ) gas.

以下に、半導体装置１０の製造方法の例を説明する。まず、図３（ａ）に示すような多結晶シリコン基板の基板１１を用意する。基板１１には、例えば、ｐ型のシリコン基板に表面拡散濃度が１×１０18〜１×１０22のｎ型のシリコン半導体層を形成した構造を採用可能である。或いは、ｎ型のシリコン基板に表面拡散濃度が１×１０18〜１×１０22のｎ型のシリコン半導体層を形成した構造などを採用してもよい。 Below, the example of the manufacturing method of the semiconductor device 10 is demonstrated. First, a substrate 11 of a polycrystalline silicon substrate as shown in FIG. As the substrate 11, for example, a structure in which an n-type silicon semiconductor layer having a surface diffusion concentration of 1 × 10 18 to 1 × 10 22 is formed on a p-type silicon substrate can be employed. Alternatively, a structure in which an n-type silicon semiconductor layer having a surface diffusion concentration of 1 × 10 18 to 1 × 10 22 is formed on an n-type silicon substrate may be employed.

次いで、プラズマＣＶＤ装置２０によって、図３（ｂ）に示すように、ＳｉＮからなる透光性のバッファ層１２１を基板１１に形成する。例えば、ｐ型のシリコン基板上に配置されたｎ型のシリコン半導体層の表面にバッファ層１２１を形成する。次に、図３（ｃ）に示すように、バッファ層１２１の上に、バッファ層１２１よりも屈折率の低いＳｉＮからなる透光性の薄膜１２２を形成する。このとき、チャンバー２１内への反応ガス２００の流量、成膜時のチャンバー２１内の圧力、プラズマを生成する電力などの成膜条件を適宜設定することにより、バッファ層１２１と薄膜１２２の屈折率を所望の値に調整する。バッファ層１２１及び薄膜１２２の屈折率の詳細については後述する。   Next, a light-transmitting buffer layer 121 made of SiN is formed on the substrate 11 by the plasma CVD apparatus 20 as shown in FIG. For example, the buffer layer 121 is formed on the surface of an n-type silicon semiconductor layer disposed on a p-type silicon substrate. Next, as shown in FIG. 3C, a translucent thin film 122 made of SiN having a refractive index lower than that of the buffer layer 121 is formed on the buffer layer 121. At this time, the refractive index of the buffer layer 121 and the thin film 122 is set by appropriately setting the deposition conditions such as the flow rate of the reaction gas 200 into the chamber 21, the pressure in the chamber 21 during deposition, and the power for generating plasma. To the desired value. Details of the refractive indexes of the buffer layer 121 and the thin film 122 will be described later.

その後、表電極１３及び裏電極１４を形成する。例えば、薄膜１２２上に銀を含んだ電極ペーストをスクリーン印刷して、所定の位置に電極ペーストを配置する。そして、８００℃〜９００℃の温度で焼成することにより、電極ペーストが成長膜１２と反応し、成長膜１２を貫通（ファイアースルー）して基板１１に接触する。また、例えばＡｌペーストを印刷などにより基板１１の裏面に塗布し、焼成によって裏電極１４としてＡｌ層を形成する。以上により、図１に示した半導体装置１０が完成する。   Thereafter, the front electrode 13 and the back electrode 14 are formed. For example, an electrode paste containing silver is screen-printed on the thin film 122, and the electrode paste is disposed at a predetermined position. Then, by baking at a temperature of 800 ° C. to 900 ° C., the electrode paste reacts with the growth film 12, penetrates the growth film 12 (fire through), and contacts the substrate 11. Further, for example, an Al paste is applied to the back surface of the substrate 11 by printing or the like, and an Al layer is formed as the back electrode 14 by baking. Thus, the semiconductor device 10 shown in FIG. 1 is completed.

ところで、図４に示すように開口部がテーパー形状に加工された貫通孔２２０が形成された比較例のカソード電極２２Ａを用いて、ホローカソード放電を発生させる方法がある。本発明者らの調査によれば、カソード電極２２Ａを用いて基板１１に成長膜１２を形成した場合には、成膜後の加熱処理に起因する基板１１からの成長膜１２の剥離が発生し難い。その理由として、貫通孔２２０が直管形状の場合に比べて、カソード電極２２Ａを用いた場合の成膜時の放電パワーが大きいことなどが考えられる。しかし、貫通孔２２０の開口部をテーパー形状にした場合には、成長膜１２にカソードマークが発生する場合がある。このため、外観検査において不良になるなどの問題が生じる。   Incidentally, as shown in FIG. 4, there is a method of generating a hollow cathode discharge using a cathode electrode 22A of a comparative example in which a through hole 220 having an opening processed into a tapered shape is formed. According to the investigation by the present inventors, when the growth film 12 is formed on the substrate 11 using the cathode electrode 22A, the growth film 12 is peeled off from the substrate 11 due to the heat treatment after the film formation. hard. The reason may be that the discharge power at the time of film formation when the cathode electrode 22A is used is larger than when the through-hole 220 has a straight tube shape. However, when the opening of the through hole 220 is tapered, a cathode mark may be generated in the growth film 12. For this reason, problems such as failure in appearance inspection occur.

一方、本発明者らの調査によれば、貫通孔２２０が直管形状であるカソード電極２２を使用した場合には、成長膜１２にカソードマークは発生しない。更に、本発明者らは、成長膜１２の屈折率を高くすることにより、化学結合が強くなって基板１１と成長膜１２との密着性が向上することを見いだした。これにより、成膜工程後の加熱処理に起因する基板１１からの成長膜１２の剥離を抑制できる。   On the other hand, according to the investigation by the present inventors, no cathode mark is generated on the growth film 12 when the cathode electrode 22 in which the through hole 220 has a straight tube shape is used. Furthermore, the present inventors have found that by increasing the refractive index of the growth film 12, the chemical bond becomes stronger and the adhesion between the substrate 11 and the growth film 12 is improved. Thereby, peeling of the growth film 12 from the substrate 11 due to the heat treatment after the film forming process can be suppressed.

しかしながら、成長膜１２の屈折率を高くすると、成長膜１２中での光吸収が増大する。このため、例えば成長膜１２が太陽電池セルの反射防止膜である場合には、発電部である基板１１まで届く光が減少する。その結果、変換効率が低下して出力特性（電流値）が減少するなど、太陽電池セルの特性が劣化する。一方、成長膜１２の屈折率が低いと、成膜後の電極焼成工程などの加熱処理において基板１１と成長膜１２との間で微小な剥離が発生する。そして、剥離した部分の成長膜１２が白色化する。このとき、基板１１が多結晶シリコン基板である場合には、基板１１の結晶粒界が光って見えるという現象が発生する。その結果、変換効率が低下したり外観不良になったりする問題が生じる。   However, when the refractive index of the growth film 12 is increased, light absorption in the growth film 12 increases. For this reason, for example, when the growth film 12 is an antireflection film of a solar battery cell, light reaching the substrate 11 which is a power generation unit is reduced. As a result, the conversion efficiency is lowered and the output characteristic (current value) is reduced, so that the characteristics of the solar battery cell are deteriorated. On the other hand, if the refractive index of the growth film 12 is low, minute peeling occurs between the substrate 11 and the growth film 12 in heat treatment such as an electrode baking step after film formation. Then, the separated portion of the growth film 12 is whitened. At this time, when the substrate 11 is a polycrystalline silicon substrate, a phenomenon occurs in which the crystal grain boundaries of the substrate 11 appear to shine. As a result, there arises a problem that the conversion efficiency is lowered or the appearance is deteriorated.

これに対し、図１に示した半導体装置１０では、基板１１からの剥離が抑制される程度に屈折率を高くしたバッファ層１２１を、基板１１と薄膜１２２との間に配置する。バッファ層１２１と薄膜１２２との密着性は高いため、薄膜１２２の屈折率を高くすることなく、薄膜１２２の剥離を抑制することができる。また、バッファ層１２１と薄膜１２２を、貫通孔２２０が直管形状であるカソード電極２２を用いて発生させたホローカソード放電によって形成する。これにより、カソードマークの発生を防止できる。   On the other hand, in the semiconductor device 10 shown in FIG. 1, the buffer layer 121 having a refractive index that is high enough to prevent peeling from the substrate 11 is disposed between the substrate 11 and the thin film 122. Since the adhesiveness between the buffer layer 121 and the thin film 122 is high, peeling of the thin film 122 can be suppressed without increasing the refractive index of the thin film 122. The buffer layer 121 and the thin film 122 are formed by hollow cathode discharge generated using the cathode electrode 22 in which the through hole 220 has a straight tube shape. Thereby, generation | occurrence | production of a cathode mark can be prevented.

なお、図１に示した半導体装置１０では、バッファ層１２１も反射防止膜の一部として機能する。このため、太陽電池セルの特性を劣化させないように、以下のようにバッファ層１２１の屈折率や膜厚が設定される。   In the semiconductor device 10 shown in FIG. 1, the buffer layer 121 also functions as a part of the antireflection film. For this reason, the refractive index and film thickness of the buffer layer 121 are set as follows so as not to deteriorate the characteristics of the solar battery cell.

図５に、ＳｉＮからなるバッファ層１２１の屈折率を変化させた場合の吸収スペクトルの例を示す。図５の縦軸は吸収率、横軸は波長である。図５において、特性Ｃ１が屈折率２．７の場合、特性Ｃ２が屈折率３．０の場合、特性Ｃ３が屈折率３．２の場合である。図５に示すように、屈折率が高いほど吸収率が高い。なお、特性Ｃ０は、バッファ層１２１を形成しない場合の成長膜１２の吸収スペクトルである。また、図５に示した矢印で示した特性Ｓは、低波長側から吸収率を積分した値である。   FIG. 5 shows an example of an absorption spectrum when the refractive index of the buffer layer 121 made of SiN is changed. The vertical axis in FIG. 5 is the absorptance, and the horizontal axis is the wavelength. In FIG. 5, the characteristic C1 has a refractive index of 2.7, the characteristic C2 has a refractive index of 3.0, and the characteristic C3 has a refractive index of 3.2. As shown in FIG. 5, the higher the refractive index, the higher the absorption rate. The characteristic C0 is an absorption spectrum of the growth film 12 when the buffer layer 121 is not formed. The characteristic S indicated by the arrow shown in FIG. 5 is a value obtained by integrating the absorption rate from the low wavelength side.

図６に、ＳｉＮからなるバッファ層１２１の屈折率を変化させた場合の吸収率と膜厚の関係を示す。図６の縦軸は、波長３００ｎｍ〜６００ｎｍの範囲における吸収スペクトルの吸収率の積分値を吸収率Ｓareaとして示したものである。図６の横軸はバッファ層１２１の成膜時間であり、膜厚に相当する。図６において、特性Ｓ１が屈折率２．７の場合、特性Ｓ２が屈折率３．０の場合、特性Ｓ３が屈折率３．２の場合である。なお、図５に示した吸収スペクトルは、バッファ層１２１の成膜時間が２秒の場合である。   FIG. 6 shows the relationship between the absorptance and the film thickness when the refractive index of the buffer layer 121 made of SiN is changed. The vertical axis of FIG. 6 shows the integrated value of the absorption rate of the absorption spectrum in the wavelength range of 300 nm to 600 nm as the absorption rate Sarea. The horizontal axis in FIG. 6 is the film formation time of the buffer layer 121 and corresponds to the film thickness. In FIG. 6, when the characteristic S1 has a refractive index of 2.7, the characteristic S2 has a refractive index of 3.0, and the characteristic S3 has a refractive index of 3.2. Note that the absorption spectrum shown in FIG. 5 is obtained when the film formation time of the buffer layer 121 is 2 seconds.

図６に示したように、膜厚が厚くなるに従って吸収率Ｓareaが増大する。そして、屈折率が高いほど吸収率Ｓareaが大きい。吸収率Ｓareaが大きいほどバッファ層１２１は濃く着色（茶色）し、バッファ層１２１での光吸収が多くなる。バッファ層１２１を太陽電池セルの反射防止膜の一部とする場合、バッファ層１２１での光吸収が少ないほど好ましい。本発明者らの検討によれば、図６に破線で示した吸収率Ｓareaが４２００程度までは許容可能である。したがって、反射防止膜として考えた場合に、バッファ層１２１の屈折率は３．０程度までが好ましく、屈折率が３．２を超えると光吸収が大きい。一方、バッファ層１２１の屈折率が２．５よりも小さい場合には、多結晶シリコン基板である基板１１の結晶粒界が光る現象が観測された。つまり、基板１１と成長膜１２との間で微小な剥離が発生する。このため、ＳｉＮからなるバッファ層１２１の屈折率は２．５〜３．２であることが好ましい。更に、バッファ層１２１の屈折率は２．５〜３．０であることがより好ましい。なお、屈折率の測定には、白色光を用いた分光エリクソメータを使用した。   As shown in FIG. 6, the absorption rate Sarea increases as the film thickness increases. The higher the refractive index, the larger the absorption rate Sarea. As the absorption rate Sarea is larger, the buffer layer 121 is darker (brown) and the light absorption in the buffer layer 121 is increased. When the buffer layer 121 is a part of the antireflection film of the solar battery cell, it is preferable that the buffer layer 121 has less light absorption. According to the study by the present inventors, it is allowable that the absorption rate Sarea shown by a broken line in FIG. Therefore, when considered as an antireflection film, the refractive index of the buffer layer 121 is preferably up to about 3.0, and light absorption is large when the refractive index exceeds 3.2. On the other hand, when the refractive index of the buffer layer 121 is smaller than 2.5, the phenomenon that the crystal grain boundary of the substrate 11 which is a polycrystalline silicon substrate shines was observed. That is, minute separation occurs between the substrate 11 and the growth film 12. Therefore, the refractive index of the buffer layer 121 made of SiN is preferably 2.5 to 3.2. Furthermore, the refractive index of the buffer layer 121 is more preferably 2.5 to 3.0. For the measurement of the refractive index, a spectroscopic oximeter using white light was used.

また、反射防止膜として形成される薄膜１２２の屈折率は、２．０〜２．４程度である。これにより、基板１１の表面で入射光が反射することが抑制され、基板１１の内部に入射光を有効に取り込むことができる。なお、バッファ層１２１と薄膜１２２とを同一材料（例えばＳｉＮ膜）にすることによって、バッファ層１２１と薄膜１２２の密着性を高くすることができる。   Moreover, the refractive index of the thin film 122 formed as an antireflection film is about 2.0 to 2.4. Thereby, reflection of incident light on the surface of the substrate 11 is suppressed, and incident light can be effectively taken into the substrate 11. Note that by making the buffer layer 121 and the thin film 122 the same material (for example, a SiN film), the adhesion between the buffer layer 121 and the thin film 122 can be increased.

ところで、バッファ層１２１は膜厚が厚くなるほど着色して吸収率が増大する。本発明者らの検討によれば、太陽電池セルの反射防止膜の一部として形成する場合は、バッファ層１２１の膜厚は５ｎｍ以下であることが好ましい。一方、バッファ層１２１の膜厚が１ｎｍよりも薄くなると、基板１１とバッファ層１２１の密着性が低下する。このため、バッファ層１２１の膜厚は１ｎｍ〜５ｎｍが好ましい。一方、太陽電池セルの反射防止膜として形成される薄膜１２２の膜厚は、７０〜１００ｎｍ程度である。薄膜１２２は屈折率が低いため、この程度まで膜厚が厚くても光吸収は問題にならない。また、屈折率の高いバッファ層１２１は屈折率の低い薄膜１２２よりも薄く形成されるため、バッファ層１２１での光吸収の影響を低減することができる。   By the way, the buffer layer 121 is colored as the film thickness increases, and the absorption rate increases. According to the study by the present inventors, the thickness of the buffer layer 121 is preferably 5 nm or less when formed as a part of the antireflection film of the solar battery cell. On the other hand, when the film thickness of the buffer layer 121 is thinner than 1 nm, the adhesion between the substrate 11 and the buffer layer 121 decreases. For this reason, the film thickness of the buffer layer 121 is preferably 1 nm to 5 nm. On the other hand, the film thickness of the thin film 122 formed as an antireflection film of the solar battery cell is about 70 to 100 nm. Since the thin film 122 has a low refractive index, light absorption is not a problem even if the film thickness is as large as this. In addition, since the buffer layer 121 having a high refractive index is formed thinner than the thin film 122 having a low refractive index, the influence of light absorption by the buffer layer 121 can be reduced.

図７に、バッファ層１２１を形成することによる効果を示す。図７は、バッファ層１２１の屈折率を変化させたサンプル１〜サンプル３において、多結晶シリコン基板である基板１１の結晶粒界が光る現象が観測される頻度、及び太陽電池セルの変換効率を比較した表である。サンプル１、サンプル２、サンプル３はバッファ層１２１の屈折率をそれぞれ２．７、３．０、３．２に調整したサンプルである。サンプル０はバッファ層１２１を形成しないサンプルである。   FIG. 7 shows the effect of forming the buffer layer 121. FIG. 7 shows the frequency of the phenomenon that the crystal grain boundary of the substrate 11 which is a polycrystalline silicon substrate shines in Samples 1 to 3 in which the refractive index of the buffer layer 121 is changed, and the conversion efficiency of the solar battery cell. It is the table compared. Sample 1, Sample 2, and Sample 3 are samples in which the refractive index of the buffer layer 121 is adjusted to 2.7, 3.0, and 3.2, respectively. Sample 0 is a sample in which the buffer layer 121 is not formed.

基板１１が多結晶シリコン基板である場合、基板１１から成長膜１２が剥離すると基板１１の結晶粒界が光る現象が観測される。図７の「結晶粒界」の欄は、サンプル０〜サンプル３をそれぞれ１６個ずつ作製した場合に結晶粒界が光る現象が発生したサンプルの数を示している。図７に示すように、バッファ層１２１を形成することによって結晶粒界が光る現象が減少しており、基板１１からの成長膜１２の剥離が抑制されていることがわかる。   When the substrate 11 is a polycrystalline silicon substrate, a phenomenon is observed in which the crystal grain boundary of the substrate 11 shines when the growth film 12 peels from the substrate 11. The column of “crystal grain boundary” in FIG. 7 indicates the number of samples in which a phenomenon that the crystal grain boundary shines when 16 samples 0 to 3 are produced. As shown in FIG. 7, it can be seen that the formation of the buffer layer 121 reduces the phenomenon that the crystal grain boundary shines, and the peeling of the growth film 12 from the substrate 11 is suppressed.

また、図７の「変換効率」の欄は、サンプル０の変換効率を１とした場合の相対値が示されている。図７に示すように、バッファ層１２１を形成した場合の変換効率は、バッファ層１２１がない場合と同等である。つまり、バッファ層１２１を形成しても太陽電池セルの特性は低下しない。   The column “conversion efficiency” in FIG. 7 shows relative values when the conversion efficiency of sample 0 is 1. As shown in FIG. 7, the conversion efficiency when the buffer layer 121 is formed is equivalent to the case where the buffer layer 121 is not provided. That is, even if the buffer layer 121 is formed, the characteristics of the solar battery cell are not deteriorated.

上記のように、基板１１との密着性が高くなるように薄膜１２２よりも高く屈折率が調整されたバッファ層１２１を基板１１に形成することによって、半導体装置１０の特性の低下を抑制しつつ、基板１１からの薄膜１２２の剥離を抑制できる。更に、直管形状の貫通孔２２０が形成されたカソード電極２２を用いることにより、バッファ層１２１や薄膜１２２にカソードマークが発生することを防止できる。   As described above, the buffer layer 121 having a refractive index adjusted higher than that of the thin film 122 is formed on the substrate 11 so as to have high adhesion to the substrate 11, thereby suppressing deterioration of the characteristics of the semiconductor device 10. The peeling of the thin film 122 from the substrate 11 can be suppressed. Furthermore, by using the cathode electrode 22 in which the straight pipe-shaped through hole 220 is formed, it is possible to prevent the cathode mark from being generated in the buffer layer 121 and the thin film 122.

以上に説明したように、本発明の実施形態に係る半導体装置１０では、基板１１にバッファ層１２１を介して薄膜１２２が形成されている。バッファ層１２１の屈折率は、成膜後の加熱処理によって基板１１からバッファ層１２１が剥離しない程度まで高く調整する。このため、成膜後の加熱工程において基板１１と成長膜１２との間に剥離が発生することが抑制される。更に、ホローカソード放電を用いて、カソードマークの発生無く成長膜１２を基板１１に形成することができる。したがって、半導体装置１０によれば、例えば基板１１を発電部とし成長膜１２を反射防止膜とする太陽電池セルの変換効率の低下や外観検査での不良の発生を抑制できる。特に、基板１１が多結晶シリコン基板である場合に、基板１１の結晶粒界が光る現象を防止できる。   As described above, in the semiconductor device 10 according to the embodiment of the present invention, the thin film 122 is formed on the substrate 11 via the buffer layer 121. The refractive index of the buffer layer 121 is adjusted so high that the buffer layer 121 is not peeled off from the substrate 11 by heat treatment after film formation. For this reason, it is suppressed that peeling arises between the board | substrate 11 and the growth film 12 in the heating process after film-forming. Further, by using hollow cathode discharge, the growth film 12 can be formed on the substrate 11 without generating a cathode mark. Therefore, according to the semiconductor device 10, for example, it is possible to suppress a decrease in conversion efficiency of solar cells using the substrate 11 as a power generation unit and the growth film 12 as an antireflection film, and occurrence of defects in appearance inspection. In particular, when the substrate 11 is a polycrystalline silicon substrate, the phenomenon that the crystal grain boundary of the substrate 11 shines can be prevented.

ところで、メガソーラー発電所などにおける高電圧環境下での使用により生じる太陽電池セルの劣化として、電圧誘起出力低下（Potential Induced Degradation：ＰＩＤ）現象が問題となっている。このため、太陽電池モジュールの長期安定性の評価試験としてＰＩＤ試験が実施されている。このＰＩＤ試験は、高温高湿度の環境下で太陽電池モジュールの太陽電池セルに電圧を印加し、太陽電池モジュールの出力特性の劣化傾向を確認する試験である。   By the way, a voltage induced output degradation (PID) phenomenon has become a problem as degradation of solar cells caused by use in a high voltage environment such as in a mega solar power plant. For this reason, the PID test is implemented as an evaluation test of the long-term stability of a solar cell module. This PID test is a test in which a voltage is applied to the solar cells of the solar cell module in a high temperature and high humidity environment to confirm the deterioration tendency of the output characteristics of the solar cell module.

本発明者らは、バッファ層１２１を配置せずに基板１１にＳｉＮ膜１２Ａを直接に配置した図８に示す比較例の半導体装置１０Ａを太陽電池セルとしてＰＩＤ試験を行った場合に、太陽電池セルがチャージアップしてしまうことを見出した。これは、反射防止膜のＳｉＮ膜１２Ａの絶縁性が高いためである。例えば人体から移動して太陽電池モジュールに存在するナトリウムイオン（Ｎａ+）が太陽電池セルに引き寄せられ、反射防止膜に集まってチャージアップが生じる。その結果、太陽電池モジュールの太陽電池セルの特性が劣化し、ＰＩＤ試験において出力特性の劣化が観測される。 When the present inventors conducted a PID test using the semiconductor device 10A of the comparative example shown in FIG. 8 in which the SiN film 12A is directly arranged on the substrate 11 without arranging the buffer layer 121 as a solar cell, the solar cell I found that the cell would charge up. This is because the insulating property of the SiN film 12A as the antireflection film is high. For example, sodium ions (Na + ) that move from the human body and are present in the solar battery module are attracted to the solar battery cell, and gather in the antireflection film to cause charge-up. As a result, the characteristics of the solar cells of the solar battery module are deteriorated, and the deterioration of the output characteristics is observed in the PID test.

図８に示した比較例の半導体装置１０Ａと図１に示した半導体装置１０とを太陽電池セル１００としてそれぞれ搭載して構成した図９に示す太陽電池モジュール３００について、ＰＩＤ試験を実施した結果の比較を図１０に示す。ＰＩＤ試験では、太陽電池セル１００を６０枚で１枚の太陽電池モジュール３００とした。ここで、半導体装置１０ＡのＳｉＮ膜１２Ａの屈折率は２．１、膜厚は８０ｎｍである。一方、半導体装置１０のバッファ層１２１は、屈折率が３．０、膜厚２．０ｎｍのＳｉＮ膜であり、薄膜１２２は屈折率が２．１、膜厚８０ｎｍのＳｉＮ膜である。基板１１は多結晶Ｓｉ基板であり、基板１１の反射防止膜側はｎ型半導体領域であり、残余の領域はｐ型半導体領域である。   9 is a result of the PID test performed on the solar cell module 300 shown in FIG. 9 in which the semiconductor device 10A of the comparative example shown in FIG. 8 and the semiconductor device 10 shown in FIG. A comparison is shown in FIG. In the PID test, 60 solar cells 100 were used as one solar cell module 300. Here, the refractive index of the SiN film 12A of the semiconductor device 10A is 2.1, and the film thickness is 80 nm. On the other hand, the buffer layer 121 of the semiconductor device 10 is a SiN film having a refractive index of 3.0 and a film thickness of 2.0 nm, and the thin film 122 is a SiN film having a refractive index of 2.1 and a film thickness of 80 nm. The substrate 11 is a polycrystalline Si substrate, the antireflection film side of the substrate 11 is an n-type semiconductor region, and the remaining region is a p-type semiconductor region.

太陽電池モジュール３００の他の部材には、一般的な材料を使用した。具体的には、太陽電池セル１００の表電極１３にはＡｇペーストを、裏電極１４にはＡｌペーストを使用した。また、太陽電池モジュール３００のカバーガラス３０１には白板強化ガラスを、封止材３０２にはエチレン・ビニル・アセテート（ＥＶＡ）を用いた。また、太陽電池モジュール３００の周囲にはシール材３０３が配置され、シール材３０３の外側にフレーム３０４が配置されている。シール材３０３にはシリコン樹脂、フレーム３０４にはアルミニウムが使用される。バックシート３０５には樹脂フィルムが使用される。   A general material was used for the other members of the solar cell module 300. Specifically, Ag paste was used for the front electrode 13 of the solar battery cell 100 and Al paste was used for the back electrode 14. Moreover, the white glass tempered glass was used for the cover glass 301 of the solar cell module 300, and ethylene vinyl acetate (EVA) was used for the sealing material 302. In addition, a sealing material 303 is disposed around the solar cell module 300, and a frame 304 is disposed outside the sealing material 303. Silicon resin is used for the seal material 303 and aluminum is used for the frame 304. A resin film is used for the back sheet 305.

ＰＩＤ試験の環境は、温度８５℃、湿度８５％であり、フレーム３０４に対して−１０００Ｖの電圧Ｖを印加した。この環境下に太陽電池モジュール３００を９６時間曝露し、曝露前後の出力電力を測定して太陽電池モジュール３００の出力劣化率を算出した。図１に示した半導体装置１０を使用した太陽電池モジュール３００の出力劣化率は−２．２％であり、比較例の半導体装置１０Ａを使用した太陽電池モジュール３００の出力劣化率は−３２．３％であった。出力劣化率５％以下であればＯＫとする判定基準において、半導体装置１０Ａを使用した太陽電池モジュール３００の判定はＮＧであり、半導体装置１０を使用した太陽電池モジュール３００の判定はＯＫである。   The environment of the PID test was a temperature of 85 ° C. and a humidity of 85%, and a voltage V of −1000 V was applied to the frame 304. The solar cell module 300 was exposed to this environment for 96 hours, the output power before and after the exposure was measured, and the output deterioration rate of the solar cell module 300 was calculated. The output deterioration rate of the solar cell module 300 using the semiconductor device 10 shown in FIG. 1 is −2.2%, and the output deterioration rate of the solar cell module 300 using the semiconductor device 10A of the comparative example is −32.3. %Met. In the criterion for determining that the output deterioration rate is 5% or less, the determination of the solar cell module 300 using the semiconductor device 10A is NG, and the determination of the solar cell module 300 using the semiconductor device 10 is OK.

上記のように、薄膜１２２よりも屈折率の高いバッファ層１２１を基板１１と薄膜１２２との間に配置することによって、太陽電池セルでのチャージアップが抑制され、ＰＩＤ現象に対する耐性が向上する。チャージアップが抑制されるのは、導電率が低下するために薄膜１２２でのイオンの蓄積が抑制されるためであると考えられる。その結果、太陽電池セルの特性の劣化が抑制される。   As described above, by disposing the buffer layer 121 having a refractive index higher than that of the thin film 122 between the substrate 11 and the thin film 122, charge-up in the solar battery cell is suppressed, and resistance to the PID phenomenon is improved. The reason why the charge-up is suppressed is considered to be that the accumulation of ions in the thin film 122 is suppressed due to the decrease in conductivity. As a result, deterioration of the characteristics of the solar battery cell is suppressed.

本発明者らは、バッファ層１２１の屈折率が２．５〜３．２の場合に、太陽電池セルでのチャージアップが抑制されることを見出した。即ち、屈折率が２．５〜３．２のバッファ層１２１を薄膜１２２と基板１１との間に配置することによって、基板１１と薄膜１２２との間に膜厚方向に電圧を印加することにより生じる薄膜１２２でのチャージアップを、基板１１と薄膜１２２とを直接に接触させた場合よりも抑制できる。したがって、半導体装置１０によれば、例えば高電圧環境下で生じる太陽電池モジュールの劣化を抑制することができる。   The present inventors have found that when the refractive index of the buffer layer 121 is 2.5 to 3.2, charge-up in the solar battery cell is suppressed. That is, by arranging a buffer layer 121 having a refractive index of 2.5 to 3.2 between the thin film 122 and the substrate 11, a voltage is applied between the substrate 11 and the thin film 122 in the film thickness direction. The resulting charge-up at the thin film 122 can be suppressed more than when the substrate 11 and the thin film 122 are in direct contact with each other. Therefore, according to the semiconductor device 10, it is possible to suppress deterioration of the solar cell module that occurs, for example, in a high voltage environment.

（その他の実施形態）
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。 (Other embodiments)
As mentioned above, although this invention was described by embodiment, it should not be understood that the description and drawing which form a part of this indication limit this invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.

例えば、基板１１が多結晶シリコン基板以外の、例えば単結晶シリコン基板やシリコン以外の材料の基板であってもよいし、成長膜１２がＳｉＮ膜以外の薄膜、例えば酸化シリコン膜などであってもよい。即ち、ホローカソード放電によって基板１１に成長膜１２を形成する種々の構造の半導体装置に本発明は適用可能である。例えば、太陽電池セルの特性劣化を抑制するためのパッシベーション膜として成長膜１２を形成する場合など、反射防止膜以外の目的で成長膜１２を基板１１に形成する場合にも、基板１１と薄膜１２２の間にバッファ層１２１を配置することは有効である。また、半導体装置１０が太陽電池セル以外のデバイスである場合にも、カソードマークの発生が抑制され、且つ成膜後の加熱処理に起因する成長膜１２と基板１１との剥離を防止するために本発明は好適に使用される。   For example, the substrate 11 may be a substrate other than a polycrystalline silicon substrate, such as a single crystal silicon substrate or a material other than silicon, or the growth film 12 may be a thin film other than a SiN film, such as a silicon oxide film. Good. That is, the present invention is applicable to semiconductor devices having various structures in which the growth film 12 is formed on the substrate 11 by hollow cathode discharge. For example, when the growth film 12 is formed on the substrate 11 for purposes other than the antireflection film, such as when the growth film 12 is formed as a passivation film for suppressing the deterioration of characteristics of the solar battery cell, the substrate 11 and the thin film 122 are also formed. It is effective to dispose the buffer layer 121 between them. In addition, when the semiconductor device 10 is a device other than a solar battery cell, the generation of cathode marks is suppressed, and the growth film 12 and the substrate 11 are prevented from being peeled off due to the heat treatment after film formation. The present invention is preferably used.

このように、本発明はここでは記載していない様々な実施形態などを含むことはもちろんである。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。   As described above, the present invention naturally includes various embodiments that are not described herein. Therefore, the technical scope of the present invention is defined only by the invention specifying matters according to the scope of claims reasonable from the above description.

１０…半導体装置
１１…基板
１２…成長膜
１３…表電極
１４…裏電極
２０…プラズマＣＶＤ装置
２１…チャンバー
２２…カソード電極
２３…交流電源
２４…ガス供給装置
２５…ガス排気装置
３０…サンプルホルダ
１２１…バッファ層
１２２…薄膜
２２０…貫通孔
３００…太陽電池モジュール DESCRIPTION OF SYMBOLS 10 ... Semiconductor device 11 ... Substrate 12 ... Growth film 13 ... Front electrode 14 ... Back electrode 20 ... Plasma CVD apparatus 21 ... Chamber 22 ... Cathode electrode 23 ... AC power supply 24 ... Gas supply apparatus 25 ... Gas exhaust apparatus 30 ... Sample holder 121 ... Buffer layer 122 ... Thin film 220 ... Through hole 300 ... Solar cell module

Claims (9)

基板と、
前記基板の主面上に配置されたバッファ層と、
前記バッファ層の上に配置された、前記バッファ層よりも屈折率の低い薄膜と
を備え、前記基板と前記薄膜との密着性よりも前記基板と前記バッファ層との密着性が高いように前記バッファ層の屈折率が調整されていることを特徴とする半導体装置。 A substrate,
A buffer layer disposed on a main surface of the substrate;
A thin film having a refractive index lower than that of the buffer layer disposed on the buffer layer, and the adhesion between the substrate and the buffer layer is higher than the adhesion between the substrate and the thin film. A semiconductor device, wherein a refractive index of a buffer layer is adjusted. 前記バッファ層が、屈折率が２．５〜３．２の透光性の窒化シリコン膜であり、
前記薄膜が、屈折率が２．０〜２．４の透光性の窒化シリコン膜である
ことを特徴とする請求項１に記載の半導体装置。 The buffer layer is a translucent silicon nitride film having a refractive index of 2.5 to 3.2;
The semiconductor device according to claim 1, wherein the thin film is a translucent silicon nitride film having a refractive index of 2.0 to 2.4. 前記バッファ層の膜厚が５ｎｍ以下であることを特徴とする請求項２に記載の半導体装置。   The semiconductor device according to claim 2, wherein the thickness of the buffer layer is 5 nm or less. 前記基板が多結晶シリコン基板であることを特徴とする請求項２又は３に記載の半導体装置。   The semiconductor device according to claim 2, wherein the substrate is a polycrystalline silicon substrate. 前記基板が太陽電池セルの発電部であり、前記薄膜が反射防止膜であることを特徴とする請求項２乃至４のいずれか１項に記載の半導体装置。   The semiconductor device according to claim 2, wherein the substrate is a power generation unit of a solar battery cell, and the thin film is an antireflection film. 前記バッファ層の屈折率が、前記基板と前記薄膜との間に膜厚方向に電圧を印加することにより生じる前記薄膜でのチャージアップを、前記基板と前記薄膜とを直接に接触させた場合よりも抑制するように設定されていることを特徴とする請求項２乃至５のいずれか１項に記載の半導体装置。   More than when the substrate and the thin film are in direct contact with the buffer layer, the refractive index of the buffer layer is caused by applying a voltage in the film thickness direction between the substrate and the thin film. 6. The semiconductor device according to claim 2, wherein the semiconductor device is set so as to be suppressed. 開口部がテーパー形状に加工されていない直管形状の貫通孔が形成されたカソード電極を用いて発生させたホローカソード放電を使用する半導体装置の製造方法であって、
基板の主面上にバッファ層を前記ホローカソード放電によって形成するステップと、
前記バッファ層の上に前記バッファ層よりも屈折率の低い薄膜を前記ホローカソード放電によって形成するステップと
を含み、前記基板と前記薄膜との密着性よりも前記基板と前記バッファ層との密着性が高いように前記バッファ層の屈折率を調整することを特徴とする半導体装置の製造方法。 A manufacturing method of a semiconductor device using a hollow cathode discharge generated by using a cathode electrode in which a straight tube-shaped through hole in which an opening is not processed into a tapered shape is formed,
Forming a buffer layer on the main surface of the substrate by the hollow cathode discharge;
Forming a thin film having a refractive index lower than that of the buffer layer on the buffer layer by the hollow cathode discharge, and the adhesion between the substrate and the buffer layer rather than the adhesion between the substrate and the thin film. A method of manufacturing a semiconductor device, wherein the refractive index of the buffer layer is adjusted so as to be high. 前記バッファ層として屈折率が２．５〜３．２の透光性の窒化シリコン膜を形成し、
前記薄膜として屈折率が２．０〜２．４の透光性の窒化シリコン膜を形成する
ことを特徴とする請求項７に記載の半導体装置の製造方法。 Forming a transparent silicon nitride film having a refractive index of 2.5 to 3.2 as the buffer layer;
The method of manufacturing a semiconductor device according to claim 7, wherein a translucent silicon nitride film having a refractive index of 2.0 to 2.4 is formed as the thin film. 前記バッファ層の膜厚を５ｎｍ以下で形成することを特徴とする請求項８に記載の半導体装置の製造方法。   9. The method of manufacturing a semiconductor device according to claim 8, wherein the buffer layer is formed with a thickness of 5 nm or less.
JP2015234401A 2015-08-31 2015-12-01 Semiconductor device and manufacturing method of the same Pending JP2017050520A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW105109933A TWI614906B (en) 2015-08-31 2016-03-30 Semiconductor device and method of manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015170557 2015-08-31
JP2015170557 2015-08-31

Publications (1)

Publication Number Publication Date
JP2017050520A true JP2017050520A (en) 2017-03-09

Family

ID=58280908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015234401A Pending JP2017050520A (en) 2015-08-31 2015-12-01 Semiconductor device and manufacturing method of the same

Country Status (2)

Country Link
JP (1) JP2017050520A (en)
TW (1) TWI614906B (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310368A (en) * 2005-04-26 2006-11-09 Shin Etsu Handotai Co Ltd Solar cell manufacturing method and solar cell
WO2012117878A1 (en) * 2011-03-02 2012-09-07 富士フイルム株式会社 Method for producing functional film
JP2014060378A (en) * 2012-08-23 2014-04-03 Tokyo Electron Ltd Silicon nitride film deposition method, organic electronic device manufacturing method and silicon nitride film deposition device
KR101719949B1 (en) * 2013-05-28 2017-03-24 미쓰비시덴키 가부시키가이샤 Solar battery cell, method for producing same, and solar battery module

Also Published As

Publication number Publication date
TWI614906B (en) 2018-02-11
TW201709539A (en) 2017-03-01

Similar Documents

Publication Publication Date Title
JP4797083B2 (en) Thin film solar cell module
US8815637B2 (en) Conductive paste for photovoltaic cell and method of producing photovoltaic cell element using the same
US20070023081A1 (en) Compositionally-graded photovoltaic device and fabrication method, and related articles
JP4459086B2 (en) Laminated photovoltaic device and manufacturing method thereof
JP4411338B2 (en) Thin film solar cell module
JP2010263248A (en) Thin-film cell, and process of fabricating the same
JP2007243142A6 (en) Thin film solar cells and their processing
JP2008181965A (en) Laminated optoelectric converter and its fabrication process
JP5813212B2 (en) Solar cell element
JP2008181960A (en) Laminated optoelectric converter and its fabrication process
WO2014032457A1 (en) Preparing method of anti-reflection film having anti-pid effect
JP5520834B2 (en) Method for forming passivation film and method for manufacturing solar cell element
JP2009177224A (en) Thin-film solar cell module
CN108039379A (en) Metal-doped zinc oxide combination electrode film of a kind of metal foil surface and preparation method thereof
JP2014239104A (en) Solar cell, solar cell module, and method for manufacturing the same
JP2017050520A (en) Semiconductor device and manufacturing method of the same
US20110129954A1 (en) Method for manufacturing a photovoltaic cell structure
KR101555955B1 (en) Method for manufacturing Wafer type Solar Cell
KR20170103028A (en) Solar cell manufacturing method
US20210005774A1 (en) Passivation process
JP4443274B2 (en) Photoelectric conversion device
JP2006100611A (en) Photovoltaic device
US20140144495A1 (en) Solar cell and method for manufacturing the same
WO2013031906A1 (en) Photoelectric conversion device and method for manufacturing same
JPS5864070A (en) Amorphous silicon solar battery containing fluorine