JP2017046054A - Load control device - Google Patents
Load control device Download PDFInfo
- Publication number
- JP2017046054A JP2017046054A JP2015164935A JP2015164935A JP2017046054A JP 2017046054 A JP2017046054 A JP 2017046054A JP 2015164935 A JP2015164935 A JP 2015164935A JP 2015164935 A JP2015164935 A JP 2015164935A JP 2017046054 A JP2017046054 A JP 2017046054A
- Authority
- JP
- Japan
- Prior art keywords
- level
- circuit
- signal
- determination
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012544 monitoring process Methods 0.000 claims abstract description 78
- 230000001939 inductive effect Effects 0.000 claims abstract description 18
- 230000005540 biological transmission Effects 0.000 claims abstract description 6
- 238000003745 diagnosis Methods 0.000 claims description 46
- 230000007547 defect Effects 0.000 abstract 2
- 238000006243 chemical reaction Methods 0.000 description 34
- 238000000034 method Methods 0.000 description 33
- 230000008569 process Effects 0.000 description 33
- 230000003321 amplification Effects 0.000 description 27
- 238000003199 nucleic acid amplification method Methods 0.000 description 27
- 230000008859 change Effects 0.000 description 21
- 230000002159 abnormal effect Effects 0.000 description 19
- 230000005856 abnormality Effects 0.000 description 17
- 238000009413 insulation Methods 0.000 description 11
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 238000010248 power generation Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Electronic Switches (AREA)
- Safety Devices In Control Systems (AREA)
- Inverter Devices (AREA)
Abstract
Description
本発明は、誘導性負荷を制御する負荷制御装置に関するものである。 The present invention relates to a load control device that controls an inductive load.
特許文献1に示されるように、逆変換部、制御部、安全機能信号生成回路、ゲート指令用バッファ回路、および、ゲート制御部を有する電力変換器が知られている。逆変換部は負荷に給電し、制御部は逆変換部を動作させるためのゲート指令を生成する。安全機能信号生成回路は安全機能信号を生成し、ゲート指令用バッファ回路はゲート指令と安全機能信号とに基づいてゲート指令信号を生成する。そしてゲート制御部はゲート指令信号に基づいて逆変換部のゲート信号を生成し、逆変換部の動作を制御する。
As shown in
安全機能信号生成回路は、安全機能発生装置から入力される安全機能指令に基づいて、安全機能信号を生成する。より詳しく言えば安全機能信号生成回路は、安全機能指令がOFFの時に安全機能信号をOFFにする。また安全機能信号生成回路は、安全機能指令がONの時に安全機能信号をONにする。 The safety function signal generation circuit generates a safety function signal based on a safety function command input from the safety function generator. More specifically, the safety function signal generation circuit turns off the safety function signal when the safety function command is OFF. The safety function signal generation circuit turns on the safety function signal when the safety function command is ON.
これに対してゲート指令用バッファ回路は、安全機能信号がOFFの時にゲート指令に同期したゲート指令信号をゲート制御部に出力する。これとは逆にゲート指令用バッファ回路は、安全機能信号がONの時にゲート指令信号を遮断する。 On the other hand, the gate command buffer circuit outputs a gate command signal synchronized with the gate command to the gate control unit when the safety function signal is OFF. On the contrary, the gate command buffer circuit cuts off the gate command signal when the safety function signal is ON.
以上により、安全機能信号生成回路とゲート指令用バッファ回路それぞれが正常状態の場合、ゲート制御部へのゲート指令信号の出力と遮断を制御することができる。しかしながら安全機能信号生成回路とゲート指令用バッファ回路の少なくとも一方が異常状態の場合、ゲート制御部へのゲート指令信号の出力と遮断を制御することができなくなる。 As described above, when each of the safety function signal generation circuit and the gate command buffer circuit is in a normal state, the output and blocking of the gate command signal to the gate control unit can be controlled. However, when at least one of the safety function signal generation circuit and the gate command buffer circuit is in an abnormal state, it becomes impossible to control the output and blocking of the gate command signal to the gate control unit.
特許文献1に記載の電力変換器は、上記の構成要素の他に、安全機能信号生成回路やゲート指令用バッファ回路などの安全機能の故障を判断する安全機能監視部を有する。安全機能監視部は、安全機能指令がONであるにもかかわらず、安全機能信号がOFFになっている場合、安全機能が故障していると判断する。
The power converter described in
上記したように特許文献1に示される電力変換器では、安全機能指令と安全機能信号とが一致するか否かに基づいて、ゲート指令信号の遮断を行う安全機能(遮断回路)の故障を判断する。この構成の場合、遮断回路が故障していると、ゲート指令信号がゲート制御部に出力され、これによってゲート制御部から逆変換部へとゲート信号が出力される。この結果、負荷(誘導性負荷)に電流が流れることとなる。
As described above, in the power converter disclosed in
そこで本発明は上記問題点に鑑み、誘導性負荷に電流の流れることを抑制しつつ、遮断回路の故障診断を行うことのできる負荷制御装置を提供することを目的とする。 SUMMARY OF THE INVENTION In view of the above problems, an object of the present invention is to provide a load control device capable of diagnosing a failure of a breaking circuit while suppressing a current from flowing through an inductive load.
上記した目的を達成するための開示された発明の1つは、誘導性負荷(200,200a,200b)を制御する負荷制御装置であって、
誘導性負荷の電流流動を制御するドライバ(60)と、
制御信号によってドライバを制御する制御部(10)と、
制御信号の制御部からドライバへの伝達を遮断する遮断回路(20)と、
遮断回路を介して制御部から出力された制御信号を監視する監視回路(70)と、を有し、
ドライバは、プラス電極からマイナス電極へと向かって上側スイッチ(61,63,65,91)と下側スイッチ(62,64,66,92)とが順に直列接続されてなる対を成すスイッチ群を少なくとも1つ有し、
監視回路は、遮断回路を介して制御部から出力された制御信号と、制御部から直接出力された制御信号と、に基づく判定信号を生成する判定回路(72)を有し、
制御部は、
動作モードとして、ドライバを制御する制御モードと、遮断回路の故障を診断する診断モードと、を有し、
診断モードにおいて、
遮断回路に制御信号のドライバへの伝達を遮断する遮断信号を出力しつつ、
上側スイッチおよび下側スイッチの一方に制御信号を1パルス出力した際に判定回路から出力される判定信号、および、上側スイッチおよび下側スイッチの残りの他方に制御信号を1パルス出力した際に判定回路から出力される判定信号に基づいて遮断回路の故障を診断する。
One of the disclosed inventions for achieving the above object is a load control device for controlling an inductive load (200, 200a, 200b),
A driver (60) for controlling the current flow of the inductive load;
A control unit (10) for controlling the driver by a control signal;
A cutoff circuit (20) for blocking transmission of the control signal from the control unit to the driver;
A monitoring circuit (70) for monitoring the control signal output from the control unit via the cutoff circuit,
The driver has a switch group forming a pair in which an upper switch (61, 63, 65, 91) and a lower switch (62, 64, 66, 92) are connected in series from the plus electrode to the minus electrode. Have at least one,
The monitoring circuit includes a determination circuit (72) that generates a determination signal based on the control signal output from the control unit via the cutoff circuit and the control signal output directly from the control unit,
The control unit
As an operation mode, it has a control mode for controlling the driver and a diagnosis mode for diagnosing a failure of the cutoff circuit,
In diagnostic mode,
While outputting a cut-off signal to cut off the transmission of the control signal to the driver to the cut-off circuit,
Determination signal output from determination circuit when one pulse of control signal is output to one of upper switch and lower switch, and determination when one pulse of control signal is output to the other of upper switch and lower switch The failure of the cutoff circuit is diagnosed based on the determination signal output from the circuit.
制御部(10)が遮断回路(20)に遮断信号を出力しつつ、スイッチ群に制御信号を出力すると、遮断回路(20)が正常の場合、監視回路(70)には、制御部(10)から制御信号が入力されるが、遮断回路(20)からは制御信号が入力されない。しかしながらこれとは異なり、遮断回路(20)が異常のために制御信号を遮断できない場合、監視回路(70)に制御部(10)から制御信号が入力されるだけではなく、遮断回路(20)からも制御信号が入力される。このように遮断回路(20)が正常の場合と異常の場合とでは、監視回路(70)に入力される制御信号に違いが生じる。このために監視回路(70)はこの違いに応じた判定信号を生成する。これにより制御部(10)は判定信号に基づいて遮断回路(20)の故障診断を行うことができる。 When the control unit (10) outputs a control signal to the switch group while outputting a cutoff signal to the cutoff circuit (20), when the cutoff circuit (20) is normal, the monitoring circuit (70) includes the control unit (10 ), But no control signal is input from the cutoff circuit (20). However, in contrast to this, when the control signal cannot be interrupted due to an abnormality in the interrupting circuit (20), not only the control signal is input from the control unit (10) to the monitoring circuit (70) but also the interrupting circuit (20). A control signal is also input. Thus, there is a difference in the control signal input to the monitoring circuit (70) between when the cutoff circuit (20) is normal and when it is abnormal. Therefore, the monitoring circuit (70) generates a determination signal corresponding to this difference. Thereby, the control part (10) can perform failure diagnosis of the interruption | blocking circuit (20) based on the determination signal.
また本発明では、上側スイッチ(61,63,65,91)および下側スイッチ(62,64,66,92)の一方に1パルスの制御信号を出力する。そしてその後に上側スイッチ(61,63,65,91)および下側スイッチ(62,64,66,92)の残りの他方に1パルスの制御信号を出力する。これによれば遮断回路(20)が故障していたために、制御信号がドライバ(60,90)に伝達されたとしても、誘導性負荷(200,220a,200b)に電流の流れることが抑制される。 In the present invention, a one-pulse control signal is output to one of the upper switch (61, 63, 65, 91) and the lower switch (62, 64, 66, 92). Thereafter, a one-pulse control signal is output to the other of the upper switches (61, 63, 65, 91) and the lower switches (62, 64, 66, 92). According to this, since the interruption circuit (20) has failed, even if the control signal is transmitted to the driver (60, 90), the flow of current to the inductive load (200, 220a, 200b) is suppressed. The
以上により、本発明の負荷制御装置(100)は、誘導性負荷(200,200a,200b)に電流の流れることを抑制しつつ、遮断回路(20)の故障診断を行うことができる。 As described above, the load control device (100) of the present invention can perform a failure diagnosis of the breaking circuit (20) while suppressing the current from flowing through the inductive loads (200, 200a, 200b).
他の開示された発明の1つでは、遮断回路は、上側スイッチに対応する上側遮断回路と、下側スイッチに対応する下側遮断回路と、を有し、
判定回路は、制御部から直接出力された制御信号をクロック信号、制御部から遮断回路を介して伝達される制御信号を入力信号とし、制御部が1パルスの制御信号を出力した結果、クロック信号が第1レベルだった状態から第2レベルへと変化した際の入力信号を判定信号として出力する順序回路(76)を有し、
判定回路は、上側スイッチに対応する上側判定回路と、下側スイッチに対応する下側判定回路と、を有し、
上側判定回路と下側判定回路それぞれの判定信号の電圧レベルは、遮断回路の故障を診断する初期状態において第2レベルに固定されており、
監視回路は、判定回路の他に、上側判定回路と下側判定回路それぞれの判定信号の少なくとも1つが第2レベルの時に出力信号を第1レベルおよび第2レベルの一方にし、上側判定回路と下側判定回路それぞれの判定信号の全てが第1レベルの時に出力信号を第1レベルおよび第2レベルの他方にする総合判定回路(73)を有し、
制御部に総合判定回路の1つの出力端子が接続されており、
制御部は、総合判定回路の出力信号に基づいて遮断回路の故障を診断する。
In another disclosed invention, the cutoff circuit includes an upper cutoff circuit corresponding to the upper switch, and a lower cutoff circuit corresponding to the lower switch,
The determination circuit uses a control signal directly output from the control unit as a clock signal, a control signal transmitted from the control unit via a cutoff circuit as an input signal, and the control unit outputs a 1-pulse control signal. Has a sequential circuit (76) for outputting an input signal as a determination signal when the state changes from the first level to the second level,
The determination circuit has an upper determination circuit corresponding to the upper switch, and a lower determination circuit corresponding to the lower switch,
The voltage level of the determination signal of each of the upper determination circuit and the lower determination circuit is fixed to the second level in the initial state for diagnosing the failure of the cutoff circuit,
In addition to the determination circuit, the monitoring circuit sets the output signal to one of the first level and the second level when at least one of the determination signals of the upper determination circuit and the lower determination circuit is at the second level. A comprehensive determination circuit (73) for setting the output signal to the other of the first level and the second level when all the determination signals of the respective side determination circuits are at the first level;
One output terminal of the comprehensive judgment circuit is connected to the control unit,
The control unit diagnoses a failure of the cutoff circuit based on the output signal of the comprehensive determination circuit.
以下においては説明を簡便とするため、総合判定回路(73)は、判定信号の少なくとも1つが第2レベルの時に出力信号を第1レベルにし、判定信号の全てが第1レベルの時に出力信号を第2レベルにする、として作用効果を説明する。
In the following, for the sake of simplicity of explanation, the
制御部(10)が上側遮断回路(20)に遮断信号を出力しつつ、上側スイッチ(61,63,65,91)に1パルスの制御信号を出力すると、上側遮断回路(20)が正常の場合、上側判定回路(72)には制御部(10)から1パルスのクロック信号が入力されるが、上側遮断回路(20)からは制御信号が入力されない。制御信号の電圧レベルはパルスを出力しない際に第1レベルになっている。そのため、クロック信号が入力される際の上側遮断回路(20)の入力信号は第1レベルとなる。この結果、上側判定回路(72)の判定信号の電圧レベルは初期状態の第2レベルから第1レベルに変化する。 When the control unit (10) outputs a one-pulse control signal to the upper switch (61, 63, 65, 91) while outputting a cut-off signal to the upper cut-off circuit (20), the upper cut-off circuit (20) is normal. In this case, a one-pulse clock signal is input from the control unit (10) to the upper determination circuit (72), but no control signal is input from the upper cutoff circuit (20). The voltage level of the control signal is the first level when no pulse is output. Therefore, the input signal of the upper cutoff circuit (20) when the clock signal is input is at the first level. As a result, the voltage level of the determination signal of the upper determination circuit (72) changes from the second level in the initial state to the first level.
しかしながらこれとは異なり、上側遮断回路(20)が異常のために制御信号を遮断できない場合、上側判定回路(72)には制御部(10)から1パルスのクロック信号が入力されるとともに、上側遮断回路(20)から1パルスの制御信号が入力される。制御信号の電圧レベルはパルスの出力によって第1レベルから第2レベルに変化する。そのため、クロック信号が入力される際の上側遮断回路(20)の入力信号は第2レベルとなる。この結果、上側判定回路(72)の判定信号の電圧レベルは初期状態の第2レベルのままで変化しない。 However, unlike this, when the upper cut-off circuit (20) cannot cut off the control signal due to an abnormality, the upper determination circuit (72) receives a one-pulse clock signal from the control unit (10) and A one-pulse control signal is input from the cutoff circuit (20). The voltage level of the control signal changes from the first level to the second level according to the output of the pulse. Therefore, the input signal of the upper cutoff circuit (20) when the clock signal is input is at the second level. As a result, the voltage level of the determination signal of the upper determination circuit (72) remains the second level in the initial state and does not change.
制御部(10)が下側遮断回路(20)に遮断信号を出力しつつ、下側スイッチ(62,64,66,92)に1パルスの制御信号を出力した場合においても同様である。すなわち下側遮断回路(20)が正常の場合、下側判定回路(72)の判定信号の電圧レベルは第2レベルから第1レベルに変化する。しかしながら下側遮断回路(20)が異常の場合、下側判定回路(72)の判定信号の電圧レベルは第2レベルのままで変化しない。 The same applies when the control unit (10) outputs a control signal of one pulse to the lower switch (62, 64, 66, 92) while outputting a cutoff signal to the lower cutoff circuit (20). That is, when the lower cutoff circuit (20) is normal, the voltage level of the determination signal of the lower determination circuit (72) changes from the second level to the first level. However, when the lower cutoff circuit (20) is abnormal, the voltage level of the determination signal of the lower determination circuit (72) remains at the second level and does not change.
したがって上側遮断回路(20)と下側遮断回路(20)それぞれが正常の場合、上側判定回路(72)と下側判定回路(72)それぞれの判定信号の全てが第2レベルから第1レベルに変化する。この結果、総合判定回路(73)の出力信号は第1レベルから第2レベルへと変化する。 Therefore, when each of the upper cutoff circuit (20) and the lower cutoff circuit (20) is normal, all the judgment signals of the upper judgment circuit (72) and the lower judgment circuit (72) are changed from the second level to the first level. Change. As a result, the output signal of the comprehensive determination circuit (73) changes from the first level to the second level.
これとは異なり上側遮断回路(20)と下側遮断回路(20)の少なくとも1つが異常の場合、上側判定回路(72)と下側判定回路(72)それぞれの判定信号の少なくとも1つは第2レベルのままで変化しない。そのため、総合判定回路(73)の出力信号は第1レベルのままで変化しない。 In contrast, when at least one of the upper cutoff circuit (20) and the lower cutoff circuit (20) is abnormal, at least one of the determination signals of the upper determination circuit (72) and the lower determination circuit (72) 2 levels remain unchanged. Therefore, the output signal of the comprehensive determination circuit (73) remains at the first level and does not change.
以上示したように、上側遮断回路(20)と下側遮断回路(20)それぞれが正常の場合と、上側遮断回路(20)と下側遮断回路(20)の少なくとも1つが異常の場合とでは、総合判定回路(73)の出力信号の電圧レベルが異なる。そのために制御部(10)は、上側遮断回路(20)と下側遮断回路(20)それぞれに1パルスの制御信号を出力した後に、判定信号に基づく総合判定回路(73)の出力信号の電圧レベルが変化したか否かを判定する。こうすることで制御部(10)は、遮断回路(20)が異常か否かを判定することができる。 As described above, when the upper cutoff circuit (20) and the lower cutoff circuit (20) are normal, and when at least one of the upper cutoff circuit (20) and the lower cutoff circuit (20) is abnormal, The voltage level of the output signal of the comprehensive judgment circuit (73) is different. For this purpose, the control unit (10) outputs a control signal of one pulse to each of the upper cutoff circuit (20) and the lower cutoff circuit (20), and then the voltage of the output signal of the comprehensive judgment circuit (73) based on the judgment signal. Determine whether the level has changed. By doing so, the control unit (10) can determine whether or not the interruption circuit (20) is abnormal.
また、制御部(10)には総合判定回路(73)の1つの出力端子が接続されている。これによれば、制御部(10)に上側判定回路(72)と下側判定回路(72)それぞれの出力端子が接続される構成と比べて、制御部(10)の入力端子の数の増大が抑制される。 Further, one output terminal of the comprehensive judgment circuit (73) is connected to the control unit (10). According to this, the number of input terminals of the control unit (10) is increased as compared with the configuration in which the output terminals of the upper determination circuit (72) and the lower determination circuit (72) are connected to the control unit (10). Is suppressed.
また他の開示された発明の1つでは、ドライバはスイッチ群を複数有し、
遮断回路は、複数のスイッチ群それぞれに対応する上側遮断回路と下側遮断回路それぞれを複数有し、
判定回路は、複数のスイッチ群それぞれに対応する上側判定回路と下側判定回路それぞれを複数有し、
総合判定回路に、複数の上側判定回路と複数の下側判定回路それぞれの判定信号が入力されており、
制御部は、
診断モードにおいて、
複数の上側遮断回路と複数の下側遮断回路それぞれに遮断信号を出力しつつ、
全てのスイッチ群の上側スイッチおよび下側スイッチの一方に制御信号を同時に1パルス出力した後、全てのスイッチ群の上側スイッチおよび下側スイッチの残りの他方に制御信号を同時に1パルス出力した際に総合判定回路から出力される出力信号に基づいて、遮断回路の故障を診断する。
In another disclosed invention, the driver has a plurality of switch groups,
The cutoff circuit has a plurality of upper cutoff circuits and lower cutoff circuits corresponding to a plurality of switch groups,
The determination circuit has a plurality of upper determination circuits and lower determination circuits corresponding to a plurality of switch groups,
The determination signal of each of the plurality of upper determination circuits and the plurality of lower determination circuits is input to the comprehensive determination circuit,
The control unit
In diagnostic mode,
While outputting a cutoff signal to each of the plurality of upper cutoff circuits and the plurality of lower cutoff circuits,
When one control pulse is simultaneously output to one of the upper switches and lower switches of all switch groups, and then one pulse of the control signal is simultaneously output to the other of the upper switches and lower switches of all switch groups. Based on the output signal output from the comprehensive determination circuit, the failure of the cutoff circuit is diagnosed.
これによれば、制御部(10)が制御信号を1パルス出力する動作が2回となる。そのため複数の上側スイッチ(61,63,65,91)と複数の下側スイッチ(62,64,66,92)それぞれに時間をずらして個別に制御信号を1パルス出力する構成と比べて、遮断回路(20)の故障診断時間が短くなる。 According to this, the operation in which the control unit (10) outputs one pulse of the control signal is performed twice. Therefore, it is cut off as compared with the configuration in which a plurality of upper switches (61, 63, 65, 91) and a plurality of lower switches (62, 64, 66, 92) are individually shifted in time to output one control signal individually. The failure diagnosis time of the circuit (20) is shortened.
なお、特許請求の範囲に記載の請求項、および、課題を解決するための手段それぞれに記載の要素に括弧付きで符号をつけている。この括弧付きの符号は実施形態に記載の各構成要素との対応関係を簡易的に示すためのものであり、実施形態に記載の要素そのものを必ずしも示しているわけではない。括弧付きの符号の記載は、いたずらに特許請求の範囲を狭めるものではない。 In addition, the code | symbol with the parenthesis is attached | subjected to the element as described in the claim as described in a claim, and each means for solving a subject. The reference numerals in parentheses are for simply indicating the correspondence with each component described in the embodiment, and do not necessarily indicate the element itself described in the embodiment. The description of the reference numerals with parentheses does not unnecessarily narrow the scope of the claims.
以下、本発明の負荷制御装置を、ハイブリッド自動車に搭載されたモータジェネレータを制御するモータ制御装置に適用した場合の実施形態を図に基づいて説明する。
(第1実施形態)
図1〜図5に基づいて本実施形態に係るモータ制御装置を説明する。図1ではモータ制御装置100の他に、モータジェネレータ200も図示している。そして図1において信号の記号と名称を記載しているが、記号に記載のアスタリスク*は不定を表している。また図3および図4においては、信号レベルの不定をハッチングによって示している。
Hereinafter, an embodiment in which a load control device of the present invention is applied to a motor control device that controls a motor generator mounted on a hybrid vehicle will be described with reference to the drawings.
(First embodiment)
A motor control device according to the present embodiment will be described with reference to FIGS. In FIG. 1, in addition to the
モータ制御装置100はモータジェネレータ200とともにハイブリッド自動車に搭載されている。モータジェネレータ200はハイブリッド自動車の動力源および発電源としての機能を果たす。図示しないが、ハイブリッド自動車には動力源として他にエンジンを有し、発電源として他にもう一つのモータジェネレータを有する。これら動力源と発電源とを構成するエンジンと2つのモータジェネレータは動力分配機構を介して連結されている。生成された動力はこの動力分配機構によって車両走行と発電とに分配される。モータジェネレータ200が誘導性負荷に相当する。
The
エンジンは燃焼駆動することで動力を発生し、モータジェネレータ200は電力によって出力軸を回転することで動力を発生する。そしてモータジェネレータ200は車輪の回転エネルギーによって出力軸が回転されることで発電する。また他のモータジェネレータはエンジンの動力によって出力軸が回転されることで発電する。以下においては煩雑と成ることを避けるため、モータジェネレータを単にモータと略して示す。
The engine generates power by being driven to burn, and the
図示しないがモータ200は、上記の出力軸と、出力軸に設けられたロータと、ロータの周りに設けられたステータコイルと、を有する。上記したように出力軸が車輪の回転エネルギーによって回転すると、ロータから発せられた磁界がステータコイルと交差し、ステータコイルに誘起電圧が発生する。この結果ステータコイルに電流が流れ、この電流がモータ制御装置100によって車両のバッテリに供給される。こうすることで発電がなされる。これとは異なり、ステータコイルにモータ制御装置100によって三相交流が供給されると、ステータコイルから三相回転磁界が発生する。これによりロータに回転トルクが発生し、出力軸が回転する。
Although not shown, the
次に、図1に基づいてモータ制御装置100を概説する。モータ制御装置100は、制御部10、遮断回路20、バッファ回路30、絶縁回路40、駆動回路50、ドライバ60、および、監視回路70を有する。制御部10、遮断回路20、バッファ回路30、および、監視回路70によって低圧システムが構成され、駆動回路50およびドライバ60によって高圧システムが構成されている。絶縁回路40は低圧システムから高圧システムへと信号を送信する機能を果たす。遮断回路20、バッファ回路30、および、監視回路70それぞれは同一の集積回路に形成されている。
Next, the
低圧システムでは、制御部10が遮断回路20を介してバッファ回路30と電気的に接続され、バッファ回路30は絶縁回路40の送信側と電気的に接続されている。これに対して高圧システムでは、絶縁回路40の受信側と駆動回路50とが電気的に接続され、駆動回路50はドライバ60と電気的に接続されている。そしてドライバ60はモータ200のステータコイルと電気的に接続されている。
In the low pressure system, the
以上の接続構成により、制御部10から出力された制御信号は、遮断回路20を介してバッファ回路30に入力される。バッファ回路30にて制御信号が増幅され、その増幅された信号(以下、増幅信号と示す)が絶縁回路40を介して駆動回路50へと伝達され、駆動回路50にてゲート駆動信号が生成される。このゲート駆動信号がドライバ60に入力される。これによりドライバ60が駆動し、モータ200が制御される。
With the above connection configuration, the control signal output from the
制御部10は、制御信号の他に遮断信号を遮断回路20に出力する。遮断回路20は遮断信号を受け取ると、制御信号のバッファ回路30への出力を止める。これにより、増幅信号の絶縁回路40への出力が止まり、ゲート駆動信号のドライバ60への出力が止まる。この結果、ドライバ60の駆動が停止し、モータ200の制御も停止する。
The
上記したようにモータ制御装置100は監視回路70を有する。この監視回路70は、図1に示すように制御部10とバッファ回路30それぞれと電気的に接続されている。監視回路70には制御部10から制御信号と遮断信号が直接入力される。また監視回路70にはバッファ回路30から増幅信号が入力される。換言すれば、監視回路70には遮断回路20を介し、バッファ回路30によって増幅された制御信号が間接的に入力される。
As described above, the
後述するように監視回路70は、制御信号、遮断信号、および、増幅信号それぞれに基づいて遮断回路20の故障に応じた総合判定信号を生成する。この総合判定信号が制御部10に入力される。制御部10は総合判定信号に基づいて遮断回路20の故障を診断する。
As will be described later, the
次に、ドライバ60を詳説する。図1に示すように本実施形態のドライバ60は、上アームスイッチと下アームスイッチとが直列接続されたスイッチ群を3つ有するインバータである。3つのスイッチ群は電源とグランドとの間に並列接続されている。
Next, the
モータ200はステータコイルとして、U相ステータコイル、V相ステータコイル、W相ステータコイルを有する。3つのスイッチ群は、これら3相ステータコイルそれぞれと対応している。
U相ステータコイルに対応するスイッチ群は、U相上アームスイッチ61とU相下アームスイッチ62を有し、その中点がU相ステータコイルと電気的に接続されている。同様にしてV相ステータコイルに対応するスイッチ群は、V相上アームスイッチ63とV相下アームスイッチ64を有し、その中点がV相ステータコイルと電気的に接続されている。W相ステータコイルに対応するスイッチ群は、W相上アームスイッチ65とW相下アームスイッチ66を有し、その中点がW相ステータコイルと電気的に接続されている。
The switch group corresponding to the U-phase stator coil has a U-phase
この接続構成により、ゲート駆動信号によって上アームスイッチ61,63,65の内の少なくとも1つと、下アームスイッチ62,64,66の内の少なくとも1つとが駆動状態になると、ステータコイルが電源とグランドとに接続される。この結果ステータコイルに電流が流れる。 With this connection configuration, when at least one of the upper arm switches 61, 63, 65 and at least one of the lower arm switches 62, 64, 66 are driven by the gate drive signal, the stator coil is connected to the power source and the ground. And connected to. As a result, a current flows through the stator coil.
なお本実施形態のスイッチ61〜66それぞれはIGBTである。そのためスイッチ61〜66それぞれには、ダイオード61a〜66aが逆並列接続されている。上アームスイッチ61,63,65が上側スイッチに相当し、下アームスイッチ62,64,66が下側スイッチに相当する。
Each of the
次に、モータ制御装置100の信号と構成要素の個数を概説する。上記したようにドライバ60は6つのスイッチ61〜66を有する。そのためこれら6つのスイッチ61〜66を個別に制御してドライバ60の電流流動を制御するべく、制御部10は図3に示す6つの制御信号SImup〜SImwnを生成する。これに対して遮断回路20は、6つの制御信号SImup〜SImwnの出力と遮断とを行うべく、6つのスイッチ61〜66それぞれに対して6つある。同様にしてバッファ回路30、絶縁回路40、駆動回路50、および、後述する監視回路70の電圧レベル変換回路71と判定回路72それぞれは、6つのスイッチ61〜66それぞれに対して6つある。ただし、監視回路70の総合判定回路73はドライバ60のスイッチの数に限らずに1つである。
Next, the signals of the
6つの制御信号SImup〜SImwnは6つの遮断回路20を介して6つのバッファ回路30それぞれに入力される。これに対応して6つのバッファ回路30は6つの増幅信号SOmup〜SOmwnを生成し、それらを6つの絶縁回路40に出力する。これに応じて6つの絶縁回路40は、後述するように6つの駆動回路50の電流流動を制御する。6つの駆動回路50は電流流動に応じた6つのゲート駆動信号Gmup〜Gmwnを生成し、それらをスイッチ61〜66に出力する。
The six control signals SImup to SImwn are input to the six
また制御部10は遮断信号SDNmも遮断回路20に出力する。監視回路70には制御部10から6つの制御信号SImup〜SImwnと1つの遮断信号SDNmが入力される。また監視回路70にはバッファ回路30から6つの増幅信号SOmup〜SOmwnも入力される。より詳しく言えば、6つの電圧レベル変換回路71と判定回路72それぞれに制御信号SImup〜SImwn、遮断信号SDNm、および、増幅信号SOmup〜SOmwnが入力される。
The
6つの電圧レベル変換回路71は増幅信号SOmup〜SOmwnに基づいて、図3に示す6つの変換信号DAmup〜DAmwnを生成する。そして6つの判定回路72は、変換信号DAmup〜DAmwn、制御信号SImup〜SImwn、および、遮断信号SDNmに基づいて6つの判定信号DBmup〜DAmwnを生成する。最後に総合判定回路73は、判定信号DBmup〜DAmwnに基づいて1つの総合判定信号DOUTを生成する。この総合判定信号DOUTが制御部10に入力される。
The six voltage
次に、図2に基づいてモータ制御装置100の細部を説明する。図2に示す遮断回路20、バッファ回路30、絶縁回路40、駆動回路50、および、監視回路70の電圧レベル変換回路71と判定回路72それぞれは、U相上アームスイッチ61に関わる部位である。遮断回路20、バッファ回路30、絶縁回路40、および、電圧レベル変換回路71と判定回路72それぞれは、他のスイッチ62〜66に対しても同様にして、図2に対応する構成を有している。ただし監視回路70の総合判定回路73は、6つのスイッチ61〜66それぞれに対して共通となっている。
Next, details of the
制御部10は、動作モードとして、ドライバ60を制御する制御モードと、遮断回路20の故障を診断する診断モードと、を有する。制御部10はイグニッションスイッチIGがオフ状態からオン状態に切り換わると、診断モードになる。これにより制御部10は遮断回路20の故障を診断する。この故障診断の後、制御部10は制御モードに切り換わり、車両に搭載されたハイブリッドECUやパワーマネジメントECUなどの上位ECUからの指示と、モータ200の回転状態とに基づいて、ドライバ60を制御する。なお本実施形態の制御部10は、遮断回路20だけではなく監視回路70の故障診断も行う。
The
スイッチ61〜66に対応する6つの遮断回路20それぞれは、制御部10から出力された遮断信号SDNmがLoレベルの場合に制御信号SImup〜SImwnを遮断する。これとは反対に遮断信号SDNmがHiレベルの場合、6つの遮断回路20それぞれは制御信号SImup〜SImwnをバッファ回路30に出力する。上アームスイッチ61,63,65に対応する3つの遮断回路20それぞれが上側遮断回路に相当する。下アームスイッチ62,64,66に対応する3つの遮断回路20それぞれが下側遮断回路に相当する。なおLoレベルが第1レベルに相当し、Hiレベルが第2レベルに相当する。
Each of the six
スイッチ61〜66に対応する6つのバッファ回路30それぞれは、遮断回路20から出力された制御信号SImup〜SImwnがLoレベルの場合に、Loレベルの増幅信号SOmup〜SOmwnを出力する。これとは反対に制御信号SImup〜SImwnがHiレベルの場合、6つのバッファ回路30それぞれはHiレベルの増幅信号SOmup〜SOmwnを出力する。
Each of the six
図2に示すようにバッファ回路30は、低圧システム側の電源とグランドとを接続する電源配線に設けられた増幅スイッチ31を有する。この電源配線には、増幅スイッチ31の他に、絶縁回路40のフォトダイオード41と電流制限抵抗42とが設けられている。電源からグランドへと向かって順に、フォトダイオード41、電流制限抵抗42、および、増幅スイッチ31が直列接続されている。増幅スイッチ31はNチャネル型MOSFETであり、この増幅スイッチ31のゲート電極が、遮断回路20を介して制御部10と電気的に接続されている。
As shown in FIG. 2, the
U相上アームスイッチ61に対応する遮断回路20によって第1制御信号SImupが遮断されていない場合、U相上アームスイッチ61に対応する増幅スイッチ31のゲート電極に第1制御信号SImupが入力される。第1制御信号SImupがHiレベルになると、増幅スイッチ31はオン状態になる。これとは反対に第1制御信号SImupがLoレベルになると、増幅スイッチ31はオフ状態になる。また第1制御信号SImupが遮断されている場合においても、増幅スイッチ31はオフ状態になる。U相上アームスイッチ61に対応する電流制限抵抗42と増幅スイッチ31の中点が監視回路70に接続されている。この中点の電位が、第1増幅信号SOmupに相当する。以上に示したU相上アームスイッチ61に対応するバッファ回路30の挙動は、他のスイッチ62〜66に対応する5つのバッファ回路30においても同様である。
When the first control signal SImup is not blocked by the
絶縁回路40はフォトカプラである。スイッチ61〜66に対応する6つの絶縁回路40それぞれは、増幅信号SOmup〜SOmwnがLoレベルの場合に発光せず、増幅信号SOmup〜SOmwnがHiレベルの場合に発光する。
The
図2に示すように絶縁回路40は、上記のフォトダイオード41と電流制限抵抗42の他に、受光素子43と絶縁スイッチ44を有する。フォトダイオード41と電流制限抵抗42とは低圧システムに属し、受光素子43と絶縁スイッチ44は高圧システムに属している。フォトダイオード41と受光素子43とが所定の間隔を隔てて対向し、絶縁スイッチ44は高圧システム側の電源と駆動回路50との電気的な接続を制御している。
As shown in FIG. 2, the insulating
以下、U相上アームスイッチ61に対応する絶縁回路40と駆動回路50の挙動を説明する。U相上アームスイッチ61に対応する増幅スイッチ31がオン状態になると、フォトダイオード41に電流が流れ、それによってフォトダイオード41が発光する。その光を受光素子43が受光すると、この受光素子43にて電気信号が生成される。この電気信号によって絶縁スイッチ44がオン状態になる。すると高圧システム側の電源が絶縁スイッチ44を介して駆動回路50に接続される。この結果、駆動回路50からHiレベルの第1ゲート駆動信号GmupがU相上アームスイッチ61に出力される。これによりU相上アームスイッチ61がオン状態になる。
Hereinafter, the behavior of the insulating
これとは反対に、U相上アームスイッチ61に対応する増幅スイッチ31がオフ状態になると、フォトダイオード41に電流は流れず、フォトダイオード41は発光しない。したがって受光素子43にて電気信号が生成されず、絶縁スイッチ44はオフ状態になる。このため駆動回路50が高圧システム側の電源と接続されず、駆動回路50からLoレベルの第1ゲート駆動信号GmupがU相上アームスイッチ61に出力される。この結果、U相上アームスイッチ61がオフ状態になる。以上に示したU相上アームスイッチ61に対応する絶縁回路40と駆動回路50の挙動は、他のスイッチ62〜66に対応する5つの絶縁回路40と駆動回路50においても同様である。
On the other hand, when the
上記したように監視回路70は、スイッチ61〜66それぞれに対応する6つの電圧レベル変換回路71と判定回路72を有する。また監視回路70はスイッチ61〜66に対して共通の1つの総合判定回路73を有する。上アームスイッチ61,63,65に対応する3つの判定回路72それぞれが上側判定回路に相当する。下アームスイッチ62,64,66に対応する3つの判定回路72それぞれが下側判定回路に相当する。
As described above, the
図2に示すように電圧レベル変換回路71は、閾値電圧生成部74とコンパレータ75を有する。コンパレータ75の反転入力端子が電流制限抵抗42と増幅スイッチ31の中点に接続され、非反転入力端子が、閾値電圧生成部74を介して低圧システム側の電源と接続されている。これによりコンパレータ75の反転入力端子に増幅信号が入力され、非反転入力端子に閾値電圧生成部74によって生成された閾値電圧Vthが入力される。この閾値電圧Vthの電圧レベルはグランド電位よりも高く、低圧システム側の電源電圧よりも低くなっている。なお閾値電圧生成部74は、例えば低圧システム側の電源からグランドに向かって順に抵抗と定電流回路が直列接続された構成を採用することができる。この抵抗と定電流回路の中点電位が閾値電圧Vthに相当する。
As shown in FIG. 2, the voltage
以下、U相上アームスイッチ61に対応する増幅スイッチ31とコンパレータ75の挙動を説明する。U相上アームスイッチ61に対応する遮断回路20によって第1制御信号SImupが遮断されておらず、第1制御信号SImupがHiレベルの場合、増幅スイッチ31はオン状態となる。これにより第1増幅信号SOmupはグランド電位になり、コンパレータ75からHiレベルの第1変換信号DAmupが出力される。
Hereinafter, the behavior of the
これとは異なり、U相上アームスイッチ61に対応する遮断回路20によって第1制御信号SImupが遮断されている、若しくは、第1制御信号SImupがLoレベルの場合、増幅スイッチ31はオフ状態となる。これにより第1増幅信号SOmupは低圧システム側の電源電圧になり、コンパレータ75からはLoレベルの第1変換信号DAmupが出力される。この第1変換信号DAmupが、U相上アームスイッチ61に対応する判定回路72に入力される。以上に示したU相上アームスイッチ61に対応する増幅スイッひ31と電圧レベル変換回路71の挙動は、他のスイッチ62〜66に対応する5つの増幅スイッチ31と電圧レベル変換回路71においても同様である。
In contrast, when the first control signal SImup is blocked by the blocking
判定回路72は、順序回路76、ORゲート77、および、遅延回路78を有する。順序回路76は、クロック信号に含まれるパルスが立ち上がると入力信号を出力するDフリップフロップである。この順序回路76には、クロック信号として制御信号が遅延回路78を介して入力される。そして順序回路76には、入力信号として変換信号が入力される。
The
以下、U相上アームスイッチ61に対応するバッファ回路30と判定回路72の挙動を説明する。後述するように制御部10は、遮断回路20の故障診断時において、遮断信号SDNmをLoレベルにしつつ、制御信号SImup,SImvp,SImwpを同時に1パルス出力した後、制御信号SImun,SImvn,SImwnを同時に1パルス出力する。U相上アームスイッチ61に対応する遮断回路20が正常の場合、第1制御信号SImupのバッファ回路30への出力が遮断される。そのため順序回路76にはLoレベルの第1変換信号DAmupが入力される。この際に遅延回路78を介して、1パルス分の第1制御信号SImupが入力されると、順序回路76はLoレベルの第1判定信号DBmupを出力する。
Hereinafter, the behavior of the
しかしながらU相上アームスイッチ61に対応する遮断回路20が故障していて、第1制御信号SImupが遮断されない場合、制御部10の第1制御信号SImupの1パルス出力に応じて、1パルス分の第1変換信号DAmupが順序回路76に入力される。この第1変換信号DAmupの順序回路76への入力タイミングは、制御部10から第1制御信号SImupが1パルス出力されたタイミングよりも伝搬時間Tdだけ遅延する。遅延回路78は、この伝搬時間Td分、第1制御信号SImupの順序回路76への入力を遅延する。そのため順序回路76には、1パルス分の第1変換信号DAmupが入力されたタイミングにおいて、1パルス分の第1制御信号SImupがクロック信号として入力される。この際、順序回路76はHiレベルの第1判定信号DBmupを出力する。以上に示したU相上アームスイッチ61に対応するバッファ回路30と判定回路72の挙動は、他のスイッチ62〜66に対応するバッファ回路30と判定回路72においても同様である。
However, if the
なお、6つの順序回路76の出力信号(判定信号DBmup〜DBmwn)それぞれの電圧レベルは、HiレベルのSET信号によって一律にHiレベルに定められる。順序回路76には上記のORゲート77が接続されており、このORゲート77の出力がSET信号である。ORゲート77には遮断信号SDNmとパワーオンリセット信号PORとが入力される。パワーオンリセット信号PORはイグニッションスイッチIGと連動しており、イグニッションスイッチIGがオフ状態からオン状態になると所定時間Loレベルになった後、Hiレベルになる。
The voltage levels of the output signals (determination signals DBmup to DBmwn) of the six
ORゲート77は、遮断信号SDNmがHiレベルの時にアクティブであり、パワーオンリセット信号PORがLoレベルの時にアクティブである。したがって遮断信号SDNmがHiレベル、若しくは、パワーオンリセット信号PORがLoレベルの時に、ORゲート77はHiレベルのSET信号を出力する。これとは異なり、遮断信号SDNmがLoレベルであり、パワーオンリセット信号PORがHiレベルである時に、ORゲート77はLoレベルのSET信号を出力する。
The
イグニッションスイッチIGがオフ状態において、遮断信号SDNmはLoレベル、パワーオンリセット信号PORは不定である。しかしながらイグニッションスイッチIGがオフ状態からオン状態になると、パワーオンリセット信号PORは所定時間Loレベルになる。そのため故障診断の開始時において、SET信号はHiレベルとなる。これにより6つの順序回路76それぞれから出力される判定信号DBmup〜DBmwnは初期状態としてHiレベルに固定される。しかしながらパワーオンリセット信号PORがLoレベルになってから所定時間経過すると、パワーオンリセット信号PORはLoレベルからHiレベルになる。そのためSET信号はHiレベルからLoレベルになり、判定信号DBmup〜DBmwnのHiレベル固定が解除される。これにより判定信号DBmup〜DBmwnは、変換信号DAmup〜DAmwnと制御信号SImup〜SImwnとに応じて変動可能となっている。
When the ignition switch IG is in the OFF state, the cutoff signal SDNm is at Lo level and the power-on reset signal POR is indefinite. However, when the ignition switch IG changes from the off state to the on state, the power-on reset signal POR is at the Lo level for a predetermined time. Therefore, the SET signal becomes Hi level at the start of failure diagnosis. As a result, the determination signals DBmup to DBmwn output from each of the six
以上の構成により、遮断回路20の故障診断時においてモータ制御装置100の信号は図3に示すように振る舞う。制御部10は遮断信号SDNmをLoレベルにしつつ、故障診断の始めにおいて上アームスイッチ61,63,65に対応する制御信号SImup,SImvp,SImwpを同時に1パルス出力する。すると、3つの遮断回路20それぞれが正常の場合、増幅信号SOmup,SOmvp,SOmwpは図3に実線で示すようにHiレベルのままで変化しない。そのため変換信号DAmup,DAmvp,DAmwpは図3に実線で示すようにLoレベルのままで変化しない。これに対して判定信号DBmup,DBmvp,DBmwpは図3に実線で示すようにHiレベルからLoレベルに変化する。
With the above configuration, the signal from the
これとは反対に、3つの遮断回路20それぞれが異常の場合、増幅信号SOmup,SOmvp,SOmwpは図3に一点鎖線で示すように一時的に電圧レベルが閾値電圧Vthよりも低下する。それに伴って変換信号DAmup,DAmvp,DAmwpそれぞれは図3に一点鎖線で示すようにLoレベルからHiレベルへと一時的に変化する。これに対して判定信号DBmup,DBmvp,DBmwpは図3に一点鎖線で示すようにHiレベルのままで変化しない。
On the other hand, when each of the three
同様にして制御部10は遮断信号SDNmをLoレベルにしつつ、下アームスイッチ62,64,66に対応する制御信号SImun,SImvn,SImwnを同時に1パルス出力する。すると、3つの遮断回路20それぞれが正常の場合、判定信号DBmun,DBmvn,DBmwnは図3に実線で示すようにHiレベルからLoレベルに変化する。これとは異なり、3つの遮断回路20それぞれが異常の場合、判定信号DBmun,DBmvn,DBmwnは図3に一点鎖線で示すようにHiレベルのままで変化しない。
Similarly, the
以上に示したように、6つの判定信号DBmup〜DBmwnそれぞれは、6つの遮断回路20それぞれの状態に応じて電圧レベルが変化する。次に、これら6つの判定信号DBmup〜DBmwnの入力される総合判定回路73を説明する。
As described above, each of the six determination signals DBmup to DBmwn changes in voltage level according to the state of each of the six
総合判定回路73は、総合ORゲート79とオープンドレイン回路80を有する。総合ORゲート79に6つの判定信号DBmup〜DBmwnが入力され、オープンドレイン回路80に総合ORゲート79の出力が入力される。
The
総合ORゲート79は6つの判定信号DBmup〜DBmwnの内の少なくとも1つがHiレベルの時にHiレベルを出力し、6つの判定信号DBmup〜DBmwnの全てがLoレベルの時にLoレベルを出力する。そしてオープンドレイン回路80は、総合ORゲート79の出力がHiレベルの時にLoレベルの総合判定信号DOUTを出力し、総合ORゲート79の出力がLoレベルの時にHiレベルの総合判定信号DOUTを出力する。
The total OR
オープンドレイン回路80は、低圧システム側の電源からグランドに向かって抵抗81とスイッチ82が順に直列接続されたものである。この抵抗81とスイッチ82の中点が総合判定信号DOUTとして制御部10に出力される。スイッチ82はNチャネル型MOSFETであり、このスイッチ82のゲート電極に総合ORゲート79の出力が入力される。
In the
上記したようにイグニッションスイッチIGがオフ状態からオン状態に切り換わると、6つの順序回路76それぞれの出力信号(判定信号DBmup〜DBmwn)は、初期状態として全てHiレベルになる。そのため総合ORゲート79からはHiレベルが出力され、図3に実線で示すように総合判定信号DOUTはLoレベルとなっている。
As described above, when the ignition switch IG is switched from the OFF state to the ON state, the output signals (determination signals DBmup to DBmwn) of the six
これに対して判定信号DBmup〜DBmwnのHiレベル固定が解除され、制御信号SImup〜SImwnを1パルス出力すると、6つの判定信号DBmup〜DBmwnは、6つの遮断回路20それぞれの状態に応じてHiレベル若しくはLoレベルになる。スイッチ61〜66それぞれに対応する6つの遮断回路20の全てが正常の場合、6つの判定信号DBmup〜DBmwnの全てがHiレベルからLoレベルに変わる。そのため総合ORゲート79の出力はHiレベルからLoレベルに変わり、総合判定信号DOUTは図3に実線で示すようにLoレベルからHiレベルへと変化する。
On the other hand, when the Hi level fixing of the determination signals DBmup to DBmwn is released and one pulse of the control signals SImup to SImwn is output, the six determination signals DBmup to DBmwn are at the Hi level according to the states of the six
しかしながら6つの遮断回路20の内の少なくとも1つが異常の場合、6つの判定信号DBmup〜DBmwnの内の少なくとも1つはHiレベルのままで変化しない。そのため総合ORゲート79の出力はHiレベルのままであり、総合判定信号DOUTも図3に一点鎖線で示すようにLoレベルのままとなる。
However, when at least one of the six
以上に示したように、総合ORゲート79の出力と総合判定信号DOUTの電圧レベルは、6つの遮断回路20の状態に応じて異なる振る舞いを示す。なお、遮断回路20ではなく監視回路70が故障している場合においても、総合判定信号DOUTはその状態に応じた振る舞いを示す。
As described above, the output of the total OR
次に、遮断回路20の故障診断処理を図4に基づいて説明する。なお図4に示す上アーム制御信号SImp、上アーム増幅信号SOmp、上アーム変換信号DAmp、および、上アーム判定信号DBmpそれぞれは、上アームスイッチ61,63,65に対応する信号である。同様にして下アーム制御信号SImn、下アーム増幅信号SOmn、下アーム変換信号DAmn、および、下アーム判定信号DBmnそれぞれは、下アームスイッチ62,64,66に対応する信号である。
Next, failure diagnosis processing of the
例えば上アーム制御信号SImpは3つの制御信号SImup,SImvp,SImwpに対応する。3つの制御信号SImup,SImvp,SImwpの全てがHiレベルの時に上アーム制御信号SImpはHiレベルとなる。しかしながら3つの制御信号SImup,SImvp,SImwpの少なくとも1つがLoレベルの時に上アーム制御信号SImpはLoレベルとなる。このように信号をまとめて示すのは、説明を簡明とするためである。 For example, the upper arm control signal SImp corresponds to three control signals SImup, SImvp, and SImwp. When all of the three control signals SImup, SImvp, and SImwp are at the Hi level, the upper arm control signal SImp is at the Hi level. However, when at least one of the three control signals SImup, SImvp, and SImwp is at Lo level, the upper arm control signal SImp is at Lo level. The signals are collectively shown in this way for the sake of simplicity.
時間t1において車両のイグニッションスイッチIGはオフ状態からオン状態に切り換わる。この際にパワーオンリセット信号PORは一時的にLoレベルとなる。そのためSET信号は一時的にHiレベルとなり、判定信号DBmp、DBmnはHiレベルとなる。この結果、総合判定信号DOUTはLoレベルとなる。なお遮断信号SDNmはLoレベルとなっている。 At time t1, the ignition switch IG of the vehicle is switched from the off state to the on state. At this time, the power-on reset signal POR temporarily becomes Lo level. Therefore, the SET signal temporarily becomes Hi level, and the determination signals DBmp and DBmn become Hi level. As a result, the comprehensive determination signal DOUT becomes Lo level. The cutoff signal SDNm is at Lo level.
時間t1から時間t2に至ると、パワーオンリセット信号PORはLoレベルからHiレベルとなる。また遮断信号SDNmはLoレベルのままである。したがってSET信号はHiレベルからLoレベルへと換わり、6つの順序回路76それぞれは入力信号とクロック信号とに応じて出力信号が切り換わり可能となる。しかしながらこの時点において制御部10は、制御信号SImp,SImnを出力していない。そのため判定信号DBmp、DBmnそれぞれは未だHiレベルとなっており、総合判定信号DOUTも未だLoレベルとなっている。
From time t1 to time t2, the power-on reset signal POR changes from Lo level to Hi level. Further, the cutoff signal SDNm remains at the Lo level. Therefore, the SET signal changes from the Hi level to the Lo level, and each of the six
ただし、この時点において例えば天絡などの異常が監視回路70にあると、図4において一点鎖線で示すように総合判定信号DOUTがHiレベルとなっている可能性がある。そこで制御部10は時間t2後の時間t3において総合判定信号DOUTがLoレベルか否かを判定する。制御部10は総合判定信号DOUTがLoレベルの場合に未だ異常は検出されないと判定し、総合判定信号DOUTがHiレベルの場合に監視回路70に異常が生じていると判定する。
However, if there is an abnormality such as a power fault at this time in the
時間t3から時間t4に至ると、制御部10は遮断回路20の故障診断を開始する。制御部10は、遮断信号SDNmをLoレベルに保ちつつ、上アーム制御信号SImpの電圧レベルを一時的にLoレベルからHiレベルに切り換える。すなわち制御部10は、遮断信号SDNmをLoレベルに保ちつつ、上アームスイッチ61,63,65それぞれに対して3つの制御信号SImup,SImvp,SImwpを同時に1パルス出力する。これにより上アームスイッチ61,63,65それぞれは一時的にオン状態になる。ただし下アームスイッチ62,64,66それぞれは未だオフ状態になっている。そのため、この上アーム制御信号SImpの1パルス出力によってドライバ60は駆動せず、モータ200に電流は流れない。
When the time t3 reaches the time t4, the
上アームスイッチ61,63,65それぞれに対応する遮断回路20が正常の場合、上アーム制御信号SImpのバッファ回路30への出力が遮断される。そのため順序回路76の入力信号はLoレベルのままである。この入力状態において、遅延回路78によって伝搬時間Tdだけ遅延された、1パルスの上アーム制御信号SImpがクロック信号として順序回路76に入力される。これにより順序回路76の出力がHiレベルからLoレベルに変化する。すなわち、図4において実線で示すように時間t5において上アーム判定信号DBmpがHiレベルからLoレベルに変化する。
When the
これとは異なり、上アームスイッチ61,63,65それぞれに対応する遮断回路20が異常の場合、上アーム制御信号SImpのバッファ回路30への出力が遮断されない。そのため上アーム制御信号SImpの入力によって、上アームスイッチ61,63,65に対応するバッファ回路30の増幅スイッチ31のチャネルの形成に伴って上アーム増幅信号SOmpが、図4にて一点鎖線で示すように一時的に低下する。上アーム増幅信号SOmpが閾値電圧生成部74の生成する閾値電圧Vthを下回ると、コンパレータ75の出力レベルが一時的に反転する。すなわち上アーム変換信号DAmpの電圧レベルが図4において一点鎖線で示すようにLoレベルからHiレベルへと一時的に変わる。そのため順序回路76の入力信号はLoレベルからHiレベルへと一時的に変化する。この入力状態において、遅延回路78によって伝搬時間Tdだけ遅延された、1パルスの上アーム制御信号SImpがクロック信号として順序回路76に入力される。これにより順序回路76の出力がHiレベルのままに維持される。すなわち、図4において一点鎖線で示すように時間t5において上アーム判定信号DBmpの電圧レベルは変化せず、Hiレベルに維持される。
On the other hand, when the
この時点において、未だ下アームスイッチ62,64,66それぞれに対して下アーム制御信号SImnを出力していない。そのため監視回路70が正常の場合、総合判定信号DOUTはLoレベルであることが期待される。しかしながらやはりこの状態においても例えば総合ORゲート79の入出力端子間のショートなどの異常が監視回路70にあると、図4において一点鎖線で示すように総合判定信号DOUTがHiレベルとなっている可能性がある。そこで制御部10は時間t5後の時間t6において総合判定信号DOUTがLoレベルか否かを判定する。制御部10は総合判定信号DOUTがLoレベルの場合に未だ異常は検出されないと判定し、総合判定信号DOUTがHiレベルの場合に監視回路70に異常が生じていると判定する。
At this time, the lower arm control signal SImn is not yet output to the lower arm switches 62, 64, and 66, respectively. Therefore, when the
この後、時間t6から時間t7に至ると、制御部10は、遮断信号SDNmをLoレベルに保ちつつ、下アーム制御信号SImnの電圧レベルを一時的にLoレベルからHiレベルに切り換える。すなわち制御部10は、遮断信号SDNmをLoレベルに保ちつつ、下アームスイッチ62,64,66それぞれに対して制御信号SImun,SImvn,SImwnを同時に1パルス出力する。この出力によって下アームスイッチ62,64,66それぞれは一時的にオン状態になる。ただし上アームスイッチ61,63,65それぞれはすでにオン状態からオフ状態になっている。そのため、この下アーム制御信号SImnの1パルス出力によってドライバ60は駆動せず、モータ200に電流は流れない。上アーム制御信号SImpの1パルス出力タイミングである時間t4と、下アーム制御信号SImnの1パルス出力タイミングである時間t7との間の時間は、上アームスイッチ61,63,65がオン状態からオフ状態に切り換わる時間よりも長く定められる。
Thereafter, from time t6 to time t7, the
下アームスイッチ62,64,66それぞれに対応する遮断回路20が正常の場合、下アーム制御信号SImnのバッファ回路30への出力が遮断される。そのため順序回路76の入力信号はLoレベルのままである。この入力状態において、遅延回路78によって伝搬時間Tdだけ遅延された、1パルスの下アーム制御信号SImnがクロック信号として順序回路76に入力される。これにより順序回路76の出力がHiレベルからLoレベルに変化する。すなわち、図4において実線で示すように時間t8において下アーム判定信号DBmnがHiレベルからLoレベルに変化する。
When the
これとは異なり、下アームスイッチ62,64,66に対応する遮断回路20が異常の場合、下アーム制御信号SImnのバッファ回路30への出力が遮断されない。そのため下アーム制御信号SImnの入力によって、下アームスイッチ62,64,66に対応するバッファ回路30の増幅スイッチ31のチャネルの形成に伴って下アーム増幅信号SOmnが、図4にて一点鎖線で示すように一時的に低下する。下アーム増幅信号SOmnが閾値電圧Vthを下回ると、下アーム変換信号DAmnの電圧レベルが図4において一点鎖線で示すようにLoレベルからHiレベルへと一時的に変わる。そのため順序回路76の入力信号はLoレベルからHiレベルへと一時的に変化する。この入力状態において、遅延回路78によって伝搬時間Tdだけ遅延された、1パルスの下アーム制御信号SImnがクロック信号として順序回路76に入力される。これにより順序回路76の出力がHiレベルのままに維持される。すなわち、図4において一点鎖線で示すように時間t8において下アーム判定信号DBmnの電圧レベルは変化せず、Hiレベルに維持される。
On the other hand, when the
この時点において、スイッチ61〜66それぞれに対応する遮断回路20と監視回路70の全てが正常の場合、総合判定信号DOUTはHiレベルであることが期待される。しかしながらスイッチ61〜66それぞれに対応する遮断回路20と監視回路70の少なくとも1つが異常の場合、総合判定信号DOUTはLoレベルに維持される。そこで制御部10は時間t8後の時間t9において総合判定信号DOUTがHiレベルか否かを判定する。制御部10は総合判定信号DOUTがHiレベルの場合に異常がないと判定し、総合判定信号DOUTがLoレベルの場合に遮断回路20若しくは監視回路70に異常が生じていると判定する。
At this time, when all of the
次に、制御部10による故障診断処理を図5に基づいて説明する。上記したように制御部10はイグニッションスイッチIGがオフ状態からオン状態になると診断モードになる。この診断モードにおいて制御部10は遮断信号をLoレベルに保つ。
Next, failure diagnosis processing by the
ステップS10において制御部10は、先ず総合判定信号DOUTがLoレベルか否かを判定する。制御部10は総合判定信号DOUTがLoレベルであると判定するとステップS20へ進む。これとは反対に総合判定信号DOUTがHiレベルであると判定すると制御部10は、ステップS70へと進む。このステップS10における総合判定信号DOUTの判定処理は、パワーオンリセット信号がLoレベルからHiレベルに切り換った図4の時間t3にて行われる。
In step S10, the
ステップS20へ進むと制御部10は、上アーム制御信号SImpを1パルス出力する。そしてステップS30へと進む。このステップS20における上アーム制御信号SImpの1パルス出力は、図4の時間t4にて行われる。
In step S20, the
ステップS30へ進むと制御部10は、総合判定信号DOUTがLoレベルか否かを判定する。制御部10は総合判定信号DOUTがLoレベルであると判定するとステップS40へと進む。これとは反対に総合判定信号DOUTがHiレベルであると判定すると制御部10は、ステップS70へと進む。このステップS40における総合判定信号DOUTの判定処理は、図4の時間t6にて行われる。
In step S30, the
ステップS40へ進むと制御部10は、下アーム制御信号SImnを1パルス出力する。そしてステップS50へと進む。このステップS50における下アーム制御信号SImnの1パルス出力は、図4の時間t7にて行われる。
In step S40, the
ステップS50へ進むと制御部10は、総合判定信号DOUTがHiレベルか否かを判定する。制御部10は総合判定信号DOUTがHiレベルであると判定するとステップS60へと進む。これとは反対に総合判定信号DOUTがLoレベルであると判定すると制御部10は、ステップS70へと進む。このステップS50における総合判定信号DOUTの判定処理は、図4の時間t9にて行われる。
In step S50, the
ステップS60へ進むと制御部10は、6つのスイッチ61〜66に対応する遮断回路20と監視回路70の全てが正常であると判定する。そして制御部10はステップS80へと進み、その正常と診断した結果を上位ECUへ通知する。
In step S60, the
ステップS70へ進むと制御部10は、6つのスイッチ61〜66に対応する遮断回路20と監視回路70の少なくとも1つが異常であると判定する。そして制御部10はステップS80へと進み、その異常と診断した結果を上位ECUへ通知する。
In step S70, the
次に、本実施形態に係るモータ制御装置100の作用効果を説明する。上記したように、制御部10は遮断回路20と監視回路70の故障判定(故障診断)をするにあたって、上アームスイッチ61,63,65それぞれに制御信号SImup,SImvp,SImwpを1パルス出力する。その後に制御部10は下アームスイッチ62,64,66それぞれに制御信号SImun,SImvn,SImwnを1パルス出力する。そして制御部10はその後の総合判定信号DOUTの電圧レベルに基づいて、遮断回路20と監視回路70が異常か否かを判定する。これによれば、モータ200に電流が流れることを抑制しつつ、遮断回路20の故障診断を行うことができる。
Next, functions and effects of the
制御部10には総合判定回路73の1つの出力端子が接続されている。これによれば、制御部に6つの判定回路それぞれの出力端子が接続される構成と比べて、制御部10の入力端子の数の増大が抑制される。すなわち、制御部10に接続される監視回路70の出力端子の数を、ドライバ60の有するスイッチの数に依らずに1つとすることができる。
One output terminal of the
制御部10は遮断回路20の故障診断する際に、制御信号SImup,SImvp,SImwpを同時に1パルス出力した後、制御信号SImun,SImvn,SImwnを同時に1パルス出力する。これによれば、制御部10が制御信号を1パルス出力する動作が2回となる。そのため制御部が6つの制御信号SImup〜SImwnを個別に1パルス出力する構成と比べて、遮断回路20の故障診断時間が短くなる。
When diagnosing the failure of the interrupting
制御部10はイグニッションスイッチIGがオン状態になると遮断回路20の故障診断を行う。これにより車両の始動時に故障診断を行うことができる。
When the ignition switch IG is turned on, the
総合判定回路73はオープンドレイン回路80を有する。これによれば総合ORゲート79とは別のIC論理回路に対応するスイッチをスイッチ82と並列接続し、そのスイッチのゲートにIC論理回路の出力を入力する構成とすることで、IC論理回路の出力を制御部10に出力することが可能となる。この結果、制御部10の入力端子数が他のIC論理回路の追加にともなって、増加することが抑制される。
The
制御部10は、制御信号SImup,SImvp,SImwpを1パルス出力する前後において、総合判定信号DOUTを検出し、その電圧に基づいて監視回路70の故障を診断する。これによれば、遮断回路20だけではなく監視回路70の故障も診断することができる。
The
遮断回路20、バッファ回路30、および、監視回路70それぞれは、同一の集積回路に形成されている。これによれば、遮断回路、バッファ回路、および、監視回路それぞれが異なる集積回路に形成される構成と比べて、部品点数の増大が抑制される。
Each of the
なお実施形態では故障診断処理において制御部10が3つの制御信号SImup,SImvp,SImwpを同時に1パルス出力した後に、3つの制御信号SImun,SImvn,SImwnを同時に1パルス出力する例を示した。しかしながらこれとは異なり、故障診断処理において制御部10は6つの制御信号SImup〜SImwnを順次1パルス出力してもよい。
In the embodiment, in the failure diagnosis process, the
(第2実施形態)
次に、本発明の第2実施形態を図6〜図8に基づいて説明する。第2実施形態に係るモータ制御装置は上記した実施形態によるものと共通点が多い。そのため以下においては共通部分の説明を省略し、異なる部分を重点的に説明する。また以下においては上記した実施形態で示した要素と同一の要素には同一の符号を付与する。
(Second Embodiment)
Next, a second embodiment of the present invention will be described with reference to FIGS. The motor control device according to the second embodiment has much in common with the above-described embodiment. Therefore, in the following description, description of common parts is omitted, and different parts are mainly described. In the following description, the same reference numerals are given to the same elements as those described in the above embodiment.
第1実施形態では、6つの遮断回路20の故障診断をひとくくりにして行う例を示した。これに対し本実施形態では、6つの遮断回路20のいずれかに故障の可能性があると診断すると、6つの遮断回路20の内のいずれが故障しているのかを特定する点を特徴とする。
In the first embodiment, an example in which failure diagnosis of the six shut-off
制御部10は、制御信号SImup〜SImwnと遮断信号SDNmの他に、クリア信号CLRを生成し、それを監視回路70に出力する。このクリア信号CLRは、監視回路70の6つの順序回路76それぞれに入力される。6つの順序回路76それぞれはクリア信号CLRが入力されると、入力信号とクロック信号とに関わらず、判定信号DBmup〜DBmwnをLoレベルに固定する。
The
制御部10は、第1実施形態に示したように遮断回路20若しくは監視回路70に故障があると診断すると、以下に示す故障箇所特定処理を実施する。図7に示すように制御部10は、遮断信号SDNmをLoレベルに保ちつつ、時間t10においてクリア信号を6個の監視回路70それぞれに1パルス出力する。これにより判定信号DBmup〜DBmwnの全てをLoレベルにし、総合判定信号DOUTをHiレベルにする。
When the
ただし、この時点において監視回路70に異常があると、図7において一点鎖線で示すように総合判定信号DOUTがLoレベルとなっている可能性がある。そこで制御部10は時間t10後の時間t11において総合判定信号DOUTがHiレベルか否かを判定する。制御部10は総合判定信号DOUTがHiレベルの場合に未だ異常は検出されないと判定する。これとは異なり総合判定信号DOUTがLoレベルの場合、制御部10は監視回路70に異常が生じていると判定する。
However, if there is an abnormality in the
時間t11から時間t12に至ると制御部10は、遮断信号SDNmをLoレベルに保ちつつ、U相上アームスイッチ61に対して1パルスの信号を出力する。この出力によってU相上アームスイッチ61は一時的にオン状態になるが、他のアームスイッチ62〜66それぞれは未だオフ状態になっている。そのため、この第1制御信号SImupの1パルス出力によってドライバ60は駆動せず、モータ200に電流は流れない。
From time t11 to time t12, the
U相上アームスイッチ61に対応する遮断回路20が正常の場合、第1制御信号SImupのバッファ回路30への出力が遮断される。そのため順序回路76の入力信号はLoレベルのままである。この入力状態において、遅延回路78によって伝搬時間Tdだけ遅延された、1パルスの第1制御信号SImupがクロック信号として順序回路76に入力される。この場合、順序回路76の出力はLoレベルに維持される。すなわち、図7において実線で示すように時間t13において第1判定信号DBmupの電圧レベルは変化せず、Loレベルに維持される。この場合、6つの判定信号DBmup〜DBmwnそれぞれはLoレベルのままなので、総合判定信号DOUTはHiレベルのままとなる。
When the
これとは異なり、U相上アームスイッチ61に対応する遮断回路20が異常の場合、第1制御信号SImupのバッファ回路30への出力が遮断されない。そのため第1制御信号SImupの入力によって、U相上アームスイッチ61に対応するバッファ回路30の増幅スイッチ31のチャネルの形成に伴って第1増幅信号SOmupが図7にて一点鎖線で示すように低下する。第1増幅信号SOmupが閾値電圧Vthを下回ると、第1変換信号DAmupの電圧レベルが図7において一点鎖線で示すようにLoレベルからHiレベルへと一時的に変わる。そのため順序回路76の入力信号はLoレベルからHiレベルへと一時的に変化する。この入力状態において、遅延回路78によって伝搬時間Tdだけ遅延された、1パルスの第1制御信号SImupがクロック信号として順序回路76に入力される。これにより順序回路76の出力がLoレベルからHiレベルに変化する。すなわち、図7において一点鎖線で示すように時間t13において第1判定信号DBmupの電圧レベルがLoレベルからHiレベルに変化する。この場合、総合判定信号DOUTはHiレベルからLoレベルへと変化する。
In contrast, when the
以上に示したように、U相上アームスイッチ61に対応する遮断回路20が正常の場合、総合判定信号DOUTはHiレベルであることが期待される。しかしながらU相上アームスイッチ61に対応する遮断回路20が異常の場合、総合判定信号DOUTはLoレベルなる。そこで制御部10は時間t13後の時間t14において総合判定信号DOUTがHiレベルか否かを判定する。制御部10は総合判定信号DOUTがHiレベルの場合に異常がないと判定し、総合判定信号DOUTがLoレベルの場合にU相上アームスイッチ61に対応する遮断回路20に異常が生じていると判定する。
As described above, when the
以上に示した故障箇所特定処理は、6つのスイッチ61〜66に対応する6つの遮断回路20の内、U相上アームスイッチ61に対応する遮断回路20のみに対して行われたものである。制御部10は、他の5つの遮断回路20に対しても、同様の故障箇所特定処理を順次行う。これにより制御部10は、6つの遮断回路20の内のいずれが故障しているのかを特定する。
The failure location specifying process described above is performed only for the
次に、制御部10による故障箇所特定処理を図8に基づいて説明する。制御部10は第1実施形態で示した故障診断処理において異常があると判定すると、図8に示す故障箇所特定処理を行う。この故障箇所特定処理において制御部10は遮断信号をLoレベルに保つ。
Next, the failure location specifying process by the
ステップS110において制御部10は、クリア信号CLRを1パルス出力する。こうすることで制御部10は、判定信号DBmup〜DBmwnを一律にLoレベルにし、総合判定信号DOUTをHiレベルにする。この後、制御部10はステップS120へと進む。
In step S110, the
ステップS120へ進むと制御部10は、総合判定信号DOUTがHiレベルか否かを判定する。制御部10は総合判定信号DOUTがHiレベルであると判定するとステップS130へ進む。これとは反対に総合判定信号DOUTがLoレベルであると判定すると制御部10は、ステップS160へと進む。このステップS120における総合判定信号の判定処理は、図7の時間t11にて行われる。
In step S120, the
ステップS130へ進むと制御部10は、6つの制御信号SImup〜SImwnの内、検査対象とする遮断回路20に対する1つの制御信号を1パルス出力する。そしてステップS140へと進む。このステップS130における1つの制御信号の1パルス出力は、図7の時間t12にて行われる。
In step S130, the
ステップS140へ進むと制御部10は、総合判定信号DOUTがHiレベルか否かを判定する。制御部10は総合判定信号DOUTがHiレベルであると判定するとステップS150へ進む。これとは反対に総合判定信号DOUTがLoレベルであると判定すると制御部10は、ステップS160へと進む。このステップS150における総合判定信号の判定処理は、図7の時間t14にて行われる。
In step S140, the
ステップS150へ進むと制御部10は、検査対象とする遮断回路20は正常であると判定する。そして制御部10はステップS170へと進み、その正常と判断した診断結果を上位ECUへ出力する。この後に制御部10はステップS180へと進む。
In step S150, the
ステップS160へ進むと制御部10は、検査対象とする遮断回路20と監視回路70の少なくとも一方が異常であると判定する。そして制御部10はステップS170へと進み、その異常と判断した診断結果を上位ECUへ出力する。この後に制御部10はステップS180へと進む。
In step S160, the
ステップS180へ進むと制御部10は、6つの遮断回路20のそれぞれを個別に被検査対象として、故障診断を行ったか否かを判定する。6つの遮断回路20の全ての故障診断を終了した場合、制御部10は故障箇所特定処理を終了する。これとは異なり、6つの遮断回路20の全ての故障診断が終了していない場合、制御部10はステップS130へと戻り、検査対象とする遮断回路20を切り換える。これにより制御部10は6つの遮断回路20の全てに対して、故障診断を順次行う。
In step S180, the
以上に示したように本実施形態に係るモータ制御装置100によれば、6つの遮断回路20の内のいずれが故障しているのかを特定することができる。
As described above, according to the
(第3実施形態)
次に、本発明の第3実施形態を図9〜図11に基づいて説明する。第3実施形態に係るモータ制御装置は上記した実施形態によるものと共通点が多い。そのため以下においては共通部分の説明を省略し、異なる部分を重点的に説明する。また以下においては上記した実施形態で示した要素と同一の要素には同一の符号を付与する。
(Third embodiment)
Next, a third embodiment of the present invention will be described with reference to FIGS. The motor control device according to the third embodiment has much in common with the above-described embodiment. Therefore, in the following description, description of common parts is omitted, and different parts are mainly described. In the following description, the same reference numerals are given to the same elements as those described in the above embodiment.
第1実施形態では、モータ制御装置100が1つのモータ200を制御する例を示した。これに対し本実施形態では、モータ制御装置100が2つのモータ200a,200bを制御する構成となっている。2つのモータ200a,200bは同一の構成となっている。
In the first embodiment, an example in which the
モータ制御装置100は、ドライバ60として2つのインバータ60a,60bと、これら2つのインバータ60a,60bに昇圧電圧VHを印加する昇圧コンバータ90と、を有する。図10に示すように2つのインバータ60a,60bは2つのモータ200a,200bそれぞれに対して接続され、昇圧コンバータ90は2つのインバータ60a,60bそれぞれに接続されている。昇圧コンバータ90が昇圧回路に相当する。図10に示すようにインバータ60a,60bは、第1実施形態で示したドライバ60(インバータ)と全く同一の構成となっている。
The
監視回路70は、2つのインバータ60a,60bと1つの昇圧コンバータ90それぞれに対応する電圧レベル変換回路71と判定回路72を有するとともに、総合判定回路73を有する。また本実施形態に係る監視回路70は、2つのインバータ60a,60bと1つの昇圧コンバータ90それぞれに対応する3つのドライバ判定回路83も有する。ドライバ判定回路83が論理ゲートに相当する。
The
以下において、先ず昇圧コンバータ90を説明する。その後、3つのドライバ判定回路83と総合判定回路73を説明する。
In the following,
図10に示すように昇圧コンバータ90は、直列接続された2つの昇圧スイッチ91,92と、2つの昇圧スイッチ91,92と並列接続された平滑コンデンサ93と、を有する。また昇圧コンバータ90は、2つの昇圧スイッチ91の中点とバッテリのプラス電極との間に設けられた昇圧コイル94と、プラス電極と昇圧コイル94との間の中点とバッテリのマイナス電極との間に設けられた平滑コンデンサ95と、を有する。昇圧スイッチ91,92それぞれはIGBTであり、これらに対してダイオード91a,92aが逆並列接続されている。上アーム昇圧スイッチ91のコレクタ電極が2つのインバータ60a,60bそれぞれの上アームスイッチ61,63,65のコレクタ電極に接続されている。そして下アーム昇圧スイッチ92のエミッタ電極が2つのインバータ60a,60bそれぞれの下アームスイッチ62,64,66のコレクタ電極とバッテリのマイナス電極に接続されている。
As shown in FIG. 10, the
昇圧コンバータ90は、モータ200a,200bに生じる誘起電圧を打ち消すために、バッテリ電圧VLを昇圧し、昇圧電圧VHを2つのインバータ60a,60bそれぞれに印加する機能を果たす。昇圧コンバータ90は、動作モードとして、通常モードと昇圧モードを有する。昇圧コンバータ90は車速が閾値に達するまでは通常モードであり、車速が閾値を超えると昇圧モードになる。
昇圧コンバータ90は、制御部10から出力される制御信号SIcp、SIcnによって制御される。この制御信号SIcp、SIcnは、対応する遮断回路20とバッファ回路30を介して絶縁回路40に入力される。そして駆動回路50にて昇圧ゲート駆動信号Gcp,Gcnが生成され、これによって昇圧コンバータ90が制御される。
通常モードにおいて、第1昇圧ゲート駆動信号Gcpはデューティ比100%、第2昇圧ゲート駆動信号Gcnはデューティ比0%となる。これにより、バッテリ電圧VLが2つのインバータ60a,60bそれぞれに印加される。
In the normal mode, the first boost gate drive signal Gcp has a duty ratio of 100%, and the second boost gate drive signal Gcn has a duty ratio of 0%. Thereby, the battery voltage VL is applied to each of the two
これに対して昇圧モードにおいて2つの昇圧スイッチ91,92は、交互にオンオフ制御される。例えば第1昇圧ゲート駆動信号Gcpのデューティ比が50%の場合、第2昇圧ゲート駆動信号Gcnのデューティ比も50%となり、その電圧レベルが反転している。このように2つの昇圧スイッチ91,92を相補的にオンオフ制御することで、昇圧コイル94に電流を流してエネルギーを蓄えさせる。これによりバッテリ電圧VLを昇圧した昇圧電圧VHを生成し、この昇圧電圧VHを2つのインバータ60a,60bそれぞれに印加する。
On the other hand, in the boost mode, the two
次に、ドライバ判定回路83を説明する。図11に示すようにドライバ判定回路83はORゲートである。第1モータ200aに対応するドライバ判定回路83には、6つの判定信号DBmup〜DBmwnが入力される。そして第2モータ200bに対応するドライバ判定回路83には、6つの判定信号DBgup〜DBgwnが入力される。最後に昇圧コンバータ90に対応するドライバ判定回路83には、2つの判定信号DBcp,DBcnが入力される。
Next, the
第1実施形態と同様にして、故障診断処理の始めにおいて、6つの判定信号DBmup〜DBmwn、6つの判定信号DBgup〜DBgwn、および、2つの判定信号DBcp,DBcnそれぞれはHiレベルになる。しかしながら故障診断処理の結果、6つの判定信号DBmup〜DBmwnの全てがHiレベルからLoレベルに変わると、第1モータ200aに対応するドライバ判定回路83の出力(ドライバ信号DOUTm)はHiレベルからLoレベルへと変化する。これとは異なり、故障のために6つの判定信号DBmup〜DBmwnの少なくとも1つがHiレベルのままだと、ドライバ信号DOUTmはHiレベルのままとなる。
In the same manner as in the first embodiment, at the beginning of the failure diagnosis process, the six determination signals DBmup to DBmwn, the six determination signals DBgup to DBgwn, and the two determination signals DBcp and DBcn are at the Hi level. However, if all of the six determination signals DBmup to DBmwn change from the Hi level to the Lo level as a result of the failure diagnosis process, the output of the driver determination circuit 83 (driver signal DOUTm) corresponding to the
同様にして、故障診断処理の結果、6つの判定信号DBgup〜DBgwnの全てがHiレベルからLoレベルに変わると、第2モータ200bに対応するドライバ判定回路83の出力(ドライバ信号DOUTg)はHiレベルからLoレベルへと変化する。これとは異なり、故障のために6つの判定信号DBgup〜DBgwnの少なくとも1つがHiレベルのままだと、ドライバ信号DOUTgはHiレベルのままとなる。
Similarly, when all of the six determination signals DBgup to DBgwn change from the Hi level to the Lo level as a result of the failure diagnosis processing, the output of the driver determination circuit 83 (driver signal DOUTg) corresponding to the
最後に、故障診断処理の結果、2つの判定信号DBcp,DBcnの全てがHiレベルからLoレベルに変わると、昇圧コンバータ90に対応するドライバ判定回路83の出力(DOUTc)はHiレベルからLoレベルへと変化する。これとは異なり、故障のために2つの判定信号DBc,DBcnの少なくとも1つがHiレベルのままだと、ドライバ信号DOUTcはHiレベルのままとなる。以上に示した3つのドライバ信号DOUTm,DOUTg,DOUTcそれぞれが総合判定回路73に入力される。
Finally, when all of the two determination signals DBcp and DBcn change from the Hi level to the Lo level as a result of the failure diagnosis process, the output (DOUTc) of the
第1実施形態と同様にして総合判定回路73は、総合ORゲート79とオープンドレイン回路80を有する。ただし総合ORゲート79には、判定信号ではなく3つのドライバ信号DOUTm,DOUTg,DOUTcが入力される。故障診断処理の始めにおいてドライバ信号DOUTm,DOUTg,DOUTcそれぞれはHiレベルなので、総合ORゲート79の出力もHiレベルとなる。そのため総合判定信号DOUTはLoレベルとなる。そして故障診断処理の結果、ドライバ信号DOUTm,DOUTg,DOUTcそれぞれがHiレベルからLoレベルへと変わると、総合ORゲート79の出力もHiレベルからLoレベルへと変化する。そのため総合判定信号DOUTはHiレベルからLoレベルへと変化する。制御部10は総合判定信号DOUTがHiレベルからLoレベルへと変化したことを検出すると、全ての遮断回路20と監視回路70が正常であると判定する。しかしながら故障診断処理の結果、ドライバ信号DOUTm,DOUTg,DOUTcの少なくとも1つがHiレベルのままだと、総合判定信号DOUTはHiレベルのままとなる。したがってこれを検出すると制御部10は、遮断回路20と監視回路70の少なくとも1つが異常であると判定する。
Similar to the first embodiment, the
以上に示したように、制御対象(モータ200a,200b)の数が増え、それにともなってドライバ(インバータ60a,60bと昇圧コンバータ90)の数が増えたとしても、制御部10には総合判定信号DOUTのみ入力される。これにより制御部10の入力端子の数の増大が抑制される。
As described above, even if the number of objects to be controlled (
なお制御部10は、昇圧電圧VHとバッテリ電圧VLとの差分の絶対値をモニタしており、それが記憶している所定値よりも低い場合に、故障診断処理を行う。これによれば昇圧コンバータ90に対応する遮断回路20と監視回路70の少なくとも一方が故障している場合に、昇圧コイル94に電流が流れることで昇圧電圧VHが過剰に高まることが抑制される。したがって昇圧電圧VHが過剰に高まった場合に制御部10がドライバ60の動作を強制的に停止する過電圧保護を行う場合、その過電圧保護を制御部10が行うことが抑制される。
The
本実施形態に記載のようにドライバの数が複数の場合、図12に示す変形例を採用することもできる。この変形例では、監視回路70は選択回路96をさらに有する。選択回路96は、ドライバ信号がHiレベルの時にアクティブであり、遮断信号がLoレベルの時にアクティブとなるANDゲートである。したがってドライバ信号がHiレベル、遮断信号がLoレベルの時に選択回路96の出力はHiレベルになる。しかしながら、ドライバ信号がLoレベル、若しくは、遮断信号がHiレベルの時に選択回路96の出力はLoレベルになる。選択回路96が選択論理ゲートに相当する。
When there are a plurality of drivers as described in the present embodiment, the modification shown in FIG. 12 may be employed. In this modification, the
選択回路96は、2つのインバータ60a,60bと1つの昇圧コンバータ90それぞれに対応して設けられる。第1モータ200aに対応する選択回路96には、ドライバ信号DOUTmと、第1モータ200aに対応する遮断回路20の遮断信号SDNmが入力される。同様にして第2モータ200bに対応する選択回路96には、ドライバ信号DOUTgと、第2モータ200bに対応する遮断回路20の遮断信号SDNgが入力される。最後に昇圧コンバータ90に対応する選択回路96には、ドライバ信号DOUTcと、昇圧コンバータ90に対応する遮断回路20の遮断信号SDNcが入力される。そして上記の3つの選択回路96の出力それぞれが総合ORゲート79に入力される。
The
制御部10は、被診断対象とするドライバを1つ選択し、そのドライバに対応する遮断回路20にLoレベルの遮断信号を出力する。そして制御部10は他の遮断回路20にHiレベルの遮断信号を出力する。
The
例えば制御部10は第1モータ200aに対応する遮断回路20の遮断信号SDNmをLoレベルにし、他の遮断信号SDNg,SDNcそれぞれをHiレベルにする。こうすると第1モータ200aに対応する選択回路96にLoレベルの遮断信号SDNmが入力される。そして第2モータ200bに対応する選択回路96にHiレベルの遮断信号SDNgが入力され、昇圧コンバータ90に対応する選択回路96にHiレベルの遮断信号SDNcが入力される。この結果、遮断信号SDNmの入力される選択回路96の出力はドライバ信号DOUTmに依って定まるが、遮断信号SDNg,SDNcの入力される他の2つの選択回路96の出力はドライバ信号DOUTg,DOUTcに依らずにLoレベルに定まる。
For example, the
以上により、総合ORゲート79の出力と総合判定信号DOUTの電圧レベルは、ドライバ信号DOUTmによって定められる。すなわち、被診断対象とする第1モータ200aに対応する遮断回路20の故障の有無によって総合判定信号DOUTの電圧レベルが定められる。このように、制御部10によって複数のドライバに対応する遮断信号の電圧レベルを選択することで、被診断対象とする遮断回路20を選択し、それらの故障診断を個別に行うことができる。なお、このような個別の故障診断は車両が停止している状態において行われる。
As described above, the output level of the total OR
本実施形態ではモータ制御装置100が、ドライバ60として2つのインバータ60a,60bと1つ昇圧コンバータ90を有する例を示した。しかしながらモータ制御装置100は昇圧コンバータ90を有していなくともよい。
In the present embodiment, an example in which the
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。 The preferred embodiments of the present invention have been described above. However, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention.
(第1の変形例)
各実施形態では、バッファ回路30から出力された増幅信号が監視回路70に入力される例を示した。しかしながらこれとは異なり、遮断回路20から出力された制御信号が監視回路70に入力される構成を採用することもできる。この場合、監視回路70は電圧レベル変換回路71を有さない。遮断回路20から出力された制御信号が、順序回路76に入力される。
(First modification)
In each embodiment, an example in which the amplified signal output from the
(第2の変形例)
各実施形態では、総合判定回路73が総合ORゲート79とオープンドレイン回路80を有する例を示した。しかしながら総合判定回路73はオープンドレイン回路80の代わりに、オープンコレクタ回路を有してもよい。この場合、スイッチ82はMOSFETではなく、トランジスタとなる。
(Second modification)
In each embodiment, an example in which the
また、総合判定回路73はオープンドレイン回路80を有さなくともよい。この場合、総合ORゲート79の出力端子が制御部10に接続される。
Further, the
さらに言えば、監視回路70は総合判定回路73を有さなくともよい。この場合、第1実施形態および第2実施形態において、6つの判定回路72それぞれの出力端子が制御部10に接続される。また第3実施形態では、3つのドライバ判定回路83の出力端子が制御部10に接続される。また監視回路70がドライバ判定回路83を有さない場合、14個の判定回路72の出力端子が制御部10に接続される。
Furthermore, the
(第3の変形例)
各実施形態では遮断回路20だけではなく監視回路70の故障も診断する例を示した。しかしながら監視回路70の故障診断は行わなくともよい。この場合、図5に示すステップS10,S30は省略される。また図8に示すステップS120も省略される。
(Third Modification)
In each embodiment, an example in which a failure of not only the
(その他の変形例)
各実施形態では、本発明の負荷制御装置を、ハイブリッド自動車に搭載されたモータを制御するモータ制御装置に適用した例を示した。しかしながら負荷制御装置の適用としては上記例に限定されず、例えば可変バルブタイミングの動力源であるモータを制御する制御ECUに適用することもできる。本発明の負荷制御装置としては、モータなどの誘導性負荷を制御するものであれば適宜採用することができる。
(Other variations)
In each embodiment, the example which applied the load control apparatus of this invention to the motor control apparatus which controls the motor mounted in the hybrid vehicle was shown. However, the application of the load control device is not limited to the above example, and can be applied to, for example, a control ECU that controls a motor that is a power source of variable valve timing. As the load control device of the present invention, any device that controls an inductive load such as a motor can be adopted as appropriate.
各実施形態では、遮断回路20、バッファ回路30、および、監視回路70それぞれが同一の集積回路に形成された例を示した。しかしながら遮断回路20、バッファ回路30、および、監視回路70それぞれが別の集積回路に形成された構成を採用することもできる。
In each embodiment, an example in which the
各実施形態では、ドライバ60を構成する各種スイッチがIGBTである例を示した。しかしながらスイッチとしては上記例に限定されず、例えばMOSFETを採用することもできる。MOSFETは寄生ダイオードを有する。そのためスイッチと逆並列接続されるダイオードは、この変形例においては用意しなくともよくなる。
In each embodiment, the example which the various switches which comprise the
各実施形態ではLoレベルが第1レベルに相当し、Hiレベルが第2レベルに相当する例を示した。しかしながらこれとは反対に、Loレベルが第2レベルに相当し、Hiレベルが第1レベルに相当する構成を採用することもできる。この場合、例えば総合ORゲート79はANDゲートとなる。
In each embodiment, the Lo level corresponds to the first level, and the Hi level corresponds to the second level. However, on the contrary, it is possible to adopt a configuration in which the Lo level corresponds to the second level and the Hi level corresponds to the first level. In this case, for example, the total OR
各実施形態では絶縁回路40がフォトカプラである例を示した。しかしながら絶縁回路40としては上記例に限定されず、例えば磁気を利用して低圧システムと高圧システムとを接続する構成を採用することもできる。
In each embodiment, an example in which the insulating
10…制御部、20…遮断回路、60…ドライバ、61,63,65…上アームスイッチ、62,64,66…下アームスイッチ、70…監視回路、72…判定回路、91…上アーム昇圧スイッチ、92…下アーム昇圧スイッチ、100…モータ制御装置、200…モータ、200a…第1モータ、200b…第2モータ
DESCRIPTION OF
Claims (17)
前記誘導性負荷の電流流動を制御するドライバ(60)と、
制御信号によって前記ドライバを制御する制御部(10)と、
前記制御信号の前記制御部から前記ドライバへの伝達を遮断する遮断回路(20)と、
前記遮断回路を介して前記制御部から出力された前記制御信号を監視する監視回路(70)と、を有し、
前記ドライバは、プラス電極からマイナス電極へと向かって上側スイッチ(61,63,65,91)と下側スイッチ(62,64,66,92)とが順に直列接続されてなる対を成すスイッチ群を少なくとも1つ有し、
前記監視回路は、前記遮断回路を介して前記制御部から出力された前記制御信号と、前記制御部から直接出力された前記制御信号と、に基づく判定信号を生成する判定回路(72)を有し、
前記制御部は、
動作モードとして、前記ドライバを制御する制御モードと、前記遮断回路の故障を診断する診断モードと、を有し、
前記診断モードにおいて、
前記遮断回路に前記制御信号の前記ドライバへの伝達を遮断する遮断信号を出力しつつ、
前記上側スイッチおよび前記下側スイッチの一方に前記制御信号を1パルス出力した際に前記判定回路から出力される前記判定信号、および、前記上側スイッチおよび前記下側スイッチの残りの他方に前記制御信号を1パルス出力した際に前記判定回路から出力される前記判定信号に基づいて前記遮断回路の故障を診断する負荷制御装置。 A load control device for controlling an inductive load (200, 200a, 200b),
A driver (60) for controlling the current flow of the inductive load;
A control unit (10) for controlling the driver by a control signal;
An interruption circuit (20) for interrupting transmission of the control signal from the control unit to the driver;
A monitoring circuit (70) for monitoring the control signal output from the control unit via the cutoff circuit,
The driver includes a pair of switches in which an upper switch (61, 63, 65, 91) and a lower switch (62, 64, 66, 92) are sequentially connected in series from the plus electrode to the minus electrode. Having at least one
The monitoring circuit includes a determination circuit (72) that generates a determination signal based on the control signal output from the control unit via the cutoff circuit and the control signal output directly from the control unit. And
The controller is
As an operation mode, it has a control mode for controlling the driver, and a diagnostic mode for diagnosing a failure of the cutoff circuit,
In the diagnostic mode,
While outputting a cut-off signal to cut off transmission of the control signal to the driver to the cut-off circuit,
The determination signal output from the determination circuit when one pulse of the control signal is output to one of the upper switch and the lower switch, and the control signal to the other of the upper switch and the lower switch A load control device that diagnoses a failure of the shut-off circuit based on the determination signal output from the determination circuit when one pulse is output.
前記判定回路は、前記制御部から直接出力された前記制御信号をクロック信号、前記制御部から前記遮断回路を介して伝達される前記制御信号を入力信号とし、前記制御部が1パルスの前記制御信号を出力した結果、前記クロック信号が第1レベルだった状態から第2レベルへと変化した際の前記入力信号を前記判定信号として出力する順序回路(76)を有し、
前記判定回路は、前記上側スイッチに対応する上側判定回路と、前記下側スイッチに対応する下側判定回路と、を有し、
前記上側判定回路と前記下側判定回路それぞれの前記判定信号の電圧レベルは、前記遮断回路の故障を診断する初期状態において前記第2レベルに固定されており、
前記監視回路は、前記判定回路の他に、前記上側判定回路と前記下側判定回路それぞれの前記判定信号の少なくとも1つが前記第2レベルの時に出力信号を前記第1レベルおよび前記第2レベルの一方にし、前記上側判定回路と前記下側判定回路それぞれの前記判定信号の全てが前記第1レベルの時に前記出力信号を前記第1レベルおよび前記第2レベルの他方にする総合判定回路(73)を有し、
前記制御部に前記総合判定回路の1つの出力端子が接続されており、
前記制御部は、前記総合判定回路の前記出力信号に基づいて前記遮断回路の故障を診断する請求項1に記載の負荷制御装置。 The cutoff circuit has an upper cutoff circuit corresponding to the upper switch, and a lower cutoff circuit corresponding to the lower switch,
The determination circuit uses the control signal directly output from the control unit as a clock signal, the control signal transmitted from the control unit via the cutoff circuit as an input signal, and the control unit performs the one-pulse control. A sequential circuit (76) for outputting the input signal as the determination signal when the clock signal is changed from the first level to the second level as a result of outputting the signal;
The determination circuit includes an upper determination circuit corresponding to the upper switch, and a lower determination circuit corresponding to the lower switch,
The voltage level of the determination signal of each of the upper determination circuit and the lower determination circuit is fixed to the second level in an initial state for diagnosing a failure of the cutoff circuit,
In addition to the determination circuit, the monitoring circuit outputs an output signal of the first level and the second level when at least one of the determination signals of the upper determination circuit and the lower determination circuit is at the second level. On the other hand, when all of the determination signals of the upper determination circuit and the lower determination circuit are at the first level, the overall determination circuit (73) sets the output signal to the other of the first level and the second level. Have
One output terminal of the comprehensive judgment circuit is connected to the control unit,
The load control device according to claim 1, wherein the control unit diagnoses a failure of the cutoff circuit based on the output signal of the comprehensive determination circuit.
前記遮断回路は、複数の前記スイッチ群それぞれに対応する前記上側遮断回路と前記下側遮断回路それぞれを複数有し、
前記判定回路は、複数の前記スイッチ群それぞれに対応する前記上側判定回路と前記下側判定回路それぞれを複数有し、
前記総合判定回路に、複数の前記上側判定回路と複数の前記下側判定回路それぞれの前記判定信号が入力されており、
前記制御部は、
前記診断モードにおいて、
複数の前記上側遮断回路と複数の前記下側遮断回路それぞれに前記遮断信号を出力しつつ、
全ての前記スイッチ群の前記上側スイッチおよび前記下側スイッチの一方に前記制御信号を同時に1パルス出力した後、全ての前記スイッチ群の前記上側スイッチおよび前記下側スイッチの残りの他方に前記制御信号を同時に1パルス出力した際に前記総合判定回路から出力される前記出力信号に基づいて、前記遮断回路の故障を診断する請求項2に記載の負荷制御装置。 The driver has a plurality of the switch groups,
The cut-off circuit has a plurality of the upper cut-off circuit and the lower cut-off circuit corresponding to each of the plurality of switch groups,
The determination circuit includes a plurality of the upper determination circuits and the lower determination circuits corresponding to the plurality of switch groups,
The determination signal of each of the plurality of upper determination circuits and the plurality of lower determination circuits is input to the comprehensive determination circuit,
The controller is
In the diagnostic mode,
While outputting the cutoff signal to each of the plurality of upper cutoff circuits and the plurality of lower cutoff circuits,
After one pulse of the control signal is simultaneously output to one of the upper switch and the lower switch of all the switch groups, the control signal is output to the other of the upper switch and the lower switch of all the switch groups. 3. The load control device according to claim 2, wherein a failure of the interrupting circuit is diagnosed based on the output signal output from the comprehensive determination circuit when one pulse is simultaneously output.
前記スイッチは、
前記総合ORゲートの出力が前記第2レベルの時に前記オン状態となって、前記総合判定回路の前記出力信号が前記第1レベルとなり、
前記総合ORゲートの出力が前記第1レベルの時に前記オフ状態となって、前記総合判定回路の前記出力信号が前記第2レベルとなる請求項2〜5いずれか1項に記載の負荷制御装置。 The overall determination circuit outputs the second level signal when at least one of the determination signals of the upper determination circuit and the lower determination circuit is at the second level, and the upper determination circuit and the lower determination circuit output the second determination signal. A total OR gate (79) for outputting the first level signal when all the determination signals of the respective circuits are at the first level; a resistor (81) provided between a power source and ground; and the resistor And a switch (82) that is switched between an on state and an off state by an output of the total OR gate, and a midpoint potential between the resistor and the switch is It is the output signal of the comprehensive judgment circuit,
The switch is
When the output of the total OR gate is at the second level, the on state is set, and the output signal of the total determination circuit is at the first level,
6. The load control device according to claim 2, wherein when the output of the total OR gate is at the first level, the load control device is in the off state, and the output signal of the total determination circuit is at the second level. .
複数の前記誘導性負荷それぞれに対応する前記ドライバと前記遮断回路それぞれを複数有する請求項2〜4いずれか1項に記載の負荷制御装置。 There are a plurality of inductive loads,
5. The load control device according to claim 2, wherein the load control device includes a plurality of the drivers and the cutoff circuits corresponding to the plurality of inductive loads.
複数の前記論理ゲートそれぞれは、対応する前記判定回路の前記上側判定回路と前記下側判定回路それぞれの前記判定信号の少なくとも1つが前記第2レベルの場合に前記第2レベルの信号を出力し、前記上側判定回路と前記下側判定回路それぞれの前記判定信号の全てが前記第1レベルの場合に前記第1レベルの信号を出力し、
前記総合判定回路は、複数の前記論理ゲートそれぞれの信号の少なくとも1つが前記第2レベルの時に前記出力信号を前記第1レベルおよび前記第2レベルの一方にし、複数の前記論理ゲートそれぞれの信号の全てが前記第1レベルの時に前記出力信号を前記第1レベルおよび前記第2レベルの他方にする請求項7に記載の負荷制御装置。 The monitoring circuit includes a plurality of the determination circuits corresponding to each of the plurality of cutoff circuits and one comprehensive determination circuit, and a plurality of logic gates (83) corresponding to the plurality of determination circuits,
Each of the plurality of logic gates outputs the second level signal when at least one of the determination signals of the upper determination circuit and the lower determination circuit of the corresponding determination circuit is the second level, When all of the determination signals of the upper determination circuit and the lower determination circuit are at the first level, the first level signal is output,
The overall determination circuit sets the output signal to one of the first level and the second level when at least one of the signals of each of the plurality of logic gates is at the second level, and sets the signal of each of the plurality of logic gates. The load control device according to claim 7, wherein the output signal is set to the other of the first level and the second level when all are at the first level.
前記スイッチは、
前記総合ORゲートの出力が前記第2レベルの時に前記オン状態となって、前記総合判定回路の前記出力信号が前記第1レベルとなり、
前記総合ORゲートの出力が前記第1レベルの時に前記オフ状態となって、前記総合判定回路の前記出力信号が前記第2レベルとなる請求項8に記載の負荷制御装置。 The comprehensive determination circuit outputs the second level signal when at least one of the signals of the plurality of logic gates is at the second level, and all of the signals of the plurality of logic gates are at the first level. A total OR gate (79) that sometimes outputs the first level signal, a resistor (81) provided between a power source and the ground, and a total OR gate provided between the resistor and the ground. A switch (82) that is switched between an on state and an off state by the output of, and a midpoint potential between the resistor and the switch is the output signal of the comprehensive determination circuit,
The switch is
When the output of the total OR gate is at the second level, the on state is set, and the output signal of the total determination circuit is at the first level,
9. The load control device according to claim 8, wherein when the output of the total OR gate is at the first level, the load control device is in the off state, and the output signal of the total determination circuit is at the second level.
前記監視回路は、複数の前記遮断回路それぞれに対応する複数の前記判定回路と1つの前記総合判定回路を有するとともに、複数の前記判定回路それぞれに対応する複数の論理ゲート(83)と、複数の前記論理ゲートそれぞれに対応する複数の選択論理ゲート(95)と、を有し、
複数の前記論理ゲートそれぞれは、対応する前記判定回路の前記上側判定回路と前記下側判定回路それぞれの前記判定信号の少なくとも1つが前記第2レベルの場合に前記第2レベルの信号を出力し、前記上側判定回路と前記下側判定回路それぞれの前記判定信号の全てが前記第1レベルの場合に前記第1レベルの信号を出力し、
複数の前記選択論理ゲートそれぞれは、対応する前記論理ゲートの出力が前記第2レベルであり、対応する前記遮断回路に入力される前記遮断信号が前記第1レベルの場合に前記第2レベルの信号を出力し、それ以外の場合に前記第1レベルの信号を出力し、
前記総合判定回路は、複数の前記選択論理ゲートそれぞれの信号の少なくとも1つが前記第2レベルの時に前記出力信号を前記第1レベルおよび前記第2レベルの他方にし、複数の前記選択論理ゲートそれぞれの出力の全てが前記第1レベルの時に前記出力信号を前記第1レベルおよび前記第2レベルの他方にする請求項7に記載の負荷制御装置。 Each of the plurality of cutoff circuits cuts off the input of the control signal to the driver when the cutoff signal is at the first level,
The monitoring circuit includes a plurality of the determination circuits corresponding to each of the plurality of cutoff circuits and one comprehensive determination circuit, a plurality of logic gates (83) corresponding to each of the plurality of determination circuits, and a plurality of A plurality of select logic gates (95) corresponding to each of the logic gates;
Each of the plurality of logic gates outputs the second level signal when at least one of the determination signals of the upper determination circuit and the lower determination circuit of the corresponding determination circuit is the second level, When all of the determination signals of the upper determination circuit and the lower determination circuit are at the first level, the first level signal is output,
Each of the plurality of selection logic gates has the second level signal when the output of the corresponding logic gate is at the second level and the cutoff signal input to the corresponding cutoff circuit is at the first level. Otherwise, the first level signal is output,
The overall determination circuit sets the output signal to the other of the first level and the second level when at least one of the signals of each of the plurality of selection logic gates is at the second level, The load control device according to claim 7, wherein when all the outputs are at the first level, the output signal is set to the other of the first level and the second level.
前記スイッチは、
前記総合ORゲートの出力が前記第2レベルの時に前記オン状態となって、前記総合判定回路の前記出力信号が前記第1レベルとなり、
前記総合ORゲートの出力が前記第1レベルの時に前記オフ状態となって、前記総合判定回路の前記出力信号が前記第2レベルとなる請求項10に記載の負荷制御装置。 The comprehensive determination circuit outputs the second level signal when at least one of the outputs of the plurality of selection logic gates is at the second level, and all of the outputs of the plurality of selection logic gates are the first. A total OR gate (79) for outputting the first level signal at a level, a resistor (81) provided between a power source and the ground, and provided between the resistor and the ground. A switch (82) that is switched between an on state and an off state by an output of an OR gate, and a midpoint potential between the resistor and the switch is the output signal of the comprehensive determination circuit,
The switch is
When the output of the total OR gate is at the second level, the on state is set, and the output signal of the total determination circuit is at the first level,
11. The load control device according to claim 10, wherein when the output of the total OR gate is at the first level, the load control device is in the off state, and the output signal of the total determination circuit is at the second level.
前記制御部は、前記車両のイグニッションスイッチがオフ状態からオン状態に切り換わると、前記診断モードになる請求項1〜15いずれか1項に記載の負荷制御装置。 The inductive load is mounted on a vehicle;
The load control device according to any one of claims 1 to 15, wherein the control unit enters the diagnosis mode when an ignition switch of the vehicle is switched from an off state to an on state.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015164935A JP6488948B2 (en) | 2015-08-24 | 2015-08-24 | Load control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015164935A JP6488948B2 (en) | 2015-08-24 | 2015-08-24 | Load control device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017046054A true JP2017046054A (en) | 2017-03-02 |
JP6488948B2 JP6488948B2 (en) | 2019-03-27 |
Family
ID=58211840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015164935A Active JP6488948B2 (en) | 2015-08-24 | 2015-08-24 | Load control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6488948B2 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010284051A (en) * | 2009-06-08 | 2010-12-16 | Fuji Electric Systems Co Ltd | Inverter device |
JP2013223363A (en) * | 2012-04-18 | 2013-10-28 | Mitsubishi Electric Corp | Motor drive control device |
JP2014103748A (en) * | 2012-11-19 | 2014-06-05 | Fuji Electric Co Ltd | Multilevel inverter |
JP2014215895A (en) * | 2013-04-26 | 2014-11-17 | 東洋電機製造株式会社 | Power converter and power conversion system |
JP2017022836A (en) * | 2015-07-09 | 2017-01-26 | 日立オートモティブシステムズ株式会社 | Drive unit |
-
2015
- 2015-08-24 JP JP2015164935A patent/JP6488948B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010284051A (en) * | 2009-06-08 | 2010-12-16 | Fuji Electric Systems Co Ltd | Inverter device |
JP2013223363A (en) * | 2012-04-18 | 2013-10-28 | Mitsubishi Electric Corp | Motor drive control device |
JP2014103748A (en) * | 2012-11-19 | 2014-06-05 | Fuji Electric Co Ltd | Multilevel inverter |
JP2014215895A (en) * | 2013-04-26 | 2014-11-17 | 東洋電機製造株式会社 | Power converter and power conversion system |
JP2017022836A (en) * | 2015-07-09 | 2017-01-26 | 日立オートモティブシステムズ株式会社 | Drive unit |
Also Published As
Publication number | Publication date |
---|---|
JP6488948B2 (en) | 2019-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9154059B2 (en) | Multilevel inverter | |
US10053086B2 (en) | Hybrid vehicle | |
US7277304B2 (en) | Multiple inverter system with single controller and related operating method | |
US9362856B2 (en) | Method and apparatus for operating a power output stage | |
JP2013098170A (en) | Device and method for monitoring main relay of green vehicle | |
JP2014155257A (en) | Drive unit of switching element | |
US8878542B2 (en) | Method and apparatus for dealing with faults in an electrical drive system | |
JP2017118815A (en) | Inverter control circuit | |
US20150365024A1 (en) | Motor Control System | |
US20160276823A1 (en) | Power supply system | |
WO2016021329A1 (en) | Power conversion device | |
US9667180B2 (en) | Inverter | |
CN105429500A (en) | Inverter circuit for an electric machine | |
KR20160134206A (en) | Active capacitor discharge system of electric power system for eco-friendly vehicle | |
JP6488948B2 (en) | Load control device | |
JP2010268662A (en) | Failure detector of inverter | |
JP2018148745A (en) | Drive device for semiconductor switch | |
US20220393633A1 (en) | Power converter control circuit | |
JP2006304542A (en) | Voltage converter | |
CN111146999A (en) | Inverter system for vehicle | |
CN111376746A (en) | Fault diagnosis apparatus and method for quick charging system of vehicle | |
JP6760046B2 (en) | Inverter abnormality judgment device | |
JP2015227079A (en) | Drive system | |
JP2017157935A (en) | Switch driving device, and failure determination method by switch driving device | |
JP6497547B2 (en) | electric circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180703 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190211 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6488948 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |