JP2017034508A - 撮像素子及びその制御方法、及び、撮像装置 - Google Patents

Abstract

【課題】撮像素子を用いた位相差検出方式の焦点検出において、移動する被写体に対する焦点検出精度を改善する撮像素子及びその制御方法及び撮像装置を提供する。【解決手段】撮像素子は、光学系の瞳領域の互いに異なる一部の領域を通過した光を受光する、第１の行に配置された第１の焦点検出画素２０２と、第１の行と異なる第２の行に配置された第２の焦点検出画素２０３とを含む、複数の画素が行列状に配置された画素部と、各列に対して配線された複数の垂直出力線２０７、２０８と、複数の画素を複数行単位で選択し、選択した行の画素の信号を複数の垂直出力線に出力するように制御する垂直走査手段と、複数の垂直出力線に出力された信号を外部に出力する出力手段と、を有する。第１の行と第２の行は、互いに異なる前記垂直出力線に接続され、垂直走査手段は、第１の行と前記第２の行を同時に選択する。【選択図】図２

Description

本発明は、撮像素子及びその制御方法、及び、当該撮像素子を搭載した撮像装置に関し、特に撮像面位相差ＡＦを可能とする撮像素子及びその制御方法、及び、当該撮像素子を搭載した撮像装置に関するものである。

現在、デジタルスチルカメラやデジタルビデオカメラなどの撮像装置に用いられるＣＭＯＳ型撮像素子において、行列状に配置された複数の画素の中に、位相差検出方式による焦点検出用の画素を配置した技術が開示されている。

位相差検出方式の焦点検出では、撮影レンズの異なる瞳領域を通過した光束をそれぞれ受光して、その受光量に応じて出力される信号のずれ量、すなわち、光束の分割方向の相対的位置ずれ量を検出する。これにより、撮影レンズを駆動する方向と駆動量とを直接求めることができるので、位相差検出方式による焦点検出用の画素を配置した撮像素子は、ライブビューや、動画記録撮影時にも、高速に焦点調節を行うことが可能である。

特許文献１に開示された撮像素子は、撮影レンズにより結像される被写体像を光電変換して、画像生成用の信号を生成する撮像画素と、撮影レンズの異なる瞳領域を通過した被写体像を光電変換して位相差検出用の信号を生成する焦点検出画素とを備えている。そして、焦点検出画素が配置されていない、ライブビュー及び動画撮影用の各行を間引き走査し、その後、順次、焦点検出画素が配置された各行を走査するように、蓄積及び読み出しの制御を行うことが開示されている。これにより、動画像の画質劣化が起きない構成となっている。

一方、特許文献２には、ＣＭＯＳ型撮像素子の各画素列に複数の垂直出力線が配置されたＣＭＯＳ型撮像素子において、読み出し期間を短縮する技術が開示されている。

特開２０１０−２１９９５８号公報 特開２０１０−１０３７０８号公報

特許文献１に開示された撮像装置では、図４に示されるように、焦点検出画素が異なる行に各々配置されている。また、ＣＭＯＳ型撮像素子では、ライブビューや動画記録撮影時に、所謂ローリングシャッタ駆動されるため、互いに異なる行の画素は、互いに異なるタイミングで電荷蓄積が行われる。つまり、異なる行に配置された焦点検出画素の電荷蓄積タイミングは互いにずれているため、例えば焦点を合わせようとする被写体が動いている場合に、焦点検出精度が低下してしまう。

本発明は上記問題点を鑑みてなされたものであり、撮影用の撮像素子を用いた位相差検出方式の焦点検出において、移動する被写体に対する焦点検出精度を改善することを目的とする。

上記目的を達成するために、本発明の撮像素子は、光学系の瞳領域の互いに異なる一部の領域を通過した光を受光する、第１の行に配置された第１の焦点検出画素と、前記第１の行と異なる第２の行に配置された第２の焦点検出画素とを含む、複数の画素が行列状に配置された画素部と、各列に対して配線された複数の垂直出力線と、前記複数の画素を複数行単位で選択し、選択した行の画素の信号を前記複数の垂直出力線に出力するように制御する垂直走査手段と、前記複数の垂直出力線に出力された信号を外部に出力する出力手段と、を有し、前記第１の行と前記第２の行は、互いに異なる前記垂直出力線に接続され、前記垂直走査手段は、前記第１の行と前記第２の行を同時に制御する。

本発明によれば、撮影用の撮像素子を用いた位相差検出方式の焦点検出において、移動する被写体に対する焦点検出精度を改善することができる。

本発明の第１〜第５、第７、第８の実施形態に係る撮像素子の概略構成を示す模式図。 第１の実施形態に係る画素部の構成を示す模式図。 第１の実施形態に係る画素の構成を示す等価回路図。 第１及び第２の実施形態に係る撮像素子のリセット及び読み出し走査の概要を説明するための図。 第１の実施形態に係る撮像素子の読み出し走査を示すタイミングチャート。 第２の実施形態に係る画素部の構成を示す模式図。 第２の実施形態に係る画素の構成を示す等価回路図。 第２の実施形態に係る撮像素子の読み出し走査を示すタイミングチャート。 第３〜第５の実施形態に係る画素部の構成を示す模式図。 第３の実施形態に係る撮像素子のリセット及び読み出し走査の概要を説明するための図。 第４の実施形態に係る撮像素子のリセット及び読み出し走査の概要を説明するための図。 第５の実施形態に係る撮像素子のリセット及び読み出し走査の概要を説明するための図 第６の実施形態に係る画素部の構成を示す模式図。 第６の実施形態に係る画素の構成を示す等価回路図。 第６の実施形態に係る撮像素子の第１の読み出し走査を示すタイミングチャート。 第６の実施形態に係る撮像素子の第２の読み出し走査を示すタイミングチャート。 第７の実施形態に係る画素部の構成を示す模式図。 第８の実施形態に係る画素部の構成を示す模式図。 第８の実施形態に係る画素の構成を示す等価回路図。 第９の実施形態に係る、撮像装置の概略構成を示すブロック図。

以下、添付図面を参照して本発明を実施するための形態を詳細に説明する。

＜第１の実施形態＞
まず、本発明の第１の実施形態における撮像素子の構成について、図１〜図３を用いて説明する。

図１は、本発明の第１の実施形態に係る撮像素子の構成を模式的に示す図である。図１に示すように、第１の実施形態の撮像素子は、画素部１０１、垂直走査回路１０２、読み出し部１０３、水平走査回路１０４を含む。画素部１０１には、不図示の光学系により結像された光学像を受光する複数の画素が行列状に配置されている。画素部１０１に配置された画素は、画像生成用の信号を生成する撮像画素と、焦点検出用の信号を生成する焦点検出画素と、を含む。なお、焦点検出画素の構成については、詳細に後述する。また、以下の説明において、「画素」とは、撮像画素と、焦点検出画素のいずれか、または両方を指している。

垂直走査回路１０２は、画素部１０１を構成する複数の行を垂直方向に順次選択し、行毎に画素の信号を読み出し部１０３にサンプリングする。水平走査回路１０４は、読み出し部１０３にサンプリングされた画素の信号を、水平方向に順次選択することによって、後段のＡＦＥなどの回路へ出力する。

図２は、本発明の第１の実施形態に係る、画素部１０１の構成を示す模式図である。なお、説明のため、垂直方向６行、水平方向８列の画素のみを示したが、実際にはさらに多くの画素によって画素部１０１は構成される。

図２に示すように、画素部１０１は、行列状に配置された複数の撮像画素２０１と、複数対の焦点検出画素２０２，２０３とを含む。ここで、図２における、Ｈｎ（Ｈ０、Ｈ１、Ｈ２・・・）は画素の水平アドレスを示しており、Ｖｎ（Ｖ０、Ｖ１、Ｖ２・・・）は画素の垂直アドレスを示している。ここで、以下の説明では、各画素を、水平アドレスＨｎと垂直アドレスＶｎを用いて「画素（Ｈｎ，Ｖｎ）」と表す。例えば、撮像画素２０１の水平アドレスはＨ０、垂直アドレスはＶ０であるため、画素２０１を「画素（Ｈ０，Ｖ０）」と表す。

撮像画素２０１は、フォトダイオード（ＰＤ）２０４を含み、ＰＤ２０４は、光学系により結像されて撮像画素２０１に入射した光を受光し、その受光量に応じた信号電荷を生成して蓄積する光電変換部として機能する。画素毎の信号電荷は、読み出し部１０３で読み出された後、撮像素子の外部へ出力される。

焦点検出画素２０２，２０３は、各々ＰＤ２０５，２０６を含む。ＰＤ２０５，２０６は、各画素に配置された不図示のマイクロレンズの光軸に対して、互いに反対の方向に偏心させることで、光学系のそれぞれ異なる瞳領域を通過した光を受光するように構成されている。なお、焦点検出画素２０２，２０３のＰＤをＰＤ２０４のように構成し、その一部分を遮光部材で遮光することによって、受光領域を偏心させるように構成してもよい。

なお、以下の説明において、画素部１０１の中で、焦点検出画素を含んで構成された行を、「焦点検出行」と呼び、撮像画素のみで構成された行を「撮像行」と呼ぶ。図２に示す構成では、焦点検出画素２０２，２０３を配置したＶ２行とＶ３行が焦点検出行である。焦点検出処理では、Ｖ２行とＶ３行の焦点検出画素の出力を相関演算することによって、異なる瞳領域を通過した２像の位相差を得ることができる。なお、焦点検出行はＶ２行とＶ３行に限るものではなく、画素部１０１の垂直方向の任意の複数箇所に構成される。

複数の垂直出力線２０７，２０８は各列に対して配線され、選択された行の画素の信号を読み出し部１０３に出力する。第１の実施形態の撮像素子では、隣り合う２行の画素が異なる垂直出力線２０７，２０８に接続されるように構成されている。例えば、Ｈ０列において、画素（Ｈ０，Ｖ０）、画素（Ｈ０，Ｖ２）、画素（Ｈ０，Ｖ４）は、垂直出力線２０８に接続しており、画素（Ｈ０，Ｖ１）、画素（Ｈ０，Ｖ３）、画素（Ｈ０，Ｖ５）は、垂直出力線２０７に接続している。

上記構成を有する第１の実施形態の撮像素子では、隣り合う２行を同時に（複数行単位で）選択することで、２つの垂直出力線２０７，２０８を用いて、同時に２行分の画素の信号を読み出し部１０３へ出力することができる。

図３は、第１の実施形態における画素の構成を示す等価回路図である。ここでは説明のため、画素（Ｈ０，Ｖ２）、画素（Ｈ０，Ｖ３）と、その信号の出力経路のみを示している。

図３において、ＰＤ４０１は、図２に示す撮像画素２０１のＰＤ２０４及び焦点検出画素２０３のＰＤ２０５に相当し、受光量に応じた信号電荷を生成して蓄積する。転送スイッチ４０２は、信号パルスＰＴＸにより駆動され、ＰＤ４０１で蓄積された信号電荷を、フローティングディフュージョン（ＦＤ）４０３に転送する。ＦＤ４０３は、ＰＤ４０１から転送された信号電荷を保持可能な構成となっている。また、ＦＤ４０３は、保持した電荷を電圧信号に変換する電荷電圧変換部としても機能する。

リセットスイッチ４０４は、信号パルスＰＲＥＳにより駆動され、ＦＤ４０３に基準電源電圧を供給する構成となっている。信号出力部４０５は、ＦＤ４０３に保持した電荷に基づく電圧信号を増幅して、画素の信号として出力する。画素（Ｈ０，Ｖ２）の信号出力部４０５はＭＯＳトランジスタであり、垂直出力線２０８に接続された定電流源４０８と共にソースフォロワ回路を構成している。また、画素（Ｈ０，Ｖ３）の信号出力部４０５もＭＯＳトランジスタであり、垂直出力線２０７に接続された定電流源４０７と共にソースフォロワ回路を構成している。

選択スイッチ４０６は、信号パルスＰＳＥＬによって駆動され、信号出力部４０５から垂直出力線２０７，２０８に信号を出力する。垂直出力線２０７，２０８に出力された信号は、読み出し部１０３で垂直出力線毎にサンプリングされた後、撮像素子の外部へ出力される。

なお、Ｖ２行目の画素は画素（Ｈ０，Ｖ２）と、Ｖ３行目の画素は画素（Ｈ０，Ｖ３）と同様の構成を有し、また、１行おきに、画素（Ｈ０，Ｖ２）と同様に垂直出力線２０８に接続されるか、または画素（Ｈ０，Ｖ３）と同様に垂直出力線２０７に接続される。

また、図３では、Ｖｎ行目に入力される信号パルスＰＴＸ、ＰＲＥＳ、ＰＳＥＬを、各々ＰＴＸ_Ｖｎ、ＰＲＥＳ_Ｖｎ、ＰＳＥＬ_Ｖｎとして表している。

図４は、第１の実施形態に係る撮像素子のリセット及び読み出し走査の概要を説明するための図である。図４の縦軸は画素部１０１の垂直アドレスを示し、横軸は時刻を示している。

第１の実施形態の撮像素子では、図２に示すように、Ｖ０行目とＶ１行目の各画素は、行毎に異なる垂直出力線２０７，２０８に接続した構成となっている。そのため、図４のようにＶ０行目とＶ１行目の画素のリセットを同時に行い、かつＶ０行目とＶ１行目の画素の読み出しも同時に行うことができる。すなわち、Ｖ０行目とＶ１行目の画素の電荷蓄積タイミングを同時にすることができる。Ｖ２行目以下の画素も同様に、２行毎に異なる垂直出力線２０７，２０８に接続した構成のため、２行毎に電荷蓄積タイミングは同時となる。

例えば、時刻ｔ３００で信号パルスＰＲＥＳ_Ｖ２，ＰＲＥＳ_Ｖ３によりリセットスイッチ４０４をＯＮにすると同時に、信号パルスＰＴＸ_Ｖ２，ＰＴＸ_Ｖ３により転送スイッチ４０２をＯＮすることにより、Ｖ２行目とＶ３行目のＰＤ４０１のリセットを開始する。そして、時刻ｔ３０１で、転送スイッチ４０２をＯＦＦすることにより、Ｖ２行目とＶ３行目のＰＤ４０１の信号電荷の蓄積を同時に開始することができる。他の行おいても、２行ずつ同時に制御することにより、順次リセットを行う。

そして、予め決められた蓄積時間の経過後、時刻ｔ３０２で、Ｖ２行目とＶ３行目の各画素の信号電荷を読み出すことによりＶ２行目とＶ３行目の電荷蓄積は終了となるため、同じタイミングで電荷蓄積が行われることになる。

図５は、第１の実施形態に係る撮像素子の読み出し走査を示すタイミングチャートである。ここでは、Ｖ２行目とＶ３行目を読み出す際の信号パルスについて説明する。

図５において、時刻ｔ５０１で水平同期信号ＨＤが入力されると、所定時間後の時刻ｔ５０２に、Ｖ２行目とＶ３行目の画素を選択する信号パルスＰＳＥＬ_Ｖ２，ＰＳＥＬ_Ｖ３がＨｉｇｈレベル（以下、Ｈ）となり、Ｖ２行目とＶ３行目の選択スイッチ４０６がＯＮとなる。これにより、信号出力部４０５の入力、即ち、ＦＤ４０３の電圧に応じた信号が、垂直出力線２０７，２０８に現れる。

そして、同時にＶ２行目とＶ３行目の画素の信号パルスＰＲＥＳ_Ｖ２、ＰＲＥＳ_Ｖ３をＨとし、Ｖ２行目とＶ３行目の画素のリセットスイッチ４０４をＯＮする。その後所定時間後の時刻ｔ５０３で、信号パルスＰＲＥＳ_Ｖ２、ＰＲＥＳ_Ｖ３をＬとし、ＦＤ４０３のリセット動作を解除する。これにより、垂直出力線２０７，２０８にはリセット解除した状態での信号が現れる。

次に、時刻ｔ５０３〜ｔ５０４の期間に、リセット解除時の垂直出力線２０７，２０８の信号が各々読み出し部１０３にノイズ成分としてサンプリングされる。

次に、時刻ｔ５０４で、Ｖ２行目とＶ３行目の画素の転送スイッチ４０２をＯＮにすべく、信号パルスＰＴＸ_Ｖ２、ＰＴＸ_Ｖ３、をＨとする。さらに所定時間後の時刻ｔ５０５で転送スイッチ４０２をＯＦＦにすると、この動作によりＶ２行目とＶ３行目の画素の信号電荷がＦＤ４０３へ転送される。即ち、時刻ｔ５０５が、図４のｔ３０２のタイミングに相当する。時刻ｔ５０５の後に、垂直出力線２０７，２０８にはＦＤ４０３に保持された信号電荷に応じた画素の出力信号が現れ、読み出し部１０３に信号成分としてサンプリングされる。

ここまでで、Ｖ２行目とＶ３行目の各画素のリセット解除直後の出力が各列のノイズ成分として、また、信号電荷に応じた出力が各列の信号成分として、読み出し部１０３にサンプリングされたことになる。

この後、時刻ｔ５０５〜ｔ５０６の期間で、読み出し部１０３は、水平走査回路１０４によって走査され、ノイズ成分と信号成分との差分を列毎に順次出力することで、Ｖ２行目とＶ３行目の信号の読み出しを完了する。

上記の通り第１の実施形態によれば、焦点検出行であるＶ２行目とＶ３行目の画素の電荷蓄積のタイミングを同時とすることができる。従って、相関演算に用いられる、光学系の異なる瞳領域を通過した２像には、被写体が移動している場合であっても、被写体の移動に伴う位置ズレが含まれないので、焦点検出精度を向上させることができる。

＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。第２の実施形態は、画素部１０１の構成が第１の実施形態と異なる。それ以外の撮像素子の構成は第１の実施形態と同様であるため、説明を省略する。

図６は、第２の実施形態に係る画素部１０１の構成を示す模式図である。第２の実施形態では、垂直出力線２０７，２０８に接続する画素の組み合わせが、第１の実施形態と異なる。図６に示すように、Ｖ０行目、Ｖ３行目、Ｖ４行目の画素は垂直出力線２０７に接続し、Ｖ１行目、Ｖ２行目、Ｖ５行目の画素は、垂直出力線２０８に接続している。

図７は、第２の実施形態における画素の構成を示す等価回路図である。ここでは説明のため、図６における画素（Ｈ０，Ｖ１）、画素（Ｈ０，Ｖ２）、画素（Ｈ０，Ｖ３）、画素（Ｈ０，Ｖ４）と、その信号の出力経路のみを示している。なお、図３に示す構成要素と同じ構成要素には、同じ参照番号を付している。

図７のように、第２の実施形態では、ＦＤ４０３、リセットスイッチ４０４、信号出力部４０５、選択スイッチ４０６を、列方向に隣接する画素（Ｈ０，Ｖ１）と画素（Ｈ０，Ｖ２）で、共有する構成となっていることに特徴がある。同様に、列方向に隣接する画素（Ｈ０，Ｖ３）と画素（Ｈ０，Ｖ４）は、ＦＤ４０３、リセットスイッチ４０４、信号出力部４０５、選択スイッチ４０６を共有している。なお、ＦＤ４０３、リセットスイッチ４０４、信号出力部４０５、選択スイッチ４０６は、垂直出力線に信号を出力するための出力部に相当する。このように画素部１０１を構成することで、１画素あたりのトランジスタ数を減らすことが可能となり、画素のレイアウト効率を改善させている。

上記構成を有する画素部１０１を有する第２の実施形態においても、第１の実施形態と同様に、隣り合う２行を同時に選択して、２つの垂直出力線２０７，２０８を用いて、同時に読み出し部１０３へ出力することができる。すなわち、図４に示すリセット及び読み出し走査を行うことができる。ただし、読み出し走査における信号の駆動方法が第１の実施形態で図５を参照して説明したものと異なるため、図８を参照して後述する。また、焦点検出処理では、第２の実施形態においても、第１の実施形態と同様に、Ｖ２行とＶ３行の焦点検出画素の出力を相関演算することによって、異なる瞳領域を通過した２像の位相差を得ることができる。

図８は、第２の実施形態に係る撮像素子の読み出し走査を示すタイミングチャートである。ここでは、Ｖ１行〜Ｖ４行目を読み出す際の信号パルスについて説明する。

時刻ｔ８０１〜ｔ８０６の期間で、垂直走査回路１０２は、信号パルスＰＴＸ_Ｖ１、ＰＲＥＳ_Ｖ１、ＰＳＥＬ_Ｖ１、を駆動して、Ｖ１行目の信号を垂直出力線２０８に読み出す。この駆動方法は第１の実施形態の図５で説明した駆動と同様であり、ｔ８０１はｔ５０１に対応し、ｔ８０２はｔ５０２に対応し、ｔ８０３はｔ５０３に対応し、ｔ８０４はｔ５０４に対応し、ｔ８０５はｔ５０５に対応し、ｔ８０６はｔ５０６に対応している。なお、不図示ではあるが、Ｖ０行目の画素を駆動する信号パルスＰＴＸ_Ｖ０、ＰＲＥＳ_Ｖ０、ＰＳＥＬ_Ｖ０も同じタイミングで駆動され、Ｖ０行目の信号を垂直出力線２０７に読み出している。

次に、時刻ｔ８１１〜ｔ８１６の期間で、垂直走査回路１０２は、Ｖ２行目の信号パルスＰＴＸ_Ｖ２、ＰＲＥＳ_Ｖ２、ＰＳＥＬ_Ｖ２と、Ｖ３行目の信号パルスＰＴＸ_Ｖ３、ＰＲＥＳ_Ｖ３、ＰＳＥＬ_Ｖ３を同じタイミングで駆動する。これにより、Ｖ２行目の信号は垂直出力線２０８に、Ｖ３行目の画素の信号は垂直出力線２０７に、同時に読み出すことができる。この駆動方法は第１の実施形態の図５で説明した駆動と同様であり、ｔ８１１はｔ５０１に対応し、ｔ８１２はｔ５０２に対応し、ｔ８１３はｔ５０３に対応し、ｔ８１４はｔ５０４に対応し、ｔ８１５はｔ５０５に対応し、ｔ８１６はｔ５０６に対応している。即ち、時刻ｔ８１５が、図４のｔ３０２のタイミングに相当する。

次に、垂直走査回路１０２は、Ｖ４行目の信号パルスＰＴＸ_Ｖ４、ＰＲＥＳ_Ｖ４、ＰＳＥＬ_Ｖ４と、不図示のＶ５行目の信号パルスＰＴＸ_Ｖ５、ＰＲＥＳ_Ｖ５、ＰＳＥＬ_Ｖ５を同様に駆動する。これにより、Ｖ４行目とＶ５行目の画素の信号を、垂直出力線２０７，２０８に同時に読み出すことができる。

上記の通り第２の実施形態によれば、第１の実施形態と同様の効果を得ることができる。

＜第３の実施形態＞
次に、本発明の第３の実施形態について説明する。第３の実施形態では、画素部１０１における焦点検出行の配置が第１の実施形態と異なる。それ以外の撮像素子の構成は第１の実施形態と同様であるため、説明を省略する。

図９は、第３の実施形態に係る画素部１０１の構成を示す模式図である。図９において、Ｖ２行、Ｖ７行、Ｖ１４行、Ｖ１９行は焦点検出行である。焦点検出行Ｖ２、Ｖ７には、光学系の互いに異なる瞳領域を通過した光を受光する焦点検出画素を配置している。従って、焦点検出処理では、Ｖ２行とＶ７行の焦点検出画素の出力を相関演算することによって、２像の位相差が得られる。また同様に、焦点検出行Ｖ１４、Ｖ１９には、光学系の互いに異なる瞳領域を通過した光を受光する焦点検出画素を配置している。従って、焦点検出処理では、Ｖ１４行とＶ１９行の焦点検出画素の出力を相関演算することによって、２像の位相差が得られる。

そして、図９のように、焦点検出行Ｖ２は垂直出力線２０７に、焦点検出行Ｖ７は垂直出力線２０８に接続され、焦点検出行Ｖ１４は垂直出力線２０７に、焦点検出行Ｖ１９は垂直出力線２０８に接続される。

第３の実施形態の撮像素子では、垂直走査回路１０２が、離れた２行の焦点検出行を同時に選択して、２つの垂直出力線２０７，２０８を用いて同時に読み出し部１０３へ出力するように読み出し走査を行うことに特徴がある。以下、第３の実施形態の読み出し走査方法について、図１０を用いて詳細に説明する。

図１０は、第３の実施形態に係る撮像素子のリセット及び読み出し走査の概要を説明するための図である。図１０の縦軸は画素部１０１の垂直アドレスを示し、横軸は時刻を示している。第３の実施形態では、垂直走査回路１０２が、４行開けて離れた２行を同時に選択して駆動する。これにより、図１０のように、Ｖ０行目とＶ５行目の画素のリセットを同時に行うと共に、Ｖ０行目とＶ５行目の画素の読み出しも同時に行うことができる。すなわち、Ｖ０行目とＶ５行目の画素の蓄積時間のタイミングは同時となる。Ｖ２行目以下の画素も同様に、４行開けて離れた（同じ行間隔の）２行を同時に順次選択して駆動することで蓄積時間のタイミングを同時にすることができる。

図１０において、時刻ｔ１００１で、Ｖ２行目とＶ７行目の各画素の信号電荷をリセットする駆動が終わると、Ｖ２行目とＶ７行目の各画素では、同時に信号電荷の蓄積が開始される。そして、時刻ｔ１００３で、Ｖ２行目とＶ７行目の各画素の信号電荷が読み出されると同時に電荷蓄積は終了となる。

上記の通り第３の実施形態によれば、焦点検出画素２０２と焦点検出画素２０３とが離れた焦点検出行に配置されていても、蓄積時間のタイミングが同時となるように制御することができ、第１の実施形態と同様の効果を得ることができる。

＜第４の実施形態＞
次に、本発明の第４の実施形態について説明する。第４の実施形態における画素部１０１は、第３の実施形態で説明した図９に示す構成を有する。しかしながら、第４の実施形態では、垂直走査回路１０２が、第３の実施形態とは異なる読み出し走査を行うことに特徴がある。

静止画の撮影などにおいて、画素部１０１の全画素の信号を読み出して駆動する時、垂直走査回路１０２は、第３の実施形態の図１０で説明したように、Ｖ０〜Ｖ２１行の各行を２行ずつ順次選択して読み出し走査を行えばよい。

一方で、ライブビュー表示や、動画記録撮影時などにおいては、３０フレーム／秒といった、所定のフレームレートで画像表示を更新して、滑らかな動画像を得る必要がある。なお、以下の説明では、ライブビュー表示、動画記録、動画撮影などの動作モードを総称して、動画撮影と呼ぶ。動画撮影時は、画素数を間引いて読み出すことが行われる。

図１１は、第４の実施形態に係る撮像素子のリセット及び読み出し走査の概要を説明するための図である。図１１の縦軸は画素部１０１の垂直アドレスを示し、横軸は時刻を示している。図１１では、動画撮影時に、撮像行を間引いて（ここでは３行当たり、１行）読み出した後、焦点検出行をさらに走査する例を示している。すなわち、動画撮影時においては、Ｖ０、Ｖ３、Ｖ６、・・・、Ｖ１８、Ｖ２１行を２行ずつ順次選択し、読み出し走査を行う（図１１における、Ａ→Ｂ→Ｃ→Ｄ）。このように読み出された信号は、画像生成用の信号としてデジタル信号処理されて、表示・動画記録に用いられる。その後、Ｖ２、Ｖ７、Ｖ１４、Ｖ１９行を２行ずつ順次選択して、焦点検出用の信号が読み出される（図１１における、ａ→ｂ）。

第４の実施形態の撮像素子の駆動方法においても、焦点検出行であるＶ２行目とＶ７行目の画素の蓄積時間は、時刻ｔ１１０１〜ｔ１１０３の期間となり、同じタイミングとなるように制御することができる。また、焦点検出行Ｖ１４行目とＶ１９行目の画素の蓄積時間も同様に、時刻ｔ１１０２〜ｔ１１０４の期間で、同じタイミングとなるように制御することができる。

上記の通り本第４の実施形態によれば、動画撮影時においても、第１の実施形態と同様の効果を得ることができる。

なお、第４の実施形態では、動画撮影時に、焦点検出行を除くように、２行おきに撮像行を読み出す飛び越し走査で読み出すものとして説明したが、本発明はこれに限るものではない。必要な解像度、あるいは必要なフレームレートに応じて、４行おきや、7行おきに撮像行を読み出す間引き走査としても良い。

＜第５の実施形態＞
次に、本発明の第５の実施形態について説明する。第５の実施形態における画素部１０１も、第３の実施形態で説明した図９に示す構成を有する。しかしながら、第５の実施形態では、垂直走査回路１０２が、第３の実施形態及び第４の実施形態とは異なる読み出し走査を行うことに特徴がある。

図１２は、本発明の第５の実施形態に係る撮像素子のリセット及び読み出し走査の概要を説明するための図である。図１２の縦軸は画素部１０１の垂直アドレスを示し、横軸は時刻を示している。第５の実施形態では、垂直走査回路１０２が、隣り合う２行の撮像行を同時に選択すると共に、４行開けて離れた２行の焦点検出行を同時に選択して駆動することに特徴がある。つまり、図１２のように、撮像行Ｖ０、Ｖ１の画素のリセットを同時刻に行い、さらに撮像行Ｖ０、Ｖ１の画素の読み出しも同時刻に行うことで、Ｖ０行目とＶ１行目の画素の蓄積時間のタイミングを同時にすることができる。

一方で、焦点検出行Ｖ２、Ｖ７の画素のリセットを同時刻に行い、さらに焦点検出行Ｖ２、Ｖ７の画素の読み出しも同時刻に行うことで、Ｖ０行目とＶ５行目の画素の蓄積時間のタイミングを同時にすることができる。そして、垂直走査回路１０２は、Ｖ３行目以下の画素も同様に、撮像行は隣り合う２行を同時に順次選択し、焦点検出行は４行開けて離れた２行を同時に順次選択して駆動する。

図１２において、時刻ｔ１２０１で、Ｖ２行目とＶ７行目の各画素の信号電荷をリセットする駆動が終わると、Ｖ２行目とＶ７行目の各画素は、同時に信号電荷の蓄積が開始される。そして、時刻ｔ１２０３で、Ｖ２行目とＶ７行目の各画素の信号電荷が読み出されると同時に蓄積は終了となる。

上記のように第５の実施形態によれば、焦点検出行の蓄積時間のタイミングが同時になるように制御することができるため、上述した第１の実施形態と同様の効果を得ることができる。

＜第６の実施形態＞
次に、本発明の第６の実施形態について説明する。第６の実施形態は、画素部１０１の構成が第１〜第５の実施形態で説明したものと異なる。それ以外の撮像素子の構成は第１の実施形態と同様であるため、説明を省略する。

図１３は、第６の実施形態に係る画素部１０１の構成を示す模式図である。図１３に示すように、第６の実施形態の画素部１０１には、焦点検出画素と撮像画素の両方の機能を備えた画素が、画素部１０１全面に配置されている。

１４０１は、画像生成用の信号を生成する撮像画素と、焦点検出用の信号を生成する焦点検出画素の、両方の機能を備えた画素である。画素１４０１は、光学系のそれぞれ異なる瞳領域を通過した光を受光するように構成されたＰＤ１４０２，１４０３（複数の受光領域）を含む。図１３に示す構成を有する撮像素子において、画像生成用の信号を得る時は、各画素１４０１のＰＤ１４０２，１４０３の信号を加算することで得られる。また、焦点検出用の信号を得る時は、各画素１４０１のＰＤ１４０２，１４０３の信号を各々取得するように読み出すことで得られる。

第６の実施形態の撮像素子でも、第１の実施形態〜第５の実施形態と同様に、２行を同時に選択して、２つの垂直出力線２０７，２０８を用いて、同時に読み出し部１０３へ出力することが可能である。以下の説明では、Ｖ２行目とＶ３行目の画素から焦点検出用の信号を出力して、２像の相関演算によって位相差を得るために、第１の実施形態の図４で説明した撮像素子のリセット及び読み出し走査を実現する方法について説明する。

図１４は、第６の実施形態に係る画素の構成を示す等価回路図である。ここでは説明のため、図１３における画素（Ｈ０，Ｖ２）、画素（Ｈ０，Ｖ３）と、その信号の出力経路のみを示している。

図１４において、ＰＤ１４０１，１４０２は、光学系のそれぞれ異なる瞳領域を通過した光を受光するように構成されており、受光量に応じた信号電荷を生成して蓄積する。転送スイッチ１５０３は、信号パルスＰＴＸ１により駆動され、ＰＤ１４０１で蓄積された信号電荷を、ＦＤ４０３に転送する。また、転送スイッチ１５０４は、信号パルスＰＴＸ２により駆動され、ＰＤ１４０２で蓄積された信号電荷を、ＦＤ４０３に転送する。なお、図１４では、Ｖｎ行目に入力される信号パルスＰＴＸ１、ＰＴＸ２、ＰＲＥＳ、ＰＳＥＬは、各々ＰＴＸ１_Ｖｎ、ＰＴＸ２_Ｖｎ、ＰＲＥＳ_Ｖｎ、ＰＳＥＬ_Ｖｎとして表している。

図１５は、第６の実施形態に係る撮像素子の第１の読み出し走査を示すタイミングチャートである。ここでは、Ｖ２行目とＶ３行目から瞳分割された焦点検出用信号を読み出す際の信号パルスについて説明する。

時刻ｔ１６０１〜ｔ１６０４の期間で、垂直走査回路１０２は、Ｖ２行目の信号パルスＰＲＥＳ_Ｖ２、ＰＳＥＬ_Ｖ２と、Ｖ３行目の信号パルスＰＲＥＳ_Ｖ３、ＰＳＥＬ_Ｖ３と、を駆動する。これにより、Ｖ２行目とＶ３行目のＦＤ４０３のリセット解除時の信号が、各々読み出し部１０３にノイズ成分としてサンプリングされる。この駆動方法は第１の実施形態の図５で説明した駆動と同様であり、ｔ１６０１はｔ５０１に対応し、ｔ１６０２はｔ５０２に対応し、ｔ１６０３はｔ５０３に対応し、ｔ１６０４はｔ５０４に対応している。

次に時刻ｔ１６０４で、Ｖ２行目の画素の転送スイッチ１５０３をＯＮにすべく、信号パルスＰＴＸ１_Ｖ２をＨとする。同時に、Ｖ３行目の画素の転送スイッチ１５０４をＯＮにすべく、信号パルスＰＴＸ２_Ｖ３をＨとする。さらに所定時間後の時刻ｔ１６０５で転送スイッチ１５０３、１５０４をＯＦＦにすると、この動作によりＶ２行目の画素のＰＤ１４０１の信号電荷と、Ｖ３行目の画素のＰＤ１４０２の信号電荷が、それぞれの画素のＦＤ４０３へ転送される。時刻ｔ１６０５の後に、垂直出力線２０７，２０８にはＦＤ４０３に保持された信号電荷に応じた画素の出力信号が現れ、読み出し部１０３に信号成分としてサンプリングされる。これにより、Ｖ２行とＶ３行で瞳分割された信号電荷に応じた出力が、各列の信号成分として、読み出し部１０３にサンプリングされる。

この後、時刻ｔ１６０５〜ｔ１６０６の期間に、読み出し部１０３は水平走査回路１０４によって走査され、ノイズ成分と信号成分との差分を列毎に順次出力することで、Ｖ２行目とＶ３行目の信号の読み出しを完了する。

以上説明したように第６の実施形態によれば、図１３に示す撮像素子の構成と、第１の読み出し走査により、Ｖ２行目とＶ３行目から、蓄積時間のタイミングが同時に制御された焦点検出用信号を取得することができる。従って、相関演算に用いられる、光学系の異なる瞳領域を通過した２像には、被写体が移動している場合であっても、被写体の移動に伴う位置ズレが含まれないので、焦点検出精度を向上させることができる。

なお、図１５では、Ｖ２行目とＶ３行目の画素を用いて、瞳分割された焦点検出用の信号を取得する例を説明したが、第６の実施形態の撮像素子では、任意の行から焦点検出用の信号を取得して、任意の行から画像生成用の信号を取得することができる。

従って、例えば、第４の実施形態の図１１で説明したように、動画撮影時に、画像生成のための撮像用信号を間引いて（例えば、３行当たり１行）読み出した後、間引かれた行に対してさらに走査することで、焦点検出用信号を読み出すことができる。すなわち、動画撮影時においては、Ｖ０、Ｖ３、Ｖ６、・・・、Ｖ１８、Ｖ２１行、を２行毎に順次選択し、読み出し走査を行う（図１１における、Ａ→Ｂ→Ｃ→Ｄ）。このように読み出された信号は、画像生成用の信号としてデジタル信号処理されて、表示・動画記録に用いられる。その後、Ｖ２、Ｖ７、Ｖ１４、Ｖ１９行、を２行毎に順次選択して、焦点検出用の信号を読み出すことができる（図１１における、ａ→ｂ）。

この場合、画像生成用の信号を読み出す時は、各行の信号パルスＰＴＸ１とＰＴＸ２を両方同時に駆動することで、各画素のＰＤ１４０１，１４０２の信号を加算して、画像生成用の信号を取得することができる。また、焦点検出用の信号を読み出す時は、第１の読み出し走査により、各行の信号パルスＰＴＸ１がＰＴＸ２のいずれか片方を駆動することで、焦点検出用の信号を取得できる。

次に、第６の実施形態の撮像素子を用いて、任意の行から同一の水平期間で焦点検出用の信号と、画像生成用の信号を共に取得する第２の読み出し走査方法について説明する。

図１６は、第６の実施形態に係る撮像素子の第２の読み出し走査を示すタイミングチャートである。ここでは、Ｖ２行目とＶ３行目から瞳分割された焦点検出用信号を読み出す際の信号パルスについて説明する。

まず、時刻ｔ１７０１〜ｔ１７０６の期間で、垂直走査回路１０２は、Ｖ２行目の信号パルスＰＲＥＳ_Ｖ２、ＰＳＥＬ_Ｖ２、ＰＴＸ１_Ｖ２と、Ｖ３行目の信号パルスＰＲＥＳ_Ｖ３、ＰＳＥＬ_Ｖ３、ＰＴＸ２_Ｖ３と、を駆動する。これにより、Ｖ２行目とＶ３行目のＦＤ４０３のリセット解除時の信号と、瞳分割された信号電荷に応じた焦点検出用の信号が、読み出し部１０３に、ノイズ成分と、第１の信号成分としてサンプリングされる。この駆動方法は図１５で説明した駆動と同様であり、ｔ１７０１はｔ１６０１に、ｔ１７０２はｔ１６０２に、ｔ１７０３はｔ１６０３に、ｔ１７０４はｔ１６０４に、そして、ｔ１７０５はｔ１６０５に対応している。

次に時刻ｔ１７０６で、Ｖ２行目の画素の転送スイッチ１５０３，１５０４をＯＮにすべく、信号パルスＰＴＸ１_Ｖ２，ＰＴＸ２_Ｖ２を両方同時に駆動してＨとする。同時に、Ｖ３行目の転送スイッチ１５０３，１５０４をＯＮにすべく、信号パルスＰＴＸ１_Ｖ３，ＰＴＸ２_Ｖ３を両方同時に駆動してＨとする。

そして、所定時間後の時刻ｔ１７０７でＶ２行目とＶ３行目の転送スイッチ１５０３，１５０４をＯＦＦにすると、この動作によりＶ２行目とＶ３行目の各画素のＰＤ１４０１，１４０２の信号電荷が加算され、画像生成用の信号電荷がＦＤ４０３へ転送される。時刻ｔ１７０７の後に、垂直出力線２０７，２０８にはＦＤ４０３に保持された画像生成用の信号電荷に応じた画素の出力信号が現れ、読み出し部１０３に第２の信号成分としてサンプリングされる。

ここまでで、Ｖ２行目とＶ３行目の各画素のリセット解除直後の出力が、各列のノイズ成分として読み出し部１０３にサンプリングされた。また、Ｖ２行とＶ３行で瞳分割された信号電荷に応じた出力が、各列の第１の信号成分として、読み出し部１０３にサンプリングされた。また、Ｖ２行とＶ３行の画像生成用の信号電荷に応じた出力が、各列の第２の信号成分として、読み出し部１０３にサンプリングされる。

この後、時刻ｔ１７０７〜ｔ１７０８の期間に、読み出し部１０３は水平走査回路１０４によって走査され、ノイズ成分と第１の信号成分との差分、及びノイズ成分と第２信号成分との差分、を列毎に順次出力する。これにより、Ｖ２行目とＶ３行目の信号の読み出しを完了する。

以上説明したように第６の実施形態によれば、図１３に示す撮像素子の構成と、第２の読み出し走査により、一水平期間に、蓄積時間のタイミングが同時に制御された焦点検出用の信号と、画像生成用の信号とを読み出すことができる。従って、相関演算に用いられる、光学系の異なる瞳領域を通過した２像には、被写体が移動している場合であっても、被写体の移動に伴う位置ズレが含まれないので、焦点検出精度を向上させることができる。

なお、上記第６の実施形態では、各画素が２つのＰＤを含む場合について説明したが、本発明はこれに限るものではない。例えば、各画素が３つ以上のＰＤを含み、垂直出力線２０７，２０８に、互いに異なるＰＤから得られた信号、または、異なるＰＤの組み合わせから得られた信号を出力するように制御しても良い。

＜第７の実施形態＞
次に、本発明の第７の実施形態について説明する。図１７は、第７の実施形態に係る画素部１０１の構成を示す模式図である。図１７に示すように、第７の実施形態における焦点検出画素による光学系の瞳領域の分割方向が、図２を参照して第１の実施形態で説明したものとは異なる。なお、画素部１０１以外の撮像素子の構成は、第１の実施形態と同様であるため、説明を省略する。

図１７において、焦点検出画素１８０１，１８０２は、縦方向に瞳分割された信号を出力するように構成された、光学系のそれぞれ異なる瞳領域を通過した光を受光するように構成されたＰＤ１８０３，１８０４を含む。

また、第７の実施形態の撮像素子でも、第１の実施形態と同様に、隣り合う２行を同時に選択しれ、２つの垂直出力線２０７，２０８を用いて、同時に読み出し部１０３へ出力することが可能である。すなわち、第１の実施形態の図４と同様の読み出し走査の駆動が可能である。

焦点検出処理では、第７の実施形態の撮像素子では、Ｈ３列とＨ４列の焦点検出画素の出力の相関演算によって、異なる瞳面の２像の位相差を得る。第７の実施形態の撮像素子においても、焦点検出画素（Ｈ３，Ｖ０）と（Ｈ４，Ｖ１）、焦点検出画素（Ｈ３，Ｖ２）と（Ｈ４，Ｖ３）、焦点検出画素（Ｈ３，Ｖ４）と（Ｈ４，Ｖ５）、の蓄積時間のタイミングを、それぞれ同時に制御することができる。従って、縦方向に瞳分割された焦点検出画素が配置された撮像素子においても、移動する被写体に対して焦点検出精度を向上させることができる。

＜第８の実施形態＞
次に、本発明の第８の実施形態について説明する。図１８は、第８の実施形態に係る画素部１０１の構成を示す模式図である。図１８に示すように、第８の実施形態は、上述した第１の実施形態と比較して、垂直出力線が各列に１本配置されたところが異なる。例えば、Ｈ０列における、画素（Ｈ０，Ｖ０）、（Ｈ０，Ｖ１）、（Ｈ０，Ｖ２）、・・・は、全て垂直出力線２０７に接続している。なお、画素部１０１以外の撮像素子の構成は、第１の実施形態で説明したものと同様であるため、説明を省略する。

図１９は、第８の実施形態に係る画素の構成を示す等価回路図である。説明のため、図１８における、Ｈ０〜Ｈ３列目、かつＶ２〜Ｖ３行目の、８つの画素とその信号の出力経路のみを示している。

第８の実施形態では、垂直走査回路１０２は２つの行に配置された画素に対して、同時に信号パルスＰＴＸ、ＰＲＥＳ、ＰＳＥＬを入力可能な構成となっている。例えば、Ｖ２行及びＶ３行に配置された焦点検出画素（Ｈ０，Ｖ３）、（Ｈ１，Ｖ２）、（Ｈ２，Ｖ３）、（Ｈ３，Ｖ２）は信号パルスＰＴＸ_{Ｖ２，Ｖ３}、ＰＲＥＳ_{Ｖ２，Ｖ３}、ＰＳＥＬ_{Ｖ２，Ｖ３}、を共有しており、同時刻に駆動することができる。

従って、第８の実施形態の撮像素子の構成において、Ｖ２行目とＶ３行目に配置されている焦点検出画素の蓄積時間を同時刻に制御することが可能となる。すなわち、相関演算に用いられる異なる瞳面の２像には、被写体の移動に伴う像ズレ成分が含まれないので、焦点検出精度を向上させることができる。

＜第９の実施形態＞
次に、本発明の第９の実施形態について説明する。第９の実施形態では、第１〜第８の実施形態のいずれかで説明した構成を有する撮像素子を搭載した撮像装置について説明する。

図２０は、第９の実施形態に係る撮像装置の概略構成を示すブロック図である。図２０において、光学系２１０１は、フォーカスレンズ、ズームレンズ、絞りなどを含んで構成されている。撮像素子２１０２は、光学系２１０１により結像された光学像を受光する。撮像素子２１０２は、上述した第１〜第８の実施形態のいずれかで説明した構成を有し、画像生成用の信号と、光学系２１０１の異なる瞳領域を通過した被写体像を光電変換して位相差検出用の信号を出力可能な構成となっている。光学系駆動部２１０３は、後述するＡＦ制御部２１０９から出力される光学系駆動情報に応じて、光学系２１０１を制御信号により制御する。

アナログフロントエンド（ＡＦＥ）２１０４は、Ａ／Ｄ変換回路を含み、アナログ信号を用いた基準黒レベルの調整及びアナログ／デジタル変換処理を行う。デジタルフロントエンド（ＤＦＥ）２１０５は、各画素のデジタル出力を受けて画素の並び替え等をデジタル処理する。デジタル信号処理部２１０６は、ＤＦＥ２１０５から得られた画像信号に対して、色変換、ホワイトバランス補正、ガンマ補正等の画像処理、解像度変換処理、画像圧縮処理等を行い、不図示の記録装置や表示装置に処理後の画像信号を出力する。記憶部２１０７は、デジタル信号処理部２１０６の作業用メモリとして、あるいは連続撮影等のバッファーメモリとしても使用される。

位相差算出部２１０８は、撮像素子２１０２から出力される焦点検出用の信号を用いて、位相差検出方式の焦点検出を行うための位相差評価値を算出する。ＡＦ制御部２１０９は、位相差算出部２１０８で算出された位相差評価値を基に、光学系２１０１のフォーカスレンズ位置を制御するための光学系駆動情報を算出する。すなわち、位相差算出部２１０８及びＡＦ制御部２１０９により、公知の位相差方式の焦点検出制御が行われる。

以上が、本発明に係る撮像装置の概略構成であり、第１〜第８の実施形態で説明した撮像素子及び撮像素子の読み出し走査は、本構成によって実現可能である。

但し、本発明に係る撮像装置の構成としては、上記に限定されない。例えば、撮像素子２１０２は、列毎のＡ／Ｄ変換回路を含む構成としてもよく、この場合は、撮像素子２１０２が、読み出した画素毎のデジタル信号をＤＦＥ２１０５へ出力する。さらには、撮像素子２１０２が、Ａ／Ｄ変換回路とＤＦＥブロックを、内部に備えた構成であってもよい。

また、第１の実施形態〜第７の実施形態で、撮像素子の画素部は１列毎に２つの垂直出力線を備えた構成として説明したが、１列毎に３つ以上の垂直出力線を備えた構成であってもよい。その場合、一対の焦点検出画素の電荷蓄積のタイミングを同時にすることができる構成であれば良い。

１０１：画素部、１０２：垂直走査回路、１０３：読み出し部、１０４；水平走査回路、２０１：撮像画素、２０２，２０３：焦点検出画素、２０４，２０５，２０６：フォトダイオード、２０７，２０８：垂直出力線

Claims (15)

1. 光学系の瞳領域の互いに異なる一部の領域を通過した光を受光する、第１の行に配置された第１の焦点検出画素と、前記第１の行と異なる第２の行に配置された第２の焦点検出画素とを含む、複数の画素が行列状に配置された画素部と、
   各列に対して配線された複数の垂直出力線と、
   前記複数の画素を複数行単位で選択し、選択した行の画素の信号を前記複数の垂直出力線に出力するように制御する垂直走査手段と、
   前記複数の垂直出力線に出力された信号を外部に出力する出力手段と、を有し、
   前記第１の行と前記第２の行は、互いに異なる前記垂直出力線に接続され、
   前記垂直走査手段は、前記第１の行と前記第２の行を同時に制御することを特徴とする撮像素子。
2. 前記第１の行と前記第２の行は、隣接していることを特徴とする請求項１に記載の撮像素子。
3. 前記第１の焦点検出画素は、列方向に隣接する、前記第２の行と異なる第３の行に配置された画素と、前記垂直出力線に信号を出力するための出力部を共有し、
   前記第２の焦点検出画素は、列方向に隣接する、前記第１の行と異なる第４の行に配置された画素と、前記垂直出力線に信号を出力するための出力部を共有する
   ことを特徴とする請求項２に記載の撮像素子。
4. 前記第１の行と前記第２の行は、離れていることを特徴とする請求項１に記載の撮像素子。
5. 前記垂直走査手段は、前記第１の行及び第２の行を除く行について、前記第１の行と第２の行との間の行間隔と同じ行間隔で複数行を順次選択して走査することを特徴とする請求項４に記載の撮像素子。
6. 前記垂直走査手段は、前記第１の行及び第２の行を除く行について、互いに隣接する複数行を順次選択して走査することを特徴とする請求項４に記載の撮像素子。
7. 前記第１の焦点検出画素と前記第２の焦点検出画素は、前記光学系の光軸に対して互いに反対の方向に偏心した受光領域を有することを特徴とする請求項１乃至６のいずれか１項に記載の撮像素子。
8. 前記第１の焦点検出画素と前記第２の焦点検出画素の前記受光領域は、水平または垂直方向に偏心していることを特徴とする請求項７に記載の撮像素子。
9. 行列状に配置された複数のマイクロレンズそれぞれに対して複数の受光領域を有する画素部と、
   各列に対して、互いに異なる行に接続するように配線された複数の垂直出力線と、
   前記画素部を行単位で選択し、該選択した行の受光領域で得られた信号を前記複数の垂直出力線に出力するように制御する垂直走査手段と、
   前記複数の垂直出力線に出力された信号を外部に出力する出力手段と、を有し、
   前記垂直走査手段は、第１の行に接続された前記複数の受光領域のうち、一部の受光領域で得られた信号を出力し、前記第１の行と異なる第２の行に接続された前記複数の受光領域のうち、前記第１の行と異なる一部の受光領域で得られた信号を出力するように、前記第１の行と前記第２の行とを同時に制御することを特徴とする撮像素子。
10. 光学系の瞳領域の互いに異なる一部の領域を通過した光を受光する、第１の行に配置された第１の焦点検出画素と、前記第１の行に隣接する第２の行に配置された第２の焦点検出画素とを含む、複数の画素が行列状に配置された画素部と、
    各列に対してそれぞれ配線された垂直出力線と、
    前記複数の画素のうち、各列について１つの画素の信号を前記垂直出力線に出力するように制御する垂直走査手段と、
    前記複数の垂直出力線に出力された信号を外部に出力する出力手段と、を有し、
    前記第１の焦点検出画素と前記第２の焦点検出画素は、互いに異なる列に配置され、前記垂直走査手段は、前記第１の焦点検出画素と前記第２の焦点検出画素とを同時に制御することを特徴とする撮像素子。
11. 請求項１乃至８、及び、請求項１０のいずれか１項に記載の撮像素子と、
    前記撮像素子から得られた、前記光学系の瞳領域の互いに異なる一部の領域を通過した光に対応した信号の位相差に基づいて、焦点検出を行う検出手段と、
    を有することを特徴とする撮像装置。
12. 請求項９に記載の撮像素子と、
    前記撮像素子から得られた、前記異なる複数の受光領域で得られた信号の位相差に基づいて、焦点検出を行う検出手段と、
    を有することを特徴とする撮像装置。
13. 光学系の瞳領域の互いに異なる一部の領域を通過した光を受光する、第１の行に配置された第１の焦点検出画素と、前記第１の行と異なる第２の行に配置された第２の焦点検出画素とを含む、複数の画素が行列状に配置された画素部と、各列に対して配線された複数の垂直出力線と、を有する撮像素子の駆動方法であって、
    垂直走査手段が、前記複数の画素を複数行単位で選択し、選択した行の画素の信号を前記複数の垂直出力線に出力するように制御する制御工程と、
    出力手段が、前記複数の垂直出力線に出力された信号を外部に出力する出力工程と、を有し、
    前記第１の行と前記第２の行は、互いに異なる前記垂直出力線に接続され、
    前記制御工程では、前記第１の行と前記第２の行を同時に制御することを特徴とする撮像素子の駆動方法。
14. 行列状に配置された複数のマイクロレンズそれぞれに対して複数の受光領域を有する画素部と、各列に対して、互いに異なる行に接続するように配線された複数の垂直出力線と、を有する撮像素子の制御方法であって、
    垂直走査手段が、前記画素部を行単位で選択し、該選択した行の受光領域で得られた信号を前記複数の垂直出力線に出力するように制御する制御工程と、
    出力手段が、前記複数の垂直出力線に出力された信号を外部に出力する出力工程と、を有し、
    前記制御工程では、第１の行に接続された前記複数の受光領域のうち、一部の受光領域で得られた信号を出力し、前記第１の行と異なる第２の行に接続された前記複数の受光領域のうち、前記第１の行と異なる一部の受光領域で得られた信号を出力するように、前記第１の行と前記第２の行とを同時に制御することを特徴とする撮像素子の制御方法。
15. 光学系の瞳領域の互いに異なる一部の領域を通過した光を受光する、第１の行に配置された第１の焦点検出画素と、前記第１の行に隣接する第２の行に配置された第２の焦点検出画素とを含む、複数の画素が行列状に配置された画素部と、各列に対してそれぞれ配線された垂直出力線と、を有する撮像素子の制御方法であって、
    垂直走査手段が、前記複数の画素のうち、各列について１つの画素の信号を前記垂直出力線に出力するように制御する制御工程と、
    出力手段が、前記複数の垂直出力線に出力された信号を外部に出力する出力工程と、を有し、
    前記第１の焦点検出画素と前記第２の焦点検出画素は、互いに異なる列に配置され、前記制御工程では、前記第１の焦点検出画素と前記第２の焦点検出画素とを同時に制御することを特徴とする撮像素子の制御方法。

Images