JP2017034383A - 伝送装置および同期方法 - Google Patents
伝送装置および同期方法 Download PDFInfo
- Publication number
- JP2017034383A JP2017034383A JP2015150563A JP2015150563A JP2017034383A JP 2017034383 A JP2017034383 A JP 2017034383A JP 2015150563 A JP2015150563 A JP 2015150563A JP 2015150563 A JP2015150563 A JP 2015150563A JP 2017034383 A JP2017034383 A JP 2017034383A
- Authority
- JP
- Japan
- Prior art keywords
- transmission device
- board
- frame
- time
- reference clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electric Clocks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【課題】クロック周波数を高くしなくても精度よく装置間の同期を取ること。【解決手段】第1ボード110は、自装置が送信したフレームであって、第2ボード120が基準クロックでラッチする前に返送したフレームを自装置の基準クロックでラッチすることにより時刻情報を受信する。また、第1ボード110は、自装置の基準クロックを遅延させることにより生成した複数のクロックに基づいて、ラッチしたフレームと自装置の基準クロックとの間の位相差を判定する。また、第1ボード110は、時刻情報を受信した時刻と、受信した時刻情報と、判定した位相差と、に基づいて自装置と第2ボード120との間におけるフレームの伝送遅延量を計算する。そして、第1ボード110は、自装置が第2ボード120へ送信するフレームに含まれる時刻情報が示す時刻を、計算した伝送遅延量に基づいて補正する。【選択図】図1
Description
本発明は、伝送装置および同期方法に関する。
従来、第1クロック信号を基準として、位相をずらしたk個のクロック信号を発生させ、それらの各々をラッチしてk個の1ビットの信号を得る技術が知られている(たとえば、下記特許文献1参照。)。また、時刻通知フレームを装置間で折り返すことによって伝送遅延時間を算出し、算出した遅延時間に基づいて時刻通知フレームを補正する技術が知られている(たとえば、下記特許文献2参照。)。
また、伝送路遅延計測フレームを装置間で折り返すことによって伝送路遅延を計測する技術が知られている(たとえば、下記特許文献3参照。)。また、通信ネットワークに接続されたタイミング同期装置において、基準タイミングと受信タイミングとのズレ値に基づいて、サンプリングパルス発振回路の基準タイミングを補正する技術が知られている(たとえば、下記特許文献4参照。)。
しかしながら、上述した従来技術では、たとえば装置間の伝送遅延量を計測する際に、時刻情報を含む時刻フレームと、時刻フレームをラッチする装置内の基準クロックと、の間の位相差による誤差が発生する場合がある。このため、精度よく装置間の同期を取ることができないという問題がある。
また、基準クロックの周波数を高くすることにより上述の誤差を小さくすることも考えられるが、そのためには高速伝送および高速処理に対応したデバイスを要するため、基準クロックの周波数を高くすることは困難である。
1つの側面では、本発明は、クロック周波数を高くしなくても精度よく装置間の同期を取ることができる伝送装置および同期方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、本発明の一側面によれば、第1伝送装置が、前記第1伝送装置の時計に基づく時刻情報を含むフレームを第2伝送装置へ送信し、前記第2伝送装置が、前記第1伝送装置によって送信された前記フレームであって、前記第2伝送装置の基準クロックでラッチする前のフレームを前記第1伝送装置へ返送し、前記第1伝送装置が、前記第2伝送装置によって返送された前記フレームを前記第1伝送装置の基準クロックでラッチすることにより前記時刻情報を受信し、前記第1伝送装置が、前記第1伝送装置の基準クロックを遅延させることにより生成した複数のクロックに基づいて、前記第1伝送装置がラッチした前記フレームと前記第1伝送装置の基準クロックとの間の位相差を判定し、前記第1伝送装置が、前記時刻情報を受信した時刻と、受信した前記時刻情報と、判定した前記位相差と、に基づいて前記第1伝送装置と前記第2伝送装置との間における前記フレームの伝送遅延量を計算し、前記第1伝送装置が、前記第2伝送装置へ送信する前記フレームに含まれる前記時刻情報が示す時刻を、計算した前記伝送遅延量に基づいて補正し、前記第2伝送装置が、前記第1伝送装置によって送信された前記フレームを前記第2伝送装置の基準クロックでラッチすることにより前記時刻情報を受信し、前記第2伝送装置が、前記第2伝送装置の基準クロックを遅延させることにより生成した複数のクロックに基づいて、前記第2伝送装置がラッチした前記フレームと前記第2伝送装置の基準クロックとの間の位相差を判定し、前記第2伝送装置が、受信した前記時刻情報と、判定した前記位相差と、に基づいて前記第2伝送装置の時計を前記第1伝送装置の時計と同期させる伝送装置および同期方法が提案される。
本発明の一側面によれば、クロック周波数を高くしなくても精度よく装置間の同期を取ることができるという効果を奏する。
以下に図面を参照して、本発明にかかる伝送装置および同期方法の実施の形態を詳細に説明する。
(実施の形態)
(実施の形態にかかる同期システム)
図1は、実施の形態にかかる同期システムの一例を示す図である。図1に示すように、実施の形態にかかる同期システム100は、第1ボード110および第2ボード120を含む。第1ボード110は、第1ボード110(自装置)の時計に基づく時刻を示す時刻情報を含む時刻フレームを第2ボード120(他の伝送装置)へ送信することにより、第2ボード120の時計を第1ボード110の時計と同期させる伝送装置である。時計は、たとえば現在時刻(一例としては年、月、日、時、分、秒、…)を示す時刻情報を生成する処理部である。
(実施の形態にかかる同期システム)
図1は、実施の形態にかかる同期システムの一例を示す図である。図1に示すように、実施の形態にかかる同期システム100は、第1ボード110および第2ボード120を含む。第1ボード110は、第1ボード110(自装置)の時計に基づく時刻を示す時刻情報を含む時刻フレームを第2ボード120(他の伝送装置)へ送信することにより、第2ボード120の時計を第1ボード110の時計と同期させる伝送装置である。時計は、たとえば現在時刻(一例としては年、月、日、時、分、秒、…)を示す時刻情報を生成する処理部である。
第1ボード110と第2ボード120との間の信号の伝送は、たとえば、電気信号線を介した電気信号により行うことができる。ただし、第1ボード110と第2ボード120との間の信号の伝送は、電気信号線を介した電気信号に限らず、たとえば、光伝送路を介した光信号や、無線信号によって行うようにしてもよい。また、ここでは第1ボード110と第2ボード120との間の信号の伝送にかかる時間は、双方向で同じであるとする。
第1ボード110は、たとえば、基準クロック生成回路111と、カウンタ112と、補正回路113と、クロックシフト回路114と、受信タイミング測定回路115と、を備える。また、第1ボード110は、さらにバッファ119を備えてもよい。
基準クロック生成回路111は、第1ボード110における内部クロックである基準クロックを生成する。そして、基準クロック生成回路111は、生成した基準クロックを動作クロックとして第1ボード110の各部へ出力する。たとえば、カウンタ112、補正回路113およびクロックシフト回路114は、基準クロック生成回路111から出力された基準クロックを動作クロックとして用いて動作する。
カウンタ112は、基準クロック生成回路111から出力される基準クロックに基づくカウントアップを行うことにより、現在時刻を示す時刻情報を生成する時計である。たとえば、カウンタ112は、基準クロック生成回路111から出力される基準クロックが立ち上がるごとに、現在保持している時刻に対して所定時間(たとえば図4に示す例では8[ns])を加算することによって時刻情報を生成する。そして、カウンタ112は、生成した時刻情報を補正回路113へ出力する。
補正回路113は、基準クロック生成回路111から出力された時刻情報が示す時刻を、第1ボード110と第2ボード120との間の伝送遅延量や第1ボード110の内部における遅延量などに基づいて補正する。
たとえば、補正回路113は、基準クロック生成回路111からの時刻情報を直接的に補正する。または、補正回路113は、基準クロック生成回路111からの時刻情報が示す時刻と、その時刻に対する補正値と、をそれぞれ示す情報を補正後の時刻情報として生成することにより時刻情報を補正してもよい。
補正回路113によって補正された時刻情報は、時刻フレームに格納されて第2ボード120へ送信される。これにより、時刻情報が第2ボード120へ到達した時点で、その時刻情報が示す時刻が、第1ボード110における時刻と一致するようにすることができる。また、第1ボード110から第2ボード120へ送信する時刻フレームの信号パワーを確保するために、補正回路113と第1ボード110の送信端との間に設けたバッファ119によって時刻フレームを増幅する構成としてもよい。
たとえば、補正回路113は、加算部116と、差分計算部117と、除算部118と、を備える。加算部116は、カウンタ112から出力された時刻情報に所定時間を加算することにより時刻情報を補正する補正部である。加算部116は、所定時間を加算した時刻情報を第2ボード120へ送信(送出)する。加算部116が時刻情報に加算する所定時間には、たとえば、除算部118から通知される、第1ボード110と第2ボード120との間の時刻フレームの伝送遅延量が含まれる。除算部118による伝送遅延量の計算については後述する。
また、加算部116が時刻情報に加算する所定時間には、カウンタ112から時刻情報が送信されてから、その時刻情報が第2ボード120へ送出されるまでの、第1ボード110における処理時間が含まれていてもよい。この処理時間は、たとえば、実測結果、シミュレーション結果または理論値等に基づいて算出された固定値とすることができる。
クロックシフト回路114は、基準クロック生成回路111から出力された基準クロックをシフト(遅延)させることにより、タイミング(位相)の異なる複数のクロックを生成する。そして、クロックシフト回路114は、生成した複数のクロックを受信タイミング測定回路115へ出力する。
受信タイミング測定回路115には、第1ボード110が第2ボード120へ送信し、第2ボード120が即時返送した時刻フレームが入力される。第2ボード120が即時返送した時刻フレームとは、第2ボード120が第2ボード120の基準クロックでラッチする前に第1ボード110へ返送した時刻フレームである。
受信タイミング測定回路115(受信部)は、入力された時刻フレームを第1ボード110の基準クロックでラッチすることにより、第1ボード110が第2ボード120へ時刻フレームによって送信した時刻情報を受信する。受信タイミング測定回路115が時刻フレームのラッチに用いる基準クロックは、たとえば、基準クロック生成回路111から出力された基準クロックである。または、受信タイミング測定回路115が時刻フレームのラッチに用いる基準クロックは、クロックシフト回路114から出力される複数のクロックのうちのシフト量が0[ns]のクロックであってもよい。
また、受信タイミング測定回路115は、入力された時刻フレームと、クロックシフト回路114から出力された複数のクロックと、に基づいて、入力された時刻フレームと、基準クロック生成回路111からの基準クロックと、の間の位相差を判定する。そして、受信タイミング測定回路115は、受信した時刻フレームの時刻情報と、判定した位相差を示す位相差情報と、を補正回路113へ出力する。
補正回路113の差分計算部117は、受信タイミング測定回路115からの時刻情報および位相差情報と、カウンタ112からの時刻情報と、に基づいて、第1ボード110と第2ボード120との間の往復の伝送遅延量を計算する。たとえば、カウンタ112からの時刻情報の値をa、受信タイミング測定回路115からの時刻情報の値をb、受信タイミング測定回路115からの位相差情報の値をcとする。この場合に、aは時刻フレームの受信時刻を示し、bは時刻フレームの送信時刻を示し、cは時刻フレームと基準クロックとの位相差を示す。差分計算部117は、たとえばa−b+cを計算することにより、第1ボード110と第2ボード120との間の往復の伝送遅延量を計算することができる。そして、差分計算部117は、計算結果を除算部118へ出力する。
除算部118は、差分計算部117から出力された計算結果を“2”で除算する。これにより、第1ボード110と第2ボード120との間の片道の伝送遅延量を精度よく計算することができる。除算部118は、計算した伝送遅延量を加算部116へ通知する。
このように、差分計算部117および除算部118により、時刻情報が受信された時刻(a)と、受信された時刻情報(b)と、受信タイミング測定回路115によって判定された位相差(c)と、に基づいて伝送遅延量を計算することができる。
第2ボード120は、たとえば、返送部121と、基準クロック生成回路122と、クロックシフト回路123と、受信タイミング測定回路124と、カウンタ125と、を備える。また、第2ボード120は、さらにバッファ126を備えてもよい。
返送部121は、第1ボード110から送信されて第2ボード120へ入力された時刻フレームであって、受信タイミング測定回路124によって第2ボード120の基準クロックでラッチする前の時刻フレームを第1ボード110へ返送(即時返送)する。これにより、時刻フレームの往復の伝送遅延時間に対して、第2ボード120へ入力された時刻フレームと、第2ボード120の基準クロックと、の間の位相差が影響を与えないようにすることができる。このため、第1ボード110において、第1ボード110と第2ボード120との間の伝送遅延量を精度よく計算することが可能になる。
返送部121は、一例としては、第2ボード120の受信端と受信タイミング測定回路124との間において信号を分岐し、分岐した信号を第2ボード120から第1ボード110への伝送路に接続する物理的な配線によって実現することができる。この物理的な配線は、たとえば、第1ボード110から第2ボード120への伝送に用いる配線と、第2ボード120から第1ボード110への伝送(返送)に用いる配線と、で長さが同じものとする。また、第2ボード120から第1ボード110へ返送する時刻フレームの信号パワーを確保するために、返送部121にバッファ126を設けて時刻フレームを増幅する構成としてもよい。
基準クロック生成回路122は、第2ボード120における内部クロックである基準クロックを生成する。基準クロック生成回路122は、生成した基準クロックを動作クロックとして第2ボード120の各部へ出力する。たとえば、クロックシフト回路123および受信タイミング測定回路124は、基準クロック生成回路122から出力された基準クロックを動作クロックとして用いて動作する。
基準クロック生成回路122が生成する第2ボード120の基準クロックは、第1ボード110の基準クロックとタイミング同期していなくてもよい。ただし、基準クロック生成回路122が生成する第2ボード120の基準クロックは、第1ボード110の基準クロックと周波数同期している。第1ボード110の基準クロックと第2ボード120の基準クロックとの間の周波数同期は、たとえば、第1ボード110が基準クロック生成回路111の基準クロックを第2ボード120へ送信することによって行うことができる。この場合は、第2ボード120は、基準クロック生成回路122の基準クロックの周波数を、第1ボード110から受信した基準クロックの周波数と同期させる。
また、第1ボード110の基準クロックと第2ボード120の基準クロックとの間の周波数同期の方法はこれに限らない。たとえば、第1ボード110の基準クロックと第2ボード120の基準クロックとの間の周波数同期には、第1ボード110と第2ボード120との間の伝送におけるCDR(Clock Data Recovery)を用いてもよい。この場合は、第2ボード120は、基準クロック生成回路122の基準クロックの周波数を、CDRにより再生したクロックの周波数(リカバリクロック)と同期させる。
クロックシフト回路123は、基準クロック生成回路122から出力された基準クロックをシフト(遅延)させることにより、タイミング(位相)の異なる複数のクロックを生成する。そして、クロックシフト回路123は、生成した複数のクロックを受信タイミング測定回路124へ出力する。
受信タイミング測定回路124には、第1ボード110が第2ボード120へ送信した時刻フレームが入力される。受信タイミング測定回路124は、入力された時刻フレームを第2ボード120の基準クロックでラッチすることにより、第1ボード110が第2ボード120へ時刻フレームによって送信した時刻情報を受信する。受信タイミング測定回路124がラッチに用いる基準クロックは、たとえば、基準クロック生成回路122から出力された基準クロックでもよいし、クロックシフト回路123から出力される各クロックのうちのシフト量が0[ns]のクロックでもよい。
また、受信タイミング測定回路124は、入力された時刻フレームと、クロックシフト回路123からの各クロックと、に基づいて、入力された時刻フレームと、基準クロック生成回路122からの基準クロックと、の間の位相差を判定する。そして、受信タイミング測定回路124は、受信した時刻フレームの時刻情報と、判定した位相差を示す位相差情報と、をカウンタ125へ出力する。
カウンタ125は、基準クロック生成回路122から出力された基準クロックと、受信タイミング測定回路124から出力された時刻情報と、に基づいて時刻情報を生成する時計である。また、カウンタ125は、受信タイミング測定回路124から出力された位相差情報に基づいて、生成する時刻情報を補正することにより第2ボード120の時計を第1ボード110の時計に同期させる同期部としての機能を有する。これにより、第2ボード120へ入力された時刻フレームと、基準クロック生成回路122からの基準クロックと、の間の位相差があっても、第1ボード110の時刻情報と、第2ボード120の時刻情報と、を同期させることができる。カウンタ125によって生成される時刻情報は、第2ボード120において時刻情報を要する各機能部へ出力される。
(実施の形態にかかる同期システムにおける時刻同期処理)
図2は、実施の形態にかかる同期システムにおける時刻同期処理の一例を示すシーケンス図である。図1に示した同期システム100においては、時刻同期処理として、たとえば図2に示す各ステップが実行される。まず、第1ボード110が、第1ボード110の内部時刻における現在時刻を示す時刻情報を、第1ボード110の基準クロックによってラッチする(ステップS201)。ステップS201は、たとえば、補正回路113が、カウンタ112から出力される時刻情報を、基準クロック生成回路111から出力された基準クロックによってラッチすることにより行われる。
図2は、実施の形態にかかる同期システムにおける時刻同期処理の一例を示すシーケンス図である。図1に示した同期システム100においては、時刻同期処理として、たとえば図2に示す各ステップが実行される。まず、第1ボード110が、第1ボード110の内部時刻における現在時刻を示す時刻情報を、第1ボード110の基準クロックによってラッチする(ステップS201)。ステップS201は、たとえば、補正回路113が、カウンタ112から出力される時刻情報を、基準クロック生成回路111から出力された基準クロックによってラッチすることにより行われる。
つぎに、第1ボード110が、ステップS201によってラッチした時刻情報に、第1ボード110と第2ボード120との間の伝送遅延量と、所定の処理時間と、を加えた時刻情報を時刻フレームに格納する(ステップS202)。ステップS202は、たとえば補正回路113により行われる。
ステップS202において時刻情報に加える伝送遅延量は、たとえば、初期状態においては“0”とし、ステップS206の後はステップS206によって計算した伝送遅延量とすることができる。ステップS202において時刻情報に加える処理時間は、たとえば、ステップS201によって時刻情報をラッチしてから、ステップS202によって時刻情報を時刻フレームに格納するまでにかかる時間である。また、ステップS202において時刻情報に加える処理時間には、後述のステップS203によって時刻フレームを送信するまでにかかる時間も含めてもよい。
つぎに、第1ボード110が、ステップS202によって時刻情報を格納した時刻フレームを第2ボード120へ送信(送出)する(ステップS203)。ステップS203は、たとえば第1ボード110と第2ボード120との間の伝送路を介して行われる。
つぎに、第2ボード120が、ステップS203によって送信された時刻フレームを、第2ボード120の基準クロックによってラッチせずに返送する(ステップS204)。ステップS204は、たとえば返送部121によって、第1ボード110と第2ボード120との間の伝送路を介して行われる。
つぎに、第1ボード110が、第1ボード110の基準クロックと、ステップS204によって第2ボード120から受信した時刻フレームと、の間の位相差を判定する(ステップS205)。ステップS205は、たとえばクロックシフト回路114および受信タイミング測定回路115によって行われる。
つぎに、第1ボード110が、第1ボード110および第2ボード120の間の伝送遅延量を計算し(ステップS206)、ステップS201へ戻る。これにより、第1ボード110および第2ボード120の間の伝送遅延量に基づいて補正した時刻情報が第1ボード110から第2ボード120へ送信される。ステップS206による伝送遅延量の計算は、ステップS204によって時刻フレームを受信した時刻と、ステップS204によって受信した時刻フレームの時刻情報と、ステップS205によって判定した位相差と、に基づいて行うことができる。ステップS206は、たとえば差分計算部117および除算部118により行われる。
また、第2ボード120が、第2ボード120の基準クロックと、ステップS203によって第1ボード110から受信した時刻フレームと、の間の位相差を判定する(ステップS207)。ステップS207は、たとえばクロックシフト回路123および受信タイミング測定回路124によって行われる。
つぎに、第2ボード120は、ステップS203によって第1ボード110から受信した時刻フレームに格納された時刻情報と、ステップS207によって判定した位相差と、に基づいて現在の時刻を計算し(ステップS208)、一連の処理を終了する。また、第2ボード120は、ステップS203によって第1ボード110から時刻フレームを受信するごとに、ステップS207,S208によって、時刻フレームに格納された時刻情報に基づく現在の時刻を計算する。
ここで、第1ボード110から2回目以降に送信される時刻フレームに格納された時刻情報は、第1ボード110および第2ボード120の間の伝送遅延量に基づいて補正された時刻情報となる。したがって、第2ボード120は、第1ボード110および第2ボード120の間の伝送遅延量に基づいて補正された時刻情報に基づく現在の時刻を計算することにより、第1ボード110との間で精度よく同期を取ることができる。
(実施の形態にかかる時刻フレーム)
図3は、実施の形態にかかる時刻フレームの一例を示す図である。第1ボード110は、たとえば図3に示す時刻フレーム300を第2ボード120へ送信する。時刻フレーム300は、フレーム検出部310と、時刻情報320と、を含む。フレーム検出部310は、時刻フレーム300を検出するための、第1ボード110および第2ボード120において既知のパターン(プリアンブル)である。
図3は、実施の形態にかかる時刻フレームの一例を示す図である。第1ボード110は、たとえば図3に示す時刻フレーム300を第2ボード120へ送信する。時刻フレーム300は、フレーム検出部310と、時刻情報320と、を含む。フレーム検出部310は、時刻フレーム300を検出するための、第1ボード110および第2ボード120において既知のパターン(プリアンブル)である。
一例としては、フレーム検出部310は、“01010001”の1[Byte]のビット列とすることができる。この場合に、第2ボード120は、第1ボード110からの受信信号の中から“01010001”のビット列を検出することにより時刻フレーム300を検出し、時刻情報320を取得することができる。
時刻情報320は、第1ボード110の内部の時刻における現在時刻(一例としては年、月、日、時、分、秒、…)を示す情報である。一例としては、時刻情報320は、最下位ビットが500[psec]、最下位から2番目のビットが1[nsec]、…を表す10[byte]のビット列とすることができる。
第1ボード110は、たとえば図3に示す時刻フレーム300を周期的に送信する。ただし、第1ボード110による時刻フレームの送信方法はこれに限らない。たとえば、第1ボード110は、フレーム検出部310に続けて複数の時刻情報320を連続送信する動作を周期的に行ってもよい。
(実施の形態にかかる同期システムにおける時刻フレームの送受信タイミング)
図4は、実施の形態にかかる同期システムにおける時刻フレームの送受信タイミングの一例を示す図である。図4において、横方向は時間を示す。時刻410は、第1ボード110の内部の時刻である。ただし、図4においては、時刻410は、8[ns]単位の桁の時刻(8[ns]、16[ns]、24[ns]、…)のみを示している。
図4は、実施の形態にかかる同期システムにおける時刻フレームの送受信タイミングの一例を示す図である。図4において、横方向は時間を示す。時刻410は、第1ボード110の内部の時刻である。ただし、図4においては、時刻410は、8[ns]単位の桁の時刻(8[ns]、16[ns]、24[ns]、…)のみを示している。
基準クロック420は、第1ボード110の内部の基準クロックである。たとえば、基準クロック420は、図1に示した基準クロック生成回路111によって生成される基準クロックである。
時刻フレーム430は、第1ボード110が第2ボード120へ送信(送出)する時刻フレームである。図4に示す例では、時刻フレーム430は、時刻410の8[ns]において送信されている。このため、時刻フレーム430には、図3に示したフレーム検出部310に相当する“01010001”に続けて、時刻情報として8[ns]を示す情報が格納されている。ただし、図4に示す例では第1ボード110と第2ボード120との間の伝送遅延量等に基づく時刻情報の補正は行われていない。
時刻フレーム440は、第2ボード120が第1ボード110から受信して第1ボード110へ返送する時刻フレームである。第2ボード120が受信する時刻フレーム440のタイミングは、第1ボード110が送信する時刻フレーム430のタイミングに対して、第1ボード110と第2ボード120との間の伝送遅延量だけ遅くなる。
時刻フレーム450は、第1ボード110が第2ボード120から受信する時刻フレームである。往復伝送遅延量401は、第1ボード110が時刻フレーム430を送信してから第1ボード110が時刻フレーム450を受信するまでの時間、すなわち第1ボード110と第2ボード120との間の往復の伝送遅延量である。
位相差402は、第1ボード110の基準クロック420と、第1ボード110が第2ボード120から受信する時刻フレーム450と、の間の位相差である。位相差402は、たとえば、時刻フレームの遅延量とクロック遅延とのずれにより発生する。また、たとえばCDRによりクロックを抽出する構成においても、データ位相とクロック位相は必ずしも一致せず、位相差402が発生する。これは、CDRにおいてはデータ変化に追従してクロックが再生されるが、クロックエッジはデータ変化点ではなく確実にデータを打ち抜ける位相で生成されるためである。このため、時刻フレームと、時刻フレームをラッチする基準クロックと、の間には位相差402が発生する。このような位相差は、第2ボード120が第1ボード110からの時刻フレームをラッチする場合にも同様に発生する。
第1ボード110は、時刻フレーム450を基準クロック420によりラッチして得られる時刻情報(8[ns])と、基準クロック420と時刻フレーム450との間の位相差402と、に基づいて、往復伝送遅延量401を精度よく計算することができる。
(実施の形態にかかるクロックシフト回路および受信タイミング測定回路)
図5は、実施の形態にかかるクロックシフト回路および受信タイミング測定回路の一例を示す図である。たとえば図1に示したクロックシフト回路114および受信タイミング測定回路115は、たとえば図5に示すクロックシフト回路501および受信タイミング測定回路502により実現することができる。
図5は、実施の形態にかかるクロックシフト回路および受信タイミング測定回路の一例を示す図である。たとえば図1に示したクロックシフト回路114および受信タイミング測定回路115は、たとえば図5に示すクロックシフト回路501および受信タイミング測定回路502により実現することができる。
クロックシフト回路501は、基準クロック生成回路111(たとえば図1参照)から入力された125[MHz]の基準クロックを0.5[ns]ずつ15回シフト(遅延)させる。これにより、それぞれ0[ns]シフト(シフトなし)、0.5[ns]シフト、1[ns]シフト、…7.5[ns]シフトさせた16本のクロックが生成される。クロックシフト回路501は、クロックシフトにより生成した16本のクロックを受信タイミング測定回路502へ出力する。
受信タイミング測定回路502は、時刻情報受信回路510と、16個の8段シフトレジスタ(8段シフトレジスタ521〜536)と、16個のフレーム検出部(フレーム検出部541〜556)と、位相判定部560と、を備える。
時刻情報受信回路510には、第2ボード120(たとえば図1参照)から返送された時刻フレームが入力される。また、時刻情報受信回路510には、クロックシフト回路501から出力された各クロックのうちの0[ns]シフトのクロック(すなわち基準クロック)が入力される。時刻情報受信回路510は、入力された時刻フレームを、入力された0[ns]シフトのクロックでラッチすることにより時刻情報を受信する。そして、時刻情報受信回路510は、受信した時刻情報を補正回路113(たとえば図1参照)へ出力する。
8段シフトレジスタ521〜536のそれぞれには、第2ボード120(たとえば図1参照)から返送された時刻フレームが入力される。また、8段シフトレジスタ521〜536にはそれぞれクロックシフト回路501から出力されたシフト量の異なる各クロックが入力される。たとえば、8段シフトレジスタ521には0[ns]シフトのクロックが入力される。8段シフトレジスタ522には0.5[ns]シフトのクロックが入力される。8段シフトレジスタ536には7.5[ns]シフトのクロックが入力される。
8段シフトレジスタ521は、8個のフリップフロップ(フリップフロップ571〜578)を備える。先頭のフリップフロップ571には時刻フレームが入力される。また、フリップフロップ571〜578は互いに直列に接続されている。たとえば、フリップフロップ571の出力はフリップフロップ572の入力に接続され、フリップフロップ572の出力はフリップフロップ573の入力に接続されている。
そして、フリップフロップ571〜578のそれぞれは、8段シフトレジスタ521へ入力された0[ns]シフトのクロックによって入力値をラッチする。これにより、フリップフロップ571〜578には、0[ns]シフトのクロックで時刻フレームをラッチした8ビットの値が保持される。8段シフトレジスタ521は、フリップフロップ571〜578によって保持された各値をフレーム検出部541へ出力する。
8段シフトレジスタ521について説明したが、8段シフトレジスタ522〜536も同様に、それぞれ異なるシフト量のクロックで時刻フレームをラッチした8ビットの値を保持し、保持した各値をそれぞれフレーム検出部542〜556へ出力する。たとえば、フリップフロップ572は、時刻フレームを0.5[ns]シフトのクロックでラッチした8ビットの値を保持し、保持した各値をフレーム検出部542へ出力する。
フレーム検出部541は、8段シフトレジスタ521から出力された各値に基づいて時刻フレームを検出する。同様に、フレーム検出部542〜556は、それぞれ8段シフトレジスタ522〜536から出力された各値に基づいて時刻フレームを検出する。フレーム検出部541〜556による時刻フレームの検出については後述する(たとえば図6,図7参照)。フレーム検出部541〜556は、時刻フレームの検出結果を位相判定部560へ出力する。
位相判定部560は、フレーム検出部541〜556から出力された各検出結果に基づいて、基準クロックと時刻フレームとの間の位相差を判定する。位相判定部560による位相差の判定については後述する(たとえば図7参照)。位相判定部560は、判定した位相差を示す位相差情報を補正回路113(たとえば図1参照)へ出力する。
図1に示した第1ボード110のクロックシフト回路114および受信タイミング測定回路115をそれぞれクロックシフト回路501および受信タイミング測定回路502により実現する場合について説明した。同様に、図1に示した第2ボード120のクロックシフト回路123および受信タイミング測定回路124をそれぞれクロックシフト回路501および受信タイミング測定回路502により実現することができる。
この場合に、クロックシフト回路501は、基準クロック生成回路122(たとえば図1参照)から入力された125[MHz]の基準クロックを0.5[ns]ずつ15回シフト(遅延)させる。時刻情報受信回路510および8段シフトレジスタ521〜536には、第1ボード110(たとえば図1参照)から送信された時刻フレームが入力される。また、時刻情報受信回路510は、受信した時刻情報をカウンタ125(たとえば図1参照)へ出力する。位相判定部560は、判定した位相差を示す位相差情報をカウンタ125(たとえば図1参照)へ出力する。
(実施の形態にかかる8段シフトレジスタにおけるシフトレジスタ値)
図6は、実施の形態にかかる8段シフトレジスタにおけるシフトレジスタ値の一例を示す図である。図6において、図3に示した部分と同様の部分については同一の符号を付して説明を省略する。また、図6において、横方向は時間を示す。
図6は、実施の形態にかかる8段シフトレジスタにおけるシフトレジスタ値の一例を示す図である。図6において、図3に示した部分と同様の部分については同一の符号を付して説明を省略する。また、図6において、横方向は時間を示す。
シフトレジスタ値601は、フレーム検出部310における末尾の“01”の付近において、0[ns]シフトのクロックに対応する8段シフトレジスタ521によって保持される各値を示す。同様に、シフトレジスタ値602〜616は、フレーム検出部310における末尾の“01”の付近において、それぞれ8段シフトレジスタ522〜536によって保持される各値を示している。
すなわち、時刻フレームのフレーム検出部310の最終ビット付近において、シフトレジスタ値601〜616はたとえば図6のようになる。位相判定タイミング620は、位相判定部560が位相を判定するタイミングであって、フレーム検出部310における末尾の2ビット(“01”)の立ち上がりのタイミングである。
(実施の形態にかかるシフトレジスタ値に基づく位相判定)
図7は、実施の形態にかかるシフトレジスタ値に基づく位相判定の一例を示す図である。図7に示すテーブル700は、図6に示した位相判定タイミング620におけるシフトレジスタ値601〜616と、シフトレジスタ値601〜616に基づくフレーム検出部541〜556によるフレーム検出結果(OK/NG)と、を示す。
図7は、実施の形態にかかるシフトレジスタ値に基づく位相判定の一例を示す図である。図7に示すテーブル700は、図6に示した位相判定タイミング620におけるシフトレジスタ値601〜616と、シフトレジスタ値601〜616に基づくフレーム検出部541〜556によるフレーム検出結果(OK/NG)と、を示す。
フレーム検出部541〜556は、それぞれシフトレジスタ値601〜616がフレーム検出部310(“01010001”)と一致する場合に検出結果として“OK”を出力し、一致しない場合に検出結果として“NG”を出力する。図7に示す例では、フレーム検出部541〜548が検出結果として“NG”を出力し、フレーム検出部549〜556が検出結果として“OK”を出力している。
位相判定部560は、たとえば対応するシフト量の小さい順にフレーム検出部541〜556の検出結果をチェックしていき、フレーム検出部541〜556のうちの最初に“OK”を出力しているフレーム検出部を特定する。図7に示す例では、位相判定部560は、4[ns]シフトに対応するフレーム検出部(フレーム検出部549)を特定する。
そして、位相判定部560は、特定したフレーム検出部に対応するシフト量を、基準クロックと時刻フレームとの間の位相差として判定する。図7に示す例では、位相判定部560は、特定したフレーム検出部に対応するシフト量である4[ns]を、基準クロックと時刻フレームとの間の位相差として判定し、4[ns]を示す位相差情報を補正回路113へ出力する。
このように、受信タイミング測定回路502は、クロックシフト回路501で自装置の基準クロックを遅延させることにより生成した複数のクロックに基づいて、自装置がラッチした時刻フレームと自装置の基準クロックとの間の位相差を判定することができる。たとえば、受信タイミング測定回路502は、クロックシフト回路501から複数のクロックによる時刻フレームの各ラッチ結果と、時刻フレームに含まれる所定パターン(フレーム検出部310)と、の比較に基づいて位相差を判定することができる。
(伝送遅延量の計算)
つぎに、第1ボード110による伝送遅延量の計算について説明する。たとえば、図4に示したように、第2ボード120が返送して第1ボード110が受信した時刻フレームの時刻情報が8[ns]であり、第1ボード110がその時刻フレームを受信した時刻が16[ns]であったとする。また、図7に示したように、第1ボード110が判定した基準クロックと時刻フレームとの間の位相差が4[ns]であったとする。この場合は、第1ボード110は、第1ボード110と第2ボード120との間の伝送遅延量を、(16−8+4)÷2=6[ns]のように計算する。
つぎに、第1ボード110による伝送遅延量の計算について説明する。たとえば、図4に示したように、第2ボード120が返送して第1ボード110が受信した時刻フレームの時刻情報が8[ns]であり、第1ボード110がその時刻フレームを受信した時刻が16[ns]であったとする。また、図7に示したように、第1ボード110が判定した基準クロックと時刻フレームとの間の位相差が4[ns]であったとする。この場合は、第1ボード110は、第1ボード110と第2ボード120との間の伝送遅延量を、(16−8+4)÷2=6[ns]のように計算する。
このように、第1ボード110は、第2ボード120から返送された時刻フレームから時刻情報が受信された時刻(16[ns])と、その時刻情報が示す時刻(8[ns])と、の差分に位相差の判定結果(4[ns])を加えた値の半分の値を算出する。これにより、第1ボード110と第2ボード120との間の伝送遅延量を精度よく計算することができる。
(実施の形態にかかる第1ボードによる時刻情報の補正)
図8は、実施の形態にかかる第1ボードによる時刻情報の補正の一例を示す図である。図8において、図4に示した部分と同様の部分については同一の符号を付して説明を省略する。図8に示す基準クロック810は、第2ボード120の基準クロックである。上述したように、第2ボード120の基準クロック810は、第1ボード110の基準クロック420と周波数同期しているものとする。
図8は、実施の形態にかかる第1ボードによる時刻情報の補正の一例を示す図である。図8において、図4に示した部分と同様の部分については同一の符号を付して説明を省略する。図8に示す基準クロック810は、第2ボード120の基準クロックである。上述したように、第2ボード120の基準クロック810は、第1ボード110の基準クロック420と周波数同期しているものとする。
第1ボード110は、第2ボード120から返送された時刻フレームに基づいて第1ボード110と第2ボード120との間の伝送遅延量を計算すると、第2ボード120へ送信する時刻情報が示す時刻を伝送遅延量により補正する。
図8に示す例では、第1ボード110は、第1ボード110と第2ボード120との間の伝送遅延量として6[ns]を計算したとする。この場合は、第1ボード110は、第2ボード120へ送信する時刻フレーム430の時刻情報が示す時刻を、元の8[ns]から8+6=14[ns]に補正する。
これにより、第2ボード120は、第1ボード110と第2ボード120との間の伝送遅延量によって補正された時刻情報を含む時刻フレーム440を受信することができる。ただし、第2ボード120が時刻フレーム440を基準クロック810によりラッチして得た時刻情報が示す時刻と、第1ボード110における現在時刻と、の間には、時刻フレーム440と基準クロック810との間の位相差801に相当するずれが存在する。
これに対して、第2ボード120は、第2ボード120の基準クロックを遅延させて生成した各クロックによって時刻フレーム440と基準クロック810との間の位相差801を判定し、時刻フレーム440から取得した時刻情報から位相差801を減算する。図8に示す例では、第2ボード120は、位相差801が2[ns]であると判定したとする。また、図8に示す例では、第2ボード120が時刻フレーム440から取得した時刻情報は14[ns]である。したがって、第2ボード120は、14−2=12[ns]を第1ボード110における現在時刻として計算する。
なお、第1ボード110は、第2ボード120へ送信する時刻フレーム430の時刻情報を直接補正するのではなく、補正前の時刻情報(たとえば8[ns])と、その時刻情報に対する補正値(たとえば6[ns])と、を時刻フレームによって送信してもよい。この場合も、第2ボード120は、時刻情報と補正値に基づく演算により補正後の時刻情報を得ることができる。
(実施の形態にかかる各ボードの間の同期)
図9は、実施の形態にかかる各ボードの間の同期の一例を示す図である。図9において、図8に示した部分と同様の部分については同一の符号を付して説明を省略する。第2ボード120は、計算した第1ボード110の現在時刻に基づいて、第2ボード120の基準クロック810に基づく時刻情報を生成する。図9に示す時刻910は、第2ボード120のカウンタ125が、第1ボード110の現在時刻に基づいて生成した時刻情報が示す時刻である。
図9は、実施の形態にかかる各ボードの間の同期の一例を示す図である。図9において、図8に示した部分と同様の部分については同一の符号を付して説明を省略する。第2ボード120は、計算した第1ボード110の現在時刻に基づいて、第2ボード120の基準クロック810に基づく時刻情報を生成する。図9に示す時刻910は、第2ボード120のカウンタ125が、第1ボード110の現在時刻に基づいて生成した時刻情報が示す時刻である。
図9に示すように、本実施の形態によれば、第1ボード110の基準クロック420と第2ボード120の基準クロック810との間のタイミングが同期していなくても、第1ボード110の時刻410と第2ボード120の時刻910を同期させることができる。
(実施の形態にかかる同期システムを適用した装置)
図10は、実施の形態にかかる同期システムを適用した装置の一例を示す図である。図1に示した同期システム100は、たとえば図10に示す装置システム1000に適用することができる。装置システム1000は、たとえば装置1010,1020を備える。装置1010,1020のそれぞれは、複数のカード型デバイスを接続可能なシェルフ構成である。装置1010は、マスタ処理カード1011と、スレーブ処理カード1012と、を備える。装置1020は、マスタ処理カード1021と、スレーブ処理カード1022と、を備える。
図10は、実施の形態にかかる同期システムを適用した装置の一例を示す図である。図1に示した同期システム100は、たとえば図10に示す装置システム1000に適用することができる。装置システム1000は、たとえば装置1010,1020を備える。装置1010,1020のそれぞれは、複数のカード型デバイスを接続可能なシェルフ構成である。装置1010は、マスタ処理カード1011と、スレーブ処理カード1012と、を備える。装置1020は、マスタ処理カード1021と、スレーブ処理カード1022と、を備える。
ここでは、装置1010におけるカード間の同期に同期システム100を適用する場合について説明する。装置1010のスレーブ処理カード1012は、補正処理部1012aと、内部時計1012bと、PTP処理部1012cと、PKT処理部1012dと、を備える。
PKT処理部1012dは、スレーブ処理カード1012と接続された他装置との間でPTP(Precision Time Protocol:高精度時間プロトコル)パケットを送受信する。PTP処理部1012cは、PKT処理部1012dを介して、スレーブ処理カード1012と接続された他装置との間でPTPパケットを送受信することによりIEEE1588に基づくPTP処理を行い、内部時計1012bを他装置の内部時計と同期させる。内部時計1012bは、スレーブ処理カード1012において時刻を計時する時計である。
補正処理部1012aは、内部時計1012bに基づく時刻情報を格納した時刻フレームをマスタ処理カード1011へ送信することにより、マスタ処理カード1011の内部時計1011cを内部時計1012bと同期させる。これにより、スレーブ処理カード1012とマスタ処理カード1011との間の時刻同期を行うことができる。
マスタ処理カード1011は、PKT処理部1011aと、PTP処理部1011bと、内部時計1011cと、補正処理部1011dと、を備える。補正処理部1011dは、スレーブ処理カード1012の補正処理部1012aから送信される時刻フレームに基づいて、内部時計1011cをスレーブ処理カード1012の内部時計1012bと同期させる。内部時計1011cは、マスタ処理カード1011において時刻を計時する時計である。
PTP処理部1011bは、PKT処理部1011aを介して装置1010と接続された装置1020との間でPTPパケットを送受信することにより、IEEE1588に基づくPTP処理を行い、装置1020の内部時計を内部時計1011cと同期させる。PKT処理部1011aは、マスタ処理カード1011と接続された装置1020との間でPTPパケットを送受信する。
装置システム1000に同期システム100を適用する場合に、たとえば、第1ボード110をスレーブ処理カード1012の内部時計1012bおよび補正処理部1012aに適用することができる。また、第2ボード120をマスタ処理カード1011の内部時計1011cおよび補正処理部1011dに適用することができる。これにより、内部時計1012bおよび補正処理部1012aをマスタとし、内部時計1011cおよび補正処理部1011dをスレーブとしてカード間の時刻同期を精度よく行うことができる。
マスタ処理カード1011およびスレーブ処理カード1012の各部は、たとえばデジタル回路によって実現することができる。たとえば、マスタ処理カード1011のPKT処理部1011a、内部時計1011cおよび補正処理部1011dは、FPGA(Field Programmable Gate Array)などにより実現することができる。また、マスタ処理カード1011のPTP処理部1011bは、DSP(Digital Signal Processor)などにより実現することができる。
同様に、スレーブ処理カード1012のPKT処理部1012d、内部時計1012bおよび補正処理部1012aは、FPGAなどにより実現することができる。また、スレーブ処理カード1012のPTP処理部1012cは、DSPなどにより実現することができる。
このように、実施の形態にかかる同期システム100によれば、装置間(第1ボード110と第2ボード120との間)で時刻フレームを往復させて求めた装置間の伝送遅延量により時刻フレームの情報を補正することで、装置間の同期を取ることができる。
また、基準クロックを遅延させることにより生成した複数のクロックを用いて、受信した時刻フレームと、受信した時刻フレームをラッチする基準クロックと、の間の位相差を判定し、判定結果を用いて装置間の伝送遅延量を精度よく計算することができる。これにより、受信した時刻フレームと基準クロックとの間の位相差があっても、基準クロックの周波数より高い精度で装置間の伝送遅延量を計算し、精度よく装置間の同期を取ることができる。このため、基準クロックの周波数(クロック周波数)を高くしなくても精度よく装置間の同期を取ることができる。
以上説明したように、伝送装置および同期方法によれば、クロック周波数を高くしなくても精度よく装置間の同期を取ることができる。
たとえば、従来、時刻同期は、通信機器を始めとする様々な分野において、クリティカルなタイミングで装置を制御するために用いられる。ネットワークの分野においても、パケットベースによる時刻同期を実現するための方式がIEEE1588で規格化されている。このような時刻同期の方式として、たとえば時刻パケットの送受信で装置間の時刻を同期させる(一致させる)方式が考えられる。
ここで、正確に時刻を一致させるには、装置間は当然ながら、同一装置内における複数ボード間についても伝送遅延を考慮することを要し、時刻を精度よく合わせるには、各ボードに搭載しているデバイスの伝搬遅延も計算して時刻補正を行うことが求められる。
特に、半導体デバイスのようなミクロの時間の世界では、マイクロ秒やナノ秒の単位の時間管理が求められることがある。このような精度の高い時間管理を行うには精度の高い時刻同期を要し、伝送遅延やデバイス内の伝搬遅延などを正確に管理することが求められる。たとえば、時刻が厳密に合っていないと、同一装置内の複数のボード(たとえば図10に示したマスタ処理カード1011およびスレーブ処理カード1012)に障害が起こった際に、各ボードでの基準となる時刻が違っていることになる。このため、障害ログから障害の発生順序を正確に捉えることができないなどの問題が生じる。これが大きなシステムになると、何十台、何百台と装置が繋がるため、障害の解析がより困難になる。
一般に、時刻の精度を上げる(補正誤差を小さくする)には、伝送速度を上げて伝搬遅延を小さくしたり、処理速度を上げたりすることが考えられる。しかしながら、伝送速度や処理速度を上げると、たとえば、装置の設計が複雑になり、消費電力アップ、信号減衰、ノイズ対策、高周波対策などの点で実現難易度が増すという問題がある。また、高速伝送、高速処理に対応した高価なデバイスを要するという問題がある。さらに、たとえば精密にナノ秒単位まで時刻を合わせるには1[GHz]で動作する装置を要する、現状の技術では1[GHz]で動作する装置を実現することは困難である。
また、従来技術では、各装置のクロック位相のずれについては考慮されていないため、最大でクロックサイクル分の補正誤差が生じる。すなわち、従来技術ではクロック周波数精度でしか時刻は同期せず、高精度な時刻同期を実現するためには高周波数のクロックを使うことを要する。しかしながら、高周波数のクロックを使用すると、上述のように装置の実現難易度が高くなり、実現できる時刻同期の精度にも限りがある。
これに対して、上述した実施の形態によれば、装置間で時刻フレームを往復させて求めた伝送遅延量により時刻フレームの情報を補正することによって時刻同期を行うことができる。また、受信した時刻フレームをラッチする基準クロックを遅延させて生成した複数のクロックを用いて、基準クロックと受信した時刻フレームとの間の位相差を判定し、伝送遅延量をクロック周波数より高い精度で求めることができる。これにより、クロック周波数を高くしなくても、精度よく装置間の同期を取ることができる。
上述した各実施の形態に関し、さらに以下の付記を開示する。
(付記1)自装置の時計に基づく時刻情報を含むフレームを他の伝送装置へ送信することにより前記他の伝送装置の時計を前記自装置の時計と同期させる伝送装置において、
自装置が送信した前記フレームであって、前記他の伝送装置が前記他の伝送装置の基準クロックでラッチする前に自装置へ返送した前記フレームを自装置の基準クロックでラッチすることにより前記時刻情報を受信する受信部と、
前記自装置の基準クロックを遅延させることにより生成した複数のクロックに基づいて、前記受信部がラッチした前記フレームと前記自装置の基準クロックとの間の位相差を判定する判定部と、
前記受信部によって前記時刻情報が受信された時刻と、前記受信部によって受信された前記時刻情報と、前記判定部によって判定された前記位相差と、に基づいて自装置と前記他の伝送装置との間における前記フレームの伝送遅延量を計算する計算部と、
自装置が前記他の伝送装置へ送信する前記フレームに含まれる前記時刻情報が示す時刻を、前記計算部によって計算された前記伝送遅延量に基づいて補正する補正部と、
を備えることを特徴とする伝送装置。
自装置が送信した前記フレームであって、前記他の伝送装置が前記他の伝送装置の基準クロックでラッチする前に自装置へ返送した前記フレームを自装置の基準クロックでラッチすることにより前記時刻情報を受信する受信部と、
前記自装置の基準クロックを遅延させることにより生成した複数のクロックに基づいて、前記受信部がラッチした前記フレームと前記自装置の基準クロックとの間の位相差を判定する判定部と、
前記受信部によって前記時刻情報が受信された時刻と、前記受信部によって受信された前記時刻情報と、前記判定部によって判定された前記位相差と、に基づいて自装置と前記他の伝送装置との間における前記フレームの伝送遅延量を計算する計算部と、
自装置が前記他の伝送装置へ送信する前記フレームに含まれる前記時刻情報が示す時刻を、前記計算部によって計算された前記伝送遅延量に基づいて補正する補正部と、
を備えることを特徴とする伝送装置。
(付記2)前記判定部は、前記複数のクロックによる前記フレームの各ラッチ結果と、前記フレームに含まれる所定パターンと、の比較によって前記位相差を判定することを特徴とする付記1に記載の伝送装置。
(付記3)前記計算部は、前記受信部によって前記時刻情報が受信された時刻と、前記受信部によって受信された前記時刻情報が示す時刻と、の差分に前記判定部によって判定された前記位相差を加えた値の半分の値を算出することによって前記伝送遅延量を計算することを特徴とする付記1または2に記載の伝送装置。
(付記4)前記補正部は、前記自装置の時計に基づく前記時刻情報が示す時刻から前記伝送遅延量だけ遅らせた時刻を示すように、自装置が前記他の伝送装置へ送信する前記フレームに含まれる前記時刻情報が示す時刻を補正することを特徴とする付記1〜3のいずれか一つに記載の伝送装置。
(付記5)他の伝送装置から送信された、前記他の伝送装置の時計に基づく時刻情報を含むフレームであって、自装置の基準クロックでラッチする前のフレームを前記他の伝送装置へ返送する返送部と、
前記返送部によって返送された前記フレームに基づいて前記他の伝送装置が補正した時刻を示す前記時刻情報を含み前記他の伝送装置から送信された前記フレームを前記自装置の基準クロックでラッチすることにより前記時刻情報を受信する受信部と、
前記自装置の基準クロックを遅延させることにより生成した複数のクロックに基づいて、前記受信部がラッチした前記フレームと前記自装置の基準クロックとの間の位相差を判定する判定部と、
前記受信部によって受信された前記時刻情報と、前記判定部によって判定された前記位相差と、に基づいて前記自装置の時計を前記他の伝送装置の時計と同期させる同期部と、
を備えることを特徴とする伝送装置。
前記返送部によって返送された前記フレームに基づいて前記他の伝送装置が補正した時刻を示す前記時刻情報を含み前記他の伝送装置から送信された前記フレームを前記自装置の基準クロックでラッチすることにより前記時刻情報を受信する受信部と、
前記自装置の基準クロックを遅延させることにより生成した複数のクロックに基づいて、前記受信部がラッチした前記フレームと前記自装置の基準クロックとの間の位相差を判定する判定部と、
前記受信部によって受信された前記時刻情報と、前記判定部によって判定された前記位相差と、に基づいて前記自装置の時計を前記他の伝送装置の時計と同期させる同期部と、
を備えることを特徴とする伝送装置。
(付記6)第1伝送装置が、前記第1伝送装置の時計に基づく時刻情報を含むフレームを第2伝送装置へ送信し、
前記第2伝送装置が、前記第1伝送装置によって送信された前記フレームであって、前記第2伝送装置の基準クロックでラッチする前のフレームを前記第1伝送装置へ返送し、
前記第1伝送装置が、前記第2伝送装置によって返送された前記フレームを前記第1伝送装置の基準クロックでラッチすることにより前記時刻情報を受信し、
前記第1伝送装置が、前記第1伝送装置の基準クロックを遅延させることにより生成した複数のクロックに基づいて、前記第1伝送装置がラッチした前記フレームと前記第1伝送装置の基準クロックとの間の位相差を判定し、
前記第1伝送装置が、前記時刻情報を受信した時刻と、受信した前記時刻情報と、判定した前記位相差と、に基づいて前記第1伝送装置と前記第2伝送装置との間における前記フレームの伝送遅延量を計算し、
前記第1伝送装置が、前記第2伝送装置へ送信する前記フレームに含まれる前記時刻情報が示す時刻を、計算した前記伝送遅延量に基づいて補正し、
前記第2伝送装置が、前記第1伝送装置によって送信された前記フレームを前記第2伝送装置の基準クロックでラッチすることにより前記時刻情報を受信し、
前記第2伝送装置が、前記第2伝送装置の基準クロックを遅延させることにより生成した複数のクロックに基づいて、前記第2伝送装置がラッチした前記フレームと前記第2伝送装置の基準クロックとの間の位相差を判定し、
前記第2伝送装置が、受信した前記時刻情報と、判定した前記位相差と、に基づいて前記第2伝送装置の時計を前記第1伝送装置の時計と同期させる、
ことを特徴とする同期方法。
前記第2伝送装置が、前記第1伝送装置によって送信された前記フレームであって、前記第2伝送装置の基準クロックでラッチする前のフレームを前記第1伝送装置へ返送し、
前記第1伝送装置が、前記第2伝送装置によって返送された前記フレームを前記第1伝送装置の基準クロックでラッチすることにより前記時刻情報を受信し、
前記第1伝送装置が、前記第1伝送装置の基準クロックを遅延させることにより生成した複数のクロックに基づいて、前記第1伝送装置がラッチした前記フレームと前記第1伝送装置の基準クロックとの間の位相差を判定し、
前記第1伝送装置が、前記時刻情報を受信した時刻と、受信した前記時刻情報と、判定した前記位相差と、に基づいて前記第1伝送装置と前記第2伝送装置との間における前記フレームの伝送遅延量を計算し、
前記第1伝送装置が、前記第2伝送装置へ送信する前記フレームに含まれる前記時刻情報が示す時刻を、計算した前記伝送遅延量に基づいて補正し、
前記第2伝送装置が、前記第1伝送装置によって送信された前記フレームを前記第2伝送装置の基準クロックでラッチすることにより前記時刻情報を受信し、
前記第2伝送装置が、前記第2伝送装置の基準クロックを遅延させることにより生成した複数のクロックに基づいて、前記第2伝送装置がラッチした前記フレームと前記第2伝送装置の基準クロックとの間の位相差を判定し、
前記第2伝送装置が、受信した前記時刻情報と、判定した前記位相差と、に基づいて前記第2伝送装置の時計を前記第1伝送装置の時計と同期させる、
ことを特徴とする同期方法。
100 同期システム
110 第1ボード
111,122 基準クロック生成回路
112,125 カウンタ
113 補正回路
114,123,501 クロックシフト回路
115,124,502 受信タイミング測定回路
116 加算部
117 差分計算部
118 除算部
120 第2ボード
121 返送部
119,126 バッファ
300,430,440,450 時刻フレーム
310,541〜556 フレーム検出部
320 時刻情報
401 往復伝送遅延量
402,801 位相差
410,910 時刻
420,810 基準クロック
510 時刻情報受信回路
521〜536 8段シフトレジスタ
560 位相判定部
571〜578 フリップフロップ
601〜616 シフトレジスタ値
620 位相判定タイミング
700 テーブル
1000 装置システム
1010,1020 装置
1011,1021 マスタ処理カード
1011a,1012d PKT処理部
1011b,1012c PTP処理部
1011c,1012b 内部時計
1011d,1012a 補正処理部
1012,1022 スレーブ処理カード
110 第1ボード
111,122 基準クロック生成回路
112,125 カウンタ
113 補正回路
114,123,501 クロックシフト回路
115,124,502 受信タイミング測定回路
116 加算部
117 差分計算部
118 除算部
120 第2ボード
121 返送部
119,126 バッファ
300,430,440,450 時刻フレーム
310,541〜556 フレーム検出部
320 時刻情報
401 往復伝送遅延量
402,801 位相差
410,910 時刻
420,810 基準クロック
510 時刻情報受信回路
521〜536 8段シフトレジスタ
560 位相判定部
571〜578 フリップフロップ
601〜616 シフトレジスタ値
620 位相判定タイミング
700 テーブル
1000 装置システム
1010,1020 装置
1011,1021 マスタ処理カード
1011a,1012d PKT処理部
1011b,1012c PTP処理部
1011c,1012b 内部時計
1011d,1012a 補正処理部
1012,1022 スレーブ処理カード
Claims (5)
- 自装置の時計に基づく時刻情報を含むフレームを他の伝送装置へ送信することにより前記他の伝送装置の時計を前記自装置の時計と同期させる伝送装置において、
自装置が送信した前記フレームであって、前記他の伝送装置が前記他の伝送装置の基準クロックでラッチする前に自装置へ返送した前記フレームを自装置の基準クロックでラッチすることにより前記時刻情報を受信する受信部と、
前記自装置の基準クロックを遅延させることにより生成した複数のクロックに基づいて、前記受信部がラッチした前記フレームと前記自装置の基準クロックとの間の位相差を判定する判定部と、
前記受信部によって前記時刻情報が受信された時刻と、前記受信部によって受信された前記時刻情報と、前記判定部によって判定された前記位相差と、に基づいて自装置と前記他の伝送装置との間における前記フレームの伝送遅延量を計算する計算部と、
自装置が前記他の伝送装置へ送信する前記フレームに含まれる前記時刻情報が示す時刻を、前記計算部によって計算された前記伝送遅延量に基づいて補正する補正部と、
を備えることを特徴とする伝送装置。 - 前記判定部は、前記複数のクロックによる前記フレームの各ラッチ結果と、前記フレームに含まれる所定パターンと、の比較によって前記位相差を判定することを特徴とする請求項1に記載の伝送装置。
- 前記計算部は、前記受信部によって前記時刻情報が受信された時刻と、前記受信部によって受信された前記時刻情報が示す時刻と、の差分に前記判定部によって判定された前記位相差を加えた値の半分の値を算出することによって前記伝送遅延量を計算することを特徴とする請求項1または2に記載の伝送装置。
- 他の伝送装置から送信された、前記他の伝送装置の時計に基づく時刻情報を含むフレームであって、自装置の基準クロックでラッチする前のフレームを前記他の伝送装置へ返送する返送部と、
前記返送部によって返送された前記フレームに基づいて前記他の伝送装置が補正した時刻を示す前記時刻情報を含み前記他の伝送装置から送信された前記フレームを前記自装置の基準クロックでラッチすることにより前記時刻情報を受信する受信部と、
前記自装置の基準クロックを遅延させることにより生成した複数のクロックに基づいて、前記受信部がラッチした前記フレームと前記自装置の基準クロックとの間の位相差を判定する判定部と、
前記受信部によって受信された前記時刻情報と、前記判定部によって判定された前記位相差と、に基づいて前記自装置の時計を前記他の伝送装置の時計と同期させる同期部と、
を備えることを特徴とする伝送装置。 - 第1伝送装置が、前記第1伝送装置の時計に基づく時刻情報を含むフレームを第2伝送装置へ送信し、
前記第2伝送装置が、前記第1伝送装置によって送信された前記フレームであって、前記第2伝送装置の基準クロックでラッチする前のフレームを前記第1伝送装置へ返送し、
前記第1伝送装置が、前記第2伝送装置によって返送された前記フレームを前記第1伝送装置の基準クロックでラッチすることにより前記時刻情報を受信し、
前記第1伝送装置が、前記第1伝送装置の基準クロックを遅延させることにより生成した複数のクロックに基づいて、前記第1伝送装置がラッチした前記フレームと前記第1伝送装置の基準クロックとの間の位相差を判定し、
前記第1伝送装置が、前記時刻情報を受信した時刻と、受信した前記時刻情報と、判定した前記位相差と、に基づいて前記第1伝送装置と前記第2伝送装置との間における前記フレームの伝送遅延量を計算し、
前記第1伝送装置が、前記第2伝送装置へ送信する前記フレームに含まれる前記時刻情報が示す時刻を、計算した前記伝送遅延量に基づいて補正し、
前記第2伝送装置が、前記第1伝送装置によって送信された前記フレームを前記第2伝送装置の基準クロックでラッチすることにより前記時刻情報を受信し、
前記第2伝送装置が、前記第2伝送装置の基準クロックを遅延させることにより生成した複数のクロックに基づいて、前記第2伝送装置がラッチした前記フレームと前記第2伝送装置の基準クロックとの間の位相差を判定し、
前記第2伝送装置が、受信した前記時刻情報と、判定した前記位相差と、に基づいて前記第2伝送装置の時計を前記第1伝送装置の時計と同期させる、
ことを特徴とする同期方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015150563A JP2017034383A (ja) | 2015-07-30 | 2015-07-30 | 伝送装置および同期方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015150563A JP2017034383A (ja) | 2015-07-30 | 2015-07-30 | 伝送装置および同期方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017034383A true JP2017034383A (ja) | 2017-02-09 |
Family
ID=57989526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015150563A Pending JP2017034383A (ja) | 2015-07-30 | 2015-07-30 | 伝送装置および同期方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017034383A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110138487A (zh) * | 2018-02-09 | 2019-08-16 | 深圳市英特瑞半导体科技有限公司 | 一种时间噪声传递特性测量方法和网络节点 |
-
2015
- 2015-07-30 JP JP2015150563A patent/JP2017034383A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110138487A (zh) * | 2018-02-09 | 2019-08-16 | 深圳市英特瑞半导体科技有限公司 | 一种时间噪声传递特性测量方法和网络节点 |
CN110138487B (zh) * | 2018-02-09 | 2024-01-12 | 深圳市英特瑞半导体科技有限公司 | 一种时间噪声传递特性测量方法和网络节点 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11177896B2 (en) | Time synchronization device and time synchronization method | |
CN110520815B (zh) | 加精确时间戳的方法和*** | |
CN101820500B (zh) | 从装置、从装置的时刻同步化方法、主装置以及电子设备*** | |
JP5068758B2 (ja) | データ再生回路 | |
US11099599B2 (en) | Communication device, cascaded network and internal synchronization method | |
CN108023723B (zh) | 频率同步的方法以及从时钟 | |
US20070260906A1 (en) | Clock synchronization method and apparatus | |
CN111669244A (zh) | 在时钟域之间传输计数器值时保持正确的时间 | |
US20160080138A1 (en) | Method and apparatus for timing synchronization in a distributed timing system | |
CN111385051B (zh) | 时钟同步方法、装置和存储介质 | |
EP2657806B1 (en) | Signal source synchronization circuit | |
US11424902B2 (en) | System and method for synchronizing nodes in a network device | |
JP2014238357A (ja) | 受信装置、時刻差算出方法、およびプログラム | |
WO2016045340A1 (zh) | 时钟同步方法及光网络单元、存储介质 | |
CN115801175B (zh) | 时间频率同步方法、***、存储介质及电子设备 | |
CN111106894A (zh) | 一种时间同步方法和*** | |
WO2016157097A1 (en) | Method and apparatus for synchronization in a distributed network | |
US9184904B2 (en) | Communication system, receiver, and eye-opening measuring method | |
CN111092713A (zh) | 时钟同步装置及时钟同步方法 | |
Kinali et al. | Fault-tolerant clock synchronization with high precision | |
JP2017034383A (ja) | 伝送装置および同期方法 | |
Girela-Lopez et al. | Precise network time monitoring: Picosecond-level packet timestamping for fintech networks | |
JP6413585B2 (ja) | 送信回路、集積回路及びパラレルシリアル変換方法 | |
CN111181679A (zh) | 基于ieee1588的高速流媒体总线精确时钟同步*** | |
US20190132112A1 (en) | Phase caching for fast data recovery |