JP2017034139A - 実装構造体と実装構造体の製造方法 - Google Patents

実装構造体と実装構造体の製造方法 Download PDF

Info

Publication number
JP2017034139A
JP2017034139A JP2015153758A JP2015153758A JP2017034139A JP 2017034139 A JP2017034139 A JP 2017034139A JP 2015153758 A JP2015153758 A JP 2015153758A JP 2015153758 A JP2015153758 A JP 2015153758A JP 2017034139 A JP2017034139 A JP 2017034139A
Authority
JP
Japan
Prior art keywords
solder
component
mounting
bump
mounting surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015153758A
Other languages
English (en)
Other versions
JP6124032B2 (ja
Inventor
日野 裕久
Hirohisa Hino
裕久 日野
康寛 鈴木
Yasuhiro Suzuki
康寛 鈴木
将人 森
Masahito Mori
将人 森
直倫 大橋
Naomichi Ohashi
直倫 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2015153758A priority Critical patent/JP6124032B2/ja
Priority to CN201610438828.4A priority patent/CN106449444B/zh
Priority to US15/212,158 priority patent/US9881813B2/en
Publication of JP2017034139A publication Critical patent/JP2017034139A/ja
Application granted granted Critical
Publication of JP6124032B2 publication Critical patent/JP6124032B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10155Reinforcing structures
    • H01L2224/10156Bump collar
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199Material of the matrix
    • H01L2224/1329Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405Shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141Disposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605Shape
    • H01L2224/16057Shape in side view
    • H01L2224/16058Shape in side view being non uniform along the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165Material
    • H01L2224/16505Material outside the bonding interface, e.g. in the bulk of the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81193Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/8121Applying energy for connecting using a reflow oven
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/81498Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81499Material of the matrix
    • H01L2224/8159Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/81498Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598Fillers
    • H01L2224/81599Base material
    • H01L2224/816Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06517Bump or bump-like direct electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06572Auxiliary carrier between devices, the carrier having an electrical connection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047Details of electrical connections between containers
    • H01L2225/1058Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047Details of electrical connections between containers
    • H01L2225/107Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/38Effects and problems related to the device integration
    • H01L2924/384Bump effects
    • H01L2924/3841Solder bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】両面実装しても半田フラッシュが起こり難い実装構造体、およびその製造方法を提供すること。【解決手段】被実装部品8の実装面101に実装部品1が実装され、被実装部品8の実装面102に実装部品9が実装された実装構造体であって、基端が被実装部品8の実装面101に接続されて半田5の一部の全周を覆い、先端がバンプ4に接触しない補強樹脂6を設け、半田5の一部が、補強樹脂6の先端と実装部品1の基板2との間に形成された露出部Oaで露出しているので、被実装部品8の実装面102に実装部品9を実装する際の二次リフローによって再溶融した半田5が露出部Oaから外側に拡がり、冷却によって半田5が元の位置に戻る。【選択図】図3

Description

本発明は、半田バンプを有する半導体チップや半導体パッケージ、半田バンプを有する電子部品などの実装部品が、回路基板などの被実装部品の両面に実装された実装構造体に関する。
近年、携帯電話やPDA( Personal Digital Assistant )等のモバイル機器の小型化、高機能化が進んでいる。これに対応できる実装技術として、BGA( Ball Grid Array )やCSP( Chip Scale Package )などの実装構造が多く用いられている。モバイル機器は、落下衝撃などの機械的負荷にさらされやすい。QFP( Quad Flat Package )は、そのリード部分で、衝撃を吸収する。しかし、衝撃を緩和するリードを持たないBGAやCSPなどでは、耐衝撃信頼性を確保することが重要となってきている。
従来の代表的な半田であるPb共晶半田の融点は、183℃であるが、昨今の鉛フリー半田の融点は、代表的なAg−Sn−Cu系半田では、Pb共晶半田よりも30℃程度高いものになっている。リフロー炉のプロファイルの最高温度は、220〜260℃へと高くなっている。
このため、高温耐性の弱い部品を配線基板に実装する場合は、その部品のみ別工程でスポット半田接合したりしているため、著しく生産性が低くなっていた。
そこで、Sn−Ag−Cu系半田の融点が高いというデメリットを無くしたSn−Zn系、Sn−Ag−In系、Sn−Bi系等の低融点Pbフリー半田が使用され始めている。ところが、Sn−Zn系、Sn−Ag−In系、Sn−Bi系半田を用いたBGA接続に対してその半田接続部の接続信頼性はまだ明確でない。
その対策として、接続部の耐衝撃信頼性を高めるために、フラックスに熱硬化性樹脂を使った半田ペーストを用いた製造方法が提案されている(特許文献1)。
この方法では、半田接続部時に半田ペースト中の樹脂が半田と分離し、半田の周辺を覆う。結果、樹脂で半田の強度を補強している。
図1は回路基板の両面に実装部品を実装する工程を示している。
図1(a)では、回路基板8の一次実装面101に塗布された半田ペーストPの上に、半導体素子1が載置される。半田ペーストPは、低融点の半田と熱硬化性樹脂が混ざった組成である。これを図1(b)のように加熱炉16で加熱することで金属接合される。これが第1接続工程である。次に、図1(c)では、回路基板8の上下を反転し、回路基板8の二次実装面102に半田ペーストPを塗布し、半導体素子9を載置する。これを図1(d)で、加熱炉16でリフロー加熱して、半田ペーストP中の半田成分が溶融されることで、金属接合される。これが第2接続工程である。このようにして、回路基板8の両面に半導体素子1,9を実装した実装構造体を作成している。
図2(a)に接続部分の拡大断面図を示す。
半導体素子1の電極3と一次実装面101の電極7aとの間が、バンプ4と半田ペーストPから分離した半田5とで電気接続されている。半導体素子9の電極11と二次実装面102の電極7bとの間が、バンプ12と半田ペーストPから分離した半田13とで電気接続されている。さらに、半田ペーストPから分離して硬化した樹脂成分である補強樹脂6が、回路基板8の一次実装面101と半導体素子1の基板2の間の半田5の全面を覆っている。また、半田ペーストPから分離して硬化した樹脂成分である補強樹脂14が、回路基板8の二次実装面102と半導体素子9の基板10の間の半田13の全面を覆っている。
特許第5204241号公報
この構造では、回路基板8の一次実装面に、半導体素子1を半田付けする1回目の熱処理を実行し、その後、回路基板8の二次実装面に、半導体素子9を半田付けする2回目の熱処理を実行する。
2回目の熱処理時に、1回目の実装で接続が完成している半田5が再溶融する。この時、半田5の周辺は補強樹脂6で覆われているため、半田フラッシュが起こることがある。半田フラッシュとは、図2(b)に示すように、2回目の熱処理を実行した際に再溶融した半田5の内部にボイド18が発生し、溶融した半田5の一部の飛び出した半田19が、回路基板8と補強樹脂6との接続部の破れた隙間から飛び出す現象である。
このような半田フラッシュが起こると、飛び出した半田19が原因で回路のショートが起こり、実装構造体の動作不良の原因となる。そのため、半田フラッシュを起こさない対策が求められている。
ここで、半田5と半田13の融点差を大きくすると、2回目の実装時の熱処理で、1回目の半田5を溶かすことなく上記課題を解決できる。しかし、低融点の鉛フリー半田材料は限られており、融点差を大きくできない。また、異なる半田ペーストを用いると、プロセス上、複雑となり良くない。
また、1回目を仮固定(融点以下で仮に固定のみ)して、2回目の時に上下両方の半田を溶かすことも考えられる。しかし、仮固定では中間状態がばらつくこと、プロセスが複雑になること、回路基板8の下面において半田5の全体を溶かすとセルフアライメントが働かないことなどから、良くない。
本発明は、回路基板などの被実装部品の両面に実装部品を実装する場合でも、半田フラッシュが起こり難い実装構造体、およびその製造方法を提供することにある。
本発明の実装構造体は、第1バンプを有する第1実装部品と、第2バンプを有する第2実装部品と、一次実装面と二次実装面を有する被実装部品と、前記一次実装面の電極と前記第1バンプとを接続する第1半田と、前記二次実装面の電極と前記第2バンプとを接続する第2半田と、前記第1半田の一部を覆い、前記第1バンプに接触しない補強樹脂と、を含む、ことを特徴とする。
また、本発明の実装構造体は、第1バンプを有する第1実装部品と、第2バンプを有する第2実装部品と、前記第1実装部品が一次実装面に実装され、前記第2実装部品が二次実装面に実装された被実装部品と、前記被実装部品の一次実装面の電極と前記第1バンプの間に位置する第1半田と、前記被実装部品の電極と前記第2バンプ間に位置する前記第2半田と、前記第2バンプと第2半田の側面の全部を覆う第2補強樹脂と、前記被実装部品の一次実装面に基端が接続され、先端が前記第1バンプに接触しない第1補強樹脂と、を含み、前記第1半田の一部が、前記第1補強樹脂の先端と前記第1実装部品の基板との間に形成された露出部で露出している、ことを特徴とする。
また、本発明の実装構造体は、第1バンプを有する第1実装部品と、第2バンプを有する第2実装部品と、前記第1実装部品が一次実装面に実装され、前記第2実装部品が二次実装面に実装された被実装部品と、前記被実装部品の一次実装面の電極と前記第1バンプの間に位置する第1半田と、前記被実装部品の電極と前記第2バンプ間に位置する前記第2半田と、前記被実装部品の二次実装面に基端が接続され、先端が前記第2バンプに接触しない第2補強樹脂を設け、前記被実装部品の一次実装面に基端が接続され、先端が前記第1バンプに接触しない第1補強樹脂と、を含み、前記第1半田の一部が、前記第1補強樹脂の先端と前記第1実装部品の基板との間に形成された露出部で露出し、前記第2半田の一部が、前記第2補強樹脂の先端と前記第2実装部品の基板との間に形成された露出部で露出している、ことを特徴とする。
本発明の実装構造体の製造方法は、第1実装部品に設けられた第1バンプを、被実装部品の一次実装面の電極に、第1半田ペーストを一次リフローして第1半田で接続する第1接続工程と、第2実装部品に設けられた第2バンプを、前記被実装部品の二次実装面の電極に、第2半田ペーストを二次リフローして第2半田で接続する第2接続工程と、を含み、前記第1接続工程では、前記リフローにより、半田成分と熱硬化性樹脂成分を含む前記第1半田ペーストは、前記第1半田と前記熱硬化性樹脂成分とに分離し、前記熱硬化性樹脂成分の基端が前記被実装部品に接触し、前記熱硬化性樹脂成分が前記第1半田の一部を覆い、前記熱硬化性樹脂成分の先端が前記第1バンプに接触しない、ことを特徴とする。
この構成によると、第1実装部品を被実装部品の一次実装面の電極に接合する第1半田の一部を覆う補強樹脂が、第1バンプに接触せず、第1半田の周囲全体を樹脂で覆わない構造であるので、被実装部品の二次実装面への第2実装部品の実装に際して第1半田を再リフローしても、再溶融した第1半田が露出部から外側に拡がり、その後の冷却によって第1半田が元の位置に戻るので、半田フラッシュが発生しない。
(a)〜(d)従来の半田付け方法の工程図 (a)従来の半田付け方法における接続部分の拡大断面図と(b)半田フラッシュが発生した場合の拡大断面図 実装の形態1にかかる実装構造体の断面図 実装の形態2にかかる実装構造体の断面図 実装の形態3にかかる実装構造体の断面図 実装の形態4にかかる実装構造体の断面図 実装の形態5にかかる実装構造体の断面図
(実施の形態1)
実施の形態1の実装構造体を図3に示す。
この実装構造体は、使用する半田ペーストの成分などを選定することで、図1で説明した同じ工程を実施するだけで、良好な実装構造体を作成できる。
なお、従来例を示した図1,図2と同様の部分には同一の符号を付けて説明する。
この実装構造体は、被実装部品としての回路基板8の一次実装面101に第1実装部品としての半導体素子1が半田実装され、回路基板8の二次実装面102に第2実装部品としての半導体素子9を半田実装して構成されている。
半導体素子1の基板2に形成された電極3には、半円球状のバンプ4が形成されている。このバンプ4が、回路基板8の一次実装面101にある電極7aに半田5によって接合されている。半田5は図1(a)で使用した半田ペーストPをリフローして分離された半田成分である。
半導体素子9の基板10に形成された電極11には、半円球状のバンプ12が形成されている。バンプ12が、回路基板8の二次実装面102にある電極7bに半田13によって接合されている。半田13は図1(c)で使用した半田ペーストPをリフローして分離された半田成分である。
バンプ4,12には、Sn−Ag−Cu系の半田を用いた。半田5,13には、Sn−Bi系半田を用いた。バンプ4,12は、半田5,13より、強度が強い。
二次実装面102と半導体素子9の基板10との間の半田13の全周は、補強樹脂14で覆われており、補強樹脂14の高さBは、回路基板8と基板10とのギャップ幅Dと同じ高さで、バンプ12と半田13の接続部、および半田13は、補強樹脂14で全周囲を被覆補強された構造を形成している。補強樹脂14は図1(c)で使用した半田ペーストPをリフローして分離された樹脂成分である。この例では、補強樹脂14の高さBは、バンプ12の高さFよりも大きく、半円球状のバンプ12の頂点は、回路基板8の電極7bには接触していない。
回路基板8の一次実装面101と半導体素子1の基板2との間の半田5の周りは、一次実装面101から高さAの区間が補強樹脂6で覆われている。補強樹脂6は図1(a)で使用した半田ペーストPをリフローして分離された樹脂成分である。この例では、補強樹脂6の高さAは、回路基板8と基板2とのギャップ幅Cよりも低い。そのため、半田5と基板2との間には、半田5の一部を露出させる露出部Oaが形成されている。また、バンプ4の高さEがギャップ幅Cよりも低く、半円球状のバンプ4の頂点は、回路基板8の電極7には接触していない構造となっている。
補強樹脂6,14は、基端が回路基板8に接触し、回路基板8側に裾が拡がるようにフィレットを形成している。バンプ4と半田5との接続部は、一部が補強樹脂6で覆われている。詳しくは、補強樹脂6は第1半田5の一部を覆い、第1バンプ4に接触していない。更に補強樹脂6の先端が半導体素子1の基板2および電極3に接触していない。また、バンプ12と半田13との接続部は、補強樹脂14で覆われている。詳しくは、補強樹脂14は第2半田13の全部を覆い、補強樹脂14の先端が半導体素子9の基板10および電極3に接触している。
このため、熱的衝撃や機械的衝撃を受けた場合に、回路基板8の変形を抑制することができ、耐衝撃性を向上させることができる。但し、二次実装側の補強樹脂14に比べて、一次実装側の補強樹脂6は、覆っている面積が狭いため、耐衝撃性の効果は、小さくなる傾向はある。
なお、補強樹脂6,14は、バンプ4,12の周囲の一周をほぼ均等に覆う。これは、半田ペーストPが溶けて、半田と樹脂が分離して移動するためである。ペースト塗布位置によれば、全周を覆わないものも生じる。補強樹脂6,14は、バンプ4,12の周囲の一周を覆うことは必須でなく、少なくとも一部を覆えばよい。
このように、半田5の一部を補強樹脂6で覆って、半田5の一部が露出した露出部Oaを形成したため、二次実装の際のリフローによって半田5が再溶融しても、溶融して膨張した半田5の広がる空間が確保できるため、二次実装の後に冷却すると半田5が元の形態に戻るため、半田フラッシュが発生しない。
なお、実装条件と使用した半田ペーストPの成分の具体例、およびバンプ4,12の形状と大きさ、回路基板8と基板2とのギャップ幅C,回路基板8と基板10とのギャップ幅Dの具体例などについては、実施例1,2,5として後述する。
(実施の形態2)
図4は実施の形態2を示す。
図3に示した実施の形態1では、半導体素子1のバンプ4の頂点が、回路基板8の一次実装面101の電極7aに直接に当接せずに、バンプ4の頂点と電極7aの間には、硬化した半田5が介在していたが、この実施の形態2では、半導体素子1のバンプ4の頂点が、回路基板8の一次実装面101の電極7aに直接に当接している。その他は実施の形態1と同じである。
つまり、半田5とハーブバンプ4との全面が図3の場合と同じように補強樹脂6では被覆されておらず、半田5の一部が露出した露出部Oaが形成されている。実施の形態1の図3との相違点は、バンプ4の頂点は、回路基板8上の電極7aに接触し、回路基板8と基板2とのギャップ幅Cが狭くなっている。
このため、二次実装側の補強樹脂14に比べて、一次実装側の補強樹脂6は、覆っている体積が少ないが、半田5よりも強度が優れているバンプ4が、回路基板8上の電極7aまで到達しているため、耐衝撃性は、実施の形態1の図3の構造よりも高くなる。
なお、実装条件と使用した半田ペーストPの成分の具体例、およびバンプ4,12の形状と大きさ、回路基板8と基板2とのギャップ幅C,回路基板8と基板10とのギャップ幅Dの具体例などについては、実施例3として後述する。
(実施の形態3)
図5は実施の形態3を示す。
図3に示した実施の形態1では、半導体素子1の電極3には半円球状のバンプ4が形成されていたが、図5では半導体素子1の電極3に球状のバンプ41を用いている点だけが図3と異なっている。その他は実施の形態1と同じであって、補強樹脂6の頂点はバンプ41に接触しておらず、半田5の一部が露出した露出部Oaが、図3の場合と同様に形成されている。バンプ41の組成はバンプ4と同じである。
このために、回路基板8と基板2とのギャップ幅Cは、図3の場合のギャップと比べてかなり大きくなっている。このため、強度的に実施の形態1より弱い。
なお、実装条件と使用した半田ペーストPの成分の具体例、およびバンプ4,12の形状と大きさ、回路基板8と基板2とのギャップ幅C,回路基板8と基板10とのギャップ幅Dの具体例などについては、実施例6として後述する。
(実施の形態4)
図6は実施の形態4を示す。
図6における半田5の体積は、図3に示した実施の形態1の半田5の体積に比べて非常に小さい。半田5の広がり幅Gは、図3の半田5の幅に比べて小さくなっている。その他は実施の形態1と同じであって、補強樹脂6の先端はバンプ4に接しておらず、半田5の一部が露出した露出部Oaが、図3の場合と同様に形成されている。補強樹脂6で半田5の高さEの半ばまで覆っているものが好ましい。
このため、補強樹脂6の補強効果が小さくなり、接合信頼性は図3の構造より悪い。
なお、実装条件と使用した半田ペーストPの成分の具体例、およびバンプ4,12の形状と大きさ、回路基板8と基板2とのギャップ幅C,回路基板8と基板10とのギャップ幅Dの具体例などについては、実施例7として後述する。
(実施の形態5)
図7は実施の形態5を示す。
図3に示した実施の形態1では、回路基板8と基板10の間にある半田13の全部が補強樹脂14によって覆われ、回路基板8と基板2の間にある半田5の一部だけが補強樹脂6によって覆われて、半田5の残りの部分が露出部Oaによって露出していたが、図7における半田5の一部が露出する露出部Oaと、半田13の一部を露出させる露出部Obが補強樹脂14の先端と基板10との間に形成されている。
つまり、半田13は、基端が回路基板8に接触した補強樹脂14によって一部だけが覆われており、補強樹脂14の先端はバンプ12に接触していない。さらに、図3ではバンプ4,12の頂点は電極7a,7bに当接していないが、図7ではバンプ4,12の頂点は電極7a,7bに当接している。その他は実施の形態1と同じである。
このように、一次実装面101の側に露出部Oaを形成し、二次実装面102にも露出部Obを形成しているため、全体として、厚みが薄い。
また、半田5,13よりも強度的に優れているバンプ4,12が、回路基板8の電極7a,7bまで到達しているため、耐衝撃性が向上し、補強樹脂6,14の面積が減っている分を補って、優れた信頼性を維持できる。
なお、実装条件と使用した半田ペーストPの成分の具体例、およびバンプ4,12の形状と大きさ、回路基板8と基板2とのギャップ幅C,回路基板8と基板10とのギャップ幅Dの具体例などについては、実施例4として後述する。
上記の各実施の形態の具体例である実施例1〜7の内容と総合判定などを表2に示す。図2(a)に示した従来の構成を比較例1とした。半田ペーストPには表1に示した成分が異なる6種類の半田ペーストP−1〜P−6を使用した。
先ず、比較例1および実施例1〜7において共通の具体的な構成について説明する。
< 半導体素子1,9 >
実装部品としての半導体素子1,9には、デイジーチェーン( Daisy−chain )回路を持つ同じものを用いた。その大きさは、11mm×11mm×0.5mmの大きさである。搭載した基板2,10の厚みは、0.2mmであった。
また、回路基板8は、30mm×70mm×1.0mmであり、電極7a,7bの材質は銅で、回路基板8の材質はガラスエポキシ材である。
< バンプ4,12 >
バンプ4,12は、Sn−Ag−Cu系のBi、In、Ag、ZnおよびCuの群から選ばれる1種以上の元素と、Snとの組み合わせを含む合金組成を有するもので、Sn−Bi系半田よりも融点の高いものが好ましい。バンプ4,12は、0.4mmピッチで、バンプ数は441個であった。Sn3.0Ag0.5Cu半田(融点219℃/商品名「M705−GRN360−L60C」、千住金属工業株式会社製)のクリーム半田を、メタルマスクを用いて基板2,10の電極7a,7bの上に印刷し、加熱溶融にてバンプ4,12を形成した。
< 半田5,13 >
半田ペーストから分離されて後に半田5,13となる半田成分は、Sn−Bi系半田で、例えば、スズ系合金単一またはそれら合金の混合物、例えば、Sn−Bi系、Sn−In系、Sn−Bi−In系、Sn−Ag−Bi系、Sn−Cu−Bi系、Sn−Ag−Cu−Bi系、Sn−Ag−In系、Sn−Cu−In系、Sn−Ag−Cu−In系、およびSn−Ag−Cu−Bi−In系からなる群から選ばれる合金組成を用いることができる。
< 補強樹脂6,14 >
半田ペーストから分離されて後に補強樹脂6,14となる樹脂成分は、熱硬化性樹脂であり、エポキシ樹脂、ウレタン樹脂、アクリル樹脂、ポリイミド樹脂、ポリアミド樹脂、ビスマレイミド、フェノール樹脂、ポリエステル樹脂、シリコーン樹脂、オキセタン樹脂など、様々な樹脂を含むことができる。これらは単独で用いてもよく、2種類以上を組み合わせて用いてもよい。これらのうちでは、後述したように、特にエポキシ樹脂が好適である。エポキシ樹脂には、室温で液体のエポキシ樹脂を用いる。例えば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、脂環式エポキシ樹脂などが適している。これらを変性させたエポキシ樹脂も用いられる。これらの液状エポキシ樹脂は単独で用いてもよく、2種以上を組み合わせて用いてもよい。
< 硬化剤 >
上記の熱硬化性樹脂と組み合わせて用いる硬化剤としては、チオール系化合物、変性アミン系化合物、多官能フェノール系化合物、イミダゾール系化合物、および酸無水物系化合物の群から選ばれる化合物を用いることができる。これらは単独で用いてもよく、2種以上を組み合わせて用いてもよい。また、必要に応じ、半田粒子の表面の酸化膜を取り除くための還元剤として、有機酸やハロゲン化合物を添加することができる。
その有機酸としては、カルボキシル基が1個のものや、複数個持つ化合物が用いられるが、低温での還元反応の発現には、低分子量のものが有効であり、顕著な還元反応を求める場合には、カルボキシル基を複数個持つ化合物が有効である。カルボキシル基を1個持つ化合物としては、レブリン酸、フェニル酪酸、アビエチン酸などが例示できる。また、カルボキシル基を2個持つ化合物としては、コハク酸、マロン酸、グルタル酸、アジピン酸、セバシン酸、ピメリン酸、クエン酸などの多数を挙げられる。
< 補強樹脂6,14の硬さを制御 >
一次実装側に露出部Oaを形成した構造を取っているため、二次実装工程での一次実装側のSn−Bi系の半田5のフラッシュを防止できる。その効果的な構造を形成するには、一次実装の際の樹脂の広がりを小さく制御することが非常に重要となる。つまり、通常は、一次実装の際、Sn−Bi系の半田5が、加熱によって溶けて、Sn−Ag−Cu系のバンプ4に溶融拡散する時、また硬化していない樹脂も半田5に追随して半田5の方にレベリングしていき、フィレット構造を形成していくが、その広がりの途中で止まる必要がある。
つまり、樹脂バインダーにSn−Bi系半田を含んだ低融点の半田ペーストの樹脂に流動性制御特性の機能を持たせる必要がある。そこで、補強樹脂6,14の硬さを調整するため、半田溶融時のエポキシの流動性を抑制する手段の一つとして、エポキシ樹脂の高粘度化が有効であることを見出した。特に、軟化点70〜110℃、エポキシ当量250〜1000のエポキシ樹脂が、有効であると判明した。その高粘度化のためのエポキシ樹脂としては、具体的には、多官能エポキシ樹脂、臭素化エポキシ樹脂、グリシジルエステル型エポキシ樹脂、高分子型エポキシ樹脂の群から選ばれるエポキシ樹脂が有効である。例えば、高分子量のビスフェノールA型エポキシ樹脂、高分子量のビスフェノールF型エポキシ樹脂、高分子量のビフェニル型エポキシ樹脂、ナフタレン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂などが好適に用いられる。これらを変性させたエポキシ樹脂も用いられる。これらは単独で用いてもよく、2種以上を組み合わせて用いてもよい。
さらには、実施の形態として、一次実装面の低融点の半田ペーストの、半田溶融時のエポキシの流動性を抑制する方法として、チクソ性付与剤の添加が有効であることを見出した。
チクソ性付与剤には、有機系あるいは無機系のものが使用できる。チクソ性付与剤としては、低分子量のアマイド、ポリエステル系、ヒマシ油の有機誘導体などが有効である。また、無機系のチクソ性付与剤としては、一次粒子径が7nmから40nmの疎水化フュームドシリカなどが有効である。これらを適宜配合することで、半田溶融時のエポキシ樹脂の拡がりを抑制することができる。
なお、フラックス成分に高融点のエポキシやチクソ性付与剤を添加すると、高粘度のパテ状態となるため、印刷作業性が悪くなる。そのため、溶剤を加えてもよい。溶剤の種類としては、エポキシ樹脂との溶解性がよく、しかも加熱硬化の際には、揮発してボイドとして残らないものが好ましいが、限定はしない。具体的には、イソプロピルアルコール、イソブチルアルコール、トルエン、n−ヘキサン、メチルエチルケトン、1,2ブタンジオールなどがあげられる。
表1に示した半田ペーストP−1〜P−6までの半田ペーストを使い分けて、図3〜図7および比較例の図2に示す構造を実現している。
< 半田ペーストP−1 >
半田ペーストP−1は、標準タイプの樹脂入り低融点の半田ペーストで、低粘度、低チクソ性で、半田溶融時の樹脂の広がりも大きい。結果、半田の周辺に広がり、補強樹脂6,14が、半田とバンプの側面全てを覆う。
< 半田ペーストP−2 >
半田ペーストP−2は、高融点エポキシの併用により、やや高チクソ性で、半田溶融時の樹脂の拡がりも比較的小さい。半田ペーストが広がらないので、半田とバンプの側面の全部は覆わない。
< 半田ペーストP−3 >
半田ペーストP−3は、半田比率が高く、やや高粘度で、半田溶融時の樹脂の拡がりもかなり小さい。半田ペーストが広がらないので、半田とバンプの側面の全部は覆わない。
< 半田ペーストP−4 >
半田ペーストP−4は、無機系のチクソ剤使用で、半田溶融時の樹脂の拡がりも小さい。半田ペーストが広がらないので、半田とバンプの側面の全部は覆わない。
< 半田ペーストP−5 >
半田ペーストP−5は、高融点エポキシの併用と、チクソ剤増量により、高チクソ性・高粘度で、半田溶融時の樹脂の拡がりも小さい。半田ペーストが広がらないので、半田とバンプの側面の全部は覆わない。
< 半田ペーストP−6 >
半田ペーストP−6は、高融点エポキシの併用により、高粘度で、半田溶融時の樹脂の拡がりも比較的小さい。半田ペーストが広がらないので、半田とバンプの側面の全部は覆わない。
< 熱硬化性樹脂 >
熱硬化性樹脂であるエポキシ樹脂を用いた。低粘度エポキシとして、ビスフェノールF型エポキシ樹脂(商品名「806」、三菱化学社製)、また高融点エポキシとして、高分子量ビスフェノールF型エポキシ樹脂(商品名「4004P」、軟化点85℃、エポキシ当量907,三菱化学社製)と、ビフェニル型エポキシ樹脂(商品名「YX4000」、融点105℃、エポキシ当量186、三菱化学社製)用いた。
< 硬化剤 >
硬化剤にはイミダゾール系硬化剤(商品名「キュアゾール2P4MZ」、四国化成製)、活性剤にはグルタル酸(和光純薬工業社製)を用いた。
< チクソ性付与剤 >
有機系チクソ性付与剤には、ヒマシ油系チクソ性付与剤(商品名「THIXCINR」、エレメンティス・ジャパン製)を用いた。無機系チクソ性付与剤には、疎水化フュームドシリカ(商品名「RY200」、日本アエロジル社製)を用いた。
< 半田成分 >
半田ペーストP−1〜P−6の半田成分には、Sn−58Bi半田(15−25μm径、三井金属社製)を共通して使用した。
< 半田ペーストP−1からP−6の評価方法 >
東京計器製E型粘度計を使用して各ペーストの粘度とチクソ指数を測定した。測定条件は通りである。
粘 度 回転数:5rpm,測定開始後 1分後の粘度値
チクソ指数 0.5rpm2分後の粘度値 /5rpm1分後の粘度値
( 樹脂拡がり量 )
厚さ2.5mm,直径6mmの穴の開いたメタルマスクを用いて、銅板50×50×0.5mmに樹脂入り低融点の半田ペーストを塗布し、160℃ホットプレートで加熱溶融させた後、半田周囲に広がり出たエポキシ樹脂の拡がり幅を計測した。
( 実施例1〜7と比較例1の実装工程 )
バンプ4を有した半導体素子1を、回路基板8の一次実装面101で半田ペーストP−1〜P−7のうちの選択したものを塗布した電極7aへマウントする。そして加熱炉16で溶融し接続される。その後、回路基板8を反転する。
次に、回路基板8の二次実装面102で半田ペーストP−1またはP−5の何れかの選択したものを塗布した電極7bに、バンプ12を有した半導体素子9をマウントする。その後、再度、加熱炉16で溶融し接続されて、両面実装が完成する。
バンプ12(SnAgCuボール)の融点は219℃であり、半田ペースト(Sn58Bi半田ペースト)の融点は138℃である。Sn58Bi半田ペーストのリフロー加熱温度(リフロー最高到達温度)は、Sn58Bi半田の融点以上で、かつ、半田バンプの融点未満の温度であることが必要条件で、実施例1〜7および比較例1に共通して、155℃まで加熱を行い実装した。
半導体素子の接続工程では、Sn−58Bi低融点の半田と熱硬化性樹脂が混ざった組成の低融点の半田ペーストを回路基板8に塗布し、リフロー加熱してSn−58Bi半田を溶融させる。
半田ペーストP−2中の半田成分が溶融されることで、溶融した半田が、Sn−Ag−Cu系のバンプ4および電極3の表面と濡れ合う状態(金属拡散状態)となる。この金属拡散状態の形成より、半田ペーストにおいて、半田成分が凝集状態を作り、熱硬化性樹脂は押し出されることで、2つの成分が分離する。分離した熱硬化性樹脂は、半田材料の周囲に配置され、その後、熱硬化性樹脂が熱硬化して補強樹脂6になるとともに、溶融した半田成分が固化して半田5となって、バンプ4と電極3とを電気的に接続する。また、補強樹脂6は、半田5とバンプ4との接合部分、および半田5を覆って補強する。
(実施例1)
表2に示すように、一次実装面101には半田ペーストP−2を用い、二次実装面102には半田ペーストP―1を用いて、図3のように両面実装を行い、評価素子を作成した。
二次実装面102の半田ペーストP―1は、標準タイプの樹脂入り半田ペーストで、低粘度、低チクソ性がある。結果、半田溶融時の樹脂の広がりも大きい。このため、二次実装面102では、補強樹脂14は、半田13とバンプ12との接合部分、および半田13の全周囲を覆い、回路基板8から半導体素子9の基板10にまで補強樹脂14が届いた構造をとる。
一次実装面101での半田ペーストP−2は、高融点エポキシ(YX4000)の併用により、やや高チクソ性で、半田溶融時の樹脂の拡がりも比較的小さくなる。そのため、補強樹脂6が半田5とバンプ4との接合部分、および半田5を覆っても、その流動性が抑制されているために、回路基板8から半導体素子1の基板2にまでは届かず、一部の半田5が露出部Oaでほぼ均等に露出した構造になる。
実施例1では、一次実装側は、補強樹脂6が半田5の全周囲を覆う構造を取らないために、溶融した半田5は、樹脂が覆っていない部分の露出部Oaに膨張し広がるため、内圧アップが起こらず、その後、冷却時には元の位置に戻るため、フラッシュ不良は発生しない。
また、一次実装面101でのバンプ4の頂点は、回路基板8まで届いていない接合のためギャップ幅Cは大きい、そのため一次二次の各ギャップ間を足した合計の総ギャップは、260μmとやや大きくなっている。
また、一次,二次実装が完了した両面実装パッケージの耐落下信頼性は、90回となっている。
なお、表2の実装構造体の評価は、以下のように行った。
( フラッシュ発生有無 )
実装構造体を作成し、X線照射装置によって、半田5,13の部分からの半田の飛び出しを目視観察し、有無を判定した。
( 耐落下性 )
一次実装面101が下にくる向きにして30cmの高さから落下させ、半導体素子1に作成されているデイジーチェーン回路の抵抗値が20%以上に上昇したら不良と判断し、不良発生までの回数を計測し、50回以上を耐落下性が合格とした。
( 総ギャップ幅 )
一次実装面101の半導体素子1の基板2と回路基板8とのギャップ幅Cと、二次実装面102の半導体素子9の基板10と回路基板8とのギャップ幅Dの合計を示している。200μm以下を◎、200〜300μmを○、300μm以上を×とした。
( 総合判定 )
構造、及び信頼性評価にて、一つでも×があるものを総合判定×とし、△が1つでもあるものは○、○×が無いものを◎とした。
この実装構造体の評価方法は、以下に説明する実施例2〜実施例7,比較例1においても同じである。
(実施例2)
表2に示すように、二次実装面102には、半田ペーストP−1を用い、一次実装面101に、半田ペーストP−3を用いて、図3の構造になるように両面実装を行い、評価素子を作成した。
半田ペーストP−3は、半田比率が90wt%と高く、高粘度のため、半田溶融時の樹脂の拡がりもかなり小さい。なお、粘度調整のために、溶剤(トルエン:イソプロピルアルコール=1:1)を半田ペーストP−3の全量に対して、10wt%添加している。
その結果、一次実装面101の補強樹脂6が、バンプ4との接合部分および半田5の全周囲を覆った構造を取らないため、二次実装の加熱でも、内圧アップが起こらず、半田フラッシュ不良が発生しない。
また、一次実装面101の半導体素子1のバンプ4の頂点は、実施例1と同様の構造のため、ギャップは大きい、そのため一次二次の各ギャップ間を足した合計の総ギャップは、250μmとやや大きくなっている。
また、一次,二次実装が完了した両面実装パッケージの耐落下信頼性は、74回となっている。これは、一次実装に使った半田ペーストP―3は、半田比率が90wt%と高いため、樹脂分が10wt%と少なくなり、樹脂の補強効果が小さくなったためと考えられる。
(実施例3)
実施例1,2と同様に、一次実装面101には半田ペーストP−4を用いて、図4の構造になるように両面実装を行い、評価素子を作成した。半田ペーストP−4は、無機系のチクソ性付与剤(疎水化フュームドシリカ)を使用しており、半田溶融時の樹脂の拡がりも小さい。特に、無機系のチクソ剤は、半田溶融温度でも溶解しないため、確実にエポキシ樹脂の流動性を抑制することができる。その結果、一次実装面101は、露出部Oaを設けたため、二次実装時の加熱でも、内圧アップが起こらず、半田フラッシュ不良が発生しない。
また、一次実装面101の半導体素子1のバンプ4の頂点は、回路基板8まで届いている、そのため一次二次の各ギャップ間を足した合計の総ギャップは、230μmとやや小さくなっている。
また、一次,二次実装が完了した両面実装パッケージの耐落下信頼性は、112回と高い結果になった。これは、高強度のバンプ4の頂点は、回路基板8まで届いていることより、構造的に強固になったためと推測される。
(実施例4)
一次実装面101,二次実装面102の半田ペーストに半田ペーストP−5を用いて、図7の構造になるように両面実装を行い、評価素子を作成した。半田ペーストP−5は、高融点エポキシ(4004P)の併用と、有機系チクソ性付与剤の増量により、高チクソ性・高粘度で、半田溶融時の樹脂の拡がりも小さい。そのため補強樹脂6,14に露出部Oa,Obを設けたため、他の実施例と同様に、二次実装の加熱でも、内圧アップが起こらず、半田フラッシュ不良が発生しない。
また、両面とも半導体素子1,9のバンプ4,12の頂点は、回路基板8まで届いている、そのため一次実装面101と二次実装面102の各ギャップ間を足した合計の総ギャップは、200μmと小さくなっている。
また、一次、二次実装が完了した両面実装パッケージの耐落下信頼性は、71回になった。これは、高強度のバンプ4,12の頂点が回路基板8まで届いていることより、構造的に強固になっているが、補強樹脂14が二次実装面102の半田の全周囲を覆う構造がないため、やや弱くなったものと推察される。
(実施例5)
実施例1〜3と同様に、二次実装面102には半田ペーストP−1を用い、一次実装面101には、半田ペーストP−6を用いて、図3の構造になるように両面実装を行い、評価素子を作成した。なお、半田ペーストP−6は、高融点エポキシ(YX4000,4004P)の併用により、高粘度で、半田溶融時の樹脂の拡がりも比較的小さい。
高融点エポキシの併用で、半田溶融温度での樹脂粘度も高くなり、エポキシ樹脂の流動性を抑制することができる。他の実施例と同様に、一次実装面101に露出部Oaを設けたため、二次実装時の加熱でも、内圧アップが起こらず、半田フラッシュ不良が発生しない。
また、一次実装面101の半導体素子1のバンプ4の頂点は、回路基板8まで届いていない接合のためギャップ幅Cは大きい、そのため一次二次の各ギャップ間を足した合計の総ギャップは、260μmとやや大きくなっている。
また、一次,二次実装が完了した両面実装パッケージの耐落下信頼性は、98回となっている。実施例1と比べて、エポキシ樹脂に高融点のものを併用したため、樹脂強度が上がって、耐落下信頼性が若干上がったものと推察される。
(実施例6)
一次,二次実装ともに、半田ペーストP−1を用い、図5の構造になるように両面実装を行い、評価素子を作成した。一次実装に通常の球状のバンプ41を用いているため、エポキシ樹脂の補強部は小さくなる。そのため、二次実装時の半田フラッシュ不良は起こらないが、一次、二次の各ギャップ間を足した合計の総ギャップは、360μmと非常に大きくなり、薄型実装の流れには逆らう結果となる。また、耐落下信頼性は、101回となっている。
(実施例7)
一次、二次実装ともに、半田ペーストP−1を用い、図6の構造になるように両面実装を行い、評価素子を作成した。一次実装面101における接続箇所1個所当たりの半田ペーストP−1の分量が、二次実装面102におけるそれよりも少ないため、一次実装面101に半田ペーストを塗布するときに使用する印刷マスクの厚みが、二次実装面102に半田ペーストを塗布するときに使用する印刷マスクの厚みよりも薄く、印刷マスクの開口径も小さい。
一次実装面101に用いた半田ペーストP−1の量が少ないため、バンプ4の全周囲を覆うことはなく、Sn−Bi半田が飛び出す半田フラッシュ不良は発生しないが、半田5が少なく、また補強樹脂6も少ないため、接続強度が小さくなっていると推察され、落下信頼性は、25回と非常に低い値となっている。ただし、一次二次の各ギャップ間を足した合計の総ギャップは、240μmとやや小さくなっている。
(比較例1)
表2に示すように、一次,二次実装ともに、半田ペーストP−1を用い、図2の構造になるように両面実装を行い、評価素子を作成した。
一次,二次実装面ともに、エポキシ樹脂の補強樹脂6,14が半田5,13の全周囲を覆っているため、先述の通り再溶融したSn−Bi系半田が飛び出す半田フラッシュ不良が発生する。
また、一次二次の各ギャップ間を足した合計の総ギャップは、260μmと実施例1と同等。また、一次,二次実装が完了した両面実装パッケージの耐落下信頼性は、両面で補強樹脂6,14が全周囲を覆っているため、120回と高い値となっている。
< 実施例1〜7と比較例1の比較 >
一次実装面101では、実施例1から実施例6に用いる半田ペーストP−2〜P−6は、この低融点の半田溶融時の補強樹脂の流動を抑えられるように樹脂設計されている。そのために、低融点の半田が溶融し、補強樹脂が低融点の半田と、バンプの接合部分および半田を覆って補強する構造を取っても、流動性が抑制されているために、半導体素子に設けられた電極までは届かない構造をとる。つまり、補強樹脂の補強高さAは、半導体素子1の基板2と回路基板8とのギャップ幅Cを比べると、A <C となる。
逆に、二次実装面102では、半田ペーストP−1は、この低融点の半田溶融時の補強樹脂の流動は、よく流れる樹脂設計となっているため、半田5と、バンプ4との接合部分および半田5の全周囲を覆って補強する構造となり、半導体素子9に設けられた基板10にまで届く構造をとる。つまり、二次実装面102の補強樹脂14の高さBは、半導体素子9の基板10と回路基板8の二次実装面102とのギャップ幅Dの関係が、B ≦D となる。
実施例1〜7と比較例1とを比較する。
実施例1〜7では、回路基板8の両面に半導体素子1,9をバンプ4,14と半田5,13で電気的に接続し、さらに、半田周囲を補強樹脂6,14で覆った実装構造体において、一次実装面101の補強樹脂6が半田5の全面を覆っておらず、露出部Oaによって半田5の一部の全周をほぼ均等に露出しているので、二次実装時の一次実装面101の側での半田フラッシュの発生を防止できる。しかも、薄型実装と優れた耐落下性を有する実装構造体を作成することができる。
実施例1の図3ではバンプ4が半田5で完全に覆われている。一方、実施例7の図6ではバンプ51は、半田5で一部のみ覆われている。この差異より、実施例7は実施例1より耐落下性が悪い。結果、バンプ4は半田5で完全に覆われていることが好ましい。
< 樹脂高さA >
表2より、樹脂高さAは、ギャップ幅Cに対して、25%〜50%が良いことがわかる。100%となると、半田5が閉じ込められ良くない。25%以下となると、樹脂による補強がされない。
< 樹脂の幅 >
半田ペーストPのうちで樹脂の濃度が低いのは、半田ペーストP−3,P−5である。これらを使用した例は、実施例2,4である。他の実施例よりも耐落下性が悪い。表1より、少なくとも半田に対する樹脂の割合は8重量%以上あればよい。
なお、電極11,7a,7bのバンプの大きさは50〜100μmであり、上記数値に影響はない。
なお、実施の形態は組み合わせることができる。
また、実装部品としての半導体素子1,9は、BGA型半導体から形成されたBGA半導体素子である場合を代表して、一例として説明したが、これに限定されない。半導体素子だけでなく、パッケージでない半導体素子、他の電子部品の実装へも応用できる。両面で1つずつの半導体素子の実施だけでなく、両面に複数個の半導体素子を実装した実装構造体にも応用できる。半田バンプを有する半導体や電子部品であれば良い。被実装部品の例として回路基板8を例に挙げたが、内部に半導体や回路部品を内蔵した多層配線基板や半導体集積回路などを被実装部品として構成することもできる。
本発明の実装構造体は、電気/電子回路形成技術の分野において、広範な用途に使用できる。例えば、CCD素子、フォログラム素子、チップ部品等の電子部品の接続用およびそれらを被実装部品に接合する用途に用いることができ、これらの素子、部品、または基板を内蔵する製品、例えば、モバイル機器、携帯電話機、ポータブルAV機器、デジタルカメラ等に使用することができる。
1 半導体素子(第1実装部品)
2 半導体素子1の基板
3 半導体素子1の電極
4 バンプ
5 半田
6 補強樹脂
7a,7b 電極
8 回路基板(被実装部品)
9 半導体素子(第2実装部品)
10 半導体素子9の基板
11 半導体素子2の電極
12 バンプ
13 半田
14 補強樹脂
101 回路基板8の一次実装面
102 回路基板8の二次実装面
A 補強樹脂6の高さ
B 補強樹脂14の高さ
C 回路基板8と基板2のギャップ幅
D 回路基板8と基板10のギャップ幅
E バンプ4,41の高さ
F バンプ12の高さ
G 半田5の広がり幅
Oa,Ob 露出部

Claims (7)

  1. 第1バンプを有する第1実装部品と、
    第2バンプを有する第2実装部品と、
    一次実装面と二次実装面を有する被実装部品と、
    前記一次実装面の電極と前記第1バンプとを接続する第1半田と、
    前記二次実装面の電極と前記第2バンプとを接続する第2半田と、
    前記第1半田の一部を覆い、前記第1バンプに接触しない補強樹脂と、を含む実装構造体。
  2. 第1バンプを有する第1実装部品と、
    第2バンプを有する第2実装部品と、
    前記第1実装部品が一次実装面に実装され、前記第2実装部品が二次実装面に実装された被実装部品と、
    前記被実装部品の一次実装面の電極と前記第1バンプの間に位置する第1半田と、
    前記被実装部品の電極と前記第2バンプ間に位置する前記第2半田と、
    前記第2バンプと第2半田の側面の全部を覆う第2補強樹脂と、
    前記被実装部品の一次実装面に基端が接続され、先端が前記第1バンプに接触しない第1補強樹脂と、を含み、
    前記第1半田の一部が、前記第1補強樹脂の先端と前記第1実装部品の基板との間に形成された露出部で露出している、
    実装構造体。
  3. 前記第1バンプが前記被実装部品の電極に前記第1半田を介して接合され、
    前記第2バンプが前記被実装部品の電極に前記第2半田を介して接合され、
    前記第1バンプと前記第2バンプ頂点が、前記被実装部品の一次実装面の電極、前記被実装部品の二次実装面の電極に当接していない、
    請求項2記載の実装構造体。
  4. 前記第1バンプの頂点が前記被実装部品の電極に当接して、前記第1バンプと前記電極とが前記第1半田を介して接合されている、
    請求項2記載の実装構造体。
  5. 第1バンプを有する第1実装部品と、
    第2バンプを有する第2実装部品と、
    前記第1実装部品が一次実装面に実装され、前記第2実装部品が二次実装面に実装された被実装部品と、
    前記被実装部品の一次実装面の電極と前記第1バンプの間に位置する第1半田と、
    前記被実装部品の電極と前記第2バンプ間に位置する前記第2半田と、
    前記被実装部品の二次実装面に基端が接続され、先端が前記第2バンプに接触しない第2補強樹脂を設け、
    前記被実装部品の一次実装面に基端が接続され、先端が前記第1バンプに接触しない第1補強樹脂と、を含み、
    前記第1半田の一部が、前記第1補強樹脂の先端と前記第1実装部品の基板との間に形成された露出部で露出し、
    前記第2半田の一部が、前記第2補強樹脂の先端と前記第2実装部品の基板との間に形成された露出部で露出している、
    実装構造体。
  6. 第1実装部品に設けられた第1バンプを、被実装部品の一次実装面の電極に、第1半田ペーストを一次リフローして第1半田で接続する第1接続工程と、
    第2実装部品に設けられた第2バンプを、前記被実装部品の二次実装面の電極に、第2半田ペーストを二次リフローして第2半田で接続する第2接続工程と、を含み、
    前記第1接続工程では、前記リフローにより、半田成分と熱硬化性樹脂成分を含む前記第1半田ペーストは、前記第1半田と前記熱硬化性樹脂成分とに分離し、前記熱硬化性樹脂成分の基端が前記被実装部品に接触し、前記熱硬化性樹脂成分が前記第1半田の一部を覆い、前記熱硬化性樹脂成分の先端が前記第1バンプに接触しない、
    実装構造体の製造方法。
  7. 前記第2接続工程では、前記二次リフローにより再溶融した前記第1半田が、前記熱硬化性樹脂成分の先端と前記第1バンプの間に形成された露出部から外側に拡がり、その後の冷却によって前記第1半田が前記二次リフローの直前の位置に戻る、
    請求項6記載の実装構造体の製造方法。
JP2015153758A 2015-08-04 2015-08-04 実装構造体と実装構造体の製造方法 Active JP6124032B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015153758A JP6124032B2 (ja) 2015-08-04 2015-08-04 実装構造体と実装構造体の製造方法
CN201610438828.4A CN106449444B (zh) 2015-08-04 2016-06-17 组装结构体及组装结构体的制造方法
US15/212,158 US9881813B2 (en) 2015-08-04 2016-07-15 Mounting structure and method for producing mounting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015153758A JP6124032B2 (ja) 2015-08-04 2015-08-04 実装構造体と実装構造体の製造方法

Publications (2)

Publication Number Publication Date
JP2017034139A true JP2017034139A (ja) 2017-02-09
JP6124032B2 JP6124032B2 (ja) 2017-05-10

Family

ID=57988741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015153758A Active JP6124032B2 (ja) 2015-08-04 2015-08-04 実装構造体と実装構造体の製造方法

Country Status (3)

Country Link
US (1) US9881813B2 (ja)
JP (1) JP6124032B2 (ja)
CN (1) CN106449444B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111068448B (zh) * 2020-01-17 2023-05-26 中海石油气电集团有限责任公司 一种燃气轮机进气过滤装置与方法
CN112201629B (zh) * 2020-09-01 2023-06-06 苏州通富超威半导体有限公司 一种倒装芯片封装结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004274000A (ja) * 2003-03-12 2004-09-30 Matsushita Electric Ind Co Ltd 半田付け方法
JP2010232388A (ja) * 2009-03-26 2010-10-14 Panasonic Electric Works Co Ltd 半導体パッケージ及び半導体部品の実装構造
JP2011176050A (ja) * 2010-02-23 2011-09-08 Panasonic Electric Works Co Ltd 半導体部品の実装方法及び半導体部品の実装構造

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1057507A (en) 1975-08-25 1979-07-03 Herbert F. Wallace Process for recovering cobalt values from an aqueous ammonical solution containing dissolved cobalt and other metals as ammine sulphates
JP3145331B2 (ja) * 1996-04-26 2001-03-12 日本特殊陶業株式会社 中継基板、その製造方法、基板と中継基板と取付基板とからなる構造体、基板と中継基板の接続体および中継基板と取付基板の接続体の製造方法
JP3070514B2 (ja) * 1997-04-28 2000-07-31 日本電気株式会社 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造
JP2001339043A (ja) * 2000-05-30 2001-12-07 Mitsubishi Electric Corp 半導体装置及びそれを用いた半導体モジュール
JP4609617B2 (ja) * 2000-08-01 2011-01-12 日本電気株式会社 半導体装置の実装方法及び実装構造体
TW527676B (en) * 2001-01-19 2003-04-11 Matsushita Electric Ind Co Ltd Photo-semiconductor module and method for manufacturing
CN100594089C (zh) * 2004-08-25 2010-03-17 松下电器产业株式会社 焊料组合物、利用焊接的连接方法和衬底的生产方法
US8450859B2 (en) 2008-10-27 2013-05-28 Panasonic Corporation Semiconductor device mounted structure and its manufacturing method
US9603295B2 (en) * 2011-04-04 2017-03-21 Panasonic Intellectual Property Management Co., Ltd. Mounted structure and manufacturing method of mounted structure
JP6115762B2 (ja) * 2013-03-11 2017-04-19 パナソニックIpマネジメント株式会社 回路装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004274000A (ja) * 2003-03-12 2004-09-30 Matsushita Electric Ind Co Ltd 半田付け方法
JP2010232388A (ja) * 2009-03-26 2010-10-14 Panasonic Electric Works Co Ltd 半導体パッケージ及び半導体部品の実装構造
JP2011176050A (ja) * 2010-02-23 2011-09-08 Panasonic Electric Works Co Ltd 半導体部品の実装方法及び半導体部品の実装構造

Also Published As

Publication number Publication date
US20170040184A1 (en) 2017-02-09
CN106449444A (zh) 2017-02-22
CN106449444B (zh) 2019-10-15
US9881813B2 (en) 2018-01-30
JP6124032B2 (ja) 2017-05-10

Similar Documents

Publication Publication Date Title
JP5204241B2 (ja) 半導体の実装構造体およびその製造方法
JP4894758B2 (ja) 鉛フリーソルダペーストとその応用
JP5342453B2 (ja) 導電性ペーストおよびこれを用いた電気電子機器
JP5373464B2 (ja) 導電性ペーストおよびこれを用いた実装構造体
JP5093766B2 (ja) 導電性ボール等搭載半導体パッケージ基板の製造方法
JP6534122B2 (ja) 樹脂フラックスはんだペースト及び実装構造体
JP2008510620A (ja) 半田組成物および半田接合方法ならびに半田接合構造
WO2013168352A1 (ja) 実装構造体とその製造方法
JPWO2017110052A1 (ja) ペースト状熱硬化性樹脂組成物、半導体部品、半導体実装品、半導体部品の製造方法、半導体実装品の製造方法
JP2017080797A (ja) はんだペースト及びはんだ付け用フラックス及びそれを用いた実装構造体
WO2006041068A1 (ja) 電子部品の実装方法
JP5242521B2 (ja) はんだ接合剤組成物
JP2013220466A (ja) 熱硬化性樹脂組成物を用いたはんだペースト
WO2017047694A1 (ja) フラックス
JP6124032B2 (ja) 実装構造体と実装構造体の製造方法
JP5560032B2 (ja) はんだ接合補強剤組成物、及びこれを用いた実装基板の製造方法
JP4134976B2 (ja) 半田接合方法
JP2011167753A (ja) ソルダペーストと、これを用いたピングリッドアレイパッケージ用基板及びピングリッドアレイパッケージ、並びにピングリッドアレイパッケージ用基板の製造方法
WO2018134860A1 (ja) 半導体実装品
JP5579996B2 (ja) はんだ接合方法
JP4259431B2 (ja) 半田ペーストおよび半田接合方法
JP2024017848A (ja) はんだペーストおよび実装構造体
JP2003174254A (ja) 鉛フリーはんだを用いた回路基板への電子部品の接合方法
JP2018181937A (ja) リペア性に優れる実装構造体

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20161226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170321

R151 Written notification of patent or utility model registration

Ref document number: 6124032

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151