JP2017028686A - チップフィルタ - Google Patents

Abstract

【課題】要求される受動素子の素子値に対する誤差を低減し、良好な周波数特性を実現できるチップフィルタを提供する。【解決手段】チップフィルタ１は、基板２を含む。基板２上には、複数の外部端子が形成されている。基板２の素子形成面２ａの法線方向から見た平面視において、複数の外部端子間の領域には、少なくとも抵抗Ｒが形成される抵抗形成領域１８を含む複数の受動素子形成領域が設定されている。抵抗Ｒは、基板２上において、一端および他端が異なる外部端子に電気的に接続されるように引き回された抵抗導電体膜５１を含む。抵抗導電体膜５１には、当該抵抗導電体膜５１の一部を、外部端子に電気的に接続し、または、外部端子から電気的に切り離せるように切断可能に設けられたヒューズ部５６が一体的に設けられている。【選択図】図２

Description

本発明は、複数の受動素子形成領域を含むチップフィルタに関する。

特許文献１は、コイル導体と、抵抗体と、コンデンサ導体とを備えたノイズフィルタを開示している。

特開平１０−３２２１５７号公報

本発明の目的は、要求される受動素子の素子値に対する誤差を低減し、良好な周波数特性を実現できるチップフィルタを提供することである。

上記目的を達成するための本発明の一局面に係るチップフィルタは、基板と、前記基板上に形成され、外部接続される複数の外部端子と、前記基板の表面の法線方向から見た平面視において、前記複数の外部端子間の領域に設定され、少なくとも抵抗が形成される抵抗形成領域を含む複数の受動素子形成領域とを含む。前記抵抗形成領域は、前記基板上において、一端および他端が異なる前記外部端子に電気的に接続されるように引き回された抵抗導電体膜と、前記抵抗導電体膜に一体的に設けられ、前記抵抗導電体膜の一部を、前記外部端子に電気的に接続し、または、前記外部端子から電気的に切り離せるように切断可能に設けられたヒューズ部とを含む。

この構成によれば、抵抗導電体膜の一部を、外部端子に電気的に接続し、または、外部端子から電気的に切り離すことによって、抵抗の抵抗値を調整できる。これにより、抵抗の抵抗値を所望の抵抗値に合せ込むことができるから、要求される抵抗の抵抗値に対する誤差を低減できる。その結果、良好な周波数特性を実現できるチップフィルタを提供できる。より具体的には、このような抵抗が低域通過フィルタや高域通過フィルタに採用される場合には、通過域での挿入損失のずれ等の低減に寄与できる。

前記チップフィルタにおいて、前記抵抗導電体膜は、葛折り状に引き回された部分を含んでいてもよい。
前記チップフィルタにおいて、前記抵抗導電体膜は、前記基板上に形成された抵抗膜と、前記抵抗膜上に間隔を空けて形成された複数の導体膜とを含んでいてもよい。この場合、互いに隣り合う前記導体膜の間から露出する部分の前記抵抗膜が一つの抵抗体を形成しており、前記ヒューズ部は、複数の前記抵抗体の少なくとも一つを、前記外部端子に電気的に接続し、または、前記外部端子から電気的に切り離せるように設けられていてもよい。

この構成によれば、抵抗体の接続または切り離しにより抵抗の抵抗値を調整できるので、抵抗値の合せ込み精度をより一層向上できる。また、互いに隣合う導体膜の間から露出する抵抗膜の形状および／または面積を変更することにより、抵抗体の抵抗値を変更および調節できる。前記チップフィルタにおいて、等しい抵抗値を有する複数の前記抵抗体が、前記基板上に行列状に配列されていることが好ましい。この構成によれば、チップフィルタの基本設計を変更することなく、ヒューズ部の切断の有無によって、所望の抵抗値に容易に合せ込むことができる。

前記チップフィルタにおいて、前記複数の受動素子形成領域は、コンデンサが形成されるコンデンサ形成領域を含んでいてもよい。前記コンデンサ形成領域は、誘電体膜と、前記誘電体膜を挟み込むように設けられ、異なる前記外部端子に電気的に接続される下部電極および上部電極とを含んでいてもよい。この構成において、前記上部電極は、互いに異なる対向面積で前記下部電極に対向するように分割して形成された複数の電極膜部分と、前記電極膜部分を前記外部端子から電気的に切り離せるように切断可能に設けられたコンデンサ側ヒューズ部とを含んでいてもよい。

この構成によれば、電極膜部分を外部端子から選択的に電気的に切り離すことによって、コンデンサの容量値を調整できる。これにより、コンデンサの容量値を所望の容量値に合せ込むことができるから、要求されるコンデンサの容量値に対する誤差を低減できる。たとえば、複数の電極膜部分の下部電極に対する対向面積を等比数列を成すように設定すれば、最小の容量値（等比数列の初項の値）に対応する精度で目標の容量値へと合わせ込むことができる。このようなコンデンサを含むチップフィルタによれば、前述の抵抗との組み合わせにより、より一層良好な周波数特性を有する種々のフィルタ回路を実現できる。前記チップフィルタにおいて、前記抵抗および前記コンデンサを含む低域通過フィルタが形成されてもよいし、前記抵抗および前記コンデンサを含む高域通過フィルタが形成されてもよい。

前記チップフィルタにおいて、前記複数の受動素子形成領域は、コイルが形成されるコイル形成領域を含んでいてもよい。前記コイル形成領域は、前記基板の表面の法線方向から見た平面視において、一端および他端が異なる前記外部端子に電気的に接続されるように螺旋状に形成されたコイル導体を含んでいてもよい。前記コイル導体は、前記平面視において前記基板に螺旋状に形成されたトレンチに埋設されていてもよい。

前記コイル形成領域は、異なる前記外部端子に電気的に接続され、かつ、前記コイル導体の一端および他端に電気的に接続されるように互いに間隔を空けて形成された第１電極および第２電極を含んでいてもよい。前記第１電極は、前記コイル導体の異なる複数の部分に向けて引き出され、前記コイル導体の異なる複数の部分に接続された複数の引出し電極と、各前記引出し電極に一体的に形成され、前記コイル導体の異なる複数の部分を各前記外部端子から電気的に切り離せるように切断可能に設けられたヒューズ部とを含んでいてもよい。

この構成によれば、コイル側ヒューズ部を選択的に切断することにより、コイルの巻き数を調整できる。これにより、コイルのインダクタンスの値を所望の値に合せ込むことができるから、要求されるコイルのインダクタンスの値に対する誤差を低減できる。このようなコイルを含むチップフィルタによれば、前述の抵抗との組み合わせにより、より一層良好な周波数特性を有する種々のフィルタ回路を実現できる。前記チップフィルタにおいて、前記抵抗および前記コイルを含む低域通過フィルタが形成されてもよいし、前記抵抗および前記コイルを含む高域通過フィルタが形成されてもよい。

前記チップフィルタにおいて、前記複数の受動素子形成領域は、コンデンサが形成されるコンデンサ形成領域と、コイルが形成されるコイル形成領域とを含んでいてもよい。前記抵抗、前記コンデンサおよび前記コイルを含む低域通過フィルタが形成されてもよいし、前記抵抗、前記コンデンサおよび前記コイルを含む高域通過フィルタが形成されてもよい。

本発明の他の局面に係るチップフィルタは、基板と、前記基板上に形成され、外部接続される複数の外部端子と、前記基板の表面の法線方向から見た平面視において、前記複数の外部端子間の領域に設定され、少なくともコンデンサが形成されるコンデンサ形成領域を含む複数の受動素子形成領域とを含む。前記コンデンサ形成領域は、前記外部端子に電気的に接続される下部電極と、前記下部電極とは異なる前記外部端子に電気的に接続された上部電極と、前記下部電極と前記上部電極との間に介在する誘電体膜とを含む。前期上部電極は、互いに異なる対向面積で前記下部電極に対向するように分割して形成された複数の電極膜部分と、各前記電極膜部分を前記外部端子から電気的に切り離せるように切断可能に設けられたヒューズ部とを有している。

この構成によれば、電極膜部分を外部端子から選択的に電気的に切り離すことによって、コンデンサの容量値を調整できる。これにより、コンデンサの容量値を所望の容量値に合せ込むことができるから、要求されるコンデンサの容量値に対する誤差を低減できる。その結果、良好な周波数特性を実現できるチップフィルタを提供できる。たとえば、このようなコンデンサが低域通過フィルタや高域通過フィルタに採用される場合には、通過域での挿入損失のずれの低減に寄与できる。また、複数の電極膜部分の下部電極に対する対向面積を等比数列を成すように設定すれば、最小の容量値（等比数列の初項の値）に対応する精度で目標の容量値へと合わせ込むことができる。

本発明のさらに他の局面に係るチップフィルタは、基板と、前記基板上に形成され、外部接続される複数の外部端子と、前記基板の表面の法線方向から見た平面視において、前記複数の外部端子間の領域に設定され、少なくともコイルが形成されるコイル形成領域を含む複数の受動素子形成領域とを含む。前記コイル形成領域は、異なる前記外部端子に電気的に接続されるように互いに間隔を空けて形成された第１電極および第２電極と、前記第１電極に電気的に接続される一端と前記第２電極に電気的に接続される他端とを有し、前記平面視において螺旋状に形成されたコイル導体とを含む。前記第１電極は、前記コイル導体の異なる複数の部分に向けて引き出され、前記コイル導体の異なる複数の部分に接続された複数の引出し電極と、各前記引出し電極に一体的に形成され、前記コイル導体の異なる複数の部分を各前記外部端子から電気的に切り離せるように切断可能に設けられたヒューズ部とを含む。

この構成によれば、ヒューズ部を選択的に切断することにより、コイルの巻き数を調整できる。これにより、コイルのインダクタンスの値を所望の値に合せ込むことができるから、要求されるコイルのインダクタンスの値に対する誤差を低減できる。その結果、良好な周波数特性を実現できるチップフィルタを提供できる。たとえば、このようなコイルが低域通過フィルタや高域通過フィルタに採用される場合には、通過域での挿入損失のずれ等の低減に寄与できる。

図１は、本発明の第１実施形態に係るチップフィルタの一部切欠斜視図である。 図２は、図１に示すチップフィルタの模式的な平面図である。 図３は、図１に示すチップフィルタの電気回路図である。 図４は、図１に示すチップフィルタの模式的な断面図である。 図５は、図２に示すコンデンサ形成領域の平面図である。 図６は、図２に示すダイオード形成領域の平面図である。 図７は、図２に示す抵抗形成領域の平面図である。 図８は、図７に示す抵抗形成領域の一部を拡大した平面図である。 図９は、図８に示すIX-IX線に沿う断面図である。 図１０は、図９に示す部分を電気回路図で置き換えた図である。 図１１は、図１０を簡略化した電気回路図である。 図１２は、図８に図１１の電気回路図を適用した図である。 図１３は、抵抗導電体膜の一の例を示す電気回路図である。 図１４は、抵抗導電体膜の他の例を示す電気回路図である。 図１５は、抵抗導電体膜のさらに他の例を示す電気回路図である。 図１６は、図１に示すチップフィルタの周波数特性を示すグラフである。 図１７は、図１に示すチップフィルタの製造方法を説明するための断面図である。 図１８は、図１７の次の工程を示す断面図である。 図１９は、図１８の次の工程を示す断面図である。 図２０は、図１９の次の工程を示す断面図である。 図２１は、図２０の次の工程を示す断面図である。 図２２は、図２１の次の工程を示す断面図である。 図２３は、図２２の次の工程を示す断面図である。 図２４は、本発明の第２実施形態に係るチップフィルタの模式的な平面図である。 図２５は、図２４に示すチップフィルタの電気回路図である。 図２６は、図２４に示すチップフィルタの断面図である。 図２７は、図２４に示すコイル形成領域の平面図である。 図２８は、図２７に示すコイルの構成を説明するための電気回路図である。 図２９は、本発明の第３実施形態に係るチップフィルタのコンデンサ形成領域を示す平面図である。 図３０は、図２９に示すコンデンサの構成を説明するための電気回路図である。 図３１は、第１変形例に係るチップフィルタの平面図である。 図３２は、第２変形例に係るチップフィルタの平面図である。 図３３は、第３変形例に係るチップフィルタの平面図である。 図３４は、フィルタ回路の一例を示す電気回路図である。 図３５は、フィルタ回路の一例を示す電気回路図である。 図３６は、フィルタ回路の一例を示す電気回路図である。 図３７は、フィルタ回路の一例を示す電気回路図である。 図３８は、第４変形例に係るチップフィルタの第１絶縁膜上の構成を示す模式的な平面図である。 図３９は、図３８の一点鎖線XXXIXにより取り囲まれた領域の拡大図である。 図４０は、図３９に対応する領域の拡大図であって、参考例に係るチップフィルタの第１グランド電極膜を示す平面図である。 図４１は、第４変形例に係るチップフィルタおよび参考例に係るチップフィルタにおいて、双方向ツェナーダイオード要素の個数を変化させたときの、第１ダイオードの静電破壊耐量のシミュレーション結果を示すグラフである。 図４２は、第４変形例に係るチップフィルタにおいて、複数の拡散領域の総周囲長を変化させたときの、第１ダイオードの静電破壊耐量のシミュレーション結果を示すグラフである。 図４３は、第４変形例に係るチップフィルタにおいて、双方向ツェナーダイオード要素の個数を固定した状態で、前記総周囲長を変化させたときの、第１ダイオードの静電破壊耐量のシミュレーション結果を示すグラフである。 図４４は、図３８に示すチップフィルタの第２絶縁膜上の構成を示す模式的な平面図である。 図４５は、図４４の一点鎖線XLVにより取り囲まれた領域の拡大図である。 図４６は、図４５のXLVI−XLVI線に沿う縦断面図であってヒューズ部が切断されていない状態を示す図である。 図４７は、図４６に対応する部分の縦断面図であってヒューズ部が切断されている状態を示す図である。

以下では、本発明の実施形態を、添付図面を参照して詳細に説明する。
＜第１実施形態＞
図１は、本発明の第１実施形態に係るチップフィルタ１の一部切欠斜視図である。図２は、図１に示すチップフィルタ１の模式的な平面図である。
図１を参照して、チップフィルタ１は、略直方体形状に形成されており、矩形の平面形状を有している。チップフィルタ１の長手方向の長さＬは、たとえば０．５ｍｍ以上１．５ｍｍ以下（本実施形態では１．０ｍｍ程度）であってもよい。チップフィルタ１の短手方向の長さＷは、たとえば０．４ｍｍ以上１．２ｍｍ以下（本実施形態では０．８ｍｍ程度）であってもよい。チップフィルタ１の厚さＴは、たとえば０．１ｍｍ以上０．５ｍｍ以下（本実施形態では０．２ｍｍ程度）であってもよい。

チップフィルタ１は、略直方体形状の基板２を含む。基板２は、一対の主面２ａ，２ｂと、長手方向に沿う一対の側面２ｃと、短手方向に沿う一対の側面２ｄとを含む。一対の主面２ａ，２ｂのうちの一方（図１の上面側の主面２ａ）が素子形成面２ａとされている。以下、主面２ａを「素子形成面２ａ」といい、その反対側の主面２ｂを「裏面２ｂ」という。

基板２の素子形成面２ａ上には、複数（本実施形態では５つ）の外部端子３が互いに間隔を空けて形成されている。複数の外部端子３には、一対の入力端子３ａと、一対の出力端子３ｂと、グランド端子３ｃとが含まれる。一対の入力端子３ａは、基板２の素子形成面２ａの法線方向から見た平面視（以下、単に「平面視」という。）において、基板２の一端部（図１の左側端部）側において互いに間隔を空けて形成されている。

一対の出力端子３ｂは、平面視において基板２の他端部（図１の右側端部）側において互いに間隔を空けて形成されている。グランド端子３ｃは、平面視において、基板２の中央部に形成されている。各外部端子３は、略半球状に形成されている。各外部端子３の直径φは、たとえば０．１ｍｍ以上０．３ｍｍ以下（本実施形態では０．２５ｍｍ程度）である。各外部端子３は、たとえば、半田ボールであってもよい。

図２を参照して、基板２の素子形成面２ａ上における各外部端子３に対応する位置には、パッド電極膜４が形成されるパッド電極膜形成領域５が設定されている。より具体的には、パッド電極膜形成領域５には、一対の入力側パッド電極膜形成領域５ａと、一対の出力側パッド電極膜形成領域５ｂと、グランド側パッド電極膜形成領域５ｃとが含まれる。一対の入力側パッド電極膜形成領域５ａには、入力端子３ａが接続される入力側パッド電極膜４ａが形成される。一対の出力側パッド電極膜形成領域５ｂには、出力端子３ｂが接続される出力側パッド電極膜４ｂが形成される。グランド側パッド電極膜形成領域５ｃには、グランド端子３ｃが接続されるグランド側パッド電極膜４ｃが形成される。

基板２の素子形成面２ａ上には、さらに、第１フィルタ回路ＦＣ１が形成される第１フィルタ回路形成領域１２と、第２フィルタ回路ＦＣ２が形成される第２フィルタ回路形成領域１３とが設定されている。第１フィルタ回路形成領域１２および第２フィルタ回路形成領域１３は、短手方向に沿う一対の側面２ｄと、当該一対の側面２ｄの中間部を横切る横断線ＴＬと、長手方向に沿う一対の側面２ｃとによって矩形状に区画されている。

グランド側パッド電極膜形成領域５ｃは、横断線ＴＬを横切っており、第１フィルタ回路ＦＣ１および第２フィルタ回路ＦＣ２に対して、共通のグランド側パッド電極膜４ｃを提供する。つまり、グランド端子３ｃは、第１フィルタ回路ＦＣ１および第２フィルタ回路ＦＣ２に対して、共通のグランド電位を提供する。これら第１フィルタ回路ＦＣ１および第２フィルタ回路ＦＣ２により、フィルタユニットＦＵ１が形成されている。

第１フィルタ回路形成領域１２において、複数のパッド電極膜形成領域５間の領域（つまり、複数の外部端子３間の領域）には、第１コンデンサ形成領域１４と、第１ダイオード形成領域１５と、第２コンデンサ形成領域１６と、第２ダイオード形成領域１７と、抵抗形成領域１８とが設定されている。第１コンデンサ形成領域１４、第２コンデンサ形成領域１６および抵抗形成領域１８は、本発明の受動素子形成領域の一例として形成されている。なお、第２フィルタ回路形成領域１３の構成は、第１フィルタ回路形成領域１２の構成と同様であるので、対応する構成に同一の参照符号を付して説明を省略する。

第１コンデンサ形成領域１４、第１ダイオード形成領域１５、第２コンデンサ形成領域１６、第２ダイオード形成領域１７および抵抗形成領域１８には、第１電極膜２０および第２電極膜２１が互いに間隔を空けて形成されている。第１電極膜２０には、第１接続電極膜２２が電気的に接続されており、第２電極膜２１には、第２接続電極膜２３が電気的に接続されている。

以下では、各領域に形成された第１電極膜２０を「第１電極膜２０_Ｃ１，２０_Ｃ２，２０_Ｄ１，２０_Ｄ２，２０_Ｒ」といい、第２電極膜２１を「第２電極膜２１_Ｃ１，２１_Ｃ２，２１_Ｄ１，２１_Ｄ２，２１_Ｒ」という。また、各領域に形成された第１接続電極膜２２を「第１接続電極膜２２_Ｃ１，２２_Ｃ２，２２_Ｄ１，２２_Ｄ２，２２_Ｒ」といい、第２接続電極膜２３を「第２接続電極膜２３_Ｃ１，２３_Ｃ２，２３_Ｄ１，２３_Ｄ２，２３_Ｒ」という。

第１コンデンサ形成領域１４は、入力側パッド電極膜形成領域５ａと横断線ＴＬとの間の領域に設定されている。第１電極膜２０_Ｃ１および第２電極膜２１_Ｃ１間には、第１コンデンサＣ１が形成されている。第１コンデンサＣ１は、第１電極膜２０_Ｃ１および第１接続電極膜２２_Ｃ１を介して入力側パッド電極膜４ａに電気的に接続されており、第２電極膜２１_Ｃ１および第２接続電極膜２３_Ｃ１を介してグランド側パッド電極膜４ｃに電気的に接続されている。

第１ダイオード形成領域１５は、入力側パッド電極膜形成領域５ａとグランド側パッド電極膜形成領域５ｃとの間の領域に設定されている。第１電極膜２０_Ｄ１および第２電極膜２１_Ｄ１間には、第１ダイオードＤ１が形成されている。第１ダイオードＤ１は、第１電極膜２０_Ｄ１および第１接続電極膜２２_Ｄ１を介して入力側パッド電極膜４ａに電気的に接続されており、第２電極膜２１_Ｄ１および第２接続電極膜２３_Ｄ１を介してグランド側パッド電極膜４ｃに電気的に接続されている。

第２コンデンサ形成領域１６は、出力側パッド電極膜形成領域５ｂと横断線ＴＬとの間の領域に設定されている。第１電極膜２０_Ｃ２および第２電極膜２１_Ｃ２間には、第２コンデンサＣ２が形成されている。第２コンデンサＣ２は、第１電極膜２０_Ｃ２および第１接続電極膜２２_Ｃ２を介して出力側パッド電極膜４ｂに電気的に接続されており、第２電極膜２１_Ｃ２および第２接続電極膜２３_Ｃ２を介してグランド側パッド電極膜４ｃに電気的に接続されている。

第２ダイオード形成領域１７は、出力側パッド電極膜形成領域５ｂとグランド側パッド電極膜形成領域５ｃとの間の領域に設定されている。第１電極膜２０_Ｄ２および第２電極膜２１_Ｄ２間には、第２ダイオードＤ２が形成されている。第２ダイオードＤ２は、第１電極膜２０_Ｄ２および第１接続電極膜２２_Ｄ２を介して出力側パッド電極膜４ｂに電気的に接続されており、第２電極膜２１_Ｄ２および第２接続電極膜２３_Ｄ２を介してグランド側パッド電極膜４ｃに電気的に接続されている。

抵抗形成領域１８は、第１ダイオード形成領域１５、第２ダイオード形成領域１７およびグランド側パッド電極膜形成領域５ｃにより区画された領域に設定されている。第１電極膜２０_Ｒおよび第２電極膜２１_Ｒ間には、抵抗Ｒが形成されている。抵抗Ｒは、第１電極膜２０_Ｒおよび第１接続電極膜２２_Ｒを介して入力側パッド電極膜４ａに電気的に接続されており、第２電極膜２１_Ｒおよび第２接続電極膜２３_Ｒを介して出力側パッド電極膜４ｂに電気的に接続されている。図２では、第１接続電極膜２２_Ｒが第１接続電極膜２２_Ｄ１と一体を成す電極膜であり、第２接続電極膜２３_Ｒが第１接続電極膜２２_Ｄ２と一体を成す電極膜である例を示している。

図３は、図１に示すチップフィルタ１の電気回路図である。図３に示すように、第１フィルタ回路ＦＣ１および第２フィルタ回路ＦＣ２は、π型低域通過フィルタ２４を含む。π型低域通過フィルタ２４には、抵抗Ｒと、抵抗Ｒの両端部に並列接続された第１コンデンサＣ１および第２コンデンサＣ２とが含まれる。第１フィルタ回路ＦＣ１および第２フィルタ回路ＦＣ２は、さらに、π型低域通過フィルタ２４と入力端子３ａとの間、および、π型低域通過フィルタ２４と出力端子３ｂとの間において、π型低域通過フィルタ２４に並列接続された第１ダイオードＤ１および第２ダイオードＤ２を含む。第１ダイオードＤ１および第２ダイオードＤ２は、本実施形態では、双方向ツェナーダイオードである。このように、チップフィルタ１では、第１フィルタ回路ＦＣ１および第２フィルタ回路ＦＣ２により、一つのフィルタユニットＦＵ１が形成されている。

以下、図４を参照しつつ、チップフィルタ１の具体的な構成について説明する。図４は、図１に示すチップフィルタ１の模式的な断面図である。以下では、第１コンデンサ形成領域１４および第２コンデンサ形成領域１６は略同様の構成であるので、第１コンデンサ形成領域１４の構成を例に取って説明する。また、第１ダイオード形成領域１５および第２ダイオード形成領域１７は略同様の構成であるので、第１ダイオード形成領域１５の構成を例に取って説明する。

図４を参照して、第１コンデンサＣ１、第１ダイオードＤ１および抵抗Ｒは、それぞれ異なる層に形成されている。より具体的には、基板２上には、複数の絶縁膜２５〜２８が積層された積層膜と、当該積層膜を被覆する封止樹脂３０とを含む。複数の絶縁膜２５〜２８には、基板２の素子形成面２ａからこの順に形成された第１絶縁膜２５、第２絶縁膜２６、第３絶縁膜２７および第４絶縁膜２８が含まれる（図１も併せて参照）。なお、チップフィルタ１は、図１に示すように、少なくとも基板２の側面２ｃ、２ｄを被覆する第５絶縁膜２９を含むが、図４ではその図示を省略している。

第１絶縁膜２５は、シリコン酸化膜を含み、その厚さは、たとえば８０００Å以上１２０００Å以下（本実施形態では１００００Å程度）である。第２絶縁膜２６は、表面（基板２とは反対側の表面）が平坦化されたシリコン酸化膜、より具体的にはＵＳＧ（Undoped Silica Glass）平坦膜またはＳＯＧ（Spin On Glass）平坦膜を含む。第２絶縁膜２６の厚さは、たとえば１５０００Å以上２５０００Å以下（本実施形態では２００００Å程度）である。

第３絶縁膜２７は、窒化シリコン膜を含み、その厚さは、たとえば１０００Å以上５０００Å以下（本実施形態では３０００Å程度）である。第４絶縁膜２８は、窒化シリコン膜を含み、その厚さは、たとえば１００００Å以上１５０００Å以下（本実施形態では１２０００Å程度）である。第５絶縁膜２９は、窒化シリコン膜を含む。第３絶縁膜２７、第４絶縁膜２８および第５絶縁膜２９は、パッシベーション膜として形成されている。

第１コンデンサＣ１および第１ダイオードＤ１は、基板２および第１絶縁膜２５上に形成されている。抵抗Ｒは、第２絶縁膜２６上に形成されている。第３絶縁膜２７上には、パッド電極膜４、第１接続電極膜２２および第２接続電極膜２３が形成されている。パッド電極膜４、第１接続電極膜２２および第２接続電極膜２３は、互いに一体的に形成された電極膜からなっていてもよい。

パッド電極膜４、第１接続電極膜２２および第２接続電極膜２３は、アルミニウム（Ａｌ）およびＣｕ（銅）の少なくとも一方を含む金属膜を含む。パッド電極膜４、第１接続電極膜２２および第２接続電極膜２３は、たとえばＡｕＣｕ、ＡｌＳｉＣｕ等の合金膜であってもよい。パッド電極膜４、第１接続電極膜２２および第２接続電極膜２３は、たとえば５０００Å以上１２０００Å以下（本実施形態では、８０００Å程度）であってもよい。なお、パッド電極膜４、第１接続電極膜２２および第２接続電極膜２３は、同電位を形成する部分が選択的に一体化された電極膜として形成されていてもよい。以下、第１コンデンサ形成領域１４、第１ダイオード形成領域１５、抵抗形成領域１８の具体的な構成について順に説明する。
＜第１コンデンサ形成領域１４＞
図５は、図２に示す第１コンデンサ形成領域１４の平面図である。

図４および図５を参照して、第１コンデンサ形成領域１４における第１絶縁膜２５上には、第１電極膜２０_Ｃ１と第２電極膜２１_Ｃ１とが互いに間隔を空けて形成されている。これら第１電極膜２０_Ｃ１と第２電極膜２１_Ｃ１との間の領域に第１コンデンサＣ１が形成されている。第１コンデンサＣ１は、基板２上に形成された誘電体膜３５と、誘電体膜３５を挟み込むように形成された下部電極３６および上部電極３７とを含む。

より具体的には、基板２は、たとえばｐ型不純物が導入された基板である。基板２の表面部には、ｎ型不純物が導入された下部電極３６としての不純物領域３８が形成されている。不純物領域３８は、たとえば平面視略矩形状に形成されている。第１絶縁膜２５には、不純物領域３８を被覆する部分が選択的に薄く形成された薄膜部２５ａが形成されている。薄膜部２５ａの厚さは、たとえば１００Å以上５００Å以下（本実施形態では２００Å程度）である。この第１絶縁膜２５の薄膜部２５ａには、不純物領域３８を選択的に露出させる第１開口３９および第２開口４０が互いに間隔を空けて形成されている。

第１開口３９は、第１コンデンサ形成領域１４に沿って延びるように平面視略長方形状に形成されている（図５の破線部参照）。一方、第２開口４０は、第１開口３９の開口面積よりも小さい開口面積で不純物領域３８を露出させるように平面視略長方形状に形成されている（図５の破線部参照）。第１開口３９から露出する基板２上には、不純物領域３８に接する誘電体膜３５と、誘電体膜３５を挟んで不純物領域３８に対向する上部電極３７とが形成されている。一方、第２開口４０から露出する基板２上には、コンタクト電極４１が上部電極３７から間隔を空けて形成されている。

誘電体膜３５の一方表面および他方表面は、第１開口３９から露出する基板２の素子形成面２ａおよび第１絶縁膜２５に沿って形成されており、第１コンデンサ形成領域１４外の領域に選択的に引き出されている。誘電体膜３５は、窒化シリコン膜およびシリコン酸化膜の少なくとも一方を含む。誘電体膜３５は、シリコン酸化膜／窒化シリコン膜／シリコン酸化膜の順に積層されたＯＮＯ膜であってもよい。誘電体膜３５の厚さは、１００Å以上１０００Å以下（本実施形態では、５００Å程度）であってもよい。

上部電極３７は、第１電極膜２０_Ｃ１から引き出された引出し部として第１電極膜２０_Ｃ１と一体的に形成されており、少なくとも第１開口３９内で、誘電体膜３５を挟んで不純物領域３８に対向するように形成されている。上部電極３７の一方表面および他方表面は、第１開口３９から露出する基板２の素子形成面２ａおよび第１絶縁膜２５に沿うように平面視略長方形状に形成されている。

コンタクト電極４１は、第２電極膜２１_Ｃ１から引き出された引出し部として第２電極膜２１_Ｃ１と一体的に形成されており、第２開口４０内で、不純物領域３８に電気的に接続されるように形成されている。コンタクト電極４１は、誘電体膜３５を挟んで第１絶縁膜２５上に形成されている。コンタクト電極４１は、上部電極３７およびコンタクト電極４１の各周縁部を縁取るスリットＳによって、上部電極３７から電気的に分離されている。

第１電極膜２０_Ｃ１には、対応するコンタクト４２および第１接続電極膜２２_Ｃ１を介して入力側パッド電極膜４ａが電気的に接続されており、第２電極膜２１_Ｃ１には、対応するコンタクト４２および第２接続電極膜２３_Ｃ１を介してグランド側パッド電極膜４ｃが電気的に接続されている。コンタクト４２は、第２絶縁膜２６および第３絶縁膜２７を貫通するように形成されたコンタクト孔に埋設された導電体を含む。コンタクト４２は、各パッド電極膜４および各接続電極膜２２，２３と同一の材料で一体的に形成されていてもよい。

入力端子３ａおよび出力端子３ｂに所定の電圧が印加されると、下部電極３６（不純物領域３８）および上部電極３７に挟まれた誘電体膜３５に電荷が蓄積される。このようにして、第１コンデンサ形成領域１４に第１コンデンサＣ１が形成されている。
＜第１ダイオード形成領域１５＞
図６は、図２に示す第１ダイオード形成領域１５の平面図である。

図４および図６を参照して、第１ダイオード形成領域１５における第１絶縁膜２５上には、第１電極膜２０_Ｄ１と第２電極膜２１_Ｄ１とが互いに間隔を空けて形成されている。これら第１電極膜２０_Ｄ１と第２電極膜２１_Ｄ１との間の領域に第１ダイオードＤ１が形成されている。より具体的には、第１ダイオードＤ１は、基板２の表面部にｎ型不純物が導入されて形成された、複数の第１拡散領域４５および複数の第２拡散領域４６を含む。

第１拡散領域４５および第２拡散領域４６は、同一の深さおよび同一のｎ型不純物濃度を有しており、基板２との間でｐｎ接合を形成している。第１拡散領域４５および第２拡散領域４６は、第１電極膜２０_Ｄ１および第２電極膜２１_Ｄ１の対向方向中央部において、当該対向方向に直交する方向に沿って一列に並んで配置されている。第１拡散領域４５および第２拡散領域４６は、互いに間隔を空けて交互に配置されている。

第１絶縁膜２５には、第１拡散領域４５上の部分および第２拡散領域４６上の部分が選択的に薄く形成された薄膜部２５ａが形成されている。この第１絶縁膜２５の薄膜部２５ａには、第１拡散領域４５および第２拡散領域４６を選択的に露出させる第１コンタクト孔４７および第２コンタクト孔４８が形成されている。第１コンタクト孔４７および第２コンタクト孔４８は、平面視において第１拡散領域４５および第２拡散領域４６の周縁から間隔を空けた位置で第１拡散領域４５および第２拡散領域４６を露出させている。

第１電極膜２０_Ｄ１は、前述の誘電体膜３５を挟んで第１絶縁膜２５上に形成されており、各第１拡散領域４５に向けて引き出された複数の第１引出し電極部４９を含む。各第１引出し電極部４９は、各第１拡散領域４５の幅よりも広い幅で第１拡散領域４５を覆うように引き出されている。つまり、第１引出し電極部４９は、平面視において櫛歯形状に形成されている。

各第１引出し電極部４９の先端部は、角部が切除された略矩形状に形成されている。第１引出し電極部４９は、第１絶縁膜２５上から第１コンタクト孔４７に入り込み、第１拡散領域４５との間でオーミック接合を形成している。本実施形態では、第１ダイオード形成領域１５に形成された第１電極膜２０_Ｄ１は、前述の第１コンデンサ形成領域１４に形成された第１電極膜２０_Ｃ１（上部電極３７）と一体的に形成されている。

第２電極膜２１_Ｄ１は、前述の誘電体膜３５を挟んで第１絶縁膜２５上に形成されており、各第２拡散領域４６に向けて引き出された複数の第２引出し電極部５０を含む。各第２引出し電極部５０は、各第２拡散領域４６の幅よりも広い幅で第２拡散領域４６を覆うように引き出されている。つまり、第２引出し電極部５０は、平面視において第１引出し電極部４９に噛合う櫛歯形状に形成されている。各第２引出し電極部５０の先端部は、角部が切除された略矩形状に形成されている。第２引出し電極部５０は、第１絶縁膜２５上から第２コンタクト孔４８に入り込み、第２拡散領域４６との間でオーミック接合を形成している。

第１ダイオードＤ１の第１電極膜２０_Ｄ１には、対応するコンタクト４２および第１接続電極膜２２_Ｄ１を介して入力側パッド電極膜４ａが電気的に接続されている。第２電極膜２１_Ｄ１には、対応するコンタクト４２および第２接続電極膜２３_Ｄ１を介してグランド側パッド電極膜４ｃが電気的に接続されている。これら複数の第１拡散領域４５および複数の第２拡散領域４６によって、１つの双方向ツェナーダイオードが形成されている。本実施形態では、第１ダイオードＤ１および第２ダイオードＤ２により、たとえば１０ｋＶ以上の静電気耐量（ＥＳＤ耐量）が第１フィルタ回路ＦＣ１および第２フィルタ回路ＦＣ２に提供される。
＜抵抗形成領域１８＞
図７は、図２に示す抵抗形成領域１８の平面図である。図８は、図７に示す抵抗形成領域１８の一部を拡大した平面図である。図９は、図８に示すIX-IX線に沿う断面図である。

図４、図７〜図９に示すように、抵抗形成領域１８における第２絶縁膜２６上には、第１電極膜２０_Ｒと第２電極膜２１_Ｒとが互いに間隔を空けて形成されている。これら第１電極膜２０_Ｒと第２電極膜２１_Ｒとの間の領域に抵抗Ｒが形成されている。抵抗Ｒは、第１電極膜２０_Ｒと第２電極膜２１_Ｒとの間に形成され、一端および他端が第１電極膜２０_Ｒおよび第２電極膜２１_Ｒに接続された抵抗導電体膜５１を含む。抵抗導電体膜５１は、複数周期に亘って折り返して形成されて葛折り状に引き回された部分を含む。

より具体的には、抵抗導電体膜５１は、第１電極膜２０_Ｒおよび第２電極膜２１_Ｒの対向方向に沿って互いに間隔を空けて直線状に延びる複数の第１直線状パターン５１ａを含む。抵抗導電体膜５１は、さらに、当該第１直線状パターン５１ａに連なり、前記対向方向に交わる方向（直交方向）に沿って直線状に延びる複数の第２直線状パターン５１ｂを含む。抵抗導電体膜５１は、これら複数の第１直線状パターン５１ａおよび複数の第２直線状パターン５１ｂにより所定の折返し数で引き回されている。抵抗導電体膜５１は、より具体的には、第２絶縁膜２６上に形成され、葛折り状に引き回された抵抗膜ライン５２と、抵抗膜ライン５２上に積層された複数の導体膜５３とを含む。

抵抗膜ライン５２は、ＴｉＮ、ＴｉＯＮおよびＴｉＳｉＯＮを含む群から選択される１つまたは複数の金属種を含んでいてもよい。抵抗膜ライン５２の厚さは、たとえば５００Å以上３０００Å以下（本実施形態では１０００Å程度）であってもよい。図９に示すように、複数の導体膜５３は、抵抗膜ライン５２上に、一定の間隔を開けて配置されている。

導体膜５３は、抵抗膜ライン５２の導電率ρ_Ｌよりも高い導電率ρ_Ｆを有している（導電率ρ_Ｌ＜導電率ρ_Ｆ）。導体膜５３は、アルミニウム（Ａｌ）およびＣｕ（銅）の少なくとも一方を含む。導体膜５３は、たとえばＡｕＣｕ、ＡｌＳｉＣｕ等の合金膜であってもよい。本実施形態では、導体膜５３はＡｕＣｕである。導体膜５３の厚さは、たとえば５０００Å以上１２０００Å以下（本実施形態では８０００Å程度）であってもよい。

以下、図１０および図１１を参照して、抵抗導電体膜５１の構成を具体的に説明する。図１０は、図９に示す部分を電気回路図に置き換えたものである。図１１は、図１０を簡略化した電気回路図である。
図１０を参照して、互いに隣り合う導体膜５３の間から露出する抵抗膜ライン５２の露出部が１個の抵抗体５４を形成している。複数の抵抗体５４は、全て等しい形状および面積を有している。つまり、各抵抗体５４は、等しい抵抗値ｒを有する単位抵抗として形成されている。一方、抵抗膜ライン５２における導体膜５３が配置された部分は、導体膜５３により短絡されているので抵抗体５４として機能しない。

抵抗膜ライン５２には、このような抵抗体５４が複数形成されている。複数の抵抗体５４は、第１電極膜２０_Ｒおよび第２電極膜２１_Ｒの対向方向および当該対向方向に直交する方向に沿って、互いに間隔を空けて行列状に配列されている。本実施形態では、図８に示すように、対向方向に沿って８個の抵抗体５４が配列され、対向方向に直交する方向に沿って４４個の抵抗体５４が配列されている。つまり、合計３５２個の抵抗体５４が形成されている。

各抵抗膜ライン５２上には、１個〜６４個の抵抗体５４を直列接続させた直列抵抗群が形成されている。各抵抗膜ライン５２の抵抗値は、当該抵抗膜ライン５２上に形成された複数の抵抗体５４の合成抵抗により定まる。したがって、各抵抗膜ライン５２は、複数種類の抵抗値を有する抵抗単位体として形成されており、抵抗Ｒの抵抗値は、複数の抵抗膜ライン５２の合成抵抗により定まる。

抵抗導電体膜５１は、さらに、複数の導体膜５３と一体的に形成された接続用導体膜５５と、接続用導体膜５５と一体的に連なるように第２絶縁膜２６上に形成されたヒューズ部５６とを含む。つまり、複数の導体膜５３は、接続用導体膜５５およびヒューズ部５６を介して、第１電極膜２０_Ｒに電気的に接続されている。
接続用導体膜５５は、第１電極膜２０_Ｒおよび第２電極膜２１_Ｒの対向方向に沿って直線状に延びる複数の第１直線状パターン５５ａと、当該第１直線状パターン５５ａに連なり、前記対向方向に交わる方向（直交方向）に沿って直線状に延びる複数の第２直線状パターン５５ｂとを含む。接続用導体膜５５は、導体膜５３と同一の材料で形成されている。

ヒューズ部５６は、第１電極膜２０と接続用導体膜５５との間で、接続用導体膜５５に一体的に連なるように形成されている。ヒューズ部５６は、複数の抵抗体５４の少なくとも一つを、第１電極膜２０_Ｒおよび第２電極膜２１_Ｒに電気的に接続し、または、第１電極膜２０_Ｒおよび第２電極膜２１_Ｒから電気的に切り離せるように切断（溶断）可能に設けられている。ヒューズ部５６の切断（溶断）は、たとえばレーザ光で行われる。

ヒューズ部５６は、第１電極膜２０_Ｒおよび第２電極膜２１_Ｒの対向方向に沿って、直線状に延びるように形成されている。ヒューズ部５６は、接続用導体膜５５よりも細く形成されている。ヒューズ部５６は、導体膜５３と同一の層に、同一材料で形成されている。ヒューズ部５６は、抵抗体５４（抵抗膜ライン５２）の一部と抵抗膜ライン５２上の導体膜５３の一部とにより形成されていてもよい。

第１電極膜２０_Ｒには、コンタクト４２および第１接続電極膜２２_Ｒを介して、入力側パッド電極膜４ａが電気的に接続されている。第２電極膜２１_Ｒには、コンタクト４２および第２接続電極膜２３_Ｒを介して前述の第２接続電極膜２３_Ｒが電気的に接続されている。
図１２は、図８に示す部分に図１１の電気回路図を適用したものである。図１２を参照して、ヒューズ部５６が接続されている場合、抵抗体５４（抵抗膜ライン５２）は、導体膜５３および接続用導体膜５５により短絡されている。たとえば、第１電極膜２０および第２電極膜２１に電圧が印加されると、接続用導体膜５５を流れる電流は、抵抗膜ライン５２および抵抗体５４を迂回して、導体膜５３および接続用導体膜５５を流れる。つまり、ヒューズ部５６が接続用導体膜５５に接続されている場合、抵抗体５４は、第１電極膜２０および第２電極膜２１から電気的に分離されるので、抵抗値は増加しない。

一方、ヒューズ部５６が切断（溶断）された場合、抵抗体５４（抵抗膜ライン５２）は、第１電極膜２０_Ｒおよび第２電極膜２１_Ｒに電気的に接続される。したがって、第１電極膜２０_Ｒおよび第２電極膜２１_Ｒに電圧が印加されると、抵抗体５４（抵抗膜ライン５２）に電流が流れ込む電流経路が形成される。つまり、ヒューズ部５６が切断（溶断）された場合、抵抗Ｒの抵抗値が増加する。このような抵抗導電体膜５１を利用することにより、図１３〜図１５に示すような種々の抵抗回路を実現できる。

図１３は、抵抗導電体膜５１の一の例を示す電気回路図である。抵抗Ｒは、基準抵抗回路Ｒ８と、抵抗回路Ｒ６４、２つの抵抗回路Ｒ３２、抵抗回路Ｒ１６、抵抗回路Ｒ８、抵抗回路Ｒ４、抵抗回路Ｒ２、抵抗回路Ｒ１、抵抗回路Ｒ／２、抵抗回路Ｒ／４、抵抗回路Ｒ／８、抵抗回路Ｒ／１６、抵抗回路Ｒ／３２とが直列接続された抵抗Ｒ直列回路を有している。

基準抵抗回路Ｒ８および抵抗回路Ｒ６４〜Ｒ２は、それぞれ末尾の数（Ｒ６４の場合には「６４」）と同数の直列接続された抵抗体５４を含む。抵抗回路Ｒ／２〜Ｒ／３２は、それぞれ自身の末尾の数（Ｒ／３２の場合には「３２」）と同数の並列接続された抵抗体５４を含む。基準抵抗回路Ｒ８以外の抵抗回路Ｒ６４〜抵抗回路Ｒ／３２のそれぞれに、ヒューズ部５６が並列接続されている。

ヒューズ部５６が溶断されていない状態では、基準抵抗回路Ｒ８以外の抵抗回路Ｒ６４〜抵抗回路Ｒ／３２がヒューズ部５６により短絡されている。したがって、電流は、基準抵抗回路Ｒ８を通過した後、抵抗回路Ｒ６４〜抵抗回路Ｒ／３２を迂回するようにヒューズ部５６を流れる。基準抵抗回路Ｒ８では、８個の抵抗体５４が直列接続されている。１つの抵抗体５４の抵抗値ｒが、たとえば８Ωであれば、抵抗Ｒの抵抗値は、６４Ωとなる。したがって、ヒューズ部５６を選択的に溶断することにより、抵抗Ｒ全体の抵抗値を、細かく、かつデジタル的に、任意の抵抗値となるように調節できる。

図１４は、抵抗導電体膜５１の他の例を示す電気回路図である。抵抗Ｒは、基準抵抗回路Ｒ／１６と、基準抵抗回路Ｒ／１６に直列接続された１２種類の抵抗回路Ｒ／１６、Ｒ／８、Ｒ／４、Ｒ／２、Ｒ１、Ｒ２、Ｒ４、Ｒ８、Ｒ１６、Ｒ３２、Ｒ６４、Ｒ１２８を含む並列回路とを含む。基準抵抗回路Ｒ／１６以外の１２種類の抵抗回路Ｒ／１６〜Ｒ１２８には、それぞれ、ヒューズ部５６が直列接続されている。このような構成であっても、ヒューズ部５６を選択的に溶断することにより、抵抗Ｒの抵抗値を、細かく、かつデジタル的に、任意の抵抗値となるように調節できる。

図１５は、抵抗導電体膜５１のさらに他の例を示す電気回路図である。抵抗Ｒは、直列接続された複数の直列抵抗回路Ｒ_１２^ｎ（ｎ＝０，１，２・・・）と、並列接続された複数の並列抵抗回路Ｒ_２２^ｎ（ｎ＝０，１，２・・・）とを含む。直列抵抗回路Ｒ_１２^ｎおよび並列抵抗回路Ｒ_２２^ｎは、直列接続されている。直列抵抗回路Ｒ_１２^ｎには、図１３の回路と同様、抵抗回路毎に、ヒューズ部５６が並列接続されている。

並列抵抗回路Ｒ_２２^ｎには、図１４の回路と同様、抵抗回路毎に、ヒューズ部５６が直列接続されている。この回路によれば、高抵抗回路（たとえば、１ｋΩ以上の抵抗回路）を直列抵抗回路Ｒ_１２^ｎ側で実現でき、低抵抗回路（たとえば、１ｋΩ以下の抵抗回路）を並列抵抗回路Ｒ_２２^ｎ側で実現できる。したがって、数Ω〜数ｋΩの抵抗値までの広範な範囲の抵抗回路を含む抵抗Ｒを容易に実現できる。

このように、チップフィルタ１は、第１フィルタ回路ＦＣ１および第２フィルタ回路ＦＣ２を含む一つのフィルタユニットＦＵ１を有している（図３も併せて参照）。このフィルタユニットＦＵ１は、抵抗値調整可能な抵抗Ｒを含む。このチップフィルタ１の抵抗値を測定した結果が下記表１に示されている。

表１に示されるように、チップフィルタ１における抵抗Ｒの抵抗値を測定したところ、目標とする抵抗Ｒの抵抗値（＝１０Ω）に対して、測定により得られた実際の抵抗値は９．９Ω以上１０．１Ω以下であり、±１％以下の誤差で抵抗Ｒの抵抗値を合せ込むことができた。つまり、チップフィルタ１によれば、抵抗Ｒに関して、許容誤差が±１％以下の抵抗値を実現できることが分かった。

本発明者らは、参考例として、第１電極膜２０_Ｒおよび第２電極膜２１_Ｒ間を一直線状の抵抗導電体膜５１で結んだいわゆるベタ構造の抵抗Ｒを有するチップフィルタについても抵抗値を調べた。参考例に係るチップフィルタの場合、目標とする抵抗Ｒの抵抗値（＝１０Ω）に対して、測定により得られた実際の抵抗値は９．７Ω以上１０．３Ω以下であり、抵抗値の誤差は±１０％以上±３０％以下であった。したがって、本実施形態に係るチップフィルタ１では抵抗Ｒの抵抗値の合せ込み精度が格段に向上していることが分かった。

チップフィルタ１の周波数特性を実験により測定した結果が図１６に示されている。図１６は、図１に示すチップフィルタ１の周波数特性を示すグラフである。図１６における横軸は周波数（Ｈｚ）であり、縦軸は挿入損失（ｄＢ）である。この実験では、下記表２に示すように、２つのチップフィルタ１を用意して、それぞれについて周波数特性を測定した。一方のチップフィルタ１は、第１コンデンサＣ１および第２コンデンサＣ２の各容量値が１００ｐＦである。他方のチップフィルタ１は、第１コンデンサＣ１および第２コンデンサＣ２の各容量値が１０ｐＦである。

以下では、高容量値のチップフィルタ１をチップフィルタ１Ａといい、低容量値のチップフィルタ１をチップフィルタ１Ｂという。図１６において、チップフィルタ１Ａの周波数特性がグラフＡであり、チップフィルタ１Ｂの周波数特性がグラフＢである。

表２および図１６のグラフＡを参照して、チップフィルタ１Ａでは、理論上の通過域での挿入損失が−０．８３ｄＢであるところ、実際の通過域での挿入損失は−０．８２ｄＢであった。したがって、チップフィルタ１Ａにおいて、通過域での挿入損失のずれが低減されていることが確認できた。また、グラフＡでは、高周波領域における挿入損失の増加が小さいことから、チップフィルタ１Ａが良好な減衰特性を有していることが分かった。

表２および図１６のグラフＢを参照して、チップフィルタ１Ｂでは、理論上の通過域での挿入損失が−０．８３ｄＢであるところ、実際の通過域での挿入損失は−０．８２ｄＢであった。したがって、チップフィルタ１Ｂにおいても、通過域での挿入損失のずれが低減されていることが確認できた。また、グラフＢでは、高周波領域における挿入損失の増加が殆どないことから、チップフィルタ１Ｂが良好な減衰特性を有していることが分かった。

以上、本実施形態では、少なくとも抵抗体５４の１つを、入力端子３ａおよび出力端子３ｂに電気的に接続し、または、入力端子３ａおよび出力端子３ｂから電気的に切り離すことによって、抵抗Ｒの抵抗値を調整できる。これにより、抵抗Ｒの抵抗値を所望の抵抗値に合せ込むことができるから、要求される抵抗Ｒの抵抗値に対する誤差を低減できる。とりわけ、本実施形態では、互いに等しい抵抗値を有する複数の抵抗体５４によって抵抗Ｒの抵抗値を調整できるので、抵抗値の合せ込み精度をより一層向上できる。これにより、本実施形態では、目標とする抵抗Ｒの抵抗値を、±１％の誤差の範囲で合せ込むことができる。その結果、図１６に示すように、良好な周波数特性を実現できるチップフィルタ１を提供できる。

また、本実施形態では、抵抗導電体膜５１は、葛折り状に引き回された部分を含む。したがって、葛折り状を成す部分の折返し数を調整することにより、抵抗導電体膜５１の寄生インダクタンスの値を調整できる。これにより、ヒューズ部５６の切断によって、寄生インダクタンスの値も所望の値に合せ込むことができる。その結果、より一層良好な周波数特性を実現できる。
＜製造方法＞
図１７〜図２３は、図１に示すチップフィルタ１の製造方法の一例を説明するための断面図である。図１７〜図２３は、前述の図４に対応する領域を示す断面図である。

チップフィルタ１を形成するに当たり、まず、図１７に示すように、たとえば円板状のベース基板６０が用意される。ベース基板６０には、チップフィルタ１となる平面視略長方形状のチップ形成領域６１がたとえば行列状に設定されている。チップ形成領域６１には、第１コンデンサ形成領域１４、第１ダイオード形成領域１５、第２コンデンサ形成領域１６、第２ダイオード形成領域１７および抵抗形成領域１８が設定されている（図２も併せて参照）。このベース基板６０に対して必要な工程を行った後、チップ形成領域６１に沿ってベース基板６０を切断することにより、チップフィルタ１の個片が切り出される。

より具体的には、ベース基板６０の表面に第１絶縁膜２５が形成される。第１絶縁膜２５は、たとえば熱酸化により形成されたシリコン酸化膜であってもよい。次に、レジストマスク（図示せず）を介するウェットエッチングにより、第１コンデンサ形成領域１４および第１ダイオード形成領域１５における第１絶縁膜２５に、ベース基板６０の表面を選択的に露出させる開口６２が形成される。

次に、開口６２から露出するベース基板６０の表面上に、薄い絶縁膜が第１絶縁膜２５の薄膜部２５ａとして形成される。この薄い絶縁膜は、たとえば熱酸化により形成されてもよい。次に、ｎ型不純物が、ベース基板６０の表面部に薄膜部２５ａを貫通して導入される。次に、ｎ型不純物がドライブイン処理によりベース基板６０の表面部に拡散される。これにより、不純物領域３８、第１拡散領域４５および第２拡散領域４６（図６参照）がベース基板６０の表面部に形成される。

次に、図１８に示すように、たとえばレジストマスク（図示せず）を介するウェットエッチングにより、薄膜部２５ａに第１開口３９が形成される。次に、たとえばＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により、第１開口３９から露出するベース基板６０の表面および第１絶縁膜２５の表面に沿って、窒化シリコン膜からなる誘電体膜３５が形成される。

次に、図１９に示すように、たとえばレジストマスク（図示せず）を介するドライエッチングにより誘電体膜３５の不要な部分が除去される。次に、たとえばレジストマスク（図示せず）を介するドライエッチングにより、薄膜部２５ａが選択的に除去されて、第２開口４０、第１コンタクト孔４７および第２コンタクト孔４８（図６参照）が形成される。ドライエッチングは、たとえばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）であってもよい。

次に、たとえばスパッタ法により、ＡｌＳｉＣｕ合金を含むファーストメタル膜６３が、第１絶縁膜２５上に形成される。次に、たとえばレジストマスク（図示せず）を介するドライエッチングにより、ファーストメタル膜６３が所定の形状にパターニングされる。ドライエッチングは、ＲＩＥであってもよい。これにより、第１電極膜２０_Ｃ１，２０_Ｃ２，２０_Ｄ１，２０_Ｄ２および第２電極膜２１_Ｃ１，２１_Ｃ２，２１_Ｄ１，２１_Ｄ２が形成されると共に、第１コンデンサＣ１、第２コンデンサＣ２、第１ダイオードＤ１および第２ダイオードＤ２が形成される。

次に、図２０に示すように、たとえばＣＶＤ法により、第１絶縁膜２５上に厚いＵＳＧ膜６４が形成される。次に、たとえばＣＭＰ（Chemical Mechanical Polishing：化学的機械研磨）法により、ＵＳＧ膜６４の表面が平坦化される。平坦化後のＵＳＧ膜６４の厚さは、たとえば２００００Åであってもよい。これにより、平坦な表面を有する第２絶縁膜２６が第１絶縁膜２５上に形成される。なお、第２絶縁膜２６は、ＵＳＧ膜６４の形成とＣＭＰ法による平坦化工程とを所定の厚さになるまで複数回に亘って行うことにより形成されてもよい。また、ＵＳＧ膜６４に代えてまたはこれに加えてＳＯＧ膜を形成して、平坦な表面を有する第２絶縁膜２６を形成してもよい。

ＳＯＧ膜の形成工程では、ベース基板６０が所定の回転速度で回転された状態で、ＳｉＯ_２を含む無機溶剤、またはＳｉＯ_２を含む有機溶剤がベース基板６０上に塗布される。ベース基板６０に塗布された溶剤は、ベース基板６０の回転による遠心力を受けて、当該ベース基板６０の全面に拡がる。これにより、ベース基板６０の表面上に略均一な厚さの溶剤膜が形成される。その後、熱処理が施されて、溶剤膜が硬化（ガラス化）される。これにより、平坦な表面を有する第２絶縁膜２６が形成される。

次に、第２絶縁膜２６上に、抵抗Ｒが形成される。抵抗Ｒを形成する工程では、まず、たとえばスパッタ法により、セカンドメタル膜６５の一部としてのＴＩＯＮからなる抵抗膜６６が第２絶縁膜２６上に形成される。次に、たとえばスパッタ法により、セカンドメタル膜６５の一部としてのＡｌＣｕからなる導体膜６７が抵抗膜６６上に形成される。次に、レジストマスク（図示せず）を介するドライエッチングにより抵抗膜６６および導体膜６７がパターニングされる。ドライエッチングは、ＲＩＥであってもよい。

次に、たとえばレジストマスク（図示せず）を介するウェットエッチングにより抵抗膜ライン５２を被覆する導体膜６７が選択的にパターニングされる。これにより、複数の導体膜５３が抵抗膜ライン５２上に一定の間隔を空けて形成される。このようにして、第１電極膜２０_Ｒ、第２電極膜２１_Ｒおよび抵抗導電体膜５１が形成される。抵抗導電体膜５１は、抵抗膜ライン５２、導体膜５３、接続用導体膜５５およびヒューズ部５６を含む（図７および図８参照）。

次に、図２１に示すように、第２絶縁膜２６上に、たとえばＣＶＤ法により、窒化シリコン膜からなる第３絶縁膜２７が形成される。次に、レジストマスク（図示せず）を介するドライエッチングにより、第２絶縁膜２６および第３絶縁膜２７の不要な部分が除去される。これにより、第２絶縁膜２６および第３絶縁膜２７を貫通してファーストメタル膜６３を選択的に露出させるコンタクト孔６８と、第３絶縁膜２７を貫通してセカンドメタル膜６５を選択的に露出させるコンタクト孔６９とが形成される。

次に、たとえばスパッタ法により、コンタクト孔６８，６９を埋めて第３絶縁膜２７を被覆するように、ＡｌＣｕ電極膜からなるサードメタル膜７０が第３絶縁膜２７上に形成される。次に、レジストマスク（図示せず）を介するウェットエッチングによりサードメタル膜７０が所定の形状にパターニングされる。これにより、各パッド電極膜４および各接続電極膜２２，２３が形成される。

次に、図２２に示すように、たとえばＣＶＤ法によって、第３絶縁膜２７の全域を覆うカバー膜７１が形成される。カバー膜７１は、窒化シリコン膜であってもよい。次に、抵抗形成領域１８における第１電極膜２０_Ｒの一部および第２電極膜２１_Ｒの一部を露出させるように、カバー膜７１が選択的にエッチングされる。次に、抵抗測定装置のプローブが第１電極膜２０_Ｒおよび第２電極膜２１_Ｒに接触されて、抵抗Ｒの抵抗値が測定される。

次に、レーザ光がカバー膜７１越しに照射されて、任意のヒューズ部５６（図７および図８参照）が溶断される。このとき、第１電極膜２０および第２電極膜２１が露出する部分以外の領域は、カバー膜７１により覆われているので、溶断の際に生じた破片などが他の領域に付着して生じる短絡等の接続不良を抑制できる。次に、たとえばＣＶＤ法によって第３絶縁膜２７上に窒化シリコン膜を再度形成し、カバー膜７１が厚くされる。これにより、第３絶縁膜２７上に第４絶縁膜２８が形成される。

次に、図２３に示すように、第４絶縁膜２８上に、感光性ポリイミドが塗布されて、封止樹脂３０が形成される。封止樹脂３０は、各パッド電極膜４（図２も併せて参照）に対応するパターンで露光された後、現像される。これにより、封止樹脂３０に各パッド電極膜４に対応する開口が形成される。その後、必要に応じて、封止樹脂３０をキュアするための熱処理が行われる。次に、封止樹脂３０をマスクとして、第３絶縁膜２７の不要な部分がドライエッチングによって除去される。これにより、第３絶縁膜２７に各パッド電極膜４を露出させる開口が形成される。次に、外部端子３（図１参照）が各パッド電極膜４に接続される。

次に、たとえばプラズマエッチングにより、ベース基板６０が表面側から裏面側に向かって所定深さまで選択的にハーフエッチングされる。このプラズマエッチングにより、平面視においてチップフィルタ１となる形状に区画する溝がベース基板６０に形成される。次に、たとえばＣＶＤ法により、溝の内面に第５絶縁膜２９（図１参照）が形成される。その後、たとえばＣＭＰ法により、ベース基板６０の裏面が溝に連通するまで研削される。これにより、ベース基板６０からチップフィルタ１の個片が切り出される。
＜第２実施形態＞
図２４は、本発明の第２実施形態に係るチップフィルタ８１の模式的な平面図である。図２５は、図２４に示すチップフィルタ８１の電気回路図である。図２４および図２５は、前述の図２および図３に対応している。図２４および図２５において、前述の図２および図３等に示された部分に対応する部分については同一の参照符号を付して、説明を省略する。

チップフィルタ８１は、第１フィルタ回路ＦＣ１１を含む第１フィルタ回路形成領域８２と、第２フィルタ回路ＦＣ１２を含む第２フィルタ回路形成領域８３とを有している。これら第１フィルタ回路ＦＣ１１および第２フィルタ回路ＦＣ１２により、一つのフィルタユニットＦＵ２が形成されている。第１フィルタ回路形成領域８２および第２フィルタ回路形成領域８３は、前述の抵抗形成領域１８に代えてコイルＬが形成されるコイル形成領域８４を含む。本実施形態では、第１コンデンサ形成領域１４、第２コンデンサ形成領域１６およびコイル形成領域８４が、本発明の受動素子形成領域の一例として形成されている。

コイル形成領域８４には、前述の第１電極膜２０_Ｒおよび第２電極膜２１_Ｒに代えて、第１電極膜２０_Ｌおよび第２電極膜２１_Ｌが互いに間隔を空けて形成されている。コイルＬは、第１電極膜２０_Ｌおよび第１接続電極膜２２_Ｌを介して、入力側パッド電極膜４ａに電気的に接続されており、第２電極膜２１_Ｌおよび第２接続電極膜２３_Ｌを介して、出力側パッド電極膜４ｂに電気的に接続されている。図２４では、第１接続電極膜２２_Ｌが、第１接続電極膜２２_Ｄ１と一体を成す電極膜であり、第２接続電極膜２３_Ｌが、第１接続電極膜２２_Ｄ２と一体を成す電極膜である例を示している。

図２５を参照して、第１フィルタ回路ＦＣ１１および第２フィルタ回路ＦＣ１２は、π型低域通過フィルタ８５を含む。π型低域通過フィルタ８５は、コイルＬと、コイルＬの両端部に並列接続された第１コンデンサＣ１および第２コンデンサＣ２とを含む。このように、チップフィルタ８１では、第１フィルタ回路ＦＣ１１および第２フィルタ回路ＦＣ１２により、一つのフィルタユニットＦＵ２が形成されている。以下、図２６および図２７を参照しつつ、コイル形成領域８４の具体的な構成について説明する。
＜コイル形成領域８４＞
図２６は、図２４に示すチップフィルタ８１の断面図である。図２７は、図２４に示すコイル形成領域８４の平面図である。図２６は、前述の図４に対応している。図２６において、前述の図４等に示された部分に対応する部分については同一の参照符号を付して、説明を省略する。

図２６および図２７を参照して、コイル形成領域８４における第１絶縁膜２５上には、第１電極膜２０_Ｌと第２電極膜２１_Ｌとが互いに間隔を空けて形成されている。これら第１電極膜２０_Ｌと第２電極膜２１_Ｌとの間の領域にコイルＬが形成されている。より具体的には、コイルＬは、平面視螺旋状のコイル導体８６を含む。コイル導体８６は、平面視において、四角の螺旋形に形成されており、基板２の各側面２ｃ、２ｄにそれぞれ平行な直線状部分を複数有している。なお、コイル導体８６は、平面視において円形の螺旋状であってもよいし、平面視八角形の螺旋状等のように四角形以外の平面視多角形の螺旋状であってもよい。

コイル導体８６は、より具体的には、基板２の素子形成面２ａから所定の深さまで掘り下げて形成された平面視螺旋状のトレンチ８７に埋め込まれている。トレンチ８７の螺旋方向に直交する方向の断面に関して、トレンチ８７の断面は、基板２の厚さ方向に細長い矩形状である。トレンチ８７の幅Ｘ１は、たとえば３μｍ以上１０μｍ以下であってもよい。また、トレンチ８７の深さＸ２は、たとえば１０μｍ以上１００μｍ以下であってもよい。基板２におけるトレンチ８７の内面には、内面絶縁膜８８が形成されている。内面絶縁膜８８は、たとえば、酸化シリコンを含む。本実施形態では、少なくとも基板２におけるトレンチ８７によって挟まれた壁の全体が内面絶縁膜８８とされ、絶縁体部８９が形成されている。

コイル導体８６は、タングステン（Ｗ）膜を含んでいてもよい。また、コイル導体８６は、窒化チタン（ＴｉＮ）膜およびタングステン膜を含む積層膜であってもよい。この場合、窒化チタン（ＴｉＮ）膜は、トレンチ８７の内壁面に沿って形成されている。窒化チタン（ＴｉＮ）膜の厚さは、３００Å以上５００Å以下であってもよい。一方、タングステン膜は、トレンチ８７内において、窒化チタン膜により区画された凹状の空間を埋めるように形成されている。

コイル形成領域８４における第１絶縁膜２５には、薄膜部２５ａが選択的に形成されている。第１絶縁膜２５の薄膜部２５ａには、平面視において螺旋状のコイル導体８６の異なる部分を第１電極膜２０_Ｌ側の端部として選択的に露出させる複数の入力側コンタクト孔９０が形成されている。また、第１絶縁膜２５の薄膜部２５ａには、コイルＬの第２電極膜２１_Ｌ側の端部を露出させる出力側コンタクト孔９１が形成されている。

第１電極膜２０_Ｌは、各入力側コンタクト孔９０に向けて引き出された複数の第１引出し電極９２と、第１引出し電極９２に一体的に設けられ、コイル導体８６と第１電極膜２０とを電気的に切り離せるように切断（溶断）可能に設けられたヒューズ部９３とを一体的に含む。各第１引出し電極９２は、第１絶縁膜２５上から各入力側コンタクト孔９０内に入り込み、当該入力側コンタクト孔９０内においてコイル導体８６に電気的に接続されている。

一方、第２電極膜２１_Ｌは、出力側コンタクト孔９１に向けて引き出された第２引出し電極９４を一体的に含む。第２引出し電極９４は、第１絶縁膜２５上から出力側コンタクト孔９１内に入り込み、当該出力側コンタクト孔９１内においてコイル導体８６に電気的に接続されている。
第１電極膜２０_Ｌおよび第２電極膜２１_Ｌは、第１コンデンサ形成領域１４および第１ダイオード形成領域１５における第１電極膜２０_{Ｃ１，Ｄ１}および第２電極膜２１_{Ｃ２，Ｄ２}等と同一の材料により形成されている。第１電極膜２０_Ｌには、第１接続電極膜２２_Ｌおよびコンタクト４２を介して入力側パッド電極膜４ａが電気的に接続されており、第２電極膜２１_Ｌには、第２接続電極膜２３_Ｌおよびコンタクト４２を介して出力側パッド電極膜４ｂが電気的に接続されている。

図２８は、図２７に示すコイルＬの構成を説明するための電気回路図である。図２８を参照して、選択された１つのヒューズ部９３以外を切断することにより、コイルＬの巻き数が調整される。これにより、コイルＬのインダクタンスの値を所望のインダクタンスの値に合せ込むことが可能となる。
以上、本実施形態では、ヒューズ部９３を選択的に切断することにより、コイルＬの巻き数を調整できる。これにより、コイルＬのインダクタンスの値を所望の値に合せ込むことができるから、要求されるコイルＬのインダクタンスの値に対する誤差を低減できる。

また、コイルＬの性能（品質）を表すパラメータとして、コイルＬのＱ値（Quality Factor）がある。Ｑ値が高いほど損失が小さく、高周波用インダクタンスとして優れた特性を有する。コイルＬのＱ値は、次式（１）によって表される。
Ｑ＝２πｆＬ／Ｒ_Ｌ・・・（１）
上記式（１）において、ｆはコイルＬに流れる電流の周波数、ＬはコイルＬのインダクタンス、Ｒ_ＬはコイルＬの内部抵抗である。コイルＬは、基板２に形成された平面視螺旋状のトレンチ８７にコイル導体８６が埋設された構成を有している。したがって、コイルＬは、基板２の素子形成面２ａ上のコイル導体８６でコイルＬを形成する場合に比較して、大きな断面積を有することができるので、コイルＬの内部抵抗Ｒ_Ｌを低減できる。これにより、コイルＬのＱ値を向上できる。その結果、良好な周波数特性を実現できるチップフィルタ８１を提供できる。

以上のようなチップフィルタ８１を形成するには、第１絶縁膜２５をベース基板６０上に形成する工程（図１７に示す工程）に先立って、たとえばレジストマスクを介するエッチングにより、ベース基板６０に平面視螺旋状のトレンチ８７が形成される。次に、たとえば熱酸化法によりトレンチ８７の内面に内面絶縁膜８８（絶縁体部８９）が形成される。次に、たとえばスパッタ法により、トレンチ８７を埋めて、基板２の素子形成面２ａを被覆するコイル導体８６が形成される。

次に、コイル導体８６の不要な部分がエッチバックされる。これにより、トレンチ８７内にコイル導体８６が埋め込まれる。次に、第１絶縁膜２５をおよびファーストメタル膜６３等が順に形成される。次に、ファーストメタル膜６３がパターニングされて、第１電極膜２０_Ｌおよび第２電極膜２１_Ｌが形成される。次に、前述のヒューズ部５６の切断工程（図２２）と同様の工程を経て、ヒューズ部９３が選択的に切断されてインダクタンスの値が調整される。これにより、コイルＬが形成される。その後、チップフィルタ１と同様の工程を経てチップフィルタ８１が形成される。
＜第３実施形態＞
図２９は、本発明の第３実施形態に係るチップフィルタ１０１の第１コンデンサ形成領域１４を示す平面図である。図２９は、前述の図５に対応している。図２９において、前述の図５等に示された部分に対応する部分については同一の参照符号を付して、説明を省略する。また、チップフィルタ１０１における第２コンデンサ形成領域１６の構成は、第１コンデンサ形成領域１４の構成と略同一であるので、以下では、第１コンデンサ形成領域１４の構成についてのみ説明する。

図２９に示すように、チップフィルタ１０１の第１コンデンサ形成領域１４には、第１コンデンサＣ１１が形成されている。第１コンデンサＣ１１は、２つ以上（本実施形態では６つ）の電極膜部分１０２〜１０７に分割された上部電極３７と、各電極膜部分１０２〜１０７に一体的に形成されたヒューズ部１０８とを含む。各電極膜部分１０２〜１０７は、第１電極膜２０_Ｃ１から第２電極膜２１_Ｃ１に向けて帯状に延びる平面視矩形状に形成されている。

各電極膜部分１０２〜１０７は、誘電体膜３５を挟んで互いに異なる対向面積で不純物領域３８に対向している。各電極膜部分１０２〜１０７の対向面積は、公比を１以上とする等比数列を成していてもよい。本実施形態では、各電極膜部分１０２〜１０７の対向面積が１：２：４：８：１６：３２（公比が２の等比数列）である例を示している。これら電極膜部分１０２〜１０７により、複数のキャパシタ要素Ｃ_Ｅ１〜Ｃ_Ｅ６が形成されている。

ヒューズ部１０８は、各電極膜部分１０２〜１０７と第１電極膜２０_Ｃ１との間に設けられ、各電極膜部分１０２〜１０７と第１電極膜２０_Ｃ１とを電気的に接続している。ヒューズ部１０８は、第１電極膜２０_Ｃ１に接続された第１幅広部１０９と、電極膜部分１０２〜１０７に接続された第２幅広部１１０と、第１幅広部１０９および第２幅広部１１０に接続された幅狭部１１１とを一体的に含む。幅狭部１１１は、第１幅広部１０９および第２幅広部１１０よりも幅狭に構成されている。幅狭部１１１を選択的に切断（溶断）することにより、電極膜部分１０２〜１０７を、第１電極膜２０_Ｃ１および第２電極膜２１_Ｃ１から電気的に切り離すことができる。

図３０は、図２９に示す第１コンデンサＣ１１の構成を説明するための電気回路図である。図３０に示すように、第１電極膜２０_Ｃ１および第２電極膜２１_Ｃ１の間に複数のキャパシタ要素Ｃ_Ｅ１〜Ｃ_Ｅ６が並列接続されている。各キャパシタ要素Ｃ_Ｅ１〜Ｃ_Ｅ６には、ヒューズ部１０８が直列に接続されている。全てのヒューズ部１０８が切断されていない状態では、第１コンデンサＣ１１の容量値は、全キャパシタ要素Ｃ_Ｅ１〜Ｃ_Ｅ６の合成容量の値となる。一方、ヒューズ部１０８が選択的に切断（溶断）された状態では、第１コンデンサＣ１１の容量値は、切り離されたキャパシタ要素Ｃ_Ｅ１〜Ｃ_Ｅ６の容量値の分だけ減少する。

以上、本実施形態では、電極膜部分１０２〜１０７を外部端子３から選択的に電気的に切り離すことによって、第１コンデンサＣ１１の容量値を調整できる。とりわけ、本実施形態では、複数の電極膜部分１０２〜１０７の下部電極３６に対する対向面積が等比数列を成すように設定されているので、最小の容量値（等比数列の初項の値）に対応する精度で目標の容量値へと合わせ込むことができる。

これにより、第１コンデンサＣ１１の容量値を所望の容量値に合せ込むことができるから、要求される第１コンデンサＣ１１の容量値に対する誤差を低減できる。その結果、良好な周波数特性を実現できるチップフィルタ１０１を提供できる。このようなチップフィルタ１０１は、たとえば図１９におけるファーストメタル膜６３のパターニング時に使用するマスクのレイアウトを変更し、前述のヒューズ部５６の切断工程と同様の工程を追加するだけで形成できる。

以上、本発明の複数の実施形態について説明したが、本発明はさらに他の形態で実施することもできる。
たとえば、前述の各実施形態では、チップフィルタ１，８１，１０１が、１つのフィルタユニットＦＵ１，ＦＵ２を含む例について説明した。しかし、チップフィルタ１，８１，１０１は、２つ以上のフィルタユニットを含んでいてもよい。この場合、図３１に示すように、２つのチップフィルタ１，８１，１０１がそれらの長手方向に沿う側面２ｃ同士が一体的に形成された、２つのフィルタユニットＦＵ１，ＦＵ２を含むチップフィルタ１２１が採用されてもよい。むろん、２つのチップフィルタ１が、それらの短手方向に沿う側面２ｄ同士が一体的に形成された、２つのフィルタユニットＦＵ１，ＦＵ２を含むチップフィルタが採用されてもよい。

また、図３２に示すように、２つのチップフィルタ１２１が、それらの短手方向に沿う側面同士が一体的に形成され、４つのフィルタユニットＦＵ１，ＦＵ２を含むチップフィルタ１２２が採用されてもよい。また、図３３に示すように、２つのチップフィルタ１２１が、それらの長手方向に沿う側面同士が一体的に形成され、４つのフィルタユニットＦＵ１，ＦＵ２を含むチップフィルタ１２３が採用されてもよい。

図１および図３１〜図３３に示したサイズの異なる各チップフィルタ１，８１，１０１，１２１，１２２，１２３は、前述の図１７〜図２３に示した工程と同一工程で同時に製造できる。つまり、ベース基板６０をプラズマエッチングによりハーフエッチングする際に、溝によって区画されるチップ形成領域６１の数を調整すればよい。これにより、ベース基板６０の裏面研削を経て、図１および図３１〜図３３に示したサイズの異なる各チップフィルタ１，８１，１０１，１２１，１２２，１２３が同時に形成される。

また、前述の第１実施形態では、抵抗Ｒが、第２絶縁膜２６上に形成された例について説明した。しかし、抵抗Ｒは、基板２に接するように基板２上に形成されていてもよいし、第１絶縁膜２５に接するように第１絶縁膜２５上に形成されていてもよい。
また、前述の第２実施形態では、コイルＬが、トレンチ８７に埋設されたコイル導体８６を含む例について説明した。しかし、コイル導体８６は、基板２に接するように基板２上に形成されていてもよいし、第１絶縁膜２５に接するように第１絶縁膜２５上に形成されていてもよい。コイル導体８６は、第２絶縁膜２６に接するように第２絶縁膜２６上に形成されていてもよい。

また、前述の各実施形態では、第１コンデンサＣ１，Ｃ１１および第２コンデンサＣ２が、下部電極３６としての不純物領域３８を含む例について説明した。しかし、第１コンデンサＣ１および第２コンデンサＣ２は、不純物領域３８に代えて、金属膜からなる下部電極３６を含んでいてもよい。下部電極３６は、たとえば上部電極３７と同一材料で形成されていてもよい。

この場合、第１コンデンサＣ１，Ｃ１１および第２コンデンサＣ２は、基板２に接することなく、第１絶縁膜２５に接するように第１絶縁膜２５上に形成されていてもよいし、第２絶縁膜２６に接するように第２絶縁膜２６上に形成されていてもよい。さらに、この場合、第１コンデンサＣ１，Ｃ１１および第２コンデンサＣ２において、図２９に示した上部電極３７と同様の複数の電極膜部分を含む下部極膜３６を形成してもよい。

また、前述の第１実施形態では、第１フィルタ回路ＦＣ１および第２フィルタ回路ＦＣ２が、抵抗Ｒの両端部に第１コンデンサＣ１および第２コンデンサＣ２が並列接続されたπ型低域通過フィルタ２４を含む例について説明した。しかし、一つのコンデンサＣ１（Ｃ２）の両端部に抵抗Ｒをそれぞれ並列接続することによりπ型高域通過フィルタとしてもよい。

また、前述の第２実施形態では、第１フィルタ回路ＦＣ１１および第２フィルタ回路ＦＣ１２が、コイルＬの両端部に第１コンデンサＣ１および第２コンデンサＣ２が並列接続されたπ型低域通過フィルタ８５を含む例について説明した。しかし、一つのコンデンサＣ１（Ｃ２）の両端部にコイルＬをそれぞれ並列接続することによりπ型高域通過フィルタとしてもよい。

また、各チップフィルタ１，８１，１０１，１２１，１２２，１２３に適用されるフィルタ回路は、π型低域通過フィルタ２４，８５や、前記π型高域通過フィルタを含む第１フィルタ回路ＦＣ１，ＦＣ１１および第２フィルタ回路ＦＣ２，ＦＣ１２に限定されない。各チップフィルタ１，８１，１０１，１２１，１２２，１２３には、図３４〜図３７に示す種々のフィルタ回路が適用され得る。図３４〜図３７は、各チップフィルタ１，８１，１０１，１２１，１２２，１２３に適用されるフィルタ回路の一例を示す電気回路図である。

図３４〜図３７に示す各フィルタ回路１３１〜１３４は、第１受動素子１３５、第２受動素子１３６および第３受動素子１３７を有するフィルタを含む。なお、「受動素子」とは、ここでは、前述の抵抗Ｒ、コンデンサＣ１，Ｃ２，Ｃ１１およびコイルＬを意味する。第１受動素子１３５、第２受動素子１３６および第３受動素子１３７には、抵抗Ｒ、コンデンサＣ１，Ｃ２，Ｃ１１およびコイルＬを含む群から選択される少なくとも２種以上の受動素子が適用される。

図３４に示すフィルタ回路１３１では、第１受動素子１３５の両端部に第２受動素子１３６および第３受動素子１３７が並列接続されたπ型低域通過フィルタまたはπ型高域通過フィルタが実現され得る。
図３５に示すフィルタ回路１３２では、第１受動素子１３５および第３受動素子１３７の接続部に対して第２受動素子１３６が並列接続されたＴ型低域通過フィルタまたはＴ型高域通過フィルタが実現され得る。

図３６に示すフィルタ回路１３３では、第１受動素子１３５および第２受動素子１３６の直列回路に対して第３受動素子１３７が並列接続されたＬ型低域通過フィルタまたはＬ型高域通過フィルタが実現され得る。むろん、フィルタ回路１３３では、第１受動素子１３５および第２受動素子１３６の直列回路に代えて、第１受動素子１３５のみに第３受動素子１３７が並列接続されたＬ型低域通過フィルタまたはＬ型高域通過フィルタとしてもよい。

図３７に示すフィルタ回路１３４では、第１受動素子１３５に対して第２受動素子１３６および第３受動素子１３７の直列回路が並列接続されたＬ型低域通過フィルタまたはＬ型高域通過フィルタが実現され得る。
むろん、図３４〜図３７において、第１受動素子１３５、第２受動素子１３６および第３受動素子１３７には、複数の受動素子により形成される直列回路、複数の受動素子により形成される並列回路、またはこれら直列回路および並列回路が組み合わさった回路網を適用することもできる。つまり、複数の受動素子の直列回路や並列回路等を含むことにより、所定の周波数帯域のみを通過させる帯域通過フィルタや、所定の周波数帯域のみを遮断する帯域遮断フィルタを有するチップフィルタを実現できる。

また、前述の各実施形態において、基板２は、シリコン基板（半導体基板）であってもよい。シリコン基板であれば、セラミック基板と異なり加工（トレンチの形成やベース基板６０の切断）を容易に行うことができる。たとえば、シリコン基板であれば、プラズマエッチングによりチップフィルタの個片をベース基板６０から容易に切り出すことができる。とりわけ、プラズマエッチングであれば、チップサイズの微細化を図りつつ、図３１〜図３３に示したような種々のサイズのチップフィルタを一枚のベース基板６０から容易に切り出すことができる。

前述のチップフィルタ１，８１，１０１，１２１，１２２，１２３は、たとえば、電源回路用、高周波回路用、デジタル回路用等のフィルタとして、電子機器、携帯電子機器等のモバイル端末に組み込むことができる。この場合、電子機器は、チップフィルタ１，８１，１０１，１２１，１２２，１２３が実装された回路アセンブリを収容した筐体を含む。

図３８は、第４変形例に係るチップフィルタ２００の第１絶縁膜２５上の構成を示す模式的な平面図である。図３９は、図３８の一点鎖線XXXIXにより取り囲まれた領域の拡大図である。図３８および図３９において、前述の第１実施形態において説明した構成と対応する構成については、同一の参照符号を付して説明を省略する。
図３８を参照して、本変形例に係るチップフィルタ２００は、前述の第１実施形態と同様に、第１フィルタ回路ＦＣ１および第２フィルタ回路ＦＣ２を有するフィルタユニットＦＵ１を含むチップ部品である。

本変形例に係るチップフィルタ２００において、基板２上に形成された前述の第１絶縁膜２５上には、前述の一対の入力端子３ａに電気的に接続される一対の第１入力電極膜２０１（第１電極膜）と、前述の一対の出力端子３ｂに電気的に接続される一対の第１出力電極膜２０２（第２電極膜）と、前述のグランド端子３ｃに電気的に接続される第１グランド電極膜２０３（基準電位電極膜）とが形成されている。一対の第１入力電極膜２０１は、一対の入力端子３ａの直下にそれぞれ配置されており、一対の第１出力電極膜２０２は、一対の出力端子３ｂの直下にそれぞれ配置されており、第１グランド電極膜２０３は、グランド端子３ｃの直下に配置されている。

一対の第１入力電極膜２０１は、本変形例では基板２の長手側面２ｃおよび短手側面２ｄに平行な４辺を有する平面視四角形状に形成されており、基板２の一端部側（図３８の左側の端部側）において短手側面２ｄに沿って間隔を空けて形成されている。第１出力電極膜２０２は、本変形例では基板２の長手側面２ｃおよび短手側面２ｄに平行な４辺を有する平面視四角形状に形成されており、基板２の他端部側（図３８の右側の端部側）において短手側面２ｄに沿って間隔を空けて形成されている。第１入力電極膜２０１および第１出力電極膜２０２は、基板２の長手側面２ｃに沿って、基板２の素子形成面２ａに沿う方向に対向するように互いに間隔を空けて形成されている。

以下では、第１入力電極膜２０１および第１出力電極膜２０２が対向する方向を単に「対向方向」といい、当該対向方向の直交方向を単に「直交方向」という。なお、「対向方向」は基板２の長手側面２ｃに沿う方向でもあり、「直交方向」は基板２の短手側面２ｄに沿う方向でもある。
第１グランド電極膜２０３は、本変形例では、第１入力電極膜２０１および第１出力電極膜２０２の間の領域を被覆するように、第１入力電極膜２０１および第１出力電極膜２０２の間の領域に配置された第１部分２０３ａを含む。また、第１グランド電極膜２０３は、第１入力電極膜２０１および第１出力電極膜２０２の間の領域外の領域を被覆するように、第１部分２０３ａから直交方向にずれて配置された第２部分２０３ｂを含む。第１グランド電極膜２０３の第１部分２０３ａは、本変形例では、第１グランド電極膜２０３の第２部分２０３ｂから第１入力電極膜２０１および第１出力電極膜２０２の間に引き出された引き出し部として形成されている。

より具体的には、第１グランド電極膜２０３の第２部分２０３ｂは、本変形例では、グランド端子３ｃの直下の領域、すなわち基板２の中央領域に配置されており、基板２の長手側面２ｃおよび短手側面２ｄに平行な４辺を有する平面視四角形状に形成されている。第１グランド電極膜２０３の第２部分２０３ｂは、その一部が、対向方向に沿って第１入力電極膜２０１の一部および第１出力電極膜２０２の一部と対向している。そして、第１グランド電極膜２０３の第１部分２０３ａは、第２部分２０３ｂから第１入力電極膜２０１および第１出力電極膜２０２の間の領域に向けて直交方向に沿って平面視四角形状に引き出されている。第１部分２０３ａは、本変形例では、第２部分２０３ｂから引き出された単一の電極膜である。

第１グランド電極膜２０３の第１部分２０３ａは、第１入力電極膜２０１および第１出力電極膜２０２と間隔を空けて形成されており、対向方向に沿って第１入力電極膜２０１および第１出力電極膜２０２と対向している。第１グランド電極膜２０３の第１部分２０３ａの長手方向の幅は、第１グランド電極膜２０３の第２部分２０３ｂと長手方向の幅と略同一であり、これにより、第１グランド電極膜２０３全体の平面視形状が長方形状とされている。

第１グランド電極膜２０３の第１部分２０３ａには、当該第１部分２０３ａの電極材料の一部が取り除かれた平面視四角形状の除去領域２０５が選択的に形成されている。除去領域２０５は、本変形例では、第１部分２０３ａの幅方向中央部において、直交方向に沿って延びる開口を含む。平面視において、除去領域２０５が第１グランド電極膜２０３の第１部分２０３ａ内に占める面積の割合は、除去領域２０５以外の領域が第１グランド電極膜２０３の第１部分２０３ａ内に占める面積の割合よりも小さい。この除去領域２０５の具体的な機能については後に詳述する。

本変形例に係るチップフィルタ２００では、前述の第１実施形態と同様、短手方向に沿う一対の側面２ｄの各中間部を横切る横断線ＴＬを挟んで第１フィルタ回路形成領域１２および第２フィルタ回路形成領域１３が設定されている。第１フィルタ回路形成領域１２側の構成および第２フィルタ回路形成領域１３側の構成は略同様である。以下では、第１フィルタ回路形成領域１２側の構成を例にとって説明し、第２フィルタ回路形成領域１３側の各構成については第１フィルタ回路形成領域１２側の各構成と同一の参照符号を付して説明を省略する。

図３９を参照して、前述の第１ダイオードＤ１は、第１入力電極膜２０１と第１グランド電極膜２０３との間において基板２の表層部に形成されており、第１入力電極膜２０１および第１グランド電極膜２０３に電気的に接続されている。また、前述の第２ダイオードＤ２は、第１出力電極膜２０２と第１グランド電極膜２０３との間において基板２の表層部に形成されており、第１出力電極膜２０２および第１グランド電極膜２０３に電気的に接続されている。第１ダイオードＤ１および第２ダイオードＤ２は、いずれも前述の第１実施形態と同様に、第１フィルタ回路ＦＣ１において、π型低域通過フィルタ２４を過電圧から保護するための過電圧保護回路を形成している（図３等も併せて参照）。

第１ダイオードＤ１は、本変形例では、第１入力電極膜２０１と第１グランド電極膜２０３との間において、第１グランド電極膜２０３の第２部分２０３ｂの一部と第１入力電極膜２０１の一部とが対向する領域、および、第１グランド電極膜２０３の第１部分２０３ａと第１入力電極膜２０１の一部とが対向する領域に形成されている。
第１ダイオードＤ１は、ｐ型不純物を含む拡散領域（第１不純物領域）としての基板２と、基板２の表層部に形成されたｎ型不純物を含む複数のｎ型拡散領域２０６Ａ，２０６Ｂ（第２不純物領域）とを含む。複数のｎ型拡散領域２０６Ａ，２０６Ｂは、直交方向に沿って互いに間隔を空けて形成されている。複数のｎ型拡散領域２０６Ａ，２０６Ｂは、第１入力電極膜２０１（入力端子３ａ）に電気的に接続される複数の第１拡散領域２０６Ａと、第１グランド電極膜２０３（グランド端子３ｃ）に電気的に接続される複数の第２拡散領域２０６Ｂとを含む。複数の第１拡散領域２０６Ａおよび複数の第２拡散領域２０６Ｂは、直交方向に沿って交互に配列されている。

複数のｎ型拡散領域２０６Ａ，２０６Ｂは、いずれも第１入力電極膜２０１と第１グランド電極膜２０３との間で、第１入力電極膜２０１および第１出力電極膜２０２の対向方向に沿って延びる平面視帯状に形成されている。複数のｎ型拡散領域２０６Ａ，２０６Ｂは、それぞれ、ほぼ同一の深さおよびほぼ同一の不純物濃度で形成されている。また、複数のｎ型拡散領域２０６Ａ，２０６Ｂは、それぞれ、ほぼ等しい平面視形状で形成されている。

つまり、複数のｎ型拡散領域２０６Ａ，２０６Ｂの対向方向に沿う幅は、それぞれ等しい値に設定されていると共に、直交方向に沿う幅も、それぞれ等しい値に設定されている。なお、複数の第１拡散領域２０６Ａおよび複数の第２拡散領域２０６Ｂは、前述の第１実施形態に係る複数の第１拡散領域４５および複数の第２拡散領域４６に対応する構成要素でもある。

第１入力電極膜２０１は、複数の第１拡散領域２０６Ａを１つずつ被覆するように、第１グランド電極膜２０３側に向けて引き出された複数の第１帯状部分２０７を含む。また、第１グランド電極膜２０３は、複数の第２拡散領域２０６Ｂを１つずつ被覆するように、第１入力電極膜２０１側に向けて引き出された複数の第２帯状部分２０８を含む。第１入力電極膜２０１の第１帯状部分２０７および第１グランド電極膜２０３の第２帯状部分２０８は、互いに噛合う櫛歯形状に形成されている。

第１入力電極膜２０１の各第１帯状部分２０７は、角部が切除された先端部を有する平面視四角形状に形成されており、第１絶縁膜２５に形成された第１コンタクト孔２０９を介して第１拡散領域２０６Ａに電気的に接続されている。また、第１グランド電極膜２０３の各第２帯状部分２０８は、角部が切除された先端部を有する平面視四角形状に形成されており、第１絶縁膜２５に形成された第２コンタクト孔２１０を介して第１拡散領域２０６Ａに電気的に接続されている。

このように、第１ダイオードＤ１は、直交方向に沿って形成された複数個の双方向ツェナーダイオード要素Ｄｅｌを一体的に含む１つの双方向ツェナーダイオードを有している。双方向ツェナーダイオード要素Ｄｅｌは、より具体的には、直交方向に互いに隣り合って形成された第１ツェナーダイオードＤｚ１および第２ツェナーダイオードＤｚ２を含む。第１ツェナーダイオードＤｚ１は、基板２および第１拡散領域２０６Ａのｐｎ接合によって形成されている。第２ツェナーダイオードＤｚ２は、基板２および第２拡散領域２０６Ｂのｐｎ接合によって形成されている。第１ツェナーダイオードＤｚ１および第２ツェナーダイオードＤｚ２は、基板２を介して互いに電気的に接続されている。

一方、第２ダイオードＤ２は、変形例では、第１出力電極膜２０２と第１グランド電極膜２０３との間において、第１グランド電極膜２０３の第２部分２０３ｂの一部と第１出力電極膜２０２の一部とが対向する領域、および、第１グランド電極膜２０３の第１部分２０３ａと第１出力電極膜２０２の一部とが対向する領域に形成されている。
第２ダイオードＤ２は、ｐ型の拡散領域としての基板２と、基板２の表層部に形成されたｎ型不純物を含む複数のｎ型拡散領域２１１Ａ，２１１Ｂとを含む。複数のｎ型拡散領域２１１Ａ，２１１Ｂは、直交方向に沿って互いに間隔を空けて形成されている。複数のｎ型拡散領域２１１Ａ，２１１Ｂは、第１出力電極膜２０２（出力端子３ｂ）に電気的に接続される複数の第１拡散領域２１１Ａと、第１グランド電極膜２０３（グランド端子３ｃ）に電気的に接続される複数の第２拡散領域２１１Ｂとを含む。複数の第１拡散領域２１１Ａおよび複数の第２拡散領域２１１Ｂは、直交方向に沿って交互に配列されている。複数のｎ型拡散領域２１１Ａ，２１１Ｂは、いずれも前述の第１ダイオードＤ１に係る複数のｎ型拡散領域２０６Ａ，２０６Ｂと略同様の構成で形成されている。

第１出力電極膜２０２は、複数の第１拡散領域２１１Ａを１つずつ被覆するように、第１グランド電極膜２０３側に向けて引き出された複数の第１帯状部分２１２を含む。また、第１グランド電極膜２０３は、複数の第２拡散領域２１１Ｂを１つずつ被覆するように、第１出力電極膜２０２側に向けて引き出された複数の第２帯状部分２１３を含む。第１出力電極膜２０２の第１帯状部分２１２および第１グランド電極膜２０３の第２帯状部分２１３は、互いに噛合う櫛歯形状に形成されている。

第１出力電極膜２０２の各第１帯状部分２１２は、角部が切除された先端部を有する平面視四角形状に形成されており、第１絶縁膜２５に形成された第１コンタクト孔２１４を介して第１拡散領域２１１Ａに電気的に接続されている。また、第１グランド電極膜２０３の各第２帯状部分２１３は、角部が切除された先端部を有する平面視四角形状に形成されており、第１絶縁膜２５に形成された第２コンタクト孔２１５を介して第１拡散領域２１１Ａに電気的に接続されている。

このように、第２ダイオードＤ２は、前述の第１ダイオードＤ１と同様に、直交方向に沿って形成された複数個の双方向ツェナーダイオード要素Ｄｅｌを一体的に含む１つの双方向ツェナーダイオードを有している。双方向ツェナーダイオード要素Ｄｅｌは、より具体的には、直交方向に互いに隣り合って形成された第１ツェナーダイオードＤｚ１および第２ツェナーダイオードＤｚ２を含む。第１ツェナーダイオードＤｚ１は、基板２および第１拡散領域２１１Ａのｐｎ接合によって形成されている。第２ツェナーダイオードＤｚ２は、基板２および第２拡散領域２１１Ｂのｐｎ接合によって形成されている。第１ツェナーダイオードＤｚ１および第２ツェナーダイオードＤｚ２は、基板２を介して互いに電気的に接続されている。

なお、第１入力電極膜２０１の第１帯状部分２０７、第１出力電極膜２０２の第１帯状部分２１２、および第１グランド電極膜２０３の第２帯状部分２０８，２１３は、前述の第１実施形態に係る第１引出し電極部４９および第２引出し電極部５０に対応する構成要素でもある。また、第１コンタクト孔２０９，２１４および第２コンタクト孔２１０，２１５は、前述の第１実施形態に係る第１コンタクト孔４７および第２コンタクト孔４８に対応する構成要素でもある。図示はしないが、前述の第１実施形態と同様に、第１コンタクト孔２０９および第２コンタクト孔２１０を形成する部分において、第１絶縁膜２５は薄膜部２５ａ（図４参照）を有している。

本変形例に係るチップフィルタ２００では、第１入力電極膜２０１および第１出力電極膜２０２間の領域に比較的に幅広な第１グランド電極膜２０３の第１部分２０３ａが配置されている。本変形例に係るチップフィルタ２００では、このような構成によって、第１グランド電極膜２０３において電界が集中するのが抑制されて、第１ダイオードＤ１および第２ダイオードＤ２の各静電破壊耐量が高められている。本変形例に係るチップフィルタ２００の第１ダイオードＤ１および第２ダイオードＤ２の各静電破壊耐量と比較するため、図４０に示されるように、本変形例に係るチップフィルタ２００の第１グランド電極膜２０３とは異なる形状の第１グランド電極膜２０３を有するチップフィルタ２２０を用意した。

図４０は、図３９に対応する領域の拡大図であって、参考例に係るチップフィルタ２２０の第１グランド電極膜２０３を示す平面図である。参考例に係るチップフィルタ２２０では、第１グランド電極膜２０３が、第１部分２０３ａに代えて、第１グランド電極膜２０３の第２部分２０３ｂから、第１入力電極膜２０１および第１出力電極膜２０２間の領域に引き出された第１引き出し部２２１および第２引き出し部２２２を含む。

第１引き出し部２２１は、第２部分２０３ｂの第１入力電極膜２０１側の端部から直交方向に沿って帯状に引き出されている。第１引き出し部２２１の対向方向に沿う幅は、第１グランド電極膜２０３の１つの第２帯状部分２０８の直交方向に沿う幅よりも小さい値に設定されている。一方、第２引き出し部２２２は、第２部分２０３ｂの第１出力電極膜２０２側の端部から直交方向に沿って帯状に引き出されている。第２引き出し部２２２の対向方向に沿う幅は、第１グランド電極膜２０３の１つの第２帯状部分２１３の直交方向に沿う幅よりも小さい値に設定されている。

参考例に係るチップフィルタ２２０では、第１入力電極膜２０１と第１引き出し部２２１と電気的に接続されるように、第１入力電極膜２０１と第１引き出し部２２１との間の基板２の表層部に第１ダイオードＤ１が形成されている。また、第１出力電極膜２０２と第２引き出し部２２２と電気的に接続されるように、第１出力電極膜２０２と第２引き出し部２２２との間の基板２の表層部に、第２ダイオードＤ２が形成されている。

第１入力電極膜２０１および第１出力電極膜２０２の間の領域には、第１グランド電極膜２０３の第２部分２０３ｂ、第１引き出し部２２１および第２引き出し部２２２によって、平面視四角形状の比較的に広い空き領域２２３が区画されている。空き領域２２３が第１入力電極膜２０１および第１出力電極膜２０２の間の領域内に占める平面視面積の割合は、第１グランド電極膜２０３が第１入力電極膜２０１および第１出力電極膜２０２の間の領域内に占める平面視面積よりも大きい。参考例に係るチップフィルタ２２０におけるその他の構成は、本変形例に係るチップフィルタ２００と同様であるので、説明を省略する。

図４１は、本変形例に係るチップフィルタ２００および参考例に係るチップフィルタ２２０において、双方向ツェナーダイオード要素Ｄｅｌの個数を変化させたときの第１ダイオードＤ１の静電破壊耐量のシミュレーション結果を示すグラフである。なお、図４１は、第１ダイオードＤ１の静電破壊耐量のシミュレーション結果を示しているが、当該結果は、第２ダイオードＤ２にも適用される点、補足しておく。

図４１において、縦軸は静電破壊耐量であり、横軸は、双方向ツェナーダイオード要素Ｄｅｌの個数である。図４１には、二つの折れ線Ｌ１，Ｌ２が示されている。折れ線Ｌ１は、参考例に係るチップフィルタ２２０の双方向ツェナーダイオード要素Ｄｅｌの個数および静電破壊耐量の関係を示している。折れ線Ｌ２は、本変形例に係るチップフィルタ２００の双方向ツェナーダイオード要素Ｄｅｌの個数および静電破壊耐量の関係を示している。

折れ線Ｌ１，Ｌ２を参照して、双方向ツェナーダイオード要素Ｄｅｌの個数を増加させることによって静電破壊耐量を高めることができることがわかる。また、本変形例に係るチップフィルタ２００であれば、参考例に係るチップフィルタ２２０の静電破壊耐量よりも高い静電破壊耐量を達成できることがわかる。
これは、次の理由により説明できる。すなわち、図４０を参照して、参考例に係るチップフィルタ２２０の場合、第１引き出し部２２１の対向方向に沿う幅および第２引き出し部２２２の対向方向に沿う幅は、第１グランド電極膜２０３の第２部分２０３ｂの対向方向に沿う幅よりも小さく、かつ、第１グランド電極膜２０３の第２帯状部分２０８，２１３の直交方向の幅よりも小さい値に設定されている。そのため、複数の第２帯状部分２０８を分流した状態で流れる電流が第１引き出し部２２１に合流した際には、第１引き出し部２２１において電流密度が急激に高まる。また、複数の第２帯状部分２１３を分流した状態で流れる電流が第２引き出し部２２２に合流した際には、第２引き出し部２２２において電流密度が急激に高まる。

その結果、第１引き出し部２２１および／または第２引き出し部２２２において、電界集中が生じて静電破壊耐量が低下する。このような電界の集中は、特に、第１グランド電極膜２０３の第２部分２０３ｂと第１引き出し部２２１との接続部、および、第１グランド電極膜２０３の第２部分２０３ｂと第２引き出し部２２２との接続部で生じやすい傾向にある。

したがって、本変形例に係るチップフィルタ２００のように、比較的幅広の第１部分２０３ａによって比較的に広い電流経路を確保することにより、第１グランド電極膜２０３に電流が局所的に集中するのを抑制できる。これにより、第１グランド電極膜２０３において、第１部分２０３ａおよび第２部分２０３ｂの接続部に電界集中が生じるのを抑制でき、静電破壊耐量を高めることができる。

図３９を参照して、本変形例に係るチップフィルタ２００に係る第１グランド電極膜２０３の寸法について具体的に説明する。本変形例に係る第１グランド電極膜２０３において、第１部分２０３ａの対向方向に沿う幅Ｘは、少なくとも、第１グランド電極膜２０３の第２帯状部分２０８，２１３の直交方向の幅Ｙ以上の値に設定されていることが好ましい。

より具体的には、第１部分２０３ａの対向方向に沿う幅Ｘは、少なくとも、当該第１部分２０３ａと第１入力電極膜２０１との間に配置された複数の第２帯状部分２０８の直交方向の幅Ｙの合計値以上の値、または、当該第１部分２０３ａと第１出力電極膜２０２との間に配置された複数の第２帯状部分２１３の直交方向の幅Ｙの合計値以上の値に設定されることが好ましい。

さらに具体的には、第１部分２０３ａの対向方向に沿う幅Ｘは、当該第１部分２０３ａと第１入力電極膜２０１との間に配置された複数の第２帯状部分２０８の直交方向の幅Ｙ、および、当該第１部分２０３ａと第１出力電極膜２０２との間に配置された複数の第２帯状部分２１３の直交方向の幅Ｙの合計値以上の値に設定されることが好ましい。
このように、対向方向の幅Ｘが、少なくとも各第２帯状部分２０８，２１３の直交方向の幅Ｙ以上の値に設定された第１部分２０３ａを形成することによって、複数の第２帯状部分２０８，２１３を流れる電流が第１部分２０３ａに合流した際に、当該第１部分２０３ａにおいて電流密度が急激に高まるのを効果的に抑制できる。これにより、第１グランド電極膜２０３において、第１部分２０３ａおよび第２部分２０３ｂの接続部に電界集中が生じるのを効果的に抑制でき、静電破壊耐量を効果的に高めることができる。

なお、本変形例では、第１グランド電極膜２０３の第１部分２０３ａが、単一の電極膜からなる例について説明したが、第１グランド電極膜２０３の第１部分２０３ａは、前述の除去領域２０５等によって複数の電極膜部分に分割された構成とされていてもよい。この場合、各電極膜部分の対向方向に沿う方向の幅をＸとすると、各電極膜部分の幅Ｘは、前述の第１部分２０３ａの幅Ｘと同様に、少なくとも第２帯状部分２０８，２１３の直交方向の幅Ｙ以上の値、または、複数の第２帯状部分２０８，２１３の直交方向の幅Ｙの合計値以上の値に設定されていることが好ましい。

本変形例では、図４２に示されるように、第１ダイオードＤ１において、複数のｎ型拡散領域２０６Ａ，２０６Ｂの総周囲長を変化させたときの当該第１ダイオードＤ１の静電破壊耐量の変化を調べた。図４２は、図３８に示す第４変形例に係るチップフィルタ２００において、複数のｎ型拡散領域２０６Ａ，２０６Ｂの総周囲長を変化させたときの第１ダイオードＤ１の静電破壊耐量のシミュレーション結果を示すグラフである。なお、図４２は、第１ダイオードＤ１の静電破壊耐量のシミュレーション結果を示しているが、当該結果は、第２ダイオードＤ２にも適用される点、補足しておく。

図４２において、縦軸は静電破壊耐量であり、横軸は複数のｎ型拡散領域２０６Ａ，２０６Ｂの総周囲長である。ここでは、双方向ツェナーダイオード要素Ｄｅｌの個数を変化させることによって、複数のｎ型拡散領域２０６Ａ，２０６Ｂの総周囲長を変化させている。なお、複数のｎ型拡散領域２０６Ａ，２０６Ｂの総周囲長とは、基板２の素子形成面２ａに対する各ｎ型拡散領域２０６Ａ，２０６Ｂの周囲長の合計値で定義される。

図４２から、複数のｎ型拡散領域２０６Ａ，２０６Ｂの総周囲長が５００μｍ以上２０００μｍ以下の範囲であれば、８ｋＶ以上３０ｋＶ以下の静電破壊耐量を達成できることがわかる。より具体的には、複数のｎ型拡散領域２０６Ａ，２０６Ｂの総周囲長が５００μｍ以上であれば、８ｋＶ以上の静電破壊耐量を達成でき、当該総周囲長が１０００μｍ以上であれば、１５ｋＶ以上の静電破壊耐量を達成でき、当該総周囲長が１５００μｍ以上であれば、２５ｋＶ以上の静電破壊耐量を達成できる。

図４３は、図３８に示す第４変形例に係るチップフィルタ２００において、双方向ツェナーダイオード要素Ｄｅｌの個数を固定した状態で、複数のｎ型拡散領域２０６Ａ，２０６Ｂの総周囲長を変化させたときの静電破壊耐量のシミュレーション結果を示すグラフである。なお、図４３は、第１ダイオードＤ１の静電破壊耐量のシミュレーション結果を示しているが、当該結果は、第２ダイオードＤ２にも適用される点、補足しておく。

図４３において、縦軸は静電破壊耐量であり、横軸は複数のｎ型拡散領域２０６Ａ，２０６Ｂの総周囲長である。図４３では、双方向ツェナーダイオード要素Ｄｅｌの個数が８個である場合において複数のｎ型拡散領域２０６Ａ，２０６Ｂの総周囲長を変化させたときの静電破壊耐量が示されている。また、図４３では、双方向ツェナーダイオード要素Ｄｅｌの個数が１２個である場合において複数のｎ型拡散領域２０６Ａ，２０６Ｂの総周囲長を変化させたときの静電破壊耐量が示されている。

図４３を参照して、双方向ツェナーダイオード要素Ｄｅｌの個数が８個で、かつ複数のｎ型拡散領域２０６Ａ，２０６Ｂの総周囲長が５５０μｍ程度のとき、静電破壊耐量は１１ｋＶであった。そして、複数のｎ型拡散領域２０６Ａ，２０６Ｂの総周囲長を５５０μｍ程度から１１００μｍ程度まで増加させると、静電破壊耐量が１１ｋＶから１９ｋＶに増加した。

また、双方向ツェナーダイオード要素Ｄｅｌの個数が１２個で、かつ複数のｎ型拡散領域２０６Ａ，２０６Ｂの総周囲長が６００μｍ程度のとき、静電破壊耐量は１２ｋＶであった。そして、複数のｎ型拡散領域２０６Ａ，２０６Ｂの総周囲長を６００μｍ程度から１８００μｍ程度まで増加させると、静電破壊耐量が１２ｋＶから２７ｋＶに増加した。
双方向ツェナーダイオード要素Ｄｅｌの個数が８個でかつ複数のｎ型拡散領域２０６Ａ，２０６Ｂの総周囲長が５５０μｍ程度であるときと、双方向ツェナーダイオード要素Ｄｅｌの個数が１２個でかつ複数のｎ型拡散領域２０６Ａ，２０６Ｂの総周囲長が６００μｍ程度であるときとを比較すると、それらの静電破壊耐量間に比較的大きな差は存在しない。

その一方で、複数のｎ型拡散領域２０６Ａ，２０６Ｂの総周囲長を増加させると、双方向ツェナーダイオード要素Ｄｅｌの個数が８個および１２個のいずれの場合においても、静電破壊耐量が増加している。このことから、第１ダイオードＤ１の静電破壊耐量は、双方向ツェナーダイオード要素Ｄｅｌの個数よりも複数のｎ型拡散領域２０６Ａ，２０６Ｂの総周囲長に依存していることが理解される。

図４１〜図４３のシミュレーション結果から、第１ダイオードＤ１において、複数のｎ型拡散領域２０６Ａ，２０６Ｂの総周囲長が５００μｍ以上、１０００μｍ以上または１５００μｍ以上であり、双方向ツェナーダイオード要素Ｄｅｌの個数が８個以上または１２個以上であることが好ましいことが理解される。この構成によれば、良好な静電破壊耐量を実現できる。

以上のように、本変形例に係るチップフィルタ２００では、第１入力電極膜２０１および第１出力電極膜２０２の間の領域を被覆するように、これらの間の領域に第１グランド電極膜２０３が形成されている。したがって、第１グランド電極膜２０３によって、第１入力電極膜２０１および第１出力電極膜２０２の間の領域において比較的広い電流経路を形成できるから、第１ダイオードＤ１および第２ダイオードＤ２の一方または双方から第１グランド電極膜２０３に電流が流れ込んだとしても、当該第１グランド電極膜２０３で電流が局所的に密になるのを抑制できる。よって、第１グランド電極膜２０３での電界集中の発生を良好に抑制できるから、耐圧を向上できるチップフィルタ２００を提供できる。

次に、図４４および図４５を参照して、第１絶縁膜２５を被覆する第２絶縁膜２６上の構成について説明する。図４４は、図３８に示すチップフィルタ２００の第２絶縁膜２６上の構成を示す模式的な平面図である。図４５は、図４４の一点鎖線XLVにより取り囲まれた領域の拡大図である。
図４４および図４５を参照して、本変形例に係る第２絶縁膜２６は、第１入力電極膜２０１、第１出力電極膜２０２および第１グランド電極膜２０３の全域を被覆するように第１絶縁膜２５上に形成されている。第２絶縁膜２６上には、前述の一対の入力端子３ａに電気的に接続される一対の第２入力電極膜２３１（第３電極膜）と、前述の一対の出力端子３ｂに電気的に接続される一対の第２出力電極膜２３２（第４電極膜）と、前述のグランド端子３ｃに電気的に接続される第２グランド電極膜２３３とが形成されている。一対の第２入力電極膜２３１は、一対の入力端子３ａの直下にそれぞれ配置されており、一対の第２出力電極膜２３２は、一対の出力端子３ｂの直下にそれぞれ配置されており、第２グランド電極膜２３３は、グランド端子３ｃの直下に配置されている。

一対の第２入力電極膜２３１は、本変形例では基板２の長手側面２ｃおよび短手側面２ｄに平行な４辺を有する平面視四角形状に形成されており、基板２の一端部側（図３８の左側の端部側）において短手側面２ｄに沿って間隔を空けて形成されている。各第２入力電極膜２３１は、前述の第１入力電極膜２０１の直上に配置されている。一対の第２出力電極膜２３２は、本変形例では基板２の長手側面２ｃおよび短手側面２ｄに平行な４辺を有する平面視四角形状に形成されており、基板２の他端部側（図３８の右側の端部側）において短手側面２ｄに沿って間隔を空けて形成されている。各第２出力電極膜２３２は、前述の第１出力電極膜２０２の直上に配置されている。

第２グランド電極膜２３３は、本変形例では基板２の長手側面２ｃおよび短手側面２ｄに平行な４辺を有する平面視四角形状に形成されている。第２グランド電極膜２３３は、本変形例では、平面視において基板２の中央領域、つまり、前述の第１グランド電極膜２０３の第２部分２０３ｂの直上に配置されている。第２グランド電極膜２３３は、基板２の素子形成面２ａに沿う方向に第２入力電極膜２３１および第２出力電極膜２３２と対向している。

各第２入力電極膜２３１は、第２絶縁膜２６に形成された第１コンタクト孔２３４を介してその直下の第１入力電極膜２０１と電気的に接続されている。また、各第２出力電極膜２３２は、第２絶縁膜２６に形成された第２コンタクト孔２３５を介してその直下の第１入力電極膜２０１と電気的に接続されている。また、第２グランド電極膜２３３は、第２絶縁膜２６に形成された第３コンタクト孔２３６を介してその直下の第１グランド電極膜２０３と電気的に接続されている。

第２絶縁膜２６上においても、第１フィルタ回路形成領域１２側の構成および第２フィルタ回路形成領域１３側の構成は略同様である。以下では、第１フィルタ回路形成領域１２側の構成を例にとって説明し、第２フィルタ回路形成領域１３側の各構成については第１フィルタ回路形成領域１２側の各構成と同一の参照符号を付して説明を省略する。
第１フィルタ回路形成領域１２において、第２入力電極膜２３１および第２出力電極膜２３２は、基板２の長手側面２ｃに沿って、基板２の素子形成面２ａに沿う方向に対向するように互いに間隔を空けて形成されている。

図４５を参照して、第２入力電極膜２３１および第２出力電極膜２３２の間に位置する第２絶縁膜２６上には、第２入力電極膜２３１および第２出力電極膜２３２と電気的に接続されるように抵抗導電体膜２４０を含む抵抗Ｒが形成されている。本変形例では、抵抗導電体膜２４０は、第２入力電極膜２３１および第２出力電極膜２３２の間の領域において、第２入力電極膜２３１、第２出力電極膜２３２および第２グランド電極膜２３３によって区画された領域に形成されている。

抵抗導電体膜２４０は、平面視で第１グランド電極膜２０３と重なる位置に形成されている。抵抗導電体膜２４０は、第２絶縁膜２６上に引き回された複数の第１抵抗膜ライン２４１と、複数の第１抵抗膜ライン２４１上に間隔を空けて形成された複数の第１導体膜２４２とを有する第１パターン２４３を含む。また、抵抗導電体膜２４０は、第２絶縁膜２６上に引き回された複数の第２抵抗膜ライン２４４と、複数の第２抵抗膜ライン２４４上に間隔を空けて形成された複数の第２導体膜２４５とを有する第２パターン２４６を含む。

さらに、本変形例に係る抵抗導電体膜２４０は、当該抵抗導電体膜２４０の一部を第２入力電極膜２３１および第２出力電極膜２３２に電気的に接続し、または、当該抵抗導電体膜２４０の一部を第２入力電極膜２３１および第２出力電極膜２３２から電気的に切り離せるように切断可能に設けられたヒューズ部２４７を含む。より具体的には、ヒューズ部２４７は、第１パターン２４３および第２パターン２４６の間において、これら第１パターン２４３および第２パターン２４６同士を切り離し可能に互いに接続させている。第１パターン２４３および第２パターン２４６は、ヒューズ部２４７を介して互いに直列接続されている。

なお、第１パターン２４３に係る第１抵抗膜ライン２４１および第１導体膜２４２の構成、ならびに、第２パターン２４６に係る第２抵抗膜ライン２４４および第２導体膜２４５は、前述の第１実施形態の抵抗膜ライン５２および導体膜５３に対応する構成要素である。第１パターン２４３に係る第１抵抗膜ライン２４１および第１導体膜２４２の各構成、ならびに、第２パターン２４６に係る第２抵抗膜ライン２４４および第２導体膜２４５の各構成は、引き回し態様や接続態様が異なる点を除いて、前述の第１実施形態の抵抗膜ライン５２および導体膜５３の各構成と略同様の構成であるので、その具体的な説明は省略する。

抵抗導電体膜２４０では、ヒューズ部２４７を選択的に切断することによって、第１パターン２４３の一部を第２入力電極膜２３１および第２出力電極膜２３２に電気的に接続し、または、第１パターン２４３の一部を第２入力電極膜２３１および第２出力電極膜２３２から電気的に切り離すことができる。また、抵抗導電体膜２４０では、ヒューズ部２４７を選択的に切断することによって、第２パターン２４６の一部を第２入力電極膜２３１および第２出力電極膜２３２に電気的に接続し、または、第２パターン２４６の一部を第２入力電極膜２３１および第２出力電極膜２３２から電気的に切り離すことができる。このようにして、抵抗導電体膜２４０は、前述の第１実施形態と同様に、数Ω〜数ｋΩの抵抗値までの広範な範囲の抵抗値を容易に実現できる構成とされている。

次に、図４６および図４７を併せて参照して、抵抗導電体膜２４０のヒューズ部２４７の配置についてより具体的に説明する。図４６は、図４５のXLVI−XLVI線に沿う縦断面図であって、ヒューズ部２４７が切断されていない状態を示す図である。図４７は、図４６に対応する部分の縦断面図であってヒューズ部２４７が切断されている状態を示す図である。

図４６を参照して、第２絶縁膜２６は、第１グランド電極膜２０３の第１部分２０３ａに形成された除去領域２０５を埋めて、当該第１グランド電極膜２０３の第１部分２０３ａを被覆するように形成されている。そして、抵抗導電体膜２４０のヒューズ部２４７は、平面視において、前述の第１グランド電極膜２０３の第１部分２０３ａに形成された除去領域２０５と重なる位置に配置されている。

図４７を参照して、ヒューズ部２４７がレーザ照射によって溶断される場合には、ヒューズ部２４７の直下の領域に第１グランド電極膜２０３の第１部分２０３ａが存在していないので、当該第１部分２０３ａがレーザ照射によって溶断されるのを効果的に抑制できる。これにより、第１グランド電極膜２０３の第１部分２０３ａの平面視面積が溶断によって小さくなるのを効果的に抑制できるから、当該第１部分２０３ａを流れる電流の密度の不所望な増加を良好に回避できる。また、ヒューズ部２４７の溶断の後には、ヒューズ部２４７の溶断部２４８を埋めるように、前述の第３絶縁膜２７が第２絶縁膜２６上に形成されるので、第１パターン２４３および第２パターン２４６の間の絶縁状態を良好に保つことができる。これにより、抵抗導電体膜２４０の抵抗値を所望の値に良好に合わせ込むことができる。

なお、本変形例に係る第１入力電極膜２０１は、前述の第１実施形態に係る第１電極膜２０_Ｄ１に対応する構成要素であり、本変形例に係る第１出力電極膜２０２は、前述の第１実施形態に係る第１電極膜２０_Ｄ２に対応する構成要素であり、本変形例に係る第１グランド電極膜２０３は、前述の第１実施形態に係る第２電極膜２１_Ｄ１，２１_Ｄ２に対応する構成要素でもある。また、本変形例に係る第２入力電極膜２３１は、前述の第１実施形態に係る第１電極膜２０_Ｒに対応する構成要素であり、本変形例に係る第２出力電極膜２３２は、前述の第１実施形態に係る第２電極膜２１_Ｒに対応する構成要素でもある。

また、本変形例では、前述の第１コンデンサＣ１は、第１電極膜２０_Ｃ１および第２電極膜２１_Ｃ１を介して第１入力電極膜２０１および第１グランド電極膜２０３と電気的に接続されるように、第１入力電極膜２０１および第１グランド電極膜２０３の間の基板２の素子形成面２ａに形成されている。また、前述の第２コンデンサＣ２は、第１電極膜２０_Ｃ２および第２電極膜２１_Ｃ２を介して第１出力電極膜２０２および第１グランド電極膜２０３と電気的に接続されるように、第１出力電極膜２０２および第１グランド電極膜２０３の間の基板２の素子形成面２ａに形成されている。

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。この明細書および図面（図３８〜図４７）から抽出される特徴を以下に示す。
項１：基板と、前記基板の表面に沿う方向に対向するように互いに間隔を空けて前記基板上に形成された第１電極膜および第２電極膜と、前記第１電極膜および前記第２電極膜の間の領域を被覆し、かつ前記基板の表面に沿う方向に前記第１電極膜および前記第２電極膜と間隔を空けて対向するように前記基板上に形成された基準電位電極膜と、前記第１電極膜および前記第２電極膜の少なくとも一方の電極膜と前記基準電位電極膜との間において前記基板の表層部に形成され、当該一方の電極膜および前記基準電位電極膜に電気的に接続されたダイオードとを含む、チップ部品。

このチップ部品では、第１電極膜および第２電極膜の間の領域を被覆するように、第１電極膜および第２電極膜の間の領域に基準電位電極膜が形成されている。したがって、この基準電位電極膜によって、第１電極膜および第２電極膜の間の領域において比較的広い電流経路を形成できるから、ダイオードから基準電位電極膜に電流が流れ込んだとしても、当該基準電位電極膜で電流が局所的に密になるのを抑制できる。よって、基準電位電極膜での電界集中の発生を良好に抑制できるから、耐圧を向上できるチップ部品を提供できる。

項２：前記基準電位電極膜は、前記第１電極膜および前記第２電極膜の間の領域に加えて、前記第１電極膜および前記第２電極膜の間の領域外の領域も被覆している、項１に記載のチップ部品。
項３：前記基準電位電極膜は、前記第１電極膜および前記第２電極膜の間の領域を被覆するように、前記第１電極膜および前記第２電極膜の間の領域に配置された第１部分と、前記第１部分から前記第１電極膜および前記第２電極膜の間の領域外の領域に配置された第２部分とを含み、前記ダイオードは、前記一方の電極膜と前記基準電位電極膜の前記第１部分との間において前記基板の表層部に形成されている、項１または２に記載のチップ部品。

項４：前記ダイオードは、前記基板の表層部に形成された第１導電型の第１不純物領域と、前記第１不純物領域の表層部に形成され、前記第１電極膜および前記第２電極膜の対向方向の直交方向に沿って互いに間隔を空けて配置された第２導電型の複数の第２不純物領域とを含む、項１〜３のいずれか一項に記載のチップ部品。
項５：前記一方の電極膜は、前記複数の第２不純物領域の内の少なくとも１つを被覆するように前記基準電位電極膜側に向けて平面視帯状に引き出された第１帯状部分を含み、前記基準電位電極膜は、前記第１帯状部分が被覆していない少なくとも１つの前記第２不純物領域を被覆するように前記一方の電極膜側に向けて引き出された第２帯状部分を含む、項４に記載のチップ部品。

項６：前記一方の電極膜は、前記複数の第２不純物領域のうちの一部を被覆するように引き出された前記第１帯状部分を複数含み、前記基準電位電極膜は、前記複数の第２不純物領域のうちの一部を被覆するように引き出された前記第２帯状部分を複数含み、前記一方の電極膜の前記第１帯状部分および前記基準電位電極膜の前記第２帯状部分が、互いに噛合う櫛歯形状に形成されている、項５に記載のチップ部品。

項７：前記ダイオードは、前記第１不純物領域および前記一方の電極膜に電気的に接続された前記第２不純物領域のｐｎ接合によって形成される第１ツェナーダイオードと、前記第１不純物領域および前記基準電位電極膜に電気的に接続された前記第２不純物領域のｐｎ接合によって形成され、かつ前記第１不純物領域を介して前記第１ツェナーダイオードに電気的に接続された第２ツェナーダイオードとを含む、項４〜６のいずれか一項に記載のチップ部品。

項８：前記ダイオードは、前記直交方向に沿って形成された双方向ツェナーダイオード要素を含み、前記双方向ツェナーダイオード要素は、前記直交方向に互いに隣り合って形成された一対の前記第１ツェナーダイオードおよび前記第２ツェナーダイオードを含む、項７に記載のチップ部品。
項９：８個以上の前記双方向ツェナーダイオード要素が、前記直交方向に沿って形成されている、項８に記載のチップ部品。

項１０：前記ダイオードにおいて、前記基板の表面に対する各前記第２不純物領域の周囲長の合計値で定義される前記複数の第２不純物領域の総周囲長が、５００μｍ以上である、項４〜９のいずれか一項に記載のチップ部品。
項１１：前記ダイオードの静電破壊耐量が、８ｋＶ以上である、項１〜１０のいずれか一項に記載のチップ部品。

項１２：前記第１電極膜と前記第２電極膜との間に低域通過フィルタ回路が形成されており、前記ダイオードは、前記低域通過フィルタ回路を過電圧から保護するための過電圧保護回路を形成している、項１〜１１のいずれか一項に記載のチップ部品。
項１３：少なくとも前記基準電位電極膜を被覆するように前記基板上に形成された絶縁膜と、前記基板の表面に沿う方向に対向するように互いに間隔を空けて前記絶縁膜上に形成された第３電極膜および第４電極膜と、前記第３電極膜および前記第４電極膜と電気的に接続されるように、前記絶縁膜上に形成された抵抗導電体膜とをさらに含む、項１〜１２のいずれか一項に記載のチップ部品。

項１４：前記抵抗導電体膜は、平面視で前記基準電位電極膜と重なるように形成されている、項１３に記載のチップ部品。
項１５：前記抵抗導電体膜は、当該抵抗導電体膜の一部を前記第３電極膜および前記第４電極膜に電気的に接続し、または、当該抵抗導電体膜の一部を前記第３電極膜および前記第４電極膜から電気的に切り離せるように切断可能に設けられたヒューズ部を含む、項１３または１４に記載のチップ部品。

項１６：前記基準電位電極膜には、当該基準電位電極膜の電極材料の一部が取り除かれた除去領域が選択的に形成されており、前記絶縁膜は、前記除去領域を埋めて前記基準電位電極膜を被覆しており、前記抵抗導電体膜の前記ヒューズ部は、平面視において前記基準電位電極膜の前記除去領域と重なる位置に配置されている、項１５に記載のチップ部品。

項１７：平面視において、前記除去領域が前記基準電位電極膜内に占める面積の割合は、前記除去領域以外の領域が前記基準電位電極膜内に占める面積の割合よりも小さい、項１６に記載のチップ部品。
項１８：前記抵抗導電体膜は、前記絶縁膜上に引き回された第１抵抗膜と、前記第１抵抗膜上に間隔を空けて形成された複数の第１導体膜とを含む第１パターンと、前記絶縁膜上に引き回された第２抵抗膜と、前記第２抵抗膜上に間隔を空けて形成された複数の第２導体膜とを含む第２パターンとを含み、前記第１パターンおよび前記第２パターンが、前記ヒューズ部を介して互いに電気的に接続されている、項１５〜１７のいずれか一項に記載のチップ部品。

項１９：前記第３電極膜は、前記絶縁膜に形成された第１コンタクト孔を介して前記第１電極膜と電気的に接続されており、前記第４電極膜は、前記絶縁膜に形成された第２コンタクト孔を介して前記第２電極膜と電気的に接続されており、前記ダイオードおよび前記抵抗導電体膜が互いに電気的に接続されている、項１３〜１８のいずれか一項に記載のチップ部品。

１ チップフィルタ
２ 基板
２ａ 素子形成面（主面）
２ｂ 裏面（主面）
３ 外部端子
１４ 第１コンデンサ形成領域
１５ 第１ダイオード形成領域
１６ 第２コンデンサ形成領域
１７ 第２ダイオード形成領域
１８ 抵抗形成領域
２４ π型低域通過フィルタ
３５ 誘電体膜
３６ 下部電極
３７ 上部電極
５１ 抵抗導電体膜
５２ 抵抗膜ライン
５３ 導体膜
５４ 抵抗体
５６ ヒューズ部
８１ チップフィルタ
８４ コイル形成領域
８５ π型高域通過フィルタ
８６ コイル導体
８７ トレンチ
９２ 第１引出し電極
９３ ヒューズ部
１０１ チップフィルタ
１０２〜１０７ 電極膜部分
１０８ ヒューズ部
１２１ チップフィルタ
１２２ チップフィルタ
１２３ チップフィルタ
Ｃ１ 第１コンデンサ
Ｃ１１ 第１コンデンサ
Ｃ２ 第２コンデンサ
Ｌ コイル
Ｒ 抵抗

Claims (18)

1. 基板と、
   前記基板上に形成され、外部接続される複数の外部端子と、
   前記基板の表面の法線方向から見た平面視において、前記複数の外部端子間の領域に設定され、少なくとも抵抗が形成される抵抗形成領域を含む複数の受動素子形成領域とを含み、
   前記抵抗形成領域は、
   前記基板上において、一端および他端が異なる前記外部端子に電気的に接続されるように引き回された抵抗導電体膜と、
   前記抵抗導電体膜に一体的に設けられ、前記抵抗導電体膜の一部を、前記外部端子に電気的に接続し、または、前記外部端子から電気的に切り離せるように切断可能に設けられたヒューズ部とを含む、チップフィルタ。
2. 前記抵抗導電体膜は、葛折り状に引き回された部分を含む、請求項１に記載のチップフィルタ。
3. 前記抵抗導電体膜は、
   前記基板上に形成された抵抗膜と、
   前記抵抗膜上に間隔を空けて形成された複数の導体膜とを含み、
   互いに隣り合う前記導体膜の間から露出する部分の前記抵抗膜が一つの抵抗体を形成しており、
   前記ヒューズ部は、複数の前記抵抗体の少なくとも一つを、前記外部端子に電気的に接続し、または、前記外部端子から電気的に切り離せるように設けられている、請求項１または２に記載のチップフィルタ。
4. 等しい抵抗値を有する複数の前記抵抗体が、前記基板上に行列状に配列されている、請求項３に記載のチップフィルタ。
5. 前記複数の受動素子形成領域は、コンデンサが形成されるコンデンサ形成領域を含み、
   前記コンデンサ形成領域は、誘電体膜と、前記誘電体膜を挟み込むように設けられ、異なる前記外部端子に電気的に接続される下部電極および上部電極とを含む、請求項１〜４のいずれか一項に記載のチップフィルタ。
6. 前記上部電極は、互いに異なる対向面積で前記下部電極に対向するように分割して形成された複数の電極膜部分と、前記電極膜部分を前記外部端子から電気的に切り離せるように切断可能に設けられたコンデンサ側ヒューズ部とを含む、請求項５に記載のチップフィルタ。
7. 前記抵抗および前記コンデンサを含む低域通過フィルタが形成されている、請求項５または６に記載のチップフィルタ。
8. 前記抵抗および前記コンデンサを含む高域通過フィルタが形成されている、請求項５または６に記載のチップフィルタ。
9. 前記複数の受動素子形成領域は、コイルが形成されるコイル形成領域を含み、
   前記コイル形成領域は、前記基板の表面の法線方向から見た平面視において、一端および他端が異なる前記外部端子に電気的に接続されるように螺旋状に形成されたコイル導体を含む、請求項１〜４のいずれか一項に記載のチップフィルタ。
10. 前記コイル導体は、前記平面視において前記基板に螺旋状に形成されたトレンチに埋設されている、請求項９に記載のチップフィルタ。
11. 前記コイル形成領域は、
    異なる前記外部端子に電気的に接続され、かつ、前記コイル導体の一端および他端に電気的に接続されるように互いに間隔を空けて形成された第１電極および第２電極を含み、
    前記第１電極は、
    前記コイル導体の異なる複数の部分に向けて引き出され、前記コイル導体の異なる複数の部分に接続された複数の引出し電極と、
    各前記引出し電極に一体的に形成され、前記コイル導体の異なる複数の部分を各前記外部端子から電気的に切り離せるように切断可能に設けられたヒューズ部とを含む、請求項９または１０に記載のチップフィルタ。
12. 前記抵抗および前記コイルを含む低域通過フィルタが形成されている、請求項９〜１１のいずれか一項に記載のチップフィルタ。
13. 前記抵抗および前記コイルを含む高域通過フィルタが形成されている、請求項９〜１１のいずれか一項に記載のチップフィルタ。
14. 前記複数の受動素子形成領域は、
    コンデンサが形成されるコンデンサ形成領域と、
    コイルが形成されるコイル形成領域とを含む、請求項１〜４のいずれか一項に記載のチップフィルタ。
15. 前記抵抗、前記コンデンサおよび前記コイルを含む低域通過フィルタが形成されている、請求項１４に記載のチップフィルタ。
16. 前記抵抗、前記コンデンサおよび前記コイルを含む高域通過フィルタが形成されている、請求項１４に記載のチップフィルタ。
17. 基板と、
    前記基板上に形成され、外部接続される複数の外部端子と、
    前記基板の表面の法線方向から見た平面視において、前記複数の外部端子間の領域に設定され、少なくともコンデンサが形成されるコンデンサ形成領域を含む複数の受動素子形成領域とを含み、
    前記コンデンサ形成領域は、
    前記外部端子に電気的に接続される下部電極と、
    前記下部電極とは異なる前記外部端子に電気的に接続され、互いに異なる対向面積で前記下部電極に対向するように分割して形成された複数の電極膜部分と、各前記電極膜部分を前記外部端子から電気的に切り離せるように切断可能に設けられたヒューズ部とを有する上部電極と、
    前記下部電極と前記上部電極との間に介在する誘電体膜とを含む、チップフィルタ。
18. 基板と、
    前記基板上に形成され、外部接続される複数の外部端子と、
    前記基板の表面の法線方向から見た平面視において、前記複数の外部端子間の領域に設定され、少なくともコイルが形成されるコイル形成領域を含む複数の受動素子形成領域とを含み、
    前記コイル形成領域は、
    異なる前記外部端子に電気的に接続されるように互いに間隔を空けて形成された第１電極および第２電極と、
    前記第１電極に電気的に接続される一端と前記第２電極に電気的に接続される他端とを有し、前記平面視において螺旋状に形成されたコイル導体とを含み、
    前記第１電極は、
    前記コイル導体の異なる複数の部分に向けて引き出され、前記コイル導体の異なる複数の部分に接続された複数の引出し電極と、
    各前記引出し電極に一体的に形成され、前記コイル導体の異なる複数の部分を各前記外部端子から電気的に切り離せるように切断可能に設けられたヒューズ部とを含む、チップフィルタ。

Images