JP2017017217A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2017017217A
JP2017017217A JP2015133589A JP2015133589A JP2017017217A JP 2017017217 A JP2017017217 A JP 2017017217A JP 2015133589 A JP2015133589 A JP 2015133589A JP 2015133589 A JP2015133589 A JP 2015133589A JP 2017017217 A JP2017017217 A JP 2017017217A
Authority
JP
Japan
Prior art keywords
grease
metal plate
power card
plate
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015133589A
Other languages
Japanese (ja)
Other versions
JP6369403B2 (en
Inventor
昌孝 出口
Masataka Deguchi
昌孝 出口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2015133589A priority Critical patent/JP6369403B2/en
Publication of JP2017017217A publication Critical patent/JP2017017217A/en
Application granted granted Critical
Publication of JP6369403B2 publication Critical patent/JP6369403B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors

Abstract

PROBLEM TO BE SOLVED: To provide an art for preventing separation of a heat dissipation material from a gap between a power card and an insulating plate.SOLUTION: A semiconductor device 2 comprises a heat dissipation layer 8 sandwiched between a surface 10a of a package 13 opposed to an insulating plate 6a and the insulating plate 6. The heat dissipation layer 8 comprises a metal plate and a grease. The metal plate has a plurality of through holes which pierce the metal plate. The grease pierces each of the plurality of through holes to connect greases which cover both surfaces of the metal plate. Each of thicknesses of the greases which cover both surfaces of the metal plate is equal to or less than 100 μm.SELECTED DRAWING: Figure 2

Description

本発明は、半導体装置に関する。特に、半導体素子を収容したパワーカードと冷却器とが絶縁部材を挟んで積層されている半導体装置に関する。   The present invention relates to a semiconductor device. In particular, the present invention relates to a semiconductor device in which a power card containing a semiconductor element and a cooler are stacked with an insulating member interposed therebetween.

上記したタイプの半導体装置は、例えば電気自動車の駆動系のインバータに用いられる。特許文献１の半導体装置では、半導体モジュールと絶縁部材とは間にグリスを介在させることによって、半導体素子に対する冷却性能が高めている。   The above-described type of semiconductor device is used, for example, in an inverter for a drive system of an electric vehicle. In the semiconductor device of Patent Document 1, the cooling performance for the semiconductor element is enhanced by interposing grease between the semiconductor module and the insulating member.

特開２００７−１６５６２０号公報JP 2007-165620 A

上記の技術では、半導体モジュール（即ちパワーカード）と絶縁板との間に塗布されたグリスは、半導体素子の発熱と冷却の繰り返し（熱サイクル）で生じるポンピングやブリードアウトと呼ばれる現象により、パワーカードと絶縁部材との間から流出する場合がある。   In the above technology, the grease applied between the semiconductor module (that is, the power card) and the insulating plate is a power card due to a phenomenon called pumping or bleed-out caused by repeated heat generation and cooling (thermal cycle) of the semiconductor element. And the insulating member may flow out.

ポンピングとは、パワーカードの熱変形により、パワーカードと冷却部材の間の隙間幅が局所的に狭まったり元に戻ったりする現象である。隙間幅が狭まるとグリスがパワーカードと絶縁板の間の隙間から押し出され、隙間幅が元に戻る際にグリスは隙間に吸い込まれる。隙間幅が元に戻る際に一部のグリスはグリス塊から千切れて元の位置にもどりきれずに、その箇所に空気が入り込む。ブリードアウトは、グリス自体の熱膨張収縮によりパワーカードと冷却部材の隙間からグリスが離脱する現象である。膨張したグリスが収縮する際、一部のグリスがグリス塊から千切れて元の位置に戻り切れず、その箇所に空気が入り込む。空気はグリスよりも熱伝導係数が低い。また、ポンピングやブリードアウトは、発熱源である半導体素子の付近で特に顕著である。従って、熱サイクルが累積するうちにパワーカードと絶縁板の間に徐々に空気が拡がり、パワーカード（半導体素子）に対する冷却性能が低下する。   Pumping is a phenomenon in which the gap width between the power card and the cooling member is locally reduced or restored due to thermal deformation of the power card. When the gap width is narrowed, the grease is pushed out from the gap between the power card and the insulating plate, and the grease is sucked into the gap when the gap width is restored. When the gap width returns, some of the grease breaks away from the grease mass and does not return to its original position, but air enters the area. Bleed-out is a phenomenon in which grease is detached from the gap between the power card and the cooling member due to thermal expansion and contraction of the grease itself. When the expanded grease contracts, some of the grease breaks away from the grease mass and does not return to its original position, and air enters the area. Air has a lower thermal conductivity coefficient than grease. In addition, pumping and bleed-out are particularly prominent in the vicinity of the semiconductor element that is a heat source. Therefore, the air gradually spreads between the power card and the insulating plate as the heat cycle accumulates, and the cooling performance for the power card (semiconductor element) decreases.

グリスのような流動性を有する放熱材以外に、ゲル状の放熱材も同様に、パワーカードと絶縁板の間から放熱材が離脱する場合がある。   In addition to the heat-dissipating material having fluidity such as grease, the heat-dissipating material may be detached from between the power card and the insulating plate.

本明細書は、パワーカードと絶縁板の間から放熱材が離脱することを防止するための技術を提供する。   The present specification provides a technique for preventing the heat dissipation material from separating between the power card and the insulating plate.

本明細書が開示する技術は、半導体素子を収容したパワーカードと冷却器とが絶縁部材を挟んで積層されている半導体装置に関する。半導体装置では、パワーカードと絶縁部材との間と絶縁部材と冷却器との間の少なくとも一方には、複数の凹部を有する金属板と、少なくとも複数の凹部内に配置されるゲル状又は流動性を有する放熱材と、が挟まれている。   The technology disclosed in this specification relates to a semiconductor device in which a power card containing a semiconductor element and a cooler are stacked with an insulating member interposed therebetween. In a semiconductor device, at least one between a power card and an insulating member, and between an insulating member and a cooler, a metal plate having a plurality of recesses, and a gel or fluidity disposed in at least the plurality of recesses And a heat dissipating material having

上記の構成では、金属板が放熱材の移動に対する抵抗となり、放熱材がポンピングやブリードアウトによって放熱材がパワーカードと絶縁板の間から離脱することを抑制することができる。   In said structure, a metal plate becomes resistance with respect to a movement of a heat radiating material, and it can suppress that a heat radiating material detach | leaves from between a power card and an insulating board by pumping or bleed-out.

本明細書が開示する技術の詳細とさらなる改良は以下の「発明を実施するための形態」にて説明する。   Details and further improvements of the technology disclosed in this specification will be described in the following “DETAILED DESCRIPTION”.

第１実施例の半導体装置の斜視図である。1 is a perspective view of a semiconductor device according to a first embodiment. 図１の座標系におけるＸＹ平面でカットした半導体装置の断面図である。It is sectional drawing of the semiconductor device cut | disconnected by XY plane in the coordinate system of FIG. 第１実施例の放熱層の平面図である。It is a top view of the thermal radiation layer of 1st Example. 図３のIV-IV断面の断面図である。It is sectional drawing of the IV-IV cross section of FIG. 第１変形例の金属板の平面図である。It is a top view of the metal plate of the 1st modification. 第２変形例の金属板の平面図である。It is a top view of the metal plate of the 2nd modification. 第３変形例の放熱層の平面図である。It is a top view of the thermal radiation layer of a 3rd modification. 第４変形例の放熱層の断面図である。It is sectional drawing of the thermal radiation layer of a 4th modification. 第５変形例の放熱層の断面図である。It is sectional drawing of the thermal radiation layer of a 5th modification. 第６変形例の放熱層の平面図である。It is a top view of the thermal radiation layer of a 6th modification. 図１０のXI-XI断面の断面図である。It is sectional drawing of the XI-XI cross section of FIG.

（第１実施例）
図面を参照して実施例の半導体装置２を説明する。図１は、第１実施例の半導体装置２の斜視図である。半導体装置２は、複数のパワーカード１０と複数の冷却器３が積層されたユニットである。なお、図１では、一つのパワーカードだけに符号１０を付し、他のパワーカードには符号を省略している。同様に、図１では、一つの冷却器だけに符号３を付し、他の冷却器には符号を省略している。また、半導体装置２の全体が見えるように、半導体装置２を収容するケース３１は仮想線で描いてある。１個のパワーカード１０は、２個の冷却器３に挟まれる。パワーカード１０と一方の冷却器３との間、及び、パワーカード１０と他方の冷却器３との間には、それぞれ絶縁板６ａ、６ｂが挟まれている。パワーカード１０と絶縁板６ａ、６ｂの間には、放熱層８が挟まれる。絶縁板６ａ、６ｂと冷却器３の間にはグラファイトシート１１が挟まれている。図１では放熱層８とグラファイトシート１１の図示は省略している。また、図１は、理解し易いように、１個のパワーカード１０とパワーカード１０を挟む２個の絶縁板６ａ、６ｂを半導体装置２から抜き出して描いてある。 (First embodiment)
A semiconductor device 2 according to an embodiment will be described with reference to the drawings. FIG. 1 is a perspective view of a semiconductor device 2 according to the first embodiment. The semiconductor device 2 is a unit in which a plurality of power cards 10 and a plurality of coolers 3 are stacked. In FIG. 1, reference numeral 10 is given to only one power card, and reference numerals are omitted for the other power cards. Similarly, in FIG. 1, the code | symbol 3 is attached | subjected to only one cooler, and the code | symbol is abbreviate | omitted to the other cooler. In addition, the case 31 for housing the semiconductor device 2 is drawn with imaginary lines so that the entire semiconductor device 2 can be seen. One power card 10 is sandwiched between two coolers 3. Insulating plates 6a and 6b are sandwiched between the power card 10 and the one cooler 3, and between the power card 10 and the other cooler 3, respectively. A heat dissipation layer 8 is sandwiched between the power card 10 and the insulating plates 6a and 6b. A graphite sheet 11 is sandwiched between the insulating plates 6 a and 6 b and the cooler 3. In FIG. 1, the heat dissipation layer 8 and the graphite sheet 11 are not shown. In FIG. 1, for ease of understanding, one power card 10 and two insulating plates 6 a and 6 b sandwiching the power card 10 are drawn from the semiconductor device 2.

一つのパワーカード１０には４個の半導体素子が収容されている。４個の半導体素子は、具体的には、２個のトランジスタＴａ、Ｔｂと、２個のダイオードＤａ、Ｄｂである。冷却器３を通る冷媒により、半導体素子が冷却される。冷媒は液体であり、典型的には水である。   One power card 10 accommodates four semiconductor elements. Specifically, the four semiconductor elements are two transistors Ta and Tb and two diodes Da and Db. The semiconductor element is cooled by the refrigerant passing through the cooler 3. The refrigerant is a liquid, typically water.

パワーカード１０と冷却器３は、共に平板型であり、複数の側面のうち最大面積の平坦面が対向するように積層されている。パワーカード１０と冷却器３は交互に積層されており、ユニットの積層方向の両端には冷却器が位置している。複数の冷却器３は、連結パイプ５ａ、５ｂで連結されている。ユニットの積層方向の一端に位置する冷却器３には、冷媒供給管４ａと冷媒排出管４ｂが連結されている。冷媒供給管４ａを通じて供給される冷媒は、連結パイプ５ａを通じて全ての冷却器３に分配される。冷媒は各冷却器３を通る間に隣接するパワーカード１０から熱を吸収する。各冷却器３を通った冷媒は連結パイプ５ｂを通り、冷媒排出管４ｂから排出される。   The power card 10 and the cooler 3 are both flat plate types, and are laminated so that the flat surfaces having the largest areas face each other among the plurality of side surfaces. The power card 10 and the cooler 3 are alternately stacked, and coolers are located at both ends in the stacking direction of the units. The plurality of coolers 3 are connected by connecting pipes 5a and 5b. A refrigerant supply pipe 4a and a refrigerant discharge pipe 4b are connected to the cooler 3 positioned at one end in the stacking direction of the units. The refrigerant supplied through the refrigerant supply pipe 4a is distributed to all the coolers 3 through the connection pipe 5a. The refrigerant absorbs heat from the adjacent power card 10 while passing through each cooler 3. The refrigerant passing through each cooler 3 passes through the connecting pipe 5b and is discharged from the refrigerant discharge pipe 4b.

半導体装置２はケース３１に収容される際、ユニットの積層方向の他端側に板バネ３２が挿入される。その板バネ３２により、パワーカード１０と絶縁板６ａ、６ｂと冷却器３の積層されたユニットには、積層方向の両側から荷重が加えられる。その荷重は、例えば３［ｋＮ］である。後述するように、絶縁板６ａ、６ｂとパワーカード１０の間には放熱層８が配置されている。３［ｋＮ］という高い荷重は、放熱層８に配置されるグリス８ａの層を薄く引き延ばし、パワーカード１０から冷却器３への伝熱効率を高める。パワーカード１０は、直接的には絶縁板６ａ、６ｂに熱を奪われる。半導体装置２は、半導体素子（各素子Ｔａ、Ｔｂ、Ｄａ、Ｄｂ）を収容したパワーカード１０に放熱層８を挟んで絶縁板６ａ、６ｂが接しているとともに、パワーカード１０と冷却器３の間の放熱層８を薄くするように積層方向に荷重が加えられているデバイスである。   When the semiconductor device 2 is accommodated in the case 31, a leaf spring 32 is inserted into the other end side in the stacking direction of the units. By the leaf spring 32, a load is applied to the unit in which the power card 10, the insulating plates 6a and 6b, and the cooler 3 are laminated from both sides in the lamination direction. The load is, for example, 3 [kN]. As will be described later, a heat radiation layer 8 is disposed between the insulating plates 6 a and 6 b and the power card 10. A high load of 3 [kN] extends a thin layer of the grease 8 a arranged in the heat dissipation layer 8, and increases the heat transfer efficiency from the power card 10 to the cooler 3. The power card 10 is directly deprived of heat by the insulating plates 6a and 6b. In the semiconductor device 2, the insulating plates 6a and 6b are in contact with the power card 10 containing the semiconductor elements (elements Ta, Tb, Da, and Db) with the heat dissipation layer 8 interposed therebetween, and the power card 10 and the cooler 3 In this device, a load is applied in the stacking direction so as to make the heat dissipation layer 8 therebetween thinner.

パワーカード１０を説明する。パワーカード１０において、絶縁板６ａと対向する一方の平坦面１０ａには、放熱板１６ａ、１６ｂが露出している。平坦面１０ａとは反対側の平坦面１０ｂには、別の放熱板１７（図１では不図示）が露出している。平坦面１０ｂにはグリスを挟んで絶縁板６ｂが接している。パワーカード１０の上面（図中Ｚ軸の正方向を向く面）からは３本の電極端子７ａ、７ｂ、７ｃが伸びており、下面（図中Ｚ軸方向の負方向を向く面）からは制御端子２９が伸びている。   The power card 10 will be described. In the power card 10, the heat radiating plates 16a and 16b are exposed on one flat surface 10a facing the insulating plate 6a. Another heat radiating plate 17 (not shown in FIG. 1) is exposed on the flat surface 10b opposite to the flat surface 10a. An insulating plate 6b is in contact with the flat surface 10b with grease interposed therebetween. Three electrode terminals 7a, 7b, and 7c extend from the upper surface of the power card 10 (the surface facing the positive direction of the Z-axis in the figure), and from the lower surface (the surface facing the negative direction of the Z-axis direction in the figure). The control terminal 29 is extended.

図２を参照してパワーカード１０と冷却器３との間の構造について説明する。図２は、図１のパワーカード１０を図中の座標系のＸＹ面に平行な平面であってトランジスタＴａとＴｂを横切る平面でカットした断面図である。   The structure between the power card 10 and the cooler 3 will be described with reference to FIG. FIG. 2 is a cross-sectional view of the power card 10 of FIG. 1 cut along a plane parallel to the XY plane of the coordinate system in the drawing and across the transistors Ta and Tb.

先に、パワーカード１０の内部構造を説明する。４個の半導体素子（トランジスタＴａ、Ｔｂ、ダイオードＤａ、Ｄｂ）は、樹脂製のパッケージ１３に収容されている。パッケージ１３は、射出成形により形成され、半導体素子を封止する。なお、以下では、パワーカード１０の平坦面１０ａ、１０ｂをパッケージ１３の平坦面１０ａ、１０ｂと称する場合がある。   First, the internal structure of the power card 10 will be described. Four semiconductor elements (transistors Ta and Tb, diodes Da and Db) are accommodated in a resin package 13. The package 13 is formed by injection molding and seals the semiconductor element. Hereinafter, the flat surfaces 10a and 10b of the power card 10 may be referred to as the flat surfaces 10a and 10b of the package 13.

いずれの半導体素子も平坦なチップである。トランジスタＴａ（Ｔｂ）のチップの一方の平坦面にはコレクタ電極が露出しており、他方の平坦面にはエミッタ電極が露出している。トランジスタＴａの一方の平坦面の電極はハンダ１５により放熱板１６ａの裏面に接合している。放熱板１６ａの表面は、パッケージ１３の平坦面１０ａに露出している。トランジスタＴａの他方の平坦面の電極は、導電性のスペーサ１４を介してハンダ１５により放熱板１７の裏面に接合している。放熱板１７の表面は、パッケージ１３の平坦面１０ｂに露出している。なお、トランジスタＴａ（Ｔｂ）のゲート電極は、チップの一方の平坦面の端に設けられている。また、トランジスタＴｂの各電極もトランジスタＴａと同様に、ハンダ１５とスペーサ１４を利用して放熱板１６ｂと放熱板１７に接合している。   All the semiconductor elements are flat chips. The collector electrode is exposed on one flat surface of the chip of the transistor Ta (Tb), and the emitter electrode is exposed on the other flat surface. The electrode on one flat surface of the transistor Ta is joined to the back surface of the heat radiating plate 16 a by solder 15. The surface of the heat radiating plate 16 a is exposed on the flat surface 10 a of the package 13. The electrode on the other flat surface of the transistor Ta is joined to the back surface of the heat sink 17 by the solder 15 via the conductive spacer 14. The surface of the heat sink 17 is exposed on the flat surface 10 b of the package 13. Note that the gate electrode of the transistor Ta (Tb) is provided at the end of one flat surface of the chip. Similarly to the transistor Ta, each electrode of the transistor Tb is joined to the heat radiating plate 16b and the heat radiating plate 17 using the solder 15 and the spacer 14.

放熱板１６ａは、電極端子７ａの一部である。トランジスタＴａの電極を外部の他のデバイスと接続するための電極端子７ａにおいて、パッケージ１３の平坦面１０ａに露出している部位が放熱板１６ａに相当する。電極端子７ａはトランジスタＴａの電極と接しているので、トランジスタＴａの内部の熱を伝えやすい。一方、冷却器３はアルミニウム（導電性の金属）で作られているので、放熱板１６ａと絶縁する必要がある。それゆえ、半導体装置２は、冷却器３と放熱板１６ａ（パワーカード１０）との間に絶縁板６ａを挟んでいる。絶縁板６ａ、６ｂは、薄くて絶縁性が高く、伝熱性も良いセラミックスで作られている。放熱板１６ａ（電極端子７ａ）及びスペーサ１４は、導電性と伝熱性に優れた銅で作られている。放熱板１６ｂ、放熱板１７も同様である。   The heat sink 16a is a part of the electrode terminal 7a. In the electrode terminal 7a for connecting the electrode of the transistor Ta to another external device, a portion exposed to the flat surface 10a of the package 13 corresponds to the heat radiating plate 16a. Since the electrode terminal 7a is in contact with the electrode of the transistor Ta, it easily conducts heat inside the transistor Ta. On the other hand, since the cooler 3 is made of aluminum (conductive metal), it is necessary to insulate it from the heat sink 16a. Therefore, the semiconductor device 2 has the insulating plate 6a sandwiched between the cooler 3 and the heat radiating plate 16a (power card 10). The insulating plates 6a and 6b are made of ceramics that are thin, highly insulating, and have good heat conductivity. The heat sink 16a (electrode terminal 7a) and the spacer 14 are made of copper having excellent conductivity and heat conductivity. The same applies to the heat sink 16b and the heat sink 17.

放熱板１６ｂ、１７も夫々、放熱板１６ａと同様に、電極端子７ｂ、７ｃの一部である。また、ダイオードＤａ、Ｄｂも、トランジスタＴａ、Ｔｂと同様に、平坦なチップである。ダイオードＤａ、Ｄｂの平坦面に露出している電極は、トランジスタＴａ、Ｔｂと同様に、放熱板１６ａ、１６ｂ、１７に接続している。   Similarly to the heat dissipation plate 16a, the heat dissipation plates 16b and 17 are also part of the electrode terminals 7b and 7c. The diodes Da and Db are also flat chips like the transistors Ta and Tb. The electrodes exposed on the flat surfaces of the diodes Da and Db are connected to the heat sinks 16a, 16b, and 17 in the same manner as the transistors Ta and Tb.

パッケージ１３の平坦面１０ａと絶縁板６ａの間には、放熱層８が配置されている。図３、図４に示すように、放熱層８は、金属板８ｂとグリス８ａとを備える。なお、図２では、放熱層８の断面は簡略化して示されている。金属板８ｂは、平坦面１０ａよりも若干小さい。金属板８ｂは、少なくとも放熱板１６ａ、１６ｂと対向している。金属板の厚みは１００μｍ以下である。金属板８ｂは、複数の貫通孔８ｃを有する。金属板８ｂは、銅等の熱伝導性が高い金属で作製されている。   A heat radiation layer 8 is disposed between the flat surface 10a of the package 13 and the insulating plate 6a. As shown in FIGS. 3 and 4, the heat dissipation layer 8 includes a metal plate 8b and grease 8a. In FIG. 2, the cross section of the heat dissipation layer 8 is shown in a simplified manner. The metal plate 8b is slightly smaller than the flat surface 10a. The metal plate 8b is opposed to at least the heat radiating plates 16a and 16b. The thickness of the metal plate is 100 μm or less. The metal plate 8b has a plurality of through holes 8c. The metal plate 8b is made of a metal having high thermal conductivity such as copper.

金属板８ｂの表裏面は、グリス８ａによって全面的に覆われている。金属板８ｂの表裏面を覆うグリス８ａの厚みは、それぞれ１００μｍ以下である。グリス８ａは、複数の貫通孔８ｃのそれぞれを貫通して、金属板８ｂの表裏面を覆うグリス８ａを連結している。放熱層８では、平坦面１０ａと絶縁板６ａとのそれぞれに対して、グリス８ａが接触しており、金属板８ｂは接触していない。同様に、パッケージ１３の平坦面１０ｂと絶縁板６ｂの間にも、放熱層８が挟まれている。   The front and back surfaces of the metal plate 8b are entirely covered with grease 8a. The thickness of the grease 8a covering the front and back surfaces of the metal plate 8b is 100 μm or less, respectively. The grease 8a passes through each of the plurality of through holes 8c and connects the grease 8a that covers the front and back surfaces of the metal plate 8b. In the heat dissipation layer 8, the grease 8a is in contact with each of the flat surface 10a and the insulating plate 6a, and the metal plate 8b is not in contact. Similarly, the heat radiation layer 8 is also sandwiched between the flat surface 10b of the package 13 and the insulating plate 6b.

絶縁板６ａと冷却器３の間には、グラファイトシート１１が挟まれている。グラファイトシート１１は、絶縁板６ａと冷却器３のそれぞれに接触している。同様に、絶縁板６ｂと冷却器３の間にも、グラファイトシート１１が挟まれている。   A graphite sheet 11 is sandwiched between the insulating plate 6 a and the cooler 3. The graphite sheet 11 is in contact with each of the insulating plate 6 a and the cooler 3. Similarly, the graphite sheet 11 is also sandwiched between the insulating plate 6 b and the cooler 3.

パワーカード１０の平坦面１０ａと冷却器３の間は、パワーカード１０、放熱層８（即ちグリス８ａ、金属板８ｂ、グリス８ａ）、絶縁板６ａ、グラファイトシート１１、冷却器３の順に積層されている。また、パワーカード１０の平坦面１０ｂと冷却器３の間は、パワーカード１０、放熱層８（即ちグリス８ａ、金属板８ｂ、グリス８ａ）、絶縁板６ｂ、グラファイトシート１１、冷却器３の順に積層されている。   Between the flat surface 10a of the power card 10 and the cooler 3, the power card 10, the heat radiation layer 8 (that is, the grease 8a, the metal plate 8b, and the grease 8a), the insulating plate 6a, the graphite sheet 11, and the cooler 3 are laminated in this order. ing. Further, between the flat surface 10b of the power card 10 and the cooler 3, the power card 10, the heat radiation layer 8 (that is, the grease 8a, the metal plate 8b, the grease 8a), the insulating plate 6b, the graphite sheet 11, and the cooler 3 are arranged in this order. Are stacked.

本実施例の効果について説明する。以下、放熱板１６ａと絶縁板６ａの間を例にとって説明する。従来では、パワーカード１０がグリス８ａを挟んで絶縁板６ａに接しているとともにパワーカード１０と絶縁板６ａの積層方向に荷重が加えられている半導体装置において、当該荷重によりグリス８ａは薄く引き延ばされる。グリス８ａが薄く延ばされると、パワーカードの発熱により、ポンピングあるいはブリードアウトによって、グリス８ａがパワーカードと冷却部材の隙間から脱落する虞が生じる。本実施例の構成によれば、グリス８ａは、金属板８ｂの表裏面を覆うとともに、貫通孔８ｃを通過するグリス８ａによって金属板８ｂの表裏面のグリス８ａが連結されている。この構成によれば、貫通孔８ｃを通過するグリス８ａが、貫通孔８ｃの周縁の金属板８ｂに係合して、グリス８ａが金属板８ｂの面方向に平行に移動することを抑制することができる。この結果、グリス８ａが放熱板１６ａと絶縁板６ａの間から離脱することを抑制することができる。   The effect of the present embodiment will be described. Hereinafter, a description will be given of an example between the heat radiating plate 16a and the insulating plate 6a. Conventionally, in a semiconductor device in which the power card 10 is in contact with the insulating plate 6a with the grease 8a interposed therebetween and a load is applied in the stacking direction of the power card 10 and the insulating plate 6a, the grease 8a is thinly stretched by the load. It is. When the grease 8a is thinly stretched, the heat generated by the power card may cause the grease 8a to drop from the gap between the power card and the cooling member due to pumping or bleed out. According to the configuration of the present embodiment, the grease 8a covers the front and back surfaces of the metal plate 8b, and the grease 8a on the front and back surfaces of the metal plate 8b is connected by the grease 8a passing through the through hole 8c. According to this configuration, the grease 8a passing through the through hole 8c is engaged with the metal plate 8b at the periphery of the through hole 8c, and the grease 8a is prevented from moving in parallel with the surface direction of the metal plate 8b. Can do. As a result, it is possible to suppress the grease 8a from separating from between the heat radiating plate 16a and the insulating plate 6a.

さらに、仮にグリス８ａが離脱したとしても、金属板８ｂが、放熱板１６ａと絶縁板６ａに直接接触することによって、放熱板１６ａから絶縁板６ａに熱を伝達することができる。   Further, even if the grease 8a is detached, heat can be transferred from the heat radiating plate 16a to the insulating plate 6a by the metal plate 8b being in direct contact with the heat radiating plate 16a and the insulating plate 6a.

放熱板１６ｂと絶縁板６ａの間、放熱板１７と絶縁板６ｂの間でも上述と同様の効果が得られる。   The same effects as described above can be obtained between the heat radiating plate 16b and the insulating plate 6a and between the heat radiating plate 17 and the insulating plate 6b.

実施例で説明した技術に関する留意点を述べる。図では、理解を助けるため、放熱層の厚み、などを強調して描いることに留意されたい。   Points to be noted regarding the technology described in the embodiments will be described. It should be noted that in the drawing, the thickness of the heat dissipation layer is emphasized to help understanding.

図２に示したように、冷却器３の内部は単純な空洞である。冷却器３の内部空間には、絶縁板６ａ、６ｂと接する側板の裏面に接するフィンを設けてもよい。   As shown in FIG. 2, the inside of the cooler 3 is a simple cavity. In the internal space of the cooler 3, fins that contact the back surface of the side plates that contact the insulating plates 6a and 6b may be provided.

放熱層８の金属板の貫通孔の形状や配置は、金属板８ｂの貫通孔８ｃの形状（即ち円形）及び配置に限られない。例えば、放熱層８は、金属板８ｂに替えて、図５に示す金属板１０８ｂあるいは図６に示す金属板２０８ｂを備えていてもよい。金属板１０８ｂ、金属板２０８ｂでは、貫通孔１０８ｃ、２０８ｃが放熱板１６ａ、１６ｂ、１７と対向する部分に集中的に配置されていてもよい。   The shape and arrangement of the through holes of the metal plate of the heat dissipation layer 8 are not limited to the shape (that is, circular) and arrangement of the through holes 8c of the metal plate 8b. For example, the heat dissipation layer 8 may include the metal plate 108b shown in FIG. 5 or the metal plate 208b shown in FIG. 6 instead of the metal plate 8b. In the metal plate 108b and the metal plate 208b, the through holes 108c and 208c may be arranged in a concentrated manner at portions facing the heat radiating plates 16a, 16b, and 17.

また、例えば、金属板８ｂに替えて、図７に示す金属板３０８ｂを備えていてもよい。金属板３０８ｂの貫通孔３０８ｃは、三角形であってもよい。なお、金属板３０８ｂでは、図７の上から２、４行目の貫通孔３０８ｃのそれぞれが、１、３、５行目の貫通孔３０８ｃのそれぞれに対して、上下方向反転して形成されている。しかしながら、２、４行目の貫通孔３０８ｃは、１、３、５行目の貫通孔３０８ｃと同様の方向で形成されていてもよい。また、金属板８ｂの貫通孔８ｃは、三角形以外の多角形であってもよい。   Further, for example, a metal plate 308b shown in FIG. 7 may be provided instead of the metal plate 8b. The through hole 308c of the metal plate 308b may be triangular. In the metal plate 308b, the through holes 308c in the second and fourth rows from the top of FIG. 7 are formed so as to be vertically inverted with respect to the through holes 308c in the first, third, and fifth rows. Yes. However, the through holes 308c in the second and fourth rows may be formed in the same direction as the through holes 308c in the first, third and fifth rows. Further, the through hole 8c of the metal plate 8b may be a polygon other than a triangle.

また、半導体装置２は、放熱層８に替えて、図８に示す放熱層４０８を備えていてもよい。放熱層４０８は、放熱層８と同様の金属板８ｂと放熱層８と異なるグリス４０８ａを備えていてもよい。グリス４０８ａは、貫通孔８ｃ内に配置されている一方、金属板８ｂの表裏面のいずれにも配置されていなくてもよい。なお、グリスは、金属板８ｂの表裏面の一方に配置されていてもよい。   Further, the semiconductor device 2 may include a heat dissipation layer 408 shown in FIG. 8 instead of the heat dissipation layer 8. The heat dissipation layer 408 may include a metal plate 8 b similar to the heat dissipation layer 8 and grease 408 a different from the heat dissipation layer 8. While the grease 408a is disposed in the through hole 8c, the grease 408a may not be disposed on any of the front and back surfaces of the metal plate 8b. Note that the grease may be disposed on one of the front and back surfaces of the metal plate 8b.

あるいは、半導体装置２は、放熱層８に替えて、図９に示す放熱層５０８を備えていてもよい。放熱層５０８は、金属板５０８ｂとグリス５０８ａを備えていてもよい。金属板５０８ｂは、金属板５０８ｂの表裏面の一方から他方に向かって窪む凹部５０８ｃを有していてもよい。凹部５０８ｃは、金属板５０８ｂを貫通していない。グリス５０８ａは、凹部５０８ｃの内部及び金属板５０８ｂの表裏面のうち凹部５０８ｃが配置されている側の面に配置されていてもよい。   Alternatively, the semiconductor device 2 may include a heat dissipation layer 508 shown in FIG. 9 instead of the heat dissipation layer 8. The heat dissipation layer 508 may include a metal plate 508b and grease 508a. The metal plate 508b may have a recess 508c that is recessed from one of the front and back surfaces of the metal plate 508b toward the other. The recess 508c does not penetrate the metal plate 508b. The grease 508a may be disposed on the surface on the side where the recess 508c is disposed among the inside of the recess 508c and the front and back surfaces of the metal plate 508b.

また、半導体装置２は、放熱層８に替えて、図１０、図１１に示す放熱層６０８を備えていてもよい。放熱層６０８は、複数の金属部６０８ｂを内包するゲル状の放熱材６０８ａを備えていてもよい。金属部６０８ｂは、厚み１００μｍ以下の円柱形状を有していてもよい。放熱材６０８ａは、厚み３００μｍ以下の平板形状を有していてもよい。なお、放熱材６０８ａは、グリスであってもよい。また、金属部６０８ｂは、円柱形状でなくてもよく、多角柱形状であってもよいし、球体等の３次元形状を有していてもよい。本変形例の構成は、以下のように表現することができる。   The semiconductor device 2 may include a heat dissipation layer 608 shown in FIGS. 10 and 11 instead of the heat dissipation layer 8. The heat dissipation layer 608 may include a gel-like heat dissipation material 608a that includes a plurality of metal portions 608b. The metal part 608b may have a columnar shape with a thickness of 100 μm or less. The heat dissipation material 608a may have a flat plate shape with a thickness of 300 μm or less. Note that the heat dissipation material 608a may be grease. Moreover, the metal part 608b may not be a columnar shape, may be a polygonal column shape, or may have a three-dimensional shape such as a sphere. The configuration of this modification can be expressed as follows.

半導体素子を収容したパワーカードと冷却器とが絶縁部材を挟んで積層されている半導体装置であって、
前記パワーカードと前記絶縁部材との間には、複数の金属部を包含するゲル状又は流動性を有する放熱材と、が挟まれている半導体装置。 A semiconductor device in which a power card containing a semiconductor element and a cooler are stacked with an insulating member interposed therebetween,
A semiconductor device in which a gel-like or fluid heat-dissipating material including a plurality of metal parts is sandwiched between the power card and the insulating member.

上記のグリス８ａ等は、ゲル状の放熱材であってもよい。   The grease 8a and the like may be a gel heat dissipation material.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。   Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.

２：半導体装置
３：冷却器
６ａ、６ｂ：絶縁板
８：放熱層
８ａ：グリス
８ｂ：金属板
８ｃ：貫通孔
１０：パワーカード
１１：グラファイトシート
１４：スペーサ
１５：ハンダ
１６ａ：放熱板
１６ｂ：放熱板
１７：放熱板 2: Semiconductor device 3: Coolers 6a, 6b: Insulating plate 8: Heat radiation layer 8a: Grease 8b: Metal plate 8c: Through hole 10: Power card 11: Graphite sheet 14: Spacer 15: Solder 16a: Heat radiation plate 16b: Heat radiation Plate 17: heat sink

Claims (1)

半導体素子を収容したパワーカードと冷却器とが絶縁部材を挟んで積層されている半導体装置であって、
前記パワーカードと前記絶縁部材との間と前記絶縁部材と前記冷却器との間の少なくとも一方には、複数の凹部を有する金属板と、少なくとも前記複数の凹部内に配置されるゲル状又は流動性を有する放熱材と、が挟まれている半導体装置。 A semiconductor device in which a power card containing a semiconductor element and a cooler are stacked with an insulating member interposed therebetween,
At least one between the power card and the insulating member, and between the insulating member and the cooler, a metal plate having a plurality of recesses, and a gel or flow disposed in at least the plurality of recesses Semiconductor device having a heat dissipation material sandwiched between them.
JP2015133589A 2015-07-02 2015-07-02 Semiconductor device Active JP6369403B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015133589A JP6369403B2 (en) 2015-07-02 2015-07-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015133589A JP6369403B2 (en) 2015-07-02 2015-07-02 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2017017217A true JP2017017217A (en) 2017-01-19
JP6369403B2 JP6369403B2 (en) 2018-08-08

Family

ID=57831404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015133589A Active JP6369403B2 (en) 2015-07-02 2015-07-02 Semiconductor device

Country Status (1)

Country Link
JP (1) JP6369403B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695276A (en) * 2017-04-03 2018-10-23 富士电机株式会社 The manufacturing method of semiconductor device and semiconductor device
JP2020068363A (en) * 2018-10-26 2020-04-30 住友金属鉱山株式会社 Semiconductor module with thermally conductive grease and manufacturing method for the same
JP2020068362A (en) * 2018-10-26 2020-04-30 住友金属鉱山株式会社 Semiconductor module with thermally conductive grease
JP2020155725A (en) * 2019-03-22 2020-09-24 トヨタ自動車株式会社 Semiconductor device
CN111739883A (en) * 2019-03-25 2020-10-02 丰田自动车株式会社 Semiconductor device and method for manufacturing the same
JP2021132157A (en) * 2020-02-20 2021-09-09 三菱電機株式会社 Semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165620A (en) * 2005-12-14 2007-06-28 Denso Corp Semiconductor cooling structure
JP2012004358A (en) * 2010-06-17 2012-01-05 Denso Corp Semiconductor module mounting structure
JP2013062282A (en) * 2011-09-12 2013-04-04 Toyota Motor Corp Semiconductor device
JP2013120866A (en) * 2011-12-08 2013-06-17 Aisin Seiki Co Ltd Semiconductor device
JP2014011393A (en) * 2012-07-02 2014-01-20 Mitsubishi Electric Corp Semiconductor device
JP2014225571A (en) * 2013-05-16 2014-12-04 株式会社豊田自動織機 Semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165620A (en) * 2005-12-14 2007-06-28 Denso Corp Semiconductor cooling structure
JP2012004358A (en) * 2010-06-17 2012-01-05 Denso Corp Semiconductor module mounting structure
JP2013062282A (en) * 2011-09-12 2013-04-04 Toyota Motor Corp Semiconductor device
JP2013120866A (en) * 2011-12-08 2013-06-17 Aisin Seiki Co Ltd Semiconductor device
JP2014011393A (en) * 2012-07-02 2014-01-20 Mitsubishi Electric Corp Semiconductor device
JP2014225571A (en) * 2013-05-16 2014-12-04 株式会社豊田自動織機 Semiconductor device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695276A (en) * 2017-04-03 2018-10-23 富士电机株式会社 The manufacturing method of semiconductor device and semiconductor device
JP2018181893A (en) * 2017-04-03 2018-11-15 富士電機株式会社 Semiconductor device and semiconductor device manufacturing method
JP2020068363A (en) * 2018-10-26 2020-04-30 住友金属鉱山株式会社 Semiconductor module with thermally conductive grease and manufacturing method for the same
JP2020068362A (en) * 2018-10-26 2020-04-30 住友金属鉱山株式会社 Semiconductor module with thermally conductive grease
JP2020155725A (en) * 2019-03-22 2020-09-24 トヨタ自動車株式会社 Semiconductor device
CN111739883A (en) * 2019-03-25 2020-10-02 丰田自动车株式会社 Semiconductor device and method for manufacturing the same
JP2021132157A (en) * 2020-02-20 2021-09-09 三菱電機株式会社 Semiconductor device
JP7318558B2 (en) 2020-02-20 2023-08-01 三菱電機株式会社 semiconductor equipment

Also Published As

Publication number Publication date
JP6369403B2 (en) 2018-08-08

Similar Documents

Publication Publication Date Title
JP6369403B2 (en) Semiconductor device
US11075331B2 (en) Thermoelectric device having circuitry with structural rigidity
US10064310B2 (en) Power-module device, power conversion device, and method for manufacturing power-module device
JP2009105325A (en) Semiconductor cooling device
JP6423731B2 (en) Semiconductor module
JP6483565B2 (en) Semiconductor device
JP6361597B2 (en) Semiconductor device
JP2016054223A (en) Semiconductor device
JP2016054221A (en) Semiconductor device
JP6528730B2 (en) Semiconductor device
JP2017017229A (en) Semiconductor device
JP2016054220A (en) Semiconductor device
JP2016066660A (en) Semiconductor device
JP5262037B2 (en) Semiconductor cooling structure
JP4482824B2 (en) Double-sided cooling type semiconductor device
CN110120389B (en) Semiconductor device with a plurality of semiconductor chips
JP6468095B2 (en) Semiconductor device
JP2017017280A (en) Semiconductor device
JP6724668B2 (en) Semiconductor device
JP2016092222A (en) Semiconductor device
JP2016092226A (en) Semiconductor device
JP2016054175A (en) Semiconductor device
US20200312739A1 (en) Semiconductor device and method for manufacturing same
JP2017017189A (en) Semiconductor device manufacturing method
JP6314726B2 (en) Semiconductor module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180612

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180625

R151 Written notification of patent or utility model registration

Ref document number: 6369403

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151