JP2017016250A - バリア同期装置、バリア同期方法及びプログラム - Google Patents
バリア同期装置、バリア同期方法及びプログラム Download PDFInfo
- Publication number
- JP2017016250A JP2017016250A JP2015129945A JP2015129945A JP2017016250A JP 2017016250 A JP2017016250 A JP 2017016250A JP 2015129945 A JP2015129945 A JP 2015129945A JP 2015129945 A JP2015129945 A JP 2015129945A JP 2017016250 A JP2017016250 A JP 2017016250A
- Authority
- JP
- Japan
- Prior art keywords
- barrier synchronization
- thread
- notification
- threads
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Multi Processors (AREA)
Abstract
バリア同期に要する時間を短縮することを可能にするバリア同期装置等を提供する。
【解決手段】
バリア同期装置100は、並列プログラムにおける複数のスレッドのうち、バリア同期点に未到達であるスレッドの数に基づいて通知を発生する通知部110と、マルチコアプロセッサに含まれるプロセッサコアのうち、スレッドを実行するプロセッサコアの動作状態を通知に応じて制御するプロセッサ制御部120と、通知に応じて、スレッドの実行状態を変更する並列プログラム制御部130とを備える。
【選択図】 図1
Description
・ROM(Read Only Memory)502
・RAM(Ramdom Access Memory)503
・RAM503にロードされるプログラム504
・プログラム504を格納する記憶装置505
・記憶媒体506の読み書きを行うドライブ装置507
・通信ネットワーク509と接続する通信インターフェース508
・データの入出力を行う入出力インターフェース510
・各構成要素を接続するバス511
なお、CPU501は、マルチコアプロセッサであってもよい。図8に示す例では、CPU501は、コア501−1から501−4の4つのコアを含む。後述する本発明の各実施形態におけるバリア同期装置が同期の対象とする並列プログラムは、マルチコアプロセッサにて実行されることを想定する。また、各装置の実現方法には様々な変形例がある。例えば、各装置は、専用の装置として実現することができる。また、各装置は、複数の装置の組み合わせにより実現することができる。
まず、本発明の第1の実施形態について説明する。図1は、本発明の第1の実施形態におけるバリア同期装置の構成を示す図である。図2は、本発明の第1の実施形態におけるバリア同期装置が対象とする並列プログラムの動作例を示す図である。図3は、本発明の第1の実施形態におけるバリア同期装置の通知部にて用いられる管理テーブルの一例を示す図である。図4は、本発明の第1の実施形態におけるバリア同期装置の動作の一例を示すフローチャートである。図5は、本発明の第1の実施形態におけるバリア同期装置の動作の別の一例を示すフローチャートである。図6は、本発明の第1の実施形態におけるバリア同期装置によるプロセッサコアの動作状態及び動作速度の変更例を示す図である。
すなわち、通知部110は、バリア同期点に未到達であるスレッドの数に応じて通知の形式を変更してもよい。なお、通知部110は、バリア同期点に未到達であるスレッドの数に関わらず、同じ形式にて通知を発生してもよい。この場合には、例えば、後述するプロセッサ制御部130や速度変更部140等が、バリア同期点に未到達であるスレッドの数に応じた制御を行う。
そこで、並列プログラム制御部130は、バリア同期に到達したスレッドの実行状態を停止状態等に変更する。このような制御により、バリア同期に未到達であるスレッドにおける処理が、バリア同期に到達したスレッドによって影響を受ける可能性が小さくなる。
この例においては、速度変更部140は、通常よりも高い動作速度で動作するコアが存在する場合には、そのコアを通常の動作速度にて動作するように制御する。
本発明の第1の実施形態におけるバリア同期装置100には、種々の変形例が考えられる。図7は、本発明の第1の実施形態の変形例におけるバリア同期装置の構成を示す図である。
110 通知部
111 管理テーブル
112 スレッド状態
113 同期待ちスレッド数
120 プロセッサ制御部
130 並列プログラム制御部
140 速度変更部
200 並列プログラム
201 スレッド
500 情報処理装置
501 CPU
551 コア
502 ROM
503 RAM
504 プログラム
505 記憶装置
506 記憶媒体
507 ドライブ装置
508 通信インターフェース
509 通信ネットワーク
510 入出力インターフェース
511 バス
Claims (10)
- 並列プログラムにおける複数のスレッドのうち、バリア同期点に未到達である前記スレッドの数に基づいて通知を発生する通知手段と、
マルチコアプロセッサに含まれるプロセッサコアのうち、前記スレッドを実行する前記プロセッサコアの動作状態を前記通知に応じて制御するプロセッサ制御手段と、
前記通知に応じて、前記スレッドの実行状態を変更する並列プログラム制御手段とを備える、バリア同期装置。 - 前記スレッドを実行する前記プロセッサコアの動作速度を変更する速度変更手段を備える、請求項1に記載のバリア同期装置。
- 前記通知手段は、バリア同期点に未到達である前記スレッドが1以上の所定の数である場合に通知を発生する、請求項1又は2に記載のバリア同期装置。
- 前記通知手段は、バリア同期点に未到達である前記スレッドが0である場合に通知を発生する、請求項1から3のいずれか一項に記載のバリア同期装置。
- 前記プロセッサ制御手段は、バリア同期点に未到達である前記スレッドが1以上の所定の数である場合における前記通知に基づいて、バリア同期点に到達した前記スレッドを実行する前記プロセッサコアを停止状態とするように制御する、請求項1から4のいずれか一項に記載のバリア同期装置。
- 前記プロセッサ制御手段は、バリア同期点に未到達である前記スレッドが0である場合における前記通知に基づいて、停止状態にある前記プロセッサコアを動作状態とするように制御する、請求項1から5のいずれか一項に記載のバリア同期装置。
- 前記速度変更手段は、停止状態にある前記プロセッサコアの数に基づいて、バリア同期点に未到達である前記スレッドを実行する前記プロセッサコアの動作速度を高めるように変更する、請求項1から6のいずれか一項に記載のバリア同期装置。
- 前記速度変更手段は、複数の前記スレッドの全てがバリア同期点に到達した場合に、前記プロセッサコアの動作速度を通常の動作速度に変更する、請求項1から7のいずれか一項に記載のバリア同期装置。
- 並列プログラムにおける複数のスレッドのうち、バリア同期点に未到達である前記スレッドの数に基づいて通知を発生し、
マルチコアプロセッサに含まれるプロセッサコアのうち、前記スレッドを実行する前記プロセッサコアの動作状態を前記通知に応じて制御し、
前記通知手段からの通知に応じて、前記スレッドの実行状態を変更し、
前記スレッドを実行する前記プロセッサコアの動作速度を変更する、バリア同期方法。 - コンピュータに、
並列プログラムにおける複数のスレッドのうち、バリア同期点に未到達である前記スレッドの数に基づいて通知を発生する処理と、
マルチコアプロセッサに含まれるプロセッサコアのうち、前記スレッドを実行する前記プロセッサコアの動作状態を前記通知に応じて制御する処理と、
前記通知手段からの通知に応じて、前記スレッドの実行状態を変更する処理と、
前記スレッドを実行する前記プロセッサコアの動作速度を変更する処理とを実行させる、プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015129945A JP2017016250A (ja) | 2015-06-29 | 2015-06-29 | バリア同期装置、バリア同期方法及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015129945A JP2017016250A (ja) | 2015-06-29 | 2015-06-29 | バリア同期装置、バリア同期方法及びプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017016250A true JP2017016250A (ja) | 2017-01-19 |
Family
ID=57829112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015129945A Pending JP2017016250A (ja) | 2015-06-29 | 2015-06-29 | バリア同期装置、バリア同期方法及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017016250A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112486693A (zh) * | 2019-09-11 | 2021-03-12 | 富士通株式会社 | 屏障同步***和并行信息处理设备 |
EP3792764A1 (en) * | 2019-09-11 | 2021-03-17 | Fujitsu Limited | Barrier synchronization circuit, barrier synchronization method, and parallel information processing apparatus |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008155806A1 (ja) * | 2007-06-20 | 2008-12-24 | Fujitsu Limited | バリア同期方法、装置、及びマルチコアプロセッサ |
JP2014056594A (ja) * | 2009-12-03 | 2014-03-27 | Intel Corp | イベント処理のためのターボ性能を向上させる方法および装置 |
-
2015
- 2015-06-29 JP JP2015129945A patent/JP2017016250A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008155806A1 (ja) * | 2007-06-20 | 2008-12-24 | Fujitsu Limited | バリア同期方法、装置、及びマルチコアプロセッサ |
JP2014056594A (ja) * | 2009-12-03 | 2014-03-27 | Intel Corp | イベント処理のためのターボ性能を向上させる方法および装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112486693A (zh) * | 2019-09-11 | 2021-03-12 | 富士通株式会社 | 屏障同步***和并行信息处理设备 |
EP3792763A1 (en) * | 2019-09-11 | 2021-03-17 | Fujitsu Limited | Barrier synchronization system and parallel information processing apparatus |
EP3792764A1 (en) * | 2019-09-11 | 2021-03-17 | Fujitsu Limited | Barrier synchronization circuit, barrier synchronization method, and parallel information processing apparatus |
JP2021043740A (ja) * | 2019-09-11 | 2021-03-18 | 富士通株式会社 | バリア同期回路、バリア同期方法及び並列情報処理装置 |
JP2021043737A (ja) * | 2019-09-11 | 2021-03-18 | 富士通株式会社 | バリア同期システム、バリア同期方法及び並列情報処理装置 |
US11487593B2 (en) | 2019-09-11 | 2022-11-01 | Fujitsu Limited | Barrier synchronization system and parallel information processing apparatus |
CN112486693B (zh) * | 2019-09-11 | 2023-07-07 | 富士通株式会社 | 屏障同步***和并行信息处理设备 |
US11709718B2 (en) | 2019-09-11 | 2023-07-25 | Fujitsu Limited | Barrier synchronization circuit, barrier synchronization method, and parallel information processing apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002215599A (ja) | マルチプロセッサシステムおよびその制御方法 | |
Zeng et al. | An efficient formulation of the real-time feasibility region for design optimization | |
JP6494155B2 (ja) | ミニコア基盤の再構成可能プロセッサ、そのためのスケジュール装置及び方法 | |
JP6673202B2 (ja) | 演算装置、演算装置の制御方法、及び、演算装置の制御プログラム | |
US20230127112A1 (en) | Sub-idle thread priority class | |
JP2016012221A (ja) | 加工プログラム指令内容に応じてcpu負荷を分散可能な数値制御装置 | |
US20210191757A1 (en) | Sub-idle thread priority class | |
JP2017016250A (ja) | バリア同期装置、バリア同期方法及びプログラム | |
JP2018022317A (ja) | Hilシミュレーションシステム及びその制御方法 | |
EP2620876A1 (en) | Method and apparatus for data processing, pci-e bus system and server | |
JP6368452B2 (ja) | 非同期のデバイスによって実行されるタスクのスケジューリングの向上 | |
JP6074932B2 (ja) | 演算処理装置及び演算処理方法 | |
JP5630798B1 (ja) | プロセッサーおよび方法 | |
JP2014206805A (ja) | 制御装置 | |
JP2011070318A (ja) | バッチ処理実行方法及びバッチ処理実行システム | |
JP2013250696A (ja) | プロセッサシステムおよびプロセッサ制御装置 | |
US9015720B2 (en) | Efficient state transition among multiple programs on multi-threaded processors by executing cache priming program | |
JP2016206817A (ja) | 電子制御装置 | |
JP5949245B2 (ja) | 情報処理装置、実行プログラムおよび実行方法 | |
JP5768586B2 (ja) | 計算装置、計算装置の制御方法、及びプログラム | |
US20080288952A1 (en) | Processing apparatus and device control unit | |
JP5486368B2 (ja) | マイクロコンピュータ及びマイクロコンピュータの制御方法 | |
JP2012048515A (ja) | マルチノードにわたるデータの送受信をバリア同期無しで行う並列計算処理 | |
JP2011060048A (ja) | 情報処理装置、情報処理方法及び情報処理プログラム | |
JP6658123B2 (ja) | 並列処理装置、並列処理方法及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180515 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190322 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190528 |