JP2016541186A - 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法 - Google Patents
放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法 Download PDFInfo
- Publication number
- JP2016541186A JP2016541186A JP2016535104A JP2016535104A JP2016541186A JP 2016541186 A JP2016541186 A JP 2016541186A JP 2016535104 A JP2016535104 A JP 2016535104A JP 2016535104 A JP2016535104 A JP 2016535104A JP 2016541186 A JP2016541186 A JP 2016541186A
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame
- pls
- broadcast signal
- pls2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 142
- 230000005540 biological transmission Effects 0.000 claims abstract description 53
- 230000008054 signal transmission Effects 0.000 claims abstract description 37
- 230000011664 signaling Effects 0.000 claims description 166
- 230000003068 static effect Effects 0.000 claims description 39
- 230000002194 synthesizing effect Effects 0.000 claims 1
- 101000596046 Homo sapiens Plastin-2 Proteins 0.000 description 232
- 102100035182 Plastin-2 Human genes 0.000 description 232
- 210000004027 cell Anatomy 0.000 description 125
- 101000596041 Homo sapiens Plastin-1 Proteins 0.000 description 84
- 102100035181 Plastin-1 Human genes 0.000 description 84
- 238000010586 diagram Methods 0.000 description 70
- 238000013507 mapping Methods 0.000 description 43
- 230000008569 process Effects 0.000 description 42
- 238000003780 insertion Methods 0.000 description 41
- 230000037431 insertion Effects 0.000 description 41
- 239000011159 matrix material Substances 0.000 description 37
- 238000004904 shortening Methods 0.000 description 25
- 230000008859 change Effects 0.000 description 17
- 238000012545 processing Methods 0.000 description 17
- 230000006978 adaptation Effects 0.000 description 14
- 230000006870 function Effects 0.000 description 11
- 230000003044 adaptive effect Effects 0.000 description 10
- 230000006835 compression Effects 0.000 description 9
- 238000007906 compression Methods 0.000 description 9
- 238000012937 correction Methods 0.000 description 9
- 230000009467 reduction Effects 0.000 description 8
- 230000002829 reductive effect Effects 0.000 description 8
- 230000002441 reversible effect Effects 0.000 description 7
- 239000000969 carrier Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000007726 management method Methods 0.000 description 6
- 230000008707 rearrangement Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 238000005562 fading Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000011218 segmentation Effects 0.000 description 4
- 238000012217 deletion Methods 0.000 description 3
- 230000037430 deletion Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000003252 repetitive effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 101100024333 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MSB4 gene Proteins 0.000 description 1
- 101100053609 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) YSC84 gene Proteins 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 210000003317 double-positive, alpha-beta immature T lymphocyte Anatomy 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
- H04H20/42—Arrangements for resource management
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
- H04H20/65—Arrangements characterised by transmission systems for broadcast
- H04H20/71—Wireless systems
- H04H20/72—Wireless systems of terrestrial networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H60/00—Arrangements for broadcast applications with a direct linking to broadcast information or broadcast space-time; Broadcast-related systems
- H04H60/02—Arrangements for generating broadcast information; Arrangements for generating broadcast-related information with a direct linking to broadcast information or to broadcast space-time; Arrangements for simultaneous generation of broadcast information and broadcast-related information
- H04H60/07—Arrangements for generating broadcast information; Arrangements for generating broadcast-related information with a direct linking to broadcast information or to broadcast space-time; Arrangements for simultaneous generation of broadcast information and broadcast-related information characterised by processes or methods for the generation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
- H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
- H04L1/0058—Block-coded modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2602—Signal structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2626—Arrangements specific to the transmitter only
- H04L27/2627—Modulators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2649—Demodulators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/003—Arrangements for allocating sub-channels of the transmission path
- H04L5/0048—Allocation of pilot signals, i.e. of signals known to the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/003—Arrangements for allocating sub-channels of the transmission path
- H04L5/0053—Allocation of signaling, i.e. of overhead other than pilot signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
- H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
- H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/234—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs
- H04N21/2343—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs involving reformatting operations of video signals for distribution or compliance with end-user requests or end-user device requirements
- H04N21/234309—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs involving reformatting operations of video signals for distribution or compliance with end-user requests or end-user device requirements by transcoding between formats or standards, e.g. from MPEG-2 to MPEG-4 or from Quicktime to Realvideo
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
- H04N21/4363—Adapting the video stream to a specific local network, e.g. a Bluetooth® network
- H04N21/43637—Adapting the video stream to a specific local network, e.g. a Bluetooth® network involving a wireless protocol, e.g. Bluetooth, RF or wireless LAN [IEEE 802.11]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client
- H04N21/61—Network physical structure; Signal processing
- H04N21/6106—Network physical structure; Signal processing specially adapted to the downstream path of the transmission network
- H04N21/6131—Network physical structure; Signal processing specially adapted to the downstream path of the transmission network involving transmission via a mobile phone network
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L2001/0092—Error control systems characterised by the topology of the transmission link
- H04L2001/0093—Point-to-multipoint
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/0001—Arrangements for dividing the transmission path
- H04L5/0003—Two-dimensional division
- H04L5/0005—Time-frequency
- H04L5/0007—Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Multimedia (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Business, Economics & Management (AREA)
- General Business, Economics & Management (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
【課題】 本発明は、放送信号を送信する装置を提供する。【解決手段】 放送信号送信方法は、少なくとも一つのサービスコンポーネントを搬送するデータ送信チャネルのそれぞれに対応するデータをエンコードするステップ、前記エンコードされたデータを含む少なくとも一つの信号フレームをビルドするステップ、前記少なくとも一つの信号フレームをOFDMスキームを用いてモジュレートするステップ、及び前記少なくとも一つのモジュレートされた信号フレームを搬送する放送信号を送信するステップを含むことができる。【代表図】 図1
Description
本発明は、放送信号送信装置、放送信号受信装置、放送信号を送受信する方法に関する。
アナログ放送信号の送信が終了すると共に、デジタル放送信号を送受信する多様な技術が開発されている。デジタル放送信号は、アナログ放送信号より多量のビデオ/オーディオデータを含むことができ、ビデオ/オーディオデータに加えて、多様なタイプの追加データをさらに含むことができる。
すなわち、デジタル放送システムは、高画質(HD;high definition)映像、マルチチャネルオーディオ及び多様な追加サービスを提供することができる。しかし、デジタル放送のためには、多量のデータを送信するためのデータ送信効率、送受信ネットワークのロバスト性(robustness)及びモバイル受信装備を考慮したネットワーク柔軟性が改善される必要がある。
本発明の目的は、放送信号を送信し、時間領域で2個以上の異なる放送サービスを提供する放送送受信システムのデータをマルチプレクスし、同一のRF信号帯域幅を通じてマルチプレクスされたデータを送信する装置及び方法、及びそれに対応する放送信号を受信する装置及び方法を提供することにある。
本発明の他の目的は、放送信号を送信する装置、放送信号を受信する装置、及び放送信号を送受信し、コンポーネントによってサービスに対応するデータを分類し、各コンポーネントに対応するデータをデータパイプとして送信し、データを受信及び処理する方法を提供することにある。
本発明の他の目的は、放送信号を送信する装置、放送信号を受信する装置、及び放送信号を送受信し、放送信号を提供するのに必要なシグナリング情報をシグナルする方法を提供することにある。
本発明の目的に従って目的及び他の利点を達成するために、具現され、広く記述されたように、本発明は、放送信号を送信する方法を提供する。放送信号を送信する方法は、サービスデータをエンコードするステップ;前記エンコードされたサービスデータを含む少なくとも一つの信号フレームをビルドするステップ―ここで、前記少なくとも一つの信号フレームは複数のOFDMシンボルを含む。―;前記ビルドされた少なくとも一つの信号フレーム内のデータをOFDM(orthogonal frequency division multiplexing)方法によって変調するステップ;及び前記変調されたデータを有する放送信号を送信するステップ;を含む。
本発明は、各サービス又はサービスコンポーネントに対するQoS(Quality of Services)を制御するサービス特性に応じてデータを処理し、多様な放送サービスを提供することができる。
本発明は、同一のRF信号帯域幅を通じて多様な放送サービスを送信することによって、送信柔軟性を達成することができる。
本発明は、データ送信効率を改善し、MIMOシステムを用いて放送信号の送受信のロバスト性を増加させることができる。
本発明によると、モバイル受信装備で又は室内環境でも、誤りなしでデジタル放送信号を受信可能な放送信号送信及び受信方法、及びその装置を提供することができる。
本発明の追加の理解を提供するために含まれ、本出願の一部に含まれたり、その一部を構成する添付の図面は、本発明の実施例を示し、説明と共に本発明の原理を説明する。
本発明の実施例によって未来の放送サービスのための放送信号を送信する装置の構造を示す図である。
本発明の一実施例に係る入力フォーマッティングブロックを示す図である。
本発明の他の実施例に係る入力フォーマッティングブロックを示す図である。
本発明の他の実施例に係る入力フォーマッティングブロックを示す図である。
本発明の実施例に係るBICMブロックを示す図である。
本発明の他の実施例に係るBICMブロックを示す図である。
本発明の一実施例に係るフレームビルディングブロックを示す図である。
本発明の実施例に係るOFMD生成ブロックを示す図である。
本発明の実施例によって未来の放送サービスのための放送信号を受信する装置の構造を示す図である。
本発明の実施例に係るフレーム構造を示す図である。
本発明の実施例に係るフレームのシグナリング層構造を示す図である。
本発明の実施例に係るプリアンブルシグナリングデータを示す図である。
本発明の実施例に係るPLS1データを示す図である。
本発明の実施例に係るPLS2データを示す図である。
本発明の他の実施例に係るPLS2データを示す図である。
本発明の実施例に係るフレームの論理構造を示す図である。
本発明の実施例に係るPLSマッピングを示す図である。
本発明の実施例に係るEACマッピングを示す図である。
本発明の実施例に係るFICマッピングを示す図である。
本発明の実施例に係るDPのタイプを示す図である。
本発明の実施例に係るDPマッピングを示す図である。
本発明の実施例に係るFEC構造を示す図である。
本発明の実施例に係るビットインタリービングを示す図である。
本発明の実施例に係るセル―ワードデマルチプレキシングを示す図である。
本発明の実施例に係る時間インタリービングを示す図である。
本発明の実施例に係るツイスト行―列ブロックインタリーバの基本動作を示す図である。
本発明の実施例に係るツイスト行―列ブロックインタリーバの動作を示す図である。
本発明の実施例に係るツイスト行―列ブロックインタリーバの対角方向読み取りパターンを示す図である。
本発明の実施例に係るそれぞれのインタリービングアレイからインタリーブされたXFECBLOCKを示す図である。
本発明の一実施例に係るPLSデータ保護過程を説明するブロック図である。
本発明の一実施例に係る物理層シグナリング生成(Physical Layer Signaling Generation)ブロックの動作に対応するPLS2データの構造を示した図である。
短縮/パンクチャされた(Shortened/Punctured)FECエンコーダ(LDPC/BCH)の動作に対応するPLSデータ構造を示す図である。
エンコードされたPLSデータがPLS反復(repetition)方式で各信号フレームに配置される過程を説明する図である。
本発明の一実施例に係る放送信号受信装置がPLSデータデコーディングを行う動作を示したブロック図である。
本発明の一実施例に係る放送信号送信装置がPLSデータをエンコードする動作を説明する図である。
本発明の一実施例によるPLSデータエンコーディング方法を示した図である。
図35〜図36で説明した方式で再整列されたコードワードの一実施例を示した図である。
本発明の他の実施例に係るPLS FECエンコーダでPLSデータに対してLDPCエンコーディングを行うために適用可能な3つのタイプのマザーコード(Mother Code)の例示構造を示した図である。
本発明の他の実施例に係るLDPCエンコーディングのために使用されるマザーコードタイプの選択及び短縮(shortening)のサイズ決定過程を示すフローチャートである。
本発明の他の実施例に係る適応パリティ(Adaptation Parity)エンコーディング過程を示す図である。
本発明の他の実施例に係るPLS FECエンコーダに入力されるPLSデータに対してLDPCエンコーディングを行う前に、入力されるPLSデータを分割するペイロード分割(Payload Splitting)方式を示す図である。
本発明の他の実施例に係るPLS反復が行われ、フレームが出力される過程を示した図である。
PLS反復方式が適用された信号フレーム構造を示す図である。
本発明の一実施例に係る放送信号送信方法を示したフローチャートである。
本発明の一実施例に係る放送信号受信方法を示したフローチャートである。
図35〜図37で説明したPLS1データのパーミュテーションパターン(permutation pattern)及びパーミュテーション順序(permutation order)を示した表である。
図35〜図37で説明したPLS2パーミュテーション順序を示した表である。
以下、添付の図面を参照して本発明の好ましい実施例を説明する。添付の図面を参照して以下で説明する詳細な説明は、本発明によって具現可能な実施例のみを示すよりは、本発明の例示的な実施例を説明するためのものである。次の詳細な説明は、本発明の完璧な理解を提供するために特定の細部事項を含む。しかし、本発明が、このような特定の細部事項なしでも実行可能であることは当業者にとって自明である。
本発明で使用されるほとんどの用語は、本技術で広く使用されるものから選ばれたが、一部の用語は、出願人によって任意に選ばれたものであって、その意味は、必要に応じて次の説明で詳細に説明する。よって、本発明は、単純な名前又は意味よりは、用語の意図された意味に基づいて理解しなければならない。
本発明は、未来の放送サービスのための放送信号を送受信する装置及び方法を提供する。本発明の実施例に係る未来の放送サービスは、地上波放送サービス、モバイル放送サービス、UHDTVサービスなどを含む。
本発明の実施例に係る送信装置及び方法は、地上波放送サービスのためのベースプロファイル、モバイル放送サービスのためのハンドヘルドプロファイル、及びUHDTVサービスのためのアドバンスドプロファイルに分類することができる。この場合、ベースプロファイルは、地上波放送サービス及びモバイル放送サービスのすべてのためのプロファイルとして使用することができる。すなわち、ベースプロファイルは、モバイルプロファイルを含むプロファイルの概念を定義するのに使用することができる。これは、設計者の意図によって変更可能である。
本発明は、一実施例によって、非―MIMO(multiple input multiple output)又はMIMOを通じて未来の放送サービスのための放送信号を処理することができる。本発明の実施例に係る非―MIMO方式は、MISO(multiple input single output)方式、SISO(single input single output)方式などを含むことができる。
MISO又はMIMOは、説明の便宜上、以下で2個のアンテナを使用するが、本発明は、2個以上のアンテナを用いるシステムに適用することができる。
本発明は、特定の使用ケースのために要求される性能を獲得しながら、受信機の複雑度を最小化するのにそれぞれ最適化された3個の物理層(PL)プロファイル(ベース、ハンドヘルド及びアドバンスドプロファイル)を定義することができる。物理層(PHY)プロファイルは、該当受信機が具現しなければならないすべての構成のサブセットである。
3個のPHYプロファイルは、機能ブロックのほとんどを共有するが、特定のブロック及び/又はパラメータにおいて少し異なる。追加のPHYプロファイルを未来に定義することができる。また、システム進化のために、未来のプロファイルは、FEF(future extension frame)を通じて単一RFチャネル内の既存のプロファイルとマルチプレクスされ得る。以下では、それぞれのPHYプロファイルの細部事項について説明する。
ベースプロファイル
ベースプロファイルは、通常、ルーフトップ(roof―top)アンテナに接続する固定受信装置に対する主要な使用ケースを示す。また、ベースプロファイルは、いずれかの場所に搬送可能であるが、比較的停止した受信カテゴリーに属するポータブル装置を含む。ベースプロファイルの使用は、任意の改善された具現例によってハンドヘルド装置又は車両装置に拡張可能であるが、これら使用ケースは、ベースプロファイル受信機の動作に対しては期待されない。
ベースプロファイルは、通常、ルーフトップ(roof―top)アンテナに接続する固定受信装置に対する主要な使用ケースを示す。また、ベースプロファイルは、いずれかの場所に搬送可能であるが、比較的停止した受信カテゴリーに属するポータブル装置を含む。ベースプロファイルの使用は、任意の改善された具現例によってハンドヘルド装置又は車両装置に拡張可能であるが、これら使用ケースは、ベースプロファイル受信機の動作に対しては期待されない。
受信のターゲットSNR範囲は約10dB〜20dBであって、これは、既存の放送システム(例えば、ATSC A/53)の15dB SNR受信能力を含む。受信機の複雑度及び消費電力は、ハンドヘルドプロファイルを使用するバッテリ動作ハンドヘルド装置の場合のように重要ではない。以下では、ベースプロファイルに対する重要なシステムパラメータを表1に列挙する。
2.ハンドヘルドプロファイル
ハンドヘルドプロファイルは、バッテリ電力で動作するハンドヘルド及び車両装置に使用されるように設計された。装置は、歩行者又は車両速度で移動することができる。受信機の複雑度のみならず、消費電力はハンドヘルドプロファイルの装置の具現において非常に重要である。ハンドヘルドプロファイルのターゲットSNR範囲は約0dB〜10dBであるが、より深い室内受信を対象にすると、0dB未満に到逹するように構成することができる。
ハンドヘルドプロファイルは、バッテリ電力で動作するハンドヘルド及び車両装置に使用されるように設計された。装置は、歩行者又は車両速度で移動することができる。受信機の複雑度のみならず、消費電力はハンドヘルドプロファイルの装置の具現において非常に重要である。ハンドヘルドプロファイルのターゲットSNR範囲は約0dB〜10dBであるが、より深い室内受信を対象にすると、0dB未満に到逹するように構成することができる。
低いSNR能力に加えて、受信機の移動度によって誘発されたドップラー効果に対する弾力性は、ハンドヘルドプロファイルの最も重要な性能属性である。以下では、ハンドヘルドプロファイルに対する重要なパラメータを表2に列挙する。
3.アドバンスドプロファイル
アドバンスドプロファイルは、より多くの具現複雑度を犠牲し、最も高いチャネル容量を提供する。このプロファイルは、MIMO送信及び受信の利用を要求し、UHDTVサービスは、このプロファイルが特別に設計されたターゲット使用ケースである。また、増加した容量は、与えられた帯域幅内で増加した数のサービス、例えば、SDTV又はHDTVサービスを許容するように使用することができる。
アドバンスドプロファイルは、より多くの具現複雑度を犠牲し、最も高いチャネル容量を提供する。このプロファイルは、MIMO送信及び受信の利用を要求し、UHDTVサービスは、このプロファイルが特別に設計されたターゲット使用ケースである。また、増加した容量は、与えられた帯域幅内で増加した数のサービス、例えば、SDTV又はHDTVサービスを許容するように使用することができる。
アドバンスドプロファイルのターゲットSNR範囲は、約20dB〜30dBである。MIMO送信は、初期に既存の楕円偏波(elliptically―polarized)送信装置を利用できるが、未来にフル電力交差偏波送信(full―power cross―polarized transmission)に拡張される。以下では、アドバンスドプロファイルに対する重要なシステムパラメータを表3に列挙する。
この場合、ベースプロファイルは、地上波放送サービス及びモバイル放送サービスのすべてのためのプロファイルとして使用することができる。すなわち、ベースプロファイルは、モバイルプロファイルを含むプロファイルの概念を定義するのに使用することができる。また、アドバンスドプロファイルは、MIMOを有するベースプロファイルのためのアドバンスドプロファイル、及びMIMOを有するハンドヘルドプロファイルのためのアドバンスドプロファイルに分離することができる。また、3個のプロファイルは、設計者の意図によって変更可能である。
次の用語及び定義を本発明に適用することができる。次の用語及び定義は、設計によって変更可能である。
補助ストリーム:未だに定義されていない変調及びコーディングのデータを伝達するセルのシーケンスであって、未来拡張のために、又は、ブロードキャスタ又はネットワークオペレータによる要求通りに使用することができる。
ベースデータパイプ:サービスシグナリングデータを伝達するデータパイプ
ベースバンドフレーム(又はBBFRAME):一つのFECエンコーディングプロセス(BCH及びLDPCエンコーディング)への入力を形成するKbchビットのセット
ベースバンドフレーム(又はBBFRAME):一つのFECエンコーディングプロセス(BCH及びLDPCエンコーディング)への入力を形成するKbchビットのセット
セル:OFDM送信の一つのキャリアによって伝達される変調値
コーディングブロック:PLS1データのLDPCエンコーディングブロック及びPLS2データのLDPCエンコーディングブロックのうち一つ
データパイプ:サービスデータ又は関連メタデータを伝達する物理層内の論理チャネルであって、一つ又は多数のサービス又はサービスコンポーネントを伝達することができる。
データパイプ単位:フレーム内のDPにデータセルを割り当てる基本単位
データシンボル:プリアンブルシンボルでないフレーム内のOFDMシンボル(フレームシグナリングシンボル及びフレームエッジシンボルはデータシンボルに含まれる。)
DP_ID:この8ビットフィールドは、SYSTEM_IDによって識別されたシステム内のDPを固有に識別する。
ダミーセル:PLSシグナリング、DP又は補助ストリームに使用されない残りの容量を充填するのに使用される擬似ランダム値を伝達するセル
非常警戒チャネル(emergency alert channel;EAS):EAS情報データを伝達するフレームの一部
フレーム:プリアンブルから開始し、フレームエッジシンボルで終了する物理層時間スロット
フレーム受信単位:FETを含む同一又は異なる物理層プロファイルに属するフレームセットであって、スーパーフレーム内で8回繰り返される。
高速情報チャネル:サービスと対応ベースDPとの間のマッピング情報を伝達するフレーム内の論理チャネル
FECBLOCK:DPデータのLDPCエンコーディングビットのセット
FFTサイズ:特定のモードに使用される公称FFTサイズであって、基本期間(elementary period)Tの周期で表現されるアクティブシンボル期間Tsと同一である。
フレームシグナリングシンボル:FFTサイズ、保護区間(guard interval)及び分散型パイロットパターンの所定の組み合わせでフレームの開始時に使用されるより高いパイロット密度を有するOFDMシンボルであって、PLSデータの一部を伝達する。
フレームエッジシンボル:FFTサイズ、保護区間及び分散型パイロットパターンの所定の組み合わせでフレームの終了時に使用されるより高いパイロット密度を有するOFDMシンボル
フレームグループ:スーパーフレーム内の同一のPHYプロファイルタイプを有するすべてのフレームのセット
未来拡張フレーム:未来拡張のために使用可能なスーパーフレーム内の物理層時間スロットであって、プリアンブルから開始する。
フューチャーキャスト(futurecast)UTBシステム:入力が一つ以上のMPEG2―TS又はIP又は一般ストリームであって、出力がRF信号である提案された物理層放送システム
入力ストリーム:システムによってエンドユーザに伝達されるサービスのアンサンブルのためのデータのストリーム
正常データシンボル:フレームシグナリングシンボル及びフレームエッジシンボルを除いたデータシンボル
PHYプロファイル:該当受信機が具現しなければならないすべての構成のサブセット
PLS:PLS1及びPLS2で構成された物理層シグナリングデータ
PLS1:固定サイズ、コーディング及び変調を有するFSSシンボルで伝達されるPLSデータの第1セットであって、PLS2をデコードするのに必要なパラメータのみならず、システムに関する基本情報を伝達する。
注(note):フレームグループのデュレーションのために、PLS1データは一定に維持される。
PLS2:FSSシンボルで送信されるPLSデータの第2セットであって、システム及びDPに対するより細部的なPLSデータを伝達する。
PLS2動的データ:フレーム別に動的に変化可能なPLS2データ
PLS2静的データ:フレームグループのデュレーションの間に静的に維持されるPLS2データ
プリアンブルシグナリングデータ:プリアンブルシンボルによって伝達され、システムの基本モードを識別するのに使用されるシグナリングデータ
プリアンブルシンボル:基本PLSデータを伝達し、フレームの初期に位置する固定長さパイロットシンボル
注:プリアンブルシンボルは、主に高速初期帯域スキャンのために使用され、システム信号、そのタイミング、周波数オフセット及びFFTサイズを検出する。
未来の使用のために予約:現在の文書では定義されないが、未来に定義可能である。
スーパーフレーム:8個のフレーム反復単位のセット
時間インタリービングブロック(TIブロック):時間インタリーバメモリの一つの用途に対応する時間インタリービングが行われるセルのセット
TIグループ:特定のDPのための動的容量割り当てが行われる単位であって、整数、すなわち、動的に変わる数のXFECBLOCKで構成される。
注:TIグループは、一つのフレームに直接マップされたり、多数のフレームにマップされ得る。これは、一つ以上のTIブロックを含むことができる。
タイプ1 DP:すべてのDPがTDM方式でマップされるフレームのDP
タイプ2 DP:すべてのDPがFDM方式でマップされるフレームのDP
タイプ2 DP:すべてのDPがFDM方式でマップされるフレームのDP
XFECBLOCK:一つのLDPC FECBLOCKのすべてのビットを伝達するNcellsセルのセット
図1は、本発明の実施例によって未来の放送サービスのための放送信号を送信する装置の構造を示す図である。
本発明の実施例によって未来の放送サービスのための放送信号を送信する装置は、入力フォーマッティングブロック1000、BICM(bit interleaved coding & modulation)ブロック1010、フレーム構造ブロック1020、OFDM(orthogonal frequency division multiplexing)生成ブロック1030、及びシグナリング生成ブロック1040を含むことができる。以下では、放送信号を送信する装置の各モジュールの動作を説明する。
IPストリーム/パケット及びMPEG2―TSはメイン入力フォーマットで、他のストリームタイプは一般ストリームとして処理される。これらデータ入力に加えて、管理情報が入力され、各入力ストリームに対する該当帯域幅のスケジューリング及び割り当てを制御する。一つ又は多数のTSストリーム、IPストリーム及び/又は一般ストリームの入力が同時に許容される。
入力フォーマッティングブロック1000は、各入力ストリームを一つ又は多数のデータパイプにデマルチプレクスし、独立コーディング及び変調がデータパイプに適用される。データパイプ(DP)は、ロバスト性制御のための基本単位であって、QoSに影響を与える。一つ又は多数のサービス又はサービスコンポーネントは単一のDPによって伝達され得る。入力フォーマッティングブロック1000の動作の細部事項については後で説明する。
データパイプは、サービスデータ又は関連メタデータを伝達する物理層内の論理チャネルであって、一つ又は多数のサービス又はサービスコンポーネントを伝達することができる。
また、データパイプ単位は、フレーム内のDPにデータセルを割り当てる基本ユニットである。
また、データパイプ単位は、フレーム内のDPにデータセルを割り当てる基本ユニットである。
BICMブロック1010において、パリティデータが誤り訂正のために追加され、エンコードされたビットストリームは複素数値の星状シンボルにマップされる。シンボルは、該当DPに使用される特定のインタリービング深さを横切ってインタリーブされる。アドバンスドプロファイルに対して、MIMOエンコーディングがBICMブロック1010で行われ、追加のデータ経路はMIMO送信のための出力で追加される。BICMブロック1010の細部事項については後で説明する。
フレームビルディングブロック1020は、入力DPのデータセルをフレーム内のOFDMシンボルにマップすることができる。マップした後、周波数インタリービングは、周波数領域多様性に使用され、特に、周波数選択フェーディングチャネルを防止する。フレームビルディングブロック1020の動作の細部事項については後で説明する。
各フレームの初期にプリアンブルを挿入した後、OFDM生成ブロック1030は、保護区間として循環前置(cyclic prefix)を有する従来のOFDM変調を適用することができる。アンテナ空間ダイバーシティのために、分散型MISO方式が送信機に適用される。また、PAPR(peak―to―average power reduction)方式が時間領域で行われる。柔軟なネットワーク計画のために、この提案は、多様なFFTサイズ、保護区間長さ及び該当パイロットパターンのセットを提供する。OFDM生成ブロック1030の動作に対する詳細な内容は後で説明する。
シグナリング生成ブロック1040は、各機能ブロックの動作に使用される物理層シグナリング情報を生成することができる。また、このシグナリング情報は、関心のあるサービスが受信側で適切に回復されるように送信される。シグナリング生成ブロック1040の動作の細部事項については後で説明する。
図2、図3及び図4は、本発明の実施例に係る入力フォーマッティングブロック1000を示す。以下では、各図面に対して説明する。
図2は、本発明の一実施例に係る入力フォーマッティングブロックを示す図である。図2は、入力信号が単一入力ストリームであるときの入力フォーマッティングブロックを示す。
図2に示した入力フォーマッティングブロックは、図1を参照して説明した入力フォーマッティングブロック1000の実施例に該当する。
物理層への入力は、一つ又は多数のデータストリームで構成することができる。各データストリームは一つのDPによって伝達される。モード適応モジュールは、入り込むデータストリームをベースバンドフレーム(BBF)のデータフィールドにスライスする。システムは、3つのタイプの入力データストリーム、すなわち、MPEG2―TS、インターネットプロトコル(IP)及びGS(generic stream)をサポートする。MPEG2―TSは、固定長さ(188バイト)パケットで特性化され、第1バイトはシンク(sync)バイト(0x47)である。IPストリームは、IPパケットヘッダ内でシグナルされる可変長さIPデータグラムパケットで構成される。システムは、IPストリームのためのIPv4及びIPv6をサポートする。GSは、カプセル化パケットヘッダ内でシグナルされる可変長さパケット又は固定長さパケットで構成することができる。
(a)は、信号DPのためのモード適応ブロック2000及びストリーム適応ブロック2010を示し、(b)は、PLS信号を生成して処理するPLS生成ブロック2020及びPLSスクランブラ2030を示す。以下では、各ブロックの動作を説明する。
入力ストリームスプリッタは、入力TS、IP、GSストリームを多数のサービス又はサービスコンポーネント(オーディオ、ビデオなど)ストリームに分離する。モード適応モジュール2010は、CRCエンコーダ、BB(baseband)フレームスライサ及びBBフレームヘッダ挿入ブロックで構成される。
CRCエンコーダは、ユーザパケット(UP)レベル、すなわち、CRC―8、CRC―16及びCRC―32で誤り訂正のための3つのタイプのCRCエンコーディングを提供する。計算されたCRCバイトはUPの後に添付される。CRC―8はTSストリームに使用され、CRC―32はIPストリームに使用される。GSストリームがCRCエンコーディングを提供しない場合、提案されたCRCエンコーディングが適用されなければならない。
BBフレームスライサは、入力を内部論理ビットフォーマットにマップする。最初に受信されたビットはMBSであると定義される。BBフレームスライサは、利用可能なデータフィールド容量と同一の多数の入力ビットを割り当てる。BBFペイロードと同一の多数の入力ビットを割り当てるために、UPパケットストリームはBBFのデータフィールドに合わせてスライスされる。
BBフレームヘッダ挿入ブロックは、2バイトの固定長さBBFヘッダをBBフレームの前に挿入することができる。BBFヘッダは、STUFFI(1ビット)、SYNCD(13ビット)及びRFU(2ビット)で構成される。固定2バイトBBFヘッダに加えて、BBFは、2バイトBBFヘッダの端に拡張フィールド(1バイト又は3バイト)を有することができる。
ストリーム適応ブロック2010は、スタッフィング(stuffing)挿入ブロック及びBBスクランブラで構成される。
スタッフィング挿入ブロックは、スタッフィングフィールドをBBフレームのペイロードに挿入することができる。ストリーム適応への入力データがBBフレームを充填するのに十分である場合、STUFFIは「0」に設定され、BBFはスタッフィングフィールドを有さない。そうでない場合、STUFFIが「1」に設定され、スタッフィングフィールドがBBFヘッダの直後に挿入される。スタッフィングフィールドは、2バイトのスタッフィングフィールドヘッダ及び可変サイズのスタッフィングデータを含む。
BBスクランブラは、エネルギー分散(energy dispersal)のために完全なBBFをスクランブルする。スクランブリングシーケンスはBBFと同時に発生する。スクランブリングシーケンスは、フィードバックされたシフトレジスタによって生成される。
PLS生成ブロック2020は、物理層シグナリング(PLS)データを生成することができる。PLSは、受信機に物理層DPにアクセスする手段を提供する。PLSデータは、PLS1データ及びPLS2データで構成される。
PLS1データは、固定サイズ、コーディング及び変調を有するフレーム内のFSSシンボルで伝達されるPLSデータの第1セットであって、PLS2データをデコードするのに必要なパラメータのみならず、システムに関する基本情報を伝達する。PLS1データは、PLS2データの受信及びデコーディングを可能にするのに要求されるパラメータを含む基本送信パラメータを提供する。また、PLS1データは、フレームグループのデュレーションの間に一定に維持される。
PLS2データは、FSSシンボルで送信されるPLSデータの第2セットであって、システム及びDPに対するより詳細なPLSデータを伝達する。PLS2は、受信機に十分なデータを提供し、所望のDPをデコードするパラメータを含む。また、PLS2シグナリングは、2つのタイプのパラメータ、すなわち、PLS2静的データ(PLS2―STATデータ)及びPLS2動的データ(PLS2―DYNデータ)で構成される。PLS2静的データは、フレームグループのデュレーションの間に静的に残っているPLS2データであり、PLS2動的データは、フレーム別に動的に変わり得るPLS2データである。
PLSデータの細部事項については後で説明する。
PLSスクランブラ2030は、エネルギー分散のために生成されたPLSデータをスクランブルすることができる。
上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。
図3は、本発明の他の実施例に係る入力フォーマッティングブロックを示す図である。
図3に示した入力フォーマッティングブロックは、図1を参照して説明した入力フォーマッティングブロック1000の実施例に該当する。
図3に示した入力フォーマッティングブロックは、図1を参照して説明した入力フォーマッティングブロック1000の実施例に該当する。
図3は、入力信号が多数の入力ストリームに対応するときの入力フォーマッティングブロックのモード適応ブロックを示す。
多数の入力ストリームを処理する入力フォーマッティングブロックのモード適応ブロックは、独立的に多数の入力ストリームを処理することができる。
図3を参照すると、多数の入力ストリームをそれぞれ処理するモード適応ブロックは、入力ストリームスプリッタ3000、入力ストリーム同期化器3010、補償遅延ブロック3020、ヌル(null)パケット削除ブロック3030、ヘッド圧縮ブロック3040、CRCエンコーダ3050、BBフレームスライサ3060及びBBヘッダ挿入ブロック3070を含むことができる。以下では、モード適応ブロックの各ブロックを説明する。
CRCエンコーダ3050、BBフレームスライサ3060及びBBヘッダ挿入ブロック3070の動作は、図2を参照して説明したCRCエンコーダ、BBフレームスライサ及びBBヘッダ挿入ブロックに対応するので、それに対する説明は省略する。
入力ストリームスプリッタ3000は、入力TS、IP GSストリームを多数のサービス又はサービスコンポーネント(オーディオ、ビデオなど)ストリームに分離することができる。
入力ストリーム同期化器3010はISSYと称することができる。ISSYは、任意の入力データフォーマットに対する一定のエンド―ツー―エンド送信遅延及びCBR(constant bit rate)を保証する適切な手段を提供することができる。ISSYは、常にTSを伝達する多数のDPの場合に使用され、選択的に、GSストリームを伝達するDPに使用される。
補償遅延ブロック3020は、ISSY情報の挿入後に分離されたTSパケットストリームを遅延させ、受信機内の追加のメモリを要求せずにTSパケット再結合メカニズムを許容することができる。
ヌルパケット削除ブロック3030は、TS入力ストリームケースにのみ使用される。任意のTS入力ストリーム又は分離されたTSストリームは、CBR TSストリームにVBR(variable bit―rate)サービスを収容するために存在する多数のヌルパケットを有することができる。この場合、不要な送信オーバーヘッドを避けるために、ヌルパケットが識別され、送信されない。受信機において、除去されたヌルパケットは、送信時に挿入されたDNP(deleted null―packet)カウンタを参照し、本来にあった正確な場所に再挿入され、一定のビットレートを保証し、タイムスタンプ(PCR)アップデートに対する必要性を避けることができる。
ヘッド圧縮ブロック3040は、パケットヘッダ圧縮を提供し、TS又はIP入力ストリームに対する送信効率を増加させることができる。受信機がヘッダの所定部分に対する先験的情報(a priori information)を有し得るので、この既知の情報は送信機で削除され得る。
送信ストリームに対して、受信機は、シンク―バイト構成(0x47)及びパケット長さ(188バイト)に関する先験的情報を有する。入力TSストリームが一つのPIDを有するコンテンツを伝達すると、すなわち、一つのサービスコンポーネント(ビデオ、オーディオなど)又はサービスサブコンポーネント(SVCベース層、SVCインヘンスメント層、MVCベースビュー又はMVC従属ビュー)に対してのみ、TSパケットヘッダ圧縮を(選択的に)送信ストリームに適用することができる。入力ストリームがIPストリームであると、IPパケットヘッダ圧縮が選択的に使用される。
上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。
図4は、本発明の他の実施例に係る入力フォーマッティングブロックを示す図である。
図4に示した入力フォーマッティングブロックは、図1を参照して説明した入力フォーマッティングブロック1000の実施例に該当する。
図4は、入力信号が多数の入力ストリームに対応するときの入力フォーマッティングモジュールのストリーム適応ブロックを示す。
図4に示した入力フォーマッティングブロックは、図1を参照して説明した入力フォーマッティングブロック1000の実施例に該当する。
図4は、入力信号が多数の入力ストリームに対応するときの入力フォーマッティングモジュールのストリーム適応ブロックを示す。
図4を参照すると、多数の入力ストリームをそれぞれ処理するモード適応ブロックは、スケジューラ4000、1フレーム遅延ブロック4010、スタッフィング挿入ブロック4020、帯域内(in―band)シグナリング4030、BBフレームスクランブラ4040、PLS生成ブロック4050及びPLSスクランブラ4060を含むことができる。以下では、ストリーム適応ブロックのそれぞれのブロックを説明する。
スタッフィング挿入ブロック4020、BBフレームスクランブラ4040、PLS生成ブロック4050及びPLSスクランブラ4060の動作は、図2を参照して説明したスタッフィング挿入ブロック、BBスクランブラ、PLS生成ブロック及びPLSスクランブラに対応するので、それに対する説明は省略する。
スケジューラ4000は、それぞれのDPのFECBLOCKの量から全体のフレームにわたった全体のセル割り当てを決定することができる。PLS、EAC及びFICに対する割り当てを含めて、スケジューラはPLS2―DYNデータの値を生成し、これは、フレームのFSS内の帯域内シグナリング又はPLSセルとして送信される。FECBLOCK、EAC及びFICの細部事項については後で説明する。
1フレーム遅延ブロック4010は、入力データを1送信フレームだけ遅延させ、次のフレームに関するスケジューリング情報を、DPに挿入される帯域内シグナリング情報に対する現在のフレームを通じて送信させることができる。
帯域内シグナリング4030は、PLS2データの遅延されていない部分をフレームのDPに挿入することができる。
上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。
図5は、本発明の実施例に係るBICMブロックを示す図である。
図5に示したBICMブロックは、図1を参照して説明したBICMブロック1010の実施例に該当する。
図5に示したBICMブロックは、図1を参照して説明したBICMブロック1010の実施例に該当する。
上述したように、本発明の実施例によって未来の放送サービスのための放送信号を送信する装置は、地上波放送サービス、モバイル放送サービス、UHDTVサービスなどを提供することができる。
QoSは、本発明の実施例によって未来の放送サービスのための放送信号を送信する装置によって提供されるサービスの特性に依存するので、各サービスに対応するデータは、異なる方式を通じて処理される必要がある。よって、本発明の実施例に係るBICMブロックは、SISO、MISO及びMIMO方式をデータ経路にそれぞれ対応するデータパイプに独立的に適用することによって、それに入力されたDPを独立的に処理することができる。結果的に、本発明の実施例によって未来の放送サービスのための放送信号を送信する装置は、それぞれのDPを通じて送信されるそれぞれのサービス又はサービスコンポーネントに対するQoSを制御することができる。
(a)は、ベースプロファイル及びハンドヘルドプロファイルによって共有されたBICMブロックを示し、(b)は、アドバンスドプロファイルのBICMブロックを示す。
ベースプロファイル及びハンドヘルドプロファイルによって共有されたBICMブロック及びアドバンスドプロファイルによって共有されたBICMブロックは、各DPを処理する複数の処理ブロックを含むことができる。
以下では、ベースプロファイル及びハンドヘルドプロファイルのためのBICMブロック、及びアドバンスドプロファイルのためのBICMブロックのそれぞれの処理ブロックを説明する。
ベースプロファイル及びハンドヘルドプロファイルのためのBICMブロックの処理ブロック5000は、データFECエンコーダ5010、ビットインタリーバ5020、星状マッパ5030、SSD(signal space diversity)エンコーディングブロック5040及び時間インタリーバ5050を含むことができる。
データFECエンコーダ5010は、入力BBFに対してFECエンコーディングを行い、アウターコーディング(BCH)及びインナーコーディング(LDPC)を用いてFECBLOCK手続を生成することができる。アウターコーディング(BCH)は選択的なコーディング方法である。データFECエンコーダ5010の動作の細部事項については後で説明する。
ビットインタリーバ5020は、データFECTエンコーダ5010の出力をインタリーブし、効率的に具現可能な構造を提供しながらLDPCコード及び変調方式の組み合わせで最適化された性能を達成することができる。ビットインタリーバ5020の動作の細部事項については後で説明する。
星状マッパ5030は、QPSK、QAM―16、不均一QAM(NUQ―64、NUQ―256、NUQ―1024)又は不均一星状(NUC―16、NUC―64、NUC―256、NUC―1024)を用いてベース及びハンドヘルドプロファイル内のビットインタリーバ5020からの各セルワード及びアドバンスドプロファイル内のセル―ワードデマルチプレクサ5010―1からのセルワードを変調し、電力正規化星状ポイントを提供することができる。この星状マッピングはDPに対してのみ適用される。QAM―16及びNUQが方形(square shaped)であるが、NUCは任意の形状を有する。それぞれの星状が90度の任意の倍数で回転すると、回転した星状は正確に本来の星状と重畳する。この「回転―感覚(rotation―sense)対称特性は、実数成分及び虚数成分の平均電力及び容量を互いに同一にする。NUQ及びNUCは、各コードレートに対して特別に定義され、使用される特定の一つがPLS2データで提出されたパラメータ(DP_MOD)によってシグナルされる。
SSDエンコーディングブロック5040は、2(2D)、3(3D)及び4(4D)次元でセルをプリコードし、異なるフェーディング条件下で受信ロバスト性を増加させることができる。
時間インタリーバ5050はDPレベルで動作し得る。時間インタリービング(TI)のパラメータは、各DPに対して異なる形に設定することができる。時間インタリーバ5050の動作の細部事項については後で説明する。
アドバンスドプロファイルのためのBICMブロックの処理ブロック5000―1は、データFECエンコーダ、ビットインタリーバ、星状マッパ及び時間インタリーバを含むことができる。しかし、処理ブロック5000―1は処理ブロック5000と区別され、セル―ワードデマルチプレクサ5010―1及びMIMOエンコーディングブロック5020―1をさらに含む。
また、処理ブロック5000―1のデータFECエンコーダ、ビットインタリーバ、星状マッパ及び時間インタリーバの動作は、上述したデータFECエンコーダ5010、ビットインタリーバ5020、星状マッパ5030及び時間インタリーバ5050に対応するので、それに対する説明は省略する。
セル―ワードデマルチプレクサ5010―1は、アドバンスドプロファイルのDPに使用され、単一セル―ワードストリームをMIMO処理のためのデュアルセル―ワードストリームに分離する。セル―ワードデマルチプレクサ5010―1の動作の細部事項については後で説明する。
MIMOエンコーディングブロック5020―1は、MIMOエンコーディング方式を用いてセル―ワードデマルチプレクサ5010―1の出力を処理することができる。MIMOエンコーディング方式は、放送信号の送信のために最適化された。MIMO技術は、容量を増加させる優れた方式であるが、チャネル特性に依存する。特に、ブロードキャスティングに対して、異なる信号伝播特性によって誘発された2個のアンテナ間の受信された信号電力の差又はチャネルの強いLOS成分は、MIMOから容量利得を得ることを困難にし得る。提案されたMIMOエンコーディング方式は、MIMO出力信号のうち一つの回転基盤プリコーディング及び位相ランダム化を用いてこの問題を克服する。
MIMOエンコーディングは、送信機及び受信機で少なくとも2個のアンテナを必要とする2x2 MIMOシステムを目的とすることができる。この提案において、2個のMIMOエンコーディングモード、すなわち、FR―SM(full―rate spatial multiplexing)及びFRFD―SM(full―rate full―diversity spatial multiplexing)が定義される。FR―SMエンコーディングは、受信機側で比較的小さい複雑度の増加と共に容量の増加を提供するが、FRFD―SMエンコーディングは、受信機側で大きい複雑度の増加と共に、容量の増加及び追加の多様性利得を提供する。提案されたMIMOエンコーディング方式は、アンテナ極性構成に対する制限を有さない。
MIMO処理は、アドバンスドプロファイルフレームのために要求することができ、これは、アドバンスドプロファイルフレーム内のすべてのDPがMIMOエンコーダによって処理されることを意味する。MIMO処理はDPレベルで適用することができる。星状マッパ出力(constellation mapper output)(NUQ)のペア(e1,i及びe2,i)は、MIMOエンコーダの入力に供給することができる。MIMOエンコーダ出力のペア(g1,i及びg2,i)は、それぞれのTXアンテナのOFDMシンボル(l)及び同一のキャリア(k)によって送信され得る。
上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。
図6は、本発明の他の実施例に係るBICMブロックを示す図である。
図6に示したBICMブロックは、図1を参照して説明したBICMブロック1010の実施例に該当する。
図6に示したBICMブロックは、図1を参照して説明したBICMブロック1010の実施例に該当する。
図6は、物理層シグナリング(PLS)、非常警戒チャネル(EAC)及び高速情報チャネル(FIC)の保護のためのBICMブロックを示す。EACは、EAS情報を伝達するフレームの一部であって、FICは、サービスと該当ベースDPとの間のマッピング情報を伝達するフレーム内の論理チャネルである。EAC及びFICの細部事項については後で説明する。
図6を参照すると、PLS、EAC及びFICの保護のためのBICMブロックは、PLS FECエンコーダ6000、ビットインタリーバ6010、星状マッパ6020及びタイムインタリーバ6030を含むことができる。
また、PLS FECエンコーダ6000は、スクランブラ、BCHエンコーディング/ゼロ挿入ブロック、LDPCエンコーディングブロック及びLDPCパリティパンクチャリングブロックを含むことができる。以下では、BICMブロックの各ブロックを説明する。
PLS FECエンコーダ6000は、スクランブルされたPLS 1/2データ、EAC及びFICセクションをエンコードすることができる。
スクランブラは、BCHエンコーディング及び短縮及びパンクチャされたLDPCエンコーディング前にPLS1データ及びPLS2データをスクランブルすることができる。
BCHエンコーディング/ゼロ挿入ブロックは、PLS保護のために短縮されたBCHコードを用いてスクランブルされたPLS 1/2データに対してアウターエンコーディングを行い、BCHエンコーディング後にゼロビットを挿入することができる。PLS1データに対してのみ、LDPCエンコーディング前にゼロ挿入の出力ビットがパーミュート(permute)され得る。
LDPCエンコーディングブロックは、LDPCコードを用いてBCHエンコーディング/ゼロ挿入ブロックの出力をエンコードすることができる。完全なコーディングブロック(Cldpc)を生成するために、パリティビット(Pldpc)がそれぞれのゼロ挿入PLS情報ブロック(Ildpc)から組織的にエンコードされ、その後に添付される。
PLS1及びPLS2に対するLDPCコードパラメータは、次の表4の通りである。
LDPCパリティパンクチャリングブロックは、PLS1データ及びPLS2データに対してパンクチャリングを行うことができる。
PLS1データ保護に短縮が適用されると、任意のLDPCパリティビットは、LDPCエンコーディング後にパンクチャされる。また、PLS2データの保護のために、PLS2のLDPCパリティビットはLDPCエンコーディング後にパンクチャされる。これらパンクチャされたビットは送信されない。
ビットインタリーバ6010は、それぞれ短縮及びパンクチャされたPLS1データ及びPLS2データをインタリーブする。
星状マッパ6020は、ビットインタリーブされたPLS1データ及びPLS2データを星状にマップすることができる。
上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。
図7は、本発明の一実施例に係るフレームビルディングブロックを示す図である。
図7に示したフレームビルディングブロックは、図1を参照して説明したフレームビルディングブロック1020の実施例に該当する。
図7に示したフレームビルディングブロックは、図1を参照して説明したフレームビルディングブロック1020の実施例に該当する。
図7を参照すると、フレームビルディングブロックは、遅延補償ブロック7000、セルマッパ7010及び周波数インタリーバ7020を含むことができる。以下では、フレームビルディングブロックのそれぞれのブロックを説明する。
遅延補償ブロック7000は、データパイプと対応PLSデータとの間のタイミングを調節し、送信端で時間が共に合わせられるように保証することができる。PLSデータは、入力フォーマッティングブロック及びBICMブロックによって誘発されたデータパイプの遅延を処理することによって、データパイプと同一の量だけ遅延される。BICMブロックの遅延は、主に時間インタリーバ5050による。帯域内シグナリングデータは、次のTIグループの情報を伝達し、シグナルされるDPより一つのフレームだけ速く伝達される。よって、遅延補償ブロックは、帯域内シグナリングデータを遅延させる。
セルマッパ7010は、PLS、EAC、FIC、DP、補助ストリーム及びダミーセルをフレーム内のOFDMシンボルのアクティブキャリアにマップすることができる。セルマッパ7010の基本機能は、もしあれば、DP、PLSセル及びEAC/FICセルのそれぞれに対してTIによって生成されたデータセルをフレーム内のOFDMシンボルのそれぞれに対応するアクティブOFDMセルのアレイにマップすることである。サービスシグナリングデータ(PSI(program specific information)/SI))は、データパイプによって個別的に集めて送信することができる。セルマッパは、スケジューラによって生成された動的情報及びフレーム構造の構成によって動作する。フレームの細部事項については後で説明する。
周波数インタリーバ7020は、セルマッパ7010から受信されたデータセルをランダムにインタリーブし、周波数多様性を提供することができる。また、周波数インタリーバ7020は、異なるインタリービングシード(interleaving―seed)順序を用いて2個の順次的なOFDMシンボルで構成されるOFDMシンボルペアに対して動作し、単一フレーム内の最大のインタリービング利得を得ることができる。周波数インタリーバ7020の動作の細部事項については後で説明する。
上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。
図8は、本発明の実施例に係るOFDM生成ブロックを示す図である。
図8に示したOFDM生成ブロックは、図1を参照して説明したOFDM生成ブロック1030の実施例に該当する。
図8に示したOFDM生成ブロックは、図1を参照して説明したOFDM生成ブロック1030の実施例に該当する。
OFDM生成ブロックは、フレームビルディングブロックによって生成されたセルによってOFDMキャリアを変調し、パイロットを挿入し、送信される時間領域信号を生成する。また、このブロックは、保護区間を順次挿入し、PAPR(peak―to―average power ratio)減少処理を適用して最終RF信号を生成する。
図8を参照すると、フレームビルディングブロックは、パイロット及び予約トーン挿入ブロック8000、2D―eSFNエンコーディングブロック8010、IFFT(inverse fast Fourier transform)ブロック8020、PAPR減少ブロック8030、保護区間挿入ブロック8040、プリアンブル挿入ブロック8050、他のシステム挿入ブロック8060及びDACブロック8070を含むことができる。以下では、フレームビルディングブロックのそれぞれのブロックを説明する。
パイロット及び予約トーン挿入ブロック8000は、パイロット及び予約トーンを挿入することができる。
OFDMシンボル内の多様なセルは、パイロットとして知られた基準情報で変調され、パイロットは、受信機で先験的に知られた送信値を有する。パイロットセルの情報は、分散されたパイロット、反復パイロット(continual pilot)、エッジパイロット、FSS(frame signaling symbol)パイロット及びFES(frame edge symbol)パイロットで構成される。それぞれのパイロットは、パイロットタイプ及びパイロットパターンによって特定のブースティング電力レベルで送信される。パイロット情報の値は、任意の与えられたシンボル上のそれぞれの送信されたキャリアに対して一連の値である基準シーケンスから導出される。パイロットは、フレーム同期化、周波数同期化、時間同期化、チャネル推定及び送信モード識別に使用することができ、また、位相雑音をフォローする(following)のに使用することができる。
基準シーケンスから取得された基準情報は、フレームのプリアンブル、FSS及びFESを除いたすべてのシンボルで分散されたパイロットセルで送信される。反復パイロットは、フレームのすべてのシンボルに挿入される。反復パイロットの数と位置は、FFTサイズ及び分散されたパイロットパターンに依存する。エッジキャリアは、プリアンブルシンボルを除いたすべてのシンボル内のエッジパイロットである。これらは、スペクトルのエッジまで周波数補間を許容するために挿入される。FSSパイロットはFSSに挿入され、FESパイロットはFESに挿入される。これらは、フレームのエッジまで時間補間を許容するために挿入される。
本発明の実施例に係るシステムは、SFNネットワークをサポートし、分散型MISO方式は、選択的に非常にロバストな送信モードをサポートするのに使用される。2D―eSFNは、多数のTXアンテナを用いる分散型MISO方式であって、それぞれのTXアンテナはSFNネットワーク内の異なる送信側に配置される。
2D―eSFNエンコーディングブロック8010は、SFN構成で時間及び周波数多様性を生成するために2D―eSFN処理を行い、多数の送信機から送信された信号の位相を歪曲することができる。そのため、長い時間の間の低いフラットフェーディング又は深いフェーディングによるバーストエラーを緩和することができる。
IFFTブロック8020は、OFDM変調方式を用いて2D―eSFNエンコーディングブロック8010からの出力を変調することができる。パイロットとして(又は予約トーンとして)指定されていないデータシンボル内の任意のセルは、周波数インタリーバからのデータセルのうち一つを伝達する。セルはOFDMキャリアにマップされる。
PAPR減少ブロック8030は、時間領域内の多様なPAPR減少アルゴリズムを用いて入力信号に対するPAPR減少を行うことができる。
保護区間挿入ブロック8040は保護区間を挿入することができ、プリアンブル挿入ブロック8050は信号の前にプリアンブルを挿入することができる。プリアンブルの構造の細部事項については後で説明する。他のシステム挿入ブロック8060は、時間領域で複数の放送送受信システムの信号をマルチプレクスし、放送サービスを提供する2個以上の異なる放送送信/受信システムのデータが同一のRF信号帯域幅で同時に送信され得る。この場合、2個以上の異なる放送送受信システムは、異なる放送サービスを提供するシステムを称する。異なる放送サービスは、地上波放送サービス、モバイル放送サービスなどを称する。それぞれの放送サービスと関連するデータは、異なるフレームを通じて送信され得る。
DACブロック8070は、入力デジタル信号をアナログ信号に変換し、アナログ信号を出力することができる。DACブロック8070から出力された信号は、物理層プロファイルによって多数の出力アンテナを介して送信され得る。本発明の実施例に係るTXアンテナは、垂直又は水平極性(polarity)を有することができる。
上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。
図9は、本発明の実施例によって未来の放送サービスのための放送信号を受信する装置の構造を示す図である。
本発明の実施例によって未来の放送サービスのための放送信号を受信する装置は、図1を参照して説明した未来の放送サービスのために放送信号を送信する装置に対応し得る。
本発明の実施例によって未来の放送サービスのための放送信号を受信する装置は、同期化及び復調モジュール9000、フレームパーシングモジュール9010、デマッピング及びデコーディングモジュール9020、出力プロセッサ9030及びシグナリングデコーディングモジュール9040を含むことができる。以下では、放送信号を受信する装置の各モジュールの動作を説明する。
同期化及び復調モジュール9000は、m個のRxアンテナを介して入力信号を受信し、放送信号を受信する装置に対応するシステムに対して信号検出及び同期化を行い、放送信号を送信する装置によって行われる手続の逆の手続に対応する復調を行うことができる。
フレームパーシングモジュール9100は、入力信号フレームをパースし、ユーザによって選択されたサービスが送信されるデータを抽出することができる。放送信号を送信する装置がインタリービングを行うと、フレームパーシングモジュール9100は、インタリービングの逆の手続に対応するデインタリービングを行うことができる。この場合、抽出される必要がある信号及びデータの位置は、シグナリングデコーディングモジュール9400から出力されたデータをデコードし、放送信号を送信する装置によって生成されたシグナリング情報を回復することによって得ることができる。
デマッピング及びデコーディングモジュール9200は、入力信号をビット領域データに変換した後、必要に応じてデインタリーブすることができる。デマッピング及びデコーディングモジュール9200は、送信効率のために適用されたマッピングに対してデマッピングを行い、デコーディングを通じて送信チャネルに対して生成された誤りを訂正することができる。この場合、デマッピング及びデコーディングモジュール9200は、シグナリングデコーディングモジュール9400から出力されたデータをデコードすることによって、デマッピング及びデコーディングに必要な送信パラメータを得ることができる。
出力プロセッサ9300は、放送信号を送信し、送信効率を改善する装置によって適用される多様な圧縮/信号処理手続の逆の手続を行うことができる。この場合、出力プロセッサ9300は、シグナリングデコーディングモジュール9400から出力されたデータから必要な制御情報を得ることができる。出力プロセッサ8300の出力は、放送信号を送信する装置に入力される信号に対応し、MPEG―TS、IPストリーム(v4又はv6)及び一般ストリームであり得る。
シグナリングデコーディングモジュール9400は、同期化及び復調モジュール9000によって復調された信号からPLS情報を得ることができる。上述したように、フレームパーシングモジュール9100、デマッピング及びデコーディングモジュール9200及び出力プロセッサ9300は、シグナリングデコーディングモジュール9400から出力されたデータを用いてその機能を実行することができる。
図10は、本発明の実施例に係るフレーム構造を示す図である。
図10は、スーパーフレーム内のフレームタイプ及びFRUの例示的な構成を示す。(a)は、本発明の実施例に係るスーパーフレームを示し、(b)は、本発明の実施例に係るFRU(frame repetition unit)を示し、(c)は、FRU内の可変PHYプロファイルのフレームを示し、(d)はフレームの構造を示す。
図10は、スーパーフレーム内のフレームタイプ及びFRUの例示的な構成を示す。(a)は、本発明の実施例に係るスーパーフレームを示し、(b)は、本発明の実施例に係るFRU(frame repetition unit)を示し、(c)は、FRU内の可変PHYプロファイルのフレームを示し、(d)はフレームの構造を示す。
スーパーフレームは8個のFRUで構成することができる。FRUは、フレームのTDMのための基本マルチプレキシング単位であって、スーパーフレーム内で8回繰り返される。
FRU内の各フレームは、PHYプロファイル(ベース、ハンドヘルド、アドバンスド)及びFETのうち一つに属する。FRU内のフレームの最大許容数は4であり、与えられたPHYプロファイルは、FRU(例えば、ベース、ベース、ハンドヘルド、アドバンスド)で0倍から4倍までの任意の回数だけ表れ得る。PHYプロファイルの定義は、必要であれば、プリアンブル内のPHY_PROFILEの予約値を用いて拡張することができる。
FET部分は、含まれるならば、FRUの端に挿入される。FETがFRUに含まれると、スーパーフレームでFETの最小数は8である。FET部分が互いに隣接することは推薦されない。
また、一つのフレームは、多数のOFDMシンボル及びプリアンブルに分離される。(d)に示したように、フレームは、プリアンブル、一つ以上のフレームシグナリングシンボル(FSS)、正常データシンボル及びフレームエッジシンボル(FES)を含む。
プリアンブルは、高速フューチャーキャストUTBシステム信号の検出が可能であり、信号の効率的な送受信のための基本送信パラメータのセットを提供する特殊シンボルである。プリアンブルの細部説明については後で説明する。
FSSの主要目的はPLSデータを伝達することにある。高速同期化及びチャネル推定、及びPLSデータの高速デコーディングのために、FSSは、正常データシンボルより密集したパイロットパターンを有する。FESは、正確にFSSと同一のパイロットを有し、これは、FESの直前のシンボルに対して外挿せず、FES内の周波数専用補間及び時間補間を可能にする。
図11は、本発明の実施例に係るフレームのシグナリング層構造を示す図である。
図11は、3個の主要部分、すなわち、プリアンブルシグナリングデータ11000、PLS1データ11010及びPLS2データ11020に分離されたシグナリング層構造を示す。すべてのフレームでプリアンブルシンボルによって伝達されるプリアンブルの目的は、そのフレームの送信タイプ及び基本送信パラメータを指示することにある。PLS1は、受信機がPLS2データにアクセスし、PLS2データをデコードするようにし、これは、関心のあるDPにアクセスするパラメータを含む。PLS2は、すべてのフレームで伝達され、2個の主要部分、すなわち、PLS2―STATデータ及びPLS2―DYNデータに分離される。PLS2データの静的及び動的部分には、必要であればパディングが後に来る。
図11は、3個の主要部分、すなわち、プリアンブルシグナリングデータ11000、PLS1データ11010及びPLS2データ11020に分離されたシグナリング層構造を示す。すべてのフレームでプリアンブルシンボルによって伝達されるプリアンブルの目的は、そのフレームの送信タイプ及び基本送信パラメータを指示することにある。PLS1は、受信機がPLS2データにアクセスし、PLS2データをデコードするようにし、これは、関心のあるDPにアクセスするパラメータを含む。PLS2は、すべてのフレームで伝達され、2個の主要部分、すなわち、PLS2―STATデータ及びPLS2―DYNデータに分離される。PLS2データの静的及び動的部分には、必要であればパディングが後に来る。
図12は、本発明の実施例に係るプリアンブルシグナリングデータを示す図である。
プリアンブルシグナリングデータは、フレーム構造内で受信機がPLSデータにアクセスし、DPをトレースさせるのに必要な情報の21ビットを伝達する。プリアンブルシグナリングの細部事項は次の通りである。
プリアンブルシグナリングデータは、フレーム構造内で受信機がPLSデータにアクセスし、DPをトレースさせるのに必要な情報の21ビットを伝達する。プリアンブルシグナリングの細部事項は次の通りである。
PHY_PROFILE:この3ビットフィールドは、現在のフレームのPHYプロファイルタイプを示す。異なるPHYプロファイルタイプのマッピングは、以下の表5に与えられる。
FFT_SIZE:この2ビットフィールドは、以下の表6に記載したように、フレームグループ内の現在のフレームのFFTサイズを示す。
GI_FRACTION:この3ビットフィールドは、以下の表7に記載したように、現在のスーパーフレーム内の保護区間分数(fraction)値を示す。
EAC_FLAG:この1ビットフィールドは、EACが現在のフレームに提供されるか否かを示す。このフィールドが「1」に設定されると、EAS(emergency alert service)が現在のフレームで提供される。このフィールドが「0」に設定されると、EASが現在のフレームで伝達されない。このフィールドは、スーパーフレーム内で動的にスイッチされ得る。
PILOT_MODE:この1ビットフィールドは、プロファイルモードが現在のフレームグループ内の現在のフレームに対してモバイルモードであるのか、それとも固定モードであるのかを指示する。このフィールドが「0」に設定されると、モバイルパイロットモードが使用される。このフィールドが「1」に設定されると、固定パイロットモードが使用される。
PAPR_FLAG:この1ビットフィールドは、PAPR減少が現在のフレームグループ内の現在のフレームに使用されるか否かを指示する。このフィールドが「1」に設定されると、PAPR減少にトーン予約(tone reservation)が使用される。このフィールドが「0」に設定されると、PAPR減少が使用されない。
FRU_CONFIGURE:この3ビットフィールドは、現在のスーパーフレーム内に存在するFRU(frame repetition unit)のPHYプロファイルタイプ構成を示す。現在のスーパーフレームで伝達されるすべてのプロファイルタイプは、現在のスーパーフレーム内のすべてのフレーム内のこのフィールドで識別される。3ビットフィールドは、以下の表8に示したように、各プロファイルに対する異なる定義を有する。
RESERVED:この7ビットフィールドが未来の使用のために予約される。
図13は、本発明の実施例に係るPLS1データを示す図である。
PLS1データは、PLS2の受信及びデコーディングを可能にするのに必要なパラメータを含む基本送信パラメータを提供する。上述したように、PLS1データは、一つのフレームグループの全体のデュレーションの間に変更されない。PLS1データのシグナリングフィールドの詳細な定義は次の通りである。
PLS1データは、PLS2の受信及びデコーディングを可能にするのに必要なパラメータを含む基本送信パラメータを提供する。上述したように、PLS1データは、一つのフレームグループの全体のデュレーションの間に変更されない。PLS1データのシグナリングフィールドの詳細な定義は次の通りである。
PREAMBLE_DATA:この20ビットフィールドは、EAC_FLAGを除いたプリアンブルシグナリングデータの写本である。
NUM_FRAME_FRU:この2ビットフィールドは、FRU当たりのフレームの数を示す。
PAYLOAD_TYPE:この3ビットフィールドは、フレームグループで伝達されるペイロードデータのフォーマットを指示する。PAYLOAD_TYPEは、表9に示したようにシグナルされる。
NUM_FSS:この2ビットフィールドは、現在のフレーム内のFSSシンボルの数を示す。
SYSTEM_VERSION:この8ビットフィールドは、送信された信号フォーマットのバージョンを示す。SYSTEM_VERSIONは、2個の4ビットフィールド、すなわち、メジャーバージョン及びマイナーバージョンに分離される。
メジャーバージョン:SYSTEM_VERSIONフィールドのMSB4ビットは、メジャーバージョン情報を示す。メジャーバージョンフィールドの変化は、非―下位―互換(non―backward―compatible)変化を示す。デフォルト値は「0000」である。この標準に記載したバージョンにおいて、値は「0000」に設定される。
マイナーバージョン:SYSTEM_VERSIONのLSB4ビットは、マイナーバージョン情報を示す。マイナーバージョンフィールドの変化は下位互換性である。
CELL_ID:これは、ATSCネットワークで地理的なセルを固有に識別する16ビットフィールドである。ATSCセルカバレッジ領域は、フューチャーキャストUTBシステムに使用される周波数の数に依存し、一つ以上の周波数で構成することができる。CELL_IDの値が知られていないか、特定されていない場合、このフィールドは「0」に設定される。
NETWORK_ID:これは、現在のATSCネットワークを固有に識別する16ビットフィールドである。
SYSTEM_ID:この16ビットフィールドは、ATSCネットワーク内のフューチャーキャストUTBシステムを固有に識別する。フューチャーキャストUTBシステムは、入力が一つ以上の入力ストリーム(TS、IP、GS)であって、出力がRF信号である地上波放送システムである。フューチャーキャストUTBシステムは、もしあれば、一つ以上のPHYプロファイル及びFETを伝達する。同一のフューチャーキャストUTBシステムは、異なる入力ストリームを伝達することができ、異なる地理的領域で異なるRF周波数を使用してローカルサービス挿入を許容する。フレーム構造及びスケジューリングは、一つの場所で制御され、フューチャーキャストUTBシステム内ですべての送信に対して同一である。一つ以上のフューチャーキャストUTBシステムは、すべて同一の物理層構造及び構成を有することを意味する同一のSYSTEM_IDを有することができる。
次のループは、各フレームタイプのFRU構成及び長さを指示するのに使用されるFRU_PHY_PROFILE、FRU_FRAME_LENGTH、FRU_GI_FRACTION及びRESERVEDで構成される。ループサイズは固定され、4個のPHYプロファイル(FETを含む)がFRU内でシグナルされる。NUM_FRAME_FRUが4より小さいと、使用されないフィールドはゼロで充填される。
FRU_PHY_PROFILE:この3ビットフィールドは、連関したFRUの(i+1)番目(iは、ループインデックスである)のフレームのPHYプロファイルタイプを示す。このフィールドは、表8に示したように、同一のシグナリングフォーマットを使用する。
FRU_FRAME_LENGTH:この2ビットフィールドは、連関したFRUの(i+1)番目のフレームの長さを示す。FRU_GI_FRACTIONと共にFRU_FRAME_LENGTHを用いて、フレームデュレーションの正確な値を得ることができる。
FRU_GI_FRACTION:この3ビットフィールドは、連関したFRUの(i+1)番目のフレームの保護区間分数値を示す。FRU_GI_FRACTIONは、表7によってシグナルされる。
RESERVED:この4ビットフィールドが未来の使用のために予約される。
次のフィールドは、PLS2データをデコードするパラメータを提供する。
PLS2_FEC_TYPE:この2ビットフィールドは、PLS2保護によって使用されるFECタイプを示す。FECタイプは、表10によってシグナルされる。LDPCコードの細部事項については後で説明する。
PLS2_MOD:この3ビットフィールドは、PLS2によって使用される変調タイプを示す。変調タイプは、表11によってシグナルされる。
PLS2_SIZE_CELL:この15ビットフィールドは、現在のフレームグループで伝達されるPLS2に対するフルコーディングブロック(full coded blocks)の集合(collection)のサイズ(QAMセルの数として特定される)(Ctotal_partial_block)を示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
PLS2_STAT_SIZE_BIT:この14ビットフィールドは、現在のフレームグループに対するPLS2―STATのビットサイズを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
PLS2_DYN_SIZE_BIT:この14ビットフィールドは、現在のフレームグループに対するPLS2―DYNのビットサイズを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
PLS2_REP_FLAG:この1ビットフラグは、現在のフレームグループでPLS2反復モードが使用されるか否かを示す。このフィールドが値「1」に設定されると、PLS2反復モードが活性化される。このフィールドが値「0」に設定されると、PLS2反復モードが非活性化される。
PLS2_REP_SIZE_CELL:この15ビットフィールドは、PLS2反復が使用されるとき、現在のフレームグループのすべてのフレームで伝達されるPLS2に対する部分コーディングブロック(partial coded blocks)の集合(collection)のサイズ(QAMセルの数として特定される)(Ctotal_partial_block)を示す。反復が使用されない場合、このフィールドの値は0と同一である。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
PLS2_NEXT_FEC_TYPE:この2ビットフィールドは、次のフレームグループのすべてのフレームで伝達されるPLS2に使用されるFECタイプを示す。FECタイプは、表10によってシグナルされる。
PLS2_NEXT_MOD:この3ビットフィールドは、次のフレームグループのすべてのフレームで伝達されるPLS2に使用される変調タイプを示す。変調タイプは、表11によってシグナルされる。
PLS2_NEXT_REP_FLAG:この1ビットフィールドは、次のフレームグループでPLS2反復モードが使用されるか否かを示す。このフィールドが値「1」に設定されると、PLS2反復モードが活性化される。このフィールドが値「0」に設定されると、PLS2反復モードが非活性化される。
PLS2_NEXT_REP_SIZE_CELL:この15ビットフィールドは、PLS2反復が使用されるとき、次のフレームグループのすべてのフレームで伝達されるPLS2に対するフルコーディングブロック(full coded blocks)の集合(collection)のサイズ(QAMセルの数として特定される)(Ctotal_partial_block)を示す。次のフレームグループで反復が使用されない場合、このフィールドの値は0と同一である。この値は、現在のフレームグループで一定である。
PLS2_NEXT_REP_STAT_SIZE_BIT:この14ビットフィールドは、次のフレームグループに対するPLS2―STATのビットサイズを示す。この値は、現在のフレームグループで一定である。
PLS2_NEXT_REP_DYN_SIZE_BIT:この14ビットフィールドは、次のフレームグループに対するPLS2―DYNのビットサイズを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
PLS2_AP_MODE:この2ビットフィールドは、現在のフレームグループ内のPLS2に追加のパリティが提供されるか否かを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。下記の表12は、このフィールドの値を示す。このフィールドが「00」に設定されると、現在のフレームでPLS2に対して追加のパリティが使用されない。
PLS2_AP_SIZE_CELL:この15ビットフィールドは、PLS2の追加のパリティビットのサイズ(QAMセルの数として特定される)を示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
PLS2_NEXT_AP_MODE:この2ビットフィールドは、次のフレームグループでPLS2に追加のパリティが提供されるか否かを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。表12は、このフィールドの値を定義する。
PLS2_NEXT_AP_SIZE_CELL:この15ビットフィールドは、次のフレームグループのすべてのフレームでのPLS2の追加のパリティビットのサイズ(QAMセルの数として特定される)を示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
RESERVED:この32ビットフィールドが未来の使用のために予約される。
CRC_32:全体のPLS1シグナリングに適用される32ビットエラー検出コード
図14は、本発明の実施例に係るPLS2データを示す図である。
図14は、PLS2データのPLS2―STATデータを示す。PLS2―STATデータは、フレームグループ内で同一であるが、PLS2―DYNデータは現在のフレームに特定された情報を提供する。
図14は、PLS2データのPLS2―STATデータを示す。PLS2―STATデータは、フレームグループ内で同一であるが、PLS2―DYNデータは現在のフレームに特定された情報を提供する。
PLS2―STATデータのフィールドの細部事項は次の通りである。
FIC_FLAG:この1ビットフィールドは、FICが現在のフレームグループに使用されるか否かを示す。このフィールドが「1」に設定されると、FICが現在のフレームで提供される。このフィールドが「0」に設定されると、FICが現在のフレームで伝達されない。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
AUX_FLAG:この1ビットフィールドは、現在のフレームグループで補助ストリームが使用されるか否かを示す。このフィールドが「1」に設定されると、補助ストリームが現在のフレームで提供される。このフィールドが「0」に設定されると、補助ストリームが現在のフレームで伝達されない。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
NUM_DP:この6ビットフィールドは、現在のフレームで伝達されるDPの数を示す。このフィールドの値は、1〜64の範囲内にあり、DPの数はNUM_DP+1である。
DP_ID:この6ビットフィールドは、PHYプロファイル内でDPを固有に識別する。
DP_TYPE:この3ビットフィールドはDPのタイプを示す。これは、以下の表13によってシグナルされる。
DP_GROUP_ID:この8ビットフィールドは、現在のDPが連関したDPグループを識別する。これは、受信機が特定のサービスと連関したサービスコンポーネントのDPにアクセスするのに使用することができ、これらDPは同一のDP_GROUP_IDを有する。
BASE_DP_ID:この6ビットフィールドは、管理層で使用されるサービスシグナリングデータ(PSI/SI)を伝達するDPを示す。BASE_DP_IDで指示されたDPは、サービスシグナリングデータのみを伝達する専用DP又はサービスデータと共にサービスシグナリングデータを伝達する正常DPであり得る。
DP_FEC_TYPE:この2ビットフィールドは、連関したDPによって使用されるFECタイプを示す。FECタイプは、以下の表14によってシグナルされる。
DP_COD:この4ビットフィールドは、連関したDPによって使用されるコードレートを示す。コードレートは、以下の表15によってシグナルされる。
DP_MOD:この4ビットフィールドは、連関したDPによって使用される変調を示す。変調は、以下の表16によってシグナルされる。
DP_SSD_FLAG:この1ビットフィールドは、SSDモードが連関したDPで使用されるか否かを示す。このフィールドが値「1」に設定されると、SSDが使用される。このフィールドが値「0」に設定されると、SSDが使用されない。
PHY_PROFILEがアドバンスドプロファイルを示す「010」と同一である場合のみに次のフィールドが表れる。
DP_MIMO:この3ビットフィールドは、連関したDPにいずれのタイプのMIMOエンコーディングプロセスが適用されるのかを示す。MIMOエンコーディングプロセスのタイプは、表17によってシグナルされる。
DP_TI_TYPE:この1ビットフィールドは、時間インタリービングのタイプを示す。「0」の値は、一つのTIグループが一つのフレームに対応し、一つ以上のTIブロックを含むことを示す。「1」の値は、一つのTIグループが1より多いフレームで伝達され、一つのTIブロックのみを含むことを示す。
DP_TI_LENGTH:2ビットフィールドの使用(許容される値が1、2、4、8のみである)は、次のようにDP_TI_TYPEフィールド内に設定された値によって決定される。
DP_TI_LENGTHが値「1」に設定されると、このフィールドは、PI、すなわち、各TIグループがマップされるフレームの数を示し、TIグループ当たりに一つのTIブロックがある(NTI=1)。2ビットフィールドを有する許容されたPI値は、以下の表18で定義される。
DP_TI_TYPEが「0」に設定されると、このフィールドは、TIグループ当たりのTIブロックの数(NTI)を示し、フレーム当たりに一つのTIグループがある(PI=1)。2ビットフィールドを有する許容されたPI値は、以下の表18で定義される。
DP_FRAME_INTERVAL:この2ビットフィールドは、連関したDPに対するフレームグループ内のフレーム区間(IJUMP)を示し、許容される値は1、2、4、8である(対応する2ビットフィールドは、それぞれ「00」、「01」、「10」、「11」である)。フレームグループのすべてのフレームで表れないDPに対して、このフィールドの値は連続的なフレーム間の間隔と同一である。例えば、DPがフレーム1、5、9、13などで表れると、このフィールドは「4」に設定される。すべてのフレームで表れるDPに対して、このフィールドは「1」に設定される。
DP_TI_BYPASS:この1ビットフィールドは、時間インタリーバ5050の利用可能性を決定する。DPに対して時間インタリービングが使用されない場合、これは「1」に設定される。時間インタリービングが使用される場合、これは「0」に設定される。
DP_FIRST_FRAME_IDX:この5ビットフィールドは、現在DPが発生するスーパーフレームの第1フレームのインデックスを示す。DP_FIRST_FRAME_IDXの値は0〜31の範囲内にある。
DP_NUM_BLOCK_MAX:この10ビットフィールドは、このDPに対するDP_NUM_BLOCKSの最大値を示す。このフィールドの値は、DP_NUM_BLOCKSと同一の範囲を有する。
DP_PAYLOAD_TYPE:この2ビットフィールドは、与えられたDPによって伝達されるペイロードデータのタイプを示す。DP_PAYLOAD_TYPEは、以下の表19によってシグナルされる。
DP_INBAND_MODE:この2ビットフィールドは、現在のDPが帯域内シグナリング情報を伝達するか否かを示す。帯域内シグナリングタイプは、以下の表20によってシグナルされる。
DP_PROTOCOL_TYPE:この2ビットフィールドは、与えられたDPによって伝達されるペイロードのプロトコルタイプを示す。入力ペイロードタイプが選択されると、以下の表21によってシグナルされる。
DP_CRC_MODE:この2ビットフィールドは、入力フォーマッティングブロックでCRCエンコーディングが使用されるか否かを示す。CRCモードは、以下の表22によってシグナルされる。
DNP_MODE:この2ビットフィールドは、DP_PAYLOAD_TYPEがTS(「00」)に設定されるとき、連関したDPによって使用されるヌル―パケット削除モードを示す。DNP_MODEは、以下の表23によってシグナルされる。DP_PAYLOAD_TYPEがTS(「00」)でない場合、DNP_MODEは値「00」に設定される。
ISSY_MODE:この2ビットフィールドは、DP_PAYLOAD_TYPEがTS(「00」)に設定されるとき、連関したDPによって使用されるISSYモードを示す。ISSY_MODEは、以下の表24によってシグナルされる。DP_PAYLOAD_TYPEがTS(「00」)でない場合、ISSY_MODEは値「00」に設定される。
HC_MODE_TS:この2ビットフィールドは、DP_PAYLOAD_TYPEがTS(「00」)に設定されるとき、連関したDPによって使用されるTSヘッダ圧縮モードを示す。HC_MOD_TSは、以下の表25によってシグナルされる。
HC_MODE_IP:この2ビットフィールドは、DP_PAYLOAD_TYPEがIP(「01」)に設定されるときのIPヘッダ圧縮モードを示す。HC_MOD_IPは、以下の表26によってシグナルされる。
PID:この13ビットフィールドは、DP_PAYLOAD_TYPEがTS(「00」)に設定され、HC_MODE_TSが「01」又は「10」に設定されるときのTSヘッダ圧縮のためのPID番号を示す。
RESERVED:この8ビットフィールドは、未来の使用のために予約される。
FIC_FLAGが「1」と同一である場合のみに次のフィールドが表れる。
FIC_VERSION:この8ビットフィールドは、FICのバージョン番号を示す。
FIC_LENGTH_BYTE:この13ビットフィールドは、FICのバイト長さを示す。
RESERVED:この8ビットフィールドは、未来の使用のために予約される。
AUX_FLAGが「1」と同一である場合のみに次のフィールドが表れる。
NUM_AUX:この4ビットフィールドは、補助ストリームの数を示す。ゼロは、補助ストリームが使用されないことを意味する。
AUX_CONFIG_RFU:この8ビットフィールドは、未来の使用のために予約される。
AUX_STREAM_TYPE:この4ビットフィールドは、現在の補助ストリームのタイプを示すための未来の使用のために予約される。
AUX_PRIVATE_CONFIG:この28ビットフィールドは、補助ストリームをシグナルするための未来の使用のために予約される。
RESERVED:この8ビットフィールドは、未来の使用のために予約される。
FIC_FLAGが「1」と同一である場合のみに次のフィールドが表れる。
FIC_VERSION:この8ビットフィールドは、FICのバージョン番号を示す。
FIC_LENGTH_BYTE:この13ビットフィールドは、FICのバイト長さを示す。
RESERVED:この8ビットフィールドは、未来の使用のために予約される。
AUX_FLAGが「1」と同一である場合のみに次のフィールドが表れる。
NUM_AUX:この4ビットフィールドは、補助ストリームの数を示す。ゼロは、補助ストリームが使用されないことを意味する。
AUX_CONFIG_RFU:この8ビットフィールドは、未来の使用のために予約される。
AUX_STREAM_TYPE:この4ビットフィールドは、現在の補助ストリームのタイプを示すための未来の使用のために予約される。
AUX_PRIVATE_CONFIG:この28ビットフィールドは、補助ストリームをシグナルするための未来の使用のために予約される。
図15は、本発明の他の実施例に係るPLS2データを示す図である。
図15は、PLS2データのPLS2―DYNデータを示す。PLS2―DYNデータの値は、一つのフレームグループのデュレーションの間に変化可能であり、フィールドのサイズは一定に維持される。
図15は、PLS2データのPLS2―DYNデータを示す。PLS2―DYNデータの値は、一つのフレームグループのデュレーションの間に変化可能であり、フィールドのサイズは一定に維持される。
PLS2―DYNデータのフィールドの細部事項は次の通りである。
FRAME_INDEX:この5ビットフィールドは、スーパーフレーム内の現在のフレームのフレームインデックスを示す。スーパーフレームの第1フレームのインデックスは「0」に設定される。
PLS_CHANGE_COUNTER:この4ビットフィールドは、構成が変更される前のスーパーフレームの数を示す。構成において、変更された後のスーパーフレームは、このフィールド内でシグナルされる値によって指示される。このフィールドが値「0000」に設定されると、スケジュールされた変化が予想されないことを意味し、値「1」は、次のスーパーフレームで変化があることを意味する。
FIC_CHANGE_COUNTER:この4ビットフィールドは、構成(すなわち、FICの内容)が変更される前のスーパーフレームの数を示す。構成において、変更された後のスーパーフレームは、このフィールド内でシグナルされる値によって指示される。このフィールドが値「0000」に設定されると、スケジュールされた変化が予想されないことを意味し、値「0001」は、次のスーパーフレームで変化があることを意味する。
RESERVED:この16ビットフィールドは、未来の使用のために予約される。
NUM_DPを通じてループで次のフィールドが表れ、これは、現在のフレームで伝達されるDPと連関したパラメータを示す。
DP_ID:この6ビットフィールドは、PHYプロファイル内のDPを固有に指示する。
NUM_DPを通じてループで次のフィールドが表れ、これは、現在のフレームで伝達されるDPと連関したパラメータを示す。
DP_ID:この6ビットフィールドは、PHYプロファイル内のDPを固有に指示する。
DP_START:この15ビット(又は13ビット)フィールドは、DPUアドレッシング方式を用いて第1DPの開始位置を示す。DP_STARTフィールドは、以下の表27に示したように、PHYプロファイル及びFFTサイズによって異なる長さを有する。
DP_NUM_BLOCK:この10ビットフィールドは、現在のDPに対する現在のTIグループ内のFECブロックの数を示す。DP_NUM_BLOCKの値は0〜1023の範囲内にある。
RESERVED:この8ビットフィールドは、未来の使用のために予約される。
次のフィールドは、EACと連関したFICパラメータを示す。
EAC_FLAG:この1ビットフィールドは、現在のフレーム内のEACの存在を示す。このビットは、プリアンブル内のEAC_FLAGと同一の値である。
EAS_WAKE_UP_VERSION_NUM:この8ビットフィールドは、ウェイクアップ指示のバージョン番号を示す。
EAC_FLAGフィールドが「1」と同一である場合、次の12ビットは、EAC_LENGTH_BYTEフィールドに対して割り当てられる。EAC_FLAGフィールドが「0」と同一である場合、次の12ビットは、EAC_COUNTERに割り当てられる。
EAC_LENGTH_BYTE:この12ビットフィールドは、EACのバイト長さを示す。
EAC_COUNTER:この12ビットフィールドは、EACが到逹するフレームの前のフレームの数を示す。
AUX_FLAGフィールドが「1」と同一である場合にのみ次のフィールドが表れる。
EAC_COUNTER:この12ビットフィールドは、EACが到逹するフレームの前のフレームの数を示す。
AUX_FLAGフィールドが「1」と同一である場合にのみ次のフィールドが表れる。
AUX_PRIVATE_DYN:この48ビットフィールドは、補助ストリームをシグナルするための未来使用のために予約される。このフィールドの意味は、構成可能なPLS2―STAT内のAUX_STREAM_TYPEの値に依存する。
CRC_32:全体のPLS2に適用される32ビットエラー検出コード。
CRC_32:全体のPLS2に適用される32ビットエラー検出コード。
図16は、本発明の実施例に係るフレームの論理構造を示す図である。
上述したように、PLS、EAC、FIC、DP、補助ストリーム及びダミーセルは、フレーム内のOFDMシンボルのアクティブキャリアにマップされる。PLS1及びPLS2は、まず、一つ以上のFSSにマップされる。その後、もしあれば、EACセルがPLSフィールドの直後にマップされ、その後、もしあれば、FICセルがマップされる。もしあれば、DPは、PLS又はEAC、FICの後にマップされる。まず、タイプ1 DPが後に来た後、タイプ2 DPが後に来る。DPのタイプの細部事項については後で説明する。任意の場合、DPは、EASのための任意の特殊データ又はサービスシグナリングデータを伝達することができる。もしあれば、補助ストリーム又は各ストリームがDPの後に来た後、ダミーセルが後に来る。これらすべてを上述した順序、すなわち、PLS、EAC、FIC、DP、補助ストリーム及びダミーデータセルの順にマップすることは、フレーム内のセル容量を正確に充填する。
上述したように、PLS、EAC、FIC、DP、補助ストリーム及びダミーセルは、フレーム内のOFDMシンボルのアクティブキャリアにマップされる。PLS1及びPLS2は、まず、一つ以上のFSSにマップされる。その後、もしあれば、EACセルがPLSフィールドの直後にマップされ、その後、もしあれば、FICセルがマップされる。もしあれば、DPは、PLS又はEAC、FICの後にマップされる。まず、タイプ1 DPが後に来た後、タイプ2 DPが後に来る。DPのタイプの細部事項については後で説明する。任意の場合、DPは、EASのための任意の特殊データ又はサービスシグナリングデータを伝達することができる。もしあれば、補助ストリーム又は各ストリームがDPの後に来た後、ダミーセルが後に来る。これらすべてを上述した順序、すなわち、PLS、EAC、FIC、DP、補助ストリーム及びダミーデータセルの順にマップすることは、フレーム内のセル容量を正確に充填する。
図17は、本発明の実施例に係るPLSマッピングを示す図である。
PLSセルは、FSSのアクティブキャリアにマップされる。PLSによって占有されたセルの数に依存して、一つ以上のシンボルがFSSとして指定され、FSSの数(NFSS)は、PLS1内のNUM_FSSによってシグナルされる。FSSは、PLSセルを伝達する特殊シンボルである。ロバスト性及びレイテンシ(latency)はPLSの重要な問題であるので、FSSは、FSS内の周波数専用補間及び高速同期化を許容するより高い密度のパイロットを有する。
PLSセルは、FSSのアクティブキャリアにマップされる。PLSによって占有されたセルの数に依存して、一つ以上のシンボルがFSSとして指定され、FSSの数(NFSS)は、PLS1内のNUM_FSSによってシグナルされる。FSSは、PLSセルを伝達する特殊シンボルである。ロバスト性及びレイテンシ(latency)はPLSの重要な問題であるので、FSSは、FSS内の周波数専用補間及び高速同期化を許容するより高い密度のパイロットを有する。
PLSセルは、図17の例に示したように、トップ―ダウン(top―down)方式でNFSS個のFSSのアクティブキャリアにマップされる。PLS1セルは、セルインデックスの増加順に第1FSSの第1セルから先にマップされる。PLS2セルは、PLS1の最後のセルの直後にマップされ、第1FSSの最後のセルインデックスまでマッピングが下向きに継続される。要求されるPLSセルの総数が一つのFSSのアクティブキャリアの数を超えると、マッピングは、次のFSSに進行し、第1FSSと正確に同一の方式で継続される。
PLSマッピングの完了後、DPが次に伝達される。EAC、FIC又はEAC及びFICが現在のフレームに存在すると、これらはPLSと「正常」DPとの間に配置される。
図18は、本発明の実施例に係るEACマッピングを示す図である。
EACは、EASメッセージを伝達する専用チャネルであって、EASに対するDPにリンクされる。EASサポートは提供されるが、EAC自体は、すべてのフレームに存在することもあり、すべてのフレームに存在しないこともある。もしあれば、EACはPLS2セルの直後にマップされる。EACは、PLSセル以外に、FIC、DP、補助ストリーム及びダミーセルのうちいずれかの後に来ない。EACセルをマップする手続はPLSと正確に同一である。
EACセルは、図18に示したように、セルインデックスの増加順にPLS2の次のセルからマップされる。EASメッセージサイズによって、EACセルは、図18に示したようにいくつかのシンボルを占有する。
EACセルは、PLS2の最後のセルの直後にマップされ、マッピングは、最後のFSSの最後のセルインデックスまで下向きに継続される。要求されるEACの総数が最後のFSSの残りのアクティブキャリアの数を超えると、マッピングは次のシンボルに進行し、FSSと正確に同一の方式で継続される。この場合のマッピングのための次のシンボルは正常データシンボルであって、これは、FSSより多くのアクティブキャリアを有する。
EACマッピングの完了後、もし存在すれば、FICが次に伝達される。(PLS2フィールドでシグナルされることによって)FICが送信されないと、DPはEACの最後のセルの直後にマップされる。
図19は、本発明の実施例に係るFICマッピングを示す図である。
(a)は、EACがないFICの例示的なマッピングを示し、(b)は、EACがあるFICの例示的なマッピングを示す。
FICは、高速サービス獲得及びチャネルスキャニングを可能にする層間(cross―layer)情報に対する専用チャネルである。この情報は、主に各ブロードキャスタのDPとサービスとの間の情報を結合するチャネルを含む。高速スキャンのために、受信機は、FICをデコードし、ブロードキャスタID、サービスの数及びBASE_DP_IDなどの情報を得ることができる。高速サービスの獲得のために、FICに加えて、ベースDPがBASE_DP_IDを用いてデコードされ得る。伝達される内容以外に、ベースDPは、正常DPと正確に同一の方式でエンコードされ、フレームにマップされる。そのため、ベースDPに対して追加の説明が要求されない。FICデータが生成されて管理層で消費される。FICデータの内容は、管理層の説明書に記載した通りである。
FICデータは選択的であり、FICの使用は、PLS2の静的部分内のFIC_FLAGパラメータによってシグナルされる。FICが使用されると、FIC_FLAGが「1」に設定され、FICのためのシグナリングフィールドはPLS2の静的部分に定義される。このフィールドでは、FIC_VERSION及びFIC_LENGTH_BYTEがシグナルされる。FICは、PLS2と同一の変調、コーディング及び時間インタリービングパラメータを用いる。FICは、PLS2_MODE及びPLS2_FECなどの同一のシグナリングパラメータを共有する。もしあれば、FICデータは、PLS2又は、もしあれば、EACの直後にマップされる。FICは、任意の正常DP、補助ストリーム又はダミーセルの後にマップされない。FICセルをマップする方法はEACと正確に同一であり、これはPLSと同一である。
PLSの後にEACがない場合、FICセルは、(a)の例に示したように、セルインデックスの増加順にPLS2の次のセルからマップされる。FICデータサイズによって、FICセルは、(b)に示したように、いくつかのシンボルにわたってマップされ得る。
FICセルは、PLS2の最後のセルの直後にマップされ、マッピングは、最後のFSSの最後のセルインデックスまで下向きに継続される。要求されるFICセルの総数が最後のFSSの残りのアクティブキャリアの数を超えると、マッピングは次のシンボルに進行し、FSSと正確に同一の方式で継続される。この場合のマッピングのための次のシンボルは、FSSより多くのアクティブキャリアを有する正常データシンボルである。
EASメッセージが現在のフレームで送信されると、EACはFICに先行し、FICセルは、(b)に示したように、セルインデックスの増加順にEACの次のセルからマップされる。
FICマッピングの完了後、一つ以上のDPがマップされ、その後、もしあれば、補助ストリーム及びダミーセルがマップされる。
図20は、本発明の実施例に係るDPのタイプを示す図である。
図20の(a)はタイプ1 DPを示し、(b)はタイプ2 DPを示す。
図20の(a)はタイプ1 DPを示し、(b)はタイプ2 DPを示す。
先行チャネル、すなわち、PLS、EAC及びFICがマップされた後、DPのセルがマップされる。DPは、マッピング方法によって2個のタイプのうち一つに分類される。
タイプ1 DP:DPは、TDMによってマップされる。
タイプ2 DP:DPは、FDMによってマップされる。
タイプ2 DP:DPは、FDMによってマップされる。
DPのタイプは、PLS2の静的部分でDP_TYPEフィールドによって指示される。図20は、タイプ1 DP及びタイプ2 DPのマッピング順序を示す。タイプ1 DPは、まず、セルインデックスの増加順にマップされ、最後のセルインデックスに到逹した後、シンボルインデックスが1ずつ増加する。次のシルボル内で、DPは、p=0からセルインデックスの増加順に継続してマップされる。一つのフレームで共にマップされた多数のDPで、タイプ1 DPのそれぞれは、DPのTDMマルチプレキシングと類似する形に時間でグループ化される。
タイプ2 DPは、まず、シンボルインデックスの増加順にマップされ、フレームの最後のOFDMシンボルに到逹した後、セルインデックスは1ずつ増加し、シンボルインデックスは第1利用可能なシンボルに後退し、そのシンボルインデックスから増加する。一つのフレームで多数のDPを共にマップした後、タイプ2 DPのそれぞれは、DPのFDMマルチプレキシングと類似する形に周波数でグループ化される。
一つの制限が必要であれば、すなわち、タイプ1 DPが常にタイプ2 DPに先行すると、タイプ1 DP及びタイプ2 DPはフレーム内で共存し得る。タイプ1及びタイプ2 DPを伝達するOFDMセルの総数は、DPの送信のために利用可能なOFDMセルの総数を超えることができない。
ここで、DDP1は、タイプ1 DPによって占有されるOFDMセルの数であり、DDP2は、タイプ2 DPによって占有されるOFDMセルの数である。PLS、EAC、FICは、いずれもタイプ1 DPと同一の方式でマップされるので、これらはすべて「タイプ1のマッピング規則」に従う。そのため、タイプ1のマッピングは、常にタイプ2のマッピングより先行する。
図21は、本発明の実施例に係るDPマッピングを示す図である。
(a)は、タイプ1 DPをマップするためのOFDMセルのアドレッシングを示し、(b)は、タイプ2 DPをマップするためのOFDMセルのアドレッシングを示す。
タイプ1 DP(0,DDP1−1)をマップするためのOFDMセルのアドレッシングは、タイプ1 DPのアクティブデータセルのために定義される。アドレッシング方式は、タイプ1 DPのそれぞれに対するTIからのセルがアクティブデータセルに割り当てられる順序を定義する。また、これは、PLS2の動的部分内のDPの位置をシグナルするのに使用される。
EAC及びFICなしで、アドレス0は、最後のFSS内のPLSを伝達する最後のセルの直後のセルを称する。EACが送信され、FICがその該当フレームでない場合、アドレス0は、EACを伝達する最後のセルの直後のセルを称する。FICが該当フレームで送信されると、アドレス0は、FICを伝達する最後のセルの直後のセルを称する。タイプ1 DPに対するアドレス0は、(a)に示したように、2個の異なるケースを考慮して算出することができる。(a)に示した例において、PLS、EAC及びFICはすべて送信されると仮定する。EAC及びFICのうち一つ又は二つとも省略される場合への拡張は容易である。(a)の左側に示したように、FICまでのすべてのセルをマップした後、FSS内に残りのセルが残っている。
タイプ2 DP(0,…,DDP2−1)をマップするOFDMセルのアドレッシングは、タイプ2 DPのアクティブデータセルのために定義される。アドレッシング方式は、タイプ2 DPのそれぞれに対するTIからのセルがアクティブデータセルに割り当てられる順序を定義する。また、これは、PLS2の動的部分内のDPの位置をシグナルするのに使用される。
(b)に示したように、3個の少し異なるケースが可能である。(b)の左側上に示した第1ケースでは、最後のFSS内のセルはタイプ2 DPマッピングに用いられる。中間に示した第2ケースでは、FICが正常シンボルのセルを占めるが、そのシンボル上のFICセルの数はCFSSより小さい。(b)の右側に示した第3ケースは、そのシンボル上にマップされたFICセルの数がCFSSを超えることを除いては第2ケースと同一である。
PLS、EAC及びFICは、タイプ1 DPと同一の「タイプ1のマッピング規則」に従うので、タイプ1 DPがタイプ2 DPに先行する場合への拡張は簡単である。
データパイプ単位(DPU)は、データセルをフレーム内のDPに割り当てる基本単位である。
DPUは、フレーム内にDPを位置させるシグナリング単位として定義される。セルマッパ7010は、DPのそれぞれに対するTIによって生成されたセルをマップすることができる。時間インタリーバ5050は、一連のTIブロックを出力し、それぞれのTIブロックは、セルのセットで構成される可変数(variable number)のXFECBLOCKを含む。XFECBLOCK内のセルの数(Ncells)は、FECBLOCKサイズ(Nldpc)及び星状シンボル当たりの送信ビット数に依存する。DPUは、与えられたPHYプロファイルでサポートされるXFECBLOCK内のセルの数のすべての可能な値の最も大きい共通除数(divisor)(Ncells)として定義される。セル内のDPUの長さはLDPUとして定義される。各PHYプロファイルがFECBLOCKサイズ及び星状シンボル当たりに異なる数の異なる組み合わせをサポートするので、LDPUはPHYプロファイルに基づいて定義される。
図22は、本発明の実施例に係るFEC構造を示す図である。
図22は、ビットインタリービング前の本発明の実施例に係るFEC構造を示す。上述したように、データFECエンコーダは、入力BBFに対してFECエンコーディングを行い、アウターコーディング(BCH)及びインナーコーディング(LDPC)を用いてFECBLOCK手続を生成することができる。図示したFEC構造はFECBLOCKに対応する。また、FECBLOCK及びFEC構造は、LDPCコードワードの長さに対応する同一の値を有する。
図22は、ビットインタリービング前の本発明の実施例に係るFEC構造を示す。上述したように、データFECエンコーダは、入力BBFに対してFECエンコーディングを行い、アウターコーディング(BCH)及びインナーコーディング(LDPC)を用いてFECBLOCK手続を生成することができる。図示したFEC構造はFECBLOCKに対応する。また、FECBLOCK及びFEC構造は、LDPCコードワードの長さに対応する同一の値を有する。
図22に示したように、BCHエンコーディングはそれぞれのBBF(Kbchビット)に適用され、LDPCエンコーディングはBCHエンコーディングBBF(Kldpcビット=Nbchビット)に適用される。
Nldpcの値は、64800ビット(長いFECBLOCK)又は16200ビット(短いFECBLOCK)である。
以下の表28及び表29は、それぞれ長いFECBLOCK及び短いFECBLOCKに対するFECエンコーディングパラメータを示す。
BCHエンコーディング及びLDPCエンコーディングの動作の細部事項は次の通りである。
12誤り訂正BCHコードは、BBFのアウターエンコーディングに使用される。短いFECBLOCK及び長いFECBLOCKに対するBCH生成器多項式は、すべての多項式を共に乗じることによって得られる。
LDPCコードは、アウターBCHエンコーディングの出力をエンコードするのに使用される。完成したBldpc(FECBLOCK)を生成するために、Pldpc(パリティビット)は各Ildpc(BCHエンコーディングBBF)から体系的にエンコードされ、Ildpcに添付される。完成したBldpc(FECBLOCK)は次の数式として表現される。
長いFECBLOCK及び短いFECBLOCKに対するパラメータは、それぞれ前記表28及び表29に与えられる。
長いFECBLOCKに対するNldpc−Kldpcを算出する細部手続は次の通りである。
パリティビット初期化
長いFECBLOCKに対するNldpc−Kldpcを算出する細部手続は次の通りである。
パリティビット初期化
2)パリティチェックマトリックスのアドレスの第1行に特定されたパリティビットアドレスで第1情報ビット(i0)を累算する。パリティチェックマトリックスのアドレスの細部事項については後で説明する。例えば、レート13/15に対して、
3)次の359個の情報ビット(is)(s=1、2、…、359)が次の数式を用いてパリティビットで累算される。
ここで、xは、第1ビット(i0)に対応するパリティビット累算器のアドレスを示し、Qldpcは、パリティチェックマトリックスのアドレスで特定されたコードレート従属定数である。継続して、例えば、レート13/15に対してQldpc=24であって、よって、情報ビット(i1)に対して次の動作が行われる。
4)361番目の情報ビット(i360)に対して、パリティビット累算器のアドレスは、パリティチェックマトリックスのアドレスの第2行に与えられる。類似する方式で、次の358個の情報ビット(is)(s=361、362、…、719)に対するパリティビット累算器のアドレスは数式6を用いて得られ、ここで、xは、情報ビット(i360)に対応するパリティビット累算器のアドレス、パリティチェックマトリックスのアドレスの第2行内のエントリーを示す。
5)類似する方式で、360個の新たな情報ビットのすべてのグループに対して、パリティチェックマトリックスのアドレスからの新たな行がパリティビット累算器のアドレスを探すのに使用される。
情報ビットが全部消尽した後、最終パリティが次のように得られる。
6)i=1から開始する次の動作を順次行う。
ここで、pi(i=0、1、…、Ndpc−Kldpc−1)の最終内容は、パリティビット(pi)と同一である。
短いFECBLOCKに対するこのLDPCエンコーディング手続は、表30及び表31を取り替え、長いFECBLOCKに対するパリティチェックマトリックスのアドレスを短いFECBLOCKに対するパリティチェックマトリックスのアドレスに取り替えることを除いては、長いFECBLOCKに対するt LDPCエンコーディング手続に従う。
図23は、本発明の実施例に係るビットインタリービングを示す図である。
LDPCエンコーダの出力はビットインタリーブされ、これは、パリティインタリービング、その後のQCB(quasi―cyclic block)インタリービング及び内部グループインタリービングで構成される。
(a)は、QCBインタリービングを示し、(b)は、内部グループインタリービングを示す。
FECBLOCKはパリティインタリーブされ得る。パリティインタリービングの出力において、LDPCコードワードは、長いFECBLOCK内の180個の隣接したQCブロック及び短いFECBLOCK内の180個の隣接したQCブロックで構成される。長い又は短いFECBLOCK内のそれぞれのQCブロックは360ビットで構成される。パリティインタリーブされたLDPCコードワードは、QCBインタリービングによってインタリーブされる。QCBインタリービングの単位はQCブロックである。パリティインタリービングの出力におけるQCブロックは、図23に示したように、QCBインタリービングによってパーミュートされ、ここで、FECBLOCK長さによってNcells=6480/ηmod又は16200/ηmodである。QCBインタリービングパターンは、変調タイプ及びLDPCコードレートの各組み合わせに固有である。
FECBLOCKはパリティインタリーブされ得る。パリティインタリービングの出力において、LDPCコードワードは、長いFECBLOCK内の180個の隣接したQCブロック及び短いFECBLOCK内の180個の隣接したQCブロックで構成される。長い又は短いFECBLOCK内のそれぞれのQCブロックは360ビットで構成される。パリティインタリーブされたLDPCコードワードは、QCBインタリービングによってインタリーブされる。QCBインタリービングの単位はQCブロックである。パリティインタリービングの出力におけるQCブロックは、図23に示したように、QCBインタリービングによってパーミュートされ、ここで、FECBLOCK長さによってNcells=6480/ηmod又は16200/ηmodである。QCBインタリービングパターンは、変調タイプ及びLDPCコードレートの各組み合わせに固有である。
QCBインタリービング後、内部グループインタリービングは、以下の表32に定義された変調タイプ及び順序(ηmod)に従って行われる。また、一つの内部グループに対するQCブロックの数(NQCB_IG)が定義される。
内部グループインタリービングプロセスは、QCBインタリービング出力のNQCB―IG個のQCブロックで行われる。内部グループインタリービングは、360個の列とNQCB_IG個の行を用いて内部グループのビットを記入及び判読するプロセスを有する。記入動作において、QCBインタリービング出力からのビットが行方向に記入される。判読動作は列方向に行われ、各行からm個のビットを判読し、ここで、mは、NUCに対して1と同一であり、NCQに対して2と同一である。
図24は、本発明の実施例に係るセル―ワードデマルチプレキシングを示す図である。
(a)は、8及び12bpcu MIMOに対するセル―ワードデマルチプレキシングを示し、(b)は、10bpcu MIMOに対するセル―ワードデマルチプレキシングを示す。
図25は、本発明の実施例に係る時間インタリービングを示す図である。
(a)〜(c)は、TIモードの例を示す。
時間インタリーバはDPレベルで動作する。時間インタリービング(TI)のパラメータは、各DPに対して異なる形に設定することができる。
PLS2―STATデータの一部で表れる次のパラメータはTIを構成する。
時間インタリーバはDPレベルで動作する。時間インタリービング(TI)のパラメータは、各DPに対して異なる形に設定することができる。
PLS2―STATデータの一部で表れる次のパラメータはTIを構成する。
DP_TI_TYPE(許容値:0又は1):TIモードを示す。;「0」は、TIグループ当たりに多数のTIブロック(1より多いTIブロック)を有するモードを示す。この場合、一つのTIグループは一つのフレームに直接マップされる(インターフレームインタリービングではない)。「1」は、TIグループ当たり一つのみのTIブロックを有するモードを示す。この場合、TIブロックは、1より多いフレームに拡散され得る(インターフレームインタリービング)。
DP_TI_LENGTH:DI_TI_TYPE=「0」である場合、このパラメータは、TIグループ当たりのTIブロックの数(NTI)である。DP_TI_TYPE=「1」に対して、このパラメータは、一つのTIグループから拡散されたフレームの数(PI)である。
DP_NUM_BLOCK_MAX(許容値:0〜1023):TIグループ当たりのXFECBLOCKの最大数を示す。
DP_FRAME_INTERVAL(許容値:1、2、4、8):与えられたPHYプロファイルの同一のDPを伝達する2個の連続的なフレーム間のフレームの数(IJUMP)を示す。
DP_TI_BYPASS(許容値:0又は1):時間インタリービングがDPに使用されない場合、このパラメータは「1」に設定される。時間インタリービングが使用される場合、このパラメータは「0」に設定される。
さらに、PLS2―DYNデータからのパラメータ(DP_NUM_BLOCK)は、DPの一つのTIグループによって伝達されたXFECBLOCKの数を示すのに使用される。
時間インタリービングがDPに使用されない場合、次のTIグループ、時間インタリービング動作及びTIモードは考慮されない。しかし、スケジューラからの動的構成情報に対する補償ブロックは依然として必要である。各DPにおいて、SSD/MIMOエンコーディングから受信されたXFECBLOCKはTIグループにグループ化される。すなわち、それぞれのTIグループは、整数の(an integer number of)XFECBLOCKのセットであり、動的に可変する数のXFECBLOCKを含む。インデックスのTIグループ内のXFECBLOCKの数(n)はNxBLOCK_Group_(n)で表示され、PLS2―DYNデータのDP_NUM_BLOCKとしてシグナルされる。NxBLOCK_Group_(n)は、0の最小値から最も大きい値が1023である最大値(NxBLOCK_Group_MAX)(DP_NUM_BLOCK_MAXに対応)まで変わり得る。
各TIグループは、一つのフレームに直接マップされたり、PIフレームにわたって拡散される。また、それぞれのTIグループは、1より多いTIブロック(NTI)に分離され、それぞれのTIブロックは、時間インタリーバメモリの一つの用途に対応する。TIグループ内のTIブロックは、少し異なる数のXFECBLOCKを含むことができる。TIグループが多数のTIブロックに分離されると、一つのフレームのみに直接マップされる。以下の表33に示したように(時間インタリービングをスキップする追加のオプションを除いて)、時間インタリービングのための3個のオプションが存在する。
各DPにおいて、TIメモリは、入力XFECBLOCK(SSD/MIMOエンコーディングブロックからの出力XFECBLOCK)を格納する。入力XFECBLOCKは、
として定義され、
として定義され、
ここで、dn,s,r,qは、n番目のTIグループのs番目のTIブロック内のr番目のXFECBLOCKのq番目のセルであって、次のようにSSD及びMIMOエンコーディングの出力を示す。
一般に、時間インタリーバは、フレームビルディングプロセス前にDPデータのためのバッファとして動作する。これは、それぞれのDPに対する2個のメモリバンクによって達成される。第1TIブロックは第1バンクに記入される。第1バンクが判読される間、第2TIブロックが第2バンクに記入される。
TIは、ツイスト行―列ブロックインタリーバである。n番目のTIグループのs番目のTIブロックに対して、TIメモリの行(Nr)の数はセルの数(Ncell)と同一である。すなわち、Nr=Ncellであるが、列の数(Nc)は数(NxBLOCK_TI(n,s))と同一である。
図26は、本発明の一実施例に係るツイスト行―列ブロックインタリーバの基本動作を示す図である。
図27は、本発明の一実施例に係るツイスト行―列ブロックインタリーバの動作を示す図である。
図28は、本発明の実施例に係るツイスト行―列ブロックインタリーバの対角線方向読み取りパターンを示す図である。
図29は、本発明の実施例に係るそれぞれのインタリービングアレイからインタリーブされたXFECBLOCKを示す図である。
以下では、本発明の実施例に係る放送信号送信装置がPLSデータをエンコードして保護する方法を説明する。PLSは、受信機が物理層DP(physical layer DPs)に対してアクセスできるようにする。PLSデータは、PLS1データ及びPLS2データを含むことができる。
PLS1データは、PLS2データを受信してデコードするのに要求されるパラメータを含む基本送信パラメータを提供することができる。各PLS1フィールドは、一つのフレームグループの全体期間の間変わらずに維持され得る。
PLS2は、受信機が所望のDPをデコードするために必要な十分な情報を提供することができる。PLS2シグナリングは、二つのタイプのパラメータ、すなわち、PLS2―STAT及びPLS2―DYNを含むことができる。PLS2―STATパラメータは、一つのフレームグループ内で同一の値を有する一方、PLS2―DYNは現在のフレームに対して特定される各情報を提供する。PLS2―DYNパラメータは、一つのフレームグループの期間の間変更できるが、各フィールドのサイズは同一に維持され得る。
PLS1とPLS2―STAT部分は、二つのスーパー―フレームの境界でのみ変更することができる。帯域内シグナリングは、PLS1又はPLS2―STATの各パラメータが次のスーパー―フレームで変更されることを指示するカウンタを含むことができる。受信装置は、指示された変更が適用されると言及されたスーパー―フレームの1番目のフレーム内のFSS(s)から新たなPLSパラメータを確認し、変更される境界を位置させることができる。
図30は、本発明の一実施例に係るPLSデータ保護過程を説明するブロック図である。
具体的に、図30は、本発明の一実施例に係る放送信号送信装置の物理層シグナリング生成(Physical Layer Signaling Generation)ブロックと短縮/パンクチャされた(Shortened/Punctured)FECエンコーダ(LDPC/BCH)の詳細ブロック図である。
図30に示したように、本発明の一実施例に係るPLSデータ保護過程は、物理層シグナリング生成ブロック、BBスクランブラ、及び短縮/パンクチャされたFECエンコーダ(LDPC/BCH)を含むことができる。本発明において、物理層シグナリング生成ブロックは、シグナリング生成ブロックと称することができる。BBスクランブラは、スクランブラ又はPLSスクランブラと称することができる。以下、各ブロックの動作を説明する。
シグナリング生成ブロックは、PLSフィールド生成ブロックと、ダミー挿入及びブロック分割ブロック(Dummy Insertion & block segmentation block)を含むことができる。
シグナリング生成ブロックは、各機能ブロックの動作に使用される物理層シグナリング情報を生成することができる。このようなシグナリング情報は、受信端で望むサービスを復元できるように送信することができる。
PLS生成ブロックは、管理情報とスケジューラから入力されたPLS―dyn_DP0―n(m)を基盤にしてPLS1データ及びPLS2データのそれぞれを生成して出力することができる。PLS―dyn_DP0―n(m)は、フレームmに含まれたDPを指示する情報を含むPLS2―dynデータである。ダミー挿入及びブロック分割ブロックは、PLSデータにダミーデータ(又はパディングビット)を挿入し、LDPCエンコーディングのための単位にPLSデータを分割することができる。この場合、LDPCエンコーディングのための単位に分割されたPLSデータをKsigと称することができる。また、LDPCエンコーダに入力される分割された各PLSデータを情報ブロックと称することができる。ダミー挿入及びブロック分割ブロックは、PLS1データに対しては分割を行わなくてもよい。
その後、PLS生成ブロックから出力されたPLS1データ及びPLS2データは、それぞれ独立的に処理することができる。
以下、各ブロックの動作は、PLS1データ及びPLS2データのそれぞれに対して行うことができる。以下、図面の説明において、PLSデータは、PLS1データ又はPLS2データを含む意味で使用することができる。
その後、BBスクランブラブロックは、入力されたPLSデータをスクランブルして出力することができる。PLSデータは、エネルギー分散のためにスクランブル(ランダム化)することができる。
その後、短縮/パンクチャされたFECエンコーダは、入力されたスクランブルされたPLSデータをエンコードすることができる。
短縮/パンクチャされたFECエンコーダは、短縮及びパンクチャされたLDPCエンコーディングが行われたPLSデータを出力することができる。短縮/パンクチャされたFECエンコーダから出力されたLDPCエンコーディングが行われたPLSデータはビットインタリーバに入力される。ビットインタリーバは、入力された短縮及びパンクチャされたLDPCエンコーディングが行われたPLSデータの各ビットをインタリーブすることができる。
図30に示したように、本発明の一実施例に係る短縮/パンクチャされたFECエンコーダ(LDPC/BCH)は、BCHエンコーダ、ゼロビット挿入(zero―bit insertion)ブロック、LDPCエンコーダ、及びLDPCパリティパンクチャリング(Parity Puncturing)ブロックを含むことができる。以下、短縮/パンクチャされたFECエンコーダ(LDPC/BCH)の各ブロックの動作を具体的に説明する。
BCHエンコーダは、入力されたPLSデータに対してBCHエンコーディングを行うことができる。BCHエンコーディング後、ゼロビット挿入ブロックは、LDPCエンコーディング入力を生成するためにBCH出力の前部分に各ゼロビットを挿入することができる。本発明の一実施例に係るLDPCエンコーディング入力は、ゼロビット挿入ブロックが挿入する各ゼロビットによって一定の長さを維持することができる。
この場合、PLSデータに挿入される各ゼロビットのサイズは、表4を基盤にして決定することができる。具体的に、PLSデータに挿入される各ゼロビットのサイズは、(K_bch―K_sig)と決定することができる。PLS2データのK_sigは、PLS1データのK_sigと異なり、可変的な値を有することができる。したがって、PLS2データに挿入される各ゼロビットのサイズはK_sigとK_bchによって変更可能であることが分かる。
LDPCエンコーダは、BCHエンコーダから入力されたPLS1データに対してパーミュテーション(permutation)を行うことができる。この場合、パーミュテーションは、短縮順序(shortening order)又はパーミュテーションパターン(permutation pattern)を基盤にして行うことができる。パーミュテーション単位は90ビット単位からなり得る。
LDPCエンコーダは、BCHエンコーダから入力されたPLS2データに対しては、LDPCエンコーディング後、Hマトリックス(H matrix)の列パーミュテーション(colum npermutation)を行い、短縮性能を確保することができる。本発明の一実施例に係る放送信号送信機及び放送信号受信機は、パーミュテーションが行われたPLSデータをエンコード及びデコードするとき、複雑度を低下させることができる。Hマトリックスは、パリティチェックマトリックス(parity check matrix)と称することができる。
LDPCエンコーダは、パーミュテートされた(permutated)PLS1データに対してLDPCエンコーディングを行うことができる。また、LDPCエンコーダは、PLS2データに対してLDPCエンコーディングを行うことができる。LDPCエンコーダは、LDPCエンコーディングが行われたPLSデータをHマトリックスの形態に出力することができる。LDPCエンコーディングブロックから出力されたHマトリックスはシーケンシャル(sequential)な形態であり、パリティ部分(parity part)は、デュアルダイアゴナル(dual diagonal)形態である。このようなHマトリックスの構造により、放送信号受信機はPLSデータを速くデコードすることができる。
本発明の一実施例に係るLDPCエンコーディングブロックは、PLS1データの場合、4K―1/4LDPCコードを使用し、PLS2データの場合、4K―1/4又は7K―3/10LDPCコードを使用してHマトリックスを出力することができる。
その後、LDPCパリティパンクチャリング(Parity Puncturing)ブロックは、LDPCエンコーディングが行われたPLSデータの各ビットにおいて、各LDPCパリティビットの一部をパンクチャすることができる。その後、LDPCパリティパンクチャリングブロックは、BCHエンコーディング後に挿入されていた各ゼロビットを除去し、エンコードされたPLSデータを出力することができる。本発明の一実施例に係るLDPCパリティパンクチャリングブロックは、各パンクチャリングビット(puncturing bits)と削除される各ゼロビットを調節し、特定コードレートのエンコードされたPLSデータを出力することができる。
K_sigは、BBスクランブラブロックが出力するスクランブルされたPLSデータのサイズである。K_bchは、K_sigのサイズによって1020又は2100と決定される(表4参照)。
図31は、本発明の一実施例に係る物理層シグナリング生成ブロックの動作に対応するPLS2データの構造を示した図である。
具体的に、図31は、物理層シグナリング生成ブロックのダミー挿入及びブロック分割ブロックの動作に対応するPLS2データの構造を示した図である。
上述したように、PLS2データは、PLS2―STAT及びPLS2―DYNを含む。図面において、PLS2データの長さをKPLS2と表記し、PLS2―STATの長さをKPLS2_STATと表記し、PLS2―DYNの長さをKPLS2_DYNと表記する。
上述したように、ダミー挿入及びブロック分割ブロックは、PLS2データにダミーデータ又はパディングビットを挿入することができる。具体的に、ダミー挿入及びブロック分割ブロックは、PLS2―STATの後とPLS2―DYNの後にそれぞれK_PLS2_STAT_PAD、K_PLS2_DYN_PADだけダミーデータを挿入することができる。
PLS2データの長さは、互いに異なるフレームグループ内で異なり得る。PLS2データは、PLS2データの量によって一つ又は複数のLDPCコードされた各ブロックに分割されて送信され得る。LDPCコードワードの各パリティビットはシグナリングデータに追加することができる。LDPCコードとしては、二つのLDPCコードのうち一つを使用することができ、これは、表4で記述したK_sigの長さに従うことができる。PLS2シグナリングのためのLDPCコードワードの数字であるN_PLS2_FEC_ブロックは、次のように決定することができる。
ここで、K_bchは2100、n_MODは、表4で定義されたモジュレーション順序で、K_PLS2_STAT及びK_PLS2_DYNの長さは、PLS1フィールド内のPLS2_STAT_SIZE_BIT及びPLS2_DYN_SIZE_BITによって定義することができる。
K_PLS2_STAT_PAD及びK_PLS2_DYN_PADは、それぞれPLS2_STATパディングビット及びPLS2_DYNパディングビットの長さを示すことができる。
パディングを含むPLS2の最終長さ及びK_PLS2は、次のように計算することができる。
パディングを含むPLS2の最終長さ及びK_PLS2は、次のように計算することができる。
N_PLS2_FEC_block個の各ブロックのそれぞれに含まれた各情報ビットの個数であるK_sigは、次のように定義することができる。
PLS2シグナリングの各部分は、図31に示したように、N_PLS2_FEC_block個のセグメントに分割され、N_PLS2_FEC_block個のブロック全体に対して均一にスプレッドされる。このような動作は、すべてのコードされたブロックに対する均一な保護を保証することができる。
最後のセグメントを除いた各セグメントは同一の構成を含んでおり、昇順のセグメント順序、m=1、2、…、N_PLS2_FEC_block−1によって連続的に選択された各ビットを含むことができる。
最後のセグメント、N_PLS2_FEC_block番目のセグメントは、他のセグメントと同一にK_sigサイズを有するが、PLS2―STAT、PLS2―DYNのみならず、パディングデータであるPLS2_STAT_PAD及びPLS2_DYN_PADも含むことができる。
1番目から最後の分割まで、m番目のセグメントは次の二つの部分を含む。
1番目の部分は、PLS2静的情報の部分を含み、該当部分は{(m―1) x K_PLS2_STAT_block+1}から{m x K_PLS2_STAT_block}までのインデックスを有する。
2番目の部分は、PLS2動的情報の部分を含み、該当部分は{(m―1)x K_PLS2_DYN_block+1}から{m x K_PLS2_DYN_block}までのインデックスを有する。
最後の分割は、次の二つの部分を含む。
1番目の部分は、PLS2静的情報の残りの部分を含み、該当部分は{(NPLS2_FEC_block−1) x KPLS2_STAT_block+1}から{KPLS2_STAT}までのインデックスを有する。また、K_PLS2_STAT_PADビットのPLS2静的情報に対するパディングビットが後に来る。
2番目の部分は、PLS2動的情報の残りの部分を含み、該当部分は{(NPLS2_FEC_block−1) x KPLS2_DYN_block+1}から{KPLS2_DYN}までのインデックスを有する。また、K_PLS2_DYN_PADビットのPLS2動的情報に対するパディングビットが後に来る。
図32は、短縮/パンクチャされたFECエンコーダ(LDPC/BCH)の動作に対応するPLSデータ構造を示す。
具体的に、図32は、本発明の一実施例に係る物理層シグナリング生成ブロックが出力した各PLSデータ情報ブロックに対してFECエンコーディングを行う動作に対応するPLSデータ構造を示す。
(a)は、PLS2データ分割を示した図である。上述したように、一つのPLS2データ分割のサイズはK_sigであり、一つのPLS2データ分割はPLS2―STAT及びPLS2―DYNを含むことができる。最後のPLS2データ分割の場合、PLS2データ分割は、PLS2―STAT、PLS2―DYNのみならず、パディングデータであるPLS2_STAT_PAD及びPLS2_DYN_PADも含むことができる。
(b)は、(短縮された)BCHエンコーダ出力を示した図である。BCHエンコーダは、入力されたPLS2データ分割にBCHパリティビットを追加して出力することができる。PLS2データの場合、サイズが可変的であるので、本発明の一実施例に係るゼロビット挿入ブロックは、K_bchとK_sigとの差だけ各ゼロビットを挿入することができる。
(c)は、ゼロビット挿入が行われたPLS2データ分割の構造を示した図である。ゼロビット挿入ブロックは、PLS2データ分割に各ゼロビットを挿入して出力することができる。この場合、各ゼロビットが挿入される位置は、特定短縮順序又はパーミュテーションパターンを基盤にして決定することができる。
(d)は、LDPCエンコーダから出力されたLDPCエンコーディングが行われたPLS2データ分割の構造を示した図である。LDPCエンコーダは、K_ldpcにLDPCパリティビットを追加して出力することができる。K_ldpcは、LDPCエンコーダに入力されるPLS2データ分割のサイズである。
(e)は、LDPCパリティパンクチャリングが行われたPLS2データ分割の構造を示した図である。LDPCパリティパンクチャリングブロックは、LDPCパリティビットの一部をパンクチャすることができる。その後、LDPCパリティパンクチャリングブロックは、挿入された各ゼロビットを削除して出力することができる。この場合、LDPCパリティパンクチャリングブロックは、パンクチャされるパリティグループのパーミュテーション順序を基盤にしてパンクチャリングを行うことができる。
本発明の一実施例に係る放送信号送信装置は、一定水準以上の誤り訂正能力を保証するために、各ゼロパディングビットとパンクチャリングパリティビットの位置と順序を変更することができる。
上述したように、本発明の一実施例に係るFECエンコーダは、各PLSデータに対してゼロパディングを行い、ゼロパディングが行われたブロックの後に各パリティビットを付けてLDPCエンコーディングを行い、各パリティビットに対してパンクチャリングを行うことによってFECブロックを出力することができる。FECブロックは、図面に示したように、unchg_bit及びchg_bitを含むことができる。unchg_bitは、フレームグループ(frame―group)内で変わらないPLS2―STATを含み、chg_bitは、フレームごとに変わるPLS2―DYN、BCHパリティビット、及びLDPCパリティビットを含むことができる。Kunchg_bitはunchg_bitのサイズを意味し、Kchg_bitはchg_bitのサイズを意味する。
以下、上述したPLS2データ分割の構造に対応する各ブロックの具体的な動作を説明する。
BCHエンコーダは、入力されたPLSデータに対してBCHエンコーディングを行うことができる。BCHエンコーディング後に、ゼロビット挿入ブロックは、LDPCエンコーディング入力を生成するためにBCH出力ビットの前部分に各ゼロビットを挿入することができる。本発明の一実施例に係るLDPCエンコーダの入力は、ゼロビット挿入ブロックによって挿入される各ゼロビットによって一定の長さを維持することができる。
この場合、PLSデータに挿入される各ゼロビットのサイズは、表4を基盤にして決定することができる。具体的に、PLSデータに挿入される各ゼロビットのサイズは(K_bch―K_sig)と決定することができる。PLS2データのK_sigは、PLS1データのK_sigと異なり、可変的な値を有することができる。したがって、PLS2データに挿入される各ゼロビットのサイズと位置はK_sig及びK_bchによって変更可能であることが分かる。
本発明の一実施例に係るLDPCエンコーディングブロックは、PLS1データの場合、4K―1/4LDPCコードを使用し、PLS2データの場合、4K―1/4又は7K―3/10LDPCコードを使用してHマトリックスを出力することができる。
その後、パリティパンクチャリングブロックは、LDPCエンコーディングが行われたPLSデータの各ビットにおいて、LDPCパリティビットの一部をパンクチャし、BCHエンコーディング後に挿入されていた各ゼロビットを除去し、エンコードされたPLSデータを出力することができる。本発明の一実施例に係るパリティパンクチャリング及び挿入されたゼロ除去ブロック(Parity Puncturing Removal Inserted―Zeros block)は、パンクチャリングビットと削除される各ゼロビットを調節し、特定コードレートのエンコードされたPLSデータを出力することができる。
本図面では、本発明の一実施例に係る放送信号送信装置がPLS―postデータをエンコードする動作を示しているが、これは実施例に過ぎなく、本発明の一実施例に係る放送信号送信装置は、PLS1データに対しても同一にエンコーディング動作を行うことができる。
図32で説明する各ブロックの動作は、図30で説明した各ブロックの動作と同一であり得る。
図33は、エンコードされたPLSデータがPLS反復方式で各信号フレームに配置される過程を説明する図である。
図33は、エンコードされたPLSデータがPLS反復方式で各信号フレームに配置される過程を説明する図である。
上述したように、FECエンコーダから出力されたエンコードされたPLSデータは各信号フレームに配置することができる。エンコードされたPLS1データはフレームグループ内で変わらないので、同一のフレームグループに含まれる各信号フレームは同一のPLS1データを含むことができる。
各信号フレームのためのエンコードされたPLS2データは、図32で説明したように、それぞれunchg_bit及びchg_bitを含むことができる。すなわち、n―th PLS2はn―thフレームのためのPLS2データで、(n+1)―th PLS2は(n+1)―thフレームのためのPLS2データで、(n+2)―th PLS2は(n+2)―thフレームのためのPLS2データである。各PLS2データは、複数のFEEエンコーディングが行われたPLS2分割を含むことができる。この場合、n―thフレーム、(n+1)―thフレーム、及び(n+2)―thフレームはすべて同一のunchg_bitを含むことができる。
PLS反復方式とは、信号フレームに現在の信号フレームのためのエンコードされたPLS2データ以外にも、次の信号フレームのためのエンコードされたPLS2データを配置させる方式である。すなわち、本発明の一実施例に係る放送信号送信装置は、n―thフレームにn―th PLS2及び(n+1)―th PLS2を配置することができる。この場合、n―th PLS2と(n+1)―th PLS2のunchg_bitは反復的に配置せず、(n+1)―th PLS2のchg_bitをn―thフレームに配置させることができる。PLS反復はPLS2反復と称することができる。
本発明の一実施例に係る放送信号送信装置は、現在の信号フレームにPLS1、n―th PLS2及び(n+1)―th PLS2のchg_bitを順次配置することができる。
PLS2反復方式でPLSデータが配置された信号フレームを受信した放送信号受信装置は、次のフレーム((n+1)―thフレーム)のPLS2データを現在のフレーム(n―thフレーム)から獲得することによって受信性能を向上させることができる。
図34は、本発明の一実施例に係る放送信号受信装置がPLSデータデコーディングを行う動作を示したブロック図である。
図34に示した放送信号受信装置の各ブロックは、図30〜図33で説明した放送信号送信機のPLSデータ保護の逆過程を行うことができる。
図34に示した放送信号受信装置の各ブロックは、図30〜図33で説明した放送信号送信機のPLSデータ保護の逆過程を行うことができる。
本発明の一実施例に係るPLSデータデコーディングを行うブロックは、短縮/パンクチャされたFECデコーダ(LDPC/BCH)、BBデスクランブラ、及び物理層シグナリングデコーダを含むことができる。短縮/パンクチャされたFECデコーダ(LDPC/BCH)は、コードワード操作ブロック(manipulation block)、LDPCデコーダ、ダミーデータ除去ブロック、及びBCHデコーダを含むことができる。
物理層シグナリングデコーダは、PLSブロック組み合わせブロック、及びPLSデータフィールドパーサ(data field parser)を含むことができる。
本発明の一実施例に係る放送信号受信装置は、PLS1データとPLS2データをそれぞれ独立的に処理することができる。
以下、各ブロックの動作を説明する。
コードワード操作ブロックは、入力されたビットデインタリーブされた(bit―deinterleaved)PLSデータのうち同一のデータを結合することができる。PLS1データとPLS2反復モード(repetition mode)の場合のPLS2―STATは、二つ以上の信号フレームに反復的に送信することができる。したがって、コードワード操作ブロックは、反復的に送信された各PLSデータを結合して出力することができる。コードワード操作ブロックは、PLS1データを結合する場合、単純に同一利得合成(equal gain combining)を行うことができる。又は、コードワード操作ブロックは、推定されたPLS1データ送信チャネルを基盤にしてPLS1データに対する最大比合成(Maximum ratio combining)を行うこともできる。
コードワード操作ブロックは、PLS2―STATを結合する場合にも単純に同一利得合成を行ったり、推定されたPLS1データ送信チャネルを基盤にしてPLS2―STATに対する最大比合成を行うこともできる。
コードワード操作ブロックは、物理層シグナリングデコーダからデコードされたPLSデータの誤りの有無に対する情報を受け取ることができる。デコードされたPLSデータに誤りがない場合、放送信号受信装置は、該当のデコードされたPLSデータを既知(known)データとして使用することができる。具体的に、本発明の一実施例に係る放送信号受信装置の物理層シグナリングデコーダは、PLS2データの誤りの有無を判断できる情報を短縮/パンクチャされたFECデコーダ(LDPC/BCH)(又はコードワード操作ブロック)に送信することができる。上述したように、PLS1データは、PLS2データの誤りの有無を判断できる情報及びPLS2をデコードするための情報を含むことができる。具体的に、PLS1データは、PLS2データの誤りの有無を判断できる情報として、フレームグループ内で変わらないPLS2データのサイズ及び変わるPLS2データのサイズを指示する情報を含むことができる。この場合、PLS1データが含む情報は、それぞれ図13で説明したPLS2_STAT_SIZE_BIT及びPLS2_DYN_SIZE_BITに該当する。PLS2を処理する短縮/パンクチャされたFECデコーダ(LDPC/BCH)は、PLS2_STAT_SIZE_BIT、PLS2_DYN_SIZE_BITを基盤にしてFECデコーディングが行われたPLS2データの誤りの有無を判断することができる。
FECデコーディングが行われたPLS2―STATデータに誤りがないと判断されると、コードワード操作ブロックは、該当のFECデコーディングが行われたPLS2―STATデータを既知データと決定することができる。
LDPCデコーダは、PLSデータに対してLDPCデコーディングを行うことができる。また、本発明の一実施例に係るLDPCデコーダは、既知データ(上述したデコードされたPLSデータ)を基盤にしてLLRを調節することができる。したがって、本発明の一実施例に係るLDPCデコーダの性能は、既知データの量に比例して改善することができる。
その後、ダミーデータ除去ブロックは、LDPCデコーディングのために挿入されていたダミーデータを除去することができる。BCHデコーダは、ダミーデータが除去されたPLSデータに対してBCHデコーディングを行うことができる。
その後、BBデスクランブラは、BCHデコーディングが行われたPLSデータをデスクランブルすることができる。これは、放送信号送信装置のBBスクランブラの逆動作に該当し得る。
PLSブロック組み合わせブロックは、FECエンコーディング及びデコーディングのために分割された各データを再整列して一つのPLS1又はPLS2として出力することができる。すなわち、PLSブロック組み合わせブロックは、図30〜図31で説明したダミー挿入及びブロック分割ブロックの逆過程を行い、一つのPLS1又はPLS2を出力することができる。
PLSデータフィールドパーサは、図13〜図14で説明したPLS1/2のシグナリングフィールドを抽出することができる。
PLS1/2のシグナリングフィールドは、放送信号送信装置で挿入した各種送信パラメータ及び上位層情報を含むことができる。抽出されたPLS1/2のシグナリングフィールドは、システムコントローラに送信することができる。システムコントローラは、図9で説明したフレームパーシングモジュール(Frame Parsing module)9010、デマッピング及びデコーディングモジュール(demapping & decoding module)9020、及び出力プロセッサ(output processor)9030であり得る。
上述した各ブロックは、類似するか同一の機能をする各ブロックに取り替えたり、省略可能である。
以下では、本発明の実施例に係るPLSデータの保護方法を説明する。具体的に、本発明の一実施例に係る放送信号送信装置は、PLSデータをエンコードして保護することができる。図2で説明したように、PLSデータは、PLS1データ及びPLS2データを含むことができる。PLS2データは、PLS2静的データ及びPLS2動的データを含むことができる。
本明細書において、PLS2データは、PLS―postデータと称することができ、PLS2静的データはPLS―post―STATデータと称し、PLS2動的データはPLS―post―DYNデータと称することができる。
上述したように、フレームグループに含まれるそれぞれのフレームはPLSデータを含むことができる。
PLS2―STATの各パラメータは、フレームグループ内で同一の値を有することができる。一方、PLS2―DYNの各パラメータは、一つのフレームグループの期間の間変更することができる。但し、各フィールドのサイズは固定することができる。
本発明の一実施例に係る放送信号送信装置は、可変的長さを有するPLSデータを一定の長さ(又はサイズ)のコードでエンコードすることができる。この場合、放送信号受信装置のデコーディング過程で発生する時間遅延及び複雑度が既存のデコーディング方式に比べて減少し得るという長所がある。
以下、本発明の一実施例に係るPLSデータエンコーディング方法は、PLS1データ及びPLS2データのすべてに適用することもでき、PLS1データ及びPLS2データのいずれか一つにのみ適用することもできる。これは、設計者の意図によって変更可能な事項である。
図35は、本発明の一実施例に係る放送信号送信装置がPLSデータをエンコードする動作を説明する図である。
本発明の一実施例に係る放送信号送信装置は、可変的なサイズのPLSデータを少なくとも一つ以上のブロックに分割し、それぞれのブロックを一定のサイズのコードワードでエンコードすることができる。上述したように、PLSデータのサイズは可変的であるので、本発明の一実施例に係る放送信号送信装置は、PLSデータにダミーデータを付加し、エンコーディングを行うためのペイロードを生成することができる。
図35の(a)は、データ長さがLである単一PLS―postペイロードを示す図である。上述したように、PLS―postペイロードは、PLS―post―STATデータ及びPLS―post―DYNデータを含み、さらにダミーデータを含むことができる。ダミーデータは、それぞれPLS―post―STATデータ及びPLS―post―DYNデータの後に挿入することができる。
図35の(b)は、単一PLS―postペイロードをM個に分割した場合を示す図である。本発明の一実施例に係る放送信号受信装置は、PLS―postペイロードを一定のサイズ(N)を有するコードワードでエンコードするために、PLS―postペイロードをM個のブロックに分割することができる。このとき、各分離されたブロックのサイズXはL/Mと同一であり、分割された各ブロックは、PLS―post―STATデータ及びPLS―post―DYNデータを含むことができる。
このとき、PLS―post―STATデータは、同一のサイズで各ブロックに分割することができる。したがって、同一のフレームグループ内で同一のサイズを有するPLS―post―STATデータが反復的に送信されるので、放送信号受信装置の誤り訂正機能はすべてのブロックに対して一定に向上し得る。
また、(a)で追加された各ダミーデータは、分割された各ブロックのうち一番最後のブロックに含ませることができる。一番最後のブロックに含まれたダミーデータは、該当ブロックに含まれたPLS―post―STATデータとPLS―post―DYNデータとの間に位置するか、PLS―post―DYNデータの後側に位置し得る。ダミーデータの位置は、設計者の意図によって変更可能である。
図35の(c)は、放送信号送信装置が各ブロックをエンコードする過程を示す。各図面の括弧内の文字は、該当データの長さを示す。本発明の一実施例に係る放送信号送信装置は、分離されたブロックを、コードワード長さがNで、情報部分の長さがKであるコードでエンコードすることができる。コードレートは、情報部分の長さをコードワードの長さで割った値と定義することができる。したがって、本発明の一実施例に係るコードワードのコードレートはK/Nである。本発明の一実施例に係る放送信号送信装置は、各ブロックに対してゼロパディングを行い、ゼロパディングが行われたブロックの後に各パリティビットを付けてLDPCエンコーディングを行い、各パリティビットに対してパンクチャリングを行うことによってFECブロックを出力することができる。FECブロックは、図面に示したように、情報部分K及びパリティ部分N−Kを含むことができる。コードレートK/Nを基盤にしてエンコードされたPLS―postデータは、情報部分K及びパリティ部分N−Kを含むことができる。情報部分Kは、PLS―post―STATデータ、PLS―post―DYNデータ及び各ゼロパディングビットを含むことができる。各ゼロパディングビットは、ゼロ―挿入されたビットと称することができる。パリティ部分N−Kに含まれる各ビットの一部はパンクチャすることができ、これをパンクチャリングビットと称することができる。
本発明の一実施例に係る放送信号送信装置は、分離されたブロックのサイズによって、一定の情報部分の長さを維持するために順次ゼロパディングが行われる各ビットを挿入することができる。この場合、本発明の実施例に係る放送信号送信装置は、情報部分の長さKとPLSデータの長さ(L/M)との差、すなわち、K−L/Mだけ各ゼロパディングビット(Zero―padding bits)を挿入し、PLSデータをエンコードすることができる。各ゼロパディングビットを挿入することによってPLSデータをエンコードする方法は、一般的な短縮されたコードにおける処理方法と同一であり得る。
本発明の一実施例に係る放送信号送信装置は、多様な長さのPLS―postデータを特定コードレート(例えば、K/N)を基盤にしてエンコードすることができる。この場合、本発明の一実施例に係る放送信号送信装置は、一定水準以上の誤り訂正能力を保証するために各パリティビットを挿入することができる。挿入される各パリティビットの長さは、保護しようとするPLS―postデータの長さ、L/Mの長さなどによって変更することができる。
上述した特定コードレート(例えば、K/N)を基盤にしてPLS―postデータをエンコードする方法は、LDPCエンコーディング方法であり得る。上述した特定コードレートは、設計者の意図によって変更可能である。
また、本発明の一実施例に係る放送信号送信装置は、一定水準以上の誤り訂正能力を保証するために各ゼロパディングビットとパンクチャリングパリティビットの位置を変更することができる。
図35の(d)は、本発明の一実施例に係るFECブロックを示した図である。本発明では、FECブロックを送信ブロック(transmitting block)と称することができる。(d)は、挿入されていたゼロパディングビットが削除され、各パリティビットの一部がパンクチャされた後のFECブロックを示す。その後、本発明の一実施例に係るFECブロックは、ビットインタリービングブロックとして入力することができる。
本図面では、本発明の一実施例に係る放送信号送信装置がPLS―postデータをエンコードする動作を示しているが、これは実施例に過ぎなく、本発明の一実施例に係る放送信号送信装置は、PLS1データに対しても同一にエンコーディング動作を行うことができる。
以下では、本発明の一実施例に係るゼロパディングの位置を特定する方法に対する具体的な内容を説明する。
図36は、本発明の一実施例に係るPLSデータエンコーディング方法を示した図である。
具体的に、図36は、本発明の一実施例に係る放送信号送信装置がコードワードの情報部分に各ゼロパディングビットを挿入し、情報部分の各ビットを再配置して出力するデータの構造を示した図である。
図36は、コードワードの情報部分が10ビットで、PLS―postデータは8ビットである場合の実施例を示す。
上述したように、本発明の一実施例に係る放送信号送信装置は、情報部分の長さ(K)とPLSデータの長さ(L/M)との差、すなわち、K−L/Mだけ各ゼロパディングビットを挿入し、PLSデータをエンコードすることができる。この場合、各ゼロパディングビットは、ゼロパディング順次的順序(zero―padding sequential order)によって情報部分に挿入することができる。その後、放送信号送信装置は、ゼロパディング順次的順序を基盤にするパーミュテーション情報によって挿入された各ゼロパディングビットを置換することができる。
図36の(a)は、ゼロパディング順次的順序及びパーミュテーション情報を含む表である。図36の(b)は、各ゼロパディングビットが挿入されたコードワードの情報部分を示す図である。図36の(c)は、パーミュテーション情報によって再配列(reordering)されたコードワードの情報部分を示す図で、図36の(d)は、情報部分の各ビットが再配置されたHマトリックスを示した図である。
以下、各図面を説明する。
図36の(a)に示した表の右側列は、ゼロパディング順次的順序を示し、左側列は、パーミュテーション情報を示す。
図36の(a)に示した表の右側列は、ゼロパディング順次的順序を示し、左側列は、パーミュテーション情報を示す。
上述したように、本発明の一実施例に係る放送信号送信装置は、PLSデータをエンコードするとき、一定水準以上の誤り訂正能力を保証するために定められたゼロパディング順次的順序によって各ゼロパディングビットを情報部分に順次挿入することができる。
図36の(a)に示したゼロパディング順次的順序は、情報部分にゼロビットが挿入される位置を指示する。すなわち、挿入されなければならないゼロビットが2個である場合、ゼロビットは、ゼロパディング順次的順序によって情報部分の4番目及び7番目の位置に順次挿入することができる。また、挿入されなければならないゼロビットが3個である場合、ゼロビットは、ゼロパディング順次的順序によって情報部分の4番目、7番目及び6番目の位置に順次挿入することができる。
図36の(a)に示したπs(n)において、nは、再配置(又はパーミュート)された情報部分の各ビットの順序を示す。したがって、πs(0)は、再配置(又はパーミュート)された1番目の情報部分のビットを意味し、πs(1)は、再配置(又はパーミュート)された2番目の情報部分のビットを意味する。すなわち、πs(n)に対応するゼロパディングの順次的順序によって再配置(又はパーミュート)される。したがって、情報部分が再配置されるとき、ゼロパディングビットは情報部分の前部分に先に順次配置することができる。すなわち、4番目及び7番目の位置に順次挿入されたゼロビットは、パーミュテーション情報によって情報部分の一番前部分、すなわち、1番目及び2番目の位置に再配置することができる。
図36の(b)は、図36の(a)に示したゼロパディング順次的順序によって各ゼロパディングビットが情報部分に順次挿入されたコードワードの構造を示した図である。上述したように、本発明の一実施例に係る情報部分は10ビットで、PLS―postデータは8ビットである。本発明の一実施例に係る放送信号送信装置は、ゼロパディング順次的順序を基盤にして再配置することができる。再配置情報は、パーミュテーションパターン情報と称することができる。
情報部分の各ビットはLDPCエンコーディング前に再配置することができる。ゼロが挿入された各ビットは、各ビットインタリービンググループに順次分けることができる。図36の(b)に記載した数字は、各情報部分のビットの順序を示す。各情報部分のビットの順序は、後述するHマトリックスの列の順序と同一である。
図36の(c)は、本発明の一実施例に係る情報部分の各ビットがゼロパディング順次的順序を基盤にして再配置(又はパーミュート)された情報部分の構造を示した図である。
図36の(d)は、本発明の一実施例によって情報部分の各ビットが再配置されたHマトリックスを示した図である。Hマトリックスはパリティチェックマトリックスと称することができる。
本発明の一実施例に係るゼロパディング順次的順序は、図36の(a)に示したように、3、6、5、9、1、8、7、4、0、2である。πs(n)において、nは、再配置(又はパーミュート)された情報部分の各ビットの順序を示す。したがって、πs(0)は、再配置(又はパーミュート)された1番目の情報部分のビットを意味し、πs(1)は、再配置(又はパーミュート)された2番目の情報部分のビットを意味する。本発明の一実施例に係る放送信号送信装置は、ゼロパディングの順次的順序を基盤にして情報部分の各ビットを再配置することができる。すなわち、πs(0)=3であるので、再配置された1番目の情報部分のビットには、パーミュテーションが行われる前の情報部分の4番目のビット値が配置される。また、πs(1)=6であるので、再配置された2番目の情報部分のビットにはパーミュテーションが行われる前の情報部分の7番目のビット値が配置される。
図36の(b)に示したように、本発明の一実施例に係る放送信号送信装置は、PLSデータをエンコードするとき、一定水準以上の誤り訂正能力を保証するために定められたゼロパディングの順次的順序によって各ゼロパディングビットを順次挿入することができる。
これは、LDPCエンコーダに入力される情報部分の長さを一定に維持するためである。本発明の一実施例に係るPLS FECエンコーダ6000は、PLS FECエンコーダ6000に入力されるPLSデータの分離されたブロックのサイズが減少する場合、一定の情報部分の長さを維持するために順次ゼロパディングが行われる各ビットを挿入することができる。この場合、各ゼロパディングビットは、定められたゼロパディング順次的順序によって情報部分に挿入することができる。
図36の(c)に示したように、本発明の一実施例に係る放送信号送信装置は、各ゼロパディングビットを情報部分の前部分に順次配置することができる。上述したように、ゼロパディング順次的順序は、各ゼロパディングビットの挿入順序と情報部分のパーミュテーション順序を示すことができる。すなわち、πs(n)に対応するゼロパディング順次的順序によって再配置(又はパーミュート)される。したがって、情報部分が再配置(パーミュート)されるとき、ゼロパディングビットは情報部分の前部に先に順次配置することができる。
本発明の一実施例に係るPLS FECエンコーダ6000は、図35〜図36で説明した各ゼロパディングビット挿入及び情報部分の各ビットの再配置を行うことができる。本発明の一実施例に係るPLS FECエンコーダ6000は、定められた図36の(d)のゼロパディング順次的順序によって情報部分の各ビットの再配置を行うことができる。したがって、各ゼロパディングビットを情報部分の前部に配置し、その後にPLS―post―STATデータ及びPLS―post―DYNデータを順次配置することができる。
したがって、本発明の一実施例に係る放送信号受信装置が上述したゼロパディング順次的順序によって再配置された情報部分を含むLDPCコードをデコードする場合、放送信号受信装置は、ゼロパディング順次的順序情報を基盤にして既知ビットと指定できるすべてのビットの位置又は順序情報を獲得することができる。
図36の(c)のHマトリックスは、ゼロパディング順次的順序によって再配置された情報部分の各ビットを含む。この場合、Hマトリックスの列順序と再配置された情報部分の各ビットの順序は同一である。Hマトリックスの列は、その後、放送信号送信装置がLDPCコードに対してインタリービングを行う単位であり得る。また、Hマトリックスの各行は一つのLDPCコードを意味し得る。
本発明が提示するゼロパディング順次的順序は一実施例に過ぎなく、これは設計者の意図によって変更可能である。
本発明の一実施例に係るゼロパディング順次的順序によって再配置されたPLS―postデータの効果は、次の通りである。ゼロパディング順次的順序は、放送信号受信装置がLDPCデコーディングを行うとき、既知ビットと指定できるすべてのビットの位置と順序を意味し得る。したがって、放送信号受信装置において、一定の周期の間受信された信号フレームのうちいずれか一つの信号フレームのPLS―postデータのデコーディング過程のみが成功的に行われ、誤りが訂正された場合、その後に受信するPLS―post―STATデータはすべてLDPCデコーダーで既知ビットとして用いることができる。本発明の一実施例に係るPLSデータエンコーディングは、放送信号送信装置のLDPCコード誤り訂正性能を向上させることができる。
図37は、図35〜図36で説明した方式で再整列されたコードワードの一実施例を示した図である。
オリジナルQC―IRA列表(表1)は、QC―IRA LDPCコードのパリティチェックマトリックス(Hマトリックス)のうち情報部分を示した表である。
コードワード短縮順序(表2)は、オリジナルQC―IRA列表(表1)の各列を短縮する順序を示す表である。
変更された(Modified)QC―IRA列表(表3)は、オリジナルQC―IRA列表(表1)の各列をコードワード短縮順序(表2)を基盤にして再配列した表である。
表1及び表3は、12列で構成されたパリティチェックマトリックスである。表1及び表3の各行は、パリティチェックマトリックスの各列に対応し得る。
図面に示した表1及び表3は、コードワード長さが4320で、コードレートが1/4であるパリティチェックマトリックス(又はHマトリックス)を表現する表である。図面に示した表1及び表3は、パリティチェックマトリックス内の1の住所を示すことができる。これをパリティチェックマトリックスの各住所と称することができる。
表1及び表3の各列の位置は、Hマトリックス又はコードワードの長さをサブマトリックスの長さで割った場合に発生するブロックの位置を意味するiで示すことができる。本発明の一実施例に係るサブマトリックスは、360x360のサイズを有するマトリックスであり、コードワードの長さが4320である場合、ブロックの個数は4320を360で割った12になり得る。また、各ブロックの位置は0又は1から順次表現することができる。本発明の一実施例に係る表2は、ブロックの位置を1から順次表現している。したがって、iは、1から12までの値を有することができる。表2の短縮順序は、表1の列の位置を示し、表2の列の位置は表3の位置を示す。
表1及び表3に記載した数字は、各ブロック(列)内の1(又はエッジ)の位置(又は住所)を示す。
以下、図面に示したHマトリックスの列を再配列する過程を説明する。上述したように、コードワード短縮順序(表2)を基盤にしてオリジナルQC―IRA列表(表1)の2番目の列(図面において2番目の行に対応)は、変更されたQC―IRA列表(表3)の1番目の列(図面において1番目の行に対応)に位置し得る。これと同様に、オリジナルQC―IRA列表(表1)の5番目の列(図面において5番目の行に対応)は、変更されたQC―IRA列表(表3)の2番目の列(図面において2番目の行に対応)に位置し得る。同じ方法で、オリジナルQC―IRA列表(表1)の1番目の列(図面において1番目の行に対応)は、変更されたQC―IRA列表(表3)の十二番目の列(図面において十二番目の行に対応)に位置し得る。
本発明の一実施例に係る放送信号送信装置は、図35〜図37で説明したPLS1及びPLS2をパーミュテートするとき、図46〜図47に記載した表を基盤にして行うことができる。
図38は、本発明の他の実施例に係るPLS FECエンコーダでPLSデータに対してLDPCエンコーディングを行うために適用できる3つのタイプのマザーコード(Mother Code)の例示構造を示した図である。
本発明の一実施例に係るマザーコードは、LDPCコードワードの長さとコードレートを基盤にして3つのタイプに区分することができる。
上述したPLS(Physical Layer Signaling)生成モジュール4050から出力されたPLS1データとPLS2データは、それぞれ独立的にPLSスクランブラモジュール4060に入力される。以下の説明において、PLS1データとPLS2データはPLSデータと総称することができる。PLSスクランブラモジュール4060は、入力されたPLSデータをランダム化するために初期化することができる。PLSスクランブラモジュール4060は、フレームに配置されて送信されるPLSデータをフレーム別に初期化することができる。
PLSスクランブラモジュール4060は、フレームに配置されて送信されるPLSが複数のフレーム情報を含む場合は、送信されるPLSデータを各フレーム別に初期化することができる。例として、後述するPLS反復方式のフレーム構造を有する場合を挙げることができる。本発明の実施例に係るPLS反復は、現在のフレームに現在のフレームに関するPLSデータと次のフレームに関するPLSデータとが共に送信されるフレーム配置方式を意味する。PLS反復方式が適用される場合、PLSスクランブラモジュール4060は、現在のフレームに関するPLSデータと次のフレームに関するPLSデータをそれぞれ独立的に初期化することができる。PLS反復方式に対する具体的な内容は後で説明する。
PLSスクランブラモジュール4060は、フレーム別に初期化されたPLS1データ及びPLS2データをランダム化することができる。
ランダム化されたPLS1データ及びPLS2データは、PLS FECエンコーダ6000に入力される。ランダム化されたPLS1データ及びランダム化されたPLS2データは、PLS FECエンコーダ6000で独立的に処理することができる。PLS FECエンコーダ6000は、入力されたPLS1データとPLS2データに対してBCHエンコーディングとLDPCエンコーディングを行うことができる。
PLS FECエンコーダ6000に入力されたランダム化されたPLSデータは、BCHエンコーディングによるBCHパリティが追加された後、BCHエンコーディングが行われたデータに対してLDPCエンコーディングを行うことができる。LDPCエンコーディングは、BCHパリティが含まれた入力データのサイズ(以下、LDPCエンコーディングモジュールに入力される入力データのサイズをN_BCHと称する。)によって互いに異なる情報部分のサイズ(以下、情報部分のサイズはK_ldpcと称する。)を有する各マザーコードタイプのうち一つを基盤にしてLDPCエンコーディングを行うことができる。PLS FECエンコーダ6000は、LDPCマザーコードの情報部分のデータのうちK_ldpcとN_BCHとの差のサイズ(36010)だけのデータを0又は1に短縮し、パリティ部分に含まれたデータのうち一部のデータをパンクチャし、短縮/パンクチャされたLDPCコードを出力することができる。LDPCエンコーダモジュールは、入力されるPLSデータ又はBCHエンコーディングが行われたPLSデータを短縮/パンクチャされたLDPCコードを基盤にしてLDPCエンコードして出力することができる。
ここで、BCHエンコーディングは、設計者の意図によって省略可能である。BCHエンコーディングが省略される場合、PLS FECエンコーダ6000は、PLS FECエンコーダ6000に入力されるPLSデータに対してエンコーディングを行い、LDPCマザーコードを生成することができる。PLS FECエンコーダは、生成されたLDPCマザーコードの情報部分のデータのうちK_ldpcとPLSデータとのサイズの差(36010)だけのデータを0又は1に短縮し、パリティ部分に含まれたデータのうち一部のデータをパンクチャし、短縮/パンクチャされたLDPCコードを出力することができる。FECエンコーダモジュールは、入力されるPLSデータを短縮/パンクチャされたLDPCコードを基盤にしてLDPCエンコードして出力することができる。
(a)は、マザーコードタイプ1の例示構造である。この場合、マザーコードタイプ1のコードレートは1/6である。(b)は、マザーコードタイプ2の例示構造である。この場合、マザーコードタイプ2のコードレートは1/4である。(c)は、マザーコードタイプ3の例示構造である。この場合、マザーコードタイプ3のコードレートは1/3である。
図38に示したように、それぞれのマザーコードは、情報部分及びパリティ部分を含むことができる。本発明の実施例では、マザーコードの情報部分36000に該当するデータのサイズをK_ldpcと定義することができる。マザーコードタイプ1、マザーコードタイプ2、マザーコードタイプ3のK_ldpcは、それぞれk_ldpc1、k_ldpc2、k_ldpc3と称することができる。
以下、(a)の図面に示したマザーコードタイプ1を基盤にしてPLS FECエンコーダで行われるLDPCエンコーディング過程を説明する。以下、明細書で説明するエンコーディングは、LDPCエンコーディングを意味し得る。
BCHエンコーディングが適用される場合、マザーコードの情報部分は、PLS FECエンコーダのLDPCエンコードモジュールに入力されるBCHパリティビットを含むBCHエンコーディングが行われたPLSデータを含むことができる。
BCHエンコーディングが適用されない場合、マザーコードの情報部分は、PLS FECエンコーダのLDPCエンコードモジュールに入力されるPLSデータを含むことができる。
PLS FECエンコーダに入力されるPLSデータのサイズは、送信しようとする付加情報(管理情報)のサイズと送信パラメータのデータのサイズによって変わり得る。PLS FECエンコーダは、BCHエンコーディングが行われたPLSデータに0ビットを挿入することができる。BCHエンコーディングが行われない場合、PLS FECエンコーダはPLSデータに0ビットを挿入することができる。
本発明は、他の実施例によって説明したLDPCエンコーディングのために使用される3つのタイプの専用マザーコード(dedicated mother code)を提供することができる。PLS FECエンコーダは、PLSデータのサイズによるマザーコードを選択できるが、PLS FECエンコーダがPLSデータのサイズによって選択したマザーコードを専用マザーコードと称することができる。PLS FECエンコーダは、選択された専用マザーコードに基盤してLDPCエンコーディングを行うことができる。
本発明の実施例では、マザーコードタイプ1のK_ldpc1のサイズ(36000)は、マザーコードタイプ2のK_ldpc2のサイズの1/2、マザーコードタイプ3のK_ldpc3のサイズの1/4と仮定することができる。設計者の意図によって、各マザーコードタイプ間のK_ldpcのサイズ関係は変更可能である。設計者は、K_ldpcのサイズが小さいマザーコードであるほど、コードレートは低い値を有するように設計することができる。多様なサイズを有する各PLSデータの一定水準のシグナリング保護、すなわち、シグナリング保護レベル(signaling protection level)を可能にするためには、PLSデータのサイズが小さいほど、短縮とパンクチャリング後の有効コードレートを低下させなければならない。有効コードレートを低下させるために、K_ldpcのサイズが小さいマザーコードのパリティ比率を増加させることができる。
PLSデータのサイズが大きいため、PLS FECエンコーダで複数のマザーコードタイプのうち一つを基盤にしてエンコードすることが不可能である場合、複数のPLSデータに分けてエンコーディングを行うことができる。ここで、複数に分けられたPLSデータのそれぞれは、断片化PLSデータ(fragmented PLS data)と称することができる。上述したPLS FECエンコーダでPLSデータをエンコードする過程は、PLSデータのサイズが大きいため、PLS FECエンコーダで複数のマザーコードタイプのうち一つを基盤にしてエンコードすることが不可能である場合、断片化PLSデータのそれぞれをエンコードする過程に取り替えることができる。
PLS FECエンコーダでマザーコードタイプ1をエンコードする場合、非常に低いSNR(Signal to Noise Ratio)環境での信号保護水準を保証するために、ペイロード分割(payload splitting)方式を行うことができる。マザーコードタイプ1のパリティの長さは、ペイロード分割方式を行うための部分36020の追加で増加し得る。具体的なマザーコード選択方法とペイロード分割方式は後で説明する。
PLS FECエンコーダで多様なサイズを有するPLSデータを、K_ldpcのサイズが大きい一つのマザーコードタイプを基盤にしてエンコードする場合、コーディング利得が急激に減少し得る。例えば、上述したPLS FECエンコーダが短縮データ部分(例えば、K_ldpc―N_BCH)を決定する方法によって短縮する場合、K_ldpcが一定であるので、小さいサイズのPLSデータを短縮するときは、大きなサイズのPLSデータを短縮するときより相対的に多く短縮するようになる。
上述した問題を解決するために、本発明の実施例に係るPLS FECエンコーダは、複数のマザーコードタイプのうち最適なコーディング利得を獲得できるマザーコードタイプをPLSデータのサイズによって異なる形に適用することができる。
本発明の実施例に係るPLS FECエンコーダは、最適なコーディング利得を獲得するためにPLS FECエンコーダが短縮できる部分のサイズを制限することができる。PLS FECエンコーダが各マザーコードのK_ldpc(36000)のうち一定比率までのみ短縮できるように短縮部分のサイズ(36010)を制限することによって、各PLSデータの専用マザーコードのコーディング利得を維持することができる。本実施例は、短縮をK_ldpcサイズの最大50%まで行える例を示す。したがって、上述したPLS FECエンコーダが短縮データ部分をK_ldpcとN_BCHとの差として決定する場合、K_ldpcとN_BCHとの差がK_ldpcの1/2より大きいと、PLS FECエンコーダは、PLS FECエンコーダが短縮できるデータ部分のサイズがK_ldpc―N_BCHではなくK_ldpc*1/2と決定することができる。
図面(b)及び(c)に示したマザーコードタイプ2とマザーコードタイプ3を基盤にしてPLS FECエンコーダで行われるLDPCエンコーディング過程は、上述した図面(a)に示したマザーコードタイプ1を基盤にしてPLS FECエンコーダで行われるLDPCエンコーディング過程と同一に行うことができる。
PLS FECエンコーダは、多様なサイズのPLSデータを一つのマザーコードを基盤にしてエンコードし、最適なコーディング利得を獲得する方法として、拡張されたLDPCコード(extended LDPC code)を基盤にしてエンコードする方法を行うことができる。
しかし、拡張されたLDPCコードを基盤にしてエンコーディングを行う場合に獲得できるコーディング利得は、上述したPLSデータサイズ別に最適化された専用マザーコードを基盤にしてエンコードした場合のコーディング利得と比較して約0.5dBほど低い。したがって、本発明の実施例に係るPLS FECエンコーダがPLSデータをPLSデータのサイズによってマザーコードタイプ構造を選択することによってエンコードすると、重複(redundancy)データがより減少するという効果があり、同一の受信性能を保証するPLS信号保護設計に有利であり得る。
図39は、本発明の他の実施例に係るLDPCエンコーディングのために使用されるマザーコードタイプの選択及び短縮のサイズ決定過程を示すフローチャートである。
以下、PLS FECエンコーダがLDPCエンコーディングの対象になるPLSデータのサイズ(Payload Size)によるマザーコードタイプを選択し、短縮のサイズを決定する過程を説明する。以下、説明の内容は、PLS FECエンコーダで行われることを前提とする。
LDPCエンコーディング方式が正常方式(normal mode)であるのか、それともペイロード分割方式(payload splitting mode)であるのかを確認する(S37000)。ペイロード分割方式の場合、PLSデータのサイズとは関係なく、マザーコード1を選択することができ、マザーコードタイプ1のK_ldpcのサイズ(k_ldpc1)を基盤にして短縮のサイズが決定される(S37060)。ペイロード分割方式の具体的な内容は後で説明する。
正常方式の場合、PLS FECエンコーダは、PLSデータのサイズによってマザーコードタイプを選択する過程を進行する。以下、正常方式の場合、PLS FECエンコーダがマザーコードタイプを選択する過程を説明する。
num_ldpcは、上述した一つのPLSデータに含まれ得る断片化PLSデータの個数を意味する。isize_ldpcは、PLS FECエンコーダに入力される断片化PLSデータのサイズを意味する。num_ldpc3は、エンコードされるために入力されたPLSデータのサイズ(payload size)をk_ldpc3で割った値の切り上げ値と決定することができる。isize_ldpc3の値は、PLSデータのサイズ(payload size)を決定されたnum_ldpc3で割った値の切り上げ値と決定することができる(S37010)。isize_ldpc3の値がk_ldpc2を超えてk_ldpc3以下の範囲に該当するか否かを判断する(S37020)。isize_ldpc3の値がk_ldpc2を超えてk_ldpc3以下の範囲に該当すると、マザーコードタイプはマザーコードタイプ3と決定される。このとき、短縮のサイズは、k_ldpc3とisize_ldpc3との差値に基盤して決定することができる(S37021)。
isize_ldpc3の値がk_ldpc2を超えてk_ldpc3以下の範囲に該当しないと、PLSデータのサイズ(図面においてペイロードサイズと表記)をk_ldpc2で割った値の切り上げ値をnum_ldpc2と決定する。isize_ldpc2の値は、PLSデータのサイズ(payload size)を決定されたnum_ldpc2で割った値の切り上げ値と決定することができる(S37030)。isize_ldpc2の値がk_ldpc1を超えてk_ldpc2以下の範囲に該当するか否かを判断する(S37040)。isize_ldpc2の値がk_ldpc1を超えてk_ldpc2以下の範囲に該当すると、マザーコードタイプはマザーコードタイプ2と決定される。このとき、短縮のサイズは、k_ldpc2とisize_ldpc2との差値に基盤して決定することができる(S37041)。
isize_ldpc2の値がk_ldpc1を超えてk_ldpc2以下の範囲に該当しないと、PLSデータのサイズ(payload size)をk_ldpc1で割った値の切り上げ値をnum_ldpc1と決定する。isize_ldpc1の値は、PLSデータのサイズ(payload size)を決定されたnum_ldpc1で割った値の切り上げ値と決定することができる(S37050)。このとき、マザーコードのタイプはマザーコードタイプ1と決定し、短縮のサイズはk_ldpc1とisize_ldpc1との差値に基盤して決定することができる(S37060)。
上述した内容によるnum_ldpc及びisize_ldpcは、PLSデータのサイズによって異なる値を有することができる。しかし、マザーコードタイプによるk_ldpc1、k_ldpc2及びk_ldpc3は、PLSデータのサイズの影響を受けずに一定の値を有する。
図40は、本発明の他の実施例に係る適応パリティ(Adaptation Parity)エンコーディング過程を示す図である。
(a)は、LDPCエンコーディングのためにPLS FECエンコーダに入力されるPLSデータの例を示した図である。
(b)は、LDPCエンコーディング後、短縮とパンクチャリングが行われる前のLDPCコード構造の例を示した図である。
(c)は、PLS FECエンコーダから出力されるLDPCエンコーディング後、短縮とパンクチャリング(38010)が行われたLDPCコード(以下、短縮/パンクチャされたLDPCコードと称する。)構造の例を示した図である。
(d)は、本発明の他の実施例に係るPLS FECエンコーダが、LDPCエンコーディング後、短縮とパンクチャリングが行われたLDPCコードに適応パリティ38011を追加して出力するコード構造の例を示した図である。ここで、PLS FECエンコーダが短縮/パンクチャされたLDPCコードに適応パリティ38011を追加したコードを出力する方式を適応パリティ方式と言う。
PLS FECエンコーダは、信号保護水準を維持するためにPLSデータをLDPCエンコードした後で短縮し、各パリティビットの一部をパンクチャ(38010)し、短縮/パンクチャされたLDPCコードを出力することができる。受信環境が劣悪な場合、放送システムが一定にサポートするロバスト性、すなわち、一定のターゲットTOV(target Threshold Of Visibility)より信号保護水準を強化する必要性がある。本発明の実施例では、信号保護水準を強化するために、短縮/パンクチャされたLDPCコードに各適応パリティビット(adaptation parity bits)38011を追加してLDPCコードを出力することができる。適応パリティビットは、LDPCエンコーディング後、パンクチャされたパリティビット38010のうち一部のパリティビット38011と決定することができる。
本図面(c)は、基本ターゲットTOVの有効コードレートが1/3水準である場合を示した図である。本発明の実施例に係るPLS FECエンコーダが各適応パリティビット38011を追加すると、実際にパンクチャされるパリティビットが減少するという効果を獲得することができる。PLS FECエンコーダは、適応パリティビットを追加する方式を通じて、本図面(d)に示したように、有効コードレートを1/4水準に調節することができる。本発明の実施例に係るLDPCエンコーディングに適用されるマザーコードは、適応パリティビット38011を獲得するために一定量のパリティビットをさらに含むことができる。したがって、適応パリティエンコーディングに適用されるマザーコードのコードレートは、本来のマザーコードのコードレートより低く設計することができる。
PLS FECエンコーダは、パンクチャされるパリティビット量を任意に減少させ、LDPCコードに含まれた追加パリティ38011を出力することができる。出力されたLDPCコードに含まれた追加パリティ38011を時間的に先行したフレームに含ませ、送信端を通じて送信することによってダイバーシティ利得(diversity gain)を獲得することができる。本図面において、マザーコード内の情報部分の端が短縮され、マザーコード内のパリティ部分の端がパンクチャされることに示したことは一つの実施例に過ぎなく、設計者の意図によってマザーコード内の短縮とパンクチャリング部分は変更可能である。
図41は、本発明の他の実施例に係るPLS FECエンコーダに入力されるPLSデータに対するLDPCエンコーディングを行う前に、入力されるPLSデータを分割するペイロード分割方式を示す図である。以下の説明において、PLS FECエンコーダに入力されるPLSデータはペイロードと称することができる。
(a)は、LDPCエンコーディングのためにPLS FECエンコーダに入力されるPLSデータの例を示した図である。
(b)は、ペイロード分割が行われたペイロードのそれぞれに対してLDPCエンコーディングを行ったLDPCコード構造の例を示した図である。(b)が示しているLDPCコードの構造は、短縮/パンクチャリングが行われる前の構造である。
(c)は、本発明の他の実施例に係るPLS FECエンコーダが出力する短縮/パンクチャされたLDPC構造の例を示した図である。この図面の短縮/パンクチャされたLDPC構造は、PLS FECエンコーダで分割方式が適用された場合に出力される短縮/パンクチャされたLDPCコード構造の例を示した図である。
ペイロード分割は、シグナリングに対する一定のターゲットTOVより強化されたロバスト性を獲得するためにPLS FECエンコーダで行われる。
(b)に示したように、ペイロード分割方式は、PLS FECエンコーダでLDPCエンコーディング前にPLSデータを分割し、分割されたそれぞれのPLSデータに対してLDPCエンコーディングを行う方式である。
(c)に示したように、ペイロード分割方式は、PLS FECエンコーダが提供するマザーコードタイプのうちコードレートが一番低いマザーコードタイプ(本実施例では、マザーコードタイプ1)にのみ入力PLSデータをエンコードして短縮/パンクチャすることができる。
上述した説明において、PLS FECエンコーダでPLSデータのサイズを基盤にして3つのマザーコードタイプのうちいずれか一つのマザーコードタイプを選択し、選択されたマザーコードタイプを基盤にしてPLSデータに対してLDPCエンコーディングを行い、信号保護水準を調節する方法を説明した。しかし、PLS FECエンコーダが提供するマザーコードタイプのうち一番高いコードレートを有するマザーコードタイプ(本実施例では、マザーコードタイプ3)を選択した場合、信号保護水準が制限され得る。この場合、PLS FECエンコーダは、PLSデータにペイロード分割方式を適用し、すべてのPLSデータに対して、コードレートがPLS FECエンコーダが提供するマザーコードタイプのうち一番低いマザーコードにのみLDPCエンコーディングを行い、信号保護水準を低く調節することができる。ペイロード分割エンコーディング方式を使用する場合、PLS FECエンコーダは、パンクチャするデータのサイズを短縮した後、強化されたターゲットTOVによって調節することができる。
上述した本発明の実施例に係るPLS FECエンコーダがLDPCエンコーディングを行うとき、ペイロード分割方式を適用しない場合、短縮/パンクチャされたLDPCコードの有効コードレートは1/3水準であった。しかし、(c)に示した、PLS FECエンコーダでペイロード分割方式が適用されて出力されたLDPCコードの有効コードレートは11/60水準である。したがって、ペイロード分割方式が適用されて出力されたLDPCコードの有効コードレートが減少するという効果を獲得することができる。
本図面(b)において、LDPCコード内の情報部分の端が短縮され、LDPCコード内のパリティ部分の端がパンクチャされることに示したことは一つの実施例であって、設計者の意図によってLDPCコード内の短縮/パンクチャリング部分を変更することができる。
図42は、本発明の他の実施例に係るPLS反復が行われ、フレームが出力される過程を示した図である。
本発明の他の実施例に係るフレーム構造モジュールで行われるPLS反復方式は、一つのフレームに2以上のフレームの情報を含む2以上のPLSデータが含まれるフレーム構造方式である。
以下、本発明の一実施例に係るPLS反復を説明する。
(a)は、PLS FECエンコーダでエンコードされた複数のPLSデータの構造の例を示した図である。
(b)は、フレーム構造モジュールで複数のエンコードされたPLSデータがPLS反復方式によって一つのフレームに含まれるフレーム構造の例を示した図である。
本図面(c)は、現在のフレームが現在のフレームのPLSデータ及び次のフレームのPLSデータを含む構造の例を示した図である。
各フレームに対してより詳細に説明すると、n番目のフレーム(現在のフレーム)がn番目のフレームのPLSデータ(PLS n)及びn+1番目のフレーム(次のフレーム)のPLSデータ40000を含む構造の例と、n+1番目のフレーム(現在のフレーム)がn+1番目のフレームのPLSデータ(PLS n+1)及びn+2番目のフレーム(次のフレーム)のPLSデータを含む構造の例を示した図である。以下、各図面に対して説明する。
(a)は、n番目のフレームのためのPLS n、n+1番目のフレームのためのPLS n+1、及びn+2番目のフレームのためのPLS n+2がエンコードされた構造を示したものである。本発明の他の実施例に係るPLS FECエンコーダは、静的PLSシグナリングデータと動的PLSシグナリングデータを共にエンコードしてLDPCコードとして出力することができる。n番目のフレームの物理シグナリングデータを含むPLS nは、静的PLSシグナリングデータ(statと表示)、動的PLSシグナリングデータ(dynと表示)、及びパリティデータ(parityと表示)を含むことができる。同様に、n+1番目、n+2番目のフレームの物理シグナリングデータを含むPLS n+1、PLS n+2も、それぞれ静的PLSシグナリングデータ(statと表示)、動的PLSシグナリングデータ(dynと表示)、及びパリティデータ(parityと表示)を含むことができる。図面において、Iは、静的PLSシグナリングデータ及び動的PLSシグナリングデータを含み、Pはパリティデータを含む。
(b)は、(a)で例示した各データをフレームに配置するために分割するPLSフォーマッティング(formatting)の例を示した図である。
送信機によって送信されるPLSデータがフレームごとに変わるか否かによって区分し、フレームごとに変わらない重複するPLSデータを除いて送信すると、受信機ではPLSデコーディング性能を高めることができる。よって、本発明の実施例に係るフレーム構造モジュールは、PLS反復方式でPLS nとPLS n+1をn番目のフレームにマップする場合、PLS nの静的PLSシグナリングデータと重複するPLS n+1の静的PLSシグナリングデータは除いて、PLS n+1の動的PLSシグナリングデータ及びPLS n+1のパリティデータを含むようにPLS n+1を分割することができる。このようにフレーム構造モジュールが次のフレームのPLSデータを現在のフレームで送信するために分割する方式を、PLSフォーマッティングと称することができる。
ここで、フレーム構造モジュールがn番目のフレームにマップするためのPLS n+1を分割するとき、PLS n+1のパリティデータは、(a)に示したパリティデータ(Pと表示)のうち一部と決定することができ、サイズが可変になり得る。フレーム構造モジュールでPLSフォーマッティングを行うことによって決定した現在のフレームで送信される次のフレームのPLSデータのパリティビットを、スケーラブルパリティ(scalable parity)と称することができる。
(c)は、(b)で分割したデータをn番目のフレームとn+1番目のフレームに配置する例を示す。
各フレームは、プリアンブル、PLS―pre、PLS、及びサービスデータ(Data nと表示)を含むことができる。以下では、(c)に示した各フレームの詳細な構造を説明する。本発明の一実施例に係るPLS―pre及びPLSは、それぞれ上述したPLS1及びPLS2に対応し得る。(c)に示したn番目のフレームは、プリアンブル、PLS―pre、エンコードされたPLS n、エンコードされたPLS n+1の一部(40000)、及びサービスデータ(Data nと表示)を含むことができる。同様に、n+1番目のフレームは、プリアンブル、PLS―pre、エンコードされたPLS n+1(40010)、エンコードされたPLS n+2の一部、及びサービスデータ(Data n+1と表示)を含むことができる。以下、本発明の一実施例で説明するプリアンブルはPLS―preを含むことができる。
(c)に示したn番目のフレームとn+1番目のフレームがそれぞれ含むPLS n+1には差がある。n番目のフレームに含まれるPLS n+1(40000)は、PLSフォーマッティング方式によって分割され、静的PLSシグナリングデータを含まないが、PLS n+1(40010)は静的PLSシグナリングデータを含む。
フレーム構造モジュールは、スケーラブルパリティを決定するとき、受信機がn+1番目のフレームを受信する前に、n番目のフレームに含まれたPLS n+1をデコードできる程度のn番目のフレームに含まれたPLS n+1(40000)のロバスト性を維持し、n番目のフレームに含まれたPLS n+1(40000)とn+1番目のフレームに含まれたPLS n+1(40010)をn+1番目のフレームでデコードするときに獲得できるダイバーシティ利得を考慮することができる。
n番目のフレームに含まれるPLS n+1(40000)のパリティビットが増加すると、n+1フレームを受信する前に、n番目のフレームに含まれたPLS n+1(40000)をデコードしたデータを基盤にしてn+1フレームに含まれたデータ(Data n+1)を速くデコードできるという長所がある。その一方、PLS n+1(40000)に含まれるスケーラブルパリティが増加し、データ送信が非効率的であり得る。また、n+1フレームに含まれるPLS n+1(40010)のデコーディングのためのダイバーシティ利得を獲得するためにnフレームで送信されるPLS n+1(40000)のスケーラブルパリティを少なく送信すると、nフレームに含まれるPLS n+1(40000)をn+1フレームが受信される前に予めデコードし、n+1番目のフレームに含まれたサービスデータ(Dana n+1)を速くデコードするという効果が減少し得る。
受信機で向上したダイバーシティ利得を獲得するための観点で、本発明の一実施例に係るフレーム構造モジュールは、PLSフォーマッティング遂行過程でn番目のフレームに含まれたPLS n+1(40000)のパリティとn+1フレームに含まれたPLS n+1(40010)のパリティが、可能な限り別個のパリティ構成を有するように決定することができる。
例えば、PLS n+1のパリティPが5個のビットで構成される場合、フレーム構造モジュールは、n番目のフレームが含み得るPLS n+1のスケーラブルパリティを2番目、4番目のビットと決定し、n+1番目のフレームが含み得るPLS n+1のスケーラブルパリティを1番目、3番目、5番目のビットと決定するとができる。このようにフレーム構造モジュールがスケーラブルパリティが重複しない別個のパリティになるように決定すると、ダイバーシティ利得のみならず、コーディング利得まで獲得することができる。上述した本発明の他の実施例に係るフレーム構造モジュールが行えるPLSフォーマッティングを行う場合、受信端でのダイバーシティ利得は、LDPCデコーディング前に、反復的に送信された各情報をソフト合成(soft combining)することによって極大化することができる。
図面のフレーム構造を示した例は、本発明の実施例の一つであり、設計者の意図によって変形可能である。n番目のフレームにおけるPLS nとPLS n+1(40000)の順序は一つの例であり、設計者の意図によってPLS n+1(40000)がPLS nより先行して位置し得る。これは、n+1番目のフレームでも同様に適用することができる。
図43は、PLS反復方式が適用された信号フレーム構造を示す。
具体的に、図43は、上述したPLS反復方式が適用される場合におけるPLS2の構造を示す。
具体的に、図43は、上述したPLS反復方式が適用される場合におけるPLS2の構造を示す。
図面の中間に示したように、n番目の信号フレームは、プリアンブル、PLS1、PLS2(n+1)、PLS2(n)、及びDP(n)を含むことができる。この場合、信号フレーム内でPLS2(n+1)はPLS2(n)の前に位置し得る。上端の(a)は、スーパーフレームの最後の信号フレームではない信号フレームが含むPLS2の構造を示す。下端の(b)は、スーパーフレームの最後の信号フレームが含むPLS2の構造を示す。
(a)及び(b)に示したPLS2の構造は、次のPLS2シグナリング部分及び現在のPLS2シグナリング部分を含む。
次のPLS2シグナリング部分は、PLS2(n+1)静的、PLS2(n+1)動的、及びPLS2(n+1)パリティを含み、現在のPLS2シグナリング部分は、PLS2(n)静的、PLS2(n)動的、及びPLS2(n)パリティを含むことができる。
スーパーフレーム内の信号フレームの位置がスーパーフレームの端に位置するか否かによって、PLS2反復で送信されるn+1番目のPLS2の構造は変更可能である。以下、本発明の一実施例に係るPLS2反復構造がスーパーフレーム内の信号フレームの位置によって変更されることを説明する。
(a)は、スーパーフレーム内の信号フレームが含むPLS2の構造を示した図である。本発明の一実施例に係るPLS2静的データは、スーパーフレーム内で一定であり得る。したがって、PLS2(n+1)静的データ及びPLS2(n)静的データは同一であり得る。したがって、本発明の一実施例に係る放送信号送信装置はPLS2(n+1)静的を送信しない場合がある。
しかし、スーパーフレームの最後の信号フレームは、次のフレームのためのPLS2(n+1)静的が変更され得るので、(b)に示したPLS2データ構造、すなわち、PLS2(n+1)静的を含むPLS2データを送信することができる。
本発明において、スーパーフレームは、フレームグループ又は一定時間周期の間の複数の信号フレームに取り替えて解釈することができる。
現在のPLS2シグナリングの構造は、信号フレームの位置と関係なく一定であり得る。
受信機では、選択的な反復スキーム(Optional repetition schemes)を用いてPLS2シグナリングのロバスト性と信頼度を高めることができる。これは、LDPCデコーディング前にコードされた各ブロックの反復された集合のソフト合成による。
ここで、現在のフレームグループ内のPLS2の位置によって、二つの種類の反復スキームがあり得る。
現在のフレームグループの最後のフレームの場合:
PLS1内のPLS2_NEXT_REP_FLAG情報が1に設定され、PLS2―DYN内のPLS_CHANGE_COUNTERが0001に設定される場合、次のフレームグループ内の1番目のフレームの各パラメータを搬送するPLS2のためのコードされた各ブロック全体の集合を送信することができる。
PLS1内のPLS2_NEXT_REP_FLAG情報が1に設定され、PLS2―DYN内のPLS_CHANGE_COUNTERが0001以外の値に設定される場合、次のフレームグループ内の1番目のフレームの各パラメータを搬送するPLS2のためのコードされた各ブロックの部分の集合を送信することができる。
現在のフレームグループの他のフレーム(最後のフレームでない)の場合:
PLS1内のPLS2_NEXT_REP_FLAG情報が1に設定される場合、次のフレームパラメータを搬送するPLS2のためにコードされた各ブロックの部分の集合を送信することができる。ここで、これら情報は、現在のフレームパラメータを搬送するPLS2のためにコードされた各ブロック全体の集合と共に送信することができる。
これら二つの種類の動作ケースは図43に示している。
PLS2シグナリングの反復がプロセスされる場合、各反復されたコードされたブロックは、次のフレームグループパラメータによってビットインタリービングとマッピング動作を適用することができる。n+1番目のフレームのPLS2シグナリングのためのコードされた各ブロックの部分又は全体の集合は、図43に示したように、n番目のフレーム内のn番目のフレームPLS2シグナリングのためのコードされた各ブロックの前側に位置し得る。
図44は、本発明の一実施例に係る放送信号送信方法を示したフローチャートである。
本発明の実施例に係る放送信号送信装置は、少なくとも一つ以上の放送サービスコンポーネントを送信するデータ(又はサービスデータ)をエンコードすることができる(S40000)。本発明の一実施例に係るデータは、上述したように、各データに該当するDP別に処理することができる。データエンコーディングは、ビットインタリービングコーディング及びモジュレーションブロック(Bit Interleaved Coding & Modulation block、BICM)1010によって行うことができる。
本発明の一実施例に係る放送信号送信装置は、シグナリングデータ(物理シグナリングデータ又はPLSと称することができる。)をエンコードすることができる。上述したように、本発明の一実施例に係るシグナリングデータは、PLS1データ及びPLS2データで構成することができる。PLS2データは、PLS2静的データ及びPLS2動的データを含むことができる。PLS2データはPLS―postデータと称することができ、PLS2静的データはPLS―post―STATデータと称し、PLS2動的データはPLS―post―DYNデータと称することができる。
上述したように、フレームグループに含まれるそれぞれのフレームはPLSデータを含むことができる。
PLS2―STATパラメータは、一つのフレームグループ内で同一の値を有する一方、PLS2―DYNは、現在のフレームに対して特定される各情報を提供する。PLS2―DYNパラメータは、一つのフレームグループの期間の間変更できるが、各フィールドのサイズは同一に維持することができる。
本発明の一実施例に係る放送信号受信装置は、PLS―postペイロードを一定のサイズNを有するコードワードでエンコードするために、PLS―postペイロードをM個のブロックに分割することができる。その後、本発明の一実施例に係る放送信号送信装置は、各ブロックに対してBCHエンコーディングを行い、BCHエンコーディングが行われた各ブロックにゼロパディングを行い、ゼロパディングが行われたブロックの後に各パリティビットを付けてLDPCエンコーディングを行い、各パリティビットに対してパンクチャリングを行うことによってFECブロックを出力することができる。
具体的に、本発明の一実施例に係る放送信号送信装置は、ゼロパディング時に、定められたゼロパディング順次的順序によって各ゼロパディングビットを各ブロックに順次挿入することができる。その後、本発明の一実施例に係る放送信号送信装置は、ゼロパディング順次的順序を基盤にしてゼロパディングが行われたブロックをパーミュテートすることができる。その後、本発明の一実施例に係る放送信号送信装置は、パーミュテートされたブロックの後に各パリティビットを付けてLDPCエンコーディングを行い、各パリティビットに対するインタリービングを行うことができる。その後、本発明の一実施例に係る放送信号送信装置は、挿入されたゼロパディングビットを削除することができる。本発明の一実施例に係る放送信号送信装置は、PLSデータのサイズによってLDPCマザーコードのタイプを決定することができる。その後、PLS2反復モードの場合、一つの現在の信号フレームは、次のPLS2シグナリング部分及び現在のPLS2シグナリング部分を含むことができる。PLS2反復モードの具体的な説明は、図42〜図43で説明した通りである。
上述したPLSデータエンコーディングは、本発明の一実施例に係る放送信号送信装置のPLS FECエンコーダ6000によって行うことができる。
上述したPLSデータエンコーディングは、本発明の一実施例に係る放送信号送信装置のPLS FECエンコーダ6000によって行うことができる。
その後、本発明の実施例に係る放送信号送信装置は、少なくとも一つの信号フレームを生成することができる(S40010)。本発明の実施例に係る信号フレームは、PLSデータ及びサービスデータを含むことができる。信号フレーム生成は、フレームビルディングブロック1020によって行うことができる。
その後、本発明の一実施例に係る放送信号送信装置は、生成された少なくとも一つ以上の信号フレームをOFDM方式で変調することができる(S40020)。信号フレームのOFDM変調は、波形生成モジュール(waveform generation module)1300によって行うことができる。
その後、本発明の一実施例に係る放送信号送信装置は、生成された少なくとも一つ以上の変調された信号フレームを含む少なくとも一つ以上の放送信号を送信することができる(S40030)。
図45は、本発明の一実施例に係る放送信号受信方法を示したフローチャートである。
図45は、図44で説明した放送信号送信方法の逆過程に該当する。
図45は、図44で説明した放送信号送信方法の逆過程に該当する。
本発明の一実施例に係る放送信号受信装置は、少なくとも一つ以上の放送信号を受信することができる(S41000)。本発明の一実施例に係る放送信号は、少なくとも一つの信号フレームを含み、各信号フレームは、PLSデータ及びサービスデータを含むことができる。
本発明の一実施例に係る放送信号受信装置は、受信された少なくとも一つ以上の放送信号をOFDM方式で復調することができる(S41010)。放送信号の復調は、同期化及び復調モジュール(Synchronization & Demodulation module)9000によって行うことができる。
その後、本発明の一実施例に係る放送信号受信装置は、図32で説明したPLS FECエンコーダ6000の動作の逆順によって動作することができる。具体的に、本発明の一実施例に係る放送信号受信装置は、信号フレームが含むPLS送信ビットに対してLDPCデコーディングを行った後、BCHデコーディングを行うことができる。本発明の一実施例に係る放送信号受信装置が、上述したPLSエンコード方式が行われたシグナリングデータに対してBCHデコーディングを行う場合、放送信号受信装置は、ゼロパディングビットを除いたシグナリングデータに対してのみBCHデコーディングを行うことができる。
PLSデコーディングは、シグナリングデコーディングモジュール9040によって行うことができる。
その後、本発明の一実施例に係る放送信号受信装置は、少なくとも一つの信号フレームを復調された放送信号から分離することができる(S41020)。信号フレームの分離は、フレームパーシングモジュール9010によって行うことができる。
その後、本発明の一実施例に係る放送信号受信装置は、少なくとも一つ以上の放送サービスコンポーネントを送信するサービスデータをデコードすることができる(S41030)。データのデコーディングは、デマッピング及びデコーディングモジュール9020によって行うことができる。
図46は、図35〜図37で説明したPLS1データのパーミュテーションパターン及びパーミュテーション順序を示す表である。
(a)は、本発明の一実施例に係るPLS1のためのインタリービンググループのパーミュテーションパターンを示す表である。
(b)は、本発明の一実施例に係るPLS1のためにパンクチャされるパリティグループのパーミュテーション順序を示す表である。
図47は、図35〜図37で説明したPLS2パーミュテーション順序を示す表である。
(a)は、本発明の一実施例に係る4K―1/4のためのPLS2に対してパンクチャされるパリティグループのパーミュテーション順序を示す表である。
(b)は、本発明の一実施例に係る7K―3/10のためのPLS2に対してパンクチャされるパリティグループのパーミュテーション順序を示す表である。
本発明の一実施例に係る放送信号送信装置は、図46〜図47が示す各表を基盤にしてPLS1とPLS2のそれぞれをパーミュテートすることができる。本発明の一実施例に係る放送信号送信装置は、PLS2をパーミュテートする場合、FECブロックのサイズとコードレートによって異なるパーミュテーション順序を使用することができる。
また、本発明の一実施例に係る放送信号送信装置が図42〜図43で説明したPLS反復を行う場合、図46〜図47が示す各表のうち一つを基盤にして付加パリティビットを選択することができる。
本発明のパーミュテーションパターン及びパーミュテーション順序は一実施例に過ぎなく、これは、設計者の意図によって変更可能な事項である。
当業者は、本発明の思想及び範囲から逸脱することなく、本発明の多様な変形及び変更が可能であることを認識できるだろう。したがって、本発明は、添付の特許請求の範囲及びその同等物の範囲内で提供される本発明の変形及び変更をカバーする。
装置及び方法発明を本明細書に言及し、これら装置及び方法発明の説明は相互補完的に適用することができる。
多様な実施例が発明を実施するための最善の形態で記載された。
本発明は、放送信号提供フィールドで有用である。
本発明の思想又は範囲から逸脱することなく、本発明の多様な変形と変更が可能であることは当業者にとって自明である。よって、本発明は、添付の特許請求の範囲及びその同等物の範囲内で提供される本発明のすべての変形と変更をカバーするものと意図される。
Claims (24)
- 放送信号を送信する方法において、
少なくとも一つのサービスコンポーネントを搬送するデータ送信チャネルのそれぞれに対応するデータをエンコードするステップ;
前記エンコードされたデータを含む少なくとも一つの信号フレームをビルドするステップ;
OFDM(Orthogonal Frequency Division Multiplex)方法によって前記ビルドされた少なくとも一つの信号フレーム内のデータを変調するステップ;及び
前記変調されたデータを有する放送信号を送信するステップ;を含む、放送信号送信方法。 - 前記放送信号送信方法は、シグナリングデータをエンコードするステップをさらに含み、ここで、前記シグナリングデータは、静的データ及び動的データを含み、前記各信号フレームのそれぞれはスーパーフレームに含まれ、前記各信号フレームのそれぞれは、前記エンコードされたサービスデータ及び前記エンコードされたシグナリングデータを含み、前記各信号フレームのそれぞれは各放送サービスのうち一つに属し、前記静的データは、前記スーパーフレームの期間の間前記各放送サービスに属した前記各信号フレーム内で一定の値を有し、前記動的データは前記各信号フレームごとに変更される、請求項1に記載の放送信号送信方法。
- 前記シグナリングデータをエンコードするステップは、
前記シグナリングデータにパディングデータを挿入するステップ;及び
前記パディングが行われたシグナリングデータを前記シグナリングデータの量に基づいて分割するステップ;を含む、請求項2に記載の放送信号送信方法。 - 前記シグナリングデータに対するエンコーディングステップは、
前記シグナリングデータをスクランブルするステップ;及び
前記スクランブルされたシグナリングデータに対してFECエンコーディングを行うステップ;を含む、請求項3に記載の放送信号送信方法。 - 前記エンコードされたシグナリングデータは、現在の信号フレームのための情報を含み、ここで、前記エンコードされたシグナリングデータは、次の信号フレームのための情報をさらに含み、前記次の信号フレームのための情報は、前記現在の信号フレームのための情報より前側に位置する、請求項2に記載の放送信号送信方法。
- 前記放送信号送信方法は、
前記次の信号フレームのための情報のFECブロックのコードレート及びその量によって前記次の信号フレームのための付加パリティビットを追加するステップをさらに含む、請求項5に記載の放送信号送信方法。 - スーパーフレームに含まれた少なくとも一つの信号フレームを含む放送信号を受信するステップ;
前記受信された放送信号をOFDMスキームを用いて復調するステップ;
前記復調された放送信号から少なくとも一つの信号フレームをパースするステップ―ここで、前記信号フレームは、シグナリングデータ、緊急に対する情報データ及びデータを含み、前記データは、複数のデータ送信チャネルのそれぞれに対応する出力であり、前記データ送信チャネルのそれぞれは少なくとも一つのサービスコンポーネントを搬送する。―;及び
前記データをデコードするステップ;を含む放送信号受信方法。 - 前記放送信号受信方法は、シグナリングデータをデコードするステップをさらに含み、ここで、前記シグナリングデータは、静的データ及び動的データを含み、前記各信号フレームのそれぞれは各放送サービスのうち一つに属し、前記静的データは、前記スーパーフレームの期間の間前記各放送サービスに属した前記各信号フレーム内で一定の値を有し、前記動的データは前記各信号フレームごとに変更される、請求項7に記載の放送信号送信方法。
- 前記シグナリングデータに対するデコーディングステップは、
前記シグナリングデータに対してFECデコーディングを行うステップ;及び
前記シグナリングデータをデスクランブルするステップ;を含む、請求項8に記載の放送信号受信方法。 - 前記シグナリングデータに対するデコーディングステップは、
前記FECデコーディングが行われたシグナリングデータを合成するステップ;及び
前記シグナリングデータの各シグナリングフィールドをパースするステップ;を含む、請求項9に記載の放送信号受信方法。 - 前記シグナリングデータは、現在の信号フレームのための情報を含み、ここで、前記エンコードされたシグナリングデータは、次の信号フレームのための情報をさらに含み、前記次の信号フレームのための情報は、前記現在の信号フレームのための情報より前側に位置する、請求項8に記載の放送信号受信方法。
- 前記シグナリングデータをデコードするステップは、前記次の信号フレームに対する情報に基づいて決定されたFECブロックのコードレート及びその量にしたがって前記次の信号フレームのための付加パリティビットと共に前記情報をデコードする、請求項11に記載の放送信号受信方法。
- 放送信号を送信する装置において、
少なくとも一つのサービスコンポーネントを搬送するデータ送信チャネルのそれぞれに対応するデータをエンコードするエンコーダ;
前記エンコードされたデータを含む少なくとも一つの信号フレームをビルドするフレームビルダ;
OFDM(Orthogonal Frequency Division Multiplex)方法によって前記ビルドされた少なくとも一つの信号フレーム内のデータを変調するモジュレータ;及び
前記変調されたデータを有する放送信号を送信するトランスミッタ;を含む、放送信号送信装置。 - 前記放送信号送信装置は、シグナリングデータをエンコードするエンコーダをさらに含み、ここで、前記シグナリングデータは、静的データ及び動的データを含み、前記各信号フレームのそれぞれはスーパーフレームに含まれ、前記各信号フレームのそれぞれは、前記エンコードされたサービスデータ及び前記エンコードされたシグナリングデータを含み、前記各信号フレームのそれぞれは各放送サービスのうち一つに属し、前記静的データは、前記スーパーフレームの期間の間前記各放送サービスに属した前記各信号フレーム内で一定の値を有し、前記動的データは前記各信号フレームごとに変更される、請求項13に記載の放送信号送信装置。
- 前記シグナリングデータをエンコードする前記エンコーダは、
前記シグナリングデータにパディングデータを挿入するモジュール;及び
前記パディングが行われたシグナリングデータを前記シグナリングデータの量に基づいて分割するモジュール;を含む、請求項14に記載の放送信号送信装置。 - 前記シグナリングデータをエンコードする前記エンコーダは、
前記シグナリングデータをスクランブルするスクランブラ;及び
前記スクランブルされたシグナリングデータに対してFECエンコーディングを行うエンコーダ;を含む、請求項15に記載の放送信号送信装置。 - 前記エンコードされたシグナリングデータは、現在の信号フレームのための情報を含み、ここで、前記エンコードされたシグナリングデータは、次の信号フレームのための情報をさらに含み、前記次の信号フレームのための情報は、前記現在の信号フレームのための情報より前側に位置する、請求項14に記載の放送信号送信装置。
- 前記放送信号送信装置は、
前記次の信号フレームのための情報のFECブロックのコードレート及びその量によって前記次の信号フレームのための付加パリティビットを追加する加算器をさらに含む、請求項17に記載の放送信号送信方法。 - スーパーフレームに含まれた少なくとも一つの信号フレームを含む放送信号を受信するレシーバ;
前記受信された放送信号をOFDMスキームを用いて復調するデモジュレータ;
前記復調された放送信号から少なくとも一つの信号フレームをパースするフレームパーサ―ここで、前記信号フレームは、シグナリングデータ、緊急に対する情報データ及びデータを含み、前記データは、複数のデータ送信チャネルのそれぞれに対応する出力であり、前記データ送信チャネルのそれぞれは少なくとも一つのサービスコンポーネントを搬送する。―;及び
前記データをデコードするデコーダ;を含む放送信号受信装置。 - 前記放送信号受信装置は、シグナリングデータをデコードするデコーダをさらに含み、ここで、前記シグナリングデータは、静的データ及び動的データを含み、前記各信号フレームのそれぞれは各放送サービスのうち一つに属し、前記静的データは、前記スーパーフレームの期間の間前記各放送サービスに属した前記各信号フレーム内で一定の値を有し、前記動的データは前記各信号フレームごとに変更される、請求項19に記載の放送信号送信装置。
- 前記シグナリングデータをデコードするデコーダは、
前記シグナリングデータに対してFECデコーディングを行うデコーダ;及び
前記シグナリングデータをデスクランブルするデスクランブラ;を含む、請求項20に記載の放送信号受信装置。 - 前記シグナリングデータをデコードするデコーダは、
前記FECデコードされたシグナリングデータを合成する合成器;及び
前記シグナリングデータの各シグナリングフィールドをパースするパーサ;を含む、請求項21に記載の放送信号受信装置。 - 前記シグナリングデータは、現在の信号フレームのための情報を含み、ここで、前記エンコードされたシグナリングデータは、次の信号フレームのための情報をさらに含み、前記次の信号フレームのための情報は、前記現在の信号フレームのための情報より前側に位置する、請求項20に記載の放送信号受信装置。
- 前記シグナリングデータをデコードするデコーダは、前記次の信号フレームに対する情報に基づいて決定されたFECブロックのコードレート及びその量にしたがって前記次の信号フレームのための付加パリティビットと共に前記情報をデコードする、請求項23に記載の放送信号受信装置。
Applications Claiming Priority (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361910124P | 2013-11-29 | 2013-11-29 | |
US201361910125P | 2013-11-29 | 2013-11-29 | |
US201361910123P | 2013-11-29 | 2013-11-29 | |
US201361910128P | 2013-11-29 | 2013-11-29 | |
US61/910,124 | 2013-11-29 | ||
US61/910,123 | 2013-11-29 | ||
US61/910,128 | 2013-11-29 | ||
US61/910,125 | 2013-11-29 | ||
PCT/KR2014/010583 WO2015080392A1 (en) | 2013-11-29 | 2014-11-05 | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016541186A true JP2016541186A (ja) | 2016-12-28 |
Family
ID=53199300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016535104A Pending JP2016541186A (ja) | 2013-11-29 | 2014-11-05 | 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法 |
Country Status (6)
Country | Link |
---|---|
US (3) | US9240862B2 (ja) |
EP (1) | EP3075162A4 (ja) |
JP (1) | JP2016541186A (ja) |
KR (1) | KR101783619B1 (ja) |
CN (1) | CN105765981A (ja) |
WO (1) | WO2015080392A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020501429A (ja) * | 2017-01-06 | 2020-01-16 | エルジー エレクトロニクス インコーポレイティド | 多重ldpcコードからldpcベースコードを選択する方法及びそのための装置 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ES2886158T3 (es) | 2007-06-05 | 2021-12-16 | Constellation Designs Llc | Método y aparato para la señalización con constelaciones de capacidad optimizada |
US8265175B2 (en) | 2007-06-05 | 2012-09-11 | Constellation Designs, Inc. | Methods and apparatuses for signaling with geometric constellations |
EP2525496A1 (en) * | 2011-05-18 | 2012-11-21 | Panasonic Corporation | Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes |
KR101830743B1 (ko) * | 2013-11-25 | 2018-04-04 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 |
KR101867829B1 (ko) | 2014-03-10 | 2018-07-19 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 |
WO2015156569A1 (ko) | 2014-04-08 | 2015-10-15 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 |
CN111263194B (zh) | 2014-12-08 | 2022-07-15 | Lg 电子株式会社 | 广播信号接收装置以及广播信号接收方法 |
KR102138534B1 (ko) * | 2015-02-06 | 2020-08-11 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 |
CA3207618A1 (en) * | 2015-03-02 | 2016-09-09 | Samsung Electronics Co., Ltd. | Transmitter and method for generating additional parity thereof |
CN107852409A (zh) * | 2015-07-21 | 2018-03-27 | Lg 电子株式会社 | 广播信号发送装置、广播信号接收装置、广播信号发送方法以及广播信号接收方法 |
US9654253B1 (en) | 2015-12-21 | 2017-05-16 | Inphi Corporation | Apparatus and method for communicating data over an optical channel |
JP6830200B2 (ja) * | 2016-01-14 | 2021-02-17 | パナソニックIpマネジメント株式会社 | 送信方法、送信装置および集積回路 |
CN108011691B (zh) * | 2016-10-27 | 2021-04-06 | 电信科学技术研究院 | 一种低密度奇偶校验码的传输方法及装置 |
US10484134B2 (en) | 2017-03-30 | 2019-11-19 | Samsung Electronics Co., Ltd. | Apparatus and method for channel encoding/decoding in communication or broadcasting system |
JP7215995B2 (ja) * | 2017-04-24 | 2023-01-31 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ | 送信装置および送信方法 |
JP7083694B2 (ja) * | 2017-07-27 | 2022-06-13 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ | 送信装置及び送信方法 |
KR102403066B1 (ko) * | 2017-08-22 | 2022-05-27 | 삼성전자주식회사 | 제로 비트 패딩을 이용한 채널 부호화/복호화 방법 및 장치 |
US10374752B2 (en) * | 2017-08-31 | 2019-08-06 | Inphi Corporation | Methods and systems for data transmission |
US10372539B2 (en) * | 2017-11-20 | 2019-08-06 | Western Digital Technologies, Inc. | Variable length CLDPC encoder and method of operation in an autonomous vehicle |
KR101967299B1 (ko) * | 2017-12-19 | 2019-04-09 | 엘지전자 주식회사 | 방송 신호를 수신하는 차량용 수신 장치 및 방송 신호를 수신하는 차량용 수신 방법 |
CN110856263B (zh) * | 2019-06-29 | 2022-03-29 | 华为技术有限公司 | 一种调度切换方法及装置 |
US11588578B2 (en) | 2019-12-13 | 2023-02-21 | Samsung Electronics Co., Ltd. | System and method for encoding data using punctured low-density parity-check codes |
CN113364508B (zh) * | 2021-04-30 | 2022-08-16 | 深圳震有科技股份有限公司 | 一种语音数据的传输控制方法、***及设备 |
US20220376870A1 (en) * | 2021-05-19 | 2022-11-24 | Hughes Network Systems, Llc | Demodulator implementation that supports both non-vlsnr and vlsnr downlink frames present in a single stream |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011199833A (ja) * | 2010-02-26 | 2011-10-06 | Sony Corp | データ処理装置、及びデータ処理方法、並びに、受信システム |
US20110299628A1 (en) * | 2009-02-18 | 2011-12-08 | Woo Suk Ko | Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal |
US20130051372A1 (en) * | 2010-08-31 | 2013-02-28 | Samsung Electronics Co., Ltd. | Method and apparatus for signaling in digital radio systems |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5231435B2 (ja) * | 2006-10-26 | 2013-07-10 | クゥアルコム・インコーポレイテッド | 漸進的な情報ビーコンシンボル |
ATE539511T1 (de) * | 2007-09-28 | 2012-01-15 | Lg Electronics Inc | Vorrichtung zum senden eines signals und verfahren zum senden eines signals |
US7974254B2 (en) * | 2007-10-22 | 2011-07-05 | Nokia Corporation | Digital broadcast signaling metadata |
KR100917201B1 (ko) * | 2007-12-11 | 2009-09-16 | 엘지전자 주식회사 | 신호 송수신 방법 및 신호 송수신 장치 |
KR100937430B1 (ko) * | 2008-01-25 | 2010-01-18 | 엘지전자 주식회사 | 신호 송수신 방법 및 신호 송수신 장치 |
US8498312B2 (en) * | 2008-10-02 | 2013-07-30 | Nokia Corporation | Transmission of physical layer signaling in a broadcast system |
US20100086087A1 (en) * | 2008-10-02 | 2010-04-08 | Nokia Corporation | Transmission Enhancements for Physical Layer Transmission |
US8503551B2 (en) * | 2009-02-13 | 2013-08-06 | Lg Electronics Inc. | Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal |
US8411737B2 (en) * | 2009-03-05 | 2013-04-02 | Nokia Corporation | Transmission of physical layer signaling in a broadcast system |
US20100262708A1 (en) | 2009-04-08 | 2010-10-14 | Nokia Corporation | Method and apparatus for delivery of scalable media data |
GB2470758B (en) * | 2009-06-03 | 2014-08-20 | Sony Corp | Data processing apparatus and method |
CN101562502B (zh) * | 2009-06-04 | 2012-06-20 | 清华大学 | 一种物理层子信道分配方法、发射***及接收*** |
EP2357745B1 (en) * | 2010-01-07 | 2015-06-03 | Samsung Electronics Co., Ltd. | Apparatus and method for broadcasting services in digital video broadcasting system |
AP3725A (en) | 2010-01-15 | 2016-06-30 | Nokia Corp | Signaling of layer 1 signaling transmission in broadcast/multicast networks |
EP2378703A1 (en) * | 2010-04-13 | 2011-10-19 | Panasonic Corporation | Mapping of control information to control channel elements |
JP2012204941A (ja) * | 2011-03-24 | 2012-10-22 | Toshiba Corp | 受信装置および受信方法 |
US9113465B2 (en) * | 2011-12-26 | 2015-08-18 | Electronics And Telecommunications Research Institute | Method and apparatus of resource allocation for machine type communication device, method and apparatus for receiving data for machine type communication |
EP2824858B1 (en) * | 2012-02-20 | 2017-12-13 | Lg Electronics Inc. | Method and apparatus for transceiving broadcast signals |
CN105531994B (zh) * | 2013-08-01 | 2019-08-09 | Lg 电子株式会社 | 发送广播信号的设备、接收广播信号的设备、发送广播信号的方法以及接收广播信号的方法 |
KR101850312B1 (ko) * | 2013-09-27 | 2018-05-30 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 |
-
2014
- 2014-11-05 JP JP2016535104A patent/JP2016541186A/ja active Pending
- 2014-11-05 KR KR1020167012283A patent/KR101783619B1/ko active IP Right Grant
- 2014-11-05 EP EP14865613.5A patent/EP3075162A4/en not_active Withdrawn
- 2014-11-05 CN CN201480063915.5A patent/CN105765981A/zh active Pending
- 2014-11-05 WO PCT/KR2014/010583 patent/WO2015080392A1/en active Application Filing
- 2014-11-20 US US14/548,956 patent/US9240862B2/en not_active Expired - Fee Related
-
2015
- 2015-12-08 US US14/962,719 patent/US9491022B2/en active Active
-
2016
- 2016-10-03 US US15/284,151 patent/US9705718B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110299628A1 (en) * | 2009-02-18 | 2011-12-08 | Woo Suk Ko | Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal |
JP2011199833A (ja) * | 2010-02-26 | 2011-10-06 | Sony Corp | データ処理装置、及びデータ処理方法、並びに、受信システム |
US20130051372A1 (en) * | 2010-08-31 | 2013-02-28 | Samsung Electronics Co., Ltd. | Method and apparatus for signaling in digital radio systems |
Non-Patent Citations (1)
Title |
---|
DVB DOCUMENT A160, JPN6017015201, November 2012 (2012-11-01), pages 117 - 120, ISSN: 0003549586 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020501429A (ja) * | 2017-01-06 | 2020-01-16 | エルジー エレクトロニクス インコーポレイティド | 多重ldpcコードからldpcベースコードを選択する方法及びそのための装置 |
Also Published As
Publication number | Publication date |
---|---|
US20150155967A1 (en) | 2015-06-04 |
EP3075162A4 (en) | 2017-07-26 |
US20170026213A1 (en) | 2017-01-26 |
WO2015080392A1 (en) | 2015-06-04 |
CN105765981A (zh) | 2016-07-13 |
EP3075162A1 (en) | 2016-10-05 |
US9705718B2 (en) | 2017-07-11 |
US9240862B2 (en) | 2016-01-19 |
KR101783619B1 (ko) | 2017-10-10 |
US9491022B2 (en) | 2016-11-08 |
KR20160070793A (ko) | 2016-06-20 |
US20160164709A1 (en) | 2016-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6261748B2 (ja) | 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法 | |
JP6453462B2 (ja) | 放送信号送信装置、放送信号受信装置、放送信号送信方法、及び放送信号受信方法 | |
KR101964653B1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 | |
JP6204607B2 (ja) | 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法 | |
JP6567548B2 (ja) | 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法 | |
JP2016541186A (ja) | 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法 | |
JP6462001B2 (ja) | 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法 | |
JP6466471B2 (ja) | 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法 | |
JP6542372B2 (ja) | 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法 | |
KR101853051B1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 | |
JP6267358B2 (ja) | 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法 | |
JP6640982B2 (ja) | 放送信号送信装置、放送信号受信装置、放送信号送信方法、及び放送信号受信方法 | |
JP6339216B2 (ja) | 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法 | |
KR101899826B1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 | |
KR102024611B1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 | |
KR20170113584A (ko) | 방송 신호 송수신 장치 및 방법 | |
JP2017532820A (ja) | 放送信号送信装置、放送信号受信装置、放送信号送信方法、及び放送信号受信方法 | |
JP2016533082A (ja) | 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法 | |
JP6487054B2 (ja) | 放送信号送信装置、放送信号受信装置、放送信号送信方法、及び放送信号受信方法 | |
JP6510730B2 (ja) | 放送信号送信装置、放送信号受信装置、放送信号送信方法、及び放送信号受信方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170630 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171010 |