JP2016532974A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2016532974A5 JP2016532974A5 JP2016538917A JP2016538917A JP2016532974A5 JP 2016532974 A5 JP2016532974 A5 JP 2016532974A5 JP 2016538917 A JP2016538917 A JP 2016538917A JP 2016538917 A JP2016538917 A JP 2016538917A JP 2016532974 A5 JP2016532974 A5 JP 2016532974A5
- Authority
- JP
- Japan
- Prior art keywords
- memory
- umc
- host interface
- host
- interface circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000000034 method Methods 0.000 claims 7
- 230000008878 coupling Effects 0.000 claims 4
- 238000010168 coupling process Methods 0.000 claims 4
- 238000005859 coupling reaction Methods 0.000 claims 4
- 238000004891 communication Methods 0.000 claims 2
Claims (14)
- 少なくとも1つの、第1のメモリタイプの第1のメモリと、
少なくとも1つの、前記第1のメモリタイプとは異なる第2のメモリタイプの第2のメモリと、
第1のホストインターフェースと、
第2のホストインターフェースと、
第1のメモリインターフェース回路を通じて前記第1のメモリに、かつ第2のメモリインターフェース回路を通じて前記第2のメモリに結合される統合メモリコントローラ(UMC)であって、前記UMCは第1のホストインターフェース回路を含み、前記第1のホストインターフェース回路は、UMCバスおよびUMC中央処理回路(UMC CPU)を介して前記第1のメモリインターフェース回路を通じて前記第1のメモリに第1のホストインターフェースメモリを結合するために構成され、第2のホストインターフェース回路は、前記第1のホストインターフェース回路と別個であり、前記第2のホストインターフェース回路は、前記UMCバスとは独立したアービタを介して前記第2のメモリインターフェース回路を通じて前記第2のメモリに第2のホストインターフェースメモリを結合するために構成され、前記UMC CPUは、前記第2のメモリを制御および利用するように、前記第1のメモリにアクセスするように構成される、UMCと
を備える、装置。 - 前記UMCが、前記第2のインターフェースを通じた前記第2のメモリへのホストアクセス中に、前記第2のメモリの管理を実行するために、前記第1のメモリに記憶されたメモリ管理情報に独立にアクセスするように構成される、請求項1に記載の装置。
- 前記UMCが、前記第1のメモリおよび前記第2のメモリを制御するように構成される、請求項1に記載の装置。
- マルチチップパッケージ(MCP)であって、前記第1のメモリが前記MCPの第1のチップ上に構成され、前記第2のメモリが前記MCPの第2のチップ上に構成される、MCP
をさらに備える、請求項1に記載の装置。 - 前記第1のメモリがNANDメモリを備え、前記第2のメモリがダイナミックランダムアクセスメモリ(DRAM)を備える、請求項1に記載の装置。
- モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および/または固定位置データユニットに組み込まれる、請求項1に記載の装置。
- 前記UMC CPUが、前記第2のホストインターフェースを介した前記第2のメモリへのホストアクセスを補助するように、前記第1のメモリを利用するように構成される、請求項1に記載の装置。
- マルチチップパッケージの第1のホストインターフェース上のホストから、前記マルチチップパッケージ上の第1のメモリタイプの第1のメモリにおける動作に関する情報を受信するステップであって、前記第1のホストインターフェースは、前記マルチチップパッケージの統合メモリコントローラ(UMC)の第1のホストインターフェース回路と前記ホストとの間を結合を可能にするように結合され、前記第1のホストインターフェース回路は、UMCバスおよびUMC中央処理回路(UMC CPU)を介して前記第1のメモリに結合される第1のメモリインターフェース回路を通じて前記第1のホストインターフェースに前記第1のメモリを結合するために構成される、ステップと、
前記第1のメモリにおける前記動作を補助するように、前記マルチチップパッケージ上の第2のメモリタイプの第2のメモリに、前記マルチチップパッケージの第2のホストインターフェースとは独立にアクセスするステップであって、前記第2のホストインターフェースは、前記第1のホストインターフェースとは別個の、前記マルチチップパッケージの前記UMCの第2のホストインターフェース回路と前記ホストとの間を結合を可能にするように結合され、前記第2のホストインターフェース回路は、アービタを介して前記第2のメモリに結合される第2のメモリインターフェース回路を通じて、かつ前記UMCバスおよび前記UMC CPUとは独立して、前記第2のホストインターフェースに前記第2のメモリを結合するために構成される、ステップと
を含む、メモリインターフェース方法。 - 前記情報が、記憶させるべきデータを含み、前記動作が、前記データの記憶を含む、請求項8に記載の方法。
- 前記マルチチップパッケージ上の前記第1のメモリと前記第2のメモリとの両方を、前記マルチチップパッケージ上の単一のコントローラによって管理するステップをさらに含む、請求項9に記載の方法。
- 前記第2のメモリを管理するために前記第1のメモリにアクセスするステップをさらに含む、請求項9に記載の方法。
- 前記第1のメモリと前記第2のメモリとの間でデータを直接コピーするステップをさらに含む、請求項9に記載の方法。
- 前記情報が、前記第1のメモリに記憶されたデータの要求を含み、前記動作が、前記データの取出しを含む、請求項8に記載の方法。
- 前記マルチチップパッケージを、モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および/または固定位置データユニットに組み込むステップをさらに含む、請求項8に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/016,717 | 2013-09-03 | ||
| US14/016,717 US10185515B2 (en) | 2013-09-03 | 2013-09-03 | Unified memory controller for heterogeneous memory on a multi-chip package |
| PCT/US2014/045983 WO2015034580A1 (en) | 2013-09-03 | 2014-07-09 | Unified memory controller for heterogeneous memory on a multi-chip package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016532974A JP2016532974A (ja) | 2016-10-20 |
| JP2016532974A5 true JP2016532974A5 (ja) | 2017-08-03 |
Family
ID=51293140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016538917A Ceased JP2016532974A (ja) | 2013-09-03 | 2014-07-09 | マルチチップパッケージ上の異種メモリ用の統合メモリコントローラ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10185515B2 (ja) |
| EP (1) | EP3042295A1 (ja) |
| JP (1) | JP2016532974A (ja) |
| KR (1) | KR20160048911A (ja) |
| CN (1) | CN105493061B (ja) |
| WO (1) | WO2015034580A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102408613B1 (ko) | 2015-08-27 | 2022-06-15 | 삼성전자주식회사 | 메모리 모듈의 동작 방법, 및 메모리 모듈을 제어하는 프로세서의 동작 방법, 및 사용자 시스템 |
| US10268541B2 (en) | 2016-08-15 | 2019-04-23 | Samsung Electronics Co., Ltd. | DRAM assist error correction mechanism for DDR SDRAM interface |
| KR102482896B1 (ko) | 2017-12-28 | 2022-12-30 | 삼성전자주식회사 | 이종 휘발성 메모리 칩들을 포함하는 메모리 장치 및 이를 포함하는 전자 장치 |
| US20210233585A1 (en) * | 2020-01-29 | 2021-07-29 | Micron Technology, Inc. | Multichip memory package with internal channel |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100383774B1 (ko) | 2000-01-26 | 2003-05-12 | 삼성전자주식회사 | 공통 인터페이스 방식의 메모리 장치들을 구비한 시스템 |
| JP4049297B2 (ja) | 2001-06-11 | 2008-02-20 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
| JP4059002B2 (ja) | 2001-06-13 | 2008-03-12 | 株式会社日立製作所 | メモリ装置 |
| KR101085406B1 (ko) | 2004-02-16 | 2011-11-21 | 삼성전자주식회사 | 불 휘발성 메모리를 제어하기 위한 컨트롤러 |
| JP2008529270A (ja) | 2005-01-25 | 2008-07-31 | ノーザン ライツ セミコンダクター コーポレイション | 磁気抵抗メモリを有するシングルチップ |
| US20090235003A1 (en) | 2005-06-09 | 2009-09-17 | Takaharu Tanaka | Memory control device and memory control method |
| US20060294295A1 (en) | 2005-06-24 | 2006-12-28 | Yukio Fukuzo | DRAM chip device well-communicated with flash memory chip and multi-chip package comprising such a device |
| US8291295B2 (en) | 2005-09-26 | 2012-10-16 | Sandisk Il Ltd. | NAND flash memory controller exporting a NAND interface |
| US20070147115A1 (en) * | 2005-12-28 | 2007-06-28 | Fong-Long Lin | Unified memory and controller |
| US7519754B2 (en) | 2005-12-28 | 2009-04-14 | Silicon Storage Technology, Inc. | Hard disk drive cache memory and playback device |
| US7716411B2 (en) | 2006-06-07 | 2010-05-11 | Microsoft Corporation | Hybrid memory device with single interface |
| US8135933B2 (en) | 2007-01-10 | 2012-03-13 | Mobile Semiconductor Corporation | Adaptive memory system for enhancing the performance of an external computing device |
| US8700830B2 (en) * | 2007-11-20 | 2014-04-15 | Spansion Llc | Memory buffering system that improves read/write performance and provides low latency for mobile systems |
| CN101303885A (zh) | 2008-07-01 | 2008-11-12 | 普天信息技术研究院有限公司 | 多芯片封装存储模块 |
| US7778101B2 (en) | 2008-09-05 | 2010-08-17 | Genesys Logic, Inc. | Memory module and method of performing the same |
| JP2011070470A (ja) | 2009-09-28 | 2011-04-07 | Toshiba Corp | 半導体記憶装置 |
-
2013
- 2013-09-03 US US14/016,717 patent/US10185515B2/en active Active
-
2014
- 2014-07-09 WO PCT/US2014/045983 patent/WO2015034580A1/en active Application Filing
- 2014-07-09 CN CN201480048456.3A patent/CN105493061B/zh not_active Expired - Fee Related
- 2014-07-09 EP EP14748020.6A patent/EP3042295A1/en not_active Withdrawn
- 2014-07-09 JP JP2016538917A patent/JP2016532974A/ja not_active Ceased
- 2014-07-09 KR KR1020167008120A patent/KR20160048911A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10496281B2 (en) | Data storage device, data processing system and method of operation | |
| USRE49151E1 (en) | Memory system and electronic device | |
| CN104205232B (zh) | 用于存储器设备的芯片上冗余修复 | |
| US20180152540A1 (en) | Technologies for processing network packets by an intelligent network interface controller | |
| US9881680B2 (en) | Multi-host power controller (MHPC) of a flash-memory-based storage device | |
| US20160018990A1 (en) | Electronic device and method for managing memory of electronic device | |
| US20230139330A1 (en) | Storage device for a blockchain network based on proof of space and system including the same | |
| KR20170051688A (ko) | 저장 장치의 요청 방법 및 호스트의 커맨드 발행 방법 | |
| US9632953B2 (en) | Providing input/output virtualization (IOV) by mapping transfer requests to shared transfer requests lists by IOV host controllers | |
| KR20180037099A (ko) | 비휘발성 스토리지 시스템 및 비휘발성 스토리지 장치들을 위한 데이터 스토리지 액세스 프로토콜 | |
| US10303366B2 (en) | Data storage device that divides and processes a command and data processing system including the same | |
| US20160217087A1 (en) | Memory controller placement in a three-dimensional (3d) integrated circuit (ic) (3dic) employing distributed through-silicon-via (tsv) farms | |
| JP2016532974A5 (ja) | ||
| US10761950B2 (en) | Electronic equipment including storage device | |
| JP2017519294A5 (ja) | ||
| US9904626B2 (en) | Semiconductor device, semiconductor system and system on chip | |
| JP2017518574A5 (ja) | ||
| JP2017518574A (ja) | フラッシュメモリベースのストレージデバイスの入力／出力仮想化（ｉｏｖ）ホストコントローラ（ｈｃ）（ｉｏｖ−ｈｃ）におけるコマンドトラッピング | |
| CN110114762A (zh) | 用于访问作为字节可寻址存储器的非易失性存储器的方法和设备 | |
| US10360152B2 (en) | Data storage device and data processing system having the same | |
| US20230112869A1 (en) | Storage device and electronic system | |
| US11093418B2 (en) | Memory device, processing system, and method of controlling the same | |
| TWI703683B (zh) | 用以控制外部封裝記憶體裝置之系統級封裝邏輯及方法 | |
| US10416886B2 (en) | Data storage device that reassigns commands assigned to scale-out storage devices and data processing system having the same | |
| KR102450556B1 (ko) | 불휘발성 메모리 장치들을 제어할 수 있는 데이터 저장 장치와 이를 포함하는 데이터 처리 시스템 |