JP2016507847A - 限定的書込み耐久性を有するキャッシュのためのセット間ウェアレベリング - Google Patents
限定的書込み耐久性を有するキャッシュのためのセット間ウェアレベリング Download PDFInfo
- Publication number
- JP2016507847A JP2016507847A JP2015558874A JP2015558874A JP2016507847A JP 2016507847 A JP2016507847 A JP 2016507847A JP 2015558874 A JP2015558874 A JP 2015558874A JP 2015558874 A JP2015558874 A JP 2015558874A JP 2016507847 A JP2016507847 A JP 2016507847A
- Authority
- JP
- Japan
- Prior art keywords
- cache
- memory
- swap
- sets
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0864—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using pseudo-associative means, e.g. set-associative or hashing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7211—Wear leveling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
If (キャッシュ書込みがある),
then: numWrite++;
If (numWrite == 閾値),
then: numWrite = 0;
then: SwapReg = (SwapReg + 1) mod (N-1);
if (SwapReg ==0),
then: ShiftReg = (ShiftReg + 1) mod (N).
102 ページ数
104 セット数
106 バイト数
108 キャッシュウェイ
110 タグ部分
112 データ部分
114 キャッシュブロック
116 キャッシュセット
118a タグセンス増幅器
118b データセンス増幅器
120 タグ出力
122 コンパレータ
124 論理ゲート
126 キャッシュグループ
128 選択回路
130 ワード出力
140 キャッシュコントローラ
142 グローバルカウンタ
144 スワップレジスタ
146 シフトレジスタ
202 キャッシュ構造体
202a キャッシュセット
202b キャッシュセット
202c キャッシュセット
202d キャッシュセット
204 循環ボックス
206 循環ボックス
208 循環ボックス
210 循環ボックス
212 循環ボックス
214 循環ボックス
216 循環ボックス
218 循環ボックス
402 キャッシュ書込みアクション
404 グローバルカウンタ
414 論理セット数入力
416 論理ボックス
418 物理セット数出力
420 論理セット数出力
422 論理ボックス
424 物理セット入力数
700 ワイヤレス通信システム
720 遠隔装置
725A ICデバイス
725B ICデバイス
725C ICデバイス
730 遠隔装置
740 基地局
750 遠隔装置
780 順方向リンク信号
790 逆方向リンク信号
800 設計ワークステーション
801 ハードディスク
802 ディスプレイ
803 ドライブ装置
804 記憶媒体
810 回路
812 半導体構成要素
Claims (20)
- キャッシュメモリのウェアレベリングのための方法であって、
前記キャッシュメモリへのメモリ書込み動作の数が閾値に達するときにキャッシュセットに対する複数のメモリ位置スワップ動作を実行することによって前記キャッシュメモリの前記キャッシュセットを動的に循環させるステップであって、各スワップ動作が、他のキャッシュセットのメモリ内容はそのままにしながら、スワップされたキャッシュセットのみの内容を消去するステップを含む、ステップと、
前記スワップされたキャッシュセットを追跡して論理キャッシュセット数を物理キャッシュセット数に変換するステップと
を含む、方法。 - 前記キャッシュセットを動的に循環させるステップがさらに、
グローバルカウンタで前記キャッシュメモリへのメモリ書込み動作の数を数えるステップと、
前記グローバルカウンタが前記閾値に達するときに前記複数のメモリ位置スワップ動作を起動させるステップと、
前記グローバルカウンタをリセットするステップと
をさらに含む、請求項1に記載の方法。 - 前記キャッシュセットを動的に循環させるステップが、
Nが前記キャッシュメモリ内の前記キャッシュセットの数であり、スワップレジスタ(SwapReg)を(前記SwapReg+1)mod(N-1)にセットするステップと、
前記SwapRegがゼロであるときにシフトレジスタ(ShiftReg)を(前記ShiftReg+1)mod Nにセットするステップと
を含む、請求項2に記載の方法。 - 前記キャッシュメモリへの各メモリ書込み動作についてグローバルカウンタの値を増やすことによって前記グローバルカウンタで前記キャッシュメモリへのメモリ書込み動作の数を数えるステップと、
前記グローバルカウンタが閾値に等しいときに、前記スワップされたキャッシュセットを再マップするステップを含むスワップ動作を実行し、スワップカウンタの値を増やすステップと、
Nが前記キャッシュメモリ内の前記キャッシュセットの数であり、スワップカウンタ値がN-1に等しいときに、シフトカウンタの値を増やし、前記スワップカウンタ値をリセットするステップと、
シフトカウンタ値がNに等しいときに、前記シフトカウンタをリセットするステップと
をさらに含む、請求項1に記載の方法。 - 前記スワップされたキャッシュセットを再マップするステップが、
書き戻しバッファに前記スワップされたキャッシュセット内の汚染データを記憶するステップと、
前記スワップされたキャッシュセット内の他のデータを無効にするステップと
を含む、請求項4に記載の方法。 - 入力キャッシュセット数を出力キャッシュセット数に変換するステップが、
入力論理セット数が前記スワップカウンタ値に等しいときに出力物理セット数を前記シフトカウンタ値にセットするステップと、
前記入力論理セット数が前記スワップカウンタ値より大きいときに前記出力物理セット数を(前記入力論理セット数+前記シフトカウンタ値)modulo Nにセットするステップと、
前記入力論理セット数が前記スワップカウンタ値より小さいときに前記出力物理セット数を(前記入力論理セット数+前記シフトカウンタ値+1)modulo Nにセットするステップと
を含む、請求項4に記載の方法。 - 前記スワップされたキャッシュセットを追跡するステップが、
入力物理セット数が前記シフトカウンタ値に等しいときに出力論理セット数を前記スワップカウンタ値にセットするステップと、
(前記入力物理セット数-前記シフトカウンタ値)modulo Nが前記スワップカウンタ値より大きいときに前記出力論理セット数を(前記入力物理セット数-前記シフトカウンタ値)modulo Nにセットするステップと、
その他の場合に、前記出力論理セット数を(前記入力物理セット数-前記シフトカウンタ値-1)modulo Nにセットするステップと
を含む、請求項4に記載の方法。 - 前記キャッシュメモリを携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および/または定位置データユニットに統合するステップをさらに含む、請求項1に記載の方法。
- キャッシュメモリの複数のキャッシュセットに対する各メモリ位置スワップ動作の後に更新し、各N-1メモリ位置スワップ動作でリセットする、Nが前記キャッシュメモリ内のキャッシュセットの数である、第1のレジスタと、
前記キャッシュメモリの前記複数のキャッシュセットに対するあらゆるN-1メモリ位置スワップ動作の後に更新し、(N2-N)メモリ位置スワップ動作ごとにリセットする、第2のレジスタと
を備え、前記第1のレジスタおよび前記第2のレジスタが、前記キャッシュセットの論理的位置と物理的位置との関係を追跡する、キャッシュコントローラ。 - 2つのメモリ位置を動的にスワップすることと、前記第1のレジスタおよび前記第2のレジスタを使用し、前記キャッシュセットの前記スワップ動作を追跡して論理キャッシュセット数を物理キャッシュセット数に変換することとを行うように動作可能な、請求項9に記載のキャッシュコントローラ。
- 前記第1のレジスタが、メモリスワップ動作が実行されるときに(SwapReg+1)mod(N-1)にセットされるスワップレジスタ(SwapReg)である、請求項9に記載のキャッシュコントローラ。
- 前記第2のレジスタが、前記SwapRegがゼロに等しいときに(ShiftReg+1)mod Nにセットされるシフトレジスタ(ShiftReg)である、請求項11に記載のキャッシュコントローラ。
- 前記第1のレジスタが、メモリスワップ動作が実行されるときに(SwapReg+1)mod(N-1)にセットされるスワップレジスタ(SwapReg)であり、
前記第2のレジスタが、前記SwapRegがゼロに等しいときに(ShiftReg+1)mod Nにセットされるシフトレジスタ(ShiftReg)である、請求項9に記載のキャッシュコントローラ。 - 前記キャッシュコントローラが、2つのメモリ位置を動的にスワップすることと、前記SwapRegおよび前記ShiftRegを使用し、前記キャッシュセットの前記スワップ動作を追跡して論理キャッシュセット数を物理キャッシュセット数に変換することとを行うように動作可能な、請求項13に記載のキャッシュコントローラ。
- 前記キャッシュコントローラが、書込みカウンタレジスタが閾値に等しいときに前記メモリ位置スワップ動作を起動させるように動作可能な、請求項9に記載のキャッシュコントローラ。
- 携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および/または定位置データユニットに統合された、請求項9に記載のキャッシュコントローラ。
- キャッシュメモリのウェアレベリングのためのキャッシュコントローラであって、
前記キャッシュメモリへのメモリ書込み動作の数が閾値に達するときにキャッシュセットに対する複数のメモリ位置スワップ動作を実行することによって前記キャッシュメモリの前記キャッシュセットを動的に循環させるための手段であって、各スワップ動作が、他のキャッシュセットのメモリ内容はそのままにしながら、スワップされたキャッシュセットのみの内容を消去するステップを含む、手段と、
前記スワップされたキャッシュセットを追跡して論理キャッシュセット数を物理キャッシュセット数に変換するための手段と
を備える、キャッシュコントローラ。 - 携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および/または定位置データユニットに統合された、請求項17に記載のキャッシュコントローラ。
- キャッシュメモリのウェアレベリングのための方法であって、
前記キャッシュメモリへのメモリ書込み動作の数が閾値に達するときにキャッシュセットに対する複数のメモリ位置スワップ動作を実行することによって前記キャッシュメモリの前記キャッシュセットを動的に循環させるステップであって、各スワップ動作が、他のキャッシュセットのメモリ内容はそのままにしながら、スワップされたキャッシュセットのみの内容を消去するステップを含む、ステップと、
前記スワップされたキャッシュセットを追跡して論理キャッシュセット数を物理キャッシュセット数に変換するステップと
を含む、方法。 - 前記キャッシュメモリを携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および/または定位置データユニットに統合するステップをさらに含む、請求項19に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/772,400 US9348743B2 (en) | 2013-02-21 | 2013-02-21 | Inter-set wear-leveling for caches with limited write endurance |
US13/772,400 | 2013-02-21 | ||
PCT/US2014/015994 WO2014130317A1 (en) | 2013-02-21 | 2014-02-12 | Inter-set wear-leveling for caches with limited write endurance |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016507847A true JP2016507847A (ja) | 2016-03-10 |
JP2016507847A5 JP2016507847A5 (ja) | 2016-08-25 |
Family
ID=50272693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015558874A Ceased JP2016507847A (ja) | 2013-02-21 | 2014-02-12 | 限定的書込み耐久性を有するキャッシュのためのセット間ウェアレベリング |
Country Status (6)
Country | Link |
---|---|
US (1) | US9348743B2 (ja) |
EP (1) | EP2959390A1 (ja) |
JP (1) | JP2016507847A (ja) |
KR (1) | KR20150119921A (ja) |
CN (1) | CN105009093A (ja) |
WO (1) | WO2014130317A1 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9292451B2 (en) | 2013-02-19 | 2016-03-22 | Qualcomm Incorporated | Methods and apparatus for intra-set wear-leveling for memories with limited write endurance |
KR20150062039A (ko) * | 2013-11-28 | 2015-06-05 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 동작 방법 |
US9239679B2 (en) * | 2013-12-19 | 2016-01-19 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System for efficient caching of swap I/O and/or similar I/O pattern(s) |
US9053790B1 (en) * | 2014-07-01 | 2015-06-09 | Sandisk Technologies Inc. | Counter for write operations at a data storage device |
US9251909B1 (en) | 2014-09-29 | 2016-02-02 | International Business Machines Corporation | Background threshold voltage shifting using base and delta threshold voltage shift values in flash memory |
US10127157B2 (en) * | 2014-10-06 | 2018-11-13 | SK Hynix Inc. | Sizing a cache while taking into account a total bytes written requirement |
US10445251B2 (en) | 2015-07-14 | 2019-10-15 | Western Digital Technologies, Inc. | Wear leveling in non-volatile memories |
US10452560B2 (en) | 2015-07-14 | 2019-10-22 | Western Digital Technologies, Inc. | Wear leveling in non-volatile memories |
US10445232B2 (en) | 2015-07-14 | 2019-10-15 | Western Digital Technologies, Inc. | Determining control states for address mapping in non-volatile memories |
US10452533B2 (en) | 2015-07-14 | 2019-10-22 | Western Digital Technologies, Inc. | Access network for address mapping in non-volatile memories |
US9921969B2 (en) | 2015-07-14 | 2018-03-20 | Western Digital Technologies, Inc. | Generation of random address mapping in non-volatile memories using local and global interleaving |
KR20180001681A (ko) | 2016-06-27 | 2018-01-05 | 에스케이하이닉스 주식회사 | 메모리 시스템, 이의 어드레스 맵핑 방법 및 억세스 방법 |
US10248571B2 (en) * | 2016-08-11 | 2019-04-02 | Hewlett Packard Enterprise Development Lp | Saving position of a wear level rotation |
US10101964B2 (en) | 2016-09-20 | 2018-10-16 | Advanced Micro Devices, Inc. | Ring buffer including a preload buffer |
US10503649B2 (en) | 2016-11-28 | 2019-12-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit and address mapping method for cache memory |
US10475519B2 (en) | 2018-03-23 | 2019-11-12 | Micron Technology, Inc. | Methods for detecting and mitigating memory media degradation and memory devices employing the same |
CN108920386B (zh) * | 2018-07-20 | 2020-06-26 | 中兴通讯股份有限公司 | 面向非易失性内存的磨损均衡及访问方法、设备和存储介质 |
US11537307B2 (en) | 2018-08-23 | 2022-12-27 | Micron Technology, Inc. | Hybrid wear leveling for in-place data replacement media |
US10761739B2 (en) * | 2018-08-23 | 2020-09-01 | Micron Technology, Inc. | Multi-level wear leveling for non-volatile memory |
US10983829B2 (en) * | 2019-07-12 | 2021-04-20 | Micron Technology, Inc. | Dynamic size of static SLC cache |
US11194582B2 (en) | 2019-07-31 | 2021-12-07 | Micron Technology, Inc. | Cache systems for main and speculative threads of processors |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007179546A (ja) * | 2005-12-27 | 2007-07-12 | Samsung Electronics Co Ltd | 不揮発性メモリをキャッシュとして用いる保存装置及びその動作方法 |
JP2009104687A (ja) * | 2007-10-22 | 2009-05-14 | Fujitsu Ltd | 記憶装置及び制御回路 |
JP2009146539A (ja) * | 2007-12-17 | 2009-07-02 | Toshiba Corp | 情報記録装置および情報記録方法 |
WO2012163027A1 (zh) * | 2011-10-27 | 2012-12-06 | 华为技术有限公司 | 控制缓存映射的方法及缓存*** |
JP2014530422A (ja) * | 2011-10-27 | 2014-11-17 | ▲ホア▼▲ウェイ▼技術有限公司 | バッファマッピングを制御するための方法およびバッファシステム |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1294489A (en) * | 1970-05-12 | 1972-10-25 | Solartron Electronic Group | Linearizing circuit |
US3772595A (en) * | 1971-03-19 | 1973-11-13 | Teradyne Inc | Method and apparatus for testing a digital logic fet by monitoring currents the device develops in response to input signals |
US7035967B2 (en) | 2002-10-28 | 2006-04-25 | Sandisk Corporation | Maintaining an average erase count in a non-volatile storage system |
US7046174B1 (en) * | 2003-06-03 | 2006-05-16 | Altera Corporation | Byte alignment for serial data receiver |
US8112574B2 (en) | 2004-02-26 | 2012-02-07 | Super Talent Electronics, Inc. | Swappable sets of partial-mapping tables in a flash-memory system with a command queue for combining flash writes |
US7237067B2 (en) | 2004-04-22 | 2007-06-26 | Hewlett-Packard Development Company, L.P. | Managing a multi-way associative cache |
WO2008057557A2 (en) * | 2006-11-06 | 2008-05-15 | Rambus Inc. | Memory system supporting nonvolatile physical memory |
US7568068B2 (en) | 2006-11-13 | 2009-07-28 | Hitachi Global Storage Technologies Netherlands B. V. | Disk drive with cache having volatile and nonvolatile memory |
US9153337B2 (en) | 2006-12-11 | 2015-10-06 | Marvell World Trade Ltd. | Fatigue management system and method for hybrid nonvolatile solid state memory system |
JP4470186B2 (ja) * | 2006-12-12 | 2010-06-02 | エルピーダメモリ株式会社 | 半導体記憶装置 |
US20100115175A9 (en) | 2006-12-18 | 2010-05-06 | Zhiqing Zhuang | Method of managing a large array of non-volatile memories |
US8543742B2 (en) | 2007-02-22 | 2013-09-24 | Super Talent Electronics, Inc. | Flash-memory device with RAID-type controller |
FR2913785B1 (fr) * | 2007-03-13 | 2009-06-12 | St Microelectronics Sa | Gestion de memoire tampon circulaire |
KR100857761B1 (ko) | 2007-06-14 | 2008-09-10 | 삼성전자주식회사 | 웨어 레벨링을 수행하는 메모리 시스템 및 그것의 쓰기방법 |
US8751755B2 (en) * | 2007-12-27 | 2014-06-10 | Sandisk Enterprise Ip Llc | Mass storage controller volatile memory containing metadata related to flash memory storage |
US8095724B2 (en) * | 2008-02-05 | 2012-01-10 | Skymedi Corporation | Method of wear leveling for non-volatile memory and apparatus using via shifting windows |
US8275945B2 (en) | 2008-02-05 | 2012-09-25 | Spansion Llc | Mitigation of flash memory latency and bandwidth limitations via a write activity log and buffer |
US20100017650A1 (en) * | 2008-07-19 | 2010-01-21 | Nanostar Corporation, U.S.A | Non-volatile memory data storage system with reliability management |
US20100185816A1 (en) | 2009-01-21 | 2010-07-22 | Sauber William F | Multiple Cache Line Size |
US8255613B2 (en) * | 2009-04-30 | 2012-08-28 | International Business Machines Corporation | Wear-leveling and bad block management of limited lifetime memory devices |
JP2012013733A (ja) * | 2010-06-29 | 2012-01-19 | Renesas Electronics Corp | 表示装置の駆動回路 |
US8356153B2 (en) | 2010-11-19 | 2013-01-15 | International Business Machines Corporation | Adaptive wear leveling via monitoring the properties of memory reference stream |
CN102043723B (zh) * | 2011-01-06 | 2012-08-22 | 中国人民解放军国防科学技术大学 | 用于通用流处理器的可变访存模式的片上缓存结构 |
US20120311228A1 (en) | 2011-06-03 | 2012-12-06 | Advanced Micro Devices, Inc. | Method and apparatus for performing memory wear-leveling using passive variable resistive memory write counters |
US9665233B2 (en) | 2012-02-16 | 2017-05-30 | The University Utah Research Foundation | Visualization of software memory usage |
US9292451B2 (en) | 2013-02-19 | 2016-03-22 | Qualcomm Incorporated | Methods and apparatus for intra-set wear-leveling for memories with limited write endurance |
-
2013
- 2013-02-21 US US13/772,400 patent/US9348743B2/en not_active Expired - Fee Related
-
2014
- 2014-02-12 EP EP14709777.8A patent/EP2959390A1/en not_active Withdrawn
- 2014-02-12 KR KR1020157025301A patent/KR20150119921A/ko active IP Right Grant
- 2014-02-12 JP JP2015558874A patent/JP2016507847A/ja not_active Ceased
- 2014-02-12 CN CN201480009440.1A patent/CN105009093A/zh active Pending
- 2014-02-12 WO PCT/US2014/015994 patent/WO2014130317A1/en active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007179546A (ja) * | 2005-12-27 | 2007-07-12 | Samsung Electronics Co Ltd | 不揮発性メモリをキャッシュとして用いる保存装置及びその動作方法 |
JP2009104687A (ja) * | 2007-10-22 | 2009-05-14 | Fujitsu Ltd | 記憶装置及び制御回路 |
JP2009146539A (ja) * | 2007-12-17 | 2009-07-02 | Toshiba Corp | 情報記録装置および情報記録方法 |
WO2012163027A1 (zh) * | 2011-10-27 | 2012-12-06 | 华为技术有限公司 | 控制缓存映射的方法及缓存*** |
JP2014530422A (ja) * | 2011-10-27 | 2014-11-17 | ▲ホア▼▲ウェイ▼技術有限公司 | バッファマッピングを制御するための方法およびバッファシステム |
Non-Patent Citations (2)
Title |
---|
JPN5016002365; Moinuddin K. Qureshi: '"Enchancing Lifetime and Security of PCM-Based Main Memory with Start-Gap Wear leveling"' PROCEEDINGS OF THE 42ND ANNUAL IEEE/ACM INTERNATIONAL SYMPOSIUM ON MICROARCHITECTURE , 20090101, P14-23 * |
JPN5016002366; Amin Jadidi: '"High-Endurance and Performance-Efficient Design of Hybird Cache Architectures through Adaptive Line' 2011 INTERNATIONAL SYMPOSIUM ON LOW POWER ELECTRONICS AND DESIGN (ISLPED) , 20110801, P79-84, IEEE * |
Also Published As
Publication number | Publication date |
---|---|
WO2014130317A1 (en) | 2014-08-28 |
KR20150119921A (ko) | 2015-10-26 |
US20140237160A1 (en) | 2014-08-21 |
US9348743B2 (en) | 2016-05-24 |
EP2959390A1 (en) | 2015-12-30 |
CN105009093A (zh) | 2015-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9348743B2 (en) | Inter-set wear-leveling for caches with limited write endurance | |
JP6018696B2 (ja) | 半導体ストレージ | |
JP5792841B2 (ja) | メモリ内のデータを管理するための方法および装置 | |
CN110955384B (zh) | 数据储存装置以及非挥发式存储器控制方法 | |
CN102483714B (zh) | 恢复闪存存储器设备中的索引页的***及方法 | |
Lee et al. | FAST: An efficient flash translation layer for flash memory | |
US20140006848A1 (en) | Bad block management mechanism | |
US20190235767A1 (en) | Write suppression in non-volatile memory | |
Zilberberg et al. | Phase-change memory: An architectural perspective | |
US20140129758A1 (en) | Wear leveling in flash memory devices with trim commands | |
US8417879B2 (en) | Method for suppressing errors, and associated memory device and controller thereof | |
TWI600015B (zh) | 用於相變記憶體與開關(pcms)之元資料管理及支援技術 | |
Asadi et al. | A hybrid non-volatile cache design for solid-state drives using comprehensive I/O characterization | |
US20120317342A1 (en) | Wear leveling method for non-volatile memory | |
US11449386B2 (en) | Method and system for optimizing persistent memory on data retention, endurance, and performance for host memory | |
Hepisuthar | Comparative analysis study on SSD, HDD, and SSHD | |
TWI388986B (zh) | 快閃記憶體裝置的運作方法及快閃記憶體裝置 | |
Chen et al. | Beyond address mapping: A user-oriented multiregional space management design for 3-D NAND flash memory | |
Liu et al. | Ouroboros wear leveling for NVRAM using hierarchical block migration | |
US11663136B2 (en) | Storage capacity recovery source selection | |
Lee et al. | PCRAM-assisted ECC management for enhanced data reliability in flash storage systems | |
TWI763050B (zh) | 自適應損耗平衡方法及演算法與相關記憶體裝置及設備 | |
Grönberg | Emerging Non-Volatile Memory and Initial Experiences with PCM Main Memory | |
VVear-leveling | MS COMMITTEE | |
Yang et al. | A new FTL-based flash memory management scheme for flash-based storage systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A529 | Written submission of copy of amendment under article 34 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A529 Effective date: 20150813 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160706 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160706 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20160706 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20160726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160808 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161107 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161205 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20170424 |