JP2016220445A - 蓄電モジュールの電圧制御装置および電圧制御方法 - Google Patents

Abstract

【課題】蓄電モジュールが本来備える容量を、より有効に活用する。
【解決手段】直列に接続されたｎ個（２≦ｎ）の蓄電素子Ｂ（i）（iは１からｎの整数）を含む蓄電モジュールと、蓄電モジュールの電圧を使用下限電圧Ｖuse-ud以上、使用上限電圧Ｖuse-up以下に制御する第１制御部と、ｎ個の蓄電素子Ｂ（i）の電圧をそれぞれ個別に動作保障下限電圧Ｖm-ud以上、動作保障上限電圧Ｖm-up以下に制御する第２制御部と、均等化目標電圧Ｖｍ（ただし、Ｖm-ud≦Ｖｍ≦Ｖm-up）に基づいて、ｎ個の蓄電素子Ｂ（i）の設定電圧Ｖｓ（i）（ただし、Ｖｍ≠Ｖｓ（i））をそれぞれ個別に求める計算部と、Ｖｓ（i）に向けて、ｎ個の蓄電素子Ｂ（i）の少なくとも一部をそれぞれ個別に充電または放電する充放電制御部と、を具備し、計算部は、ｎ個の蓄電素子Ｂ（i）がＶｍで均等化されるようにＶｓ（i）を算出する、蓄電モジュールの電圧制御装置。
【選択図】図１

Description

本発明は、直列に接続されたｎ個（２≦ｎ）の蓄電素子Ｂ（i）（iは１からｎの整数）を含む蓄電モジュールの電圧制御装置および電圧制御方法に関する。

蓄電モジュールの多くは、直列に接続された複数の蓄電素子を含んでいる。複数の蓄電素子は、全く同じ特性を有するわけではなく、それぞれ独自の特性を有している。これは製造時の条件のバラツキ、劣化の進行度の相違など、不可避な原因に基づいている。そのため、例えば、直列に接続された複数の蓄電素子のうち最も容量の小さい蓄電素子は、過充電または過放電となりやすく、劣化が進行しやすい。その結果、蓄電素子間の特性のバラツキが益々大きくなってしまう。

そこで、特許文献１は、蓄電素子の現在電圧の均等化を行うことを提案している。

特開２０１３−２２６０３４号公報

通常、直列に接続された複数の蓄電素子を含む蓄電モジュールの電圧は、使用下限電圧Ｖuse-ud以上、使用上限電圧Ｖuse-up以下に制御されている。現在電圧を均等化したとしても、Ｖuse-udまたはＶuse-upの付近では、電圧にバラツキが発生する。このようなバラツキを考慮せずに、使用したい電圧範囲の上下限まで蓄電モジュールを充放電すると、容量の小さい蓄電素子の劣化が進行してしまう。

上記のような劣化を抑制する観点から、複数の蓄電素子の電圧を、それぞれ個別に、動作保障下限電圧Ｖm-ud以上、動作保障上限電圧Ｖm-up以下になるように制限することもできる。しかし、最初に上下限電圧に達した蓄電素子により、蓄電モジュールの全体の充放電範囲が制限を受ける。これにより、蓄電モジュールが本来備える容量を有効活用できなくなる。

また、現在電圧の均等化は、電圧の高い蓄電素子を選択的に放電することにより行われる。よって、均等化された電圧は、常に現在電圧より低く、均等化目標電圧の選択の幅は小さくなる。

上記に鑑み、本発明の一局面は、直列に接続されたｎ個（２≦ｎ）の蓄電素子Ｂ（i）（iは１からｎの整数）を含む蓄電モジュールと、前記蓄電モジュールの電圧を使用下限電圧Ｖuse-ud以上、使用上限電圧Ｖuse-up以下に制御する第１制御部と、前記ｎ個の蓄電素子Ｂ（i）の電圧をそれぞれ個別に動作保障下限電圧Ｖm-ud以上、動作保障上限電圧Ｖm-up以下に制御する第２制御部と、均等化目標電圧Ｖｍ（ただし、Ｖm-ud≦Ｖｍ≦Ｖm-up）に基づいて、前記ｎ個の蓄電素子Ｂ（i）の設定電圧Ｖｓ（i）（ただし、Ｖｍ≠Ｖ（i））をそれぞれ個別に求める計算部と、前記Ｖｓ（i）に向けて、前記ｎ個の蓄電素子Ｂ（i）の少なくとも一部をそれぞれ個別に充電または放電する充放電制御部と、を具備し、前記計算部は、前記ｎ個の蓄電素子Ｂ（i）が前記Ｖｍで均等化されるように前記Ｖｓ（i）を算出する、蓄電モジュールの電圧制御装置に関する。

本発明の別の局面は、（I）直列に接続されたｎ個（２≦ｎ）の蓄電素子Ｂ（i）（iは１からｎの整数）を含む蓄電モジュールの電圧を、使用下限電圧Ｖuse-ud以上、使用上限電圧Ｖuse-up以下に制御する工程と、（II）前記ｎ個の蓄電素子Ｂ（i）の電圧をそれぞれ個別に動作保障下限電圧Ｖm-ud以上、動作保障上限電圧Ｖm-up以下に制御する工程と、（III）均等化目標電圧Ｖｍ（ただし、Ｖm-ud≦Ｖｍ≦Ｖm-up）に基づいて、前記ｎ個の蓄電素子Ｂ（i）の設定電圧Ｖｓ（i）（ただし、Ｖｍ≠Ｖｓ（i））をそれぞれ個別に求める工程と、（IV）前記Ｖｓ（i）に向けて、前記ｎ個の蓄電素子Ｂ（i）の少なくとも一部をそれぞれ個別に充電または放電する工程と、を具備し、前記Ｖｓ（i）は、前記ｎ個の蓄電素子Ｂ（i）が前記Ｖｍで均等化されるように算出される、蓄電モジュールの電圧制御方法に関する。

本発明の上記局面によれば、蓄電モジュールの全体の電圧を使用下限電圧Ｖuse-ud以上、使用上限電圧Ｖuse-up以下に制御し、かつ、複数の蓄電素子の電圧をそれぞれ個別に動作保障下限電圧Ｖm-ud以上、動作保障上限電圧Ｖm-up以下になるように制限しつつ、蓄電モジュールが本来備える容量を、より有効に活用することができる。

本発明の一実施形態に係る電圧制御装置の一例の回路構成図である。 蓄電モジュールの電圧の使用下限電圧Ｖuse-udおよび使用上限電圧Ｖuse-upを示す概念図である。 ｎ個の蓄電素子Ｂ（i）の電圧の動作保障下限電圧Ｖm-udおよび動作保障上限電圧Ｖm-upを示す概念図である。 従来の制御によるｎ個の蓄電素子Ｂ（i）の電圧の均等化を示す概念図である。 従来の制御により均等化された蓄電モジュールの全体の電圧の使用範囲を示す概念図である。 本発明の一実施形態に係る制御によるｎ個の蓄電素子Ｂ（i）の電圧の均等化を示す概念図である。 本発明の一実施形態に係る制御により均等化された蓄電モジュールの全体の電圧の使用範囲を示す概念図である。 本発明の一実施形態に係る電圧制御方法の一例のフロー図である。 蓄電素子の充電状態（ＳＯＣ）と静電容量Ｃとの関係の一例を示すイメージ図である。 温度とＳＯＣから蓄電素子の静電容量を決定する換算テーブルの一例を示すイメージ図である。

［発明の実施形態の説明］
最初に発明の実施形態の内容を列記して説明する。
本実施形態に係る蓄電モジュールの電圧制御装置は、直列に接続されたｎ個（２≦ｎ）の蓄電素子Ｂ（i）（iは１からｎの整数）を含む蓄電モジュールと、蓄電モジュールの電圧を使用下限電圧Ｖuse-ud以上、使用上限電圧Ｖuse-up以下に制御する第１制御部と、ｎ個の蓄電素子の電圧をそれぞれ個別に動作保障下限電圧Ｖm-ud以上、動作保障上限電圧Ｖm-up以下に制御する第２制御部と、均等化目標電圧Ｖｍ（ただし、Ｖm-ud≦Ｖｍ≦Ｖm-up）に基づいて、ｎ個の蓄電素子の設定電圧Ｖｓ（i）（ただし、Ｖｍ≠Ｖｓ（i））をそれぞれ個別に求める計算部と、Ｖｓ（i）に向けて、ｎ個の蓄電素子の少なくとも一部をそれぞれ個別に充電または放電する充放電制御部とを具備する。

計算部は、ｎ個の蓄電素子がＶｍで均等化されるように、Ｖｓ（i）を算出する。ここで、ｎ個の蓄電素子がＶｍで均等化されるとは、例えばｎ個の蓄電素子の電圧が、同時に、Ｖｍ（またはＶｍ近傍の電圧）になることを意味する。

Ｖｍは、例えばＶm-ud（またはＶm-udの近傍の電圧）またはＶm-up（またはＶm-upの近傍の電圧）に設定される。これにより、ｎ個の蓄電素子の電圧は、大きくばらつくことなく、Ｖm-udまたはＶm-upで均等化される。よって、高電圧領域または低電圧領域で、第２制御部による制限を受けにくくなり、蓄電モジュールのＶuse-ud以上、Ｖuse-up以下の電圧範囲を、より有効に活用できるようになる。

ただし、例えばＶｍをＶm-upに設定すると、低電圧領域では電圧のバラツキが大きくなる可能性がある。逆に、ＶｍをＶm-udに設定すると、高電圧領域で電圧のバラツキが大きくなる可能性がある。よって、Ｖｍは、蓄電モジュールの用途や制御の目的に適するように選択される。例えば、過放電を防止する要請が大きい場合には、ＶｍをＶm-ud（またはＶm-udの近傍の電圧）に設定すればよい。

なお、Ｖx（＝Ｖｍ、Ｖm-upまたはＶm-ud）の近傍の電圧とは、例えばＶx±Ｖx／１００の電圧範囲（すなわち０．９９Ｖx〜１．０１Ｖx）である。すなわち、均等化目標電圧Ｖｍを、例えば２Ｖに設定する場合、±２０ｍＶ程度の均等化電圧のバラツキは許容される。

計算部は、例えば、ｎ個の蓄電素子Ｂ（i）の現在電圧Ｖｒ（i）における蓄電量の差ΔＱｒが、Ｖｍにおける蓄電量の差ΔＱｍに近づくように、Ｖｓ（i）を計算すればよい。すなわち、均等化により、Ｖｓ（i）におけるｎ個の蓄電素子Ｂ（i）の蓄電量の差は、ΔＱｍに近づく（もしくはΔＱｍに等しくなる）。ΔＱｒおよびΔＱｍは、例えば、ｎ個の蓄電素子のうち、基準となる１つの蓄電素子Ｂ（base）と他の蓄電素子との各電圧における蓄電量の差であり、それぞれ（ｎ−１）個のΔＱｒおよびΔＱｍが算出される。

ｎ個の蓄電素子Ｂ（i）のＶｍにおける蓄電量の差ΔＱｍと、Ｖｓ（i）における蓄電量の差とは大きく相違しない。すなわち、その後の充放電は、Ｖｓ（i）における蓄電量の差をほぼ維持した状態で行われる。直列に接続されているｎ個の蓄電素子Ｂ（i）にはそれぞれ同じ電流が流れるため、充放電時の蓄電量の増減も同じになる。よって、蓄電量の差に基づく均等化処理の信頼性は高い。

上記電圧制御装置は、ｎ個の蓄電素子が、それぞれキャパシタである場合に特に有効である。ｎ個の蓄電素子が、それぞれキャパシタである場合、計算部は、ｎ個の蓄電素子の電圧（またはＳＯＣ）と静電容量との相関関係を利用して、ΔＱｒおよびΔＱｍを算出することができる。キャパシタは、その電圧（またはＳＯＣ）から静電容量を比較的正確に導くことができる。

なお、蓄電素子のＶｍにおける実際の蓄電量は、蓄電素子の電圧（またはＳＯＣ）と静電容量との相関関係を利用して求められるＶｍにおける蓄電量Ｑｍに対して、例えば±２％程度のバラツキが許容される。

次に、本実施形態に係る蓄電モジュールの電圧制御方法は、（I）直列に接続されたｎ個（２≦ｎ）の蓄電素子Ｂ（i）（iは１からｎの整数）を含む蓄電モジュールの電圧を、使用下限電圧Ｖuse-ud以上、使用上限電圧Ｖuse-up以下に制御する工程と、（II）ｎ個の蓄電素子Ｂ（i）の電圧をそれぞれ個別に動作保障下限電圧Ｖm-ud以上、動作保障上限電圧Ｖm-up以下に制御する工程と、（III）均等化目標電圧Ｖｍ（ただし、Ｖm-ud≦Ｖｍ≦Ｖm-up）に基づいて、ｎ個の蓄電素子Ｂ（i）の設定電圧Ｖｓ（i）（ただし、Ｖｍ≠Ｖｓ（i））をそれぞれ個別に求める工程と、（IV）Ｖｓ（i）に向けて、ｎ個の蓄電素子Ｂ（i）の少なくとも一部をそれぞれ個別に充電または放電する工程とを具備する。ここでも、Ｖｓ（i）は、ｎ個の蓄電素子Ｂ（i）がＶｍで均等化されるように算出される。上記方法によれば、蓄電モジュールが本来備える容量を、より有効に活用することができる。なお、工程（III）では、Ｖｓ（i）を算出する際に適切なＶｍを設定してもよく、予め設定されたＶｍを使用してもよい。

工程（III）は、例えば、ｎ個の蓄電素子Ｂ（i）のＶｍにおける蓄電量の差ΔＱｍを計算する工程と、ｎ個の蓄電素子Ｂ（i）の現在電圧Ｖｒ（i）をそれぞれ測定し、ｎ個の蓄電素子Ｂ（i）のＶｒ（i）における蓄電量の差ΔＱｒを計算する工程と、ΔＱｒが、ΔＱｍに近づくように、Ｖｓ（i）を算出する工程とを具備する。

ｎ個の蓄電素子Ｂ（i）が、それぞれキャパシタである場合、工程（III）は、ｎ個の蓄電素子Ｂ（i）の電圧またはＳＯＣと静電容量との関係を利用して、ΔＱｒおよびΔＱｍを算出する工程を含むことが好ましい。

ｎ個の蓄電素子Ｂ（i）の劣化状態に応じて、適時に、電圧またはＳＯＣと静電容量との関係をリセットしてもよく、更に、適時に、Ｖｍをリセットしてもよい。これにより、蓄電量の差に基づく均等化処理の信頼性を、更に高めることができる。

［発明の実施形態の詳細］
本発明の実施形態を、適宜図面を参照しつつ以下に説明する。なお、本発明はこれらの例示に限定されるものではなく、添付の特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。

図１に、本実施形態に係る電圧制御装置の一例の回路構成図を示す。
電圧制御装置１００は、直列に接続されたｎ個（２≦ｎ）の蓄電素子Ｂ（i）（iは１からｎの整数）を含む蓄電モジュール１０１を具備する。蓄電素子Ｂ（１）〜Ｂ（ｎ）には、それぞれ均等化処理のための抵抗Ｒ（１）〜Ｒ（ｎ）とスイッチＳ（１）〜Ｓ（ｎ）とが並列に接続されている。

蓄電モジュール１０１は、モジュール制御部１０２と連絡し合っている。モジュール制御部１０２は、蓄電モジュールの電圧を使用下限電圧Ｖuse-ud以上、使用上限電圧Ｖuse-up以下に制御する第１制御部１１と、蓄電素子Ｂ（１）〜Ｂ（ｎ）の電圧をそれぞれ個別に動作保障下限電圧Ｖm-ud以上、動作保障上限電圧Ｖm-up以下に制御する第２制御部１２と、スイッチＳ（１）〜Ｓ（ｎ）をそれぞれ個別に操作するスイッチ制御部１３とを具備する。第１制御部１１は、蓄電モジュールの電圧を検出する第１電圧センサ（図示せず）を具備する。第２制御部１２は、蓄電素子Ｂ（１）〜Ｂ（ｎ）の電圧をそれぞれ個別に検出する第２電圧センサを具備する。スイッチ制御部（ＳＷ制御部）１３は、スイッチＳ（１）〜Ｓ（ｎ）をそれぞれ個別に操作することで、蓄電素子Ｂ（１）〜Ｂ（ｎ）をそれぞれ個別に任意の時間だけ充電または放電できるように構成されている。

なお、抵抗およびスイッチの数および接続方法は、図１の例に限られない。蓄電素子Ｂ（１）〜Ｂ（ｎ）を、それぞれ個別に充電または放電できる構成であればよい。蓄電素子Ｂ（１）〜Ｂ（ｎ）は、キャパシタ、二次電池などのデバイスである。キャパシタは、電気二重層キャパシタ、リチウムイオンキャパシタなどであり得る。二次電池は、ナトリウムイオン二次電池、リチウムイオン二次電池、ニッケル水素蓄電池などであり得る。スイッチＳ（１）〜Ｓ（ｎ）の種類は、特に限定されず、トランジスタ、ＦＥＴ、ダイオード、リレースイッチなどで構成することができる。

モジュール制御部１０２は、演算処理装置１０３と連絡し合っており、演算処理装置１０３は蓄電モジュール１０１と連絡し合っている。演算処理装置１０３は、中央演算処理装置（ＣＰＵ）と、メモリユニット１６とを具備する。メモリユニット１６は、ランダムアクセスメモリ（ＲＡＭ）、演算処理プログラムが記憶されたリードオンリーメモリ（ＲＯＭ）などで構成することができる。演算処理装置１０３は、Ｖｍに基づいて、ｎ個の蓄電素子Ｂ（i）のＶｓ（i）をそれぞれ個別に求める計算部１４と、ｎ個の蓄電素子Ｂ（i）の少なくとも一部を、それらの電圧が現在電圧Ｖｒ（i）からＶｓ（i）になるまでそれぞれ個別に充電または放電するとともに、蓄電モジュール１０１の充電および放電を制御する充放電制御部（もしくは均等化処理部）１５とを具備する。

モジュール制御部１０２と演算処理装置１０３との連絡は、双方向の通信が可能な通信手段１０４により行われる。通信手段１０４は、例えば、演算処理装置１０３からモジュール制御部１０２への制御命令の送信や、モジュール制御部１０２から演算処理装置１０３への電圧の検出値の送信を担う。

図２に蓄電モジュール１０１の電圧の使用下限電圧Ｖuse-udおよび使用上限電圧Ｖuse-upを概念図で示す。図３にｎ個の蓄電素子の電圧の動作保障下限電圧Ｖm-udおよび動作保障上限電圧Ｖm-upを概念図で示す。各概念図から理解されるように、蓄電モジュール１０１の電圧Ｖuse（Module_Ｖ）は、ｎ個の蓄電素子の電圧の積算値に相当する。

ｎ個の蓄電素子は、いずれも同じ動作保障下限電圧Ｖm-udおよび動作保障上限電圧Ｖm-upにより規制されている。しかし、実際には、ｎ個の蓄電素子の性能は同じではない。そのため、従来のように、ｎ個の蓄電素子の現在電圧を均等化すると、図４に示されるように、電圧の使用範囲の上下限でばらつきが生じる。例えば、いずれか１つの蓄電素子（蓄電素子Ｂmax）が動作保障上限電圧Ｖm-upに達した時点で、ｎ個の全ての蓄電素子が同時に動作保障上限電圧Ｖm-upに達したものと見なされ、蓄電モジュール１０１の充電はストップされる。このとき、図５に示されるように、蓄電モジュール１０１の電圧Ｖuseは、蓄電素子Ｂmaxより低電圧な蓄電素子の影響により、Ｖuse-upより相当に低くなり得る。これにより、Ｖuse-ud以上かつＶuse-up以下の電圧範囲が十分に活用されず、蓄電モジュール１０１はその性能を十分に発揮することができなくなる。

一方、図６では、ｎ個の蓄電素子が全てＶm-upに至った時点で均等化が行われている。この場合、ｎ個の蓄電素子の電圧をそれぞれ独立にＶｓ（i）に設定した後、Ｖｍまで充電することで、Ｖｍで均等化が行われる。ただし、Ｖｓ（i）は、ｎ個の蓄電素子がＶｍで均等化されるように、計算部１４が算出する。これにより、図７に示されるように、蓄電モジュール１０１の電圧ＶuseをＶuse-upまで上昇させることが可能となる。

次に、本実施形態に係る電圧制御方法について、図８を参照しながら説明する。以下では、蓄電素子としてキャパシタを用いる場合について説明する。なお、図８のフローは一例に過ぎず、各工程の順序、工程数などは、図８および以下の説明に限定されるものではない。

電圧制御方法のスタート時点は、特に限定されないが、例えば、電圧制御装置が起動されたときにスタートすればよい。電圧制御装置が起動されると、第２制御部１２の第２電圧センサにより、各蓄電素子の現在電圧Ｖｒ（i）が測定される（Ｓ１０）。測定されたＶｒ（i）は、モジュール制御部１０２から通信手段１０４を通って演算処理装置１０３に送信される。

一方、計算部１４では、Ｖｍの設定が行われる（Ｓ２０）。Ｖｍは、蓄電モジュール１０１の用途、使用方法などにより、適時に適切な値に設定する。なお、Ｖｍの設定は任意で行えばよく、予め定められたＶｍを演算処理装置１０３のメモリユニット１６から読み出すだけでもよい。

次に、ｎ個の蓄電素子から、基準となる１つの蓄電素子Ｂ（base）が選定される（Ｓ１１）。蓄電素子Ｂ（base）の選定基準は、特に限定されないが、例えばＶｍを動作保障上限電圧Ｖm-upに設定する場合には、現在電圧が最も低い蓄電素子を選定することが望ましい。この場合、通常は、蓄電素子Ｂ（base）以外の蓄電素子を放電させる操作で均等化処理を行うことができる。なお、蓄電素子Ｂ（base）の選定は、予め蓄電素子Ｂ（base）が定められていない場合、もしくは予め蓄電素子Ｂ（base）が定められているが、変更が必要となった場合にだけ行えばよい。

次に、Ｖｒ（i）から蓄電量Ｑｒ（i）が算出される（Ｓ１２）。キャパシタの場合、Ｖｒ（i）から現在のＳＯＣと静電容量Ｃｒ（i）が導かれるため、Ｑｒ（i）＝Ｃｒ（i）×Ｖｒ（i）により現在の蓄電量が算出される。電圧と静電容量との関係は予め測定し、演算処理装置１０３のメモリユニット１６に格納しておけばよい。

図９に、Ｃｒ（i）とＳＯＣとの関係の一例を示す。Ｖｒ（i）とＳＯＣは概ね比例関係にある。ただし、電圧と静電容量との関係は温度にも依存するため、蓄電モジュール１０１の使用環境温度範囲が広い場合には、図１０に示すような、ＳＯＣと温度と静電容量との関係を示す換算テーブルを演算処理装置１０３のメモリユニット１６に格納しておき、これを用いてＶｒ（i）から蓄電量Ｑｒ（i）を算出することが望ましい。この場合、電圧制御装置１００に、演算処理装置１０３と連絡し合うように、蓄電モジュール１０１の温度を測定する温度センサを設ければよい。

次に、ｎ個の蓄電量Ｑｒ（i）の算出値から、蓄電素子Ｂ（base）以外の（ｎ−１）個の蓄電素子と、蓄電素子Ｂ（base）との蓄電量の差ΔＱｒ（i）を求める（Ｓ１３）。

一方、上記と同様に、ｎ個の蓄電素子Ｂ（i）のＶｍにおける蓄電量Ｑｍ（i）を算出する（Ｓ２１）。Ｖｍのときの蓄電素子のＳＯＣと静電容量Ｃｍ（i）は、上記換算テーブルから求めることができる。Ｑｍ（i）＝Ｃｍ（i）×Ｖｍにより、Ｖｍにおける蓄電量Ｑｍ（i）が算出される。そして、上記と同様に、ｎ個の蓄電量Ｑｍ（i）の算出値から、蓄電素子Ｂ（base）以外の（ｎ−１）個の蓄電素子と、蓄電素子Ｂ（base）との蓄電量の差ΔＱｍ（i）を求める（Ｓ２２）。なお、予めＶｍと蓄電素子Ｂ（base）が定められている場合には、ΔＱｍ（i）についても予め算出し、演算処理装置１０３のメモリユニット１６に格納しておくことができる。

次に、ΔＱｒ（i）が、ΔＱｍ（i）に近づくように、Ｖｓ（i）を計算する（Ｓ３０）。Ｖｓ（i）は、蓄電素子Ｂ（base）以外の蓄電素子について、（ｎ−１）個が算出される。蓄電素子Ｂ（base）のＶｓ（i）は、現在電圧Ｖｒ（i）のままでよい。ただし、回路全体の消費電流を加味すると、時間経過とともにＶｒ（i）は低くなる。これに伴ってＶｓ（i）も低く設定してもよい。

例えば、蓄電素子Ｂ（j）と蓄電素子Ｂ（base）との蓄電量の差ΔＱｒ（j）が、ΔＱｍ（j）より大きい場合、蓄電素子Ｂ（base）を放電させず、蓄電素子Ｂ（j）だけを一定時間放電させることで、ΔＱｒ（j）はΔＱｍ（j）に近づく。このとき、ΔＱｒ（j）−ΔＱｍ（j）＝Δｑ（j）で表される電荷量、Δｑ（j）＝Ｃｒ（j）×ΔＶの関係式およびＶｓ（j）＝Ｖｒ（j）−ΔＶの関係式から、Ｖｓ（j）を求めることができる。

ただし、回路全体の消費電流を加味して、時間経過とともにＶｓ（j）を更新してもよく、事前に均等化に要する時間を推定し、その時間経過後のＶｓ（j）を算出してもよい。そのときは、回路全体の消費電流が各蓄電素子を流れるという前提で、各蓄電素子の電圧降下を算出し、Ｖｓ（j）に反映させればよい。

回路全体の消費電流（以下、Ｉｋ）には、均等化のため消費電流（以下、Ｉ）、モジュール制御部１０２の動作および演算処理装置１０３の動作に必要な消費電流などが含まれる。時間経過とともにＶｓ（j）を更新する場合には、均等化のための個別放電の開始後、一定時間Δｔ毎に、Ｉｋから電荷量Δｑｋ＝Ｉｋ×Δｔを求め、Δｑｋ＝Ｃｒ（j）×ΔＶｋの関係式と、Ｖｓ´（j）＝Ｖｓ（j）−ΔＶｋの関係式とを用いて、更新されたＶｓ´（j）を求めることができる。

均等化のため消費電流Ｉは、個別放電手段の消費電流であり、図１の場合、スイッチ制御部１３によりスイッチＳ（j）だけをオン、他のスイッチをオフにしたときに構成される、蓄電素子Ｂ（j）、抵抗Ｒ（j）およびスイッチＳ（j）を含む回路（均等化放電回路）を流れる電流である。個別放電の開始前に均等化に要する時間を推定する場合、均等化放電回路の抵抗とＶｒ（j）からＩを算出し、Δｑ（j）＝Ｉ×Ｔ（時間）の関係式から電流Ｉを流す時間Ｔを算出すればよい。次に、Ｉｋが時間Ｔで使用する電荷量Δｑｋ＝Ｉｋ×Ｔを求め、Δｑｋ＝Ｃｒ（j）×ΔＶｋの関係式と、Ｖｓ"（j）＝Ｖｓ（j）−ΔＶｋの関係式とを用いて、回路全体の消費電流を考慮したＶｓ"（j）を推定することができる。

次に、蓄電素子Ｂ（base）以外の蓄電素子の均等化のための充放電が行われる（Ｓ３１）。均等化のための充放電とは、（ｎ−１）個の蓄電素子Ｂ（i）を、それぞれに設定されたＶｓ（i）まで充電または放電する処理である。

均等化充放電が行われると、その後、蓄電モジュール１０１の通常の充放電が行われたときに（Ｓ３２）、ｎ個の蓄電素子はほぼ同じタイミングでＶｍになり、Ｖｍで電圧が均等化される。

通常充放電では、所定時間ごとに、ｎ個の蓄電素子Ｂ（i）の電圧Ｖｒ（i）が測定され、Ｖm-upと対比される（Ｓ３３）。Ｖｒ（i）＜Ｖm-upであれば（Ｙ）、充電が継続され、次に、Ｖｒ（i）とＶm-udとが対比される（Ｓ３４）。Ｖｒ（i）＞Ｖm-udであれば（Ｙ）、放電が継続される。一方、Ｓ３３でＶｒ（i）≧Ｖm-upであれば（Ｎ）、充電中の場合には充電がストップされる。Ｓ３４でＶｒ（i）≦Ｖm-udであれば（Ｎ）、放電中の場合には放電がストップされる。全ての蓄電素子Ｂ（１）〜Ｂ（ｎ）について同様の対比が行われる。よって、いずれか１つでもＶｒ（i）≧Ｖm-upまたはＶｒ（i）≦Ｖm-udであれば、充電中の場合には充電が、放電中の場合には放電がストップされる。このような制御は、第２制御部１２により行われる。

一方、第１制御部１１は、所定時間ごとに、蓄電モジュール１０１の電圧Ｖuseを測定し、Ｖuse-upと対比する（Ｓ３５）。Ｖuse＜Ｖuse-upであれば（Ｙ）、充電が継続され、次に、ＶuseとＶuse-udとが対比される（Ｓ３６）。Ｖuse＞Ｖuse-udであれば（Ｙ）、放電が継続される。Ｖuse≧Ｖuse-upまたはＶuse≦Ｖuse-udであれば、充電中の場合には充電が、放電中の場合には放電がストップされる。

蓄電モジュールの使用を継続すると、徐々に蓄電素子の劣化が進行する。劣化の進行度合いは蓄電素子により相違する。よって、所定期間の蓄電モジュールの使用後、蓄電素子の電圧またはＳＯＣと静電容量との相関関係（例えば上記換算テーブル）を補正して設定し直すリセットを行うことが望ましい。補正の方法は、特に制限されないが、キャパシタの場合、静電容量は、微小時間だけ電流を流したときのキャパシタの電圧変化（ΔＶ／Ｉ）から推測することができる。よって、適時に、相関関係を補正し、更新することができる。

蓄電素子の劣化が進行すると、その動作保障電圧範囲も変化する。よって、所定期間の蓄電モジュールの使用後には、蓄電モジュールのＶuse-udおよびＶuse-up、蓄電素子のＶm-udおよびＶm-up、並びにＶｍについても、補正して設定し直すリセットを行うことが望ましい。

本発明の実施形態によれば、蓄電モジュールが本来備える容量を、より有効に活用することができる。

１００：電圧制御装置、１０１：蓄電モジュール、１０２：モジュール制御部、１０３：演算処理装置、１０４：通信手段、１１：第１制御部、１２：第２制御部、１３：ＳＷ制御部、１４：計算部、１５：充放電制御部、１６：メモリ

Claims (10)

1. 直列に接続されたｎ個（２≦ｎ）の蓄電素子Ｂ（i）（iは１からｎの整数）を含む蓄電モジュールと、
   前記蓄電モジュールの電圧を使用下限電圧Ｖuse-ud以上、使用上限電圧Ｖuse-up以下に制御する第１制御部と、
   前記ｎ個の蓄電素子Ｂ（i）の電圧をそれぞれ個別に動作保障下限電圧Ｖm-ud以上、動作保障上限電圧Ｖm-up以下に制御する第２制御部と、
   均等化目標電圧Ｖｍ（ただし、Ｖm-ud≦Ｖｍ≦Ｖm-up）に基づいて、前記ｎ個の蓄電素子Ｂ（i）の設定電圧Ｖｓ（i）（ただし、Ｖｍ≠Ｖｓ（i））をそれぞれ個別に求める計算部と、
   前記Ｖｓ（i）に向けて、前記ｎ個の蓄電素子Ｂ（i）の少なくとも一部をそれぞれ個別に充電または放電する充放電制御部と、を具備し、
   前記計算部は、前記ｎ個の蓄電素子Ｂ（i）が前記Ｖｍで均等化されるように前記Ｖｓ（i）を算出する、蓄電モジュールの電圧制御装置。
2. 前記計算部は、
   前記ｎ個の蓄電素子Ｂ（i）の現在電圧Ｖｒ（i）における蓄電量の差ΔＱｒが、前記均等化目標電圧Ｖｍにおける蓄電量の差ΔＱｍに近づくように、前記Ｖｓ（i）を算出する、請求項１に記載の蓄電モジュールの電圧制御装置。
3. 前記ｎ個の蓄電素子Ｂ（i）が、それぞれキャパシタである、請求項２に記載の蓄電モジュールの電圧制御装置。
4. 前記計算部は、
   前記ｎ個の蓄電素子Ｂ（i）の電圧または充電状態と、静電容量と、の相関関係を利用して、前記ΔＱｒおよび前記ΔＱｍを算出する、請求項３に記載の蓄電モジュールの電圧制御装置。
5. （I）直列に接続されたｎ個（２≦ｎ）の蓄電素子Ｂ（i）（iは１からｎの整数）を含む蓄電モジュールの電圧を、使用下限電圧Ｖuse-ud以上、使用上限電圧Ｖuse-up以下に制御する工程と、
   （II）前記ｎ個の蓄電素子Ｂ（i）の電圧をそれぞれ個別に動作保障下限電圧Ｖm-ud以上、動作保障上限電圧Ｖm-up以下に制御する工程と、
   （III）均等化目標電圧Ｖｍ（ただし、Ｖm-ud≦Ｖｍ≦Ｖm-up）に基づいて、前記ｎ個の蓄電素子Ｂ（i）の設定電圧Ｖｓ（i）（ただし、Ｖｍ≠Ｖｓ（i））をそれぞれ個別に求める工程と、
   （IV）前記Ｖｓ（i）に向けて、前記ｎ個の蓄電素子Ｂ（i）の少なくとも一部をそれぞれ個別に充電または放電する工程と、を具備し、
   前記Ｖｓ（i）は、前記ｎ個の蓄電素子Ｂ（i）が前記Ｖｍで均等化されるように算出される、蓄電モジュールの電圧制御方法。
6. 前記工程（III）は、
   前記ｎ個の蓄電素子Ｂ（i）の前記Ｖｍにおける蓄電量の差ΔＱｍを計算する工程と、
   前記ｎ個の蓄電素子Ｂ（i）の現在電圧Ｖｒ（i）をそれぞれ測定し、前記ｎ個の蓄電素子Ｂ（i）の前記Ｖｒ（i）における蓄電量の差ΔＱｒを計算する工程と、
   前記ΔＱｒが、前記ΔＱｍに近づくように、前記Ｖｓ（i）を算出する工程と、を具備する、請求項５に記載の蓄電モジュールの電圧制御方法。
7. 前記ｎ個の蓄電素子Ｂ（i）が、それぞれキャパシタである、請求項５または６に記載の蓄電モジュールの電圧制御方法。
8. 前記工程（III）は、
   前記ｎ個の蓄電素子Ｂ（i）の電圧または充電状態と、静電容量と、の相関関係を利用して、前記ΔＱｒおよび前記ΔＱｍを算出する工程を含む、請求項７に記載の蓄電モジュールの電圧制御方法。
9. 前記ｎ個の蓄電素子Ｂ（i）の劣化状態に応じて、前記相関関係をリセットする工程、を更に有する、請求項８に記載の蓄電モジュールの電圧制御方法。
10. 前記ｎ個の蓄電素子Ｂ（i）の劣化状態に応じて、前記Ｖｍをリセットする工程、を更に有する、請求項９に記載の蓄電モジュールの電圧制御方法。
    
    

Images