JP2016219993A - 撮像装置の駆動方法 - Google Patents
撮像装置の駆動方法 Download PDFInfo
- Publication number
- JP2016219993A JP2016219993A JP2015102132A JP2015102132A JP2016219993A JP 2016219993 A JP2016219993 A JP 2016219993A JP 2015102132 A JP2015102132 A JP 2015102132A JP 2015102132 A JP2015102132 A JP 2015102132A JP 2016219993 A JP2016219993 A JP 2016219993A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- subpixel
- charge accumulation
- accumulation period
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000009825 accumulation Methods 0.000 claims abstract description 72
- 238000012545 processing Methods 0.000 claims abstract description 62
- 238000006243 chemical reaction Methods 0.000 claims description 50
- 230000003321 amplification Effects 0.000 claims description 30
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 30
- 230000008569 process Effects 0.000 claims description 10
- 238000001514 detection method Methods 0.000 abstract description 19
- 239000003990 capacitor Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 230000015654 memory Effects 0.000 description 9
- 210000001747 pupil Anatomy 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005096 rolling process Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 238000012937 correction Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/745—Circuitry for generating timing or clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
- H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/7795—Circuitry for generating timing or clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
- H04N23/67—Focus control based on electronic image sensor signals
- H04N23/672—Focus control based on electronic image sensor signals based on the phase difference signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Focusing (AREA)
- Automatic Focus Adjustment (AREA)
Abstract
【課題】 焦点検出処理と画像形成処理とに使用する画素行と画像形成処理のみに使用する画素行で使い分ける構成において消費電力を低減することが可能な撮像装置を提供する。【解決手段】 撮像装置の駆動方法であって、第1副画素は、第1電荷蓄積期間に生じた信号を蓄積し、第2副画素は、第1電荷蓄積期間と一部の期間が重複した第2電荷蓄積期間に生じた信号を蓄積し、複数の列回路は、第1副画素の第1電荷蓄積期間に生じた信号の処理を行なった後に、第1副画素の信号処理を行なった画素の第2副画素の第2電荷蓄積期間に生じた信号の処理を行ない、第1電荷蓄積期間に生じた信号の処理終了から、第2電荷蓄積期間の終了までの期間の少なくとも一部の期間で、非動作状態とされるように、制御される。【選択図】 図9
Description
本発明は、画素毎に複数の光電変換部を有する撮像装置を用いた撮像装置の駆動方法に関するものである。
近年、CMOSセンサなどの撮像装置においては多機能化が進み、例えば焦点検出のような撮像装置の制御も撮像装置で得た被写体情報に基づいて行われるようになっている。
特許文献1には、画素アレイから得た信号を用いて瞳分割方式の焦点検出が可能な技術が開示されている。特許文献1に記載された撮像装置では、画素アレイの画素毎に1つのマイクロレンズと二つの光電変換部を備える。各光電変換部は異なる瞳領域を通過した光を受光する。これら光電変換部の信号を用いて、焦点検出と撮像とを行なう。
また特許文献1には、焦点検出処理と画像形成処理とに使用する画素行と画像形成処理のみに使用する画素行で使い分ける構成が開示されている。
しかしながら特許文献1の構成によれば、消費電力低減という観点で改善の余地があった。
本発明は上記課題に鑑み、焦点検出処理と画像形成処理とに使用する画素行と画像形成処理のみに使用する画素行で使い分ける構成において消費電力を低減することが可能な撮像装置を提供することを目的とする。
本発明の撮像装置の駆動方法は、各々が、第1副画素及び第2副画素を有する画素を複数有する、複数の画素列と、各々が、前記複数の画素列の各々から出力された信号を処理する、複数の列回路と、を有する撮像装置の駆動方法であって、第1副画素は、第1電荷蓄積期間に生じた信号を蓄積し、第2副画素は、第1電荷蓄積期間と一部の期間が重複した第2電荷蓄積期間に生じた信号を蓄積し、複数の列回路は、第1副画素の第1電荷蓄積期間に生じた信号の処理を行なった後に、第1副画素の信号処理を行なった画素の第2副画素の第2電荷蓄積期間に生じた信号の処理を行ない、第1電荷蓄積期間に生じた信号の処理終了から、第2電荷蓄積期間の終了までの期間の少なくとも一部の期間で、非動作状態とされるように、制御される。
本発明によれば、各画素が複数の光電変換部を有する構成であっても、信号読み出し速度を低下させることなく消費電力の上昇を抑えることができる。
本発明の一実施形態を、図1〜8を用いて詳細に説明する。そして図9以下で、実施形態を用いた各実施例の説明を行なう。
図1は、本実施形態に係る撮像装置100の全体構成を例示した図である。図1において、結像光学系の先端に配置された第1のレンズ群101は、光軸方向に進退可能に保持される。絞り102は、その開口径を調節することで撮影時の光量調節を行う。第2のレンズ群103は、第1のレンズ群101の進退動作と連動して変倍作用(ズーム機能)を為す。第3のレンズ群104は、光軸方向の進退移動により焦点調節を行う。
光学的ローパスフィルタ105は、撮影画像の偽色やモアレを軽減するための光学素子である。撮像装置106は、前述のレンズ群により結像された被写体像を光電変換(撮像)して撮像信号(画素信号)を生成する。ここでは、撮像装置106にはベイヤー配列のCMOSイメージセンサが使用されるものとする。
撮像信号処理回路107は撮像装置106から出力される画像信号に各種の補正を行ったり、データを圧縮したりする。また、画像データから焦点ずれ量を算出するAF(オートフォーカス)演算も行う。
記録媒体108は画像データを記録する。表示部109は撮影した画像や各種メニュー画面などを表示する。表示部109には、例えば液晶ディスプレイ(LCD)などが使用される。
RAM110は画像データなどを一時記憶する。RAM110は、撮像信号処理回路107と接続されている。ROM116は各種補正データ等を記憶する。
タイミング発生回路111は、撮像装置106に駆動信号を供給する。絞り駆動回路112は、絞りアクチュエータ119を駆動制御することにより絞り102を駆動する。フォーカス駆動回路113は、フォーカスアクチュエータ115を駆動制御することにより第3のレンズ群104を光軸方向に進退移動させることにより焦点調節を行う。
メカニカルシャッター117は、静止画撮影時において撮像装置106への露光量を制御する。メカニカルシャッター117は、ライブビュー動作時や動画撮影時においては開状態を保持し、撮像装置106を露光し続ける状態にある。そしてシャッター駆動回路118は、メカニカルシャッター117を制御する。
CPU114は、撮像信号処理回路107、タイミング発生回路111、絞り駆動回路112、フォーカス駆動回路113、シャッター駆動回路118の制御を行う。なおCPU114は、撮像信号処理回路107のAF演算結果に基づいてフォーカス駆動回路113を制御する。これらの制御は、CPU114がROM116または不図示のメモリに記憶されている制御プログラムを読み出して実行することで実現される。
図2は撮像装置106の画素アレイ120を模式的に示す図である。画素アレイ120は、画素200が行列状(2次元)に配列されている領域である。画素200の各々に対して赤(R)、緑(G)、青(B)のカラーフィルタがベイヤー状に配置されている。また、画素200は第1副画素201a、第2副画素201bを有する。第1副画素201aおよび第2副画素201bの各々は、光電変換部を有する。図2では光電変換部の例としてフォトダイオード(以下PDと表す)を示している。第1副画素201aおよび第2副画素201bの各々の信号は焦点検出に利用することができる。また、第1副画素201a、第2副画素201bの信号を加算した信号を画像形成に利用することができる。
図3は、第1〜第3のレンズ群101、103、104および絞り102により構成される撮影レンズの射出瞳から出る光束と画素200との関係を模式的に示す図である。同図において、図2と同様の部分は同じ符号を付す。
図3において、入射光は、マイクロレンズ302、カラーフィルタ301をとおり、画素200に照射される。
図3に示すように瞳領域305を通過した光束はマイクロレンズ302を通して、第1副画素201aで受光される。瞳領域306を通過した光束はマイクロレンズ302を通して、第2副画素201bで受光される。したがって、第1副画素201aと第2副画素201bはそれぞれ、撮影レンズの射出瞳303の別々の瞳領域の光を受光している。このため、第1副画素201aと第2副画素201bの出力信号を比較することで位相差方式の焦点検出が可能となる。
図4は、第1副画素201aから得られる信号波形401と第2副画素201bから得られる信号波形402の相関関係を異なる焦点状態について示す図である。図4では、縦軸は信号出力を示し、横軸は画素の水平位置を示す。図4(a)に示すように、合焦状態から外れている場合には、第1副画素201aから得られる信号波形401と、第2副画素201bから得られる信号波形402のピーク位置は一致せず、大きくずれた状態となる。合焦状態に近づくと、図4(b)に示すように、信号波形401と信号波形402のピーク位置のずれは小さくなり、合焦状態では重なる。このように信号波形401と信号波形402のズレ量から焦点のずれ量(デフォーカス量)を検出し、焦点調節を行うことができる。
図5は撮像装置106の全体構成を示す図である。画素アレイ120には画素200が行列状(n行xk列)に配置されている。図では、各画素のアドレス、具体的には、例えばn行、k列に配された画素をpknとして示している。
垂直走査回路501は、各画素200のトランジスタを制御するpRES、pTXa、pTXb、pSELの駆動信号を供給する。これらの駆動信号は、画素行毎に共通となっている。
そして、各画素200の信号は、各画素列に接続された信号線502を介して、複数の画素列の各々に配置される列回路503に接続されている。各列回路503は各画素列から出力される信号を処理する。
参照信号発生回路504は、複数の列回路503を構成する回路に基準電圧を供給する。そして、画素列毎に配置された、複数のメモリ506には、カウンタ回路505からのカウントクロックが供給される。このカウントクロックに応じてメモリ506に信号を保持する。
メモリ506に記憶されたデジタルデータは、水平走査回路507によって画素列毎に信号処理回路508に順次転送される。これら画素200からの信号の読み出しに関わる一連の動作は、垂直走査回路501で画素アレイ120の画素行を順次選択し、撮像面全体の信号が出力される。
次に図6を用いて画素200の構成を説明する。図6において、光電変換部601aと光電変換部601bは、入射光を光電変換し、生じた電荷を蓄積する。光電変換部601aは、第1副画素201aに含まれ、光電変換部601bは、第2副画素201bに含まれる。
転送トランジスタ602aおよび転送トランジスタ602bは、ゲートに駆動信号pTXa、pTXbが供給されており、これらにより動作が制御される。たとえば駆動信号pTXa、pTXbがHighレベルとなることで光電変換部601a、光電変換部601bに蓄積されている電荷をフローティングディフュージョン(以下、FD)603に転送する。FD603は、増幅トランジスタ604のゲートに接続されており、この増幅トランジスタ604で光電変換部601a、光電変換部601bから転送されてきた電荷に基づく信号が増幅される。
リセットトランジスタ605は、駆動信号pRESがHighレベルとなることで、FD603をリセットする。また、光電変換部601a、光電変換部601bの電荷をリセットする場合には、駆動信号pRESと駆動信号pTXa、駆動信号pTXbとを同時にHighレベルとすればよい。電子シャッタを行なう場合には、この動作により光電変換部601a、光電変換部601bにおける、電荷蓄積期間を開始する。
選択トランジスタ606は、駆動信号pSELがHighレベルとなることにより、増幅トランジスタ604で増幅された信号が画素200の信号として信号線502に出力される。
なお、選択トランジスタ606を設けずに、増幅トランジスタ604と信号線502を接続してもよい。その場合には、増幅トランジスタ604のドレインもしくは増幅トランジスタ604のゲートの電位を切り替えることにより、画素の選択、非選択を切り替える。
次に、図7を用いて列回路503の構成の一例を説明する。図7では列回路503として増幅回路、アナログデジタル変換部(以下、AD変換部)を有する構成に関して説明する。
図7において電流源701は、信号線502を介して画素200の増幅トランジスタ604にバイアス電流を供給する。スイッチ702は電流源701と信号線502との間に設けられバイアス電流の供給、非供給状態を切り替える。スイッチ702は、駆動信号pVLBがHighレベルとなることでスイッチがオン状態となりバイアス電流が流れる状態となる。またpVLBがLowレベルとなることでスイッチ702がオフ状態となり信号線と電流源とが非接続状態となる。これにより供給、非供給状態を切り替える。
列回路503は増幅回路を有している。増幅回路は差動増幅部703を有し、差動増幅部703には、信号線502から入力された信号の増幅処理を行う。そして、スイッチ704は差動増幅部703の動作を制御し、差動増幅部703の動作状態と、非動作状態とを切り替える。スイッチ704は、駆動信号pCAMがHighレベルになることにより差動増幅部703を動作状態とする。
また列回路503はAD変換部を有している。AD変換部はコンパレータ705を有する。コンパレータ705の一方の入力端子に、差動増幅部703から出力された信号が入力される。より具体的にはサンプルホールド容量707で保持されたアナログ信号に対し、アナログデジタル変換処理(以下、AD変換処理)を行い、参照信号発生回路504から出力された参照信号と比較を行ない、比較結果を出力ノードCoutより出力する。スイッチ706は、コンパレータ705の動作状態と、非動作状態とを切り替える。スイッチ706は、駆動信号pCOMがHighレベルになることによりコンパレータ705を動作状態とする。
サンプルホールド容量707は、差動増幅部703から出力された信号を保持する。スイッチ708は、サンプルホールド容量707と差動増幅部703の出力ノードの接続、非接続を切り替える。またサンプルホールド容量707の一端子は、コンパレータ705の一方の入力端子との接続状態、非接続状態とを切り替える。スイッチ708は駆動信号pSHにより制御される。
なお、図5、図7においては不図示であるが、制御部から各回路に駆動信号が供給される。
次に本実施形態における第1副画素201a、第2副画素201bから出力された信号の処理に関して説明を行なう。ここでは、第1副画素201aから出力された像信号Aと、第1副画素201aから出力された像信号Aと第2副画素201bから出力された像信号Bの合成信号である像信号ABについて説明する。
図8は、撮像装置106の画素アレイ120と、焦点検出を行うために画素アレイ120に設定される測距枠821の関係を示す図である。測距枠821は、前述したCPU114によって撮像信号処理回路107に対して設定するとともに、タイミング発生回路111による駆動信号の発生を制御する。これらの設定は、あらかじめROM116に記憶されている設定データに従って行うが、図示しない操作部材をユーザーが操作して設定できるようにしてもよい。
領域Region_iに含まれる第1画素行822の画素からは、第1副画素201aの像信号Aと、第1副画素201aの像信号Aおよび第2副画素201bの像信号Bが加算された像信号ABが出力される。
領域Region_cに含まれる画素行の画素からは、第1副画素201aの像信号Aおよび第2副画素201bの像信号Bが加算された像信号ABのみが出力される。領域Region_cに含まれる画素行から出力された像信号ABは焦点検出には使用されず画像生成のみに使用される。
なお、図8に示すように、画素アレイ120の垂直方向に複数の領域Region_iを設定した場合、各領域の画素行の数を異ならせて設定してもよい。
以上、本発明の各実施例に共通に用いられる撮像装置に関して説明を行なった。以下の実施例では、このような撮像装置の駆動方法に関して説明を行なう。
(実施例1)
図9を用いて、領域Region_iと領域Region_cの画素行の信号読み出し動作に関して説明する。各画素行の画素の電荷蓄積期間は電子シャッタ動作により制御される。具体的にはローリングシャッタ動作により制御される。ローリングシャッタ動作とは、各画素の光電変換部の電荷がリセットされることで電荷蓄積期間が開始され、所定期間経過後、光電変換部からの電荷がFD603に転送されることで電荷蓄積期間が終了する動作である。この電荷蓄積期間が画素行ごとにずれて設定される。
図9を用いて、領域Region_iと領域Region_cの画素行の信号読み出し動作に関して説明する。各画素行の画素の電荷蓄積期間は電子シャッタ動作により制御される。具体的にはローリングシャッタ動作により制御される。ローリングシャッタ動作とは、各画素の光電変換部の電荷がリセットされることで電荷蓄積期間が開始され、所定期間経過後、光電変換部からの電荷がFD603に転送されることで電荷蓄積期間が終了する動作である。この電荷蓄積期間が画素行ごとにずれて設定される。
図9(a)は各画素行におけるリセット動作を示している。第1副画素200aの信号を転送する駆動信号pTXa、第2副画素200bの信号を転送する駆動信号pTXbがHighレベルとなる期間はリセットトランジスタ605の駆動信号pRESもHighレベルとなっている。行番号はその期間に駆動信号pTXa、pTXbが供給される画素行を示しており、その下の欄ではリセット動作される副画素を示している。ABと記載されているのは第1副画素201a、第2副画素201bの両者がリセットされることを示している。
図9(b)は各画素行の画素からの信号の出力動作を示している。第1副画素200aの信号を転送する駆動信号pTXa、第2副画素200bの信号を転送する駆動信号pTXbがHighレベルとなることで対応する副画素の信号がFD603に転送される。出力動作期間において、駆動信号pTXa、駆動信号pTXbがHighレベルとなる期間はリセットトランジスタ605の駆動信号pRESがLowレベルとなっている。
図9(c)は各画素行の電荷蓄積期間の推移を示しており、各画素行の電荷蓄積期間がずれて順次設定されている。各画素行の動作において、ハッチングで示すパルスが第1副画素201aおよび第2副画素201bの光電変換部に蓄積された電荷のリセット動作を示し、パルスの立下り時にリセット動作が完了する。所定期間T1、T2もしくはT3経過後に、ハッチングされていないパルスが供給される。このパルスは図9(b)に示した駆動信号pTXa、pTXbと同じものであり、第1副画素201aおよび第2副画素201bに蓄積された電荷の転送を示し、駆動信号pTXa、pTXbが立ち下がることで各画素の電荷蓄積期間が終了する。
ここでは、領域Region_iに配される第1画素行822を代表して、第m画素行の動作について説明する。同様に、領域Region_cに配される第2画素行823を代表して、第m−1画素行の動作について説明する。
まず、第m画素行において、第1副画素201aおよび第2副画素201bは、時刻tb1にリセット動作が完了する。これにより、第1副画素201aの電荷蓄積期間である、第1電荷蓄積期間T1および第2副画素201bの電荷蓄積期間である、第2電荷蓄積期間T2が開始する。なお、時刻tb1は第m−3画素行の出力動作が行われている期間内の時刻である。そして時刻tb5に、第1電荷蓄積期間T1が終了し、第1副画素201aの信号が信号線502に出力され、列回路503で信号処理が行われる。さらに、時刻tb8に、第2電荷蓄積期間T2が終了し、第1副画素201aの信号と第2副画素201bの信号とが画素200で加算され列回路503で信号処理が行われる。第1電荷蓄積期間T1と第2電荷蓄積期間T2は、各々の一部の期間である期間tb1−tb5において重複している。
次に第m−1画素行の動作を説明する。第m−1画素行の画素の第1副画素201aおよび第2副画素201bは、時刻ta1にリセット動作が完了する。これにより、第1副画素201aおよび第2副画素201bの電荷蓄積期間である、第3電荷蓄積期間T3が開始する。なお、時刻ta1は、第m−5画素行の出力動作が行われている期間内の時刻である。そして、時刻ta5に第3電荷蓄積期間T3が終了し、第1副画素201aおよび第2副画素201bの信号が加算され列回路503で信号処理が行われる。
以上のように、第1画素行822の画素は、第1副画素201aの第1電荷蓄積期間T1に生じた信号処理を列回路503で行なう。そしてその後に、第1副画素201aの信号処理を行なった画素に含まれる第2副画素201bの第2電荷蓄積期間T2に生じた信号の処理を列回路503で行なう。
また、第2画素行823は、第1副画素201aと第2副画素201bの第3電荷蓄積期間T3に生じた信号を加算した信号の処理を列回路で行う。
次に図10を用いて出力動作について詳しく説明する。図10(a)は第2画素行823における出力動作を示し、図10(b)は第1画素行822における出力動作を示す。第2画素行823の出力期間をT4とし、第1画素行822の出力期間は、第1副画素202aの信号の出力期間をT5とし、第1副画素202aと第2副画素202bの信号の加算された信号の出力期間をT6とする。
図10(a)を用いて、第2画素行822を代表して、第m−1行の出力動作について説明する。
時刻ta2に駆動信号pSELをHighレベルにして画素200の選択トランジスタ606を動作状態にする。その後、時刻ta3に駆動信号pRESをLowレベルにしてリセットトランジスタ605を非動作状態にし、FD603のリセット動作を完了する。そして画素200のリセット信号を列回路503へ出力する。そして期間ta3−ta4に、列回路503へ入力されたリセット信号を、差動増幅部703で増幅した後、コンパレータ705で参照信号との比較を行なう。そして、この比較結果を用いてAD変換を行ない、メモリ506でデジタル信号を保持する。ここで保持されるデジタル信号はFD603をリセットした際に生じるリセット信号N1である。
次に時刻ta4に、駆動信号pTXaおよびpTXbをHighレベルにすることで転送トランジスタ602aと602bを動作状態にする。この動作により、第1副画素201aの光電変換部601aに蓄積された電荷および第2副画素201bの光電変換部601bに蓄積された電荷がFD603で加算される。時刻ta5に転送トランジスタ602a及び602bを非動作状態にする。前述したように、この動作により第3電荷蓄積期間T3が終了する。そして加算された信号が増幅トランジスタ604、選択トランジスタ606を介し列回路503へ出力される。そして、期間ta5−ta6において、列回路503へ入力された信号を、差動増幅部703で増幅した後、コンパレータ703で参照信号との比較を行なう。そして、この比較結果を用いてAD変換を行いメモリ506でデジタル信号を保持する。ここで保持されるデジタル信号は、第3電荷蓄積期間T3における第1副画素201aと第2副画素201bの信号を加算した信号(以下、像信号AB)である。
次に時刻ta6において駆動信号pRESをHighレベルにしてリセットトランジスタ605を動作状態にし、再びFD603をリセットする。さらに、時刻ta7において駆動信号pSELをLowレベルにして画素選択を終了する。また同時に列回路503での信号処理が終了する。
そして水平走査回路507によってリセット信号Nと像信号ABが信号処理回路508へ送られ、像信号ABとリセット信号N1の差分をとり、画像信号を得る。
以上が、領域Region_cにおける画素200の出力動作である。図示した期間においては駆動信号pVLB、pCAM、pCOMはHighレベルが維持されており、画素200の増幅トランジスタ604、差動増幅部703、コンパレータ704は動作状態となっている。
続いて、図10(b)を用いて領域Region_iの各画素行の出力動作について説明する。第1画素行822を代表して、第m行の出力動作について説明する。図10(b)は第1副画素201aの信号の出力動作後に、第1副画素201aおよび第2副画素201bの加算信号の出力動作を示す。
期間tb2−tb4の動作は、図10(a)の期間ta2−ta4と同様であるため説明を省略する。
時刻tb4に、リセット信号N1の列回路503での信号処理が終了した後、駆動信号pTXaをHighレベルにすることで転送トランジスタ602aを動作状態とし、時刻tb5に駆動信号pTXaをLowレベルにする。この動作により第1副画素201aの第1電荷蓄積期間T1が終了する。そして、第1電荷蓄積期間T1に第1副画素201aで生じた信号が増幅トランジスタ604、選択トランジスタ606を介して列回路503へ出力される。
そして、期間tb5−tb6において、差動増幅部703で増幅処理がなされ、増幅後の信号がスイッチ708を介してコンパレータ705の一方の入力端子へ供給される。さらに期間tb5−tb6においてスイッチ708がオフとなり、サンプルホールド容量707で増幅後の信号が保持される。
時刻tb6に駆動信号pVLBとpCAMとがLowレベルになることで、画素200の増幅トランジスタ604および差動増幅部703が非動作状態となる。この動作により、増幅トランジスタ604、差動増幅部703を流れていた電流が低減され消費電力が低減できる。
そして期間tb6−tb7に、コンパレータ703において、サンプルホールド容量707で保持された信号と参照信号との比較を行い、その比較結果を用いてAD変換を行い、デジタル信号をメモリ506で保持する。ここで保持されるデジタル信号は、第1電荷蓄積期間T1における第1副画素201aの信号(以下、像信号A)である。
時刻tb7に列回路503での信号処理が終了し、駆動信号pCOMをLowレベルとすることでコンパレータ703を非動作状態とする。そして、水平走査回路507によってノイズ信号N1と第1副画素201aの像信号Aが信号処理回路508へ送られ、差分がとられ、第1焦点検出用信号を得る。
次に、時刻tb8に駆動信号pTXa、pTXbをHighレベルにし、時刻tb9に、駆動信号pTXa、pTXbをLowレベルにする。この動作により、第2電荷蓄積期間T2に生じた第2副画素201bの信号と第1電荷蓄積期間T1に生じた第1副画素201aの信号との加算信号が生成される。
更に、時刻tb8に、駆動信号pVLB、pCAMがHighレベルとなり、増幅トランジスタ604、差動増幅部703が動作状態となる。そして、第1副画素201a、第2副画素201bの加算信号が、増幅トランジスタ604、選択トランジスタ606を介して列回路503へ出力される。そして時刻tb9に駆動信号pCOMをHighレベルとすることでコンパレータ705を動作状態とする。
そして期間tb9−tb10に、コンパレータ703において、サンプルホールド容量707で保持された信号と参照信号との比較を行い、その比較結果を用いてAD変換を行い、デジタル信号をメモリ506で保持する。ここで保持されるデジタル信号は、第2電荷蓄積期間T2における第1副画素201a、第2副画素201bの信号の加算信号(以下、像信号AB)である。
次に時刻tb10に駆動信号pRESをHighレベルにしてリセットトランジスタ605を動作状態にし、再度FD603をリセットする。さらに、時刻tb10において駆動信号pSELをLowレベルにして画素200の選択を終了する。また、同時に列回路503における信号処理が終了する。
そして水平走査回路507によってリセット信号N1と第1副画素201aと第2副画素201bの加算信号である像信号ABが信号処理回路508へ送られる。そして、第1副画素201aの信号と、第1副画素および第2副画素201bの信号を加算した信号との差分をとることで、焦点検出用信号を得る。
以上が、Region_iにおける画素200の各行の出力動作である。これにより、第1副画素201aの信号および第2副画素201bの信号が出力されることになる。
図10(b)の動作において特徴的なのが期間tb5−tb6の長さが長いことである。通常焦点検出のために像信号Aを得た後、画像生成用の像信号ABを得るのであれば、期間tb5−tb8を短くし、リセット信号N1、像信号A、像信号ABとを、一水平走査期間で読み出す方が信号を高速に読み出すことができるため好ましい。しかしこのような動作を行なうと焦点検出用の信号を読み出さない画素行と焦点検出用の信号を読み出す画素行とで電荷蓄積期間の長さが異なってしまう場合がある。したがって本実施例のように期間tb5−tb8を長くすることで電荷蓄積期間のバラツキを抑制することができる。しかし、実際のこのような動作を行なうと、期間tb5−tb8を長くした分、列回路503で生じる消費電力が上昇してしまうという弊害が生じる恐れがある。
そこで本実施例において示したように、期間tb5−tb8において列回路を通常動作状態よりも消費電力が小さいモードにしているのである。
たとえば、差動増幅部703を時刻tb6で非動作状態としたが、差動増幅部703での信号処理が終了した後であって、像信号ABの信号の信号処理を開始するまでの任意の時刻で非動作状態とすればよい。また、同時に増幅トランジスタ604を時刻tb6で非動作状態としたが、これらはずらしてもよい。
更にコンパレータ705を時刻tb7で非動作状態としたが、コンパレータ705での信号処理が終了した後の期間の少なくとも一部で非動作状態とすればよい。例えばメモリ506で保持された後であればコンパレータ705を非動作状態とすることができる。
なお列回路503の構成は本実施例の構成に限らない。ここでは列回路503に差動増幅部703とAD変換回路に用いられるコンパレータ705の両方が配された構成としたが、どちらか一方のみが配された構成であってもよい。これは以下の実施例においても同様である。
例えば、アナログデジタル変換回路のみが配された構成では、信号線502から出力された信号は、サンプルホールド容量707を介してコンパレータ705に入力される。なお、出力動作は、図10の出力動作の図から増幅部703の動作を無くせばよい。時刻tb7において、AD変換が終了した後で、駆動信号pCOMがLowレベルとして非動作状態とすればよい。
また、差動増幅部703のみが配された構成でもよい。
以上、本実施例によれば、焦点検出用の信号取得による消費電力を低減しつつ、焦点検出動作を行いながら良好な画質の画像を得ることができる。
(実施例2)
本実施例の実施例1との違いは、2つの画素行で各画素行の信号を読み出す際に隣り合う画素行の出力期間の一部の期間が重なっている点である。これにより撮像装置106の信号出力時間を短縮している。以下、実施例1と異なる点について主に説明する。
本実施例の実施例1との違いは、2つの画素行で各画素行の信号を読み出す際に隣り合う画素行の出力期間の一部の期間が重なっている点である。これにより撮像装置106の信号出力時間を短縮している。以下、実施例1と異なる点について主に説明する。
図11を用いて、本実施例においてもローリングシャッタ動作により電荷蓄積期間が制御される。図11では、所定の画素行、例えば、第m−2行に着目すると、第m−2行の出力期間の一部が第m−1行の出力期間の一部と重なっている。更に第m−2行の出力期間の他の一部が、第m−3行の出力期間の一部と重なっている。具体的には前の行の水平走査期間中に、次の行の列回路での処理を始めることで期間を重ねている。第1画素行822においては、像信号Aの水平走査期間中に、像信号ABの列回路503での処理を始めることで出力期間を重ねている。
第1画素行822を代表して、第m画素行の動作を説明し、第2画素行823を代表して第m−1画素行の動作を説明する。
第m画素行の画素に含まれる、第1副画素201aおよび第2副画素201bは、時刻tb21にリセット動作が完了し電荷蓄積期間が開始される。
時刻tb25に、第1電荷蓄積期間T1に第1副画素201aで生じた信号が転送される。そして時刻tb28に第2電荷蓄積期間T2に第2副画素201bで生じた信号が転送される。更に時刻tb28に第1副画素201aで生じた信号を転送することで、第1電荷蓄積期間T1終了後から、第2電荷蓄積期間T2終了までの期間に第1副画素201aで生じた信号が転送される。第1副画素201aの第1電荷蓄積期間T1で生じた信号を増幅トランジスタ604で保持しておけば像信号ABが得られる。
次に第m−1画素行の動作を説明する。第m−1画素行の画素の第1副画素201aおよび第2副画素201bは、時刻ta21にリセット動作が完了し、第3電荷蓄積期間T3が開始される。そして時刻ta25に第1副画素201aおよび第2副画素201bの信号を転送することで第3電荷蓄積期間T3が終了する。第1副画素201aおよび第2副画素201bの第3電荷蓄積期間T3で生じた信号が加算され像信号ABが得られる。
次に図12を用いて第2画素行823の出力動作について説明する。主に図10との差分について説明を行ない、図10と同様の部分には同様の符号を付し説明をしない。
第2画素行823を代表して、第m−3画素行と第m−2画素行の動作に関して説明を行なう。なお図示している期間においては列回路503及び増幅トランジスタ604は動作状態が維持されている。
時刻ta31に駆動信号pSHがLowレベルからHighレベルとなり、時刻ta32にHighレベルからLowレベルとなる。この動作により差動増幅部703で増幅された後の信号がサンプルホールド容量707で保持される。
その後期間ta32−ta33の少なくとも一部の期間において、リセット信号N1のAD変換処理が行われる。そして時刻ta33に駆動信号pSHがLowレベルからHighレベルとなり、時刻ta34にHighレベルからLowレベルとなる。この動作により、差動増幅部703で増幅された後の、第1副画素202a、第2副画素202bの加算信号がサンプルホールド容量707で保持される。
その後、期間ta34−ta35の少なくとも一部の期間において、像信号ABのAD変換処理が行われ、時刻ta35に、第n−3画素行目の信号の列回路503での信号処理が終了する。時刻ta35は次に信号読み出しを行なう第m−2画素行の画素の選択トランジスタ606が導通状態となる時刻ta2よりも後の時刻である。この状態が第m−3画素行の画素の信号の出力期間と第m−2画素行の信号の出力期間とが重なった状態である。時刻ta35以降に第m−3画素行の水平走査期間となり、この水平走査期間も第m−2画素行の出力期間と重なる。もしくは第m−3画素行の水平走査期間のみが、第m−2画素行の出力期間と重なってもよい。
以上が、Region_cにおける画素200の各行の出力動作である。これにより、画像形成信号が読み出されることになる。
続いて、図13を用いてRegion_iの各画素行の出力動作について説明する。主に図10との差分について説明を行ない、図10と同様の部分には同様の符号を付し説明をしない。
時刻tb41に、駆動信号pSHがLowレベルからHighレベルとなり、時刻tb42にHighレベルからLowレベルとなる。この動作により差動増幅部703で増幅された後の信号がサンプルホールド容量707で保持される。
その後期間tb42−tb43の少なくとも一部の期間において、リセット信号N1のAD変換処理が行われる。そして時刻tb43に駆動信号pSHがLowレベルからHighレベルとなり、時刻tb44にHighレベルからLowレベルとなる。この動作により、差動増幅部703で増幅された後の、第1副画素202a、第2副画素202bの加算信号がサンプルホールド容量707で保持される。
その後、期間tb44−tb7の少なくとも一部の期間において、像信号AのAD変換処理が行われ、時刻tb7に列回路503での信号処理が終了する。また時刻t7bにpCOMがHighレベルからLowレベルとなる。
そして、時刻tb45にpCOMがLowレベルからHighレベルとなる。その後、時刻tb46に駆動信号pSHがLowレベルからHighレベルとなり、時刻tb47にHighレベルからLowレベルとなる。この動作により、差動増幅部703で増幅された後の、第1副画素202a、第2副画素202bの加算信号がサンプルホールド容量707で保持される。
時刻tb7以降の期間が像信号Aの水平走査期間である。この水平走査期間と、像信号ABの出力期間とが重なっている。
本実施例においても、期間tb6−tb8に増幅トランジスタ604にバイアス電流を供給する電流源701および差動増幅部703を非動作状態とすることで消費電力を低減させている。更に、期間tb7−tb45においてコンパレータ705を非動作状態とすることで消費電力を低減している。
本発明を具体的な実施例を挙げて説明したが、本発明はその思想を超えない範囲で適宜、変更、組み合わせすることが可能である。
例えば実施例では列回路として差動増幅部とAD変換部を有する構成を用いて説明したがこれに限られない。更にノイズ除去部やデジタル信号処理部を有していてもよい。もしくは、差動増幅部、AD変換部の一方のみを有する構成であってもよい。
なお、本発明では、第1画素行822において、像信号ABを取得したが、第2副画素201bの信号のみを取得し、焦点検出用信号としてもよい。
200 画素
201a 第1副画素
201b 第2副画素
503 列回路
T1 第1電荷蓄積期間
T2 第2電荷蓄積期間
201a 第1副画素
201b 第2副画素
503 列回路
T1 第1電荷蓄積期間
T2 第2電荷蓄積期間
Claims (9)
- 各々が、第1副画素及び第2副画素を含む画素を複数有する、複数の画素列と、
各々が、前記複数の画素列の各々から出力された信号を処理する、複数の列回路と、
を有する撮像装置の駆動方法であって、
前記第1副画素は、第1電荷蓄積期間に生じた信号を蓄積し、
前記第2副画素は、前記第1電荷蓄積期間と一部の期間が重複した第2電荷蓄積期間に生じた信号を蓄積し、
前記複数の列回路は、
前記第1副画素の前記第1電荷蓄積期間に生じた信号の処理を行なった後に、前記第1副画素の信号処理を行なった画素に含まれる前記第2副画素の前記第2電荷蓄積期間に生じた信号の処理を行ない、
前記第1電荷蓄積期間に生じた信号の処理の終了から、前記第2電荷蓄積期間の終了までの期間の少なくとも一部の期間で、非動作状態とされるように、制御されることを特徴とする撮像装置の駆動方法。 - 前記複数の列回路での前記第1副画素の信号の処理が終了した時から、少なくとも前記第2電荷蓄積期間が終了するまでの期間において、前記複数の列回路が非動作状態に維持されることを特徴とする請求項1に記載の撮像装置の駆動方法。
- 前記第1副画素の前記第1電荷蓄積期間に生じた信号の処理を行なった後に、前記第1副画素の前記第2電荷蓄積期間に生じた信号と前記第1副画素の信号処理を行なった画素に含まれる前記第2副画素の前記第2電荷蓄積期間に生じた信号を加算した信号が出力されることを特徴とする請求項1または2に記載の撮像装置の駆動方法。
- 前記複数の列回路の各々は、
前記複数の信号線の各々から出力された信号が入力される増幅部と、
前記増幅部から出力された信号が入力されるアナログデジタル変換部と、を有し、
前記増幅部の増幅処理が終了した後で、且つ前記アナログデジタル変換部のアナログデジタル変換処理が終了する前に、前記増幅部が非動作状態とされることを特徴とする請求項1乃至3のいずれか1項に記載の撮像装置の駆動方法。 - 前記複数の列回路の各々は、
前記複数の信号線の各々から出力された信号が入力される増幅部と、
前記増幅部から出力された信号が入力されるアナログデジタル変換部と、を有し、
前記アナログデジタル変換部のアナログデジタル変換処理が終了した後に、前記増幅部および前記アナログデジタル変換部が非動作状態とされることを特徴とする請求項1乃至3のいずれか1項に記載の撮像装置の駆動方法。 - 前記複数の列回路の各々は、前記複数の信号線の各々から出力された信号が入力されるアナログデジタル変換部を有し、
前記アナログデジタル変換部のアナログデジタル変換処理が終了した後で、前記アナログデジタル変換部が非動作状態とされることを特徴とする請求項1乃至3のいずれか1項に記載の撮像装置の駆動方法。 - 前記複数の列回路の各々は、前記複数の信号線の各々から出力された信号が入力され、出力される信号が前記複数の列回路の各々の出力となる増幅部を有し、
前記増幅部の増幅処理が終了した後で、前記増幅部が非動作状態とされることを特徴とする請求項1乃至3のいずれか1項に記載の撮像装置の駆動方法。 - 前記撮像装置は、
前記第1副画素の前記第1電荷蓄積期間に生じた信号の処理を行なった後に、前記第1副画素の信号処理を行なった画素の前記第2副画素の前記第2電荷蓄積期間に生じた信号の処理を行なう第1画素行と、
前記第1副画素と前記第2副画素の第3電荷蓄積期間に生じた信号を加算した信号の処理を行う第2画素行と、を有し、
前記第2電荷蓄積期間と前記第3電荷蓄積期間とが同じ長さとなることを特徴とする請求項1乃至7のいずれか1項に記載の撮像装置の駆動方法。 - 前記複数の画素の各々は、
信号線と、
前記信号線に接続された電流源と、
前記電流源の駆動を制御するように配置されたスイッチと、を有し、
前記複数の列回路から信号を出力した後で、前記スイッチをオフ状態とすることで前記信号線と前記電流源とを非接続状態とすることを特徴とする請求項1乃至8のいずれか1項に記載の撮像装置の駆動方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015102132A JP2016219993A (ja) | 2015-05-19 | 2015-05-19 | 撮像装置の駆動方法 |
US15/082,860 US9912893B2 (en) | 2015-05-19 | 2016-03-28 | Driving method for an image pickup apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015102132A JP2016219993A (ja) | 2015-05-19 | 2015-05-19 | 撮像装置の駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016219993A true JP2016219993A (ja) | 2016-12-22 |
Family
ID=57325955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015102132A Pending JP2016219993A (ja) | 2015-05-19 | 2015-05-19 | 撮像装置の駆動方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9912893B2 (ja) |
JP (1) | JP2016219993A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021153346A (ja) * | 2017-05-18 | 2021-09-30 | キヤノン株式会社 | 固体撮像素子及び撮像装置 |
US11303841B2 (en) | 2020-04-07 | 2022-04-12 | Canon Kabushiki Kaisha | Sensor, apparatus and method of controlling readout of signals |
US11575868B2 (en) | 2019-06-07 | 2023-02-07 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus, method of driving photoelectric conversion apparatus, photoelectric conversion system, and moving body |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5002086B2 (ja) * | 1999-10-28 | 2012-08-15 | キヤノン株式会社 | 焦点検出装置と撮像装置 |
WO2013149331A1 (en) * | 2012-04-07 | 2013-10-10 | Cambridge Touch Technologies, Ltd. | Pressure sensing display device |
JP6294648B2 (ja) | 2013-12-06 | 2018-03-14 | キヤノン株式会社 | 固体撮像装置及びカメラ |
-
2015
- 2015-05-19 JP JP2015102132A patent/JP2016219993A/ja active Pending
-
2016
- 2016-03-28 US US15/082,860 patent/US9912893B2/en active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021153346A (ja) * | 2017-05-18 | 2021-09-30 | キヤノン株式会社 | 固体撮像素子及び撮像装置 |
JP7223070B2 (ja) | 2017-05-18 | 2023-02-15 | キヤノン株式会社 | 固体撮像素子及び撮像装置 |
US11575868B2 (en) | 2019-06-07 | 2023-02-07 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus, method of driving photoelectric conversion apparatus, photoelectric conversion system, and moving body |
US11303841B2 (en) | 2020-04-07 | 2022-04-12 | Canon Kabushiki Kaisha | Sensor, apparatus and method of controlling readout of signals |
Also Published As
Publication number | Publication date |
---|---|
US9912893B2 (en) | 2018-03-06 |
US20160344968A1 (en) | 2016-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105530427B (zh) | 摄像元件、摄像装置 | |
US8964061B2 (en) | Image capturing apparatus with selection of thinning and readout mode in accordance with moving image recording mode | |
JP6315776B2 (ja) | 撮像素子、撮像装置 | |
US10609320B2 (en) | Photoelectric conversion device and method of driving photoelectric conversion device | |
JP5718069B2 (ja) | 固体撮像装置および撮像装置 | |
US9986180B2 (en) | Image pickup apparatus and method for controlling image pickup apparatus | |
JP5835996B2 (ja) | 撮像装置 | |
JP5911445B2 (ja) | 撮像装置及びその制御方法 | |
US9277113B2 (en) | Image pickup apparatus and driving method therefor | |
JP2015002531A (ja) | 撮像装置、撮像システム、信号処理方法、プログラム、および、記憶媒体 | |
EP2704422A1 (en) | Image capture apparatus | |
JP6445866B2 (ja) | 撮像装置、撮像システム、および撮像装置の駆動方法 | |
KR102344590B1 (ko) | 촬상 장치 및 그 제어 방법 | |
JP2019029726A (ja) | 撮像装置及びその制御方法、プログラム、記憶媒体 | |
JP5885431B2 (ja) | 撮像素子及び撮像装置 | |
JP2018110353A (ja) | 撮像素子及び撮像装置 | |
US8300122B2 (en) | Solid-state imaging device, camera system, and signal reading method | |
US9912893B2 (en) | Driving method for an image pickup apparatus | |
JP2018019139A (ja) | 撮像装置及び撮像装置の制御方法 | |
JP6393087B2 (ja) | 撮像素子及び撮像装置 | |
US10880477B2 (en) | Image capturing apparatus and multi-readout mode control method for carrying out a live view display | |
JP2016103701A (ja) | 撮像素子及びその制御方法 | |
JP5683985B2 (ja) | 固体撮像装置および撮像装置 | |
JP6883082B2 (ja) | 撮像装置及びその制御方法 | |
JP2012060591A (ja) | 固体撮像装置及び撮像装置 |