JP2016207908A - 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置の製造方法および炭化珪素半導体装置 Download PDF

Info

Publication number
JP2016207908A
JP2016207908A JP2015089932A JP2015089932A JP2016207908A JP 2016207908 A JP2016207908 A JP 2016207908A JP 2015089932 A JP2015089932 A JP 2015089932A JP 2015089932 A JP2015089932 A JP 2015089932A JP 2016207908 A JP2016207908 A JP 2016207908A
Authority
JP
Japan
Prior art keywords
plane
substrate
silicon carbide
semiconductor device
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015089932A
Other languages
English (en)
Inventor
末廣 善幸
Yoshiyuki Suehiro
善幸 末廣
洋介 中西
Yosuke Nakanishi
洋介 中西
智明 古庄
Tomoaki Kosho
智明 古庄
須賀原 和之
Kazuyuki Sugahara
和之 須賀原
宏幸 村崎
Hiroyuki Murazaki
宏幸 村崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015089932A priority Critical patent/JP2016207908A/ja
Publication of JP2016207908A publication Critical patent/JP2016207908A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Laser Beam Processing (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Dicing (AREA)

Abstract

【課題】異なる方向の割断に必要な荷重の相違を抑制することができる炭化珪素半導体装置の製造方法を提供する。
【解決手段】六方晶系の炭化珪素単結晶から作られ、六方晶系のc面に対して傾いた主面12aが設けられた基板12が準備される。主面12aおよびc面に対して垂直な第1の仮想面に沿って基板12が割断される。第1の仮想面およびc面に対して垂直な第2の仮想面7aに沿って基板12が割断される。
【選択図】図7

Description

本発明は、炭化珪素半導体装置の製造方法および炭化珪素半導体装置に関し、特に、六方晶系の炭化珪素単結晶から作られた基板を有する炭化珪素半導体装置の製造方法、および、六方晶系の炭化珪素単結晶から作られた基板を有する炭化珪素半導体装置に関するものである。
耐熱性、耐電圧性、および省電力性に優れたパワーデバイスとして、炭化珪素半導体装置が注目されている。その製造に用いられる炭化珪素(SiC)基板としては、六方晶系のc面に対して傾いた主面が設けられたもの、言い換えるとオフ角を有するもの、が特に広く用いられている。半導体装置の製造においては、一般に、基板上に複数の半導体素子が形成された後、基板を切断することにより、複数のチップが切り出される。SiCはダイヤモンドおよび窒化ホウ素の硬度に次ぐ高い硬度を有するため、SiC基板の切断工程はSi基板などと比較して負担が大きい。回転薄刃砥石を用いた工具による切断加工(以下、ブレードダイシングと称する)によって厚さ方向に基板を完全に切断する場合、工具が消耗しやすく、通常、その頻繁な交換が必要となる。
特開2012−146874号公報(特許文献1)によれば、ブレードダイシングに代わり、レーザ加工が提案されている。このレーザ加工は、c面とオフ角θを成す主面を有する六方晶系SiC基板を備える板状の加工対象物を切断予定ラインに沿って精度良く切断することが意図されたものである。具体的には、集光点をSiC基板の内部に合わせて、切断予定ラインに沿ってレーザ光が加工対象物に照射される。これにより、切断予定ラインに沿って、切断の起点となる改質領域がSiC基板の内部に形成される。改質領域を起点として切断予定ラインに沿って加工対象物が切断される。なお改質領域は、物理的特性が周囲とは異なる状態とされた領域である。
上記公報における実施の形態の記載によれば、a面はSiC基板の厚さ方向に対して角度θ傾斜しており、m面はSiC基板の厚さ方向に対して傾斜していない。切断予定ラインとしては、表面およびa面に平行な方向に延在するラインと、表面およびm面に平行な方向に延在するラインとが設定される。切断予定ラインの形成において、表面から集光点の位置までの距離を各回で変えることにより、SiC基板の厚さ方向に並ぶように1本の切断予定ラインに対して複数列の改質領域が形成される。
特開2012−146874号公報
上記公報に記載の技術によると、表面およびa面に平行な方向に延在するラインに沿った割断と、表面およびm面に平行な方向に延在するラインに沿った割断との間で、必要な荷重が大きく相違し、前者のラインに沿った割断が生じにくい。
また、分離後に得られるチップの表面のエッジは、材料を割断したことにより形成されるものであるため、直線性が悪くエッジの欠けも大きい。また分離端面は、レーザ光により形成された改質領域の存在に起因して、大きな凹凸を有する。このため、ブレードダイシングの技術と比べて、切り出されたチップの抗折強度が低くなる。抗折強度は、曲げの力に対する半導体素子チップの耐性を示す指標となる。曲げの力は、例えば、半導体素子チップの使用時に生じる熱応力などに起因する。
また、1本の切断予定ラインに対応して複数列の改質領域が形成されるので、切断予定ラインに沿ったレーザ光の走査を繰り返す必要がある。このため、ブレードダイシングに比べて速い加工速度を有するというレーザ加工の利点が、少なくともある程度損なわれている。
本発明は以上のような課題に鑑みてなされたものであり、その目的は、異なる方向の割断に必要な荷重の相違を抑制することができる炭化珪素半導体装置の製造方法および炭化珪素半導体装置を提供することである。
本発明の炭化珪素半導体装置の製造方法は、次の工程を有する。六方晶系の炭化珪素単結晶から作られ、六方晶系のc面に対して傾いた主面が設けられた基板が準備される。主面およびc面に対して垂直な第1の仮想面に沿って基板が割断される。第1の仮想面およびc面に対して垂直な第2の仮想面に沿って基板が割断される。
本発明の炭化珪素半導体装置は、基板と、半導体素子構造とを有する。基板は、六方晶系の炭化珪素単結晶から作られており、六方晶系のc面に対して傾いた主面と、主面およびc面に対して垂直な第1の側面と、第1の側面およびc面に対して垂直な第2の側面とを有する。半導体素子構造は主面上に設けられている。
本発明によれば、c面に対してオフ角を有する基板からの、炭化珪素半導体装置としてのチップの切り出しを、第1の仮想面に沿った第1の側面を形成する割断と、第2の仮想面に沿った第2の側面を形成する割断とにより行うことができる。第1および第2の仮想面が共にc面に垂直であることから、各割断に必要な荷重の相違を抑制することができる。
本発明の実施の形態1における炭化珪素半導体装置としての半導体素子チップの構成を概略的に示す斜視図である。 本発明の実施の形態1における炭化珪素半導体装置としての半導体素子チップの製造方法に用いられるウエハ基板の材料の結晶構造を説明する斜視図である。 本発明の実施の形態1における炭化珪素半導体装置としての半導体素子チップの製造方法に用いられるウエハ基板の構成を概略的に示す斜視図である。 本発明の実施の形態1における炭化珪素半導体装置としての半導体素子チップの製造方法における、ウエハ基板上に半導体素子構造を形成する工程を概略的に示す斜視図である。 図4のウエハの切断工程における切断ラインを概略的に示す斜視図である。 図5の切断ライン6mに垂直な断面による図5の部分断面図である。 図5の切断ライン6aに垂直な断面による図5の部分断面図である。 図6と同様の視野による、ウエハの切断工程における反対面上での溝形成工程を概略的に示す部分断面図である。 図7と同様の視野による、ウエハの切断工程における反対面上での溝形成工程を概略的に示す部分断面図である。 図6と同様の視野による、ウエハの切断工程における主面上での溝形成工程を概略的に示す部分断面図である。 図7と同様の視野による、ウエハの切断工程における主面上での溝形成工程を概略的に示す部分断面図である。 図6と同様の視野による、反対面および主面上に溝が形成されたウエハの構成を概略的に示す部分断面図である。 図7と同様の視野による、反対面および主面上に溝が形成されたウエハの構成を概略的に示す部分断面図である。 図6と同様の視野による、反対面および主面上に溝が形成されたウエハが割断される工程を概略的に示す部分断面図である。 図7と同様の視野による、反対面および主面上に溝が形成されたウエハが割断される工程を概略的に示す部分断面図である。 本発明の実施の形態1における実施例および比較例におけるウエハ基板の割断荷重を示すグラフ図である。 本発明の実施の形態1における実施例および比較例における炭化珪素半導体装置としての半導体素子チップの抗折強度を示すグラフ図である。 本発明の実施の形態2における炭化珪素半導体装置としての半導体素子チップの製造方法における、ウエハ基板上に半導体素子構造を形成する工程を概略的に示す斜視図である。 本発明の実施の形態2における炭化珪素半導体装置としての半導体素子チップの構成を概略的に示す斜視図である。 本発明の実施の形態3における炭化珪素半導体装置としての半導体素子チップの製造方法の一工程を概略的に示す斜視図である。 図20の工程を行う製造装置としてのダイシング装置を概略的に示す部分正面図である。
本明細書において、六方晶系の炭化珪素単結晶に関して、「c面」、「m面」および「a面」という結晶学上の用語が用いられる。c面は、指数を用いて包括的に表せば{0001}面である。{0001}面は、より具体的には、シリコン面である(0001)面、または、カーボン面である(000−1)面である。m面は、指数を用いて包括的に表せば{1−100}面である。a面は、指数を用いて包括的に表せば{11−20}面である。なお、本明細書において指数の整数値の前に付されるマイナス符号は、結晶学において指数の整数値の上に付されるバーに対応している。
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
<実施の形態1>
(炭化珪素半導体装置)
図1を参照して、本実施の形態の半導体素子チップ90a(炭化珪素半導体装置)は、チップ基板11(基板)と、半導体素子構造4と、オーミック電極5とを有する。
チップ基板11は、六方晶系の炭化珪素単結晶から作られている。チップ基板11は、主面12a(図中、上面)と、側面15m(第1の側面)と、側面15a(第2の側面)とを有する。またチップ基板11は、主面12aと反対の反対面12b(図中、下面)と、側面15aと反対の側面と、側面15mと反対の側面とを有する。主面12aと反対面12bとは互いに平行である。また、側面15aと、その反対の側面とは、互いに平行である。また、側面15mと、その反対の側面とは、互いに平行である。チップ基板11は、反対面12bと側面15mとの間のエッジ部28mと、主面12aと側面15mとの間のエッジ部38mと、反対面12bと側面15aとの間のエッジ部28aと、主面12aと側面15aとの間のエッジ部38aとを有する。エッジ部28m、38m、28aおよび38aの各々は、直線状に延在している。
主面12aは六方晶系のc面に対して傾いており、好ましくは2°以上8°以下傾いている。言い換えれば、主面12aは、c面に対して2°以上8°以下のオフ角θを有する。オフ角θは、例えば4°程度である。
側面15mは、主面12aおよびc面に対して垂直である。側面15aは、側面15mおよびc面に対して垂直であり、主面12aに対してオフ角θに対応して傾いている。好ましくは側面15aは、六方晶系のa面またはm面であり、本実施の形態においてはa面であるものとして説明する。側面15aがa面である場合、側面15mはm面である。
半導体素子構造4は主面12a上に設けられている。オーミック電極5は反対面12b上に設けられている。半導体素子構造4は、例えば、パワートランジスタ素子構造またはパワーダイオード素子構造である。トランジスタ素子構造は、例えば、MIS(Metal Insulator Semiconductor)構造またはJFET(Junction Field Effect Transistor)構造である。ダイオード素子構造は、例えば、SBD(Schottky Barrier Diode)構造またはpnダイオード構造である。半導体素子構造4がMIS構造の場合、半導体素子チップ90aは、例えば、ドレイン電極としてのオーミック電極5と、半導体素子構造4に含まれるソース電極およびゲート電極とを有するMISFET素子チップである。この場合にチップ基板11の反対面12bにコレクタ領域が設けられていれば、半導体素子チップ90aはIGBT(Insulated Gate Bipolar Transistor)素子チップであり得る。半導体素子構造4がSBD構造の場合、半導体素子チップ90aは、半導体素子構造4に含まれるショットキー電極を有するSBD素子チップである。半導体素子構造4がpnダイオード構造の場合、半導体素子チップ90aは、例えば、カソード電極としてのオーミック電極5と、半導体素子構造4に含まれるアノード電極とを有するpnダイオード素子チップである。半導体素子構造4は、例えば数mm〜10mm四方程度の大きさを有する。オーミック電極5は、例えば、チタン、ニッケルおよび金などによる多層金属膜である。
(製造方法)
次に、半導体素子チップ90aの製造方法について説明する。大きく分けて、ウエハレベル工程と、切断工程とが行われる。
最初にウエハレベル工程について、以下に説明する。
図2および図3を参照して、六方晶系の炭化珪素単結晶から作られたウエハ基板12(基板)が準備される。ウエハ基板12は、最終的にはチップ基板11(図1)へと割断されるものであり、上述した主面12aおよび反対面12bが設けられている。主面12aは、上述したオフ角θを有する。言い換えれば、結晶軸CAとしての六方晶系のc軸に対して、主面12aの面方位はオフ角θ傾いている。オフ角θのオフ方位は、本実施の形態においてはa軸方向である。よって、主面12aに垂直な方向、すなわち厚さ方向、に対して、m面は平行であり、a面はオフ角θほど傾いている。
図中、ウエハ基板12の主面12aは、おおよそ円形状であり、例えば、75mm程度(3インチ)、100mm程度(4インチ)または150mm程度(6インチ)の直径を有する。ウエハ基板12の厚さは、例えば350μm程度である。
主面12aにはオリエンテーションフラット2(第1のオリエンテーションフラット)およびオリエンテーションフラット3(第2のオリエンテーションフラット)が設けられている。オリエンテーションフラット2および3により、ウエハ基板12が切断されるべき方向を把握することができる。オリエンテーションフラット2および3のそれぞれは、m面およびa面に平行な直線部を有する。オリエンテーションフラット2および3は互いに異なる長さを有することが好ましく、それによりウエハ基板12の表裏を区別することが可能となる。
図4を参照して、主面12a上に複数の半導体素子構造4がマトリックス状に形成される。また反対面12b上にオーミック電極5が、例えば蒸着法により形成される。なお半導体素子構造4の形成後、かつオーミック電極5の形成前に、反対面12bが研削されることによってウエハ基板12の厚さが、例えば300μm以下程度に薄くされてもよい。以上により、ウエハ基板12と、主面12a上の半導体素子構造4と、反対面12b上のオーミック電極5とを有するウエハ80aが得られる。
図5を参照して、ウエハ基板12は、主面12a上の切断ライン6mおよび6aに沿って切断されることになる。切断ライン6mおよび6aは、マトリックス状に形成された半導体素子構造4の間における、素子構造が形成されていない部分に位置している。切断ライン6mおよび6aのそれぞれはオリエンテーションフラット2および3に沿っている。よって主面12a上において切断ライン6mおよび6aのそれぞれはm面およびa面に平行である。
次に切断工程の概略について説明する。図6および図7のそれぞれは、切断ライン6mおよび6a(図5)に垂直な部分断面図である。
図6を参照して、切断ライン6mに沿う切断は、主面12aおよびc面に対して垂直な仮想面7m(第1の仮想面)に沿ってウエハ基板12が割断されることにより行われる。本実施の形態においては仮想面7mはm面である。仮想面7mが主面12aに垂直であることから、主面12a上における切断ライン6mと、反対面12b上において対応する切断ライン6mpとは、平面視において重なっている。
図7を参照して、切断ライン6aに沿う切断は、仮想面7m(図6)およびc面に対して垂直な仮想面7aに沿ってウエハ基板12が割断されることにより行われる。本実施の形態においては仮想面7aはa面である。仮想面7aが主面12aに垂直ではなく傾いていることから、主面12a上における切断ライン6aを基準として、反対面12b上において対応する切断ライン6apは平面視においてずれている。言い換えれば、反対面12b上において切断ライン6apは、切断ライン6aを含みかつ主面12aに対して垂直な仮想面7cからずれている。このずれ量は、基板の厚さをTとすると、T×tanθにより算出される。ずれが向かう方向は、結晶軸CAがオリエンテーションフラット3へ向かう方位と反対の方位に傾いている場合は、オリエンテーションフラット3へ向かう方向である。逆に、結晶軸CAがオリエンテーションフラット3へ向かう方位に傾いている場合は、ずれが向かう方向は、オリエンテーションフラット3へ向かう方向と反対の方向である。
次に、切断工程のより具体的な方法について、さらに図8〜図15を参照して説明する。なお図8、図10、図12および図14は、図6の視野に対応し、図9、図11、図13および図15は、図7の視野に対応している。
図8を参照して、反対面12b上に、仮想面7m上に位置する溝8m(第1の溝)が形成される。言い換えれば、切断ライン6mpに沿って溝8mが形成される。溝8mは、本実施の形態においては、レーザ光により形成される。このレーザ光は、ウエハ基板12の反対面12b上に焦点を有する。言い換えれば、このレーザ光は、ウエハ基板12とオーミック電極5との境界に焦点を有する。
図9を参照して、反対面12b上に、仮想面7a上に位置する溝8a(第2の溝)が形成される。言い換えれば、切断ライン6apに沿って溝8aが形成される。溝8aは、本実施の形態においては、レーザ光により形成される。このレーザ光は、ウエハ基板12の反対面12b上に焦点を有する。言い換えれば、このレーザ光は、ウエハ基板12とオーミック電極5との境界に焦点を有する。
図10を参照して、主面12a上に、仮想面7m上に位置する溝18m(第3の溝)が形成される。言い換えれば、切断ライン6mに沿って溝18mが形成される。溝18mは、ウエハ基板12の主面12a上に焦点を有するレーザ光により形成される。
図11を参照して、主面12a上に、仮想面7a上に位置する溝18a(第4の溝)が形成される。言い換えれば、切断ライン6aに沿って溝18aが形成される。溝18aは、ウエハ基板12の主面12a上に焦点を有するレーザ光により形成される。
図12および図13を参照して、以上により、ウエハ基板12に溝8m、8a、18mおよび18aが設けられる。上述した、レーザ光を用いる加工装置としては、ウエハ80aを支持する支持台と、レーザ光を放出するレーザヘッドと、レーザ光の焦点深さを制御する機能と、平面視において焦点位置を走査する機能とを有するものが用いられ得る。焦点位置を走査する機能は、支持台およびレーザヘッドの相対位置を変位可能とするための移動機構が設けられればよい。
次に、荷重が加えられることによってウエハ基板12が割断される。具体的には、溝8mおよび18mの各々の底部の稜線をつなぐ面に沿ってウエハ基板12が割断される。言い換えれば仮想面7mに沿ってウエハ基板12が割断される。また溝8aおよび18aの各々の底部の稜線をつなぐ面に沿ってウエハ基板12が割断される。言い換えれば仮想面7aに沿ってウエハ基板12が割断される。
さらに図14および図15を参照して、上記割断により、ウエハ基板12を有するウエハ80aから、図1で説明した、チップ基板11を有する半導体素子チップ90aが得られる。溝8m、8a、18mおよび18aのそれぞれであった部分は、分割されることで、エッジ部28m、28a、38mおよび38aとなる。
(実施例)
図16は、切断ライン6mおよび6a(図5)に沿った割断の際に必要な荷重を測定した結果を実施例および比較例1の各々について示すグラフである。図中、エラーバーは測定データの最大値および最小値を表し、円形のプロットは測定データの平均値を表す。
比較例1においては、割断前に、レーザ光を用いてウエハ基板12を局所的に改質する工程が行われた。レーザ光は、平面視において切断ライン6mおよび6a(図5)の各々に沿って走査された。また各切断ラインに対応してレーザ光の複数回の走査が、ウエハ基板12の厚さ方向におけるレーザ光の焦点位置を変えつつ行われた。これにより、各切断予定ラインに対応して、複数列の改質領域が、ウエハ基板12内でウエハ基板12の厚さ方向に並ぶように形成された。よって比較例1における割断は、すべて主面12aに垂直な面に沿って行われた。具体的には、m面に沿った割断と、a面からオフ角θほど傾いた面に沿った割断とが行われた。
測定の結果、実施例においては、切断ライン6mおよび6aの間で荷重はほぼ同じであった。これに対して比較例においては、切断ライン6mに沿った割断に必要な荷重は実施例におけるものとほぼ同様であるものの、切断ライン6aに沿った割断に必要な荷重はその1.5倍程度であった。このように比較例における切断ライン6aに沿った割断のみが大きな荷重を必要としたのは、この割断が、c面に垂直な方向に沿ったものでないこと、より具体的にはm面およびa面のいずれにも沿ったものでないことに起因していると考えられる。
図17は、上記実施例および比較例1に加えて、ブレードダイシングにより厚さ方向全体にわたる切断が行われる比較例2について、チップ抗折強度を測定した結果を示すグラフである。図中、エラーバーは測定データの最大値および最小値を表し、円形のプロットは測定データの平均値を表す。測定の結果、実施例によれば、ブレードダイシングによる比較例2と同様のチップ抗折強度が得られた。これに対して比較例1のチップ抗折強度は、より低かった。
この理由は、第1に、実施例におけるエッジ部28m、28a、38mおよび38a(図1)が、溝8m、8a、18mおよび18a(図12および図13)のそれぞれによって規定されたものであるのに対して、比較例1におけるエッジ部は割断によって生じたものであるためと考えられる。前者が溝8m、8a、18mおよび18aによって規定される直線性を有するのに対して、後者は、割断方向のばらつきに起因した直線性の乱れを有すると考えられる。直線性の乱れた部分は、チップ割れの起点となり得る。
第2に、実施例における側面15mおよび15a(図1)がレーザ光による改質を受けていないのに対して、比較例1における側面は部分的に改質されたものであるためと考えられる。前者が割断により形成された、比較的平坦な面を有するのに対して、後者は、部分的に形成された改質領域の存在に起因した凹凸を有すると考えられる。大きい凹凸を有する部分は、チップ割れの起点となり得る。
(効果)
本実施の形態によれば、c面に対してオフ角を有するウエハ基板12(図3)からの、半導体素子チップ90aとしてのチップの切り出しを、仮想面7m(図6)に沿った側面15mを形成する割断と、仮想面7a(図7)に沿った側面15aを形成する割断とにより行うことができる。仮想面7mおよび仮想面7aが共にc面に垂直であることから、各割断に必要な荷重の相違を抑制することができる。
側面15aは、六方晶系のa面またはm面であり、本実施の形態においてはa面である。これに対応して、仮想面7aは、六方晶系のa面またはm面であり、本実施の形態においてはa面である。これにより、仮想面7mおよび仮想面7aのそれぞれが、a面およびm面の一方および他方に対して平行となる。よって各割断に必要な荷重の相違を抑制することができる。
溝8mおよび8aが形成されることにより、反対面12b上における切断位置を規定することができる。また溝18mおよび18aが形成されることにより、主面12aにおける切断位置を規定することができる。これにより、割断面と主面12aおよび反対面12bの各々との境界、すなわちチップの縁、を、直線性が高く欠けの少ないものとすることができる。
溝8mおよび8aは、ウエハ基板12の反対面12b上に焦点を有するレーザ光により形成され、また溝18mおよび18aは、ウエハ基板12の主面12a上に焦点を有するレーザ光により形成される。これにより、レーザ光の照射によりウエハ基板12が変質する箇所を、主面12aおよび反対面12bの近傍に留めることができる。よって割断面の平坦性を高めることができる。また切断ライン6mおよび6a(図5)の各々を形成するのに必要なレーザ光の走査回数を2回に抑えることができる。これにより、比較例1のような、ウエハ基板12の厚さ方向におけるレーザ光の焦点位置を変えつつ多数回のレーザ光の走査を必要とする方法に比して、レーザ光の照射工程に要する時間を短縮することができる。
ウエハ基板12の主面12aはc面に対して2°以上8°以下傾いている。これにより、ウエハ基板12のオフ角を、半導体装置向けに広く用いられている2°以上8°以下の値とすることができる。
なお本実施の形態においては第2の側面および第2の仮想面がa面である場合について説明したが、第2の側面および第2の仮想面はa面に限定されるものではなく、例えばm面であってもよい。この場合、第1の側面および第1の仮想面がa面となる。
<実施の形態2>
図18を参照して、本実施の形態においては、ウエハ80a(図4)と異なり、ウエハ80bは、ウエハ基板12の反対面12b上に半導体素子構造4を形成し、かつ主面12a上にオーミック電極5を形成することにより得られる。反対面12b上における切断ライン6apを基準として、主面12a上において対応する切断ライン6a(図18において図示せず)は平面視においてずれている。このずれ量自体は、実施の形態1と同様にT×tanθにより算出される。ずれが向かう方向は、結晶軸CAがオリエンテーションフラット3へ向かう方位と反対の方位に傾いている場合は、オリエンテーションフラット3へ向かう方向と反対の方向である。逆に、結晶軸CAがオリエンテーションフラット3へ向かう方位に傾いている場合は、ずれが向かう方向は、オリエンテーションフラット3へ向かう方向である。
図19を参照して、上記方法により得られた半導体素子チップ90bは、半導体素子チップ90aと異なり、主面12a上に設けられた半導体素子構造4と、反対面12b上に設けられたオーミック電極5とを有する。
なお、上記以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。本実施の形態によっても、実施の形態1とほぼ同様の効果が得られる。
<実施の形態3>
図20を参照して、本実施の形態においては、溝8m、8a、18mおよび18a(図12および図13)が、レーザ加工に代わり機械加工によって形成される。この機械加工は、ダイシング装置20を用いたダイシングにより行い得る。
図21を参照して、ダイシング装置20は、例えば、スピンドル軸16と、薄刃砥石(ブレード)17と、フランジ18と、固定ネジ19とを有する。スピンドル軸16はエアーおよびボール軸受により回転可能に構成されている。ブレード17は主成分としてダイヤモンド粒子を有する。フランジ18は金属から作られている。ブレード17は、フランジ18により挟み込まれており、スピンドル軸16に対して固定ネジ19により保持されている。ダイシング装置20は、ブレード17を一定高さに保った状態で回転させながら走査することにより、切削加工を行う。これにより、溝8m、8a、18mおよび18a(図12および図13)が形成される。
切削を行うブレード17の先端形状は、その角度などは特に限定されないが、V字形状を有することが好ましい。これによりウエハ基板12の割断の起点を溝先端により容易に決定し得る。
なお、上記以外の構成については、上述した実施の形態1または2の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。本実施の形態によっても、実施の形態1または2とほぼ同様の効果が得られる。加工速度は、レーザ加工ほどではないにしても、ブレード17によってウエハ基板12を厚さ方向全体にわたって切断する場合と比べれば、速くすることができる。この理由は、ウエハ基板12とブレード17との接触面積が抑えられることにより加工負荷が小さくなるためである。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
2 オリエンテーションフラット(第1のオリエンテーションフラット)、3 オリエンテーションフラット(第2のオリエンテーションフラット)、4 半導体素子構造、5 オーミック電極、6a,6m,6ap,6mp 切断ライン、7m 仮想面(第1の仮想面)、7a 仮想面(第2の仮想面)、8m 溝(第1の溝)、8a 溝(第2の溝)、18m 溝(第3の溝)、18a 溝(第4の溝)、11 チップ基板(基板)、12 ウエハ基板(基板)、12a 主面、12b 反対面、15m 側面(第1の側面)、15a 側面(第2の側面)、28a,28m,38a,38m エッジ部、80a,80b ウエハ、90a,90b 半導体素子チップ(炭化珪素半導体装置)。

Claims (9)

  1. 六方晶系の炭化珪素単結晶から作られ、前記六方晶系のc面に対して傾いた主面が設けられた基板を準備する工程と、
    前記主面および前記c面に対して垂直な第1の仮想面に沿って前記基板を割断する工程と、
    前記第1の仮想面および前記c面に対して垂直な第2の仮想面に沿って前記基板を割断する工程と
    を備える、炭化珪素半導体装置の製造方法。
  2. 前記第2の仮想面は前記六方晶系のa面およびm面のいずれか一方である、請求項1に記載の炭化珪素半導体装置の製造方法。
  3. 前記基板の前記主面には、前記m面およびa面のそれぞれに対して平行な第1のオリエンテーションフラットおよび第2のオリエンテーションフラットが設けられている、請求項2に記載の炭化珪素半導体装置の製造方法。
  4. 前記基板には前記主面と反対の反対面が設けられており、
    前記反対面上に、前記第1の仮想面上に位置する第1の溝を形成する工程と、
    前記反対面上に、前記第2の仮想面上に位置する第2の溝を形成する工程と、
    前記主面上に、前記第1の仮想面上に位置する第3の溝を形成する工程と、
    前記主面上に、前記第2の仮想面上に位置する第4の溝を形成する工程とをさらに備える、
    請求項1から3のいずれか1項に記載の炭化珪素半導体装置の製造方法。
  5. 前記第1の溝および第2の溝を形成する工程は、前記基板の前記反対面上に焦点を有するレーザ光により行われ、前記第3の溝および第4の溝を形成する工程は、前記基板の前記主面上に焦点を有するレーザ光により行われる、請求項4に記載の炭化珪素半導体装置の製造方法。
  6. 前記基板の前記主面は前記c面に対して2°以上8°以下傾いている、請求項1から5のいずれか1項に記載の炭化珪素半導体装置の製造方法。
  7. 六方晶系の炭化珪素単結晶から作られ、前記六方晶系のc面に対して傾いた主面と、前記主面および前記c面に対して垂直な第1の側面と、前記第1の側面および前記c面に対して垂直な第2の側面とを有する基板と、
    前記主面上に設けられた半導体素子構造と
    を備える、炭化珪素半導体装置。
  8. 前記第2の側面は前記六方晶系のa面およびm面のいずれか一方である、請求項7に記載の炭化珪素半導体装置。
  9. 前記基板の前記主面は前記c面に対して2°以上8°以下傾いている、請求項7または8に記載の炭化珪素半導体装置。
JP2015089932A 2015-04-27 2015-04-27 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 Pending JP2016207908A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015089932A JP2016207908A (ja) 2015-04-27 2015-04-27 炭化珪素半導体装置の製造方法および炭化珪素半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015089932A JP2016207908A (ja) 2015-04-27 2015-04-27 炭化珪素半導体装置の製造方法および炭化珪素半導体装置

Publications (1)

Publication Number Publication Date
JP2016207908A true JP2016207908A (ja) 2016-12-08

Family

ID=57487960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015089932A Pending JP2016207908A (ja) 2015-04-27 2015-04-27 炭化珪素半導体装置の製造方法および炭化珪素半導体装置

Country Status (1)

Country Link
JP (1) JP2016207908A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019121790A (ja) * 2017-12-27 2019-07-22 日亜化学工業株式会社 発光装置
CN112872610A (zh) * 2021-01-28 2021-06-01 常州大学 一种基于激光制作沟槽mosfet的方法与装置
US11621319B2 (en) 2018-08-10 2023-04-04 Rohm Co., Ltd. SiC semiconductor device
WO2023058509A1 (ja) * 2021-10-08 2023-04-13 三星ダイヤモンド工業株式会社 SiC半導体装置
US11784039B2 (en) 2020-04-15 2023-10-10 Denso Corporation Method for manufacturing gallium nitride semiconductor device
US11810821B2 (en) 2020-04-15 2023-11-07 Denso Corporation Semiconductor chip and method for manufacturing the same
US11916112B2 (en) 2018-08-10 2024-02-27 Rohm Co., Ltd. SiC semiconductor device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261370A (ja) * 2001-03-06 2002-09-13 Sony Corp 窒化物系半導体素子の作製方法
JP2005116844A (ja) * 2003-10-09 2005-04-28 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US20070119892A1 (en) * 2005-09-28 2007-05-31 Nicholas Horsfield Method of splitting of brittle materials with trenching technology
JP2010225756A (ja) * 2009-03-23 2010-10-07 Stanley Electric Co Ltd 半導体装置の製造方法
WO2011090024A1 (ja) * 2010-01-19 2011-07-28 シャープ株式会社 機能素子およびその製造方法
JP2011243730A (ja) * 2010-05-18 2011-12-01 Showa Denko Kk 半導体発光チップおよび基板の加工方法
JP2013247147A (ja) * 2012-05-23 2013-12-09 Hamamatsu Photonics Kk 加工対象物切断方法、加工対象物、及び、半導体素子

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261370A (ja) * 2001-03-06 2002-09-13 Sony Corp 窒化物系半導体素子の作製方法
JP2005116844A (ja) * 2003-10-09 2005-04-28 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US20070119892A1 (en) * 2005-09-28 2007-05-31 Nicholas Horsfield Method of splitting of brittle materials with trenching technology
JP2010225756A (ja) * 2009-03-23 2010-10-07 Stanley Electric Co Ltd 半導体装置の製造方法
WO2011090024A1 (ja) * 2010-01-19 2011-07-28 シャープ株式会社 機能素子およびその製造方法
JP2011243730A (ja) * 2010-05-18 2011-12-01 Showa Denko Kk 半導体発光チップおよび基板の加工方法
JP2013247147A (ja) * 2012-05-23 2013-12-09 Hamamatsu Photonics Kk 加工対象物切断方法、加工対象物、及び、半導体素子

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019121790A (ja) * 2017-12-27 2019-07-22 日亜化学工業株式会社 発光装置
JP7157331B2 (ja) 2017-12-27 2022-10-20 日亜化学工業株式会社 発光装置
US11621319B2 (en) 2018-08-10 2023-04-04 Rohm Co., Ltd. SiC semiconductor device
US11916112B2 (en) 2018-08-10 2024-02-27 Rohm Co., Ltd. SiC semiconductor device
US11784039B2 (en) 2020-04-15 2023-10-10 Denso Corporation Method for manufacturing gallium nitride semiconductor device
US11810821B2 (en) 2020-04-15 2023-11-07 Denso Corporation Semiconductor chip and method for manufacturing the same
CN112872610A (zh) * 2021-01-28 2021-06-01 常州大学 一种基于激光制作沟槽mosfet的方法与装置
WO2023058509A1 (ja) * 2021-10-08 2023-04-13 三星ダイヤモンド工業株式会社 SiC半導体装置

Similar Documents

Publication Publication Date Title
JP2016207908A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP7320130B2 (ja) 緩和された正の湾曲を有する炭化ケイ素ウェーハを処理するための方法
JP4346598B2 (ja) 化合物半導体素子及びその製造方法
WO2013176089A1 (ja) 加工対象物切断方法、加工対象物、及び、半導体素子
US9508655B2 (en) Method for forming identification marks on refractory material single crystal substrate, and refractory material single crystal substrate
JP6497358B2 (ja) 炭化珪素半導体装置の製造方法
TW200849670A (en) Process for producing compound semiconductor device and compound semiconductor device
JP5233936B2 (ja) 窒化物半導体基板
JP2007081144A (ja) 炭化ケイ素半導体装置
JP6244431B2 (ja) スクライブ装置
US10056247B2 (en) Method of manufacturing silicon carbide semiconductor device
JP7209513B2 (ja) 半導体チップの製造方法および半導体ウェハ
JP2015135902A (ja) ウェハの製造方法およびウェハの製造装置
JP2012015545A (ja) 窒化物半導体基板
JP2014086446A (ja) SiCウェハの切断方法
US10636708B2 (en) Method of manufacturing semiconductor device
KR102190861B1 (ko) 스크라이브 방법 및 스크라이브 장치
JP2017168675A (ja) 半導体装置およびその製造方法
JP5989422B2 (ja) 半導体装置の製造方法
US20240139883A1 (en) Method for processing gallium oxide substrate
WO2023058509A1 (ja) SiC半導体装置
JP2021034680A (ja) レーザースライシング装置及びそれを用いたスライシング方法
JP2009054718A (ja) 半導体装置の製造方法
JP2021034670A (ja) 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法
JP2011251909A (ja) 窒化物半導体基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180724

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190205