JP2016201076A - Temperature compensation circuit - Google Patents
Temperature compensation circuit Download PDFInfo
- Publication number
- JP2016201076A JP2016201076A JP2015082798A JP2015082798A JP2016201076A JP 2016201076 A JP2016201076 A JP 2016201076A JP 2015082798 A JP2015082798 A JP 2015082798A JP 2015082798 A JP2015082798 A JP 2015082798A JP 2016201076 A JP2016201076 A JP 2016201076A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- circuit
- emitter
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
Description
本発明は、温度補償回路に関する。 The present invention relates to a temperature compensation circuit.
温度が変化した場合でも一定の電流を出力することができる電流源には多くの需要がある。このような電流源の出力を温度係数ゼロとみなすことができる抵抗に接続した場合には、温度が変化した場合でも一定の電圧が得られる電圧源として利用することができる。これらの電流源、電圧源は、アナログデジタル(AD)変換器、デジタルアナログ(DA)変換器の基準源としてしばしば利用される。高精度のAD変換処理、DA変換処理を行おうとした場合、温度変化に対して基準源の出力が変動すると、所望の精度が得られなくなる。そのため、このような電流源(もしくは、電流源を利用した電圧源)に関しては、その安定度(出力精度)が重要となる。 There is a great demand for a current source that can output a constant current even when the temperature changes. When the output of such a current source is connected to a resistor that can be regarded as having a temperature coefficient of zero, it can be used as a voltage source that can obtain a constant voltage even when the temperature changes. These current sources and voltage sources are often used as reference sources for analog-to-digital (AD) converters and digital-to-analog (DA) converters. When high precision AD conversion processing and DA conversion processing are to be performed, if the output of the reference source fluctuates with respect to temperature changes, the desired accuracy cannot be obtained. Therefore, regarding such a current source (or a voltage source using the current source), the stability (output accuracy) is important.
特許文献1は安定化電流源回路に関し、例えばその図2を参照すると、温度が上昇するとトランジスタQ3のコレクタ−エミッタ電流が減少するため、回路としては負の温度係数を持っていることとなり、温度が上昇すると出力電流が減少する。特許文献2は二端子温度補償付き定電流源回路を開示しており、例えばその図3を参照すると、負の温度係数を有する電流INの回路と正の温度係数を有する電流IPの回路とを合成することで、大きな負と正の温度係数を打ち消し、低い温度係数を実現している。この図3の回路では、電源電圧に依存して出力電流が大きく変化する。特許文献3は定電流発生回路に関する。図示されている回路は正の温度特性を持ち、温度が上昇するにしたがって出力電流が増加する。
出力電流の変動を確認するため、特許文献3の図面に例示されている回路に類似の試験回路(図11)を想定した。図11の試験回路は、Q4のエミッタへ接続した抵抗器RPTCの両端電位V_R(バンドギャップ電圧:BGV)を、Q3のベース−エミッタ電圧(VBE)の10%程度で動作させる、100μAの電流源の設計例としている。
In order to confirm the fluctuation of the output current, a test circuit (FIG. 11) similar to the circuit illustrated in the drawing of
図11の回路において、Q3のVBE=Q4のVBE+V_Rである。Q3のエミッタ電流とQ4のエミッタ電流は、Q1とQ2のPNP型バイポーラトランジスタのペアによりほぼ均等に分配され、それぞれがおよそ50μAとなる。この場合、Q3のエミッタ電流が50μAのときのQ3のベース−エミッタ電位(Q3_VBE)は0.6V前後であった。 In the circuit of FIG. 11, VBE of Q3 = VBE + V_R of Q4. The emitter current of Q3 and the emitter current of Q4 are almost evenly distributed by the pair of PNP bipolar transistors of Q1 and Q2, and each becomes about 50 μA. In this case, the base-emitter potential (Q3_VBE) of Q3 when the emitter current of Q3 was 50 μA was around 0.6V.
この0.6Vの10%をRPTCの端子間電圧であるBGVとすれば、その値は0.06V(60mV)となり、その結果Q4のベース−エミッタ電位(Q4_VBE)は0.54Vと算出される。これからトランジスタQ4のベース−エミッタ電位(Q4_VBE)が0.54Vのときのエミッタ電流が求められる。 If 10% of 0.6V is BGV, which is the voltage between terminals of RPTC, the value is 0.06V (60 mV), and as a result, the base-emitter potential (Q4_VBE) of Q4 is calculated as 0.54V. . From this, the emitter current when the base-emitter potential (Q4_VBE) of the transistor Q4 is 0.54V is obtained.
回路シミュレータと実際に試作した回路とによる図11の回路についての2種類の実験から、Q4_VBEが0.54Vのときのエミッタ電流は約8μAであった。この結果、Q4に50μAのエミッタ電流を流すためには、Q4のエミッタ面積は、Q3のエミッタ面積の6倍(またはQ3と同一の特性をもつ素子をQ4として6素子並列に接続して用いる)である。 From two types of experiments on the circuit of FIG. 11 using a circuit simulator and an actually manufactured circuit, the emitter current was about 8 μA when Q4_VBE was 0.54V. As a result, in order to flow an emitter current of 50 μA through Q4, the emitter area of Q4 is six times the emitter area of Q3 (or an element having the same characteristics as Q3 is used by connecting six elements in parallel as Q4). It is.
この実験から図11の回路の温度係数は正であり、その値はおおよそ3000ppm/度と求められた。これは、温度変化1度につき出力電流が0.3%変動することを意味している。つまり、回路の動作範囲である温度では、100度の変化に対し電流源の電流は30%程度変動することになる。このレベルで出力電流が変動することは、前記したような高精度が要求される定電流源としては使用できない問題がある。このような出力電圧変動は、高精度の基準電圧を得る点でも問題となる。 From this experiment, the temperature coefficient of the circuit of FIG. 11 was positive, and the value was determined to be approximately 3000 ppm / degree. This means that the output current varies by 0.3% per one degree of temperature change. That is, at the temperature that is the operation range of the circuit, the current of the current source fluctuates about 30% with respect to a change of 100 degrees. The fluctuation of the output current at this level has a problem that it cannot be used as a constant current source requiring high accuracy as described above. Such output voltage fluctuations also pose a problem in obtaining a highly accurate reference voltage.
本発明は、シンプルな回路構成で高精度の基準電圧を得ることを可能とする温度補償回路を提供することを一つの目的としている。 An object of the present invention is to provide a temperature compensation circuit capable of obtaining a highly accurate reference voltage with a simple circuit configuration.
上記の目的等を達成するための本発明の一態様に係る温度補償回路は、第1〜第5のトランジスタと、第1及び第2の抵抗要素とを備え、第1及び第2のトランジスタはベース同士が接続されており、第3及び第4のトランジスタはベース同士が接続されており、第1のトランジスタのコレクタと第3のトランジスタのコレクタとが接続されており、第2のトランジスタのコレクタと第4のトランジスタのコレクタとが接続されており、第5のトランジスタのコレクタが第1及び第2のトランジスタのベースに接続されており、第5のトランジスタのベースが第1のトランジスタのコレクタと第3のトランジスタのコレクタとに接続されており、第5のトランジスタのエミッタが第4のトランジスタのエミッタに接続されており、第1及び第2のトランジスタのエミッタは正電源ラインに接続されており、第3及び第4のトランジスタのエミッタは負電源ラインに接続されており、第4のトランジスタのベースとコレクタとが接続されており、第4のトランジスタのコレクタとエミッタとの間に第1の抵抗要素が接続されており、第4のトランジスタのエミッタと負電源ラインとの間に第2の抵抗要素が接続されている基本構成を有する。そして、前記第2の抵抗要素と負電源ラインとの間に第3の抵抗要素が接続されており、前記第2の抵抗要素の端子間電圧、前記第3の抵抗要素の端子間電圧、及び前記第2の抵抗要素と前記第3の抵抗要素との直列回路の両端電圧を基準電圧として取り出すように構成されている。
本発明の他の態様に係る温度補償回路は、前記基本構成を備え、前記第1のトランジスタと同期して動作する第6のトランジスタであって、そのエミッタが正電源ラインに接続され、そのコレクタが第4の抵抗要素を介して負電源ラインに接続されるトランジスタを備え、前記第4の抵抗要素の端子間電圧を基準電圧として取り出すように構成されている。
さらに、本発明の他の態様に係る温度補償回路は、前記基本構成を備え、前記第1のトランジスタと同期して動作する第7のトランジスタであって、そのエミッタが負電源ラインに接続され、そのコレクタが第5の抵抗要素を介して正電源ラインに接続されるトランジスタを備え、前記第5の抵抗要素の端子間電圧を基準電圧として取り出すように構成されている。
In order to achieve the above object and the like, a temperature compensation circuit according to one embodiment of the present invention includes first to fifth transistors, first and second resistance elements, and the first and second transistors are The bases are connected, the bases of the third and fourth transistors are connected, the collector of the first transistor and the collector of the third transistor are connected, and the collector of the second transistor And the collector of the fourth transistor are connected, the collector of the fifth transistor is connected to the bases of the first and second transistors, and the base of the fifth transistor is connected to the collector of the first transistor. The third transistor is connected to the collector of the third transistor, and the emitter of the fifth transistor is connected to the emitter of the fourth transistor. The emitters of the transistors are connected to the positive power supply line, the emitters of the third and fourth transistors are connected to the negative power supply line, the base and collector of the fourth transistor are connected, The first resistance element is connected between the collector and the emitter of the first transistor, and the second resistance element is connected between the emitter and the negative power supply line of the fourth transistor. A third resistance element is connected between the second resistance element and the negative power supply line; a voltage between the terminals of the second resistance element; a voltage between the terminals of the third resistance element; The voltage across the series circuit of the second resistance element and the third resistance element is taken out as a reference voltage.
A temperature compensation circuit according to another aspect of the present invention is a sixth transistor having the basic configuration and operating in synchronization with the first transistor, the emitter of which is connected to a positive power supply line, and the collector thereof Includes a transistor connected to a negative power supply line via a fourth resistance element, and is configured to take out a voltage between terminals of the fourth resistance element as a reference voltage.
Furthermore, a temperature compensation circuit according to another aspect of the present invention is a seventh transistor having the basic configuration and operating in synchronization with the first transistor, the emitter of which is connected to a negative power supply line, The collector includes a transistor connected to a positive power supply line via a fifth resistance element, and is configured to take out the voltage between the terminals of the fifth resistance element as a reference voltage.
本発明の一態様によれば、シンプルな回路構成で高精度の基準電圧を得ることを可能とする温度補償回路が提供される。 According to one embodiment of the present invention, a temperature compensation circuit that can obtain a highly accurate reference voltage with a simple circuit configuration is provided.
第1実施形態
本発明の温度補償回路について、添付図面を参照しながらその実施形態に即して説明する。図1に本実施形態の温度補償回路1の構成例を示している。温度補償回路1は二端子回路であり、バイポーラトランジスタQ1〜Q5、抵抗器RN、RPを備えるシンプルな構成を有する。
First Embodiment A temperature compensation circuit of the present invention will be described according to an embodiment thereof with reference to the accompanying drawings. FIG. 1 shows a configuration example of the
Q1とQ2とは、それぞれのベースを共有しているPNP型ペアトランジスタである。このQ1とQ2のPNPペア回路は、ベース−エミッタ電圧が等しければ、カレントミラー回路と同様に動作する。
Q3とQ4とは、それぞれのベースを共有しているNPN型ペアトランジスタである。
Q1とQ2のそれぞれのエミッタは、正電圧側端子(VH)に接続されている。Q1とQ3のそれぞれのコレクタは接続されている。Q2とQ4のそれぞれのコレクタもまた接続されている。Q4はベース−コレクタ間が接続されている、ダイオードの様な接続をしたトランジスタである。
Q3のエミッタは負電圧側端子(VL)に接続されている。また、Q4のエミッタは抵抗器RPを通じてVLに接続されている。
Q4のベース−エミッタ間(すなわちコレクタ−エミッタ間)には抵抗器RNが接続されている。
Q5のベースはQ1とQ3のそれぞれのコレクタへ接続されている。Q5のコレクタはQ1とQ2のそれぞれのベースへ接続されている。Q5のエミッタはQ4のエミッタへ接続されている。トランジスタQ1〜Q5は共にエミッタ接地動作である。
Q5のコレクタはQ1のベースへ接続され、Q1のコレクタはQ5のベースへ接続されることで、正帰還経路を形成している。また、Q5のコレクタはQ2のベースへ接続され、Q2のコレクタはQ3のベースへ接続され、Q3のコレクタはQ5のベースへ接続されていることで、負帰還経路を形成している。
Q3とQ4のペアは、ワイドラーカレントソース回路として知られている回路を反転した回路構成(インバースワイドラーカレントソース回路)である。ワイドラーカレントソース回路は、例えば米国特許第3320439号明細書に記載されている。
Q1 and Q2 are PNP pair transistors that share their respective bases. The P1 and Q2 PNP pair circuits operate in the same manner as the current mirror circuit if the base-emitter voltages are equal.
Q3 and Q4 are NPN-type pair transistors that share their respective bases.
Each emitter of Q1 and Q2 is connected to a positive voltage side terminal (V H ). The collectors of Q1 and Q3 are connected. The respective collectors of Q2 and Q4 are also connected. Q4 is a transistor having a diode-like connection in which the base and the collector are connected.
The emitter of Q3 is connected to the negative voltage side terminal (V L ). The emitter of Q4 is connected to a V L through a resistor R P.
A resistor RN is connected between the base and emitter of Q4 (that is, between the collector and emitter).
The base of Q5 is connected to the respective collectors of Q1 and Q3. The collector of Q5 is connected to the respective bases of Q1 and Q2. The emitter of Q5 is connected to the emitter of Q4. Transistors Q1 to Q5 are all in a grounded emitter operation.
The collector of Q5 is connected to the base of Q1, and the collector of Q1 is connected to the base of Q5, thereby forming a positive feedback path. The collector of Q5 is connected to the base of Q2, the collector of Q2 is connected to the base of Q3, and the collector of Q3 is connected to the base of Q5, thereby forming a negative feedback path.
The pair of Q3 and Q4 has a circuit configuration (inverse wideler current source circuit) obtained by inverting a circuit known as a wideler current source circuit. A wideler current source circuit is described, for example, in US Pat. No. 3,320,439.
温度補償回路1では、Q5によってQ3の出力を反転増幅することにより、ワイドラーカレントソース回路に対応したQ3とQ4の動作関係が入れ替わる。Q5は、正帰還と負帰還とを同時に行う多重帰還回路を構成し、回路全体の制御ゲインを大幅に増加させる効果を奏する。
RPは正の温度対電流を決定する抵抗器、RNは負の温度対電流を決定する抵抗器である。RPとRNの抵抗値を精密に調整することで、良好な対温度電流特性(温度係数TCがほぼ0)を得ることができる。この場合、Q3とQ4のエミッタ面積比はおよそ1:2〜3に設定されると特に良好な回路特性が得られるが、この構成は本発明に必須ではない。
In the
The R P resistor for determining a positive temperature versus current, is R N is a resistor for determining the negative temperature versus current. By precisely adjusting the resistance value of R P and R N, it is possible to obtain a good versus temperature current characteristic (temperature coefficient TC approximately 0). In this case, when the emitter area ratio between Q3 and Q4 is set to about 1: 2 to 3, particularly good circuit characteristics can be obtained, but this configuration is not essential to the present invention.
図1の温度補償回路1は、既知の正の温度直線特性(PTAT:Proportional-To-Absolute-Temperature)を示す回路(例えば米国特許4563632号明細書参照)に、抵抗器RNを追加することで実現することができる。以下、温度補償回路1を、出力電流が100μAの電流源として設計した場合の動作について説明する。VHからの電流は、Q1とQ2のPNP型トランジスタペアによりほぼ均等に分配され、それぞれがおよそ50μAとなる。Q1のエミッタ電流は50μAであるから、Q3のエミッタ電流も同様に50μAとなる(回路左辺)。Q2のエミッタ電流は50μAであるから、Q2のコレクタ電流もほぼ50μAとなり、Q1とQ2のベース電流を加えた電流が小さいとき、Q4のコレクタ電流と抵抗器RNへの電流として分配される。その後Q4のエミッタ電流、抵抗器RNへ分配された電流とわずかなQ5のエミッタ電流とが加算合成された電流もほぼ50μAで、そのすべてが抵抗器RPへ流入する(回路右辺)。ここでバンドギャップ電圧(BGV=RPの端子間電圧)を60mVと仮定すれば、図11の従来例に関して説明したように、Q3のベース−エミッタ電位(Q3_VBE)を0.6Vとすると、Q4のベース−エミッタ電位(Q4_VBE)は0.54Vと求まる。
Q2のコレクタ電流は50μAで、Q4のコレクタ電流と抵抗器RNへの電流として分配されるため、Q4のコレクタ電流は当然50μAよりも小さい。Q4のコレクタ電流をQ4のコレクタ電流の1/2の25μAと仮定すると、Q4のベース−エミッタ間電位(Q4_VBE)が0.54Vのときのエミッタ(飽和)電流は約8μAとなる。この結果から、Q4にエミッタ(飽和)電流として25μAを満たす条件は、Q4のエミッタ面積をQ3の約3倍の面積とすることであるとわかる。なお、Q3と同一の特性をもつ素子をQ4として3素子並列に接続する構成としてもよい。 The collector current of Q2 is 50 .mu.A, to be distributed as a current to the collector current and the resistor R N of Q4, the collector current of Q4 is naturally smaller than 50 .mu.A. Assuming that the collector current of Q4 is 25 μA, which is 1/2 of the collector current of Q4, the emitter (saturation) current when the base-emitter potential (Q4_VBE) of Q4 is 0.54 V is about 8 μA. From this result, it can be seen that the condition for satisfying 25 μA as the emitter (saturation) current in Q4 is that the emitter area of Q4 is about three times that of Q3. Note that an element having the same characteristics as Q3 may be connected in parallel as three elements as Q4.
なお、トランジスタQ1〜Q5としては、所要の出力電流に応じた特性を有する好適なものを選定することができる。また、抵抗器RP,RNの定数は、所要の出力電流特性、トランジスタQ1〜Q5の特性に基づいて決定することができる。さらにトランジスタQ1とQ2ならびにトランジスタQ3とQ4は、熱的に緊密に結合した時に最高の温度対電流特性を得ることができる。
以上説明したように、本発明の実施形態に係る温度補償回路1の回路構成は非常にシンプルで、バンドギャップ電位理論に基づいて、電流モードにより動作する定電流回路を提供する。本実施形態の温度補償回路では、温度補償された定電流特性を得ることができる。
また、本回路によれば大きな出力インピーダンスが得られ、動作電圧の変化に対し電流変化が非常に小さく、定電流精度を大きく向上させることができる。これは多量の正帰還と適度な負帰還とを両立させた回路構成により実現している。
また、本発明では二端子動作が可能であり、電子回路内の任意箇所へ自由に配置設計が可能で応用範囲が広い。
また、本回路は低い電位差で動作可能であり、シリコンバイポーラトランジスタを使った場合には、0.6〜0.7V程度(100μA/300Kのときの実施例)の低電圧から飽和動作を開始できる。そのため、電力損失を低減可能で効率が向上する。
As the transistors Q1 to Q5, suitable transistors having characteristics corresponding to a required output current can be selected. Also, the constant of the resistor R P, R N is required output current characteristics can be determined based on the characteristics of the transistor Q1 to Q5. Furthermore, the transistors Q1 and Q2 and the transistors Q3 and Q4 can obtain the best temperature-to-current characteristics when thermally coupled closely.
As described above, the circuit configuration of the
Further, according to this circuit, a large output impedance can be obtained, the current change is very small with respect to the change of the operating voltage, and the constant current accuracy can be greatly improved. This is realized by a circuit configuration in which a large amount of positive feedback and moderate negative feedback are compatible.
Further, in the present invention, a two-terminal operation is possible, and an arrangement design can be freely made at an arbitrary position in an electronic circuit, and the application range is wide.
Further, this circuit can operate with a low potential difference, and when a silicon bipolar transistor is used, a saturation operation can be started from a low voltage of about 0.6 to 0.7 V (an example at 100 μA / 300 K). . Therefore, power loss can be reduced and efficiency is improved.
なお、本実施形態では、プラス電極側(回路図の上部)にPNP型素子を、マイナス、或いはグランド電極側にNPN型素子を用いたが、+側PNP回路動作と−側NPN回路動作を対称に入れ替えた回路構成でも動作可能である。
また、電流性雑音が小さく、1/fコーナー周波数が低いため、低電圧、低雑音の電流源として利用可能である。
In this embodiment, a PNP type element is used on the positive electrode side (upper part of the circuit diagram) and an NPN type element is used on the negative or ground electrode side, but the + side PNP circuit operation and the − side NPN circuit operation are symmetrical. It is possible to operate even with a circuit configuration replaced with.
Further, since the current noise is small and the 1 / f corner frequency is low, it can be used as a low voltage, low noise current source.
実施例
次に、上記実施形態の温度補償回路1に関する実施例について説明する。まず、温度補償回路1を起動させるための起動回路を設けた構成について説明する。図2に起動回路10を備えた温度補償回路1の構成例を示している。図2の温度補償回路1は、図1の構成例において、Q1のエミッタ−コレクタ間に電流源I1を有する起動回路10を接続した構成となっている。
Examples Next, examples relating to the
本実施形態の温度補償回路1にかぎらず、正電圧側端子(VH)にエミッタを接続したPNP型トランジスタ(図1,2ではQ1とQ2)を使用した回路のベース電流は流出方向の電流である。したがって、電源投入後電位(VH−VL)が与えられても、Q1とQ2のベース電流はQ5がカットオフしているため流出できない。これを解決するために、電源投入時速やかにQ5を立ち上げるようにする。Q5はNPN型トランジスタであり、そのベース電流は流入方向の電流である。図2に例示する回路では、起動回路10として電流源I1を追加してQ5へベース電流を供給することにより回路1を起動(スタートアップ)させている。この電流源I1は、回路電流(出力電流IOUT)の1/1000程度の小さな電流源で充分であり、例えば飽和電流(IDSS)の小さいジャンクションFET(JFET)などがあげられる。なお、電流源I1は本発明の構成要素ではない。
The base current of the circuit using the PNP transistor (Q1 and Q2 in FIGS. 1 and 2) in which the emitter is connected to the positive voltage side terminal (V H ) is not limited to the
次に、温度補償回路1の特性を改善するために、位相補償回路を設けた構成例について説明する。図1に例示した温度補償回路1では、実動作上、位相補償回路が必要とされる場合もある。これは、正帰還と負帰還とを同時に行う多重帰還回路を担っているQ5により、回路全体の制御ゲインが大きいことから交流帯域で位相遷移が大きくなり、発振条件が生じる場合である。図3に例示している温度補償回路1では、図1の回路に対して、Q3のコレクタ−エミッタ間に、容量要素C1と抵抗器R1とを含む位相補償回路20を接続している。この位相補償回路20により、温度補償回路1の交流ゲインを調整し、必要な位相余裕を確保することができる。なお、容量要素C1、抵抗器R1は、本発明に必須の要素ではない。
Next, a configuration example in which a phase compensation circuit is provided in order to improve the characteristics of the
次に、本実施形態の温度補償回路1(図1)により得られる出力電流特性について説明する。本回路の動作特性を回路シミュレータにより検証した。本回路による温度補償は二次関数補償で、補償後その軌跡は三次関数の曲線を描く。図4A,図4Bに、温度補償回路1において回路周辺温度を−55〜125℃の範囲で変化させた場合の出力電流の変化を示している。いずれのグラフも電源電圧(VH−VL)を1Vから10Vまで変化させた場合の出力電流値の範囲を薄墨で示している。図4Aに示すように、出力電流値はほぼ99.88〜100.15μAの範囲となっており、出力電流変動の範囲はほぼ0.3%、温度係数ΔTCは20ppm/度が得られた。図4Bでは出力電流値(グラフの縦軸)を10μA単位で示しているが、出力電流値の変化は全温度範囲にわたって無視しうる程度であることがわかる。
Next, output current characteristics obtained by the temperature compensation circuit 1 (FIG. 1) of the present embodiment will be described. The operation characteristics of this circuit were verified by a circuit simulator. Temperature compensation by this circuit is quadratic function compensation, and after the compensation, the locus draws a cubic function curve. 4A and 4B show changes in the output current when the circuit ambient temperature is changed in the range of −55 to 125 ° C. in the
次に、前出の特許文献1の図1に例示されている回路、特許文献2の図3に例示されている回路、及び特許文献3に例示されているものと類似構成の定電流回路(本願の図11)について同様の条件で動作シミュレーションを実施した結果について説明する。図5〜7に、特許文献1〜3の各回路(比較例1〜3)によるシミュレーション結果の対温度出力電流特性のグラフを示している。これらのグラフで、出力電流値を示す縦軸の単位は図4Bと同じである。まず比較例1の場合には、図5に示すように、回路は負の温度係数を示しており、−55〜125℃の温度範囲で約130〜63μAの出力電流変化が見られた。また比較例2の場合には、正負の温度係数に関係(を決定)する抵抗器R1,R2(特許文献2の図3参照)を設けていることにより比較例1の場合よりは出力電流値の変化が抑制されているものの、図6を見ると、電源電圧を1〜10Vの間で変化させたとき、出力電流値は約5〜8μAの幅で変動することがわかる。また比較例3の場合には、図7に示すように、回路は正の温度係数を示しており、−55〜125℃の温度範囲で約72〜132μAの出力電流変化が見られた。図8は図4B〜図7のグラフを重ねて表示したもので、本実施形態の温度補償回路1によれば、上記比較例に対する出力電流精度の飛躍的向上が明らかである。
Next, the circuit illustrated in FIG. 1 of
次に、本実施形態の温度補償回路1について、他の動作特性を説明する。図9に、温度補償回路1の対電源電圧出力電流特性を示している。図9に示すように、本実施形態の温度補償回路1では、電源電圧が0.5Vに近づいたときに出力電流が急峻に立ち上がり、約0.7Vでほぼ定格出力電流値(100μA)に達することがわかる。図10には、温度補償回路1の対周波数出力抵抗値特性の例を示している。図10に示すように、本実施形態の温度補償回路1は、直流(DC)〜1Hzの範囲で出力抵抗値(ダイナミックインピーダンス)として約1GΩ(−180dB)という極めて高い数値が得られる。
Next, other operating characteristics of the
以上の構成を有する本実施形態の温度補償回路1によれば、温度に対する電流直線性を高精度化することができ、温度変化による出力電流の変化を小さくすることができる。また、信号周波数に対する出力インピーダンスを増大させることができる。また、電源電圧(動作電圧)の変化に対する出力電流精度を大きく向上させることができる。また、動作開始電圧(VK:V_Knee)の低減が可能となり、肩特性を向上させることができる。例えば、出力電流Io=100μA、温度300Kの条件で、シリコンバイポーラトランジスタの場合、0.6〜0.7V程度の低電圧から本回路を動作させることが可能である。
According to the
第2実施形態
次に、前記本発明の実施形態の応用例について第2実施形態として説明する。図12に、本実施形態の温度補償回路1を応用して構成された温度補償回路30の例を示している。以下の説明では、温度補償回路30の入力端子VHは正電源ラインに、出力端子VLは負電源ラインに接続されているものとする。
Second Embodiment Next, an application example of the embodiment of the present invention will be described as a second embodiment. FIG. 12 shows an example of a
図12に示すように、Q3のコレクタ−エミッタ間には容量要素C1と抵抗器R1との直列回路が接続されている。この直列回路は、図3に関して説明した位相補償回路20に相当する構成である。また、Q1のエミッタ−コレクタ間には、図2に関して説明した起動回路10に相当する電流源が設けられる。
As shown in FIG. 12, a series circuit of a capacitive element C1 and a resistor R1 is connected between the collector and emitter of Q3. This series circuit has a configuration corresponding to the
図12に例示する温度補償回路30では、まず、図1の温度補償回路1の抵抗器RPと出力端子VLとの間に負荷抵抗器RLが接続されている。この構成では、出力端子VLに接続された抵抗器RLの端子間電位が温度変化にかかわらず高精度で一定となるため、温度補償された基準電圧VREF1を得ることができる。また、トランジスタQ4のエミッタに接続されている抵抗器RPの端子間電位として、RLの場合と同様に、高精度の基準電圧VREF2を得ることができる。さらに、RPのQ4エミッタ側端子とVLとの間については、VREF1+VREF2=VREF3の値を有する基準電圧を得ることもできる。基準電圧VREF1〜VREF3は、RL、RPの抵抗値を変更することにより調整することができる。なお、基準電圧VREF1〜VREF3は、それぞれ独立した電圧源として使用することができる。このように、図1の温度補償回路1を応用して複数の高精度基準電圧源を容易に得ることができる。
In the
次に、基準電圧源として利用することができる温度補償回路30の別の構成例について説明する。図13に、他の構成に係る温度補償回路30の一例を示している。図13を参照すると、温度補償回路30には、トランジスタQ1と同期して動作するトランジスタQ6と、トランジスタQ3と同期して動作するトランジスタQ7とが設けられている。図13の温度補償回路30では、追加したQ6、Q7により、Q1、Q3と同じ温度補償された電流を得ることができる。すなわち、Q1とQ2とが同等の特性を有するとすると、ベースを共有しているQ1、Q2のVBEは等しくなり、Q1とQ2のエミッタ電流も等しくなる。本来のカレントミラー回路では、ダイオード接続されたバイポーラトランジスタ(BJT)のコレクタ電流に対し、もう一方のBJTのコレクタ電流も同じ電流に追従する特性を示すことが知られている。一方、BJTは、VBEに対し、KT/q(K:ボルツマン定数、T:温度(K)、q:電気量(クーロン))で示される正の温度比例特性を示すが、本実施形態の温度補償回路30では、コレクタ電流に対し、温度が増加すると減少する、温度補償されたVBEが得られる。このことから、図12、図13のQ1、Q3とQ6、Q7が同じ特性を有するBJTだとすれば、共有する同じ温度補償されたVBEから、Q1とQ6、Q3とQ7は同じ温度補償されたコレクタ電流を得ることができる。
Next, another configuration example of the
ここで、図13を参照すると、Q6のエミッタがVHに、コレクタが抵抗器RREF4を介してVLに接続され、Q7のエミッタがVLに、コレクタが抵抗器RREF5を介してVHに接続されている。RREF4、RREF5の端子間電圧をVREF4、VREF5とすれば、VREF4、VREF5として、電源電圧(VH−VL)と各トランジスタQ6、Q7のコレクタ−エミッタ間飽和電圧Vsatの差分として、ほぼ正負電源電圧に近い電圧をそれぞれ独立に得ることが可能である。なお、Vsatの値は、各トランジスタのコレクタ−エミッタ電流が50μAのとき、50mV程度の値となる。 Referring now to FIG. 13, the emitter of Q6 is connected to V H , the collector is connected to V L via resistor R REF4 , the emitter of Q7 is connected to V L , and the collector is connected to V L via resistor R REF5. Connected to H. R REF4, if the voltage across the terminals of R REF5 and V REF4, V REF5, V REF4 , as V REF5, the collector of the power supply voltage (V H -V L) and the transistors Q6, Q7 - emitter saturation voltage V sat As the difference, it is possible to independently obtain voltages close to positive and negative power supply voltages. The value of V sat is about 50 mV when the collector-emitter current of each transistor is 50 μA.
次に、図13の温度補償回路30の動作特性について回路シミュレータにより検証した結果を説明する。図1の基本構成と同様に、本回路30による温度補償は二次関数補償で、補償後その軌跡は三次関数の曲線を描く。まず図14に、温度補償回路30において回路周辺温度を−55〜125℃の範囲で変化させた場合の出力電流の変化を示している。図14のグラフは電源電圧(VH−VL)を1Vから10Vまで変化させた場合に得られる出力電流値の範囲を薄墨で示している。図14に示すように、出力電流値はほぼ99.87〜100.14μAの範囲となっており、出力電流変動の範囲はほぼ0.3%、温度係数ΔTCは約20ppm/度が得られた。
Next, the result of verifying the operation characteristics of the
次に、図15〜図18に、温度補償回路30において回路周辺温度を−55〜125℃の範囲で変化させた場合の、出力電圧VREF1〜VREF4の変化を示している。負荷抵抗RREF1〜RREF4は、それぞれ1kΩ、5kΩ、466.7Ω、10.066kΩとして、電源電圧(VH−VL)を1Vから10Vまで変化させた場合に得られる出力電圧値の範囲を薄墨で示している。図15〜図18に示すように、出力電圧値としては、おおむね、VREF1=99.87〜100.14mV、VREF2=53.23〜53.48mV、VREF3=99.85〜100.2mV、VREF4=498.7〜501.2mVといった非常に精度の高い値が得られることが確認された。なお、VREF5については、Q7の特性がQ6と同程度であることを条件として、ほぼVREF4と同等の値が得られると考えられる。
Next, FIGS. 15 to 18 show changes in the output voltages V REF1 to V REF4 when the circuit ambient temperature is changed in the range of −55 to 125 ° C. in the
次に、図19、図20に、温度補償回路30において回路周辺温度を−55〜125℃の範囲で変化させた場合の、出力電圧VREF1、VREF4に関する周波数と電源電圧変動除去比(PSRR)との関係を示している。図19では、出力電圧VREF1=100mV(RREF1=1kΩ)の場合を、図20では、出力電圧VREF4=500mV(RREF4=10.066kΩ)の場合を示している。なお、図19、図20では、10Hz以上の周波数領域でPSRRの減少を補償するための容量要素CL(1nF及び100nF)を、負荷抵抗RLと並列に追加した場合の効果を比較して示している。
周知のように、PSRRはあるデバイスに対する入力電源電圧に変動があるときにそのデバイスの電圧変動を除去する能力を表し、一般に、
PSRR(dB)=20log(ΔVsupply/ΔVout)
で表すことができる。ΔVsupplyは電源電圧の変動、ΔVoutは対象となるデバイスの出力電圧の変動である。
図19を参照すると、入力周波数が直流〜1Hzの領域において、図13の温度補償回路30はVREF1に関し約−120dBの値を示している。この数値は、電源電圧の変動をほぼ1/106に抑えることができることを示している。また、図20を参照すると、入力周波数が直流〜10Hz以下の領域において、図13の温度補償回路30はVREF4に関し約−90dBの値を示している。これは、電源電圧の変動をほぼ1/105〜1/104に抑えることができることを示している。
Next, FIGS. 19 and 20 show the frequency and power supply voltage fluctuation rejection ratio (PSRR ) relating to the output voltages V REF1 and V REF4 when the circuit ambient temperature is changed in the range of −55 to 125 ° C. in the
As is well known, PSRR represents the ability to remove voltage fluctuations in a device when there is a fluctuation in the input supply voltage for that device,
PSRR (dB) = 20 log (ΔVsupply / ΔVout)
Can be expressed as ΔVsupply is a fluctuation of the power supply voltage, and ΔVout is a fluctuation of the output voltage of the target device.
Referring to FIG. 19, in the region where the input frequency is DC to 1 Hz, the
以上のように、本実施形態の温度補償回路30によれば、温度変化の影響を受けにくい高精度の電流源、電圧源を得ることができる。
As described above, according to the
なお、図12、図13の例ではVH側にPNP形トランジスタを、VL側にNPN形トランジスタを配置しているが、対応するQ1〜Q4の配置に合わせて逆にしてもよい。また、図13において、基準電圧VREF1〜VREF3の回路と、VREF4、VREF5の回路とは、独立に設けることができるので、いずれかを単独で設けるようにしてもよい。 In the examples of FIGS. 12 and 13, the PNP transistor is arranged on the V H side and the NPN transistor is arranged on the V L side, but may be reversed in accordance with the corresponding arrangement of Q1 to Q4. In FIG. 13, the circuits of the reference voltages V REF1 to V REF3 and the circuits of V REF4 and V REF5 can be provided independently, and either of them may be provided alone.
本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば,上記した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、実施形態の構成の一部を他の構成に置き換えることが可能であり、また、ある実施形態の構成に他の構成を加えることも可能である。 The present invention is not limited to the embodiments described above, and includes various modifications. For example, the above-described embodiment has been described in detail for easy understanding of the present invention, and is not necessarily limited to one having all the configurations described. In addition, a part of the configuration of the embodiment can be replaced with another configuration, and another configuration can be added to the configuration of a certain embodiment.
Q1〜Q7 トランジスタ
C1 容量要素
RP,RN,R1,RL,RREF1〜RREF5 抵抗要素
Q1 to Q7 Transistor C1 Capacitance elements R P , R N ,
Claims (3)
第1及び第2のトランジスタはベース同士が接続されており、
第3及び第4のトランジスタはベース同士が接続されており、
第1のトランジスタのコレクタと第3のトランジスタのコレクタとが接続されており、
第2のトランジスタのコレクタと第4のトランジスタのコレクタとが接続されており、
第5のトランジスタのコレクタが第1及び第2のトランジスタのベースに接続されており、
第5のトランジスタのベースが第1のトランジスタのコレクタと第3のトランジスタのコレクタとに接続されており、
第5のトランジスタのエミッタが第4のトランジスタのエミッタに接続されており、
第1及び第2のトランジスタのエミッタは正電源ラインに接続されており、
第3及び第4のトランジスタのエミッタは負電源ラインに接続されており、
第4のトランジスタのベースとコレクタとが接続されており、
第4のトランジスタのコレクタとエミッタとの間に第1の抵抗要素が接続されており、
第4のトランジスタのエミッタと負電源ラインとの間に第2の抵抗要素が接続されており、
前記第2の抵抗要素と負電源ラインとの間に第3の抵抗要素が接続されており、前記第2の抵抗要素の端子間電圧、前記第3の抵抗要素の端子間電圧、及び前記第2の抵抗要素と前記第3の抵抗要素との直列回路の両端電圧を基準電圧として取り出すように構成されている、
温度補償回路。 Comprising first to fifth transistors, and first and second resistance elements;
The bases of the first and second transistors are connected to each other,
The bases of the third and fourth transistors are connected to each other,
The collector of the first transistor and the collector of the third transistor are connected;
The collector of the second transistor and the collector of the fourth transistor are connected;
The collector of the fifth transistor is connected to the bases of the first and second transistors;
The base of the fifth transistor is connected to the collector of the first transistor and the collector of the third transistor;
The emitter of the fifth transistor is connected to the emitter of the fourth transistor;
The emitters of the first and second transistors are connected to the positive power supply line,
The emitters of the third and fourth transistors are connected to the negative power supply line,
The base and collector of the fourth transistor are connected,
A first resistance element is connected between the collector and emitter of the fourth transistor;
A second resistance element is connected between the emitter of the fourth transistor and the negative power supply line;
A third resistance element is connected between the second resistance element and the negative power supply line, and the voltage between the terminals of the second resistance element, the voltage between the terminals of the third resistance element, and the first A voltage across the series circuit of the second resistance element and the third resistance element is extracted as a reference voltage;
Temperature compensation circuit.
第1及び第2のトランジスタはベース同士が接続されており、
第3及び第4のトランジスタはベース同士が接続されており、
第1のトランジスタのコレクタと第3のトランジスタのコレクタとが接続されており、
第2のトランジスタのコレクタと第4のトランジスタのコレクタとが接続されており、
第5のトランジスタのコレクタが第1及び第2のトランジスタのベースに接続されており、
第5のトランジスタのベースが第1のトランジスタのコレクタと第3のトランジスタのコレクタとに接続されており、
第5のトランジスタのエミッタが第4のトランジスタのエミッタに接続されており、
第1及び第2のトランジスタのエミッタは正電源ラインに接続されており、
第3及び第4のトランジスタのエミッタは負電源ラインに接続されており、
第4のトランジスタのベースとコレクタとが接続されており、
第4のトランジスタのコレクタとエミッタとの間に第1の抵抗要素が接続されており、
第4のトランジスタのエミッタと負電源ラインとの間に第2の抵抗要素が接続されており、
前記第1のトランジスタと同期して動作する第6のトランジスタであって、そのエミッタが正電源ラインに接続され、そのコレクタが第4の抵抗要素を介して負電源ラインに接続されるトランジスタを備え、前記第4の抵抗要素の端子間電圧を基準電圧として取り出すように構成されている、
温度補償回路。 Comprising first to fifth transistors, and first and second resistance elements;
The bases of the first and second transistors are connected to each other,
The bases of the third and fourth transistors are connected to each other,
The collector of the first transistor and the collector of the third transistor are connected;
The collector of the second transistor and the collector of the fourth transistor are connected;
The collector of the fifth transistor is connected to the bases of the first and second transistors;
The base of the fifth transistor is connected to the collector of the first transistor and the collector of the third transistor;
The emitter of the fifth transistor is connected to the emitter of the fourth transistor;
The emitters of the first and second transistors are connected to the positive power supply line,
The emitters of the third and fourth transistors are connected to the negative power supply line,
The base and collector of the fourth transistor are connected,
A first resistance element is connected between the collector and emitter of the fourth transistor;
A second resistance element is connected between the emitter of the fourth transistor and the negative power supply line;
A sixth transistor operating in synchronization with the first transistor, the transistor having an emitter connected to the positive power supply line and a collector connected to the negative power supply line via a fourth resistance element; The terminal voltage of the fourth resistance element is configured to be taken out as a reference voltage.
Temperature compensation circuit.
第1及び第2のトランジスタはベース同士が接続されており、
第3及び第4のトランジスタはベース同士が接続されており、
第1のトランジスタのコレクタと第3のトランジスタのコレクタとが接続されており、
第2のトランジスタのコレクタと第4のトランジスタのコレクタとが接続されており、
第5のトランジスタのコレクタが第1及び第2のトランジスタのベースに接続されており、
第5のトランジスタのベースが第1のトランジスタのコレクタと第3のトランジスタのコレクタとに接続されており、
第5のトランジスタのエミッタが第4のトランジスタのエミッタに接続されており、
第1及び第2のトランジスタのエミッタは正電源ラインに接続されており、
第3及び第4のトランジスタのエミッタは負電源ラインに接続されており、
第4のトランジスタのベースとコレクタとが接続されており、
第4のトランジスタのコレクタとエミッタとの間に第1の抵抗要素が接続されており、
第4のトランジスタのエミッタと負電源ラインとの間に第2の抵抗要素が接続されており、
前記第1のトランジスタと同期して動作する第7のトランジスタであって、そのエミッタが負電源ラインに接続され、そのコレクタが第5の抵抗要素を介して正電源ラインに接続されるトランジスタを備え、前記第5の抵抗要素の端子間電圧を基準電圧として取り出すように構成されている、
温度補償回路。
Comprising first to fifth transistors, and first and second resistance elements;
The bases of the first and second transistors are connected to each other,
The bases of the third and fourth transistors are connected to each other,
The collector of the first transistor and the collector of the third transistor are connected;
The collector of the second transistor and the collector of the fourth transistor are connected;
The collector of the fifth transistor is connected to the bases of the first and second transistors;
The base of the fifth transistor is connected to the collector of the first transistor and the collector of the third transistor;
The emitter of the fifth transistor is connected to the emitter of the fourth transistor;
The emitters of the first and second transistors are connected to the positive power supply line,
The emitters of the third and fourth transistors are connected to the negative power supply line,
The base and collector of the fourth transistor are connected,
A first resistance element is connected between the collector and emitter of the fourth transistor;
A second resistance element is connected between the emitter of the fourth transistor and the negative power supply line;
A seventh transistor operating in synchronism with the first transistor, the transistor having an emitter connected to the negative power supply line and a collector connected to the positive power supply line via a fifth resistor element; The terminal voltage of the fifth resistance element is configured to be taken out as a reference voltage.
Temperature compensation circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015082798A JP5925357B1 (en) | 2015-04-14 | 2015-04-14 | Temperature compensation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015082798A JP5925357B1 (en) | 2015-04-14 | 2015-04-14 | Temperature compensation circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5925357B1 JP5925357B1 (en) | 2016-05-25 |
JP2016201076A true JP2016201076A (en) | 2016-12-01 |
Family
ID=56069576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015082798A Active JP5925357B1 (en) | 2015-04-14 | 2015-04-14 | Temperature compensation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5925357B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113467567A (en) * | 2021-07-28 | 2021-10-01 | 深圳市中科蓝讯科技股份有限公司 | Reference source circuit and chip |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59108122A (en) * | 1982-09-30 | 1984-06-22 | エス・ジ−・エス−アテス・コンポネンチ・エレツトロニシ・ソシエタ・ペル・アチオニ | Constant current generation circuit |
JP2009080786A (en) * | 2007-09-07 | 2009-04-16 | Nec Electronics Corp | Reference voltage circuit for compensating temperature nonlinearity |
-
2015
- 2015-04-14 JP JP2015082798A patent/JP5925357B1/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59108122A (en) * | 1982-09-30 | 1984-06-22 | エス・ジ−・エス−アテス・コンポネンチ・エレツトロニシ・ソシエタ・ペル・アチオニ | Constant current generation circuit |
JP2009080786A (en) * | 2007-09-07 | 2009-04-16 | Nec Electronics Corp | Reference voltage circuit for compensating temperature nonlinearity |
Also Published As
Publication number | Publication date |
---|---|
JP5925357B1 (en) | 2016-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI282050B (en) | A proportional to absolute temperature voltage circuit | |
JP4817825B2 (en) | Reference voltage generator | |
US10671109B2 (en) | Scalable low output impedance bandgap reference with current drive capability and high-order temperature curvature compensation | |
US4926138A (en) | Fully-differential reference voltage source | |
TW201031901A (en) | PTAT sensor and temperature sensing method thereof | |
CN112034920B (en) | Voltage generator | |
CN211956253U (en) | Temperature compensation band gap reference circuit | |
JP2013200767A (en) | Band gap reference circuit | |
JP5925357B1 (en) | Temperature compensation circuit | |
JP2005122277A (en) | Band gap constant voltage circuit | |
Dey et al. | A CMOS bandgap reference with high PSRR and improved temperature stability for system-on-chip applications | |
WO2018146878A1 (en) | Reference voltage generation circuit and reference voltage generation method | |
CN107783584B (en) | Proportional to absolute temperature reference circuit and voltage reference circuit | |
TWI313531B (en) | ||
JP5942175B1 (en) | Current source circuit | |
JP5925362B1 (en) | Temperature compensation circuit | |
KR20120116708A (en) | Current reference circuit | |
JP6809359B2 (en) | Reference voltage generation circuit | |
JPH05235661A (en) | Constant current source circuit | |
CN113485511B (en) | Band gap reference circuit with low temperature coefficient | |
US20240168507A1 (en) | Bandgap voltage reference circuit with current mirror loop | |
US9588538B2 (en) | Reference voltage generation circuit | |
Talewad et al. | Design and implementation of BiCMOS based low temperature coefficient bandgap reference using 130nm technology | |
Wan et al. | A sub-1-ppm/° C curvature-compensated bandgap voltage reference | |
JP6660733B2 (en) | amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160419 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5925357 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |