JP2016181667A - Image sensor and manufacturing method for the same - Google Patents

Image sensor and manufacturing method for the same Download PDF

Info

Publication number
JP2016181667A
JP2016181667A JP2015067594A JP2015067594A JP2016181667A JP 2016181667 A JP2016181667 A JP 2016181667A JP 2015067594 A JP2015067594 A JP 2015067594A JP 2015067594 A JP2015067594 A JP 2015067594A JP 2016181667 A JP2016181667 A JP 2016181667A
Authority
JP
Japan
Prior art keywords
electrode
insulating film
semiconductor layer
oxide semiconductor
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015067594A
Other languages
Japanese (ja)
Inventor
ハンビン ジャン
Han Bin Jang
ハンビン ジャン
スンイク ジョン
Soon-Ik Jeon
スンイク ジョン
ドックュン チョイ
Deok Gyun Choi
ドックュン チョイ
ミョンホ キム
Myung Ho Kim
ミョンホ キム
ヒョンソク チョイ
Hyeong Seok Choi
ヒョンソク チョイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industry University Cooperation Foundation IUCF HYU
Rayence Co Ltd
Original Assignee
Industry University Cooperation Foundation IUCF HYU
Rayence Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industry University Cooperation Foundation IUCF HYU, Rayence Co Ltd filed Critical Industry University Cooperation Foundation IUCF HYU
Publication of JP2016181667A publication Critical patent/JP2016181667A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an image sensor including a thin film transistor formed of oxide semiconductor, and a manufacturing method for the image sensor.SOLUTION: An image sensor includes a source electrode and a drain electrode formed on a substrate, an oxide semiconductor layer in contact with the source electrode and the drain electrode, a first insulating film formed on the oxide semiconductor layer, a gate electrode formed on the first insulating film, and a photodiode connected to the drain electrode. The oxide semiconductor layer includes a portion not to be irradiated with the UV ray which is covered with the gate electrode, and a portion to be irradiated with the UV ray which is not covered with the gate electrode.SELECTED DRAWING: Figure 1

Description

本発明は、イメージセンサーに係り、より詳しくは、酸化物半導体を用いた薄膜トランジスタを含むイメージセンサーおよびその製造方法に関する。   The present invention relates to an image sensor, and more particularly to an image sensor including a thin film transistor using an oxide semiconductor and a manufacturing method thereof.

従来は、医療または工業用Ｘ線撮影に、フィルムおよびスクリーンを利用する方式が採用されたが、このような場合には、撮影されたフィルムの現像および保管上の問題などに起因して費用および時間の面で非効率的であった。 Conventionally, a method using a film and a screen has been adopted for medical or industrial X-ray photography. In such a case, the cost and the cost are increased due to development and storage problems of the photographed film. It was inefficient in terms of time.

これを改善するために、デジタル方式のイメージセンサーが現在広く用いられている。デジタル方式のイメージセンサーはＣＣＤ(charge coupled device)方式、ＣＭＯＳ(complementary metal oxide semiconductor)方式、ＴＦＴ(thin film transistor)方式などに分類できる。 In order to improve this, digital image sensors are now widely used. Digital image sensors can be classified into a charge coupled device (CCD) method, a complementary metal oxide semiconductor (CMOS) method, a thin film transistor (TFT) method, and the like.

ここで、ＴＦＴ方式は、ＴＦＴ基板を利用する方式であって、イメージセンサーを大面積に製造することができるという利点がある。このようなＴＦＴ方式のイメージセンサーには、マトリックス状に配置された画素に薄膜トランジスタおよびフォトダイオードが構成される。 Here, the TFT method uses a TFT substrate and has an advantage that an image sensor can be manufactured in a large area. In such a TFT type image sensor, a thin film transistor and a photodiode are formed in pixels arranged in a matrix.

一般に、薄膜トランジスタの半導体層としてアモルファスシリコンが使用される。ところが、アモルファスシリコンは、結晶シリコンと比較して移動度などの電気的特性が良くない。 In general, amorphous silicon is used as a semiconductor layer of a thin film transistor. However, amorphous silicon has poor electrical characteristics such as mobility compared to crystalline silicon.

これを改善するために、最近、酸化物半導体を使用することが提案された。酸化物半導体は、アモルファスシリコンと比較して移動度特性が数倍〜十数倍大きく、オフ電流(off current)特性などにも優れるという利点を持つ。 In order to improve this, it has recently been proposed to use an oxide semiconductor. An oxide semiconductor has an advantage that the mobility characteristic is several times to several tens of times larger than that of amorphous silicon, and the off-current characteristic is excellent.

一方、イメージセンサーのセンシング能力向上のために駆動電流が向上することが好ましく、このために、酸化物半導体の比抵抗を減少させる方法が要求される。それ故に、従来は、Ｈｅ、Ａｒなどのガスを用いたプラズマ処理(plasma treatment)方法や、ＳｉＮｘ蒸着の際に発生するＨ２を用いたＨ２拡散法などが採用されている。ところが、このような従来の方法はイメージセンサーの製作への応用には限界がある。 On the other hand, it is preferable that the drive current is improved in order to improve the sensing capability of the image sensor. For this purpose, a method for reducing the specific resistance of the oxide semiconductor is required. Therefore, conventionally, a plasma treatment method using a gas such as He or Ar, a H 2 diffusion method using H 2 generated during the deposition of SiNx, and the like are employed. However, such a conventional method has a limit in application to manufacture of an image sensor.

すなわち、プラズマ処理方法は、連続工程の際に素子の信頼性を確保し難く、チャンネル保護層が必須的であり、後続工程によって電気的特性が低下するという問題がある。Ｈ２拡散法は、有効チャネル長さを減少させ、工程単価が高く、複雑であるという問題がある。 That is, the plasma processing method has a problem that it is difficult to ensure the reliability of the element in the continuous process, the channel protective layer is essential, and the electrical characteristics are deteriorated by the subsequent process. The H 2 diffusion method has a problem that the effective channel length is reduced, the process unit cost is high, and it is complicated.

本発明は、従来に比べて改善された方法で酸化物半導体の比抵抗を減少させることができる方案を提供することを目的とする。   An object of this invention is to provide the method which can reduce the specific resistance of an oxide semiconductor by the method improved compared with the past.

上記目的を達成するために、本発明のある観点によれば、基板上に形成されたソース電極およびドレイン電極と、前記ソース電極およびドレイン電極に接触する酸化物半導体層と、前記酸化物半導体層上に形成された第１絶縁膜と、前記第１絶縁膜上に形成されたゲート電極と、前記ドレイン電極に接続されるフォトダイオードとを含んでなり、前記酸化物半導体層は、前記ゲート電極によって覆われる紫外線非照射部分と、前記ゲート電極によって覆われない紫外線照射部分とから構成されたことを特徴とする、イメージセンサーを提供する。 In order to achieve the above object, according to one aspect of the present invention, a source electrode and a drain electrode formed on a substrate, an oxide semiconductor layer in contact with the source electrode and the drain electrode, and the oxide semiconductor layer A first insulating film formed on the first insulating film; a gate electrode formed on the first insulating film; and a photodiode connected to the drain electrode. An image sensor is provided, comprising: an ultraviolet non-irradiated portion covered with an ultraviolet ray; and an ultraviolet irradiated portion not covered with the gate electrode.

ここで、前記フォトダイオードは、前記ドレイン電極から延長された第１電極と、前記第１電極上に形成された半導体層と、前記半導体層上に形成された第２電極とを含み、前記第１絶縁膜は前記第２電極上に位置することができる。 The photodiode includes a first electrode extended from the drain electrode, a semiconductor layer formed on the first electrode, and a second electrode formed on the semiconductor layer, One insulating film may be located on the second electrode.

前記ゲート電極および第１絶縁膜上に位置し、前記第１絶縁膜と共に前記ソース電極を露出させる第１コンタクトホール、および前記第２電極を露出させる第２コンタクトホールを含む第２絶縁膜と、前記第２絶縁膜上に位置し、前記第１コンタクトホールを介して前記ソース電極に接続される読み出し配線と、前記第２絶縁膜上に位置し、前記第２コンタクトホールを介して前記第２電極に接続されるバイアス配線とを含むことができる。 A second insulating film located on the gate electrode and the first insulating film and including a first contact hole exposing the source electrode together with the first insulating film; and a second contact hole exposing the second electrode; A readout wiring located on the second insulating film and connected to the source electrode via the first contact hole, and a second wiring located on the second insulating film and via the second contact hole. And a bias wiring connected to the electrode.

本発明の他の観点によれば、基板上にソース電極とドレイン電極を形成する段階と、前記ソース電極およびドレイン電極に接触し、第１部分と第２部分からなる酸化物半導体層を形成する段階と、前記酸化物半導体層上に第１絶縁膜を形成する段階と、前記第１絶縁膜上に、前記第１部分を覆い且つ前記第２部分を覆わないゲート電極を形成する段階と、前記ゲート電極を紫外線遮断マスクとして用いて紫外線照射を行う段階とを含み、前記ドレイン電極はフォトダイオードに接続されることを特徴とする、イメージセンサーの製造方法を提供する。 According to another aspect of the present invention, a step of forming a source electrode and a drain electrode on a substrate, and an oxide semiconductor layer comprising a first portion and a second portion are formed in contact with the source electrode and the drain electrode. Forming a first insulating film on the oxide semiconductor layer; forming a gate electrode on the first insulating film that covers the first portion and does not cover the second portion; And a step of performing ultraviolet irradiation using the gate electrode as an ultraviolet blocking mask, wherein the drain electrode is connected to a photodiode.

ここで、前記第１絶縁膜を形成した後、熱処理を介して前記酸化物半導体層をアニーリングする段階を含むことができる。 Here, after forming the first insulating film, the method may include a step of annealing the oxide semiconductor layer through a heat treatment.

前記ゲート電極を形成するエッチングマスクとしてのフォトレジストパターンが前記ゲート電極上に位置した状態で、前記紫外線照射を行うことができる。 The ultraviolet irradiation can be performed in a state where a photoresist pattern as an etching mask for forming the gate electrode is positioned on the gate electrode.

本発明によれば、酸化物半導体層は、ゲート電極によって覆われる紫外線非照射部分と、ゲート電極の外部に露出した紫外線照射部分とから構成される。   According to the present invention, the oxide semiconductor layer includes an ultraviolet non-irradiated portion covered with the gate electrode and an ultraviolet irradiated portion exposed to the outside of the gate electrode.

これにより、酸化物半導体層の比抵抗が減少し、イメージセンサーの駆動電流が向上できてイメージセンサーの光センシング能力が向上できる。 Thereby, the specific resistance of the oxide semiconductor layer is reduced, the driving current of the image sensor can be improved, and the optical sensing capability of the image sensor can be improved.

本発明の実施形態に係るイメージセンサーの画素を概略的に示す断面図である。It is sectional drawing which shows schematically the pixel of the image sensor which concerns on embodiment of this invention. 本発明の実施形態に係るイメージセンサーの製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the image sensor which concerns on embodiment of this invention. 本発明の実施形態に係るイメージセンサーの製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the image sensor which concerns on embodiment of this invention. 本発明の実施形態に係るイメージセンサーの製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the image sensor which concerns on embodiment of this invention. 本発明の実施形態に係るイメージセンサーの製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the image sensor which concerns on embodiment of this invention. 本発明の実施形態に係るイメージセンサーの駆動電流特性を示す図である。It is a figure which shows the drive current characteristic of the image sensor which concerns on embodiment of this invention. 本発明の実施形態に係るイメージセンサーの酸化物半導体の比抵抗特性を示す図である。It is a figure which shows the specific resistance characteristic of the oxide semiconductor of the image sensor which concerns on embodiment of this invention.

以下に添付図面を参照しながら、本発明の実施形態を詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

本発明の実施形態に係るイメージセンサーとしては、Ｘ線だけでなく、可視光線などを検出するイメージセンサーが使用できる。 As the image sensor according to the embodiment of the present invention, an image sensor that detects not only X-rays but also visible light can be used.

図１は本発明の実施形態に係るイメージセンサーの画素を概略的に示す断面図である。 FIG. 1 is a cross-sectional view schematically showing pixels of an image sensor according to an embodiment of the present invention.

図１を参照すると、本発明の実施形態に係るイメージセンサー２００は、マトリックス状に配置された多数の画素Ｐを含む。 Referring to FIG. 1, an image sensor 200 according to an embodiment of the present invention includes a number of pixels P arranged in a matrix.

各画素Ｐには、入射した光を電気的信号に変換するフォトダイオードＰＤ、およびフォトダイオードＰＤと電気的に接続され、スキャン信号に応じてオン／オフスイッチング動作を行って電気的信号を読み出し配線２７１へ出力する薄膜トランジスタＴが構成される。 Each pixel P is electrically connected to a photodiode PD that converts incident light into an electrical signal, and a photodiode PD, and performs an on / off switching operation according to a scan signal to read out the electrical signal. A thin film transistor T that outputs to 271 is configured.

説明の便宜のために、薄膜トランジスタＴが形成された領域を第１領域Ａ１とし、フォトダイオードＰＤが形成された領域を第２領域Ａ２とする。 For convenience of explanation, a region where the thin film transistor T is formed is referred to as a first region A1, and a region where the photodiode PD is formed is referred to as a second region A2.

基板２１０上の第１領域Ａ１には、互いに離隔したソース電極およびドレイン電極２２１、２２２が形成されている。ソース電極およびドレイン電極２２１、２２２は単一層構造または多重層構造で形成できる。例えば、モリブデン（Ｍｏ）／アルミニウム（Ａｌ）／モリブデン（Ｍｏ）の三重層構造で形成できる。 Source and drain electrodes 221 and 222 spaced apart from each other are formed in the first region A1 on the substrate 210. The source and drain electrodes 221 and 222 can be formed in a single layer structure or a multilayer structure. For example, it can be formed with a triple layer structure of molybdenum (Mo) / aluminum (Al) / molybdenum (Mo).

ドレイン電極２２２は第２領域Ａ２に延長できる。このように第２領域Ａ２に延長されて形成された部分はフォトダイオードＰＤの第１電極２２５として機能する。このように、フォトダイオードＰＤは第１電極２２５を介して薄膜トランジスタＴと電気的に接続できる。 The drain electrode 222 can be extended to the second region A2. Thus, the portion formed extending to the second region A2 functions as the first electrode 225 of the photodiode PD. As described above, the photodiode PD can be electrically connected to the thin film transistor T through the first electrode 225.

ソース電極とドレイン電極２２１、２２２が形成された基板２１０上の第１領域Ａ１には、両側でソース電極およびドレイン電極２２１、２２２と重畳して接触するように構成された酸化物半導体層２３０が形成される。ソース電極２２１とドレイン電極２２２の間の酸化物半導体層２３０領域はチャネル領域として機能する。 In the first region A1 on the substrate 210 where the source and drain electrodes 221 and 222 are formed, an oxide semiconductor layer 230 configured to overlap and contact the source and drain electrodes 221 and 222 on both sides is provided. It is formed. The oxide semiconductor layer 230 region between the source electrode 221 and the drain electrode 222 functions as a channel region.

酸化物半導体層２３０は、例えば、ＩＧＺＯ(Indium Gallium Zinc Oxide)、ＺＴＯ(Zinc Tin Oxide）およびＺＩＯ(Zinc Indium Oxide)のいずれかからなってもよいが、これに限定されない。 The oxide semiconductor layer 230 may be made of, for example, IGZO (Indium Gallium Zinc Oxide), ZTO (Zinc Tin Oxide), or ZIO (Zinc Indium Oxide), but is not limited thereto.

一方、ソース電極およびドレイン電極２２１、２２２の形成前に、基板２１０上にバッファ層が形成できる。このようなバッファ層は、基板２１０から流出する不純物によって酸化物半導体層２３０が損傷することを防止する機能を果たすことができる。 On the other hand, a buffer layer can be formed on the substrate 210 before the source and drain electrodes 221 and 222 are formed. Such a buffer layer can function to prevent the oxide semiconductor layer 230 from being damaged by impurities flowing out of the substrate 210.

酸化物半導体層２３０上には第１絶縁膜２３５が形成できる。第１絶縁膜２３５は無機絶縁物質、例えばＳｉＯ２やＳｉＮｘからなってもよい。第１絶縁膜２３５は、ゲート絶縁膜であって、実質的に基板２１０の全面上に形成できる。 A first insulating film 235 can be formed over the oxide semiconductor layer 230. The first insulating film 235 may be made of an inorganic insulating material such as SiO 2 or SiNx. The first insulating film 235 is a gate insulating film and can be formed substantially over the entire surface of the substrate 210.

一方、酸化物半導体層２３０は、第１絶縁膜２３５が形成された状態で熱処理を介してアニーリング(annealing)できる。 Meanwhile, the oxide semiconductor layer 230 can be annealed through heat treatment in a state where the first insulating film 235 is formed.

第１絶縁膜２３５上には、酸化物半導体層２３０に対応してゲート電極２４０を形成することができる。ゲート電極２２０は単一層構造または多重層構造で形成できる。例えば、モリブデン（Ｍｏ）／アルミニウム（Ａｌ）の二重層構造で形成できる。 A gate electrode 240 can be formed over the first insulating film 235 corresponding to the oxide semiconductor layer 230. The gate electrode 220 may be formed with a single layer structure or a multilayer structure. For example, it can be formed with a double layer structure of molybdenum (Mo) / aluminum (Al).

特に、本発明の実施形態では、ゲート電極２４０は、酸化物半導体層２３０の中央部を覆い且つ酸化物半導体層２３０の両側を露出させる形で形成できる。すなわち、平面視において、酸化物半導体層２３０は、ゲート電極２４０によって覆われる中央の第１部分Ｂ１と、ゲート電極２４０によって覆われない両側部分の第２部分Ｂ２とから構成できる。 In particular, in the embodiment of the present invention, the gate electrode 240 may be formed to cover the central portion of the oxide semiconductor layer 230 and expose both sides of the oxide semiconductor layer 230. That is, in plan view, the oxide semiconductor layer 230 can be composed of a central first portion B1 covered by the gate electrode 240 and second portions B2 on both sides not covered by the gate electrode 240.

この際、第１部分Ｂ１は、ゲート電極２２０によって覆われて紫外線ＵＶに晒されない紫外線非露出部分に該当し、第２部分Ｂ２は、ゲート電極２２０によって覆われなくて紫外線に晒される紫外線露出部分に該当する。 At this time, the first part B1 corresponds to an ultraviolet non-exposed part that is covered by the gate electrode 220 and is not exposed to the ultraviolet UV, and the second part B2 is an ultraviolet exposed part that is not covered by the gate electrode 220 and is exposed to the ultraviolet light It corresponds to.

前述したように、第１領域Ａ１に構成されたソース電極およびドレイン電極２２１、２２２、酸化物半導体層２３０並びにゲート電極２４０は、トップゲート(top gate)方式の薄膜トランジスタＴを構成する。 As described above, the source and drain electrodes 221 and 222, the oxide semiconductor layer 230, and the gate electrode 240 formed in the first region A1 constitute a top gate type thin film transistor T.

第１電極２２５上に半導体層２５０が形成され、半導体層２５０上には第２電極２５５が形成できる。 A semiconductor layer 250 is formed on the first electrode 225, and a second electrode 255 can be formed on the semiconductor layer 250.

ここで、第１電極２２５および第２電極２５５のうち、いずれか一方はカソード(cathode)として機能し、残りの他方はアノード(anode)として機能する。説明の便宜のために、第１電極２２５はカソードとして機能し、第２電極２５５はアノードとして機能する場合を例として挙げる。 Here, one of the first electrode 225 and the second electrode 255 functions as a cathode and the other functions as an anode. For convenience of explanation, a case where the first electrode 225 functions as a cathode and the second electrode 255 functions as an anode is taken as an example.

このような場合、第２電極２５５は、第１電極２２５と比較して高い仕事関数を有する物質から構成できるが、例えば、透明導電性物質として、ＩＴＯ(indium-tin-oxide)、ＩＺＯ(indium-zinc-oxide)およびＩＴＺＯ(indium-tin-zinc-oxide)のいずれかから構成できる。 In such a case, the second electrode 255 can be made of a material having a higher work function than the first electrode 225. For example, as the transparent conductive material, ITO (indium-tin-oxide), IZO (indium) -zinc-oxide) and ITZO (indium-tin-zinc-oxide).

フォトダイオードＰＤとして、例えば、ＰＩＮ型フォトダイオードが使用できるが、これに限定されない。ＰＩＮ型フォトダイオードが使用される場合、半導体層２５０はｎ＋層２５１、ｉ層２５２およびｐ＋層２５３を含むことができる。半導体層２５０はアモルファスシリコンから形成できるが、これに限定されない。一方、フォトダイオードＰＤは、第１絶縁膜２３５によって覆われた状態で形成できる。 For example, a PIN photodiode can be used as the photodiode PD, but the present invention is not limited to this. When a PIN photodiode is used, the semiconductor layer 250 can include an n + layer 251, an i layer 252, and a p + layer 253. The semiconductor layer 250 can be formed of amorphous silicon, but is not limited thereto. On the other hand, the photodiode PD can be formed in a state covered with the first insulating film 235.

ゲート電極２４０および第１絶縁膜２３５上には、保護層である第２絶縁膜２６０が実質的に基板２１０の全面にわたって形成できる。第２絶縁膜２６０は、例えば、ＳｉＯ２やＳｉＮｘなどの無機絶縁物質からなってもよく、アクリルなどの有機絶縁物質からなってもよい。 On the gate electrode 240 and the first insulating film 235, a second insulating film 260 as a protective layer can be formed over the entire surface of the substrate 210. For example, the second insulating film 260 may be made of an inorganic insulating material such as SiO 2 or SiNx, or may be made of an organic insulating material such as acrylic.

第２絶縁膜２６０および第１絶縁膜２３５には、ソース電極２２１を露出させる第１コンタクトホール２６１、および第２電極２５５を露出させる第２コンタクトホール２６２が形成できる。 In the second insulating film 260 and the first insulating film 235, a first contact hole 261 exposing the source electrode 221 and a second contact hole 262 exposing the second electrode 255 can be formed.

第２絶縁膜２６０上には読み出し配線２７１とバイアス配線２７２が形成できる。読み出し配線２７１は第１コンタクトホール２６１を介してソース電極２２１に接続される。バイアス配線２７２は、第２コンタクトホール２６２を介して第２電極２５５に接続され、第２電極２５５にバイアス電圧を印加することができる。 A read wiring 271 and a bias wiring 272 can be formed on the second insulating film 260. The read wiring 271 is connected to the source electrode 221 through the first contact hole 261. The bias wiring 272 is connected to the second electrode 255 through the second contact hole 262, and a bias voltage can be applied to the second electrode 255.

読み出し配線２７１およびバイアス配線２７２は単一層構造または多重層構造で形成できる。例えば、モリブデン（Ｍｏ）／アルミニウム（Ａｌ）／モリブデン（Ｍｏ）の三重層構造で形成できる。 The readout wiring 271 and the bias wiring 272 can be formed with a single layer structure or a multilayer structure. For example, it can be formed with a triple layer structure of molybdenum (Mo) / aluminum (Al) / molybdenum (Mo).

一方、第２絶縁膜２６０上には、ゲート電極２４０を覆うブラックマトリックス２７３が形成できる。このようなブラックマトリックス２７３は、読み出し配線およびバイアス配線２７１、２７２を形成する工程で同一の物質から形成できる。 Meanwhile, a black matrix 273 covering the gate electrode 240 may be formed on the second insulating film 260. Such a black matrix 273 can be formed from the same material in the process of forming the readout wiring and the bias wiring 271 and 272.

前述したように、本発明の実施形態によれば、酸化物半導体層２３０は、ゲート電極２４０によって覆われる紫外線非照射部分たる第１部分Ｂ１と、ゲート電極２４０の外部に露出した紫外線照射部分たる第２部分Ｂ２とから構成される。 As described above, according to the embodiment of the present invention, the oxide semiconductor layer 230 is the first portion B1 that is an ultraviolet non-irradiated portion covered by the gate electrode 240 and the ultraviolet irradiated portion exposed to the outside of the gate electrode 240. It is comprised from 2nd part B2.

このような構成によって、ゲート電極２４０を紫外線マスクとして紫外線を照射すると、酸化物半導体層２３０の第２部分Ｂ２に紫外線が照射されて酸化物半導体層２３０の比抵抗が減少する。 With such a structure, when the gate electrode 240 is used as an ultraviolet mask to irradiate ultraviolet rays, the second portion B2 of the oxide semiconductor layer 230 is irradiated with ultraviolet rays, and the specific resistance of the oxide semiconductor layer 230 decreases.

これにより、イメージセンサー２００の駆動電流、すなわちデータ電流が向上でき、イメージセンサー２００の光センシング能力が向上できる。 Thereby, the drive current of the image sensor 200, that is, the data current can be improved, and the optical sensing capability of the image sensor 200 can be improved.

以下、図２を参照して、本発明の実施形態に係るイメージセンサーの製造方法について説明する。 Hereinafter, with reference to FIG. 2, the manufacturing method of the image sensor which concerns on embodiment of this invention is demonstrated.

図２ａ〜図２ｄは本発明の実施形態に係るイメージセンサーの製造方法を示す断面図である。 2A to 2D are cross-sectional views illustrating a method for manufacturing an image sensor according to an embodiment of the present invention.

まず、図２ａを参照すると、基板２１０の全面上に、少なくとも一つの金属物質からなる第１導電層を形成し、該第１導電層の上部にｎ＋アモルファスシリコン層、純粋アモルファスシリコン層、ｐ＋アモルファスシリコン層、および第２導電層を蒸着する。 First, referring to FIG. 2a, a first conductive layer made of at least one metal material is formed on the entire surface of the substrate 210, and an n + amorphous silicon layer, a pure amorphous silicon layer, and a p + amorphous layer are formed on the first conductive layer. A silicon layer and a second conductive layer are deposited.

その後、マスク工程を行い、ｎ＋アモルファスシリコン層、純粋アモルファスシリコン層、ｐ＋アモルファスシリコン層、および第２導電層をパターニングする。これにより、第２領域Ａ２に半導体層２５０および第２電極２５５を形成する。 Thereafter, a mask process is performed to pattern the n + amorphous silicon layer, the pure amorphous silicon layer, the p + amorphous silicon layer, and the second conductive layer. Thereby, the semiconductor layer 250 and the second electrode 255 are formed in the second region A2.

次いで、第１導電層をパターニングし、第１領域Ａ１において互いに離隔した状態のソース電極およびドレイン電極２２１、２２２を形成する。 Next, the first conductive layer is patterned to form source and drain electrodes 221 and 222 that are separated from each other in the first region A1.

ドレイン電極２２２から第２領域Ａ２に延長された第１電極２２５は、その上部の半導体層２５０および第２電極２５５と共にフォトダイオードＰＤを構成する。 The first electrode 225 extended from the drain electrode 222 to the second region A2 constitutes the photodiode PD together with the upper semiconductor layer 250 and the second electrode 255.

次に、図２ｂを参照すると、ソース電極およびドレイン電極２２１、２２２が形成された基板２１０上に酸化物半導体を蒸着し、マスク工程を行って第１領域Ａ１に酸化物半導体層２３０を形成する。 Next, referring to FIG. 2b, an oxide semiconductor is deposited on the substrate 210 on which the source and drain electrodes 221 and 222 are formed, and a mask process is performed to form the oxide semiconductor layer 230 in the first region A1. .

その後、酸化物半導体層２３０の形成された基板２１０上に第１絶縁膜２３５を形成する。 After that, the first insulating film 235 is formed over the substrate 210 over which the oxide semiconductor layer 230 is formed.

次いで、第１絶縁膜２３５の形成された基板２１０に熱処理を施すことにより、酸化物半導体層２３０に対するアニーリング(annealing)工程を行うことができる。 Next, by performing a heat treatment on the substrate 210 over which the first insulating film 235 is formed, an annealing process on the oxide semiconductor layer 230 can be performed.

その次、図２ｃを参照すると、第１絶縁膜２３５上に少なくとも一つの金属物質からなる第３導電層を形成し、該第３導電層の上部にフォトレジストを形成する。その後、フォトレジストに対して露光および現像を行うことにより、フォトレジストパターン２４５を形成する。 Next, referring to FIG. 2c, a third conductive layer made of at least one metal material is formed on the first insulating layer 235, and a photoresist is formed on the third conductive layer. Thereafter, a photoresist pattern 245 is formed by exposing and developing the photoresist.

次に、フォトレジストパターン２４５をエッチングマスクとして第３導電層をパターニングすることにより、ゲート電極２４０を形成する。 Next, the gate electrode 240 is formed by patterning the third conductive layer using the photoresist pattern 245 as an etching mask.

この際、ゲート電極２４０は下側の酸化物半導体層２３０の一部を覆うように形成される。すなわち、ゲート電極２４０は、酸化物半導体層２３０の第１部分Ｂ１を覆い、第１部分Ｂ１の両側の第２部分Ｂ２（すなわち、ソース電極およびドレイン電極２２１、２２２と接触する部分）を覆っていない。 At this time, the gate electrode 240 is formed so as to cover a part of the lower oxide semiconductor layer 230. That is, the gate electrode 240 covers the first portion B1 of the oxide semiconductor layer 230 and covers the second portions B2 on both sides of the first portion B1 (that is, the portions in contact with the source and drain electrodes 221 and 222). Absent.

その後、ゲート電極２４０およびその上部のフォトレジストパターン２４５を紫外線遮断マスクとして、紫外線（ＵＶ）照射を行う。これにより、酸化物半導体層２３０の第２部分Ｂ２には紫外線が照射される。一方、他の例として、フォトレジストパターン２４５を除去した後、ゲート電極２４０を紫外線遮断マスクとして用いて紫外線照射工程を行うこともできる。 Thereafter, ultraviolet (UV) irradiation is performed using the gate electrode 240 and the photoresist pattern 245 above the gate electrode 240 as an ultraviolet blocking mask. Accordingly, the second portion B2 of the oxide semiconductor layer 230 is irradiated with ultraviolet rays. As another example, after removing the photoresist pattern 245, an ultraviolet irradiation process may be performed using the gate electrode 240 as an ultraviolet blocking mask.

このような紫外線照射工程を介して、酸化物半導体層２３０の比抵抗が減少できる。 Through such an ultraviolet irradiation process, the specific resistance of the oxide semiconductor layer 230 can be reduced.

紫外線照射工程の後、フォトレジストパターン２４５を除去するストリップ工程を行う。
次に、図２ｄを参照すると、ゲート電極２４０の形成された基板２１０上に第２絶縁膜２６０を形成する。 After the ultraviolet irradiation process, a strip process for removing the photoresist pattern 245 is performed.
Next, referring to FIG. 2D, a second insulating layer 260 is formed on the substrate 210 on which the gate electrode 240 is formed.

その後、マスク工程を行って第１および２絶縁膜２３５、２６０をパターニングすることにより、ソース電極２２１を露出させる第１コンタクトホール２６１、および第２電極２５５を露出させる第２コンタクトホール２６２を形成する。 Thereafter, a first contact hole 261 exposing the source electrode 221 and a second contact hole 262 exposing the second electrode 255 are formed by patterning the first and second insulating films 235 and 260 by performing a mask process. .

次いで、第２絶縁膜２６０上に、少なくとも一つの金属物質からなる第４金属層を形成し、これに対してマスク工程を行ってパターニングする。これにより、第１コンタクトホール２６１を介してソース電極２２１に接続する読み出し配線２７１、および第２コンタクトホール２６２を介して第２電極２５５に接続するバイアス配線２７２を形成する。しかも、ゲート電極２４０を覆うブラックマトリックス２７３を形成することができる。 Next, a fourth metal layer made of at least one metal material is formed on the second insulating film 260, and patterned by performing a mask process on the fourth metal layer. As a result, the readout wiring 271 connected to the source electrode 221 through the first contact hole 261 and the bias wiring 272 connected to the second electrode 255 through the second contact hole 262 are formed. In addition, the black matrix 273 covering the gate electrode 240 can be formed.

前述したような工程を介して、本発明の実施形態に係るイメージセンサーを製造することができる。 The image sensor according to the embodiment of the present invention can be manufactured through the processes as described above.

図３は本発明の実施形態に係るイメージセンサーの駆動電流特性を示す図、図４は本発明の実施形態に係るイメージセンサーの酸化物半導体の比抵抗特性を示す図である。 FIG. 3 is a diagram showing drive current characteristics of the image sensor according to the embodiment of the present invention, and FIG. 4 is a diagram showing specific resistance characteristics of the oxide semiconductor of the image sensor according to the embodiment of the present invention.

図３では、薄膜トランジスタＴＦＴのオン状態で、比較例として紫外線を照射していない場合の駆動電流特性グラフと、本実施例として紫外線を照射した場合の駆動電流特性グラフを一緒に示した。 FIG. 3 shows together a driving current characteristic graph in the case where the thin film transistor TFT is in an ON state and not irradiated with ultraviolet rays as a comparative example, and a driving current characteristic graph in the case where ultraviolet rays are irradiated as this embodiment.

図４では、比較例１としてアニーリングおよび紫外線照射が行われていない場合の酸化物半導体の比抵抗と、比較例２としてアニーリングのみが行われた場合の酸化物半導体の比抵抗と、本実施例としてＵＶを照射した場合の酸化物半導体の比抵抗を一緒に示した。 In FIG. 4, the resistivity of the oxide semiconductor when annealing and ultraviolet irradiation are not performed as Comparative Example 1, the resistivity of the oxide semiconductor when only annealing is performed as Comparative Example 2, and the present example The specific resistance of the oxide semiconductor when irradiated with UV is also shown.

まず、図３を参照すると、紫外線を照射した場合は、紫外線を照射していない場合と比較して駆動電流特性が著しく向上することを確認することができる。 First, referring to FIG. 3, it can be confirmed that the drive current characteristic is remarkably improved when the ultraviolet ray is irradiated as compared with the case where the ultraviolet ray is not irradiated.

図４を参照すると、アニーリングおよび紫外線照射が一緒に行われた場合に比抵抗が著しく減少することを確認することができる。 Referring to FIG. 4, it can be confirmed that the specific resistance is remarkably reduced when annealing and ultraviolet irradiation are performed together.

前述したように、本発明の実施形態によれば、酸化物半導体層は、ゲート電極によって覆われる紫外線非照射部分と、ゲート電極の外部に露出した紫外線照射部分とから構成される。 As described above, according to the embodiment of the present invention, the oxide semiconductor layer includes the ultraviolet non-irradiated portion covered with the gate electrode and the ultraviolet irradiated portion exposed to the outside of the gate electrode.

これにより、酸化物半導体層の比抵抗が減少し、イメージセンサーの駆動電流が向上できてイメージセンサーの光センシング能力が向上できるようになる。 As a result, the specific resistance of the oxide semiconductor layer is reduced, the driving current of the image sensor can be improved, and the optical sensing capability of the image sensor can be improved.

前述した本発明の実施形態は、本発明の一例であって、本発明の精神に含まれる範囲内で自由な変形が可能である。よって、本発明は、添付された特許請求の範囲およびこれと等価の範囲内における本発明の変形を含む。 The above-described embodiment of the present invention is an example of the present invention, and can be freely modified within the scope of the spirit of the present invention. Thus, the present invention includes modifications of the present invention within the scope of the appended claims and the equivalents thereof.

２００ イメージセンサー
２１０ 基板
２２１ ソース電極
２２２ ドレイン電極
２２５ 第１電極
２３０ 酸化物半導体層
２３５ 第１絶縁膜
２４０ ゲート電極
２５０ 半導体層
２５１ ｎ＋層
２５２ ｉ層
２５３ ｐ＋層
２５５ 第２電極
２６０ 第２絶縁膜
２６１ 第１コンタクトホール
２６２ 第２コンタクトホール
２７１ 読み出し配線
２７２ バイアス配線
２７３ ブラックマトリックス
Ａ１、Ａ２ 第１領域、第２領域
Ｂ１、Ｂ２ 第１部分、第２部分
200 Image sensor 210 Substrate 221 Source electrode 222 Drain electrode 225 First electrode 230 Oxide semiconductor layer 235 First insulating film 240 Gate electrode 250 Semiconductor layer 251 n + layer 252 i layer 253 p + layer 255 Second electrode 260 Second insulating film 261 First contact hole 262 Second contact hole 271 Read wiring 272 Bias wiring 273 Black matrix A1, A2 First region, second region B1, B2 First portion, second portion

Claims (6)

基板上に形成されたソース電極およびドレイン電極と、
前記ソース電極およびドレイン電極に接触する酸化物半導体層と、
前記酸化物半導体層上に形成された第１絶縁膜と、
前記第１絶縁膜上に形成されたゲート電極と、
前記ドレイン電極に接続されるフォトダイオードとを含んでなり、
前記酸化物半導体層は、前記ゲート電極によって覆われる紫外線非照射部分と、前記ゲート電極によって覆われない紫外線照射部分とから構成されたことを特徴とする、イメージセンサー。 A source electrode and a drain electrode formed on the substrate;
An oxide semiconductor layer in contact with the source electrode and the drain electrode;
A first insulating film formed on the oxide semiconductor layer;
A gate electrode formed on the first insulating film;
A photodiode connected to the drain electrode,
The image sensor according to claim 1, wherein the oxide semiconductor layer includes an ultraviolet non-irradiated portion covered with the gate electrode and an ultraviolet irradiated portion not covered with the gate electrode. 前記フォトダイオードは前記ドレイン電極から延長された第１電極と、前記第１電極上に形成された半導体層と、前記半導体層上に形成された第２電極とを含み、
前記第１絶縁膜は前記第２電極上に位置することを特徴とする、請求項１に記載のイメージセンサー。 The photodiode includes a first electrode extended from the drain electrode, a semiconductor layer formed on the first electrode, and a second electrode formed on the semiconductor layer,
The image sensor according to claim 1, wherein the first insulating film is located on the second electrode. 前記ゲート電極および前記第１絶縁膜上に位置し、前記第１絶縁膜と共に前記ソース電極を露出させる第１コンタクトホール、および前記第２電極を露出させる第２コンタクトホールを含む第２絶縁膜と、
前記第２絶縁膜上に位置し、前記第１コンタクトホールを介して前記ソース電極に接続される読み出し配線と、
前記第２絶縁膜上に位置し、前記第２コンタクトホールを介して前記第２電極に接続されるバイアス配線とを含むことを特徴とする、請求項２に記載のイメージセンサー。 A second insulating film located on the gate electrode and the first insulating film and including a first contact hole exposing the source electrode together with the first insulating film; and a second contact hole exposing the second electrode; ,
A readout wiring located on the second insulating film and connected to the source electrode through the first contact hole;
The image sensor according to claim 2, further comprising a bias wiring located on the second insulating film and connected to the second electrode through the second contact hole. 基板上にソース電極およびドレイン電極を形成する段階と、
前記ソース電極およびドレイン電極に接触し、第１部分と第２部分からなる酸化物半導体層を形成する段階と、
前記酸化物半導体層上に第１絶縁膜を形成する段階と、
前記第１絶縁膜上に、前記第１部分を覆い且つ前記第２部分を覆わないゲート電極を形成する段階と、
前記ゲート電極を紫外線遮断マスクとして用いて紫外線照射を行う段階とを含んでなり、
前記ドレイン電極はフォトダイオードに接続されることを特徴とする、イメージセンサーの製造方法。 Forming a source electrode and a drain electrode on a substrate;
Contacting the source and drain electrodes to form an oxide semiconductor layer comprising a first portion and a second portion;
Forming a first insulating film on the oxide semiconductor layer;
Forming a gate electrode on the first insulating film that covers the first portion and does not cover the second portion;
Performing ultraviolet irradiation using the gate electrode as an ultraviolet blocking mask,
The method of manufacturing an image sensor, wherein the drain electrode is connected to a photodiode. 前記第１絶縁膜を形成した後、熱処理を介して前記酸化物半導体層をアニーリングする段階を含むことを特徴とする、請求項４に記載のイメージセンサーの製造方法。 The method of manufacturing an image sensor according to claim 4, further comprising: annealing the oxide semiconductor layer through a heat treatment after forming the first insulating film. 前記ゲート電極を形成するエッチングマスクとしてのフォトレジストパターンが前記ゲート電極上に位置した状態で、前記紫外線照射を行うことを特徴とする、請求項４に記載のイメージセンサーの製造方法。 The method of manufacturing an image sensor according to claim 4, wherein the ultraviolet irradiation is performed in a state where a photoresist pattern as an etching mask for forming the gate electrode is positioned on the gate electrode.
JP2015067594A 2015-03-24 2015-03-27 Image sensor and manufacturing method for the same Pending JP2016181667A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150040680A KR20160114767A (en) 2015-03-24 2015-03-24 Image sensor and method of manufacturing the same
KR10-2015-0040680 2015-03-24

Publications (1)

Publication Number Publication Date
JP2016181667A true JP2016181667A (en) 2016-10-13

Family

ID=57132829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015067594A Pending JP2016181667A (en) 2015-03-24 2015-03-27 Image sensor and manufacturing method for the same

Country Status (2)

Country Link
JP (1) JP2016181667A (en)
KR (1) KR20160114767A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019041810A1 (en) * 2017-08-30 2019-03-07 上海耕岩智能科技有限公司 Operation method and apparatus for physiological health detection

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102517726B1 (en) * 2017-12-05 2023-04-03 엘지디스플레이 주식회사 Array substrate for digital x-ray detector, digital x-ray detector including the same and the manufacturing method thereof
KR102493828B1 (en) * 2017-12-22 2023-01-30 엘지디스플레이 주식회사 Digital x-ray detector
KR102569741B1 (en) * 2018-10-31 2023-08-22 엘지디스플레이 주식회사 Thin film transistor array substrate digital x-ray detector and digital x-ray detector including the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019041810A1 (en) * 2017-08-30 2019-03-07 上海耕岩智能科技有限公司 Operation method and apparatus for physiological health detection
TWI688970B (en) * 2017-08-30 2020-03-21 上海耕岩智能科技有限公司 Operation method and device for physiological health detection

Also Published As

Publication number Publication date
KR20160114767A (en) 2016-10-06

Similar Documents

Publication Publication Date Title
JP5602390B2 (en) Thin film transistor, active matrix substrate, and imaging device
KR102448033B1 (en) Method for forming thin film transistor, thin film transistor substrate, and flat panel display apparatus
JP4646951B2 (en) Display device with sensor
JP6796150B2 (en) Imaging panel and its manufacturing method
US8198149B2 (en) Method for fabricating active device array substrate
WO2018176829A1 (en) Thin film transistor and display substrate, fabrication method thereof, and display device
JP2012182165A (en) Display device and electronic apparatus
US10431694B2 (en) Thin film transistor, display apparatus having the same, and fabricating method thereof
WO2014042125A1 (en) Semiconductor device and method for manufacturing same
JPWO2018070349A1 (en) Imaging panel and manufacturing method thereof
JP2016181667A (en) Image sensor and manufacturing method for the same
WO2015019609A1 (en) X-ray image sensor substrate
KR101498635B1 (en) Image sensor and method of manufacturing the same
TW201610460A (en) Method of manufacturing image pickup panel, image pickup panel and X-ray image pickup apparatus
JP2019145596A (en) Active matrix substrate, X-ray imaging panel including the same, and manufacturing method
WO2013161738A1 (en) Semiconductor device and method of manufacture thereof
JP2007306011A (en) Equipment and electric apparatus
KR102060377B1 (en) A Display device, method of fabricating the same, and method of fabricating an image sensor device
JP4458750B2 (en) Radiation imaging apparatus, driving method thereof, and manufacturing method thereof
KR100872470B1 (en) Array substrate and method of manufacturing the same
US10607834B2 (en) Method of manufacturing semiconductor device by etching and washing
JP4659337B2 (en) Radiation imaging apparatus, driving method thereof, and manufacturing method thereof
KR102092544B1 (en) Array substrate for liquid crystal display device and method of fabricating the same
US11257855B2 (en) Imaging panel and production method thereof
US20180097027A1 (en) Imaging panel and x-ray imaging device including same