JP2016158388A - シャントレギュレータ回路、それを用いた絶縁型のｄｃ／ｄｃコンバータ、電源装置、電源アダプタおよび電子機器 - Google Patents

Abstract

【課題】ＤＣ／ＤＣコンバータの消費電力を低減する。
【解決手段】カソード（Ｋ）端子は、使用において、フォトカプラ２０４の入力側と接続される。アノード端子（Ａ）は、使用において接地される。電源（ＶＤＤ）端子は、使用において、直流電圧Ｖ_ＯＵＴを受けるよう接続される。基準（ＲＥＦ）端子は、使用において、ＤＣ／ＤＣコンバータ２００の出力電圧Ｖ_ＯＵＴに応じた電圧検出信号Ｖ_{ＯＵＴ＿Ｓ}を受けるよう接続される。基準電圧源４０６は、基準電圧Ｖ_ＲＥＦを生成する。エラーアンプ４０４は、電圧検出信号Ｖ_{ＯＵＴ＿Ｓ}と基準電圧Ｖ_ＲＥＦの誤差を増幅する。出力トランジスタ４０２は、カソード端子とアノード端子の間に設けられ、その制御端子にエラーアンプ４０４の出力信号Ｖ_ＥＲＲを受ける。エラーアンプ４０４および基準電圧源４０６の少なくとも一部は、電源（ＶＣＣ）端子の直流電圧を電源として動作する。
【選択図】図３

Description

本発明は、ＤＣ／ＤＣコンバータに関する。

テレビや冷蔵庫をはじめとするさまざまな家電製品は、外部からの商用交流電力を受けて動作する。ラップトップ型コンピュータ、携帯電話端末やタブレット端末をはじめとする電子機器も、商用交流電力によって動作可能であり、あるいは商用交流電力によって、機器に内蔵の電池を充電可能となっている。こうした家電製品や電子機器（以下、電子機器と総称する）には、商用交流電圧をＡＣ／ＤＣ（交流／直流）変換する電源装置（ＡＣ／ＤＣコンバータ）が内蔵される。あるいはＡＣ／ＤＣコンバータが、電子機器の外部の電源アダプタ（ＡＣアダプタ）に内蔵される場合もある。

図１は、本発明者が検討したＡＣ／ＤＣコンバータ１００ｒの基本構成を示すブロック図である。ＡＣ／ＤＣコンバータ１００ｒは主としてフィルタ１０２、整流回路１０４、平滑キャパシタ１０６およびＤＣ／ＤＣコンバータ２００ｒを備える。

商用交流電圧Ｖ_ＡＣは、ヒューズおよび入力キャパシタ（不図示）を介してフィルタ１０２に入力される。フィルタ１０２は、商用交流電圧Ｖ_ＡＣのノイズを除去する。整流回路１０４は、商用交流電圧Ｖ_ＡＣを全波整流するダイオードブリッジ回路である。整流回路１０４の出力電圧は、平滑キャパシタ１０６によって平滑化され、直流電圧Ｖ_ＩＮに変換される。

絶縁型のＤＣ／ＤＣコンバータ２００ｒは、入力端子Ｐ１に直流電圧Ｖ_ＩＮを受け、それを降圧して、目標値に安定化された出力電圧Ｖ_ＯＵＴを出力端子Ｐ２に接続される負荷（不図示）に供給する。

ＤＣ／ＤＣコンバータ２００ｒは、１次側コントローラ２０２、フォトカプラ２０４、シャントレギュレータ２０６、出力回路２１０およびその他の回路部品を備える。出力回路２１０は、トランスＴ１、ダイオードＤ１、出力キャパシタＣ１、スイッチングトランジスタＭ１、を含む。出力回路２１０のトポロジーは、一般的なフライバックコンバータのそれであるため、説明を省略する。

トランスＴ１の１次巻線Ｗ１と接続されるスイッチングトランジスタＭ１がスイッチングすることにより、入力電圧Ｖ_ＩＮが降圧され、出力電圧Ｖ_ＯＵＴが生成される。そして１次側コントローラ２０２は、スイッチングトランジスタＭ１のスイッチングのデューティ比を調節することにより、出力電圧Ｖ_ＯＵＴを目標値に安定化させる。

ＤＣ／ＤＣコンバータ２００ｒの出力電圧Ｖ_ＯＵＴは、抵抗Ｒ１、Ｒ２により分圧される。シャントレギュレータ２０６は、３端子デバイスであり、カソード（Ｋ）端子はフォトカプラ２０４の入力側の発光素子（発光ダイオード）と接続され、アノード（Ａ）端子は接地される。シャントレギュレータ２０６の基準（ＲＥＦ）端子には、分圧された電圧（電圧検出信号）Ｖ_{ＯＵＴ＿Ｓ}が入力される。シャントレギュレータ２０６は誤差増幅器を含み、電圧検出信号Ｖ_{ＯＵＴ＿Ｓ}と所定の基準電圧Ｖ_ＲＥＦ（不図示）の誤差を増幅し、誤差に応じた誤差電流Ｉ_ＥＲＲを生成し、フォトカプラ２０４の入力側の発光素子（発光ダイオード）から引き込む（シンク）。

フォトカプラ２０４の出力側の受光素子（フォトトランジスタ）には、２次側の誤差電流Ｉ_ＥＲＲに応じたフィードバック電流Ｉ_ＦＢが流れる。このフィードバック電流Ｉ_ＦＢが、抵抗およびキャパシタにより平滑化され、１次側コントローラ２０２のフィードバック（ＦＢ）端子に入力される。１次側コントローラ２０２は、ＦＢ端子の電圧（フィードバック電圧）Ｖ_ＦＢにもとづいてスイッチングトランジスタＭ１のデューティ比を調節する。

以上がＡＣ／ＤＣコンバータ１００ｒの全体構成である。図２は、シャントレギュレータ２０６の回路図である。

シャントレギュレータ２０６は、出力トランジスタ４０２、エラーアンプ４０４、基準電圧源４０６を含む。基準電圧源４０６は、所定の基準電圧Ｖ_ＲＥＦを生成する。エラーアンプ４０４は、基準電圧Ｖ_ＲＥＦと、ＲＥＦ端子の電圧Ｖ_{ＯＵＴ＿Ｓ}の誤差を増幅し、出力トランジスタ４０２の制御端子（ゲート）の電圧を調節する。このシャントレギュレータ２０６では、エラーアンプ４０４および基準電圧源４０６の電源は、カソード（Ｋ）端子から供給される。つまりカソード（Ｋ）端子からシャントレギュレータ２０６にシンクされる電流Ｉ_ＳＩＮＫは、出力トランジスタ４０２に流れる誤差に応じた電流Ｉ_ＥＲＲと、エラーアンプ４０４および基準電圧源４０６の動作電流Ｉ_ＣＣの合計である。

バイパス抵抗Ｒ４が存在せず、電流Ｉ_ＳＩＮＫがすべてフォトカプラ２０４に流れる構成とすると、非ゼロの動作電流Ｉ_ＣＣが、常時、フォトカプラ２０４に流れることとなり、一次側のフィードバック電流Ｉ_ＦＢをゼロとすることができない。そこで従来では、フォトカプラ２０４と並列にバイパス抵抗Ｒ４を設け、バイパス抵抗Ｒ４を経由して動作電流Ｉ_ＣＣを供給していた。

フォトカプラ２０４の入力側の発光ダイオードの電圧降下（順方向電圧）をＶ_Ｆとするとき、バイパス抵抗Ｒ４の抵抗値は、以下の式で定めることができる。
Ｒ４＝Ｖ_Ｆ／Ｉ_ＣＣ

特開２０１０−０７４９５９号公報

本発明者らは、図２のシャントレギュレータ２０６を用いたＡＣ／ＤＣコンバータ１００ｒについて検討した結果、以下の課題を認識するに至った。

フォトカプラ２０４の発光ダイオードの順方向電圧Ｖ_Ｆは、温度依存性を有し、高温になるほど小さくなる。また動作電流Ｉ_ＣＣもばらつくため、バイパス抵抗Ｒ４は、マージンを考慮して低く設計する必要がある。たとえばＶ_Ｆの最小値を０．３Ｖ、動作電流Ｉ_ＣＣの最大値を１ｍＡとすれば、バイパス抵抗Ｒ４は０．３Ｖ／１ｍＡ＝３００Ωとなる。回路の安定動作のためにさらにマージンを考慮すれば、Ｒ４＝２００Ω程度とされる。

いま、発光ダイオードの順方向電圧Ｖ_Ｆが常温で０．６Ｖとなったとする。このときバイパス抵抗Ｒ４を介してシャントレギュレータ２０６に供給される動作電流Ｉ_ＣＣは、
Ｉ_ＣＣ＝０．６Ｖ／２００Ω＝３ｍＡ
となり、Ｖ_Ｆ＝０．３Ｖの高温時に比べて２ｍＡも増大し、消費電力が増大する。

なおこのような問題を当業者の一般的な認識として捉えてはならない。

本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、消費電力を低減可能なＤＣ／ＤＣコンバータの提供にある。

本発明のある態様は、絶縁型のＤＣ／ＤＣコンバータの２次側に配置されるシャントレギュレータ回路に関する。ＤＣ／ＤＣコンバータは、１次巻線および２次巻線を有するトランスと、トランスの１次巻線と接続されるスイッチングトランジスタと、トランスの２次巻線と接続される整流素子と、フォトカプラと、フォトカプラの入力側と接続され、ＤＣ／ＤＣコンバータの出力電圧に応じた誤差電流を発生するシャントレギュレータ回路と、フィードバック端子を有し、フィードバック端子の電圧に応じたデューティ比でスイッチングトランジスタをスイッチングする１次側コントローラと、を備える。シャントレギュレータ回路は、使用においてフォトカプラの入力側と接続されるカソード端子と、使用において接地されるアノード端子と、使用において直流電圧を受けるよう接続される電源端子と、使用においてＤＣ／ＤＣコンバータの出力電圧に応じた電圧検出信号を受けるよう接続される基準端子と、基準電圧を生成する基準電圧源と、電圧検出信号と基準電圧の誤差を増幅するエラーアンプと、カソード端子とアノード端子の間に設けられ、その制御端子にエラーアンプの出力信号を受ける出力トランジスタと、を備え、ひとつの半導体基板に集積化され、エラーアンプおよび基準電圧源の少なくとも一部は、電源端子の直流電圧を電源として動作する。

エラーアンプと基準電圧源の少なくとも一部は、カソード端子とは別に設けられた電源端子から電源供給により動作するため、シャントレギュレータ回路の動作電流をカソード端子から供給する必要がなくなり、あるいはカソード端子を経由する動作電流を大幅に低減でき、フォトカプラの入力側の発光素子と並列なバイパス抵抗が不要となる。従来では、発光素子の電圧降下の変動にともない、バイパス抵抗に余剰な電流が流れ、シャントレギュレータの動作電流を増大させる要因となっていたが、この態様によれば、シャントレギュレータの動作電流の増大を抑えることができる。

出力トランジスタは、ＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）またはＮＰＮ型バイポーラトランジスタであり、エラーアンプおよび基準電圧源はそれぞれ、電源端子の直流電圧を電源として動作してもよい。

出力トランジスタは、ＰチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）またはＰＮＰ型バイポーラトランジスタであり、エラーアンプは、電圧検出信号と基準電圧を受ける差動アンプと、差動アンプの出力に応じた信号を、出力トランジスタの制御端子に供給する出力段と、を備えてもよい。差動アンプは電源端子の直流電圧を電源として動作し、出力段はカソード端子と接続されてもよい。

本発明の別の態様は、絶縁型のＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは、１次巻線および２次巻線を有するトランスと、トランスの１次巻線と接続されるスイッチングトランジスタと、トランスの２次巻線と接続される整流素子と、フォトカプラと、フォトカプラの出力側と接続され、フォトカプラからのフィードバック信号に応じてスイッチングトランジスタをスイッチングする１次側コントローラと、ＤＣ／ＤＣコンバータの出力電圧を分圧する分圧回路と、上述のいずれかのシャントレギュレータ回路と、を備える。シャントレギュレータ回路のカソード端子はフォトカプラの入力側と接続され、そのアノードは接地され、その電源端子はＤＣ／ＤＣコンバータの出力電圧を受けるように接続され、その基準端子は分圧回路の出力を受けるよう接続される。

整流素子は、同期整流トランジスタを含んでもよい。ＤＣ／ＤＣコンバータは、同期整流トランジスタを制御する同期整流コントローラをさらに備えてもよい。

ＤＣ／ＤＣコンバータは、フライバック型であってもよいし、フォワード型であってもよい。

本発明の別の態様は、電源装置（ＡＣ／ＤＣコンバータ）に関する。電源装置は、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、負荷に供給する上述のＤＣ／ＤＣコンバータと、を備える。

本発明の別の態様は、電子機器に関する。電子機器は、負荷と、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、負荷に供給する上述のＤＣ／ＤＣコンバータと、を備える。

本発明の別の態様は、ＡＣアダプタに関する。ＡＣアダプタは、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、直流出力電圧を生成する上述のＤＣ／ＤＣコンバータと、を備える。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、シャントレギュレータ回路の消費電力を低減できる。

本発明者が検討したＡＣ／ＤＣコンバータの基本構成を示すブロック図である。 シャントレギュレータの回路図である。 実施の形態に係るシャントレギュレータ回路を備えるＤＣ／ＤＣコンバータの回路図である。 ＡＣ／ＤＣコンバータを備えるＡＣアダプタを示す図である。 図５（ａ）、（ｂ）は、ＡＣ／ＤＣコンバータを備える電子機器を示す図である。 第１変形例に係るシャントレギュレータ回路の回路図である。 第２変形例に係るＤＣ／ＤＣコンバータの回路図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図３は、実施の形態に係るシャントレギュレータ回路４００を備えるＤＣ／ＤＣコンバータ２００の回路図である。このＤＣ／ＤＣコンバータ２００は、図１のＤＣ／ＤＣコンバータ２００ｒと同様に、ＡＣ／ＤＣコンバータに使用可能である。またＤＣ／ＤＣコンバータ２００の基本構成は図１のＤＣ／ＤＣコンバータ２００ｒの構成と同様である。

シャントレギュレータ回路４００は、絶縁型のＤＣ／ＤＣコンバータ２００の２次側に配置され、フォトカプラ２０４の入力側の発光素子を駆動する。シャントレギュレータ回路４００は、フォトカプラ２０４の入力側と接続され、ＤＣ／ＤＣコンバータ２００の出力電圧Ｖ_ＯＵＴに応じた誤差電流Ｉ_ＥＲＲを発生する。

シャントレギュレータ回路４００は、カソード（Ｋ）端子、アノード（Ａ）端子、基準（ＲＥＦ）端子、電源（ＶＤＤ）端子、を備え、ひとつの半導体基板に集積化された機能ＩＣである。

カソード端子は、使用において、フォトカプラ２０４の入力側と接続される。アノード端子は、使用において接地される。ＶＤＤ端子は、使用において、直流電圧Ｖ_ＯＵＴを受けるよう接続される。本実施の形態では、ＶＤＤ端子には、ＤＣ／ＤＣコンバータ２００の出力電圧Ｖ_ＯＵＴが供給される。ＲＥＦ端子は、使用において、制御対象の電圧、すなわちＤＣ／ＤＣコンバータ２００の出力電圧Ｖ_ＯＵＴに応じた電圧検出信号Ｖ_{ＯＵＴ＿Ｓ}を受けるよう接続される。本実施の形態では、ＲＥＦ端子は、抵抗Ｒ１，Ｒ２を含む分圧回路の出力と接続される。

シャントレギュレータ回路４００は、出力トランジスタ４０２、エラーアンプ４０４、基準電圧源４０６を備える。基準電圧源４０６は、所定の基準電圧Ｖ_ＲＥＦを生成する。エラーアンプ４０４は、電圧検出信号Ｖ_{ＯＵＴ＿Ｓ}と基準電圧Ｖ_ＲＥＦの誤差を増幅する。

出力トランジスタ４０２は、カソード端子とアノード端子の間に設けられ、その制御端子にエラーアンプ４０４の出力（誤差電圧ともいう）Ｖ_ＥＲＲを受ける。出力トランジスタ４０２は、エラーアンプ４０４の出力信号Ｖ_ＥＲＲに応じた電流Ｉ_ＥＲＲを、カソード端子を介してフォトカプラ２０４からシンクする。

エラーアンプ４０４および基準電圧源４０６の少なくとも一部は、ＶＤＤ端子の直流電圧Ｖ_ＯＵＴを電源として動作する。シャントレギュレータ回路４００の動作電流Ｉ_ＣＣの大部分あるいは全部が、カソード端子ではなくＶＤＤ端子を経由して流れることが好ましい。図３ではエラーアンプ４０４および基準電圧源４０６のすべてが、ＶＤＤ端子の電圧を電源とする。シャントレギュレータ回路４００が、エラーアンプ４０４、基準電圧源４０６の他に、図示しない保護回路などを内蔵する場合、保護回路も、ＶＤＤ端子の直流電圧Ｖ_ＯＵＴを電源として動作してもよい。

出力トランジスタ４０２は、ＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、ドレインがカソード端子Ｋと接続され、ソースがアノード端子Ａと接続され、ゲートに誤差電圧Ｖ_ＥＲＲが入力される。なお出力トランジスタ４０２としてＮＰＮ型バイポーラトランジスタを用いてもよい。

この構成において、エラーアンプ４０４および基準電圧源４０６はそれぞれ、ＶＤＤ端子の直流電圧Ｖ_ＯＵＴを電源として動作する。

以上がシャントレギュレータ回路４００の構成である。続いてその利点を説明する。シャントレギュレータ回路４００を備えるＤＣ／ＤＣコンバータ２００の利点は、図１のＤＣ／ＤＣコンバータ２００ｒとの比較によって明確となる。

（比較技術）
図１のＤＣ／ＤＣコンバータ２００ｒにおいて、シャントレギュレータ２０６の動作電流Ｉ_ＣＣが１ｍＡ、発光素子の順方向電圧Ｖ_Ｆの最小値が０．３Ｖであるとき、バイパス抵抗Ｒ４の抵抗値はマージンを考慮して２００Ωとされる。フォトカプラ２０４の発光素子に流れる電流Ｉ_ＥＲＲが２００μＡであり、このときの順方向電圧Ｖ_Ｆが温度に依存して０．３〜０．６Ｖの範囲で変化するとき、バイパス抵抗Ｒ４に流れる電流Ｉ_Ｒ４は最大で０．６Ｖ／２００Ω＝３ｍＡとなり、これはシャントレギュレータ２０６の動作電流Ｉ_ＣＣとして消費される。シャントレギュレータ２０６に流れる電流の合計は、Ｉ_ＥＲＲ＋Ｉ_ＣＣ＝３．２ｍＡである。シャントレギュレータ２０６のカソード端子の電圧を２４Ｖとすれば、シャントレギュレータ２０６の消費電力は、２４Ｖ×３．２ｍＡ＝７６．８ｍＷとなる。

続いて図３のＤＣ／ＤＣコンバータ２００の動作を説明する。
図３の回路では、エラーアンプ４０４および基準電圧源４０６に流れる動作電流Ｉ_ＣＣは、温度に依存した順方向電圧Ｖ_Ｆの変動の影響を受けず、１ｍＡ程度に維持される。誤差電流Ｉ_ＥＲＲが比較技術と同じく２００μＡであり、カソード端子、ＶＤＤ端子の電位が等しく２４Ｖであるとき、シャントレギュレータ回路４００の消費電力は、２４Ｖ×１．２ｍＡ＝２８．８ｍＷとなる。

このように、実施の形態に係るシャントレギュレータ回路４００を用いることで、消費電力を大幅に低減できる。

近年の省エネ化の要請から、軽負荷あるいは無負荷状態（待機状態、スタンバイ状態ともいう）の消費電力を極力低減したＡＣ／ＤＣコンバータ１００が望まれている。この要請に応えるべくＤＣ／ＤＣコンバータ２００は、待機時においていわゆるバーストモード（ＰＦＭモードともいう）で動作する。バーストモードにおいて１次側コントローラ２０２は、１回、あるいは複数回、スイッチングトランジスタＭ１をスイッチングし、出力電圧Ｖ_ＯＵＴを目標レベルよりも上昇させ、その後、出力電圧Ｖ_ＯＵＴが目標レベルに応じて定められた下限レベルに低下するまでの間、スイッチングトランジスタＭ１のスイッチングを停止する。これにより、スイッチングトランジスタＭ１をスイッチングさせるための電力（たとえばスイッチングトランジスタＭ１のゲート容量の充放電に要する電力）を低減し、効率が高められる。

かかる待機状態においては、負荷電流Ｉ_ＯＵＴが小さいため、ＤＣ／ＤＣコンバータ２００の出力電力Ｐ_ＯＵＴ（＝Ｉ_ＯＵＶ×Ｖ_ＯＵＴ）も非常に小さくなる。したがって、シャントレギュレータ回路４００の動作電流Ｉ_ＣＣが、ＤＣ／ＤＣコンバータ２００の効率に与える影響は大きい。実施の形態に係るシャントレギュレータ回路４００によれば、動作電流Ｉ_ＣＣを大幅に抑制できるため、待機状態における効率を従来よりも高めることができる。

特に電源アダプタや多くの電子機器においては、ＤＣ／ＤＣコンバータ２００が無負荷状態で待機する期間が長いため、待機状態における効率を高めることは、有意義である。

また、図３のＤＣ／ＤＣコンバータ２００によれば、バイパス抵抗Ｒ４が不要となるため、素子数減による低コスト化を図ることができ、また基板設計のレイアウトの自由度を高めることができる。

（用途）
続いて、ＤＣ／ＤＣコンバータ２００の用途を説明する。
図４は、ＡＣ／ＤＣコンバータ１００を備えるＡＣアダプタ８００を示す図である。ＡＣアダプタ８００は、プラグ８０２、筐体８０４、コネクタ８０６を備える。プラグ８０２は、図示しないコンセントから商用交流電圧Ｖ_ＡＣを受ける。ＡＣ／ＤＣコンバータ１００は、筐体８０４内に実装される。ＡＣ／ＤＣコンバータ１００により生成された直流出力電圧Ｖ_ＯＵＴは、コネクタ８０６から電子機器８１０に供給される。電子機器８１０は、ノートＰＣ、デジタルカメラ、デジタルビデオカメラ、携帯電話、携帯オーディオプレイヤなどが例示される。

図５（ａ）、（ｂ）は、ＡＣ／ＤＣコンバータ１００を備える電子機器９００を示す図である。図５（ａ）、（ｂ）の電子機器９００はディスプレイ装置であるが、電子機器９００の種類は特に限定されず、オーディオ機器、冷蔵庫、洗濯機、掃除機など、電源装置を内蔵する機器であればよい。
プラグ９０２は、図示しないコンセントから商用交流電圧Ｖ_ＡＣを受ける。ＡＣ／ＤＣコンバータ１００は、筐体８０４内に実装される。ＡＣ／ＤＣコンバータ１００により生成された直流出力電圧Ｖ_ＯＵＴは、同じ筐体９０４内に搭載される、マイコン、ＤＳＰ（Digital Signal Processor）、電源回路、照明機器、アナログ回路、デジタル回路などの負荷に供給される。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（第１変形例）
図６は、第１変形例に係るシャントレギュレータ回路４００ａの回路図である。シャントレギュレータ回路４００ａにおいて、出力トランジスタ４０２はＰチャンネルＭＯＳＦＥＴである。出力トランジスタ４０２は、ＰＮＰ型バイポーラトランジスタであってもよい。

エラーアンプ４０４は、差動アンプ４１０および出力段４１２を含む。差動アンプ４１０は、電圧検出信号Ｖ_{ＯＵＴ＿Ｓ}と基準電圧Ｖ_ＲＥＦを受ける。出力段４１２は、差動アンプの出力に応じた信号Ｖ_ＥＲＲを、出力トランジスタ４０２の制御端子（ゲート）に供給する。

ここで出力トランジスタ４０２を確実にオフするためには、出力トランジスタ４０２のゲートソース間電圧を等しくする必要がある。そこでエラーアンプ４０４のうち出力段４１２はカソード端子と接続され、カソード端子の電圧を電源として動作する。エラーアンプ４０４のうち差動アンプ４１０については、ＶＤＤ端子の直流電圧を電源として動作する。つまりこの変形例では、エラーアンプ４０４の一部と基準電圧源４０６の全部が、ＶＤＤ端子の直流電圧を電源として動作し、エラーアンプ４０４の残りの部分は、カソード端子の電圧を電源として動作すると言える。

この変形例によっても、図３のＤＣ／ＤＣコンバータ２００と同様の効果を得ることができる。

（第２変形例）
実施の形態では、ダイオード整流型のＤＣ／ＤＣコンバータを説明したが、本発明は同期整流型のＤＣ／ＤＣコンバータにも適用可能である。図７は、第２変形例に係るＤＣ／ＤＣコンバータ２００ｂの回路図である。
ＤＣ／ＤＣコンバータ２００ｂは、ダイオードＤ１に代えて同期整流トランジスタＭ２を備え、さらに同期整流コントローラ３００を備える。同期整流コントローラ３００は、一次側のスイッチングトランジスタＭ１のスイッチングと同期して、同期整流トランジスタＭ２をスイッチングする。

同期整流コントローラ３００の電源（ＶＣＣ）端子には、ＤＣ／ＤＣコンバータ２００ｂの出力電圧Ｖ_ＯＵＴが供給され、接地（ＧＮＤ）端子は接地される。ＤＣ／ＤＣコンバータ２００は、直流電圧Ｖ_ＯＵＴを電源として動作する。また出力（ＯＵＴ）端子は同期整流トランジスタＭ２のゲートと接続される。同期整流コントローラ３００のドレイン（ＶＤ）端子は、同期整流トランジスタＭ２のドレインと接続される。

同期整流コントローラ３００の構成は特に限定されず、公知技術を用いればよい。たとえば同期整流コントローラ３００はパルス発生器およびドライバ（いずれも不図示）を含む。パルス発生器は、スイッチングトランジスタＭ１のスイッチングと同期したパルス信号を生成する。たとえばパルス発生器は、スイッチングトランジスタＭ１がターンオフすると、パルス信号を、同期整流トランジスタＭ２のオンを指示する第１状態（たとえばハイレベル）とする。またパルス発生器は、同期整流トランジスタＭ２のオン期間に２次巻線Ｗ２に流れる２次電流Ｉ_Ｓが実質的にゼロになると、パルス信号を同期整流トランジスタＭ２のオフを指示する第２状態（ローレベル）とする。

ドライバ３０６はパルス発生器からパルス信号に応じて同期整流トランジスタＭ２をスイッチングする。

（第３変形例）
同期整流型のＤＣ／ＤＣコンバータ２００において、同期整流トランジスタＭ２を、２次巻線Ｗ２よりも出力端子Ｐ２側に配置してもよい。

（第４変形例）
同期整流コントローラ３００とシャントレギュレータ回路４００は、単一のパッケージにモジュール化されてもよい。

（第５変形例）
実施の形態では、フライバックコンバータを説明したが、本発明はフォワードコンバータにも適用可能である。またスイッチングトランジスタＭ１や同期整流トランジスタＭ２の少なくとも一方は、バイポーラトランジスタやＩＧＢＴであってもよい。

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１００…ＡＣ／ＤＣコンバータ、１０２…フィルタ、１０４…整流回路、１０６…平滑キャパシタ、２００…ＤＣ／ＤＣコンバータ、２０２…１次側コントローラ、２０４…フォトカプラ、２０６…シャントレギュレータ、４００…シャントレギュレータ回路、４０２…出力トランジスタ、４０４…エラーアンプ、４０６…基準電圧源、４１０…差動アンプ、４１２…出力段、Ｍ１…スイッチングトランジスタ、Ｍ２…同期整流トランジスタ、Ｃ１…出力キャパシタ、Ｔ１…トランス、Ｗ１…１次巻線、Ｗ２…２次巻線、３００…同期整流コントローラ、８００…ＡＣアダプタ、８０２…プラグ、８０４…筐体、８０６…コネクタ、８１０，９００…電子機器、９０２…プラグ、９０４…筐体。

Claims (10)

1. 絶縁型のＤＣ／ＤＣコンバータの２次側に配置されるシャントレギュレータ回路であって、
   前記ＤＣ／ＤＣコンバータは、
   １次巻線および２次巻線を有するトランスと、
   前記トランスの１次巻線と接続されるスイッチングトランジスタと、
   前記トランスの２次巻線と接続される整流素子と、
   フォトカプラと、
   前記フォトカプラの入力側と接続され、前記ＤＣ／ＤＣコンバータの出力電圧に応じた誤差電流を発生するシャントレギュレータ回路と、
   フィードバック端子を有し、前記フィードバック端子の電圧に応じたデューティ比で前記スイッチングトランジスタをスイッチングする１次側コントローラと、
   を備え、
   前記シャントレギュレータ回路は、
   使用において、前記フォトカプラの入力側と接続されるカソード端子と、
   使用において、接地されるアノード端子と、
   使用において、直流電圧を受けるよう接続される電源端子と、
   使用において、前記ＤＣ／ＤＣコンバータの出力電圧に応じた電圧検出信号を受けるよう接続される基準端子と、
   基準電圧を生成する基準電圧源と、
   前記電圧検出信号と前記基準電圧の誤差を増幅するエラーアンプと、
   前記カソード端子と前記アノード端子の間に設けられ、その制御端子に前記エラーアンプの出力信号を受ける出力トランジスタと、
   を備え、ひとつの半導体基板に集積化され、
   前記エラーアンプおよび前記基準電圧源の少なくとも一部は、前記電源端子の直流電圧を電源として動作することを特徴とするシャントレギュレータ回路。
2. 前記出力トランジスタは、ＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）またはＮＰＮ型バイポーラトランジスタであり、
   前記エラーアンプおよび前記基準電圧源はそれぞれ、前記電源端子の直流電圧を電源として動作することを特徴とする請求項１に記載のシャントレギュレータ回路。
3. 前記出力トランジスタは、ＰチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）またはＰＮＰ型バイポーラトランジスタであり、
   前記エラーアンプは、
   前記電圧検出信号と前記基準電圧を受ける差動アンプと、
   前記差動アンプの出力に応じた信号を、前記出力トランジスタの制御端子に供給する出力段と、
   を備え、
   前記差動アンプは前記電源端子の直流電圧を電源として動作し、前記出力段は前記カソード端子と接続されることを特徴とする請求項１に記載のシャントレギュレータ回路。
4. １次巻線および２次巻線を有するトランスと、
   前記トランスの１次巻線と接続されるスイッチングトランジスタと、
   前記トランスの２次巻線と接続される整流素子と、
   フォトカプラと、
   前記フォトカプラの出力側と接続され、前記フォトカプラからのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする１次側コントローラと、
   前記ＤＣ／ＤＣコンバータの出力電圧を分圧する分圧回路と、
   請求項１から３のいずれかに記載のシャントレギュレータ回路であって、そのカソード端子が前記フォトカプラの入力側と接続され、そのアノードが接地され、その電源端子が前記ＤＣ／ＤＣコンバータの出力電圧を受けるよう接続され、その基準端子が前記分圧回路の出力を受けるよう接続されるシャントレギュレータ回路と、
   を備えることを特徴とする絶縁型のＤＣ／ＤＣコンバータ。
5. 前記整流素子は、同期整流トランジスタを含み、
   前記ＤＣ／ＤＣコンバータは、前記同期整流トランジスタを制御する同期整流コントローラをさらに備えることを特徴とする請求項４に記載のＤＣ／ＤＣコンバータ。
6. フライバック型であることを特徴とする請求項４または５のいずれかに記載のＤＣ／ＤＣコンバータ。
7. フォワード型であることを特徴とする請求項４または５のいずれかに記載のＤＣ／ＤＣコンバータ。
8. 商用交流電圧をフィルタリングするフィルタと、
   前記フィルタの出力電圧を全波整流するダイオード整流回路と、
   前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
   前記直流入力電圧を降圧し、負荷に供給する請求項４から７のいずれかに記載のＤＣ／ＤＣコンバータと、
   を備えることを特徴とする電源装置。
9. 負荷と、
   商用交流電圧をフィルタリングするフィルタと、
   前記フィルタの出力電圧を全波整流するダイオード整流回路と、
   前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
   前記直流入力電圧を降圧し、負荷に供給する請求項４から７のいずれかに記載のＤＣ／ＤＣコンバータと、
   を備えることを特徴とする電子機器。
10. 商用交流電圧をフィルタリングするフィルタと、
    前記フィルタの出力電圧を全波整流するダイオード整流回路と、
    前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
    前記直流入力電圧を降圧し、負荷に供給する請求項４から７のいずれかに記載のＤＣ／ＤＣコンバータと、
    を備えることを特徴とする電源アダプタ。

Images