JP2016157711A - Contact electrode and method for forming the same - Google Patents

Contact electrode and method for forming the same Download PDF

Info

Publication number
JP2016157711A
JP2016157711A JP2015032473A JP2015032473A JP2016157711A JP 2016157711 A JP2016157711 A JP 2016157711A JP 2015032473 A JP2015032473 A JP 2015032473A JP 2015032473 A JP2015032473 A JP 2015032473A JP 2016157711 A JP2016157711 A JP 2016157711A
Authority
JP
Japan
Prior art keywords
organic semiconductor
metal
semiconductor layer
forming
contact electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015032473A
Other languages
Japanese (ja)
Other versions
JP6647556B2 (en
Inventor
純一 竹谷
Junichi Takeya
純一 竹谷
宇野 真由美
Mayumi Uno
真由美 宇野
伊東 正浩
Masahiro Ito
正浩 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Tokyo NUC
EEJA Ltd
Original Assignee
Electroplating Engineers of Japan Ltd
University of Tokyo NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electroplating Engineers of Japan Ltd, University of Tokyo NUC filed Critical Electroplating Engineers of Japan Ltd
Priority to JP2015032473A priority Critical patent/JP6647556B2/en
Publication of JP2016157711A publication Critical patent/JP2016157711A/en
Application granted granted Critical
Publication of JP6647556B2 publication Critical patent/JP6647556B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To provide a new structure of a contact electrode which works for both a p-type organic semiconductor layer and an n-type organic semiconductor layer as the contact electrode, and also to provide a method for forming the same.SOLUTION: A contact electrode has a structure composed of a first metal body arranged on an organic semiconductor layer 5 and a second metal layer. The first metal body has a meshed structure in which nano-particles of the first metal body reduced and precipitated in advance occupy an area ratio of 30% to 70% on the organic semiconductor layer 5. The second metal layer is a covered layer reduced and precipitated on the first metal body and the organic semiconductor layer 5.SELECTED DRAWING: Figure 1

Description

本発明は、有機半導体層上のコンタクト電極およびその形成方法に関し、特に一つのコンタクト電極の構造体をp型とn型有機半導体層の双方に共用するためのコンタクト電極およびその形成方法に関するものであり、例えば、pn混在型の有機半導体電界効果型トランジスタ(Organic field effect transistor(OFET))のソース電極およびドレイン電極の構造に関する。 The present invention relates to a contact electrode on an organic semiconductor layer and a method for forming the same, and more particularly to a contact electrode for sharing a single contact electrode structure for both p-type and n-type organic semiconductor layers and a method for forming the same. For example, the present invention relates to the structure of a source electrode and a drain electrode of a pn mixed organic semiconductor field effect transistor (OFET).

近年、エレクトロニクス業界においては、シリコンなどの無機材料から作られた無機半導体のトランジスタから、有機材料を利用した、いわゆる有機半導体のトランジスタ開発が進められている。この有機材料を溶解した溶液を利用した有機FETは、印刷法、スピンコート法、浸漬法等の手段を用いることができるため大面積化が容易である。また、高温、高真空プロセスが不要となり、簡便に電子回路形成が可能になる結果、従来のSi系半導体より桁違いの低コストでトランジスタを製造することが期待されている。そして、有機FETは、プラスチック基材や樹脂フィルム上にも形成することができる結果、軽く薄い上に柔らかく曲げることができるフレキシブルディスプレイやフレキシブルセンサーなどのデバイスの実現が期待されている。 In recent years, in the electronics industry, so-called organic semiconductor transistors using organic materials have been developed from inorganic semiconductor transistors made of inorganic materials such as silicon. An organic FET using a solution in which this organic material is dissolved can easily increase the area because means such as a printing method, a spin coating method, and an immersion method can be used. In addition, since a high temperature and high vacuum process is not required and an electronic circuit can be easily formed, it is expected that a transistor is manufactured at an order of magnitude lower cost than a conventional Si-based semiconductor. The organic FET can be formed on a plastic substrate or a resin film. As a result, it is expected to realize devices such as a flexible display and a flexible sensor that can be bent lightly and thinly.

このような有機FETのコンタクト電極の実用的な構造として、図1に示すようなトップコンタクト・ボトムゲート型構造のトランジスタを例に挙げる。図1(A)はトランジスタ1の平面図であり、図1(B)は図1(A)のB−B線に沿った断面図を表している。トランジスタ1は、半導体層に有機半導体材料を用いた電界効果型のトランジスタ、すなわち有機FETである。例えば、シリコンウェハー基板2を用いた場合、シリコンをゲート電極3とし、その上にゲート絶縁膜4としての酸化シリコン(SiO)膜が設けられ、その上に有機半導体層5が形成される。そして、この酸化シリコン(SiO)膜の上の有機半導体層5上には、キャリア注入用の2種類のコンタクト電極(例えば、ソース電極6Aおよびドレイン電極6B)が形成される。 As a practical structure of such an organic FET contact electrode, a top contact / bottom gate type transistor as shown in FIG. 1 is taken as an example. 1A is a plan view of the transistor 1, and FIG. 1B is a cross-sectional view taken along line BB in FIG. 1A. The transistor 1 is a field effect transistor using an organic semiconductor material for a semiconductor layer, that is, an organic FET. For example, when the silicon wafer substrate 2 is used, silicon is used as the gate electrode 3, a silicon oxide (SiO 2 ) film as the gate insulating film 4 is provided thereon, and the organic semiconductor layer 5 is formed thereon. Then, on the organic semiconductor layer 5 on the silicon oxide (SiO 2 ) film, two types of contact electrodes (for example, a source electrode 6A and a drain electrode 6B) for carrier injection are formed.

基板2は、例えば、PES(ポリエーテルスルフォン),PEN(ポリエチレンナフタレート),PET(ポリエチレンテレフタレート),PC(ポリカーボネート)あるいはPI(ポリイミド)等のエンジニアリングプラスチックにより構成することも知られている。この場合、基板2は銀(Ag)などのゲート電極3等を支持するものであり、ゲート電極3側の面は絶縁性のゲート絶縁膜4を有している。さらに、基板2はステンレス(SUS)等の金属箔の表面を樹脂でラミネートしたものを用いることも知られ、あるいは、ガラス基板を使用するようにしてもよいことが知られている。高いフレキシブル性(屈曲性)を得るためにはプラスチック基板を用いるのが一般的である。 It is also known that the substrate 2 is made of an engineering plastic such as PES (polyether sulfone), PEN (polyethylene naphthalate), PET (polyethylene terephthalate), PC (polycarbonate) or PI (polyimide). In this case, the substrate 2 supports the gate electrode 3 such as silver (Ag), and the surface on the gate electrode 3 side has an insulating gate insulating film 4. Further, it is known that the substrate 2 is made by laminating a surface of a metal foil such as stainless steel (SUS) with a resin, or a glass substrate may be used. In order to obtain high flexibility (flexibility), it is common to use a plastic substrate.

ゲート電極3は、トランジスタ1にゲート電圧を印加し、このゲート電圧により有機半導体層5中のキャリア密度を制御する役割を有する。ゲート電極3は基板2上の選択的な領域に設けられ、銀(Ag)以外に、例えば、金(Au),アルミニウム(Al),銅(Cu),白金(Pt)またはニッケル(Ni)等の金属単体、あるいはこれらの合金により構成することが知られている。ゲート電極3は、ニッケル(Ni)やクロム(Cr)などを含む無電解メッキまたは電気メッキの積層体にすることも提案されている。 The gate electrode 3 has a role of applying a gate voltage to the transistor 1 and controlling the carrier density in the organic semiconductor layer 5 by the gate voltage. The gate electrode 3 is provided in a selective region on the substrate 2, and other than silver (Ag), for example, gold (Au), aluminum (Al), copper (Cu), platinum (Pt), nickel (Ni), etc. It is known that the metal is composed of a single metal or an alloy thereof. It has also been proposed that the gate electrode 3 be a laminate of electroless plating or electroplating containing nickel (Ni), chromium (Cr), or the like.

ゲート絶縁膜4の材料としては、例えば、既存の酸化シリコン(SiO)、アルミナ(Al)のような酸化物絶縁体や、ポリスチレン、ポリイミド、ポリアミドイミド、ポリビニルフェニレン、ポリカーボネート(PC)、ポリメチルメタクリレート(PMMA)のようなアクリル系樹脂、ポリテトラフルオロエチレン(PTFE)のようなフッ素系樹脂、ポリビニルフェノールあるいはノボラック樹脂のようなフェノール系樹脂、ポリエチレン、ポリプロピレン、ポリイソブチレン、ポリブテンなどのオレフィン系樹脂等を用いることが提案されている。 Examples of the material of the gate insulating film 4 include an existing oxide insulator such as silicon oxide (SiO 2 ) and alumina (Al 2 O 3 ), polystyrene, polyimide, polyamideimide, polyvinylphenylene, and polycarbonate (PC). , Acrylic resins such as polymethyl methacrylate (PMMA), fluorine resins such as polytetrafluoroethylene (PTFE), phenol resins such as polyvinylphenol or novolac resin, polyethylene, polypropylene, polyisobutylene, polybutene, etc. It has been proposed to use an olefin resin or the like.

他方、有機半導体層5の材料としては、例えば、[1]ベンゾチエノ[3,2−b][1]ベンゾチオフェン誘導体、2,9−ジアルキルジナフト[2,3−b:2’,3’−f]チエノ[3,2−b]チオフェン誘導体、ジナフト[2,3−b:2’,3’−f]チエノ[3,2−b]チオフェン誘導体、ジナフト[2,3−d:2’,3’−d’]ベンゾ[1,2−b:4,5−b’]ジチオフェン誘導体、TIPS−ペンタセン、TES−ADT、およびその誘導体、ペリレン誘導体、TCNQ、F4−TCNQ、F4−TCNQ、ルブレン、ペンタセン、p3HT、pBTTT、およびpDA2T−C16の結晶体のような単分子有機半導体材料や、ポリ−N−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ポリチオフェン、ポリヘキシルチオフェン、ポリ(p−フェニレンビニレン)、ポリチニレンビニレン、ポリアリールアミン、ピレンホルムアルデヒド樹脂、エチルカルバゾールホルムアルデヒド樹脂、フルオレン−ビチオフェン共重合体、フルオレン−アリールアミン共重合体またはこれらの誘導体のような高分子の有機半導体材料が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることが提案されている(特願2014−175244号明細書参照)。 On the other hand, examples of the material of the organic semiconductor layer 5 include [1] benzothieno [3,2-b] [1] benzothiophene derivatives, 2,9-dialkyldinaphtho [2,3-b: 2 ′, 3 ′. -F] thieno [3,2-b] thiophene derivative, dinaphtho [2,3-b: 2 ', 3'-f] thieno [3,2-b] thiophene derivative, dinaphtho [2,3-d: 2 ', 3'-d'] benzo [1,2-b: 4,5-b '] dithiophene derivatives, TIPS-pentacene, TES-ADT, and derivatives thereof, perylene derivatives, TCNQ, F4-TCNQ, F4-TCNQ , Unimolecular organic semiconductor materials such as rubrene, pentacene, p3HT, pBTTT, and pDA2T-C16 crystals, poly-N-vinylcarbazole, polyvinylpyrene, polyvinylanthracene, poly Thiophene, polyhexylthiophene, poly (p-phenylene vinylene), polytinylene vinylene, polyarylamine, pyrene formaldehyde resin, ethylcarbazole formaldehyde resin, fluorene-bithiophene copolymer, fluorene-arylamine copolymer or derivatives thereof It is proposed to use one or two or more of these in combination (see Japanese Patent Application No. 2014-175244).

このような有機半導体材料は、結晶性が高い事から特有な電子雲の広がりが生まれ、キャリアの移動能が高く、低温での形成が可能といった点から、低コストかつ大面積の半導体薄膜をプラスティックフィルム上に形成することできる。さらに、分子構造を変化させることで容易に材料特性を変化させることができるため多様なバリエーションが可能となり、無機半導体材料ではなし得なかったような機能や素子を実現することが期待されている。 Such organic semiconductor materials have a high degree of crystallinity, resulting in the spread of a unique electron cloud, high carrier mobility, and the ability to form at low temperatures. It can be formed on a film. Furthermore, since the material characteristics can be easily changed by changing the molecular structure, various variations are possible, and it is expected to realize functions and elements that could not be achieved with inorganic semiconductor materials.

有機トランジスタ1の特性を示すパラメータの一つとして、電流のオンオフ比(Ion/Ioff)が挙げられる。このオン電流を大きくするためには、電界効果移動度を向上させること、コンタクト電極(例えば、ソース電極6Aおよびドレイン電極6B)の電極間距離を狭くすること、有機半導体層とコンタクト電極の接触抵抗を低くすること等が有効であることが理論的に知られている。 One of the parameters indicating the characteristics of the organic transistor 1 is a current on / off ratio (I on / I off ). In order to increase the on-current, the field effect mobility is improved, the distance between the contact electrodes (for example, the source electrode 6A and the drain electrode 6B) is reduced, and the contact resistance between the organic semiconductor layer and the contact electrode It is theoretically known that it is effective to lower the value.

しかし、有機半導体層5は、酸、アルカリ水溶液や有機溶剤に非常に敏感であるため、強酸や強アルカリの前処理液やメッキ液、またはフォトレジスト等に接触すると有機表面層の変質が起こる。特に1cm/Vsを超えるような高移動を誇る結晶性の高い有機半導体結晶では、大幅な移動度の低下が引き起こされやすいという欠点がある。 However, since the organic semiconductor layer 5 is very sensitive to acids, aqueous alkali solutions, and organic solvents, the organic surface layer changes in quality when it comes into contact with a strong acid or strong alkali pretreatment solution, plating solution, photoresist, or the like. In particular, an organic semiconductor crystal with high crystallinity that boasts high mobility exceeding 1 cm 2 / Vs has a drawback that a significant decrease in mobility is likely to occur.

よって、上記のような高キャリア移動度を与える有機半導体材料では、これまで有機FETの作製において真空蒸着法によりコンタクト電極を形成する方法が主流であった。これは、大気中でのインクジェット法やスクリーン印刷法やメッキ法では、有機半導体層5とコンタクト電極との界面における実際の接触抵抗を低くすることができなかったからである。真空蒸着法では、この界面における接触抵抗は数10から数100Ωcm程度であることが利点である。反面、コンタクト電極の形成に真空蒸着法を用いてしまうと、その処理が煩雑でありコストもかかるため、大気中で形成可能な有機半導体のメリットを大きく損ねてしまうことになる。 Therefore, in the organic semiconductor material which gives the high carrier mobility as described above, a method of forming a contact electrode by a vacuum vapor deposition method has been mainly used so far in the production of an organic FET. This is because the actual contact resistance at the interface between the organic semiconductor layer 5 and the contact electrode could not be lowered by the inkjet method, screen printing method, or plating method in the atmosphere. In the vacuum deposition method, it is advantageous that the contact resistance at this interface is about several tens to several hundreds Ωcm. On the other hand, if the vacuum deposition method is used for forming the contact electrode, the process is complicated and expensive, and the merit of the organic semiconductor that can be formed in the air is greatly impaired.

一方、金属ペーストや金属インクにより作成する方法も報告されている。例えば、触媒溶液を印刷法によって電極パターン状に配した後に無電解メッキを施し、前記電極を設ける工程が開示されている。しかし、このように形成されたコンタクト電極と有機半導体層5の接触抵抗の値は100〜1000kΩcm程度となっており、これは従来型のSi−MOSFETの値と比較して3、4桁以上高くなっている。 On the other hand, a method of making a metal paste or metal ink has also been reported. For example, a process is disclosed in which a catalyst solution is arranged in an electrode pattern by a printing method, followed by electroless plating to provide the electrode. However, the contact resistance value of the contact electrode thus formed and the organic semiconductor layer 5 is about 100 to 1000 kΩcm, which is 3 to 4 digits higher than the value of the conventional Si-MOSFET. It has become.

有機半導体層5と接触させるソース電極6Aまたはドレイン電極6Bでは、低い抵抗値を有するコンタクト電極が求められており、その形成方法が重要となる。本発明者は、「有機半導体層上のコンタクト電極の形成方法において、有機半導体層上に貴金属ナノ粒子を吸着させる前処工程、およびその後にpH=5〜9の無電解メッキ浴中で当該貴金属ナノ粒子上にメッキ金属を析出させること」により0.8kΩcmの接触抵抗の値を得ることに成功した(特願2014−175244号明細書参照)。 For the source electrode 6A or the drain electrode 6B to be brought into contact with the organic semiconductor layer 5, a contact electrode having a low resistance value is required, and the formation method thereof is important. The present inventor has described, “In the method for forming a contact electrode on an organic semiconductor layer, a pretreatment step for adsorbing noble metal nanoparticles on the organic semiconductor layer, and then the noble metal in an electroless plating bath of pH = 5-9”. By successfully depositing a plating metal on the nanoparticles, a contact resistance value of 0.8 kΩcm was successfully obtained (see Japanese Patent Application No. 2014-175244).

無電解メッキ方法以外にも、コンタクト電極の形成方法には次のようなものが知られている。特許第4554881号公報(後述する特許文献1)の0032段落には、「塩化パラジウムの塩酸溶液をドットパターン…にスクリーン印刷し、ソース/ドレイン電極パターンを形成した。」とあり、同0033段落には、この「ソース/ドレイン電極パターンが形成されたガラス基板を…無電解ニッケルメッキ浴に浸漬して、膜厚110nmのニッケル薄膜からなるソース/ドレイン電極3Bを形成した。…次に、このガラス基板上に、有機半導体層5としてペンタセン薄膜を、基板温度50℃で平均膜厚150nm(水晶振動子により測定した膜厚)となるように成長させた」ことが記載されている。この技術は、上記の有機半導体層上にコンタクト電極を形成すると有機半導体層が破壊されるおそれがあるため、コンタクト電極上に有機半導体層5を真空中で形成しているものである。 In addition to the electroless plating method, the following methods are known for forming contact electrodes. In the 0032 paragraph of Japanese Patent No. 4548881 (Patent Document 1 to be described later), “the source / drain electrode pattern was formed by screen-printing a hydrochloric acid solution of palladium chloride on the dot pattern” and the 0033 paragraph. Is formed by immersing the glass substrate on which the source / drain electrode pattern is formed in an electroless nickel plating bath to form a source / drain electrode 3B made of a nickel thin film having a thickness of 110 nm. On the substrate, a pentacene thin film was grown as the organic semiconductor layer 5 so as to have an average film thickness of 150 nm (film thickness measured by a quartz resonator) at a substrate temperature of 50 ° C. ”. In this technique, when a contact electrode is formed on the organic semiconductor layer, the organic semiconductor layer may be destroyed. Therefore, the organic semiconductor layer 5 is formed on the contact electrode in a vacuum.

また、特開2007−73702号公報(後述する特許文献2)では、「電極層と半導体層との接触抵抗が低く、密着性と経時安定性に優れた酸化物半導体素子を提供すること」(0012段落)を目的とし、「酸化物半導体層と貴金属電極との間に、それらの間の密着性を向上させるための密着性向上層が分散して配置され、前記酸化物半導体層と貴金属電極が接触する部分を有することを特徴とする半導体素子」(請求項1)であって、「前記密着性向上層は、島状又はストライプ状に分散していることを特徴としている…半導体素子」(請求項2)が開示されている。 JP 2007-73702 (Patent Document 2 to be described later) “Provides an oxide semiconductor element having low contact resistance between an electrode layer and a semiconductor layer and excellent adhesion and stability over time” ( 0012 paragraph), “an adhesion improving layer for improving adhesion between the oxide semiconductor layer and the noble metal electrode is dispersed and disposed, and the oxide semiconductor layer and the noble metal electrode are arranged. A semiconductor element characterized by having a contact portion ”(Claim 1), wherein“ the adhesion improving layer is dispersed in an island shape or a stripe shape ... a semiconductor element ” (Claim 2) is disclosed.

しかしながら、特許文献2でも、この密着性向上層は「10nm以下の厚さを有すること」(請求項3)が好ましいとされ、「フォトリゾグラフィ法とリフトオフ法により、密着性向上層106及びソース・ドレイン電極103を形成した」(0038段落)と記載されているように、真空中でコンタクト電極を形成している。 However, even in Patent Document 2, it is said that the adhesion improving layer preferably has a thickness of 10 nm or less (Claim 3), and “the adhesion improving layer 106 and the source are formed by photolithography and lift-off methods. As described in “Drain electrode 103 formed” (paragraph 0038), the contact electrode is formed in a vacuum.

これら従来の特許文献に記載されている製造方法は、真空中でコンタクト電極を形成することが前提となっている。よって、装置が大掛かりとなり安価にコンタクト電極を大量に形成することは困難である。 The manufacturing methods described in these conventional patent documents are premised on forming the contact electrode in a vacuum. Therefore, the apparatus is large and it is difficult to form a large number of contact electrodes at a low cost.

また、特開2008−263192号公報(後述する特許文献3)では、「有機発光ダイオード(OLED)及び高分子発光ダイオード(PLED)のような有機半導体材料の機能は、有機半導体材料の関連する高電荷注入抵抗によって限定される」(0003段落)ことから、「半導体材料と、上記半導体材料に電気的に接続された電極構造とを備える半導体デバイスであって、上記電極構造は、第1の仕事関数を有し、上記半導体材料と直接的に接触する第1の導体材料で形成された第1の部分と、上記第1の仕事関数と異なる第2の仕事関数を有し、上記電極構造の上記第1の部分と接合部を形成し、上記半導体材料と直接的に接触する第2の導体材料で形成された第2の部分とを備え、上記電極構造の上記第1の部分及び上記第2の部分は、第1の導体材料と第2の導体材料との間の接合部の端部からのフリンジ電界が上記半導体材料中へ広がるように配置される、半導体デバイス」(請求項1)の技術が開示されている。 In addition, in Japanese Patent Application Laid-Open No. 2008-263192 (Patent Document 3 described later), “the functions of organic semiconductor materials such as organic light emitting diodes (OLED) and polymer light emitting diodes (PLED) are related to the high performance of organic semiconductor materials. “Limited by charge injection resistance” (paragraph 0003), “a semiconductor device comprising a semiconductor material and an electrode structure electrically connected to the semiconductor material, wherein the electrode structure has a first work A first portion formed of a first conductive material having a function and in direct contact with the semiconductor material, a second work function different from the first work function, A second portion formed of a second conductor material that forms a joint with the first portion and is in direct contact with the semiconductor material, the first portion of the electrode structure and the second portion of the electrode structure 2 The technique of "Semiconductor device", wherein the portion is arranged such that a fringe electric field from the end of the junction between the first conductor material and the second conductor material extends into the semiconductor material "(Claim 1). Is disclosed.

同公報には、また、「a)半導体材料の上面に第1の導体材料を配置し、第1の仕事関数を有する上記第1の導体材料は、上記半導体材料の上記上面の第1の領域だけを覆うステップと、b)上記第1の導体材料及び上記半導体材料の上面の第2の領域の上方に、上記第1の仕事関数と異なる第2の仕事関数を有する第2の導体材料の層を形成するステップとを備え、上記第1の導体材料及び上記第2の導体材料は、上記第1の導体材料と上記第2の導体材料との間の接合部の端部からのフリンジ電界が上記半導体材料に広がるように配置される電極構造を形成する、半導体デバイスの形成方法」(請求項15)が開示されている。さらに、「上記半導体材料の上記上面の上記第1の領域に複数の島のように上記第1の導体材料を配置するステップを含(ん)」(請求項16)でもよいことが開示され、また、上記ステップ(a)は、印刷や回転塗布技術を用いて半導体材料の上面に第1の導体材料を配置してもよい旨が記載されている(同請求項18)。 The publication also discloses that "a) a first conductor material is disposed on an upper surface of a semiconductor material, and the first conductor material having a first work function is a first region on the upper surface of the semiconductor material. And b) a second conductor material having a second work function different from the first work function above the second region on the top surface of the first conductor material and the semiconductor material. Forming a layer, wherein the first conductor material and the second conductor material are fringe electric fields from an end of a joint between the first conductor material and the second conductor material. Discloses a method for forming a semiconductor device in which an electrode structure is formed so as to spread over the semiconductor material. Furthermore, it is disclosed that “including the step of disposing the first conductor material like a plurality of islands in the first region of the upper surface of the semiconductor material” may be included (claim 16). Further, it is described in the step (a) that the first conductor material may be disposed on the upper surface of the semiconductor material by using a printing or spin coating technique (the claim 18).

しかしながら、この電極構造は、「フリンジ電界(回り込み電界)の電荷注入を備えるために設計された電極構造に関する」(0001段落)ものであり、コンタクト電極から有機半導体層5へ流入する電流を制御することができないものと考えられる。 However, this electrode structure is “related to an electrode structure designed to provide charge injection of a fringe electric field (wraparound electric field)” (paragraph 0001), and controls the current flowing from the contact electrode to the organic semiconductor layer 5. It is considered impossible.

また、上記以外のコンタクト電極としては次のものが知られている。
例えば、特開2004−140052号公報には、真空中高温で行う方法として、「n型の窒化物系半導体層と、前記n型の窒化物系半導体層の一方表面上に形成されたAlからなる第1電極層、前記第1電極層の表面に接触するように形成されたPtからなる第2電極層、および、前記第2電極層の表面上に形成されたAuからなる第3電極層を含む電極とを備えた、電極構造」(請求項1)が開示されている。
Further, the following are known as other contact electrodes.
For example, Japanese Patent Application Laid-Open No. 2004-140052 discloses a method of performing at high temperature in a vacuum “from an n-type nitride semiconductor layer and Al formed on one surface of the n-type nitride semiconductor layer. A first electrode layer, a second electrode layer made of Pt formed in contact with the surface of the first electrode layer, and a third electrode layer made of Au formed on the surface of the second electrode layer An electrode structure provided with an electrode including: "Claim 1" is disclosed.

特開2013−84696号公報には、100℃以上の高温で焼成する材料として、「少なくとも1つの電極が、平均粒径が30nm以下であり、沸点が100〜250℃の範囲内にある中短鎖アルキルアミンと沸点が100〜250℃の範囲内にある中短鎖アルキルジアミンを主成分とする保護分子により覆われた銀ナノ粒子からなることを特徴とする有機電子デバイス」(請求項2)が開示されている。 In JP 2013-84696 A, as a material to be baked at a high temperature of 100 ° C. or higher, “at least one electrode has an average particle diameter of 30 nm or less and a boiling point in the range of 100 to 250 ° C. An organic electronic device comprising silver nanoparticles covered with a protective molecule mainly composed of a chain alkylamine and a medium-short chain alkyldiamine having a boiling point in the range of 100 to 250 ° C. ”(Claim 2) Is disclosed.

特開2010−212587号公報には、電極を印刷法で形成した後に有機半導体層をインクジェット印刷する方法として、「基板、ゲート電極、ゲート絶縁膜、該ゲート絶縁膜よりも表面自由エネルギーの高いソース電極、該ゲート絶縁膜よりも表面自由エネルギーの高いドレイン電極、有機半導体層を有する有機薄膜トランジスタの形成方法であって、有機半導体を第一の溶媒に溶解し、インクジェット法で滴下することで、該ソース電極と該ドレイン電極と該ゲート絶縁膜と、あるいは該ソース電極と該ドレイン電極と接触する島状有機半導体層を形成する段階と、該有機半導体を可溶な第二の溶媒をインクジェット法で該島状有機半導体層に滴下し、該ソース電極と該ドレインン電極と該ゲート絶縁膜と接触する島状有機半導体層を形成する段階を含み、第二の溶媒は第一の溶媒より表面張力が低く、かつ、第二の溶媒は第一の溶媒より沸点が低い、ことを特徴とする有機薄膜トランジスタの形成方法」(請求項1)が開示されている。 Japanese Unexamined Patent Application Publication No. 2010-212587 discloses a method of inkjet printing an organic semiconductor layer after forming an electrode by a printing method, such as “substrate, gate electrode, gate insulating film, source having higher surface free energy than the gate insulating film” An electrode, a drain electrode having a surface free energy higher than that of the gate insulating film, and a method for forming an organic thin film transistor having an organic semiconductor layer, wherein the organic semiconductor is dissolved in a first solvent and dropped by an inkjet method, Forming a source electrode, the drain electrode, the gate insulating film, or an island-shaped organic semiconductor layer in contact with the source electrode and the drain electrode; and a second solvent soluble in the organic semiconductor by an inkjet method. An island-shaped organic semiconductor layer that is dropped onto the island-shaped organic semiconductor layer and is in contact with the source electrode, the drain electrode, and the gate insulating film. A method for forming an organic thin film transistor, wherein the second solvent has a lower surface tension than the first solvent, and the second solvent has a lower boiling point than the first solvent. Item 1) is disclosed.

特開2012−216676号公報には、電極上に有機半導体層をパターニングする方法として、「有機半導体材料を溶媒に含有させた有機半導体層形成用溶液に対して撥液性がある撥液部を有する基体と、前記基体上に形成されたソース電極及びドレイン電極と、前記基体の撥液部の一部上に形成された遮蔽層とを有し、前記ソース電極及び前記ドレイン電極に金又は/及び白金が含まれている有機半導体素子用基板上に、前記有機半導体素子用基板のソース電極及びドレイン電極が形成されている側から、紫外線又は含酸素プラズマを前記有機半導体素子用基板に照射して、前記基体の撥液部の一部を前記有機半導体層形成用溶液に対して親液性がある親液部に変性する有機半導体素子用基板の形成工程と、前記遮蔽層を前記有機半導体素子用基板の基体上から除去し、前記有機半導体素子用基板上に前記有機半導体層形成用溶液を塗布し、前記ソース電極及び前記ドレイン電極に接する前記有機半導体層を形成する有機半導体層の形成工程と、を有する有機半導体素子の製造方法」(請求項1)が開示されている。 In JP 2012-216676 A, as a method of patterning an organic semiconductor layer on an electrode, “a liquid repellent portion having liquid repellency with respect to a solution for forming an organic semiconductor layer containing an organic semiconductor material in a solvent is provided. A substrate having a source electrode, a drain electrode formed on the substrate, and a shielding layer formed on a part of the liquid-repellent portion of the substrate. And irradiating the organic semiconductor element substrate with ultraviolet light or oxygen-containing plasma from the side on which the source electrode and the drain electrode of the organic semiconductor element substrate are formed on the organic semiconductor element substrate containing platinum. A step of forming a substrate for an organic semiconductor element in which a part of the lyophobic portion of the substrate is modified into a lyophilic portion having lyophilicity with respect to the organic semiconductor layer forming solution; Formation of an organic semiconductor layer that is removed from the substrate of the substrate for the child and the organic semiconductor layer forming solution is applied onto the substrate for the organic semiconductor element to form the organic semiconductor layer in contact with the source electrode and the drain electrode And a process for producing an organic semiconductor device having the steps "(Claim 1).

高度な電子デバイスを駆動させる目的で有機トランジスタを高速に動作させるためには、コンタクト電極(ソース電極、ドレイン電極)と有機半導体層との界面における接触抵抗を低くすることが必要となるが、これらの手法では工程が複雑になったり、100℃以上の高温処理を含むため手間暇がかかったり、有機半導体層が損なわれたりする。さらに、不均一な表面上で有機半導体層を形成するため、高結晶性かつ高移動度の有機半導体層を形成することは難しい。 In order to operate an organic transistor at high speed for the purpose of driving an advanced electronic device, it is necessary to reduce the contact resistance at the interface between the contact electrode (source electrode and drain electrode) and the organic semiconductor layer. In this method, the process becomes complicated, and since it involves high-temperature treatment at 100 ° C. or higher, it takes time and the organic semiconductor layer is damaged. Furthermore, since the organic semiconductor layer is formed on a non-uniform surface, it is difficult to form an organic semiconductor layer with high crystallinity and high mobility.

他方、既存のSi半導体等に適用される無電解メッキ方法を有機半導体層に応用することも検討されている。例えば、特開2009−293082号公報には、「(S23) つぎに、塩化パラジウム溶液…に基板11を1〜3分浸漬した後、純水で洗浄、乾燥を行い、触媒金属12bとしてPdを有機分子膜12aに触媒付与し、密着層12を形成した。(S24) 基板11をNi−Bの還元析出が可能な無電解めっき溶液…に浸漬し、密着層12上にNi−Bを還元析出させた。このとき、金属層13の膜厚は無電解めっき液への浸漬時間によって200nm程度となるように制御した。ついで無電解めっき溶液に浸漬した後、基板11を純水で洗浄し、ついで乾燥Nによって乾燥させ」(0034段落)る方法が記載されており、0035段落には、Siの酸化膜除去処理によっても金属層が剥離することなく良好な密着性を有する旨が開示されている。 On the other hand, application of an electroless plating method applied to an existing Si semiconductor or the like to an organic semiconductor layer has also been studied. For example, in Japanese Patent Application Laid-Open No. 2009-293082, “(S23) Next, the substrate 11 is immersed in a palladium chloride solution for 1 to 3 minutes, washed with pure water and dried, and Pd is used as the catalyst metal 12b. A catalyst was applied to the organic molecular film 12a to form the adhesion layer 12. (S24) The substrate 11 was immersed in an electroless plating solution capable of reducing and depositing Ni—B to reduce Ni—B on the adhesion layer 12. At this time, the film thickness of the metal layer 13 was controlled so as to be about 200 nm depending on the immersion time in the electroless plating solution, and then the substrate 11 was washed with pure water after being immersed in the electroless plating solution. , then dry N dried by 2 "(0034 paragraphs) Ru methods have been described, 0035 paragraph, discloses that with good adhesion without the metal layer is peeled off by the oxide film removal process of Si It has been.

また、特開2005−146400号公報には、「主として有機材料で構成される有機層に接触する電極を形成する電極形成方法であって、前記電極を形成するための金属の金属塩と還元剤とを含みアルカリ金属イオンを実質的に含まないメッキ液を用いて、無電解メッキにより前記電極を形成することを特徴とする電極形成方法」(請求項1)が開示され、その0046段落に、「触媒としてPdを用いる場合には、Sn−Pd等のPd合金のコロイド液…中に、基板2を浸漬することにより、Pd合金…を基板2の表面に吸着させる。その後、触媒に関与しない元素を除去することにより、Pdを基板2の表面に露出させる」こと、および、0112・0113段落に、「次に、Sn−Pdコロイド液(25℃)中に、ガラス基板を60秒間浸漬した。これにより、ガラス基板の表面にSn−Pdを吸着させた。その後、水を用いてガラス基板を洗浄した。次に、HBFとブドウ糖とを含む水溶液(25℃)中に、ガラス基板を60秒間浸漬した。これにより、ガラス基板の表面からSnを除去して、Pdをガラス基板の表面に露出させた。その後、水を用いてガラス基板を洗浄した。次に、Niメッキ液(80℃、pH8.5)中に、ガラス基板を60秒間浸漬した。これにより、ガラス基板の表面に、平均厚さ100nmのNiメッキ膜を形成した」ことが記載されている。 Japanese Patent Application Laid-Open No. 2005-146400 discloses “an electrode forming method for forming an electrode that contacts an organic layer mainly composed of an organic material, and a metal salt of the metal and a reducing agent for forming the electrode. An electrode forming method characterized in that the electrode is formed by electroless plating using a plating solution that contains substantially no alkali metal ions. “When Pd is used as a catalyst, the Pd alloy is adsorbed on the surface of the substrate 2 by immersing the substrate 2 in a colloidal solution of a Pd alloy such as Sn—Pd. Thereafter, the Pd alloy is not involved in the catalyst. “Exposing Pd to the surface of the substrate 2 by removing the element” and paragraphs 0112 and 0113, “Next, the glass substrate is placed in the Sn-Pd colloidal solution (25 ° C.) in 60 ° C. And during dipping. Thus, the surface of the glass substrate was adsorbed Sn-Pd. Then, water was washed glass substrate using a. Then, in an aqueous solution (25 ° C.) containing a HBF 4 and glucose, The glass substrate was immersed for 60 seconds, thereby removing Sn from the surface of the glass substrate to expose Pd on the surface of the glass substrate, and then cleaning the glass substrate with water. The glass substrate was immersed in the liquid (80 ° C., pH 8.5) for 60 seconds, thereby forming a Ni plating film having an average thickness of 100 nm on the surface of the glass substrate ”.

さらに、特開2008−019457号公報の0016段落には、1%−塩化ステアリルトリメチルアンモニウム水溶液を含む暗褐色透明なパラジウムヒドロゾル中にポリエステル板を25℃、1時間浸漬したのち水洗して表面にパラジウムを付与し、つぎに、20mM−塩化金(III)酸水溶液(1ml)と0.5M−過酸化水素水溶液(1ml)を混合して得られる無電解金メッキ液中に、25℃、5分間浸漬して、外観が金色のポリエステル板を得、このポリエステル板が0.7%の金を含み良好な導電性を示した、旨が記載されている。 Furthermore, in paragraph 0016 of Japanese Patent Application Laid-Open No. 2008-019457, a polyester plate is immersed in a dark brown transparent palladium hydrosol containing a 1% aqueous solution of stearyltrimethylammonium chloride at 25 ° C. for 1 hour and then washed with water. Palladium was added, and then in an electroless gold plating solution obtained by mixing a 20 mM-gold chloride (III) acid aqueous solution (1 ml) and a 0.5 M-hydrogen peroxide aqueous solution (1 ml) at 25 ° C. for 5 minutes. It is described that a polyester sheet having a golden appearance was obtained by dipping, and the polyester sheet contained 0.7% gold and exhibited good conductivity.

しかしながら、高移動を誇る結晶性の高い有機半導体結晶の表面では、強酸や強アルカリや液温などによって結晶性状が大きく変わり、大幅な移動度の低下が引き起こされる。すなわち、一般的な塩化パラジウム溶液では塩酸によって表面が侵される。また、吸着させたSn−PdコロイドからSnを完全に除去する際などに結晶表面が大きく変わってしまう。さらに、過酸化水素水溶液でも発生期の酸素によって表面が侵される。 However, on the surface of a highly crystalline organic semiconductor crystal that boasts high mobility, the crystalline properties vary greatly depending on the strong acid, strong alkali, liquid temperature, etc., causing a significant decrease in mobility. That is, the surface of a general palladium chloride solution is affected by hydrochloric acid. In addition, the crystal surface changes greatly when Sn is completely removed from the adsorbed Sn-Pd colloid. Furthermore, even in an aqueous hydrogen peroxide solution, the surface is affected by oxygen during the nascent stage.

そこで、本発明者は、真空蒸着並みに低接触抵抗のコンタクト電極を、真空環境を使用せずに形成するという、「有機半導体層上のコンタクト電極の形成方法において、有機半導体層上に貴金属ナノ粒子を吸着させる前処工程、およびその後にpH=5〜9の無電解メッキ浴中で当該貴金属ナノ粒子上にメッキ金属を還元析出させることを特徴とする電極形成方法」をすでに開発した(特願2014−175244号)。 Therefore, the present inventor said that a contact electrode having a low contact resistance similar to that of vacuum deposition is formed without using a vacuum environment. “In the method for forming a contact electrode on an organic semiconductor layer, a noble metal nanoparticle is formed on the organic semiconductor layer. An electrode forming method characterized in that a pretreatment step for adsorbing particles, and subsequent reduction deposition of plating metal on the noble metal nanoparticles in an electroless plating bath having a pH of 5 to 9 has been developed (special feature). Application 2014-175244).

また、本発明者の一人は、「貴金属コロイドナノ粒子、糖アルコールおよび水とからなる無電解メッキ用前処理液において、当該コロイドナノ粒子は、金(Au)、白金(Pt)またはパラジウム(Pd)のいずれかであり、糖アルコールの存在下に化学還元(第一スズ化合物による還元を除く。)することにより得られたもので、当該コロイドナノ粒子の平均粒径が5〜80ナノメートルであり、当該コロイドナノ粒子は金属質量として前処理液中に0.01〜10g/L含有し、当該糖アルコールは、トリトール、テトリトール、ペンチトール、ヘキシトール、ヘプチトール、オクチトール、イノシトール、クエルシトール、ペンタエリスリトールからなる群のうちの少なくとも1種以上を合計で前処理液中に0.01〜200g/L含有し、残部が水であることを特徴とする無電解メッキ用前処理液」をすでに開発した(特許第5649150号)。 Further, one of the inventors of the present invention stated that “in the pretreatment liquid for electroless plating comprising noble metal colloidal nanoparticles, sugar alcohol and water, the colloidal nanoparticles are gold (Au), platinum (Pt) or palladium (Pd And obtained by chemical reduction in the presence of sugar alcohol (excluding reduction by stannous compounds), and the colloidal nanoparticles have an average particle size of 5 to 80 nanometers. The colloidal nanoparticles are contained in the pretreatment solution as a metal mass in an amount of 0.01 to 10 g / L. Including 0.01 to 200 g / L in the pretreatment liquid in the total amount of at least one of the group consisting of And the balance is already developed electroless plating pre-treatment solution ", which is a water (Japanese Patent No. 5649150).

また、n型有機半導体材料においては、近年まで高移動度かつ大気中で安定な材料が開発されていなかった。最近になり、キャリア移動度が0.1cm/Vsを超えるような比較的高性能なn型有機半導体が開発され、CMOSのような高度な回路を搭載した有機半導体デバイスの可能性が示唆され始めた。 In addition, as an n-type organic semiconductor material, a material having high mobility and stable in the atmosphere has not been developed until recently. Recently, relatively high performance n-type organic semiconductors with carrier mobility exceeding 0.1 cm 2 / Vs have been developed, suggesting the possibility of organic semiconductor devices with advanced circuits such as CMOS. I started.

しかし、n型有機半導体上のコンタクト電極形成については、真空蒸着法が用いられることが主流であり、真空環境を使用せずにn型有機半導体上にコンタクト電極を形成した例は少ない。
さらに、本発明のようなp型およびn型有機半導体が混在した基板上に、真空環境を使用せずに一括でコンタクト電極を形成する事は極めて困難とされていた。
However, for the formation of the contact electrode on the n-type organic semiconductor, the vacuum deposition method is mainly used, and there are few examples in which the contact electrode is formed on the n-type organic semiconductor without using a vacuum environment.
Furthermore, it has been extremely difficult to form contact electrodes in a lump on a substrate mixed with p-type and n-type organic semiconductors as in the present invention without using a vacuum environment.

特許4554881号公報Japanese Patent No. 4554811 特開2007−73702号公報JP 2007-73702 A 特開2008−263192号公報JP 2008-263192 A

本発明は、有機半導体において、真空環境を使用せずに真空蒸着法で形成されたコンタクト電極と同程度の低い接触抵抗を有する新規なコンタクト電極の構造体を提供することを目的とする。また、本発明は、活性な金属面で有機半導体と幅広く接触することにより、有機半導体との接触抵抗を大幅に低減するコンタクト電極の構造を提供することを目的とする。特に、本発明は、p型およびn型有機半導体が混在した基板上に一括で形成できるコンタクト電極の構造体を提供することを目的とする。すなわち、有機半導体上に仕事関数の異なる金属を含むコンタクト電極を配置することで、p型およびn型有機半導体の双方を駆動し得るコンタクト電極を提供することを目的とする。 An object of the present invention is to provide a novel contact electrode structure having a contact resistance as low as that of a contact electrode formed by a vacuum deposition method in an organic semiconductor without using a vacuum environment. It is another object of the present invention to provide a structure of a contact electrode that greatly reduces contact resistance with an organic semiconductor by making wide contact with the organic semiconductor on an active metal surface. In particular, an object of the present invention is to provide a contact electrode structure that can be collectively formed on a substrate in which p-type and n-type organic semiconductors are mixed. That is, an object of the present invention is to provide a contact electrode that can drive both p-type and n-type organic semiconductors by disposing contact electrodes containing metals having different work functions on the organic semiconductor.

また、本発明は、有機半導体において、真空環境を使用せずに真空蒸着法で形成されたコンタクト電極と同程度の低接触抵抗を有する新規なコンタクト電極の形成方法を提供することを目的とする。また、本発明は、OFETにおいてコンタクト電極と有機半導体との接触抵抗を大幅に低減するコンタクト電極を大気中で形成する方法を提供することを目的とする。また、本発明は、有機半導体結晶の特性を劣化させることなく大気中でコンタクト電極を形成する方法を提供することを目的とする。さらに本発明は、広い表面積の有機半導体層上に均一な厚さのOFET用コンタクト電極を形成する方法を提供することを目的とする。また、本発明は、繰り返して無電解メッキを行っても一定の品質のメッキ電極が安定して量産化できるOFET用コンタクト電極を形成する方法を提供することを目的とする。
Another object of the present invention is to provide a novel method for forming a contact electrode having a low contact resistance comparable to that of a contact electrode formed by vacuum deposition without using a vacuum environment in an organic semiconductor. . It is another object of the present invention to provide a method of forming a contact electrode in the atmosphere that significantly reduces the contact resistance between the contact electrode and the organic semiconductor in the OFET. Another object of the present invention is to provide a method for forming a contact electrode in the atmosphere without deteriorating the characteristics of the organic semiconductor crystal. Another object of the present invention is to provide a method for forming an OFET contact electrode having a uniform thickness on an organic semiconductor layer having a large surface area. It is another object of the present invention to provide a method for forming an OFET contact electrode that can stably mass-produce a certain quality of a plated electrode even when electroless plating is repeatedly performed.

本発明の課題を解決するためのコンタクト電極は、有機半導体層上に配置された第一金属体および第二金属層からなるコンタクト電極の構造において、当該第一金属体が、あらかじめ還元析出された当該第一金属体のナノ粒子が当該有機半導体層上で30%〜70%の面積割合を占める網目状の構造であり、当該第二金属層が、当該第一金属体と当該有機半導体層上に還元析出された被覆層であることを特徴とする。 A contact electrode for solving the problems of the present invention is a contact electrode structure comprising a first metal body and a second metal layer disposed on an organic semiconductor layer, and the first metal body is reduced and deposited in advance. The nanoparticles of the first metal body have a network structure occupying an area ratio of 30% to 70% on the organic semiconductor layer, and the second metal layer is on the first metal body and the organic semiconductor layer. It is characterized in that it is a coating layer reduced and deposited on.

他方、本発明の課題を解決するためのコンタクト電極の一つの形成方法は、有機半導体層上に無電解メッキ法によりコンタクト電極を形成する方法であって、有機半導体層上にあらかじめ還元析出された当該第一金属体のナノ粒子を30%〜70%の面積割合で網目状の凝集体に形成する工程、および、当該有機半導体層と当該第一金属体を第二金属で無電解メッキして被覆層を形成する工程からなることを特徴とする。 On the other hand, one method of forming a contact electrode for solving the problem of the present invention is a method of forming a contact electrode on an organic semiconductor layer by an electroless plating method, which is reduced and deposited in advance on the organic semiconductor layer. The step of forming nanoparticles of the first metal body into a network-like aggregate with an area ratio of 30% to 70%, and electroless plating the organic semiconductor layer and the first metal body with a second metal It consists of the process of forming a coating layer.

また、本発明の課題を解決するためのコンタクト電極のもう一つの形成方法は、有機半導体層上に無電解メッキ法によりコンタクト電極を形成する方法であって、一つの絶縁層上にp型有機半導体層とn型有機半導体層を形成する工程、当該両有機半導体層上にあらかじめ還元析出された当該第一金属体の粒子を30%〜70%の面積割合で網目状の凝集体に形成する工程、当該有機半導体層と当該第一金属体を第二金属で無電解メッキして被覆層を形成する工程、および当該被覆層をエッチングして当該p型有機デバイスと当該n型有機デバイスを分離する工程からなることを特徴とする。 Another method of forming a contact electrode for solving the problem of the present invention is a method of forming a contact electrode on an organic semiconductor layer by an electroless plating method, wherein a p-type organic material is formed on one insulating layer. Forming a semiconductor layer and an n-type organic semiconductor layer, and forming particles of the first metal body reduced and deposited in advance on both organic semiconductor layers into a network-like aggregate in an area ratio of 30% to 70%. A step of electrolessly plating the organic semiconductor layer and the first metal body with a second metal to form a coating layer; and etching the coating layer to separate the p-type organic device and the n-type organic device It is characterized by comprising the steps of:

本発明において、第一金属体が有機半導体層上で30%〜70%の面積割合を占めることとしたのは、有機半導体層と還元金属との界面面積を広くするためである。理論的には50%が最も望ましいが、有機半導体層から第一金属体または第二金属被覆層への電流の流れやすさ、あるいは、第一金属体または第二金属被覆層から有機半導体層への電流の流れやすさを考慮して、第一金属体が有機半導体層上で30%〜70%の面積割合を占めることとした。安定した有機半導体層を使用する場合は、50%内外、すなわち40%〜60%の面積割合を占めることが好ましい。 In the present invention, the reason why the first metal body occupies an area ratio of 30% to 70% on the organic semiconductor layer is to increase the interface area between the organic semiconductor layer and the reduced metal. Theoretically, 50% is most desirable, but the current easily flows from the organic semiconductor layer to the first metal body or the second metal coating layer, or from the first metal body or the second metal coating layer to the organic semiconductor layer. In consideration of the ease of current flow, the first metal body occupies an area ratio of 30% to 70% on the organic semiconductor layer. In the case of using a stable organic semiconductor layer, it is preferable to occupy an area ratio of 50% inside or outside, that is, 40% to 60%.

また、本発明において、第一金属体が有機半導体層上で網目状の構造であることとしたのは、第一金属体の電流が流れた複数の箇所と流れない複数の箇所とを連結して、すべての電極界面を同電位に保つためである。これにより、有機半導体層の界面全体にわたり安定した低抵抗が実現できる。 In the present invention, the first metal body has a network structure on the organic semiconductor layer because the plurality of locations where the current of the first metal body flows and the plurality of locations where the current does not flow are connected. This is to keep all electrode interfaces at the same potential. Thereby, the stable low resistance is realizable over the whole interface of an organic-semiconductor layer.

なお、本発明において、第一金属体のナノ粒子および第二金属の被覆層が還元析出したものに限定しているのは、有機半導体層との界面抵抗を低くするためである。
第一金属体は、還元析出したナノ粒子を用いる事で、粒子表面への不純物の付着や、化合物膜(酸化)形成が抑えられ、粒子表面が清浄な金属結晶面となる。これにより、本来の金属と有機半導体の接触界面が形成され、界面抵抗が低くなる。
また、第二金属の被覆膜を有機半導体上で還元析出させることにより、第一金属上で反応した無電解めっき液中の還元剤が放出した電子が微量ながらも有機半導体層を通過し、有機半導体表面から電子の供給を受けて第二金属が析出する。そのため、第二金属と有機半導体の接触界面に不要物が挟まる事がなく、本来の金属と有機半導体の接触界面が形成され、界面抵抗が低くなる。
In the present invention, the reason why the first metal nanoparticles and the second metal coating layer are reduced and deposited is to reduce the interface resistance with the organic semiconductor layer.
The first metal body uses nanoparticles that have been deposited by reduction, so that the adhesion of impurities to the particle surface and the formation of a compound film (oxidation) are suppressed, and the particle surface becomes a clean metal crystal surface. As a result, a contact interface between the original metal and the organic semiconductor is formed, and the interface resistance is lowered.
In addition, by reducing and depositing the coating film of the second metal on the organic semiconductor, the electron released by the reducing agent in the electroless plating solution reacted on the first metal passes through the organic semiconductor layer although a trace amount, The second metal is deposited upon receiving electrons from the surface of the organic semiconductor. For this reason, no unnecessary object is caught between the contact interface between the second metal and the organic semiconductor, the contact interface between the original metal and the organic semiconductor is formed, and the interface resistance is lowered.

本発明のコンタクト電極の構造体、または、p型およびn型有機半導体が混在した基板上のコンタクト電極の構造体において、好ましい実施態様は以下のとおりである。 In the structure of the contact electrode of the present invention or the structure of the contact electrode on the substrate in which the p-type and n-type organic semiconductors are mixed, preferred embodiments are as follows.

上記第一金属が銀(Ag)若しくは銅(Cu)であり、上記第二金属が金(Au)、白金(Pt)、パラジウム(Pd)、ニッケル(Ni)若しくはコバルト(Co)であるか、または、上記第一金属が金(Au)、白金(Pt)、パラジウム(Pd)、ニッケル(Ni)若しくはコバルト(Co)であり、上記第二金属が銀(Ag)若しくは銅(Cu)であることが好ましい。つまり、第一金属と第二金属は仕事関数の差の大きな金属を選択するという意味である。 Whether the first metal is silver (Ag) or copper (Cu) and the second metal is gold (Au), platinum (Pt), palladium (Pd), nickel (Ni) or cobalt (Co); Alternatively, the first metal is gold (Au), platinum (Pt), palladium (Pd), nickel (Ni), or cobalt (Co), and the second metal is silver (Ag) or copper (Cu). It is preferable. That is, it means that the first metal and the second metal are selected with a large work function difference.

これらの第一金属は、水溶液または非水溶液で還元析出されたナノ粒子(平均粒径が1〜50nm)であることが好ましい。ナノ粒子は粒径がそろっていること(ナノ粒子群の90%以上が平均粒径の1/2〜2の範囲にあること)がより好ましい。電流を均一に流すためである。 These first metals are preferably nanoparticles (average particle diameter of 1 to 50 nm) which are reduced and precipitated in an aqueous solution or a non-aqueous solution. It is more preferable that the nanoparticles have a uniform particle size (90% or more of the nanoparticle group is in the range of 1/2 to 2 of the average particle size). This is because the current flows uniformly.

また、上記有機半導体層が、一つの絶縁層上にp型有機半導体層およびn型有機半導体層を構成していることが好ましい。 The organic semiconductor layer preferably constitutes a p-type organic semiconductor layer and an n-type organic semiconductor layer on one insulating layer.

本発明のコンタクト電極構造体の形成方法において、好ましい実施態様は以下のとおりである。 In the method for forming a contact electrode structure of the present invention, preferred embodiments are as follows.

上記第一金属が銀(Ag)若しくは銅(Cu)であり、上記第二金属が金(Au)、白金(Pt)、パラジウム(Pd)、ニッケル(Ni)若しくはコバルト(Co)であるか、または、上記第一金属が金(Au)、白金(Pt)、パラジウム(Pd)、ニッケル(Ni)若しくはコバルト(Co)であり、上記第二金属が銀(Ag)若しくは銅(Cu)であることが好ましい。 Whether the first metal is silver (Ag) or copper (Cu) and the second metal is gold (Au), platinum (Pt), palladium (Pd), nickel (Ni) or cobalt (Co); Alternatively, the first metal is gold (Au), platinum (Pt), palladium (Pd), nickel (Ni), or cobalt (Co), and the second metal is silver (Ag) or copper (Cu). It is preferable.

上記被覆層を形成する工程が、コロイド触媒を付与した後に無電解メッキすることが好ましい。第一金属体に対して第二金属の無電解メッキを良好に行うためである。 In the step of forming the coating layer, electroless plating is preferably performed after the colloid catalyst is applied. This is because the electroless plating of the second metal is favorably performed on the first metal body.

上記被覆層を形成する工程が、複数回の無電解メッキであることが好ましい。例えば、第二金属塩の濃度を変えたり、還元剤の種類を変えたりすることにより有機半導体層に応じて良好な被覆層を形成することができる。 The step of forming the coating layer is preferably a plurality of times of electroless plating. For example, a favorable coating layer can be formed according to the organic semiconductor layer by changing the concentration of the second metal salt or changing the type of the reducing agent.

また、第一金属体の凝集体は親水性の非水有機溶媒相から形成することが好ましい。
さらに付言すれば、本発明の無電解メッキ工程では、前記した本願発明者による先願発明の特願2014−146991号(特許5649150号)に係る無電解メッキの前処理浴や特願2014−175244号に係る電極形成方法、更には上述した先行技術などを組み合わせて実施することができる。
The aggregate of the first metal body is preferably formed from a hydrophilic nonaqueous organic solvent phase.
In addition, in the electroless plating process of the present invention, a pretreatment bath for electroless plating and Japanese Patent Application No. 2014-175244 according to Japanese Patent Application No. 2014-146991 (Patent No. 5649150) of the prior invention by the inventor described above. The electrode forming method according to No. 1, and the prior art described above can be combined.

また、近年では有機半導体の開発と並行して酸化物半導体の開発も活発に行われている。In、SnOおよびZnO等を代表とするn型半導体材料や、CuO、AgOおよびSnO等を代表とするp型半導体材料が開発されている。酸化物半導体においては特にn型半導体の開発が先行しており、IGZOのように実用化に至っている物もある。 In recent years, oxide semiconductors have been actively developed in parallel with the development of organic semiconductors. An n-type semiconductor material typified by In 2 O 3 , SnO 2 and ZnO, and a p-type semiconductor material typified by Cu 2 O, Ag 2 O and SnO have been developed. Among oxide semiconductors, the development of n-type semiconductors is particularly advanced, and there are some that have been put into practical use, such as IGZO.

そこで、p型半導体の開発が先行している有機半導体とn型半導体の開発が先行している酸化物半導体を組み合わせる、p型有機半導体とn型酸化物半導体の両方を使用したハイブリッドデバイスの研究も活発に行われている。 Therefore, research on hybrid devices using both p-type organic semiconductors and n-type oxide semiconductors, combining organic semiconductors that have been developed with p-type semiconductors and oxide semiconductors with which n-type semiconductors have been developed. Is also being actively conducted.

また、真空環境を使用しない低温プロセスによる酸化物半導体の形成技術についても研究が行われており、湿式めっき法によりZnOを形成した例が報告されている(特開2000−8180号公報)。 Research has also been conducted on a technique for forming an oxide semiconductor by a low-temperature process that does not use a vacuum environment, and an example in which ZnO is formed by a wet plating method has been reported (Japanese Patent Laid-Open No. 2000-8180).

本発明のコンタクト電極は、上記のようなp型有機半導体とn型酸化物半導体の両方を使用したハイブリッドデバイスの電極としても適用する事が出来る。特に、真空環境を使用しない低温プロセスにより半導体層を形成するデバイスには有効である。 The contact electrode of the present invention can also be applied as an electrode of a hybrid device using both the p-type organic semiconductor and the n-type oxide semiconductor as described above. In particular, it is effective for a device that forms a semiconductor layer by a low-temperature process that does not use a vacuum environment.

本発明のコンタクト電極によれば、有機半導体表面からコンタクト電極への界面抵抗およびコンタクト電極から有機半導体表面への界面抵抗が真空蒸着で得られたと同等の低抵抗の接合構造体を得ることができる。しかも、有機半導体層の表面性状を変質させないので、有機半導体の移動度を低下させることはない。このため、接触抵抗が低く安定した長寿命のpn混在型有機半導体電界効果型トランジスタ回路を含むデバイス等を得ることができる。 According to the contact electrode of the present invention, it is possible to obtain a bonded structure having a low resistance equivalent to the interface resistance from the organic semiconductor surface to the contact electrode and the interface resistance from the contact electrode to the organic semiconductor surface obtained by vacuum deposition. . In addition, since the surface properties of the organic semiconductor layer are not altered, the mobility of the organic semiconductor is not lowered. Therefore, a device including a pn mixed organic semiconductor field effect transistor circuit having a low contact resistance and a stable long life can be obtained.

また、本発明のコンタクト電極構造体の形成方法によれば、真空プロセスを用いずにコンタクト電極を大気中で形成することができ、コンタクト電極の作製費用を大幅に削減することができる。さらに、本発明の形成方法によれば、広い表面積の有機半導体層上に均一な区画を有し、均一な厚さのOFET用コンタクト電極を形成することができる。また、本発明は、繰り返して無電解メッキを行っても一定の品質のメッキ電極が安定して量産化できる。また、本発明のコンタクト電極構造体の形成方法によれば、有機半導体層とソース・ドレイン電極がナノ粒子を介して金属が無電解メッキされているため、実際の接触抵抗も低く安定した長寿命のデバイスを得ることができる。また、1枚の基板上にp型とn型の有機半導体層を配置すれば、p型FETまたはn型FETに適したコンタクト電極を安価に大量に製造することができる。 In addition, according to the method for forming a contact electrode structure of the present invention, the contact electrode can be formed in the atmosphere without using a vacuum process, and the manufacturing cost of the contact electrode can be greatly reduced. Furthermore, according to the forming method of the present invention, it is possible to form an OFET contact electrode having a uniform section on an organic semiconductor layer having a large surface area and having a uniform thickness. Further, according to the present invention, a plating electrode having a certain quality can be stably mass-produced even when electroless plating is repeatedly performed. In addition, according to the method for forming a contact electrode structure of the present invention, since the organic semiconductor layer and the source / drain electrodes are electrolessly plated with metal via nanoparticles, the actual contact resistance is low and the long life is stable. You can get a device. Further, if p-type and n-type organic semiconductor layers are arranged on one substrate, contact electrodes suitable for p-type FETs or n-type FETs can be manufactured in large quantities at low cost.

以下、本発明を実施例により更に詳細に説明する。
〔実施例1〕
図1に示すようなボトムゲート・トップコンタクトタイプのOFETを作製した。
トランジスタ1の基板2は、熱酸化により厚さ100nmの酸化シリコン(SiO)が形成されたシリコン(Si)基板を用い、シリコン(Si)をゲート電極3、酸化シリコン(SiO)をゲート絶縁膜4とした。この基板2をアセトンに浸漬し超音波洗浄により脱脂した後、紫外線(UV)照射とオゾン処理を行い清浄な表面を得た。次に真空蒸着法により有機半導体層5を堆積した。有機半導体材料は2,9−ジデシル−ジナフト[2,3−b:2’,3’−f]チエノ[3,2−b]チオフェン用い、平均厚さ30nmの有機半導体層5を得た。
Hereinafter, the present invention will be described in more detail with reference to examples.
[Example 1]
A bottom gate / top contact type OFET as shown in FIG. 1 was fabricated.
The substrate 2 of the transistor 1 is a silicon (Si) substrate on which silicon oxide (SiO 2 ) having a thickness of 100 nm is formed by thermal oxidation. Silicon (Si) is a gate electrode 3 and silicon oxide (SiO 2 ) is gate-insulated. Membrane 4 was obtained. After this substrate 2 was immersed in acetone and degreased by ultrasonic cleaning, ultraviolet (UV) irradiation and ozone treatment were performed to obtain a clean surface. Next, the organic semiconductor layer 5 was deposited by a vacuum evaporation method. As the organic semiconductor material, 2,9-didecyl-dinaphtho [2,3-b: 2 ′, 3′-f] thieno [3,2-b] thiophene was used to obtain an organic semiconductor layer 5 having an average thickness of 30 nm.

次に、銀(Ag)ナノ粒子を調整した。具体的には、硝酸銀のアルコール水溶液から還元析出させた銀(Ag)ナノ粒子を、アルコールの非水溶媒に分散させ、銀(Ag)ナノ粒子の非水溶液を得た(Agとして8g/L)。この銀(Ag)ナノ粒子の平均粒径は15nmで90%以上が10〜20nmの範囲(d=15±5nm)に入っていた。
次いで、銀(Ag)ナノ粒子の有機半導体上への吸着処理を行った。有機半導体層5まで形成された基板2に、上記の銀(Ag)ナノ粒子溶液を滴下し、スピンコーターにて2000回転/分の速度で30秒間回転させ、有機半導体表面に銀(Ag)ナノ粒子を吸着させた。その結果、図2の走査電子顕微鏡写真に示すような網目状体を得た。有機半導体層5上の銀(Ag)の面積は50%であった。
Next, silver (Ag) nanoparticles were prepared. Specifically, silver (Ag) nanoparticles reductively deposited from an alcohol aqueous solution of silver nitrate were dispersed in a non-aqueous solvent of alcohol to obtain a non-aqueous solution of silver (Ag) nanoparticles (8 g / L as Ag). . The average particle diameter of the silver (Ag) nanoparticles was 15 nm, and 90% or more was in the range of 10 to 20 nm (d = 15 ± 5 nm).
Next, an adsorption treatment of silver (Ag) nanoparticles on the organic semiconductor was performed. The above-described silver (Ag) nanoparticle solution is dropped on the substrate 2 formed up to the organic semiconductor layer 5 and is rotated for 30 seconds at a speed of 2000 rpm with a spin coater. Particles were adsorbed. As a result, a mesh-like body as shown in the scanning electron micrograph of FIG. 2 was obtained. The area of silver (Ag) on the organic semiconductor layer 5 was 50%.

次に、銀(Ag)粒子を吸着させた基板2を非シアン系自己還元型無電解金メッキ浴(日本エレクトロプレイティング・エンジニヤース株式会社製、商品名プレシャスファブACG 3000EX、金(Au)濃度2g/L、pH=7.5)に65℃で5分間浸漬し、平均膜厚50nmの金(Au)被覆層を得た。 Next, the substrate 2 on which silver (Ag) particles are adsorbed is applied to a non-cyan self-reducing electroless gold plating bath (trade name Precious Fab ACG 3000EX, manufactured by Nippon Electroplating Engineers Co., Ltd., gold (Au) concentration 2 g. / L, pH = 7.5) at 65 ° C. for 5 minutes to obtain a gold (Au) coating layer having an average film thickness of 50 nm.

次に、フォトリソグラフィーにより金(Au)被覆層上に電極パターンを形成した。その後ヨウ素系エッチング液(関東化学株式会社製、商品名オーラム)により不要部分の金(Au)および銀(Ag)を除去し、電極パターンを形成した。その結果、図3に示すような、チャネル幅が2000μmで、チャネル長がそれぞれ、5、10、20、50および100μmの金(Au)・銀(Ag)混合のコンタクト電極をもつOFETを得た。この場合、第一金属体が銀(Ag)で第二金属層が金(Au)である。 Next, an electrode pattern was formed on the gold (Au) coating layer by photolithography. Thereafter, unnecessary portions of gold (Au) and silver (Ag) were removed with an iodine-based etchant (trade name Aurum, manufactured by Kanto Chemical Co., Ltd.) to form an electrode pattern. As a result, an OFET having a contact electrode of gold (Au) / silver (Ag) mixed with a channel width of 2000 μm and channel lengths of 5, 10, 20, 50, and 100 μm as shown in FIG. 3 was obtained. . In this case, the first metal body is silver (Ag) and the second metal layer is gold (Au).

作製した素子の評価としてp型トランジスタとしてのキャリア移動度を測定したところ、約2.6cm/Vsであった。またコンタクト電極の接触抵抗の評価としてTML法(Transfer Line Method)により接触抵抗を見積もったところ、0.6kΩcmであった。 As the evaluation of the fabricated element, the carrier mobility as a p-type transistor was measured and found to be about 2.6 cm 2 / Vs. Further, as an evaluation of the contact resistance of the contact electrode, the contact resistance was estimated by the TML method (Transfer Line Method) and found to be 0.6 kΩcm.

〔実施例2〕
有機半導体層5の形成方法を塗布結晶化法に変更した以外は実施例1(銀(Ag)の面積=50%)と同様にして、図1に示すようなボトムゲート・トップコンタクトタイプのOFETを作製した。この場合も銀(Ag)の面積は、50%であった。次いで、前記プレシャスファブACG 3000EXの1/10希釈液(金(Au)濃度0.2g/L、pH=7.5)に75℃で2分間浸漬した後、同じプレシャスファブACG 3000EX希釈液に65℃で2分間浸漬し、平均膜厚50nmの金(Au)被覆層を得た。
[Example 2]
A bottom-gate / top-contact OFET as shown in FIG. 1 in the same manner as in Example 1 (silver (Ag) area = 50%) except that the method of forming the organic semiconductor layer 5 is changed to the coating crystallization method. Was made. Also in this case, the area of silver (Ag) was 50%. Next, after immersing in the 1/10 dilution solution of the precious fab ACG 3000EX (gold (Au) concentration 0.2 g / L, pH = 7.5) at 75 ° C. for 2 minutes, the same precious fab ACG 3000EX dilution solution 65 was added. It was immersed for 2 minutes at 0 ° C. to obtain a gold (Au) coating layer having an average film thickness of 50 nm.

作製した素子の評価として、p型トランジスタとしてのキャリア移動度を測定したところ、約9.0cm/Vsであった。またコンタクト電極の接触抵抗の評価として同様にTML法により接触抵抗を見積もったところ、0.1kΩcmであった。 As the evaluation of the fabricated element, the carrier mobility as a p-type transistor was measured and found to be about 9.0 cm 2 / Vs. Further, when the contact resistance of the contact electrode was similarly estimated by the TML method, it was 0.1 kΩcm.

〔実施例3〕
銀(Ag)ナノ粒子の平均粒径を30±8nmとした以外は、実施例1と同様にしてコンタクト電極を作製し、p型トランジスタとしてのキャリア移動度を測定したところ、約2.0cm/Vsであった。また接触抵抗を見積もったところ、0.8kΩcmと実施例1と同等の結果を得た。
Example 3
Where except that the average particle diameter of the silver (Ag) nanoparticles and 30 ± 8 nm is to produce a contact electrode in the same manner as in Example 1, was measured carrier mobility of a p-type transistors, about 2.0 cm 2 / Vs. When the contact resistance was estimated, 0.8 kΩcm was obtained, which is the same result as in Example 1.

〔実施例4〕
有機半導体材料をN,N‘−1H,1H−Perfluorobutyldicyanoperylene Carboxydi-imide(PDIF−CN2)に変更した以外は実施例1と同様にコンタクト電極を作製し、n型トランジスタとしての評価を行ったところ、n型トランジスタとしての駆動が確認された。
Example 4
A contact electrode was produced in the same manner as in Example 1 except that the organic semiconductor material was changed to N, N′-1H, 1H-Perfluorobutyanoperylene Carboxydi-imide (PDIF-CN2), and evaluation as an n-type transistor was performed. Driving as an n-type transistor was confirmed.

〔基準例〕
実施例1(銀(Ag)の面積=50%)での銀(Ag)・金(Au)混合層の代わりに、真空蒸着法を用いて金(Au)層を形成した。金(Au)層形成後に実施例1と同様の処理を行い、OFETを得た。作製した素子の評価としてp型トランジスタとしてのキャリア移動を測定したところ、約3.1cm/Vsであった。また、コンタクト電極の接触抵抗は0.3kΩcmであった。
[Standard example]
Instead of the silver (Ag) / gold (Au) mixed layer in Example 1 (silver (Ag) area = 50%), a gold (Au) layer was formed by using a vacuum evaporation method. After the gold (Au) layer was formed, the same process as in Example 1 was performed to obtain an OFET. As the evaluation of the fabricated element, the carrier movement as a p-type transistor was measured and found to be about 3.1 cm 2 / Vs. The contact resistance of the contact electrode was 0.3 kΩcm.

すなわち、湿式法で作製した実施例1での金(Au)・銀(Ag)混合層を電極としたOFETのキャリア移動度約2.6cm/Vsは、真空蒸着法で形成した金(Au)層を電極としたOFETのキャリア移動約3.1cm/Vsとそん色なく、また、コンタクト電極の接触抵抗も0.6kΩcmに対し0.3kΩcmと同程度であることがわかる。すなわち、製造工程を変えなくても種々の有機半導体層上にコンタクト電極を多量に製造することができる。また、実施例1と同一の金(Au)・銀(Ag)混合電極でn型トランジスタの駆動も確認されたことから、1枚の基板上にp型とn型の有機半導体層を構成すれば、p型FETまたはn型FETに適したコンタクト電極を安価に大量に製造することができることがわかる。 That is, the carrier mobility of about 2.6 cm 2 / Vs of the OFET using the gold (Au) / silver (Ag) mixed layer in Example 1 prepared by a wet method as an electrode is gold (Au ) The carrier movement of the OFET using the layer as an electrode is approximately the same as about 3.1 cm 2 / Vs, and the contact resistance of the contact electrode is about 0.3 kΩcm as compared to 0.6 kΩcm. That is, a large amount of contact electrodes can be manufactured on various organic semiconductor layers without changing the manufacturing process. In addition, since it was confirmed that the n-type transistor was driven by the same gold (Au) / silver (Ag) mixed electrode as in Example 1, p-type and n-type organic semiconductor layers were formed on one substrate. For example, it can be seen that a large number of contact electrodes suitable for p-type FETs or n-type FETs can be manufactured at low cost.

〔比較例1〕
実施例1(銀(Ag)の面積=50%)の第一金属体(銀)の網目状体形成方法をインクジェット印刷法での形成に変更した以外は実施例1と同様に実施した。
[Comparative Example 1]
Example 1 (Silver (Ag) area = 50%) The first metal body (silver) was formed in the same manner as in Example 1 except that the method for forming the network-like body was changed to the ink jet printing method.

有機半導体層5まで形成された基板2に、実施例1と同様の銀(Ag)ナノ粒子の非水溶液をインクジェット印刷により、線幅約100μmで線間隔約90μmの格子状に銀(Ag)ナノ粒子を配置した。インクジェット印刷法の精度により実施例1のようなナノスケールでの網目構造は作り出せなかった。
その後、実施例1と同様の処理を行い、チャネル幅が2000μmで、チャネル長がそれぞれ、500、1000および2000μmの金(Au)・銀(Ag)混合のコンタクト電極をもつOFETを得た。
A non-aqueous solution of silver (Ag) nanoparticles similar to that in Example 1 is applied to the substrate 2 formed up to the organic semiconductor layer 5 by inkjet printing in a silver (Ag) nanostructure in a lattice shape having a line width of about 100 μm and a line interval of about 90 μm. Particles were placed. Due to the accuracy of the ink jet printing method, a nanoscale network structure as in Example 1 could not be created.
Thereafter, the same processing as in Example 1 was performed to obtain an OFET having a contact electrode made of a mixture of gold (Au) and silver (Ag) having a channel width of 2000 μm and channel lengths of 500, 1000 and 2000 μm, respectively.

作製した素子の評価としてp型トランジスタとしてのキャリア移動度を測定したところ、約0.1cm/Vsであった。また、コンタクト電極の接触抵抗を見積もったところ90kΩcmであった。 As the evaluation of the fabricated element, the carrier mobility as a p-type transistor was measured and found to be about 0.1 cm 2 / Vs. The contact resistance of the contact electrode was estimated to be 90 kΩcm.

〔比較例2〕
実施例1(銀(Ag)の面積=50%)の第一金属体の網目状体形成方法を銀(Ag)ペーストを用いたスクリーン印刷法に変更した以外は実施例1と同様に実施した。
[Comparative Example 2]
Example 1 (silver (Ag) area = 50%) was performed in the same manner as in Example 1 except that the method for forming a network of the first metal body was changed to a screen printing method using a silver (Ag) paste. .

銀(Ag)ペースト用粉体(平均粒径0.2〜1.0μm:田中貴金属工業製)をアルコールの非水溶媒と混合し、銀(Ag)ペーストを得た。
次いで有機半導体層5まで形成された基板2に、得られた銀(Ag)ペーストをスクリーン印刷法により印刷し、線幅約100μmで線間隔約100μmの格子状に銀(Ag)粒子を配置した。
その後、実施例1と同様の処理を行い、チャネル幅が2000μmで、チャネル長がそれぞれ、500、1000および2000μmの金(Au)・銀(Ag)混合のコンタクト電極をもつOFETを得た。
Silver (Ag) paste powder (average particle size 0.2 to 1.0 μm: Tanaka Kikinzoku Kogyo Co., Ltd.) was mixed with an alcohol non-aqueous solvent to obtain a silver (Ag) paste.
Next, the obtained silver (Ag) paste was printed on the substrate 2 formed up to the organic semiconductor layer 5 by a screen printing method, and silver (Ag) particles were arranged in a lattice shape with a line width of about 100 μm and a line interval of about 100 μm. .
Thereafter, the same processing as in Example 1 was performed to obtain an OFET having a contact electrode made of a mixture of gold (Au) and silver (Ag) having a channel width of 2000 μm and channel lengths of 500, 1000 and 2000 μm, respectively.

作製した素子の評価としてp型トランジスタとしてのキャリア移動度を測定したところ、約0.003cm/Vsであり、接触抵抗の評価はできなかった。 When the carrier mobility as a p-type transistor was measured as evaluation of the produced element, it was about 0.003 cm 2 / Vs, and contact resistance could not be evaluated.

〔比較例3〕
実施例1(銀(Ag)の面積=50%)の無電解金メッキ液を無電解銅メッキ液に変更した以外は実施例1と同様に実施した。
すなわち、硫酸銅(II)五水和物9.4g/L、エチレンジアミン四酢酸四ナトリウム50.0g/Lおよび50%グリオキシル酸水溶液30g/Lを含有する無電解銅(Cu)メッキ液に水酸化ナトリウムを添加してpH=11に調整した。このメッキ液に25℃で4分間浸漬し、平均膜厚50nmの銅(Cu)膜を得た。
[Comparative Example 3]
The same operation as in Example 1 was performed except that the electroless gold plating solution of Example 1 (silver (Ag) area = 50%) was changed to an electroless copper plating solution.
That is, hydroxylation was performed on an electroless copper (Cu) plating solution containing 9.4 g / L of copper (II) sulfate pentahydrate, 50.0 g / L of ethylenediaminetetraacetic acid tetrasodium salt and 30 g / L of 50% aqueous glyoxylic acid. Sodium was added to adjust pH = 11. It was immersed in this plating solution at 25 ° C. for 4 minutes to obtain a copper (Cu) film having an average film thickness of 50 nm.

作製した素子の評価としてp型トランジスタとしての特性を評価したところ、トランジスタとしての特性は示したものの、キャリア移動度は約0.0002cm/Vsと非常に小さく、接触抵抗の評価はできなかった。 As the evaluation of the fabricated element, the characteristics as a p-type transistor were evaluated. Although the characteristics as a transistor were shown, the carrier mobility was very small as about 0.0002 cm 2 / Vs, and the contact resistance could not be evaluated. .

本発明によれば、真空環境を使用せずに低接触抵抗なコンタクト電極を形成することができるので、大気中で信頼性の高い有機半導体デバイスを得ることが可能となる。また、有機半導体層の種類に無関係に有機半導体電界効果型トランジスタのコンタクト電極を安価に多量に製造することができる。本発明は、発光素子、受光素子、電子デバイス等の半導体素子、液晶表示装置、PDP(プラズマディスプレイパネル)、有機EL(Electro Luminescence)ディスプレイ等のフラットパネルディスプレイの電極等、別の分類では、薄膜トランジスタ、配線基板、表示装置および電子機器、フレキシブルディスプレイ、電子信号系、光起電性パネル、メンブレンキーボード、RFID(radiofrequency identification tag)、電子センサ、および集積電子回路に適用でき、さらには、PN接合を含む半導体デバイスに用いることができる。より具体的には、PN接合ダイオード、PN接合トランジスタ、PNPN接合のサイリスタ、太陽電池等に用いることが可能である。 According to the present invention, since a contact electrode having a low contact resistance can be formed without using a vacuum environment, an organic semiconductor device having high reliability in the atmosphere can be obtained. In addition, a large number of contact electrodes of an organic semiconductor field effect transistor can be manufactured at low cost regardless of the type of the organic semiconductor layer. The present invention relates to a light emitting element, a light receiving element, a semiconductor element such as an electronic device, a liquid crystal display device, an electrode of a flat panel display such as a PDP (Plasma Display Panel), an organic EL (Electro Luminescence) display, etc. Can be applied to wiring boards, display devices and electronic devices, flexible displays, electronic signal systems, photovoltaic panels, membrane keyboards, RFID (radio frequency identification tags), electronic sensors, and integrated electronic circuits. It can be used for semiconductor devices. More specifically, it can be used for PN junction diodes, PN junction transistors, PNPN junction thyristors, solar cells, and the like.

一般的な有機トランジスタの概略図であり、図1(A)はトランジスタ1の平面(上面)構成、図1(B)は図1(A)のB−B線に沿った断面図である。1A and 1B are schematic views of a general organic transistor, in which FIG. 1A is a plan (upper surface) configuration of the transistor 1 and FIG. 1B is a cross-sectional view taken along line BB in FIG. 本発明の有機トランジスタにおける第一金属の網目状体の走査電子顕微鏡写真である。It is a scanning electron micrograph of the network of the first metal in the organic transistor of the present invention. 本発明の有機トランジスタにおける電極回路を示す概略図である。It is the schematic which shows the electrode circuit in the organic transistor of this invention.

1:トランジスタ
2:基板
3:ゲート電極
4:ゲート絶縁膜
5:有機半導体層
6A:ソース電極
6B:ドレイン電極
1: Transistor 2: Substrate 3: Gate electrode 4: Gate insulating film 5: Organic semiconductor layer
6A: Source electrode 6B: Drain electrode

Claims (9)

有機半導体層上に配置された第一金属体および第二金属層からなるコンタクト電極の構造において、当該第一金属体は、あらかじめ還元析出された当該第一金属体のナノ粒子が当該有機半導体層上で30%〜70%の面積割合を占める網目状の構造であり、当該第二金属層は当該第一金属体と当該有機半導体層上に還元析出された被覆層であることを特徴とするコンタクト電極。 In the structure of the contact electrode composed of the first metal body and the second metal layer disposed on the organic semiconductor layer, the first metal body includes the nanoparticles of the first metal body that are reduced and precipitated in advance. A network structure occupying an area ratio of 30% to 70% above, and the second metal layer is a coating layer reduced and deposited on the first metal body and the organic semiconductor layer. Contact electrode. 上記第一金属が銀(Ag)若しくは銅(Cu)であり、上記第二金属が金(Au)、白金(Pt)、パラジウム(Pd)、ニッケル(Ni)若しくはコバルト(Co)であるか、または、上記第一金属が金(Au)、白金(Pt)、パラジウム(Pd)、ニッケル(Ni)若しくはコバルト(Co)であり、上記第二金属が銀(Ag)若しくは銅(Cu)であることを特徴とする請求項1に記載のコンタクト電極。 Whether the first metal is silver (Ag) or copper (Cu) and the second metal is gold (Au), platinum (Pt), palladium (Pd), nickel (Ni) or cobalt (Co); Alternatively, the first metal is gold (Au), platinum (Pt), palladium (Pd), nickel (Ni), or cobalt (Co), and the second metal is silver (Ag) or copper (Cu). The contact electrode according to claim 1. 上記有機半導体層が一つの絶縁層上にp型有機半導体層およびn型有機半導体層を構成していることを特徴とする請求項1に記載のコンタクト電極。 The contact electrode according to claim 1, wherein the organic semiconductor layer constitutes a p-type organic semiconductor layer and an n-type organic semiconductor layer on one insulating layer. 有機半導体層上に無電解メッキ法によりコンタクト電極を形成する方法であって、有機半導体層上にあらかじめ還元析出された当該第一金属体のナノ粒子を30%〜70%の面積割合で網目状の凝集体に形成する工程、および当該有機半導体層と当該第一金属体を第二金属で無電解メッキして被覆層を形成する工程からなることを特徴とするコンタクト電極の形成方法。 A method of forming a contact electrode on an organic semiconductor layer by an electroless plating method, wherein the nanoparticles of the first metal body reduced and deposited in advance on the organic semiconductor layer are formed in a network shape at an area ratio of 30% to 70%. A method for forming a contact electrode, comprising: forming a cover layer by electrolessly plating the organic semiconductor layer and the first metal body with a second metal. 有機半導体層上に無電解メッキ法によりコンタクト電極を形成する方法であって、一つの絶縁層上にp型有機半導体層とn型有機半導体層を形成する工程、当該両有機半導体層上にあらかじめ還元析出された当該第一金属体のナノ粒子を30%〜70%の面積割合で網目状の凝集体に形成する工程、当該有機半導体層と当該第一金属体を第二金属で無電解メッキして被覆層を形成する工程、および当該被覆層をエッチングして当該p型有機半導体デバイスと当該n型有機半導体デバイスを分離する工程からなることを特徴とするコンタクト電極の形成方法。 A method of forming a contact electrode on an organic semiconductor layer by an electroless plating method, the step of forming a p-type organic semiconductor layer and an n-type organic semiconductor layer on one insulating layer, A step of forming a reduced-precipitation nanoparticle of the first metal body into a network-like aggregate in an area ratio of 30% to 70%, and electroless plating the organic semiconductor layer and the first metal body with a second metal Forming a covering layer, and etching the covering layer to separate the p-type organic semiconductor device and the n-type organic semiconductor device. 上記第一金属が銀(Ag)若しくは銅(Cu)であり、上記第二金属が金(Au)、白金(Pt)、パラジウム(Pd)、ニッケル(Ni)若しくはコバルト(Co)であるか、または、上記第一金属が金(Au)、白金(Pt)、パラジウム(Pd)、ニッケル(Ni)若しくはコバルト(Co)であり、上記第二金属が銀(Ag)若しくは銅(Cu)であることを特徴とする請求項4または請求項5に記載のコンタクト電極の形成方法。 Whether the first metal is silver (Ag) or copper (Cu) and the second metal is gold (Au), platinum (Pt), palladium (Pd), nickel (Ni) or cobalt (Co); Alternatively, the first metal is gold (Au), platinum (Pt), palladium (Pd), nickel (Ni), or cobalt (Co), and the second metal is silver (Ag) or copper (Cu). 6. The method for forming a contact electrode according to claim 4 or 5, wherein: 上記被覆層を形成する工程がコロイド触媒を付与した後に無電解メッキすることを特徴とする請求項4または請求項5に記載のコンタクト電極の形成方法。 6. The method for forming a contact electrode according to claim 4, wherein the step of forming the coating layer includes electroless plating after the colloid catalyst is applied. 上記被覆層を形成する工程が複数回の無電解メッキであることを特徴とする請求項4または請求項5に記載のコンタクト電極の形成方法。 6. The method for forming a contact electrode according to claim 4, wherein the step of forming the coating layer is a plurality of times of electroless plating. 上記第一金属体の凝集体に形成する工程は非水有機溶媒相から形成する工程によるものであることを特徴とする請求項4または請求項5に記載のコンタクト電極の形成方法。


The method for forming a contact electrode according to claim 4 or 5, wherein the step of forming the aggregate of the first metal body is based on a step of forming from a non-aqueous organic solvent phase.


JP2015032473A 2015-02-23 2015-02-23 Contact electrode and method for forming the same Active JP6647556B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015032473A JP6647556B2 (en) 2015-02-23 2015-02-23 Contact electrode and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015032473A JP6647556B2 (en) 2015-02-23 2015-02-23 Contact electrode and method for forming the same

Publications (2)

Publication Number Publication Date
JP2016157711A true JP2016157711A (en) 2016-09-01
JP6647556B2 JP6647556B2 (en) 2020-02-14

Family

ID=56826806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015032473A Active JP6647556B2 (en) 2015-02-23 2015-02-23 Contact electrode and method for forming the same

Country Status (1)

Country Link
JP (1) JP6647556B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005041A (en) * 2004-06-16 2006-01-05 Toshiba Corp Organic semiconductor element and its manufacturing method
WO2007015350A1 (en) * 2005-08-03 2007-02-08 Konica Minolta Holdings, Inc. Method for manufacturing thin film transistor
JP2008266689A (en) * 2007-04-17 2008-11-06 Sharp Corp Method and apparatus for forming metal thin film on base material
JP2014205905A (en) * 2013-03-19 2014-10-30 Dic株式会社 Conductive material production method, and conductive material
JP5649150B1 (en) * 2014-07-17 2015-01-07 日本エレクトロプレイテイング・エンジニヤース株式会社 Pretreatment liquid for electroless plating and electroless plating method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005041A (en) * 2004-06-16 2006-01-05 Toshiba Corp Organic semiconductor element and its manufacturing method
WO2007015350A1 (en) * 2005-08-03 2007-02-08 Konica Minolta Holdings, Inc. Method for manufacturing thin film transistor
JP2008266689A (en) * 2007-04-17 2008-11-06 Sharp Corp Method and apparatus for forming metal thin film on base material
JP2014205905A (en) * 2013-03-19 2014-10-30 Dic株式会社 Conductive material production method, and conductive material
JP5649150B1 (en) * 2014-07-17 2015-01-07 日本エレクトロプレイテイング・エンジニヤース株式会社 Pretreatment liquid for electroless plating and electroless plating method

Also Published As

Publication number Publication date
JP6647556B2 (en) 2020-02-14

Similar Documents

Publication Publication Date Title
US8941151B2 (en) Patterning method, method of manufacturing organic field effect transistor, and method of manufacturing flexible printed circuit board
US9053937B2 (en) Semiconductor device and method of manufacturing the same
US20100032660A1 (en) Organic thin film transistor, production method thereof, and electronic device
US20050059193A1 (en) Method for forming metal single-layer film, method for forming wiring, and method for producing field effect transistors
JP2013508989A (en) Manufacturing method of organic device
JP2011216647A (en) Method for manufacturing pattern-formed body, method for manufacturing functional element, and method for manufacturing semiconductor element
JP2008085315A (en) Thin film transistor and manufacturing method thereof
US20140284718A1 (en) Method of reducion graphene oxide and reduced graphene oxide obtained by the method, and thin film transistor including the reduced graphene oxide
KR20110122693A (en) Method of forming source and drain electrodes of organic thin film transistors by electroless plating
CN103733319A (en) Method for manufacturing transistor, and transistor
JP4826074B2 (en) Field effect transistor
JP2010219114A (en) Carbon electrode, method for manufacturing the same, organic transistor and method for manufacturing the same
JP4554881B2 (en) Manufacturing method of organic semiconductor element
JP2012174805A (en) Organic transistor, display device, and method of manufacturing organic transistor
JP6365835B2 (en) Electrode formation method
JP6647556B2 (en) Contact electrode and method for forming the same
JP2012074504A (en) Thin-film transistor, and method of manufacturing the same
KR100666760B1 (en) Nonvolatile memory organic thin film transistor and its fabrication methods
Ito et al. High-performance solution-processed organic transistors with electroless-plated electrodes
US20120132991A1 (en) Organic thin-film transistor, and process for production thereof
US20140197405A1 (en) Rfid tags based on self-assembly nanoparticles
KR101331899B1 (en) Method of organic thin film transistor
JP7206887B2 (en) Organic thin film transistors and electronic devices
JP5737505B2 (en) Method for manufacturing organic semiconductor element
KR101420289B1 (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150223

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20171121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191224

R150 Certificate of patent or registration of utility model

Ref document number: 6647556

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250