JP2016154263A - 集積回路アセンブリにおける集積回路識別用のチップ識別パッド - Google Patents

Abstract

【課題】集積回路アセンブリにおいて集積回路を識別するために、設計が容易であり、また、余分な費用のかからないチップ識別パッドを含むアセンブリを提供すること。【解決手段】集積回路アセンブリは、制御装置と、複数の集積回路と、制御装置を複数の集積回路に接続し、制御装置と各複数の集積回路との間における通信を可能にするように構成される共用の通信母線と、各集積回路に形成されたワンセットの一つ以上のチップ識別パッドとを含む。各セットのチップ識別パッドは、電気接続パターンを有する。各セットの電気接続パターンは、一つおきのセットの電気接続パターンと互いに異なる。各異なる電気接続パターンは、対応する集積回路のユニークな識別子を表示し、それによって制御装置に各集積回路を区別させることができる。【選択図】図１Ａ

Description

本発明は、全体として、集積回路アセンブリにおける集積回路識別用のチップ識別パッドに関する。特には、本発明は、電子モジュールのアセンブリにおける集積回路の識別に関する。

電子又は光電子送受信モジュール又はトランスポンダモジュールなどの電子モジュールは、電子及び光電子通信分野における利用が増えている。電子モジュールが電気信号をホスト機器に送信し、そしてホスト機器から電気信号を受信することによってホスト機器との通信を行うことは一般的である。これらの電気信号はホスト機器の外部にある電子モジュールによって光信号及び／又は電気信号として送信される。

いくつかの電子モジュールは、例えば、送信器及び受信器などの内部構成要素の性能を最適化するための複数の集積回路を含む。複数の集積回路の集合における問題点は、集積回路同士の間における通信及び電子モジュールの一つ以上の制御装置同士の間における通信にある。特に、特定の集積回路との通信をターゲットするため、各個別の集積回路を独自に識別することには困難である。

従来には、独自に集積回路を試して識別することは不揮発性メモリー又はヒューズを用いてユニークな識別子を集積回路にハードワイヤ配線で集積すること、又は個別の制御装置を各集積回路に集積すること、又は各集積回路用の個別の通信母線を備えることを含む。残念ながら、これらの対策は設計するのに困難であり、また、余分の製造費用及び操作費用がかかる。

本発明の目的は集積回路アセンブリにおける集積回路識別用のチップ識別パッドを提供することにある。

一実施形態において、集積回路アセンブリは、制御装置と、複数の集積回路と、前記制御装置を前記複数の集積回路に接続し、前記制御装置と前記各複数の集積回路との間における通信を可能にするように構成される共用の通信母線と、各集積回路に形成されたワンセットの一つ以上のチップ識別パッドとを含む。各セットのチップ識別パッドは、電気接続パターンを有する。前記各セットの電気接続パターンは、一つおきのセットの電気接続パターンと互いに異なる。各異なる電気接続パターンは、対応する集積回路のユニークな識別子を表示し、それによって制御装置に各集積回路を区別させることができる。

他の実施形態において、並列な光電子モジュールは、複数の変換器と、制御装置と、前記複数の変換器に電気的に接続される複数の集積回路と、前記制御装置を前記複数の集積回路に接続し、前記制御装置と前記各複数の集積回路との間における通信を可能にするように構成される共用の通信母線と、各集積回路に形成されたワンセットの一つ以上のチップ識別パッドとを含む。各セットのチップ識別パッドは、電気接続パターンを有する。前記各セットの電気接続パターンは、一つおきのセットの電気接続パターンと互いに異なる。各異なる電気接続パターンは、対応する集積回路のユニークな識別子を表示し、それによって制御装置に各集積回路を区別させることができる。

さらに別の実施形態において、並列なアクティブ光ケーブルは、光ファイバー通信ケーブルを含む。光ファイバー通信ケーブルは、一つ以上の光データ伝送路と、第一及び第二の端子と、光ファイバー通信ケーブルの第一及び第二の端子にそれぞれに取り付けられた第一及び第二の並列な光電子送受信モジュールとを有する。各第一及び第二の並列な光電子送受信モジュールは、複数のレーザと、複数のフォトダイオードと、送信制御装置と、受信制御装置と、前記複数のレーザに電気的に接続される複数のレーザードライバ集積回路と、前記複数のフォトダイオードに電気的に接続されるトランスインピーダンス増幅器集積回路と、前記送信制御装置を前記複数のレーザードライバ集積回路に接続し、前記送信制御装置と前記各複数のレーザードライバ集積回路との間における通信を可能にするように構成される共用の送信通信母線と、前記受信制御装置を前記複数のトランスインピーダンス増幅器集積回路に接続し、前記受信制御装置と前記各複数のトランスインピーダンス増幅器集積回路との間における通信を可能にするように構成される共用の受信通信母線と、各集積回路に形成されたメモリー装置と、各集積回路に形成されたワンセットの一つ以上のチップ識別パッドと、を含む。各セットのチップ識別パッドは、電気接続パターンを有する。各レーザードライバ集積回路の電気接続パターンは、一つおきのレーザードライバ集積回路の電気接続パターンと互いに異なる。各トランスインピーダンス増幅器集積回路の電気接続パターンは、一つおきのトランスインピーダンス増幅器集積回路の電気接続パターンと互いに異なる。各異なる電気接続パターンは、対応する集積回路のユニークな識別子を表示し、これによって制御装置に各集積回路を区別させることができる。

本発明の概要は下記の詳細な説明で更に記載し、簡略化された形での概念の選択を紹介するように提供される。本発明の概要はクレームに記載された対象の重要な特徴又は本質な特性を確認することと意図されていない、また、請求項に記載された対象の範囲を決定するために利用されることも意図されていない。

本発明の付加的な特徴及び作用効果は以下の詳細な説明に記載され、以下の詳細な説明から部分的に明らかであり、又は本発明の範囲より学習できる。本発明の特徴及び作用効果は願書に添付した特許請求の範囲に特定に指摘された装置の方法及び組み合わせによって実現し、獲得される。本発明のこれら及び他の特徴は以下の詳細な説明及び添付した特許請求の範囲より更に十分に明らかとなるであろう、又は下記に記載された本発明の範囲より学習できるであろう。

電子モジュールの一例を示す上部正面斜視図。 図１Ａの実施例に係わる電子モジュールを示す底部後面斜視図。 図１Ａの実施例に係わる電子モジュールを示す上部正面分解斜視図。 図１Ａの実施例に係わる電子モジュールのプリント回路板組立体の一例を示す上部正面斜視図。 図２Ａの実施例に係わるプリント回路板組立体を示す底部正面斜視図。 図２Ａの実施例に係わるプリント回路板組立体の一部を示す正面図。

本発明の実施形態は、全体として、集積回路アセンブリにおける集積回路識別用のチップ識別パッドに関する。特には、本発明のいくつ実施形態は、電子モジュールのアセンブリにおける集積回路の識別に関する。本発明の実施形態に係わるチップ識別パッドは一つ以上の制御装置と、共用の通信母線にわたって有効に自己が識別できる複数の集積回路とを通信させることができる。少なくともいくつの実施形態において、本発明の実施例に係わる集積回路のチップ識別パッドは、個別の制御装置を各集積回路に集積し、又は各集積回路のための個別の通信母線を設けるための余分な困難及び余分な費用がなく、集積回路に独自に自己を識別させることができる。

本発明に係わる実施形態は光電子モジュールを含む様々な電子モジュールにおいて実現できる。本明細書に利用された用語“光電子モジュール”は光学部品及び電子部品を有するモジュールを含む。電子モジュールの例は、アクティブ電気ケーブル、アクティブ光ケーブル、トランスポンダ、送受信機、送信器、及び／又は受信器を含むが、これに限定するものではない。例えば、電子モジュールは、電気通信ネットワーク、ローカルエリアネットワーク、メトロポリタンエリアネットワーク、ストレージエリアネットワーク、広域ネットワークなどにおいて利用される。電子モジュールは、制限なく、ＱＳＦＰ、ＱＳＦＰ＋、ＣＸＰ、ＣＸＰ２、ＣＦＰ、ＸＦＰ、及びＳＦＰ＋形式の要素を含む一つ以上の標準化された形式要素又はマルチベンダ共通仕様（ｍｕｌｔｉ−ｓｏｕｒｃｅ ａｇｒｅｅｍｅｎｔｓ，ＭＳＡｓ）に準拠するように構成される。しかし、電子モジュールは標準化された形式要素の要求に応じる必要がなく、特定な設計に応じて、何れかのサイズ又は構成を有してもよいことが分かるであろう。

いくつかの実施形態に係わる電子モジュールは、様々な単位時間のデータレートで電気信号又は光信号の送信及び受信のために構成される。単位時間のデータレートは、１０ギガビット／秒（１×１０^１０ビット／秒）、４０ギガビット／秒（４×１０^１０ビット／秒）、１００ギガビット／秒（１×１０^１１ビット／秒）又はそれ以上を含むが、これに限定するものではない。更に、いくつの実施形態に係わる電子モジュールは、様々な波長で電気信号又は光信号の送信及び受信のために構成される。様々な波長は８５０ナノメートル（８．５×１０^−７メートル）、１３１０ナノメートル（１．３１×１０^−６メートル）、１４７０ナノメートル（１．４７×１０^−６メートル）、１４９０ナノメートル（１．４９×１０^−６メートル）、１５１０ナノメートル（１．５１×１０^−６メートル）、１５３０ナノメートル（１．５３×１０^−６メートル）、１５５０ナノメートル（１．５５×１０^−６メートル）、１５７０ナノメートル（１．５７×１０^−６メートル）、１５９０ナノメートル（１．５９×１０^−６メートル）、又は１６１０ナノメートル（１．６１×１０^−６メートル）を含むが、これに限定するものではない。更に、電子モジュールは、様々な送信標準を支持するように構成される。様々な送信標準は、イーサーネット、ファイバーチャネル、ンフィニバンド及びソネット・エスディーエイチ（ＳＯＮＥＴ／ＳＤＨ）を含むが、これに限定するものではない。

まず、図１Ａ〜１Ｃを参照して、電子モジュール１００の一例について説明する。電子モジュール１００は、ホスト機器（図示せず）に接続している光信号を送受信することに用いられる。ホスト機器は、いくつの実施形態において、通信ネットワーク（図示せず）に作動的に接続される。図１Ａ〜１Ｃは、モジュール１００の上部正面斜視図、底部後面斜視図、及び上部正面分解斜視図をそれぞれに含む。

図１Ａ〜１Ｃに示すように、モジュール１００は上部シェル１０４及び下部シェル１０６から構成されたシェル１０２（シェル１０２は図示せず、図１Ｃに独立している）を含む。シェル１０２は図示のように、二つの部品（例えば、上部シェル１０４及び下部シェル１０６）から構成されても、シェル１０２は一元の部品、及び／又は三つ以上の部品から交替に又は付加的に構成される。

図１Ｃに最もよく見えるように、上部シェル１０４及び下部シェル１０６は空隙部を画定する。空隙部は、全体として、１０８で表し、その内部には一配列の光送信器１１０及び一配列の光受信器１１２が配置される。この実施例及びいくつかの他の実施例において、光送信器１１０は１２×１配列の垂直共振器面発光レーザ（ｖｅｒｔｉｃａｌ ｃａｖｉｔｙ ｓｕｒｆａｃｅ ｅｍｉｔｔｉｎｇ ｌａｓｅｒｓ，ＶＣＳＥＬｓ）の形で配置され、光受信器１１２は、１２×１配列のＰＩＮフォトダイオードの形で配置される。各光受信器１１２はケーブルアセンブリ１２４のファイバー（図示せず）から光信号を受信し、光信号から電気信号に変換することによって光−電気変換器として機能を果たす。類似的には、各光送信器１１０はホスト機器（図示せず）から電気信号を送信し、光信号をケーブルアセンブリ１２４のファイバー（図示せず）に放射することによって電気−光変換器として機能を果たす。

代替方法として、光送信器１１０は、同様な又は異なる数量又は構造において、端面発光レーザのような他のタイプの光送信器を含む。類似的には、光受信器１１２は、同様な又は異なる数量又は構造において、交替に他タイプの光受信器を含む。他の実施形態において、モジュール１００は光送信器１１０及び光受信器１１２ではなく、電気送信器及び電気受信器を実行する。

プリント回路板組立体１１４は少なくとも部分的に空隙部１０８に配置される。プリント回路板組立１１４体は、他のものの中に、エッジコネクタ１１６と１１８を含む。エッジコネクタ１１６と１１８はホスト機器とインターフェイスで接続し、ホスト機器とモジュール１００との間に電気データ信号を通信する。ホスト機器から受信された電気データ信号は、光送信器１１０に提供され、受信された電気データ信号の代表である光データ信号を放射する。他には、光データ信号は、光受信器１１２により受信される。光受信器１１２は、受信された光データ信号から電気データ信号に変換し、エッジコネクタ１１６及び１１８の一つ又は両方によって電気データ信号をホスト機器に提供する。

図１Ｃを続けて参考すると、ケーブルアセンブリ１２４はケーブルクラッディング１２４Ａ及び光ファイバコネクタ１２４Ｂの内部に配置された複数の光ファイバー（図示せず）を含むように提供される。他の実施例において、ケーブルアセンブリ１２４は光ファイバー及び光ファイバコネクタ１２４Ｂではなく、複数の電線及び電気コネクタを提供する。代替方法として、ケーブルアセンブリ１２４はいくつの構造において完全に省略される。

ケーブルアセンブリ１２４の光ファイバーは、例えば、１２個の送信用マルチモード平行なリボンファイバーと、１２個の受信用マルチモード平行なリボンファイバーと、又は全部２４個のマルチモード平行なリボンファイバーを含む。他の実施例において、光ファイバーは、平行なリボンファイバー又は個々のファイバーに実行されるたくさんの送信ファイバー及びたくさんの受信ファイバーを有するマルチモードファイバー又はシングルモードファイバーである。

モジュール１００は付加的に、オーバーモールドレンズピン１２７Ａ及び１２７Ｂを備えるレンズブロック１２７を含む。光ファイバコネクタ１２４Ｂ、レンズブロック１２７及びレンズピン１２７Ａ及び１２７Ｂは、光送信器１１０及び光受信器１１２とともに、ケーブルアセンブリ１２４の光ファイバーを一列に整列させるように共同的に協同する。そのため、光信号はケーブルアセンブリ１２４の光ファイバーへ放射され、及び／又はそれから受信される。

モジュール１００は更に、ラッチ１２８（図１Ａ及び図１Ｃ）を有するラッチ機構１４０（図１Ｃ）と、カム１３０（図１Ａ及び図１Ｃ）と、ばねアセンブリ２００（図１Ｃ）とを含む。ばねアセンブリ２００はばねアセンブリスライダー３００（図１Ａ〜１Ｃ）と、ラッチカバー４００（図１Ａ〜１Ｃ）と、ブート５００（図１Ａ〜１Ｃ）と、一つ以上のバネ６００（図１Ｃ）とを含む。簡単に、ラッチ機構１４０はホスト機器の入れ容器の内部にモジュール１００を選択的に確保するように構成される。

図１Ａ〜１Ｃに示すように、モジュール１００は並列なアクティブ光ケーブルとして実行される。そこで二つの同一のモジュール１００（図には一つしか示されていない）は、光伝送媒体（例えば、ケーブルアセンブリ１２４の光ファイバー）によって物理に接続される。他の実施例は、完全な伝送媒体を有しないモジュールとともに、アクティブ電気ケーブルを含む。

更に、図１Ａ〜１Ｃに示すように、モジュール１００はＩｎｆｉｎｉＢａｎｄ Ｔｒａｄｅ Ａｓｓｏｃｉａｔｉｏｎ（ＩＢＴＡ）によって定義されたＣＸＰ形式要素に実質的に応じる。他の実施形態において、モジュール１００は他の形式要素に実質的に応じるように構成される。他の形式要素は、ＣＦＰ、ＸＦＰ又はＳＦＰ＋形式要素を含むが、これに限定するものではない。

図２Ａ及び２Ｂはプリント回路板組立体１１４のそれぞれの上部正面斜視図及び下部正面斜視図を示す。図２Ａ及び２Ｂに示すように、プリント回路板組立体１１４は、エッジコネクタ１１６と、受信制御装置１３２と、同一のトランスインピーダンス増幅器集積回路１３４ａ、１３４ｂ及び１３４ｃと、光受信器１１２と、光送信器１１０と、同一のレーザードライバ集積回路１３６ａ、１３６ｂ、及び１３６ｃと、送信制御装置１３８と、エッジコネクタ１１８と、を含む。図２Ａ及び２Ｂも、共用の受信通信母線１４０及び共用の送信通信母線１４２を示す。共用の受信通信母線１４０は、受信制御装置１３２をトランスインピーダンス増幅器集積回路１３４ａ、１３４ｂ及び１３４ｃに接続し、受信制御装置１３２と各のトランスインピーダンス増幅器集積回路１３４ａ、１３４ｂ及び１３４ｃとの間における通信を可能にするように構成される。類似的には、共用の送信通信母線１４２は、送信制御装置１３８をレーザードライバ集積回路１３６ａ、１３６ｂ、及び１３６ｃに接続し、送信制御装置と各の複数のレーザードライバ集積回路１３６ａ、１３６ｂ、及び１３６ｃとの間における通信を可能にするように構成される。

図２Ｃは、プリント回路板組立体１１４の例の一部の正面図を示す。図２Ａに示すように、各のトランスインピーダンス増幅器集積回路１３４ａ〜１３４ｃは、例えば、ワイヤボンド又はフリップチップ技術を利用して、四つの光受信器１１２に電気的に接続される。このように、各のトランスインピーダンス増幅器集積回路１３４ａ〜１３４ｃは、四つの個別の光受信器１１２によって受信された光信号のため、四つのトランスインピーダンス増幅器として機能するように構成される。類似的には、各のレーザードライバ集積回路１３６ａ〜１３６ｃは、例えば、ワイヤボンド又はフリップチップ技術を利用して、複数の光送信器１１０に電気的に接続される。このように、各のレーザードライバ集積回路１３６ａ〜１３６ｃは四つの光送信器１１０によって送信された光信号のため、四つのレーザードライバとして機能するように構成される。しかし、四つは単なる集積回路１３４ａ〜１３４ｃ及び１３６ａ〜１３６ｃのチャンネル数の一例であり、代わりに、各の集積回路１３４ａ〜１３４ｃ及び１３６ａ〜１３６ｃは四つより少ない変換器又は四つより多い変換器に接続し機能するように構成されることと理解される。

図２Ｃに示すように、各集積回路１３４ａ〜１３４ｃ及び１３６ａ〜１３６ｃはそこに形成されたワンセットの一つ以上のチップ識別パッドを含む。特に、各のトランスインピーダンス増幅器集積回路１３４ａ〜１３４ｃはワンセットのチップ識別パッドを含み、ワンセットのチップ識別パッドは、二つのチップ識別パッド１４４ａ及び１４４ｂを含む。各レーザードライバ集積回路１３６ａ〜１３６ｃはワンセットのチップ識別パッドを含み、ワンセットのチップ識別パッドは、二つのチップ識別パッド１４６ａ及び１４６ｂを含む。各セットのチップ識別パッド１４４ａ及び１４４ｂ又は１４６ａ及び１４６は、異なる電気接続パターンを有するように構成される。各集積回路における異なる電気接続パターンは、集積回路と他の同一の集積回路とを区別させることができる。

例えば、プリント回路板組立体１１４の生産過程において、各セットのチップ識別パッド１４４ａ及び１４４ｂの電気接続パターンは、一つおきのセットのチップ識別パッド１４４ａ及び１４４ｂの電気接続パターンと異なるようにセットされる。このように、各異なる電気接続パターンは、対応する集積回路のユニークな識別子を表示し、これによって、各受信制御装置１３２に同一の集積回路同士を区別させることができる。少なくとも一つの実施形態において、各異なる電気接続パターンは、各チップ識別パッド１４４ａ及び１４４ｂを二つの二進数の状態のうち一つで電気的に配置することによって作成される。例えば、その二つの二進数の状態は各チップ識別パッド１４４ａ及び１４４ｂを周知の電圧に接続し、又は各チップ識別パッドを周知の電圧に接続しない状態によって作成される。周知の電圧は、例えば、電気的アースであってもよい。しかし、何れかの他の周知の電圧、非接続、又は周知の電圧の組合せは各チップ識別パッドの二つの二進数状態として採用されることが理解される。例えば、非接続及びアースの代わりに、アース及び正極性電圧、又はアース及び負極性電圧は採用されてもよい。

一実施形態において、トランスインピーダンス増幅器集積回路１３４ａ〜１３４ｃは、ユニークな識別子０、１、２のそれぞれを生成する際に指定される。ユニークな識別子０をトランスインピーダンス増幅器集積回路１３４ａに指定するため、トランスインピーダンス増幅器集積回路１３４ａのチップ識別パッド１４４ａ及び１４４ｂの各は接続しない状態にしておき、それによって二進数‘００’又は十進法の‘０’を表示する。類似的には、ユニークな識別子１をトランスインピーダンス増幅器集積回路１３４ｂに指定するため、トランスインピーダンス増幅器集積回路１３４ｂのチップ識別パッド１４４ａは接続しない状態にしておくが、トランスインピーダンス増幅器集積回路１３４ｂのチップ識別パッド１４４ｂは電気的アースに接続され、それによって二進数‘０１’又は十進法の‘１’を表示する。最後に、ユニークな識別子２をトランスインピーダンス増幅器集積回路１３４ｃに指定するため、トランスインピーダンス増幅器集積回路１３４ｃのチップ識別パッド１４４ａは電気的アースに接続されるが、トランスインピーダンス増幅器集積回路１３４ｃのチップ識別パッド１４４ｂは、接続しない状態にしておき、それによって二進数‘１０’又は十進法の‘２’を表示する。そして、毎回トランスインピーダンス増幅器集積回路１３４ａ〜１３４ｃは初期化され、それらのそれぞれのチップ識別パッド１４４ａ及び１４４ｂは、トランスインピーダンス増幅器集積回路１３４ａ〜１３４ｃのユニークな識別子のそれぞれは０、１、２であることを決定するために検査される。この決定は、例えば、何れかの一つの受信制御装置１３２（図２Ａに参考）によって実行される。

各トランスインピーダンス増幅器集積回路１３４ａ〜１３４ｃのユニークな識別子の初期化の決定次第、各トランスインピーダンス増幅器集積回路のユニークな識別子はトランスインピーダンス増幅器集積回路に形成されたメモリー（図示せず）に格納される。その格納されたデータは例えば、何れかの受信制御装置１３２（図２Ａに参考）によって実行される。次に、何れかの受信制御装置１３２は共用の受信通信母線１４０にわたって目標のトランスインピーダンス増幅器集積回路との通信を試行する場合、各受信制御装置１３２は、メモリーからユニークな識別子を読み取って、対応するトランスインピーダンス増幅器集積回路は目標のトランスインピーダンス増幅器集積回路であるか否か決定するように構成される。

少なくともいくつかの実施形態において、各トランスインピーダンス増幅器集積回路に形成されたメモリー（図示せず）は揮発性メモリーである。相対的に小さい揮発性メモリーの使用は各トランスインピーダンス増幅器集積回路に設けられた不揮発性メモリーの需要及び不揮発性メモリーのために要求されたトランスインピーダンス増幅器集積回路の空間を除去する。その結果、各トランスインピーダンス増幅器集積回路のサイズの低減が実現できる。これは、電子モジュール１００のようなマルチチャンネルの光電子送受信モジュールにおいて特に重要である。

共用の受信通信母線１４０は、例えば、Ｆｉｎｉｓａｒシリアル・バス（Ｆｉｎｉｓａｒ Ｓｅｒｉａｌ Ｂｕｓ，ＦＳＢ）のようなシリアルペリフェラルインタフェースバス（ＳＰＩ ｂｕｓ）である。シリアルペリフェラルインタフェースバスは受信制御装置１３２とトランスインピーダンス増幅器集積回路１３４ａ〜１３４ｃとの間における通信を許可する。Ｆｉｎｉｓａｒシリアル・バス（Ｆｉｎｉｓａｒ Ｓｅｒｉａｌ Ｂｕｓ，ＦＳＢ）の一例は米国特許明細書第７，６５７，６８０号に開示されており、それらの開示全体を参考することにより本明細書に組み入れる。いくつの実施形態において、トランスインピーダンス増幅器集積回路１３４ａ〜１３４ｃは、デイジーチェーン構成において、共用の受信通信母線１４０において、互いに接続される。デイジーチェーン構成において、一つのトランスインピーダンス増幅器集積回路１３４ａ〜１３４ｃはマスターのトランスインピーダンス増幅器集積回路１３４ａ〜１３４ｃとして機能し、残りのトランスインピーダンス増幅器集積回路はスレーブとして機能する。

マスターのトランスインピーダンス増幅器集積回路は、スレーブのトランスインピーダンス増幅器集積回路へ情報を通信し、又、個別のメモリー装置（図示せず）からスレーブのトランスインピーダンス増幅器集積回路へ情報を通信させることができる。個別のメモリー装置は、初期化の時、電子モジュール１００に設けられた全てのトランスインピーダンス増幅器集積回路により利用される情報を含み、トランスインピーダンス増幅器集積回路の性能を最適化する。付加的又は交替的には、個別のメモリー装置は、トランスインピーダンス増幅器集積回路に関する情報を格納するように利用される。付加的又は交替的には、個別のメモリー装置は、トランスインピーダンス増幅器集積回路によって生成した情報を格納するように利用される。

デイジーチェーン構成を利用すれば、全てのトランスインピーダンス増幅器集積回路用の個別のメモリー装置は要求されなくてもよい。更に、このデイジーチェーン構成の利用は各トランスインピーダンス増幅器集積回路をメモリー装置に接続する必要なリード線の数を低減する。他には、このデイジーチェーン構成の利用は各トランスインピーダンス増幅器集積回路に類似なポートを持たせることを許可する。類似なポートはトランスインピーダンス増幅器集積回路のモジュール化を容易にする。

上記に開示された実施例の構成は、トランスインピーダンス増幅器集積回路１３４ａ〜１３４ｃが共用の受信通信母線１４０にわたって受信制御装置１３２と通信する時、トランスインピーダンス増幅器集積回路１３４ａ〜１３４ｃに形成されたチップ識別パッド１４４ａ及び１４４ｂのセットを含むが、レーザードライバ集積回路１３６ａ〜１３６ｃが共用の送信通信母線１４２にわたって送信制御装置１３４と通信する時、類似な実施例の構造はレーザードライバ集積回路１３６ａ〜１３６ｃに形成されたチップ識別パッド１４６ａ及び１４６ｂのセットにも同様に適用されることが理解される。

本明細書に記載されたチップ識別パッドの実施例は一つ以上の制御装置と、共用の通信母線にわたって有効に自己を識別できる複数の同一の集積回路とを通信させることができる。少なくともいくつかの実施形態において、同一の集積回路のチップ識別パッドの実施例は、個別の制御装置を各集積回路に集積し、又は各集積回路のための個別の通信母線を設けるための余分な困難及び余分な費用がなく、集積回路に独自に自己を識別させることができる。更に、集積回路のチップ識別パッドの実施例は、チャンネル及び集積回路における具体的なデジタル診断を可能にする。

本発明は、他のいろいろな形で実施することができる。本発明に記載された実施例はあらゆる点で単なる例示にすぎず、限定的に解釈してはならない。本発明の範囲は、特許請求の範囲によって示すものであって、明細書本文には、なんら拘束されない。さらに、特許請求の範囲の均等範囲に属する変形や変更は、すべて本発明の範囲内のものである。

Claims (14)

1. 制御装置と、
   複数の集積回路とを含み、前記複数の集積回路は前記複数の集積回路の各集積回路に形成されたワンセットの一つ以上のチップ識別パッドを含み、
   前記制御装置を前記複数の集積回路に接続し、前記制御装置と前記複数の集積回路の各々との間における通信を可能にするように構成される共用の通信母線と、
   各セットのチップ識別パッドは接続チップ識別パッド及び非接続チップ識別パッドによる電気接続パターンを有し、前記接続チップ識別パッドはプリント回路板組立体の生産過程において前記プリント回路板組立体の周知の電圧に接続されていたことと、前記非接続チップ識別パッドは前記非接続チップ識別パッドの前記集積回路の外部に繋がる電気的接続を全く有しないことと、前記各セットの電気接続パターンは、一つおきのセットの電気接続パターンと互いに異なり、異なる電気接続パターンの各々は、対応する集積回路のユニークな識別子を表示し、これによって前記制御装置に前記各集積回路を区別させることができるチップ識別パッドと、
   を含むプリント回路板組立体。
2. 請求項１に記載のプリント回路板組立体において、更に、前記各集積回路に形成されたメモリーを含み、前記各集積回路は前記集積回路の初期化次第、前記集積回路のメモリーにユニークな識別子を格納するように構成されることを特徴とするプリント回路板組立体。
3. 請求項２に記載のプリント回路板組立体において、前記制御装置は目標の集積回路との通信を試行する場合、前記制御装置は、前記メモリーからユニークな識別子を読み取って、前記対応する集積回路は目標の集積回路であるか否か決定するように構成されることを特徴とするプリント回路板組立体。
4. 請求項１に記載のプリント回路板組立体において、前記各集積回路は複数のレーザ用の複数のレーザードライバとして機能するように構成されることを特徴とするプリント回路板組立体。
5. 請求項４に記載のプリント回路板組立体において、前記各集積回路は、四つの垂直共振器面発光レーザ（ｖｅｒｔｉｃａｌ ｃａｖｉｔｙ ｓｕｒｆａｃｅ ｅｍｉｔｔｉｎｇ ｌａｓｅｒｓ，ＶＣＳＥＬｓ）用の四つのレーザードライバとして機能するように構成されることを特徴とするプリント回路板組立体。
6. 請求項１に記載のプリント回路板組立体において、前記各集積回路は、複数のフォトダイオード用の複数のトランスインピーダンス増幅器として機能するように構成されることを特徴とするプリント回路板組立体。
7. 請求項６に記載のプリント回路板組立体において、前記各集積回路は、四つのＰＩＮフォトダイオード用の四つのトランスインピーダンス増幅器として機能するように構成されることを特徴とするプリント回路板組立体。
8. 複数の変換器と、
   制御装置と、
   前記複数の変換器に電気的に接続された複数の集積回路とを含み、前記複数の集積回路の各集積回路はワンセットの一つ以上のチップ識別パッドを含み、
   前記制御装置を前記複数の集積回路に接続し、前記制御装置と前記複数の集積回路の各々との間における通信を可能にするように構成される共用の通信母線と、
   各セットのチップ識別パッドは接続チップ識別パッド及び非接続チップ識別パッドによる電気接続パターンを有し、前記接続チップ識別パッドは並列な光電子モジュールの生産過程において前記並列な光電子モジュールの周知の電圧に接続されていたことと、前記非接続チップ識別パッドは前記非接続チップ識別パッドの前記集積回路の外部に繋がる電気的接続を全く有しないことと、前記各セットの電気接続パターンは、一つおきのセットの電気接続パターンと互いに異なり、異なる電気接続パターンの各々は、対応する集積回路のユニークな識別子を表示し、これによって前記制御装置に前記各集積回路を区別させることができるチップ識別パッドと、
   を含む並列な光電子モジュール。
9. 請求項８に記載の並列な光電子モジュールにおいて、前記周知の電圧は電気的アースであることを特徴とする並列な光電子モジュール。
10. 請求項８に記載の並列な光電子モジュールにおいて、更に前記集積回路に形成されたメモリーを含み、前記制御装置が目標の集積回路との通信を試行する場合、前記制御装置は、前記メモリーからユニークな識別子を読み取って、前記対応する集積回路は目標の集積回路であるか否か決定するように構成されるように、前記各メモリーは対応する集積回路の初期化次第、ユニークな識別子を格納するように構成されることを特徴とする並列な光電子モジュール。
11. 請求項８に記載の並列な光電子モジュールにおいて、四つのトランスインピーダンス増幅器又は四つのレーザードライバとして機能するように構成されることを特徴とする並列な光電子モジュール。
12. 一つ以上の光データ伝送路と、第一及び第二の端子と、前記第一及び第二の端子にそれぞれに取り付けられた第一及び第二の並列な光電子送受信モジュールとを含む光ファイバー通信ケーブルを含む並列なアクティブ光ケーブルにおいて、
    前記並列な光電子送受信モジュールの各々は、
    複数のレーザと、
    複数のフォトダイオードと、
    送信制御装置と、
    受信制御装置と、
    前記複数のレーザに電気的に接続された複数のレーザードライバ集積回路と
    前記複数のフォトダイオードに電気的に接続された複数のトランスインピーダンス増幅器集積回路と、
    前記送信制御装置を前記複数のレーザードライバ集積回路に接続し、前記送信制御装置と前記複数のレーザードライバ集積回路の各々との間における通信を可能にするように構成される共用の送信通信母線と、
    前記受信制御装置を前記複数のトランスインピーダンス増幅器集積回路に接続し、前記受信制御装置と前記複数のトランスインピーダンス増幅器集積回路の各々との間における通信を可能にするように構成される共用の受信通信母線と、
    各集積回路に形成されたメモリーと、
    前記各集積回路に形成されたワンセットの一つ以上のチップ識別パッドであって、各セットのチップ識別パッドは接続チップ識別パッド及び非接続チップ識別パッドによる電気接続パターンを有し、前記接続チップ識別パッドは前記並列なアクティブ光ケーブルの生産過程において前記並列なアクティブ光ケーブルの周知の電圧に接続されていたことと、前記非接続チップ識別パッドは前記非接続チップ識別パッドの前記集積回路の外部に繋がる電気的接続を全く有しないことと、各レーザードライバ集積回路の電気接続パターンは、一つおきのレーザードライバ集積回路の電気接続パターンと互いに異なり、各トランスインピーダンス増幅器集積回路の電気接続パターンは、一つおきのトランスインピーダンス増幅器集積回路の電気接続パターンと互いに異なり、異なる電気接続パターンの各々は、対応する集積回路のユニークな識別子を表示し、これによって制御装置に前記各集積回路を区別させることができるチップ識別パッドと、
    を含むことを特徴とする並列なアクティブ光ケーブル。
13. 請求項１２に記載の並列なアクティブ光ケーブルにおいて、前記周知の電圧は電気的アースであることを特徴とする並列なアクティブ光ケーブル。
14. 請求項１２に記載の並列なアクティブ光ケーブルにおいて、対応する制御装置が目標の集積回路との通信を試行する場合、前記制御装置は、前記メモリーからユニークな識別子を読み取って、前記対応する集積回路は目標の集積回路であるか否か決定するように構成されるように、前記各メモリーは前記対応する集積回路の初期化次第、ユニークな識別子を格納するように構成されることを特徴とする並列なアクティブ光ケーブル。