JP2016127765A - Power conversion device - Google Patents
Power conversion device Download PDFInfo
- Publication number
- JP2016127765A JP2016127765A JP2015001988A JP2015001988A JP2016127765A JP 2016127765 A JP2016127765 A JP 2016127765A JP 2015001988 A JP2015001988 A JP 2015001988A JP 2015001988 A JP2015001988 A JP 2015001988A JP 2016127765 A JP2016127765 A JP 2016127765A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- circuit board
- switching element
- switch
- inverters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inverter Devices (AREA)
Abstract
Description
本発明は、複数のインバータを備える電力変換装置に関するものである。 The present invention relates to a power conversion device including a plurality of inverters.
近年、電力変換装置の大出力化に対応するため、複数のインバータを並列接続させ、各インバータに流れる電流を減少させる多相電力変換装置が知られている。例えば、非特許文献１には、２個の３相インバータを並列接続させ、一方のインバータには位相がシフトされていない信号を用いてＳＶＰＷＭ制御し、他方のインバータには位相が１８０度シフトされた信号を用いてＳＶＰＷＭ制御する系統連系インバータが開示されている。
2. Description of the Related Art In recent years, a multi-phase power conversion device is known in which a plurality of inverters are connected in parallel to reduce the current flowing through each inverter in order to cope with an increase in output of the power conversion device. For example, in Non-Patent
しかしながら、上記非特許文献１では、２つの３相インバータを駆動させた場合の電力変換効率と１つの３相インバータのみを駆動させた場合の電力変換効率とが、電力負荷に応じて変動することが全く考慮されていない。そのため、広範囲の電力負荷の領域において電力変換効率を向上させることができない。また、スイッチング素子の放熱についても、一切検討されていない。
However, in
本開示は、従来よりも広範囲の電力負荷の領域において電力変換効率を向上しつつ、スイッチング素子の配置を最適化することにより、スイッチング素子を良好に放熱し得る電力変換装置を提供する。 The present disclosure provides a power conversion device that can efficiently dissipate switching elements by optimizing the arrangement of the switching elements while improving the power conversion efficiency in a wider range of power loads than in the past.
本開示の一態様による電力変換装置は、
電源部に並列接続され、それぞれ複数のスイッチング素子を含み、前記スイッチング素子のスイッチングにより前記電源部から供給される直流電力を交流電力に変換する、第１インバータ及び第２インバータを含むＮ（Ｎは２以上の整数）個のインバータと、
前記Ｎ個のインバータから出力されたＮ個の交流電力のそれぞれを平滑化するリアクトルと、
前記リアクトルにより平滑化された前記Ｎ個の交流電力を重畳し、負荷に出力する出力部と、
前記Ｎ個のインバータに対応し、３６０度／Ｎずつ位相がシフトしたＮ個のキャリア信号を生成するキャリア生成部と、
前記Ｎ個のインバータに対応し、所定の交流電流を出力するためのＮ個の変調波信号を生成する変調波生成部と、
前記Ｎ個のキャリア信号と、前記Ｎ個のキャリア信号に対応するＮ個の変調波信号とを比較して、前記Ｎ個のインバータに対応するＮ個のＰＷＭ信号を生成し、生成した前記Ｎ個のＰＷＭ信号を前記Ｎ個のインバータに出力するパルス生成部と、
前記リアクトルにより平滑化されたＮ個の電流の少なくとも１つ又は前記出力部から出力された電流を検知する電流検知部と、
前記電流検知部で検知された電流値が所定の設定値以下の場合、前記Ｎ個のインバータのうち少なくとも前記第１インバータを駆動させ、少なくとも前記第２インバータの駆動を停止させる停止指示を出力する切替制御部と、
前記第１インバータに含まれる前記スイッチング素子と、前記第２インバータに含まれる前記スイッチング素子とが実装された回路基板と、
を備え、
前記回路基板上で、前記第１インバータに含まれる前記スイッチング素子と、前記第２インバータに含まれる前記スイッチング素子とは、所定の隣接方向に隣り合って配置されているものである。
A power conversion device according to an aspect of the present disclosure is provided.
N including a first inverter and a second inverter connected in parallel to the power supply unit, each of which includes a plurality of switching elements, and converts DC power supplied from the power supply unit into AC power by switching of the switching elements. An integer greater than or equal to 2 inverters,
A reactor for smoothing each of the N AC powers output from the N inverters;
An output unit that superimposes the N AC powers smoothed by the reactor and outputs them to a load;
A carrier generation unit for generating N carrier signals corresponding to the N inverters and having a phase shifted by 360 degrees / N;
A modulation wave generation unit for generating N modulation wave signals for outputting a predetermined alternating current corresponding to the N inverters;
The N carrier signals and N modulation wave signals corresponding to the N carrier signals are compared to generate N PWM signals corresponding to the N inverters, and the generated N A pulse generator for outputting the PWM signals to the N inverters;
A current detector that detects current output from at least one of the N currents smoothed by the reactor or the output unit;
When the current value detected by the current detection unit is equal to or less than a predetermined set value, a stop instruction for driving at least the first inverter and stopping at least the second inverter among the N inverters is output. A switching control unit;
A circuit board on which the switching element included in the first inverter and the switching element included in the second inverter are mounted;
With
On the circuit board, the switching element included in the first inverter and the switching element included in the second inverter are arranged adjacent to each other in a predetermined adjacent direction.
本開示によれば、従来よりも広範囲の電力負荷の領域において電力変換効率を向上しつつ、スイッチング素子の配置を最適化することにより、スイッチング素子を良好に放熱することができる。 According to the present disclosure, the switching elements can be radiated well by optimizing the arrangement of the switching elements while improving the power conversion efficiency in a wider power load region than in the past.
（本開示の一態様に至る経緯）
近年、太陽電池の普及に伴い、家庭内や小規模の発電所に設置された太陽電池と、系統電源とを連系させるパワーコンディショナーの開発が活発に行われている。パワーコンディショナーは、一般に、スイッチング素子のオンオフにより太陽電池で発電された直流電力を交流電力に変換して系統電源に供給する。この場合、系統電源に供給される交流電力は、例えば、リップル率（高調波含有率）はある値内に収める、交流電圧の実効値をある値にするといった所定の条件が課せられている。そのため、パワーコンディショナーは、所定の条件を満たすように電力変換を行う必要がある。
(Background to one aspect of the present disclosure)
In recent years, with the widespread use of solar cells, development of power conditioners that link solar cells installed in homes or small-scale power plants with system power supplies has been actively conducted. In general, a power conditioner converts DC power generated by a solar cell by turning on and off a switching element into AC power and supplies the AC power to a system power supply. In this case, the AC power supplied to the system power supply is subjected to predetermined conditions such that, for example, the ripple rate (harmonic content) falls within a certain value, and the effective value of the alternating voltage is set to a certain value. Therefore, the power conditioner needs to perform power conversion so as to satisfy a predetermined condition.
そこで、本発明者は、太陽電池からなる直流電源に複数のインバータを並列接続させた、多相のインバータ（以下、マルチフェーズインバータと呼ぶ）に着目した。そして、本発明者は、マルチフェーズインバータにおいて、各インバータに対応するキャリア信号の位相を所定の間隔でずらすことで、リップルを低減できることを発見した。 In view of this, the present inventor has focused on a multi-phase inverter (hereinafter referred to as a multi-phase inverter) in which a plurality of inverters are connected in parallel to a DC power source composed of a solar cell. The inventors have found that in a multi-phase inverter, the ripple can be reduced by shifting the phase of the carrier signal corresponding to each inverter at a predetermined interval.
しかしながら、マルチフェーズインバータでは、電力負荷が高い領域では、高い電力変換効率が得られるが、電力負荷が低い領域では、通常のインバータに比べて電力変換効率が低下することが明らかとなった。そこで、マルチフェーズインバータを用いながら、電力負荷が低い領域において電力変換効率を向上することが検討された。 However, in the multiphase inverter, high power conversion efficiency can be obtained in a region where the power load is high, but it has been revealed that the power conversion efficiency is reduced in a region where the power load is low compared to a normal inverter. Thus, it has been studied to improve power conversion efficiency in a region where the power load is low while using a multi-phase inverter.
また、インバータは、複数のスイッチング素子を備え、当該複数のスイッチング素子のスイッチングにより、直流電力を交流電力に変換する。一般に、スイッチング素子の温度が高くなるほど、スイッチング素子のオン抵抗は増大し、その結果、損失も増大する。このため、スイッチング素子の温度が過度に高くならないように、スイッチング素子を良好に放熱することが求められる。 The inverter includes a plurality of switching elements, and converts DC power into AC power by switching of the plurality of switching elements. In general, the higher the temperature of the switching element, the higher the on-resistance of the switching element, and as a result, the loss also increases. For this reason, it is required to dissipate the switching element well so that the temperature of the switching element does not become excessively high.
しかしながら、上記非特許文献１では、マルチフェーズインバータについての開示はあるが、マルチフェーズインバータの電力変換効率が電力負荷の低い領域で低下することが全く考慮されていない。また、スイッチング素子の放熱についても、一切検討されていない。
However, although the
以上の考察により、本発明者は、以下の本開示の各態様を想到するに至った。 Based on the above considerations, the present inventor has come up with the following aspects of the present disclosure.
本開示の一態様は、
電源部に並列接続され、それぞれ複数のスイッチング素子を含み、前記スイッチング素子のスイッチングにより前記電源部から供給される直流電力を交流電力に変換する、第１インバータ及び第２インバータを含むＮ（Ｎは２以上の整数）個のインバータと、
前記Ｎ個のインバータから出力されたＮ個の交流電力のそれぞれを平滑化するリアクトルと、
前記リアクトルにより平滑化された前記Ｎ個の交流電力を重畳し、負荷に出力する出力部と、
前記Ｎ個のインバータに対応し、３６０度／Ｎずつ位相がシフトしたＮ個のキャリア信号を生成するキャリア生成部と、
前記Ｎ個のインバータに対応し、所定の交流電流を出力するためのＮ個の変調波信号を生成する変調波生成部と、
前記Ｎ個のキャリア信号と、前記Ｎ個のキャリア信号に対応するＮ個の変調波信号とを比較して、前記Ｎ個のインバータに対応するＮ個のＰＷＭ信号を生成し、生成した前記Ｎ個のＰＷＭ信号を前記Ｎ個のインバータに出力するパルス生成部と、
前記リアクトルにより平滑化されたＮ個の電流の少なくとも１つ又は前記出力部から出力された電流を検知する電流検知部と、
前記電流検知部で検知された電流値が所定の設定値以下の場合、前記Ｎ個のインバータのうち少なくとも前記第１インバータを駆動させ、少なくとも前記第２インバータの駆動を停止させる停止指示を出力する切替制御部と、
前記第１インバータに含まれる前記スイッチング素子と、前記第２インバータに含まれる前記スイッチング素子とが実装された回路基板と、
を備え、
前記回路基板上で、前記第１インバータに含まれる前記スイッチング素子と、前記第２インバータに含まれる前記スイッチング素子とは、所定の隣接方向に隣り合って配置されているものである。
One aspect of the present disclosure is:
N including a first inverter and a second inverter connected in parallel to the power supply unit, each of which includes a plurality of switching elements, and converts DC power supplied from the power supply unit into AC power by switching of the switching elements. An integer greater than or equal to 2 inverters,
A reactor for smoothing each of the N AC powers output from the N inverters;
An output unit that superimposes the N AC powers smoothed by the reactor and outputs them to a load;
A carrier generation unit for generating N carrier signals corresponding to the N inverters and having a phase shifted by 360 degrees / N;
A modulation wave generation unit for generating N modulation wave signals for outputting a predetermined alternating current corresponding to the N inverters;
The N carrier signals and N modulation wave signals corresponding to the N carrier signals are compared to generate N PWM signals corresponding to the N inverters, and the generated N A pulse generator for outputting the PWM signals to the N inverters;
A current detector that detects current output from at least one of the N currents smoothed by the reactor or the output unit;
When the current value detected by the current detection unit is equal to or less than a predetermined set value, a stop instruction for driving at least the first inverter and stopping at least the second inverter among the N inverters is output. A switching control unit;
A circuit board on which the switching element included in the first inverter and the switching element included in the second inverter are mounted;
With
On the circuit board, the switching element included in the first inverter and the switching element included in the second inverter are arranged adjacent to each other in a predetermined adjacent direction.
本態様では、Ｎ個のインバータに対応するキャリア信号はそれぞれ、位相が３６０度／Ｎずつシフトされている。そのため、Ｎ個のインバータから出力された交流電流をリアクトルで平滑化した場合に発生するリップルは、各交流電流間で反転して表れる傾向が高くなる。その結果、Ｎ個のインバータから出力された交流電流を重畳することでリップルが相殺された交流電流を生成できる。 In this aspect, the carrier signals corresponding to the N inverters are each shifted in phase by 360 degrees / N. Therefore, the ripple generated when the AC currents output from the N inverters are smoothed by the reactor is more likely to appear inverted between the AC currents. As a result, an alternating current in which ripples are canceled can be generated by superimposing the alternating currents output from the N inverters.
また、電源部に並列接続されたＮ個のインバータを備える電力変換装置において、Ｎ個のインバータを駆動させた場合の電力変換効率とＮ個未満のインバータを駆動させた場合の電力変換効率とを比較する。すると、出力電力が低い領域では後者の方が前者よりも電力変換効率が高いが、出力電力を上げていくと、この関係が逆転し、前者の方が後者よりも電力変換効率が高くなる。 Further, in a power conversion device including N inverters connected in parallel to a power supply unit, power conversion efficiency when N inverters are driven and power conversion efficiency when less than N inverters are driven Compare. Then, in the region where the output power is low, the latter has higher power conversion efficiency than the former. However, when the output power is increased, this relationship is reversed, and the former has higher power conversion efficiency than the latter.
本態様では、電流検知部で検知された電流が所定の設定値より大きければ、Ｎ個のインバータが駆動される。また、電流が所定の設定値以下であれば、少なくとも第１インバータが駆動され、少なくとも第２インバータの駆動が停止されている。そのため、電力変換効率が逆転する出力電力に対応する電流を設定値として予め設定しておくことで、従来よりも広範囲の出力電力の領域において電力変換効率を向上させることができる。 In this aspect, if the current detected by the current detector is larger than a predetermined set value, N inverters are driven. If the current is equal to or less than a predetermined set value, at least the first inverter is driven and at least the second inverter is stopped. Therefore, by setting in advance a current corresponding to the output power whose power conversion efficiency is reversed as a set value, it is possible to improve the power conversion efficiency in a wider range of output power than in the past.
また、第１インバータが駆動され、第２インバータの駆動が停止されている場合には、第１インバータに含まれるスイッチング素子は発熱するが、第２インバータに含まれるスイッチング素子は発熱しない。一方、本態様では、回路基板上で、第１インバータに含まれるスイッチング素子と、第２インバータに含まれるスイッチング素子とは、所定の隣接方向に隣り合って配置されている。 In addition, when the first inverter is driven and the driving of the second inverter is stopped, the switching element included in the first inverter generates heat, but the switching element included in the second inverter does not generate heat. On the other hand, in this aspect, on the circuit board, the switching element included in the first inverter and the switching element included in the second inverter are arranged adjacent to each other in a predetermined adjacent direction.
このため、本態様によれば、第１インバータが駆動され、第２インバータの駆動が停止されている場合には、第１インバータのスイッチング素子を良好に放熱することができる。その結果、第１インバータが駆動され、第２インバータの駆動が停止されている場合には、第１インバータのスイッチング素子の温度を低下させることができる。 For this reason, according to this aspect, when the 1st inverter is driven and the drive of the 2nd inverter is stopped, the switching element of the 1st inverter can be radiated favorably. As a result, when the first inverter is driven and the driving of the second inverter is stopped, the temperature of the switching element of the first inverter can be lowered.
一般に、スイッチング素子の温度が上昇すると、スイッチング素子における損失が増大する。これに対して、本態様によれば、第１インバータが駆動され、第２インバータの駆動が停止されている場合には、第１インバータのスイッチング素子における損失の増大を抑制することができる。 Generally, when the temperature of the switching element rises, the loss in the switching element increases. On the other hand, according to this aspect, when the first inverter is driven and the driving of the second inverter is stopped, an increase in loss in the switching element of the first inverter can be suppressed.
また、上記態様において、
前記切替制御部は、前記電流検知部で検知された電流が所定の設定値以下の場合、前記Ｎ個のインバータのうち第１〜第ｊ（ｊは１以上、Ｎ−１以下の整数）インバータを駆動させ、第ｊ＋１〜第Ｎインバータの駆動を停止させる停止指示を出力し、
前記キャリア生成部は、前記停止指示が出力された場合、３６０度／ｊずつ位相がシフトした第１〜第ｊインバータに対応するｊ個のキャリア信号を生成し、
前記パルス生成部は、前記停止指示が出力された場合、前記第１〜第ｊインバータに対応するｊ個のキャリア信号と、前記第１〜第ｊインバータに対応するｊ個の変調波信号とを比較して、前記第１〜第ｊインバータに対応するｊ個のＰＷＭ信号を生成し、前記第１〜第ｊインバータに出力し、
前記回路基板上で、前記第１インバータに含まれる前記スイッチング素子と、前記第Ｎインバータに含まれる前記スイッチング素子とは、前記隣接方向に隣り合って配置されていてもよい。
In the above aspect,
When the current detected by the current detection unit is less than or equal to a predetermined set value, the switching control unit includes first to j-th (j is an integer between 1 and N−1) inverters among the N inverters. , And outputs a stop instruction to stop driving the j + 1st to Nth inverters,
The carrier generation unit generates j carrier signals corresponding to the first to j-th inverters whose phases are shifted by 360 degrees / j when the stop instruction is output,
When the stop instruction is output, the pulse generator generates j carrier signals corresponding to the first to j-th inverters and j modulated wave signals corresponding to the first to j-th inverters. In comparison, j PWM signals corresponding to the first to j-th inverters are generated and output to the first to j-th inverters.
On the circuit board, the switching element included in the first inverter and the switching element included in the Nth inverter may be arranged adjacent to each other in the adjacent direction.
本態様によれば、上記態様と同様に、第１〜第ｊインバータが駆動され、第ｊ＋１〜第Ｎインバータの駆動が停止されている場合には、第１インバータのスイッチング素子における損失の増大を抑制することができる。 According to this aspect, similarly to the above aspect, when the first to jth inverters are driven and the driving of the j + 1st to Nth inverters is stopped, the loss in the switching element of the first inverter is increased. Can be suppressed.
また、上記態様において、
前記回路基板上で、前記第１インバータに含まれる前記スイッチング素子と、前記第Ｎ（Ｎは４以上の整数）インバータに含まれる前記スイッチング素子と、前記第Ｎ−２インバータに含まれる前記スイッチング素子と、前記第Ｎ−１インバータに含まれる前記スイッチング素子とは、この順で、前記隣接方向に隣り合って配置されていてもよい。
In the above aspect,
On the circuit board, the switching element included in the first inverter, the switching element included in the Nth (N is an integer of 4 or more) inverter, and the switching element included in the N-2 inverter The switching elements included in the N-1th inverter may be arranged adjacent to each other in the adjacent direction in this order.
本態様によれば、上記態様と同様に、第１〜第Ｎ−２インバータが駆動され、第Ｎ−１〜第Ｎインバータの駆動が停止されている場合には、第１インバータのスイッチング素子と、第Ｎ−２インバータのスイッチング素子とにおける損失の増大を抑制することができる。 According to this aspect, similarly to the above aspect, when the first to N-2th inverters are driven and the driving of the N-1st to Nth inverters is stopped, the switching elements of the first inverter The increase in the loss in the switching element of the N-2nd inverter can be suppressed.
また、上記態様において、
前記回路基板上に設けられた放熱器を更に備え、
前記第１インバータに含まれる前記スイッチング素子と、前記第２インバータに含まれる前記スイッチング素子とが、同一の前記放熱器に密着して配置されているとしてもよい。
In the above aspect,
A heat radiator provided on the circuit board;
The switching element included in the first inverter and the switching element included in the second inverter may be disposed in close contact with the same radiator.
第１インバータが駆動され、第２インバータの駆動が停止されている場合には、第１インバータに含まれるスイッチング素子は発熱するが、第２インバータに含まれるスイッチング素子は発熱しない。一方、本態様では、第１インバータに含まれるスイッチング素子と、第２インバータに含まれるスイッチング素子とが、同一の放熱器に密着して配置されている。したがって、本態様によれば、第１インバータが駆動され、第２インバータの駆動が停止されている場合には、放熱器により、第１インバータのスイッチング素子を良好に放熱することができる。 When the first inverter is driven and the driving of the second inverter is stopped, the switching element included in the first inverter generates heat, but the switching element included in the second inverter does not generate heat. On the other hand, in this aspect, the switching element included in the first inverter and the switching element included in the second inverter are disposed in close contact with the same radiator. Therefore, according to this aspect, when the first inverter is driven and the driving of the second inverter is stopped, the switching element of the first inverter can be radiated well by the radiator.
また、上記態様において、
前記第１インバータは、前記スイッチング素子として、第１スイッチング素子及び第２スイッチング素子を含み、
前記第２インバータは、前記スイッチング素子として、第３スイッチング素子及び第４スイッチング素子を含み、
前記回路基板には、前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、及び前記第４スイッチング素子が実装され、
前記回路基板上が４象限に区分けされ、第１象限から時計回りに第２象限、第３象限、第４象限とそれぞれ定義され、
前記第１象限と前記第２象限との境界が前記隣接方向に直交するように、前記第１象限が定義され、
前記第１スイッチング素子は、前記第１象限に配置され、前記第３スイッチング素子は、前記第２象限に前記第１スイッチング素子と隣り合って配置され、前記第２スイッチング素子は、前記第３象限に前記第１スイッチング素子と隣り合って配置され、前記第４スイッチング素子は、前記第４象限に前記第１スイッチング素子と隣り合って配置されているとしてもよい。
In the above aspect,
The first inverter includes a first switching element and a second switching element as the switching element,
The second inverter includes a third switching element and a fourth switching element as the switching element,
On the circuit board, the first switching element, the second switching element, the third switching element, and the fourth switching element are mounted,
The circuit board is divided into four quadrants and defined as the second quadrant, the third quadrant, and the fourth quadrant clockwise from the first quadrant,
The first quadrant is defined such that a boundary between the first quadrant and the second quadrant is orthogonal to the adjacent direction;
The first switching element is disposed in the first quadrant, the third switching element is disposed adjacent to the first switching element in the second quadrant, and the second switching element is disposed in the third quadrant. The fourth switching element may be disposed adjacent to the first switching element, and the fourth switching element may be disposed adjacent to the first switching element in the fourth quadrant.
本態様では、第１インバータに含まれる、第１スイッチング素子は、第１象限に配置され、第２スイッチング素子は、第３象限に第１スイッチング素子と隣り合って配置されている。また、第２インバータに含まれる、第３スイッチング素子は、第２象限に第１スイッチング素子と隣り合って配置され、第４スイッチング素子は、第４象限に第１スイッチング素子と隣り合って配置されている。このため、第１スイッチング素子と第２スイッチング素子との間の距離は、第１スイッチング素子と第３スイッチング素子との間の距離に比べて大きい。また、第１スイッチング素子と第２スイッチング素子との間の距離は、第１スイッチング素子と第４スイッチング素子との間の距離に比べて大きい。 In this aspect, the first switching element included in the first inverter is disposed in the first quadrant, and the second switching element is disposed adjacent to the first switching element in the third quadrant. The third switching element included in the second inverter is disposed adjacent to the first switching element in the second quadrant, and the fourth switching element is disposed adjacent to the first switching element in the fourth quadrant. ing. For this reason, the distance between the first switching element and the second switching element is larger than the distance between the first switching element and the third switching element. In addition, the distance between the first switching element and the second switching element is larger than the distance between the first switching element and the fourth switching element.
したがって、本態様によれば、第１インバータが駆動され、第２インバータの駆動が停止されている場合には、第１スイッチング素子が第１象限に配置され、かつ、第２スイッチング素子が第２象限又は第４象限に配置されている状態に比べて、第１スイッチング素子及び第２スイッチング素子を良好に放熱することができる。 Therefore, according to this aspect, when the first inverter is driven and the driving of the second inverter is stopped, the first switching element is arranged in the first quadrant, and the second switching element is the second The first switching element and the second switching element can be radiated better than in the state where they are arranged in the quadrant or the fourth quadrant.
また、上記態様において、
前記電源部と前記Ｎ個のインバータとの間に設けられ、スイッチング素子を含み、前記スイッチング素子のスイッチングにより前記電源部から出力された直流電圧を昇圧して前記Ｎ個のインバータに出力するＤＣ−ＤＣコンバータを更に備え、
前記回路基板には、前記ＤＣ−ＤＣコンバータに含まれる前記スイッチング素子がさらに実装され、
前記回路基板上で、前記第２インバータに含まれる前記スイッチング素子は、前記第１インバータに含まれる前記スイッチング素子と、前記ＤＣ−ＤＣコンバータに含まれる前記スイッチング素子とに挟まれて配置されているとしてもよい。
In the above aspect,
DC− provided between the power supply unit and the N inverters, includes a switching element, and boosts a DC voltage output from the power supply unit by switching of the switching element and outputs the boosted voltage to the N inverters. A DC converter;
The switching element included in the DC-DC converter is further mounted on the circuit board,
On the circuit board, the switching element included in the second inverter is disposed between the switching element included in the first inverter and the switching element included in the DC-DC converter. It is good.
第１インバータが駆動され、第２インバータの駆動が停止されている場合には、第１インバータに含まれるスイッチング素子と、ＤＣ−ＤＣコンバータに含まれるスイッチング素子とは発熱するが、第２インバータに含まれるスイッチング素子は発熱しない。一方、本態様では、第２インバータに含まれるスイッチング素子は、第１インバータに含まれるスイッチング素子と、ＤＣ−ＤＣコンバータに含まれるスイッチング素子とに挟まれて配置されている。 When the first inverter is driven and the driving of the second inverter is stopped, the switching element included in the first inverter and the switching element included in the DC-DC converter generate heat, but the second inverter The included switching element does not generate heat. On the other hand, in this aspect, the switching element included in the second inverter is disposed between the switching element included in the first inverter and the switching element included in the DC-DC converter.
したがって、第１インバータが駆動され、第２インバータの駆動が停止されている場合には、発熱する第１インバータに含まれるスイッチング素子と、発熱するＤＣ−ＤＣコンバータに含まれるスイッチング素子との間の距離は、発熱しない第２インバータに含まれるスイッチング素子が配置されている分、大きくなっている。その結果、本態様によれば、第１インバータが駆動され、第２インバータの駆動が停止されている場合に、第１インバータに含まれるスイッチング素子と、ＤＣ−ＤＣコンバータに含まれるスイッチング素子とを良好に放熱することができる。 Therefore, when the first inverter is driven and the driving of the second inverter is stopped, between the switching element included in the first inverter that generates heat and the switching element included in the DC-DC converter that generates heat. The distance is increased by the amount of the switching element included in the second inverter that does not generate heat. As a result, according to this aspect, when the first inverter is driven and the driving of the second inverter is stopped, the switching element included in the first inverter and the switching element included in the DC-DC converter are It can dissipate heat well.
また、上記態様において、
Ｎは３であり、
前記Ｎ個のインバータは、前記第１インバータ、前記第２インバータ、及び第３インバータからなり、
前記切替制御部は、前記電流検知部で検知された電流値が所定の設定値以下の場合、前記第１インバータ及び前記第３インバータを駆動させ、前記第２インバータの駆動を停止させ、
前記回路基板には、前記第３インバータに含まれる前記スイッチング素子がさらに実装され、
前記回路基板上で、前記第２インバータに含まれる前記スイッチング素子は、前記第１インバータに含まれる前記スイッチング素子と、前記第３インバータに含まれる前記スイッチング素子とに挟まれて配置されているとしてもよい。
In the above aspect,
N is 3,
The N inverters include the first inverter, the second inverter, and a third inverter,
The switching control unit drives the first inverter and the third inverter when the current value detected by the current detection unit is equal to or less than a predetermined set value, and stops driving the second inverter,
The switching element included in the third inverter is further mounted on the circuit board,
On the circuit board, the switching element included in the second inverter is disposed between the switching element included in the first inverter and the switching element included in the third inverter. Also good.
第１インバータ及び第３インバータが駆動され、第２インバータの駆動が停止されている場合には、第１インバータに含まれるスイッチング素子と、第３インバータに含まれるスイッチング素子とは発熱するが、第２インバータに含まれるスイッチング素子は発熱しない。一方、本態様では、第２インバータに含まれるスイッチング素子は、第１インバータに含まれるスイッチング素子と、第３インバータに含まれるスイッチング素子とに挟まれて配置されている。 When the first inverter and the third inverter are driven and the driving of the second inverter is stopped, the switching element included in the first inverter and the switching element included in the third inverter generate heat, 2 The switching element included in the inverter does not generate heat. On the other hand, in this aspect, the switching element included in the second inverter is disposed between the switching element included in the first inverter and the switching element included in the third inverter.
したがって、第１インバータ及び第３インバータが駆動され、第２インバータの駆動が停止されている場合には、発熱する第１インバータに含まれるスイッチング素子と、発熱する第３インバータに含まれるスイッチング素子との間の距離は、発熱しない第２インバータに含まれるスイッチング素子が配置されている分、大きくなっている。その結果、本態様によれば、第１インバータ及び第３インバータが駆動され、第２インバータの駆動が停止されている場合に、第１インバータに含まれるスイッチング素子と、第３インバータに含まれるスイッチング素子とを良好に放熱することができる。 Therefore, when the first inverter and the third inverter are driven and the driving of the second inverter is stopped, the switching element included in the first inverter that generates heat, and the switching element included in the third inverter that generates heat The distance between is increased by the amount of the switching element included in the second inverter that does not generate heat. As a result, according to this aspect, when the first inverter and the third inverter are driven and the driving of the second inverter is stopped, the switching element included in the first inverter and the switching included in the third inverter The element can be radiated with good heat.
また、上記態様において、
前記Ｎ個のインバータは３相インバータであってもよい。
In the above aspect,
The N inverters may be three-phase inverters.
この場合、インバータとして３相インバータを用いた場合であっても、上述の態様と同じ効果が得られる。 In this case, even when a three-phase inverter is used as the inverter, the same effects as those described above can be obtained.
また、上記態様において、
電源部に並列接続され、それぞれ複数のスイッチング素子を含み、前記スイッチング素子のスイッチングにより前記電源部から供給される直流電力を交流電力に変換する第１インバータ及び第２インバータと、
前記電源部と前記第１インバータ及び前記第２インバータとの間に設けられ、スイッチング素子を含み、前記スイッチング素子のスイッチングにより前記電源部から出力された直流電圧を昇圧して前記第１インバータ及び前記第２インバータに出力するＤＣ−ＤＣコンバータと、
前記第１インバータ及び前記第２インバータから出力された２個の交流電力のそれぞれを平滑化するリアクトルと、
前記リアクトルにより平滑化された前記２個の交流電力を重畳し、負荷に出力する出力部と、
前記第１インバータ及び前記第２インバータに対応し、１８０度位相がシフトした２個のキャリア信号を生成するキャリア生成部と、
前記第１インバータ及び前記第２インバータに対応し、所定の交流電流を出力するための２個の変調波信号を生成する変調波生成部と、
前記２個のキャリア信号と、前記２個のキャリア信号に対応する２個の変調波信号とを比較して、前記第１インバータ及び前記第２インバータに対応する２個のＰＷＭ信号を生成し、生成した前記２個のＰＷＭ信号を前記第１インバータ及び前記第２インバータに出力するパルス生成部と、
前記リアクトルにより平滑化された２個の電流の少なくとも１つ又は前記出力部から出力された電流を検知する電流検知部と、
前記電流検知部で検知された電流値が所定の設定値以下の場合、前記第１インバータを駆動させ、前記第２インバータの駆動を停止させる停止指示を出力する切替制御部と、
前記第１インバータが実装された第１回路基板と、
前記第２インバータが実装された第２回路基板と、
前記ＤＣ−ＤＣコンバータが実装された第３回路基板と、
前記第１回路基板、前記第２回路基板、及び前記第３回路基板を放熱するための放熱器と、
を備え、
前記第１回路基板、前記第２回路基板、及び前記第３回路基板は、所定の隣接方向に前記第１回路基板、前記第２回路基板、及び前記第３回路基板の順で、同一の前記放熱器に密着して配置されていてもよい。
In the above aspect,
A first inverter and a second inverter connected in parallel to the power supply unit, each including a plurality of switching elements, and converting DC power supplied from the power supply unit to AC power by switching of the switching elements;
The power supply unit is provided between the first inverter and the second inverter, includes a switching element, boosts a DC voltage output from the power supply unit by switching of the switching element, and the first inverter and the A DC-DC converter that outputs to the second inverter;
A reactor for smoothing each of the two AC powers output from the first inverter and the second inverter;
An output unit that superimposes the two AC powers smoothed by the reactor and outputs them to a load;
A carrier generation unit that generates two carrier signals that are 180 degrees out of phase, corresponding to the first inverter and the second inverter;
A modulation wave generating unit that generates two modulation wave signals for outputting a predetermined alternating current, corresponding to the first inverter and the second inverter;
Comparing the two carrier signals and two modulated wave signals corresponding to the two carrier signals to generate two PWM signals corresponding to the first inverter and the second inverter; A pulse generator for outputting the generated two PWM signals to the first inverter and the second inverter;
A current detection unit that detects at least one of the two currents smoothed by the reactor or a current output from the output unit;
A switching control unit that outputs a stop instruction for driving the first inverter and stopping the driving of the second inverter when the current value detected by the current detection unit is equal to or less than a predetermined set value;
A first circuit board on which the first inverter is mounted;
A second circuit board on which the second inverter is mounted;
A third circuit board on which the DC-DC converter is mounted;
A radiator for radiating heat from the first circuit board, the second circuit board, and the third circuit board;
With
The first circuit board, the second circuit board, and the third circuit board are the same in the order of the first circuit board, the second circuit board, and the third circuit board in a predetermined adjacent direction. It may be arranged in close contact with the radiator.
本態様では、隣接方向に、第１インバータが実装された第１回路基板、第２インバータが実装された第２回路基板、及びＤＣ−ＤＣコンバータが実装された第３回路基板の順で、同一の放熱器に密着して配置されている。このため、本態様によれば、第１インバータが駆動され、第２インバータの駆動が停止されている場合には、第１インバータ及びＤＣ−ＤＣコンバータのスイッチング素子を良好に放熱することができる。その結果、第１インバータが駆動され、第２インバータの駆動が停止されている場合には、第１インバータ及びＤＣ−ＤＣコンバータのスイッチング素子の温度を低下させることができる。 In this aspect, in the adjacent direction, the first circuit board on which the first inverter is mounted, the second circuit board on which the second inverter is mounted, and the third circuit board on which the DC-DC converter is mounted are the same in this order. It is placed in close contact with the radiator. For this reason, according to this aspect, when the 1st inverter is driven and the drive of the 2nd inverter is stopped, the switching element of the 1st inverter and the DC-DC converter can be radiated favorably. As a result, when the first inverter is driven and the driving of the second inverter is stopped, the temperatures of the switching elements of the first inverter and the DC-DC converter can be lowered.
一般に、スイッチング素子の温度が上昇すると、スイッチング素子における損失が増大する。これに対して、本態様によれば、第１インバータが駆動され、第２インバータの駆動が停止されている場合には、第１インバータ及びＤＣ−ＤＣコンバータのスイッチング素子における損失の増大を抑制することができる。 Generally, when the temperature of the switching element rises, the loss in the switching element increases. On the other hand, according to this aspect, when the first inverter is driven and the driving of the second inverter is stopped, an increase in loss in the switching elements of the first inverter and the DC-DC converter is suppressed. be able to.
以下、本開示の実施の形態について、図面を参照しながら説明する。なお、各図面において、同じ構成要素については同じ符号が用いられている。 Hereinafter, embodiments of the present disclosure will be described with reference to the drawings. In the drawings, the same reference numerals are used for the same components.
（実施の形態１）
図１は、実施の形態１の系統連系インバータ装置に使用されるパワーモジュールの構成を概略的に示す図である。図２は、実施の形態１の系統連系インバータ装置の回路を概略的に示す図である。
(Embodiment 1)
FIG. 1 is a diagram schematically showing a configuration of a power module used in the grid interconnection inverter device of the first embodiment. FIG. 2 is a diagram schematically showing a circuit of the grid-connected inverter device of the first embodiment.
図１に示されるように、実施の形態１の系統連系インバータ装置は、２つのパワーモジュールＰｍ１，Ｐｍ２を使用する。パワーモジュールＰｍ１は、回路基板Ｐｂ１を備え、パワーモジュールＰｍ２は、回路基板Ｐｂ２を備える。回路基板Ｐｂ１には、４つのスイッチＳｕ１，Ｓｕ２，Ｓｘ１，Ｓｘ２と、４つの接続導体ＢＴｐ１，ＢＴｎ１，ＢＬｕ１，ＢＬｕ２とが実装されている。回路基板Ｐｂ２には、４つのスイッチＳｖ１，Ｓｖ２，Ｓｙ１，Ｓｙ２と、４つの接続導体ＢＴｐ２，ＢＴｎ２，ＢＬｖ１，ＢＬｖ２とが実装されている。各接続導体は、パワーモジュールＰｍ１，Ｐｍ２の各主端子を外部に接続するためのものである。 As shown in FIG. 1, the grid-connected inverter device of the first embodiment uses two power modules Pm1 and Pm2. The power module Pm1 includes a circuit board Pb1, and the power module Pm2 includes a circuit board Pb2. On the circuit board Pb1, four switches Su1, Su2, Sx1, Sx2 and four connection conductors BTp1, BTn1, BLu1, BLu2 are mounted. Four switches Sv1, Sv2, Sy1, Sy2 and four connection conductors BTp2, BTn2, BLv1, BLv2 are mounted on the circuit board Pb2. Each connection conductor is for connecting the main terminals of the power modules Pm1 and Pm2 to the outside.
図２に示されるように、実施の形態１の系統連系インバータ装置は、インバータ１，２、直流電源３、平滑コンデンサ４、制御部１１、及び合成部１３を備え、負荷Ｚ及び系統電源１０に接続される。合成部１３は、電流センサ５，６、リアクトル７，８、フィルタコンデンサ９、及び電圧センサ１２を備える。
As shown in FIG. 2, the grid-connected inverter device of the first embodiment includes
リアクトル７は、２つのリアクトル７１，７２を含み、リアクトル８は、２つのリアクトル８１，８２を含む。図１、図２において、インバータ１，２、平滑コンデンサ４、制御部１１、合成部１３、及びパワーモジュールＰｍ１，Ｐｍ２は、電力変換装置を構成する。
直流電源３（電源部の一例）は、例えば太陽電池で構成される。直流電源３は、直流電圧を生成する。
The DC power supply 3 (an example of a power supply unit) is constituted by a solar cell, for example. The
インバータ１，２は、直流電源３に並列接続され、フルブリッジの単相インバータで構成されている。具体的には、インバータ１は、回路基板Ｐｂ１に実装されたスイッチＳｕ１，Ｓｘ１と、回路基板Ｐｂ２に実装されたスイッチＳｖ１，Ｓｙ１と、駆動回路Ｄ１１，Ｄ１２とを備える。インバータ２は、回路基板Ｐｂ１に実装されたスイッチＳｕ２，Ｓｘ２と、回路基板Ｐｂ２に実装されたスイッチＳｖ２，Ｓｙ２と、駆動回路Ｄ２１，Ｄ２２とを備える。各スイッチ（スイッチング素子の一例）は、本実施形態では、それぞれ、ＮチャネルＭＯＳＦＥＴで構成されている。代替的に、各スイッチは、ＰチャネルＭＯＳＦＥＴが採用されてもよいし、ＩＧＢＴが採用されてもよい。
The
まず、インバータ１の回路構成が説明される。回路基板Ｐｂ１に実装されたスイッチＳｕ１のドレインは、パワーモジュールＰｍ１の主端子Ｔｐ１を介して（回路基板Ｐｂ１の導体パターンＰｔ１及び接続導体ＢＴｐ１を介して）、直流電源３の正極に接続されている。スイッチＳｕ１のソースは、配線Ｗ１と導体パターンＰｔ２とを介して、スイッチＳｘ１のドレインに接続されている。スイッチＳｘ１のソースは、パワーモジュールＰｍ１の主端子Ｔｎ１を介して（回路基板Ｐｂ１の配線Ｗ３、導体パターンＰｔ４、及び接続導体ＢＴｎ１を介して）、直流電源３の負極に接続されている。スイッチＳｕ１，Ｓｘ１のゲートは、配線及び導体パターンＰｇを介して、駆動回路Ｄ１１に接続されている。
First, the circuit configuration of the
回路基板Ｐｂ２に実装されたスイッチＳｖ１のドレインは、パワーモジュールＰｍ２の主端子Ｔｐ２を介して（回路基板Ｐｂ２の導体パターンＰｔ５及び接続導体ＢＴｐ２を介して）、直流電源３の正極に接続されている。スイッチＳｖ１のソースは、配線Ｗ５と導体パターンＰｔ６とを介して、スイッチＳｙ１のドレインに接続されている。スイッチＳｙ１のソースは、パワーモジュールＰｍ２の主端子Ｔｎ２を介して（回路基板Ｐｂ２の配線Ｗ７、導体パターンＰｔ８、及び接続導体ＢＴｎ２を介して）、直流電源３の負極に接続されている。スイッチＳｖ１，Ｓｙ１のゲートは、配線及び導体パターンＰｇを介して、駆動回路Ｄ１２に接続されている。
The drain of the switch Sv1 mounted on the circuit board Pb2 is connected to the positive electrode of the
スイッチＳｕ１のソースは、パワーモジュールＰｍ１の主端子Ｌｕ１（回路基板Ｐｂ１の導体パターンＰｔ２及び接続導体ＢＬｕ１）とリアクトル７１とを介して、系統電源１０の端子Ｔ１に接続されている。スイッチＳｖ１のソースは、パワーモジュールＰｍ２の主端子Ｌｖ１（回路基板Ｐｂ２の導体パターンＰｔ６及び接続導体ＢＬｖ１）とリアクトル７２とを介して、系統電源１０の端子Ｔ２に接続されている。
The source of the switch Su1 is connected to the terminal T1 of the
次に、インバータ２の回路構成が説明される。回路基板Ｐｂ１に実装されたスイッチＳｕ２のドレインは、パワーモジュールＰｍ１の主端子Ｔｐ１を介して（回路基板Ｐｂ１の導体パターンＰｔ１及び接続導体ＢＴｐ１を介して）、直流電源３の正極に接続されている。スイッチＳｕ２のソースは、配線Ｗ２と導体パターンＰｔ３とを介して、スイッチＳｘ２のドレインに接続されている。スイッチＳｘ２のソースは、パワーモジュールＰｍ１の主端子Ｔｎ１を介して（回路基板Ｐｂ１の配線Ｗ４、導体パターンＰｔ４、及び接続導体ＢＴｎ１を介して）、直流電源３の負極に接続されている。スイッチＳｕ２，Ｓｘ２のゲートは、配線及び導体パターンＰｇを介して、駆動回路Ｄ２１に接続されている。
Next, the circuit configuration of the
回路基板Ｐｂ２に実装されたスイッチＳｖ２のドレインは、パワーモジュールＰｍ２の主端子Ｔｐ２を介して（回路基板Ｐｂ２の導体パターンＰｔ５及び接続導体ＢＴｐ２を介して）、直流電源３の正極に接続されている。スイッチＳｖ２のソースは、配線Ｗ６と導体パターンＰｔ７とを介して、スイッチＳｙ２のドレインに接続されている。スイッチＳｙ２のソースは、パワーモジュールＰｍ２の主端子Ｔｎ２を介して（回路基板Ｐｂ２の配線Ｗ８、導体パターンＰｔ８、及び接続導体ＢＴｎ２を介して）、直流電源３の負極に接続されている。スイッチＳｖ２，Ｓｙ２のゲートは、配線及び導体パターンＰｇを介して、駆動回路Ｄ２２に接続されている。
The drain of the switch Sv2 mounted on the circuit board Pb2 is connected to the positive electrode of the
スイッチＳｕ２のソースは、パワーモジュールＰｍ１の主端子Ｌｕ２（回路基板Ｐｂ１の導体パターンＰｔ３及び接続導体ＢＬｕ２）とリアクトル８１とを介して、系統電源１０の端子Ｔ１に接続されている。スイッチＳｖ２のソースは、パワーモジュールＰｍ２の主端子Ｌｖ２（回路基板Ｐｂ２の導体パターンＰｔ７及び接続導体ＢＬｖ２）とリアクトル８２とを介して、系統電源１０の端子Ｔ２に接続されている。
The source of the switch Su2 is connected to the terminal T1 of the
制御部１１から出力されるＰＷＭ信号に従い、インバータ１の駆動回路Ｄ１１は、スイッチＳｕ１，Ｓｘ１のオンオフを切り替え、駆動回路Ｄ１２は、スイッチＳｖ１，Ｓｙ１のオンオフを切り替える。制御部１１から出力されるＰＷＭ信号に従い、インバータ２の駆動回路Ｄ２１は、スイッチＳｕ２，Ｓｘ２のオンオフを切り替え、駆動回路Ｄ２２は、スイッチＳｖ２，Ｓｙ２のオンオフを切り替える。
According to the PWM signal output from the
インバータ１，２は、直流電源３から供給される直流電圧を、所望の交流電圧に変換する。ここで、所望の交流電圧としては、系統電源１０が採用する交流電圧が採用される。系統電源１０が採用する交流電圧としては、例えば、周波数が５０Ｈｚ又は６０Ｈｚの正弦波が採用される。したがって、インバータ１，２には、系統電源１０に連系するために必要な変調波信号をキャリア信号と比較することで生成されたＰＷＭ信号が入力される。
The
平滑コンデンサ４は、直流電源３と並列接続されている。平滑コンデンサ４は、直流電圧の変動を抑制し、インバータ１，２の入力電圧を安定化させる。本実施形態では、平滑コンデンサ４として、小型化及び低コスト化に適した電解コンデンサが採用される。
The smoothing
リアクトル７１，７２は、インバータ１から出力されるパルス状の交流電力を平滑化し、変調波信号に応じた波形を持つ正弦波状の交流電力を生成する。リアクトル８１，８２は、インバータ２から出力されるパルス状の交流電力を平滑化し、変調波信号に応じた波形を持つ正弦波状の交流電力を生成する。
電流センサ５は、リアクトル７１の系統電源１０側の一端と接続点Ｋ３との間に設けられ、リアクトル７で平滑化されたインバータ１の交流電流Ｉｏｕｔ１を計測し、計測した交流電流Ｉｏｕｔ１を制御部１１に出力する。電流センサ６は、リアクトル８１の系統電源１０側の一端と接続点Ｋ４との間に設けられ、リアクトル８で平滑化されたインバータ２の交流電流Ｉｏｕｔ２を計測し、計測した交流電流Ｉｏｕｔ２を制御部１１に出力する。
The
接続点Ｋ３，Ｋ４は、リアクトル７１，７２で平滑化された交流電力と、リアクトル８１，８２で平滑化された交流電力とを重畳する。フィルタコンデンサ９は、系統電源１０の端子Ｔ１及び端子Ｔ２間に接続され、接続点Ｋ３，Ｋ４で重畳された交流電力から高周波成分を除去する。フィルタコンデンサ９により高周波成分が除去された交流電力は、系統電源１０及び負荷Ｚに出力される。接続点Ｋ３，Ｋ４及びフィルタコンデンサ９は、出力部の一例である。
Connection points K3 and K4 superimpose AC power smoothed by
電圧センサ１２は、フィルタコンデンサ９と並列接続され、フィルタコンデンサ９から出力された交流電圧Ｖｏｕｔを測定し、測定した交流電圧Ｖｏｕｔを制御部１１に出力する。負荷Ｚは、系統電源１０の端子Ｔ１と端子Ｔ２との間に接続されている。
The
図３は、制御部１１の構成を示すブロック図である。制御部１１は、例えばマイクロプロセッサで構成され、インバータ１，２を制御する。具体的には、制御部１１は、パルス生成部１１０、キャリア生成部１２０、変調波生成部１３０、設定部１４０、比較器１５０（切替制御部の一例）、及び切替指令生成部１６０（切替制御部の一例）を備える。
FIG. 3 is a block diagram illustrating a configuration of the
パルス生成部１１０は、インバータ１に対応するパルス生成部１１１及びインバータ２に対応するパルス生成部１１２を備える。キャリア生成部１２０は、インバータ１に対応するキャリア生成部１２１及びインバータ２に対応するキャリア生成部１２２を備える。変調波生成部１３０は、インバータ１に対応する変調波生成部１３１及びインバータ２に対応する変調波生成部１３２を備える。
The
変調波生成部１３１は、系統の交流電源１０に連系し、所望の交流電流を得るための変調波信号であって、インバータ１に対応する変調波信号を、交流電流Ｉｏｕｔ１及び交流電圧Ｖｏｕｔを用いて生成する。変調波生成部１３１は、生成した変調波信号をパルス生成部１１１に出力する。本実施の形態では、変調波生成部１３１は、系統電源１０と負荷Ｚ（発電量と負荷Ｚとの大きさによって、負荷Ｚのみへの電力供給の場合もあるし、負荷Ｚへの電力供給と系統へ逆潮流する場合もある）とに出力する交流電流Ｉｏｕｔの実効値を制御することで、系統電源１０と負荷Ｚとに目標実効値の交流電流を出力する。本実施の形態ではインバータの個数は２個である。したがって、変調波生成部１３１は、系統電源１０に連系し、交流電流Ｉｏｕｔの１／２の実効値を持つ交流電流が、リアクトル７から出力されるように変調波信号を生成する。
The modulated
変調波生成部１３２は、変調波生成部１３１と同様に、交流電流Ｉｏｕｔ２及び交流電圧Ｖｏｕｔを用いて、インバータ２に対応する変調波信号を生成し、生成した変調波信号をパルス生成部１１２に出力する。
Similarly to the modulation
キャリア生成部１２１は、インバータ１に対応するキャリア信号を生成し、生成したキャリア信号をパルス生成部１１１に出力する。キャリア信号としては、系統電源１０が採用する交流電力の周波数に対して数１００〜数１０００倍の周波数を持つ三角波が採用できる。
The
キャリア生成部１２２は、キャリア生成部１２１が生成したキャリア信号に対して振幅が同一で位相が１８０度シフトしたキャリア信号を生成し、生成したキャリア信号をパルス生成部１１２に出力する。
The
パルス生成部１１１は、例えば、コンパレータで構成される。パルス生成部１１１は、変調波生成部１３１が生成した変調波信号とキャリア生成部１２１が生成したキャリア信号とを比較してインバータ１に対応するＰＷＭ信号を生成する。パルス生成部１１１は、生成したＰＷＭ信号をインバータ１に出力する。
The
具体的には、パルス生成部１１１は、スイッチＳｕ１，Ｓｙ１と、スイッチＳｖ１，Ｓｘ１とを相補的にオンオフさせる、スイッチＳｕ１，Ｓｙ１，Ｓｖ１，Ｓｘ１に対応する４つのＰＷＭ信号を生成し、生成した４つのＰＷＭ信号を駆動回路Ｄ１１，Ｄ１２に出力する。
Specifically, the
パルス生成部１１２は、例えば、コンパレータで構成される。パルス生成部１１２は、パルス生成部１１１と同様に、変調波生成部１３２が生成した変調波信号とキャリア生成部１２２が生成したキャリア信号とを比較してインバータ２に対応するＰＷＭ信号を生成する。パルス生成部１１２は、生成したＰＷＭ信号をインバータ２に出力する。
The
ここで、キャリア生成部１２２が生成するキャリア信号は、キャリア生成部１２１が生成するキャリア信号に対して位相が１８０度シフトされている。よって、交流電流Ｉｏｕｔ１と交流電流Ｉｏｕｔ２とを重畳することで、両交流電流に含まれるリップルが相殺される。
Here, the phase of the carrier signal generated by the
ここで、図２を参照して、インバータ１，２の動作が簡単に説明される。まず、直流電源３により生成される直流電圧は、平滑コンデンサ４で平滑化され、インバータ１，２に印加される。直流電源３が生成する直流電圧をＥとする。インバータ１は、スイッチＳｕ１，Ｓｙ１がオン、且つスイッチＳｖ１，Ｓｘ１がオフのとき、＋Ｅの電圧をリアクトル７に出力する。一方、インバータ１は、スイッチＳｖ１，Ｓｘ１がオン、且つスイッチＳｕ１，Ｓｙ１がオフのとき、−Ｅの電圧をリアクトル７に出力する。これにより、リアクトル７には、＋Ｅと−Ｅとで電圧が変化するパルス状の交流電圧が流れる。このパルス状の交流電圧は、リアクトル７によって平滑化される。これにより、変調波信号に応じた波形を持つ低周波成分に、＋Ｅの区間で一定の傾きで増大し、−Ｅの区間で一定の傾きで減少する高周波のリップル成分が重畳された交流電流Ｉｏｕｔ１がリアクトル７から出力される。
Here, the operations of the
一方、インバータ２も、インバータ１と同様、＋Ｅと−Ｅとで電圧が変化するパルス状の交流電圧を出力する。よって、変調波信号に応じた波形を持つ低周波成分に、＋Ｅの区間で一定の傾きで増大し、−Ｅの区間で一定の傾きで減少する高周波のリップル成分が重畳された交流電流Ｉｏｕｔ２がリアクトル８から出力される。ここで、インバータ２に対応するキャリア信号の位相は、インバータ１に対応するキャリア信号の位相に対して１８０度シフトされている。したがって、交流電流Ｉｏｕｔ１におけるリップル成分と交流電流Ｉｏｕｔ２におけるリップル成分とは、デューティー比が５０％に近づくにつれて、位相のずれが１８０度に近づく。
On the other hand, like the
よって、接続点Ｋ３，Ｋ４において交流電流Ｉｏｕｔ１と交流電流Ｉｏｕｔ２とが重畳されることで、リップルが相殺され、リップルが抑制された交流電流Ｉｏｕｔが系統電源１０に出力される。
Therefore, the alternating current Iout1 and the alternating current Iout2 are superimposed at the connection points K3 and K4, so that the ripple is canceled and the alternating current Iout in which the ripple is suppressed is output to the
次に、図３に戻って、制御部１１の設定部１４０、比較器１５０、及び切替指令生成部１６０が説明される。設定部１４０は、切替指令生成部１６０がインバータ１、２のうち、一方のインバータの駆動を停止するか否かを判定する際に用いる設定値を設定する。本実施形態では、一方のインバータの駆動を停止する際には、インバータ１（第１インバータの一例）は駆動され、インバータ２（第２インバータの一例）の駆動が停止される。
Next, returning to FIG. 3, the
比較器１５０は、交流電流Ｉｏｕｔ１の実効値と、設定部１４０が設定した設定値とを比較する。具体的には、比較器１５０は、交流電流Ｉｏｕｔ１をＡ／Ｄ変換した後、実効値を算出し、その実効値と設定値とを比較し、比較結果を切替指令生成部１６０に出力する。
The
切替指令生成部１６０は、比較結果が、交流電流Ｉｏｕｔ１の実効値が設定値以下であることを示す場合、インバータ２の駆動を停止させ、インバータ１のみを駆動させることを示す停止指示を変調波生成部１３１，１３２に出力する。この場合、切替指令生成部１６０は、パルス生成部１１２にゲートブロック信号も出力する。
When the comparison result indicates that the effective value of the alternating current Iout1 is equal to or less than the set value, the switching
一方、切替指令生成部１６０は、比較結果が交流電流Ｉｏｕｔ１の実効値が設定値より大きいことを示す場合、停止指示及びゲートブロック信号を出力せず、インバータ１，２を駆動させる。
On the other hand, when the comparison result indicates that the effective value of AC current Iout1 is larger than the set value, switching
変調波生成部１３１は、切替指令生成部１６０から停止指示を受け付けた場合、交流電流Ｉｏｕｔ１の実効値が交流電流Ｉｏｕｔの実効値になるように変調波信号を生成し、パルス生成部１１１に出力する。ここで、インバータ１，２が駆動している場合の交流電流Ｉｏｕｔ１の実効値は交流電流Ｉｏｕｔの実効値の１／２である。このため、変調波生成部１３１は、交流電流Ｉｏｕｔ１の実効値を２倍にする変調波信号を生成する。これにより、パルス生成部１１１から交流電流Ｉｏｕｔ１の実効値を２倍にするＰＷＭ信号が出力される。
When the modulation
変調波生成部１３２は、切替指令生成部１６０から停止指示を受け付けた場合、交流電流Ｉｏｕｔ２を０にする変調波信号を生成し、パルス生成部１１２に出力する。
When receiving a stop instruction from the switching
パルス生成部１１２は、ゲートブロック信号を受け付けた場合、インバータ２のスイッチＳｕ２，Ｓｖ２，Ｓｘ２，Ｓｙ２を全てオフにする。ここで、パルス生成部１１２は、Ｉｏｕｔ２を０にする変調波信号を受け付けた場合、デューティー比が５０％のＰＷＭ信号をインバータ２に出力するため、インバータ２はオンオフを継続する。そこで、切替指令生成部１６０は、パルス生成部１１２にゲートブロック信号を出力することで、パルス生成部１１２からインバータ２の全てのスイッチＳｕ２，Ｓｖ２，Ｓｘ２，Ｓｙ２をオフにさせる信号を出力させ、インバータ２の駆動を完全に停止させている。これにより、インバータ２において不要な電力消費が抑制される。
When receiving the gate block signal, the
以上により、交流電流Ｉｏｕｔ１の実効値が設定値より大きい場合、インバータ１，２により、負荷Ｚに交流電力が供給されるが、交流電流Ｉｏｕｔ１の実効値が設定値以下の場合、インバータ２から負荷Ｚへの電力供給が停止され、インバータ１のみから負荷Ｚへ電力が供給される。
As described above, when the effective value of the alternating current Iout1 is larger than the set value, AC power is supplied to the load Z by the
一方、切替指令生成部１６０は、インバータ１のみを駆動させている場合において、比較器１５０による比較結果が、交流電流Ｉｏｕｔ１の実効値の１／２が設定値より大きくなったことを示す場合、変調波生成部１３１，１３２にインバータ２の駆動を再開させるための再開指示を出力すると共に、パルス生成部１１２へのゲートブロック信号の出力を停止する。
On the other hand, when only the
ここで、比較器１５０が交流電流Ｉｏｕｔ１の実効値の１／２を設定値と比較している理由は、以下の通りである。インバータ１のみが駆動している場合の交流電流Ｉｏｕｔ１の実効値は、インバータ１，２が駆動している場合の交流電流Ｉｏｕｔ１の実効値の２倍である。一方、設定値はインバータ１，２が駆動している場合を基準にして設定されている。そこで、比較器１５０は、インバータ１のみが駆動されている場合、交流電流Ｉｏｕｔ１の実効値の１／２を設定値と比較している。
Here, the reason why the
変調波生成部１３１は、インバータ１のみを駆動させている場合において、再開指示を受け付けた場合、交流電流Ｉｏｕｔ１の実効値を交流電流Ｉｏｕｔの実効値の１／２にするための変調波信号を生成し、パルス生成部１１１に出力する。これにより、交流電流Ｉｏｕｔ１の実効値を、交流電流Ｉｏｕｔの実効値の１／２にするＰＷＭ信号が、パルス生成部１１１からインバータ１に出力される。
When only the
変調波生成部１３２は、インバータ１のみが駆動されている場合において、再開指示を受け付けた場合、交流電流Ｉｏｕｔ２の実効値を交流電流Ｉｏｕｔの実効値の１／２にするための変調波信号を生成し、パルス生成部１１２に出力する。
When only the
パルス生成部１１２は、ゲートブロック信号の出力が停止されると、変調波生成部１３２から出力される変調波信号とキャリア生成部１２２から出力されたキャリア信号とを比較してＰＷＭ信号を生成し、インバータ２へのＰＷＭ信号の出力を再開する。
When the output of the gate block signal is stopped, the
本開示では、設定部１４０の具体的な構成は特に限定しないが、一例として、インバータ１，２の駆動からインバータ１のみの駆動に切り替える交流電流Ｉｏｕｔ１の実効値として予め定められた実効値を、デジタル値で記憶する設定テーブルが採用できる。
In the present disclosure, the specific configuration of the
図４は、実施の形態１の電力変換効率と比較例の電力変換効率とを比較した実験結果を示すグラフである。図４において、縦軸は電力変換効率（％）を示し、横軸は規格化された出力電力を示す。規格化した出力電力とは、実際の出力電力（Ｗ）を基準電力で割った値である。電力変換効率は、装置の出力電力を入力電力で割った値である。また、実線で示す曲線４０１は、実施の形態１の電力変換効率を示し、一点鎖線で示す曲線４０２は、比較例の電力変換効率を示している。比較例は、実施の形態１の装置で、交流電流Ｉｏｕｔ１の実効値の大きさに関係なく、常にインバータ１，２が駆動されたものである。
FIG. 4 is a graph showing experimental results comparing the power conversion efficiency of the first embodiment and the power conversion efficiency of the comparative example. In FIG. 4, the vertical axis indicates power conversion efficiency (%), and the horizontal axis indicates normalized output power. The normalized output power is a value obtained by dividing the actual output power (W) by the reference power. The power conversion efficiency is a value obtained by dividing the output power of the apparatus by the input power. A
図４の実験では、キャリア信号の周波数は１６ｋＨｚとし、直流電源は３３０Ｖとし、変調率は８８％（交流出力２００Ｖ相当）とした。また、系統電源１０には連系せず、負荷Ｚとして抵抗を接続した。
In the experiment of FIG. 4, the frequency of the carrier signal was 16 kHz, the DC power source was 330 V, and the modulation rate was 88% (corresponding to AC output 200 V). Further, a resistor was connected as the load Z without being connected to the
曲線４０１では、出力電力が３．５を超えると、インバータ１のみの駆動からインバータ１，２の駆動への切り換えが行われている。曲線４０１において、出力電力が３．５以上の高負荷領域では、電力変換効率は、曲線４０２と同じ結果である。
In
一方、図４の実験結果では、出力電力が３．５以下の低負荷領域では、実施の形態１の電力変換効率は、比較例の電力変換効率に比べて向上した。例えば、出力電力がおよそ０．６のときにおいて、実施の形態１の電力変換効率は、比較例の電力変換効率に比べて、およそ１．７％上昇した。 On the other hand, in the experimental results of FIG. 4, in the low load region where the output power is 3.5 or less, the power conversion efficiency of the first embodiment is improved as compared with the power conversion efficiency of the comparative example. For example, when the output power is approximately 0.6, the power conversion efficiency of the first embodiment is increased by approximately 1.7% compared to the power conversion efficiency of the comparative example.
以下、駆動されるインバータの個数を切り換えることにより、電力変換効率が向上する原理について、図５を用いて説明する。 Hereinafter, the principle of improving the power conversion efficiency by switching the number of driven inverters will be described with reference to FIG.
図５のセクション（ａ）は、インバータを構成するスイッチの導通損失とスイッチング損失とを示すグラフであり、縦軸は損失を示し、横軸は出力電力を示している。（ｉ）は、インバータ１のみを定格出力まで駆動した場合の導通損失及びスイッチング損失を示す損失カーブであり、（ｉｉ）は、インバータ１とインバータ２との両方を、定格出力まで駆動した場合の導通損失及びスイッチング損失を示す損失カーブである。
Section (a) in FIG. 5 is a graph showing the conduction loss and switching loss of the switches constituting the inverter, the vertical axis shows the loss, and the horizontal axis shows the output power. (I) is a loss curve showing conduction loss and switching loss when
スイッチング損失とは、スイッチがターンオン、ターンオフする際に発生する損失である。導通損失とは、スイッチのオン期間における損失である。 The switching loss is a loss that occurs when the switch is turned on and off. The conduction loss is a loss during the ON period of the switch.
（ｉ）、（ｉｉ）とも、スイッチング損失は出力電力が増大するにつれて緩やかに上昇している。また、（ｉ）、（ｉｉ）とも、導通損失は、出力電力の低い領域では、スイッチング損失よりも低いが、増大率がスイッチング損失よりも大きいため、出力電力が高い領域では、スイッチング損失よりも大きくなっている。 In both (i) and (ii), the switching loss gradually increases as the output power increases. In both (i) and (ii), the conduction loss is lower than the switching loss in the region where the output power is low, but since the increase rate is larger than the switching loss, the conduction loss is higher than the switching loss in the region where the output power is high. It is getting bigger.
つまり、出力電力の低い領域では、スイッチの全損失のうち、スイッチング損失の占める割合が高いが、出力電力が高くなるに従い、スイッチの全損失のうち、導通損失の割合が増える。 That is, in the region where the output power is low, the ratio of the switching loss to the total loss of the switch is high. However, the ratio of the conduction loss to the total loss of the switch increases as the output power increases.
導通損失は、スイッチの通電電流の２乗とスイッチのオン抵抗との積により見積もられる。したがって、オン抵抗の低いスイッチを用いた場合、出力電力が低い領域では、通電電流が小さいため、導通損失は極端に低く、出力電力が高い領域では、通電電流の２乗に比例して、大幅に増加する。また、出力電力が同じであれば、（ｉｉ）の場合、（ｉ）の場合に比べ、スイッチの通電電流は１／２となる。 The conduction loss is estimated by the product of the square of the energization current of the switch and the on-resistance of the switch. Therefore, when a switch with low on-resistance is used, the conduction current is extremely low in the region where the output power is low, and thus the conduction loss is extremely low. In the region where the output power is high, the switch is greatly proportional to the square of the conduction current. To increase. If the output power is the same, in the case of (ii), the energization current of the switch is ½ compared to the case of (i).
ここで、スイッチのオン抵抗をＲｏｎ、（ｉ）の場合のスイッチの通電電流をｉｏｎとする。また、（ｉｉ）は（ｉ）に対してスイッチの個数が２倍である。したがって、（ｉｉ）の場合、スイッチの導通損失は、（ｉｏｎ／２）＾２＊Ｒｏｎ＊２＝１／２＊ｉｏｎ＾２＊Ｒｏｎとなる。一方、（ｉ）の場合のスイッチの導通損失は、（ｉｏｎ）＾２＊Ｒｏｎとなる。 Here, the on-resistance of the switch is Ron, and the energization current of the switch in the case of (i) is ion. Also, (ii) has twice as many switches as (i). Therefore, in the case of (ii), the conduction loss of the switch is (ion / 2) ^ 2 * Ron * 2 = 1/2 * ion ^ 2 * Ron. On the other hand, the conduction loss of the switch in the case of (i) is (ion) ^ 2 * Ron.
よって、出力電力の高い領域では、（ｉｉ）の場合は、（ｉ）の場合に比べて導通損失が顕著に低くなる。 Therefore, in the region where the output power is high, the conduction loss is significantly lower in the case of (ii) than in the case of (i).
一方、スイッチング損失は、スイッチの出力容量と、印加電圧の２乗と、キャリア周波数とに依存し、出力電力に応じてさほど変化しない。よって、出力電力の低い領域（オン／オフ時の電流の小さい領域）においては、スイッチの全損失のうち、スイッチング損失の占める割合が、導通損失に比べて高くなる。更に、（ｉｉ）の場合は、（ｉ）の場合に比べて、スイッチの出力容量が２倍となるため、スイッチング損失は大きくなる。そのため、（ｉｉ）の場合のスイッチング損失を示す損失カーブは、（ｉ）の場合のスイッチング損失を示す損失カーブに比べてほぼ一定のオフセット分だけ高くなっている。 On the other hand, the switching loss depends on the output capacity of the switch, the square of the applied voltage, and the carrier frequency, and does not change much according to the output power. Therefore, in the region where the output power is low (region where the current at ON / OFF is small), the ratio of the switching loss to the total loss of the switch is higher than the conduction loss. Further, in the case of (ii), since the output capacity of the switch is doubled compared to the case of (i), the switching loss is increased. Therefore, the loss curve indicating the switching loss in the case of (ii) is higher by the substantially constant offset than the loss curve indicating the switching loss in the case of (i).
まとめると、出力電力の低い領域では、スイッチング損失の割合が支配的で、かつ、（ｉ）の方が（ｉｉ）よりもスイッチング損失が低いため、（ｉ）の方が、スイッチの全損失を低減することができる。一方、出力電力の高い領域では、導通損失が支配的で、かつ、（ｉｉ）の方が（ｉ）よりも導通損失が低いため、（ｉｉ）の方が（ｉ）よりもスイッチの全損失を低減できる。 In summary, in the region where the output power is low, the ratio of the switching loss is dominant, and (i) has a lower switching loss than (ii). Therefore, (i) has the total loss of the switch. Can be reduced. On the other hand, in the region where the output power is high, the conduction loss is dominant and the conduction loss of (ii) is lower than that of (i). Therefore, the total loss of the switch is higher in (ii) than in (i). Can be reduced.
図５のセクション（ｂ）は、リアクトル損失を示すグラフであり、縦軸は損失を示し、横軸は出力電力を示している。（ｉ）はインバータ１のみを定格出力まで駆動した場合の損失カーブであり、（ｉｉ）は、インバータ１とインバータ２との両方を、定格出力まで駆動した場合の損失カーブである。リアクトル損失は、基本波成分（変調波信号の周波数成分：５０Ｈｚまたは６０Ｈｚ）による銅損と、リップル成分（キャリア信号の周波数の整数倍）による銅損と、鉄損とに大別される。
The section (b) in FIG. 5 is a graph showing the reactor loss, the vertical axis shows the loss, and the horizontal axis shows the output power. (I) is a loss curve when only the
銅損は、リアクトルの巻き線に基づく損失であり、通電電流の２乗と、リアクトルに流れる電流の周波数に対応する抵抗成分との積により見積もられる。出力電力が同じとすると、（ｉｉ）の場合、（ｉ）の場合に比べ、リアクトルに流れる電流は１／２となる。 The copper loss is a loss based on the winding of the reactor, and is estimated by the product of the square of the energization current and the resistance component corresponding to the frequency of the current flowing through the reactor. Assuming that the output power is the same, in the case of (ii), the current flowing through the reactor is ½ compared to the case of (i).
ここで、基本波成分におけるリアクトルの抵抗をＲａｃ、（ｉ）の場合のリアクトルに流れる基本波成分の電流をｉａｃとする。また、（ｉｉ）は（ｉ）に対してリアクトルの個数が２倍である。したがって、（ｉｉ）の場合、基本波成分による銅損は、（ｉａｃ／２）＾２＊Ｒａｃ＊２＝１／２＊ｉａｃ＊Ｒａｃとなる。一方、（ｉ）の場合の基本波成分による銅損は、（ｉａｃ）＾２＊Ｒａｃとなる。 Here, the resistance of the reactor in the fundamental wave component is Rac, and the current of the fundamental wave component flowing in the reactor in the case of (i) is iac. In (ii), the number of reactors is twice that in (i). Therefore, in the case of (ii), the copper loss due to the fundamental wave component is (iac / 2) ^ 2 * Rac * 2 = 1/2 * iac * Rac. On the other hand, the copper loss due to the fundamental wave component in the case of (i) is (iac) ^ 2 * Rac.
よって、出力電力の高い領域では、（ｉｉ）の場合は、（ｉ）の場合に比べて基本波成分における銅損が顕著に低くなる。 Therefore, in the region where the output power is high, the copper loss in the fundamental wave component is significantly lower in the case of (ii) than in the case of (i).
リップル成分による銅損は、出力電力に応じてリップルが増大しないため、出力電力によらず一定である。また、（ｉｉ）は（ｉ）に対してリアクトルの個数が２倍である。そのため、出力電力に拘わらず、（ｉｉ）は（ｉ）に比べて、リップル成分による銅損が２倍になる。 The copper loss due to the ripple component is constant regardless of the output power because the ripple does not increase according to the output power. In (ii), the number of reactors is twice that in (i). Therefore, regardless of the output power, the copper loss due to the ripple component in (ii) is twice that in (i).
鉄損は、リアクトルの鉄芯に基づく損失であり、リップル成分による銅損と同様、出力電力によらず一定である。また、（ｉｉ）は、（ｉ）に対してリアクトルの個数が２倍である。そのため、出力電力に拘わらず、（ｉｉ）は、（ｉ）の場合に比べて鉄損が２倍になる。 The iron loss is a loss based on the core of the reactor, and is constant regardless of the output power, like the copper loss due to the ripple component. In (ii), the number of reactors is twice that in (i). Therefore, regardless of the output power, the iron loss in (ii) is twice that in the case of (i).
まとめると、出力電力の低い領域では、リップル成分による銅損と鉄損の割合が支配的であり、かつ、両損失は（ｉｉ）の方が（ｉ）よりも高いため、（ｉ）の方が（ｉｉ）よりもリアクトル損失を低減できる。一方、出力電力の高い領域では、基本波成分による銅損の割合が支配的であり、かつ、この銅損は（ｉ）の方が（ｉｉ）よりも高いため、（ｉｉ）の方が（ｉ）よりもリアクトル損失を低減できる。 In summary, in the region where output power is low, the ratio of copper loss and iron loss due to ripple components is dominant, and both losses are higher in (ii) than in (i). However, reactor loss can be reduced more than (ii). On the other hand, in the region where the output power is high, the ratio of the copper loss due to the fundamental wave component is dominant, and the copper loss is higher in (i) than in (ii). Reactor loss can be reduced more than i).
よって、スイッチの損失もリアクトル損失も、出力電力の低い領域では、（ｉ）の方が低く、出力電力の高い領域では（ｉｉ）の方が低くなる。よって、図４の結果のように、出力電力に応じて、（ｉ）と（ｉｉ）との切り換えを行うことで、広範囲の電力負荷の領域において電力変換効率を向上できる。 Therefore, both the switch loss and the reactor loss are lower in the region (i) where the output power is low, and (ii) is lower in the region where the output power is high. Therefore, as shown in the results of FIG. 4, by switching between (i) and (ii) according to the output power, the power conversion efficiency can be improved in a wide range of power loads.
そこで、本実施の形態では、（ｉ）及び（ｉｉ）において、電力変換効率が逆転する出力電力に対応する交流電流Ｉｏｕｔ１の実効値を設定値として予め設定しておく。そして、交流電流Ｉｏｕｔ１の実効値が設定値以下の場合は、インバータ１のみを駆動させ、インバータ２の駆動を停止させる。一方、交流電流Ｉｏｕｔ１の実効値が設定値より大きい場合は、インバータ１，２を駆動させる。これにより、広範囲の電力負荷の領域において、電力変換効率を向上させることができる。
Therefore, in the present embodiment, in (i) and (ii), the effective value of the alternating current Iout1 corresponding to the output power whose power conversion efficiency is reversed is set in advance as a set value. When the effective value of the alternating current Iout1 is equal to or less than the set value, only the
次に、実施の形態１の全体の動作が簡単に説明される。まず、上述のように、インバータ１，２の駆動が開始される。比較器１５０は、電流センサ５を通じて交流電流Ｉｏｕｔ１のモニタを開始する。そして、比較器１５０が交流電流Ｉｏｕｔ１の実効値が設定値以下になったことを検知したとする。この場合、切替指令生成部１６０は、インバータ２の駆動を停止させ、インバータ１のみを駆動させることを示す停止指示を変調波生成部１３１，１３２に出力し、かつ、パルス生成部１１２にゲートブロック信号を出力する。これにより、インバータ２の駆動が停止され、インバータ１のみが駆動される。その結果、低負荷領域において、インバータ１，２が駆動された場合に比べて、電力変換効率が向上する。
Next, the overall operation of the first embodiment will be briefly described. First, as described above, driving of the
なお、インバータ１，２の駆動中に交流電流Ｉｏｕｔ１の実効値が設定値以下にならなかった場合は、インバータ１，２の駆動が継続される。
If the effective value of the alternating current Iout1 is not less than the set value during driving of the
一方、インバータ１のみが駆動している状態において、比較器１５０が、交流電流Ｉｏｕｔ１の実効値の１／２が設定値より大きくなったことを検知したとする。この場合、切替指令生成部１６０は、インバータ２の駆動を再開させるための再開指示を変調波生成部１３１，１３２に出力し、かつ、パルス生成部１１２へのゲートブロック信号の出力を停止する。これにより、パルス生成部１１２からインバータ２に対してＰＷＭ信号の出力が再開され、インバータ１，２が駆動される。その結果、高負荷領域において、インバータ１のみが駆動された場合に比べて電力変換効率が向上する。
On the other hand, it is assumed that
次に、図１に戻って、実施の形態１における回路基板Ｐｂ１，Ｐｂ２上でのインバータ１，２の各スイッチの配置が説明される。
Next, returning to FIG. 1, the arrangement of the switches of the
インバータ１のスイッチＳｕ１は、図１中、回路基板Ｐｂ１の左端に配置されている。インバータ１のスイッチＳｕ１と、インバータ２のスイッチＳｕ２とは、Ｘ方向（隣接方向の一例）に、隣り合って配置されている。インバータ１のスイッチＳｕ１と、インバータ１のスイッチＳｘ１とは、Ｘ方向に直交するＹ方向に、隣り合って配置されている。すなわち、インバータ１のスイッチＳｘ１も、図１中、回路基板Ｐｂ１の左端に配置されている。インバータ１のスイッチＳｘ１と、インバータ２のスイッチＳｘ２とは、Ｘ方向に、隣り合って配置されている。
The switch Su1 of the
インバータ１のスイッチＳｖ１は、図１中、回路基板Ｐｂ２の左端に配置されている。インバータ１のスイッチＳｖ１と、インバータ２のスイッチＳｖ２とは、Ｘ方向に、隣り合って配置されている。インバータ１のスイッチＳｖ１と、インバータ１のスイッチＳｙ１とは、Ｙ方向に、隣り合って配置されている。すなわち、インバータ１のスイッチＳｙ１も、図１中、回路基板Ｐｂ２の左端に配置されている。インバータ１のスイッチＳｙ１と、インバータ２のスイッチＳｙ２とは、Ｘ方向に、隣り合って配置されている。
The switch Sv1 of the
したがって、インバータ１のみが駆動され、インバータ２の駆動が停止されている場合には、回路基板Ｐｂ１上では、インバータ１のスイッチＳｕ１，Ｓｘ１のみが発熱し、インバータ２のスイッチＳｕ２，Ｓｘ２は発熱しない。また、回路基板Ｐｂ２上では、インバータ１のスイッチＳｖ１，Ｓｙ１のみが発熱し、インバータ２のスイッチＳｖ２，Ｓｙ２は発熱しない。この実施の形態１におけるスイッチの配置を、スイッチ配置に関する比較例と比較する。
Therefore, when only the
図６は、比較例の系統連系インバータ装置に使用されるパワーモジュールの構成を概略的に示す図である。図７は、比較例の系統連系インバータ装置の回路を概略的に示す図である。 FIG. 6 is a diagram schematically showing a configuration of a power module used in the grid-connected inverter device of the comparative example. FIG. 7 is a diagram schematically showing a circuit of a grid-connected inverter device of a comparative example.
図６の比較例では、２つのパワーモジュールＰｍ１１，Ｐｍ１２が使用される。パワーモジュールＰｍ１１は、回路基板Ｐｂ１１を備え、パワーモジュールＰｍ１２は、回路基板Ｐｂ１２を備える。図６の比較例では、インバータ１の各スイッチは、回路基板Ｐｂ１１に実装され、インバータ２の各スイッチは、回路基板Ｐｂ１２に実装されている。このインバータ１，２の各スイッチの配置以外は、図６、図７の比較例は、図１、図２の実施の形態１と同じである。すなわち、以下に説明されるように、インバータ１，２の電気的な回路構成は、図７の比較例と図２の実施の形態１とで同じである。
In the comparative example of FIG. 6, two power modules Pm11 and Pm12 are used. The power module Pm11 includes a circuit board Pb11, and the power module Pm12 includes a circuit board Pb12. In the comparative example of FIG. 6, each switch of the
まず、回路基板Ｐｂ１１に実装されたインバータ１の回路構成が説明される。スイッチＳｕ１のドレインは、パワーモジュールＰｍ１１の主端子Ｔｐ１０を介して（回路基板Ｐｂ１１の導体パターンＰｔ１１及び接続導体ＢＴｐ１０を介して）、直流電源３の正極に接続されている。スイッチＳｕ１のソースは、配線Ｗ１１と導体パターンＰｔ１２とを介して、スイッチＳｘ１のドレインに接続されている。スイッチＳｘ１のソースは、パワーモジュールＰｍ１１の主端子Ｔｎ１０を介して（回路基板Ｐｂ１１の配線Ｗ１３、導体パターンＰｔ１４、及び接続導体ＢＴｎ１０を介して）、直流電源３の負極に接続されている。スイッチＳｕ１，Ｓｘ１のゲートは、配線及び導体パターンＰｇを介して、駆動回路Ｄ１１に接続されている。
First, the circuit configuration of the
スイッチＳｖ１のドレインは、導体パターンＰｔ１１を介して、スイッチＳｕ１のドレインに接続されている。つまり、スイッチＳｖ１のドレインも、直流電源３の正極に接続されている。スイッチＳｖ１のソースは、配線Ｗ１２と導体パターンＰｔ１３とを介して、スイッチＳｙ１のドレインに接続されている。スイッチＳｙ１のソースは、配線Ｗ１４と導体パターンＰｔ１４と配線Ｗ１３とを介して、スイッチＳｘ１のソースに接続されている。すなわち、スイッチＳｙ１のソースも、直流電源３の負極に接続されている。スイッチＳｖ１，Ｓｙ１のゲートは、配線及び導体パターンＰｇを介して、駆動回路Ｄ１２に接続されている。
The drain of the switch Sv1 is connected to the drain of the switch Su1 through the conductor pattern Pt11. That is, the drain of the switch Sv <b> 1 is also connected to the positive electrode of the
スイッチＳｕ１のソースは、パワーモジュールＰｍ１１の主端子Ｌｕ１０（回路基板Ｐｂ１１の導体パターンＰｔ１２及び接続導体ＢＬｕ１０）とリアクトル７１とを介して、系統電源１０の端子Ｔ１に接続されている。スイッチＳｖ１のソースは、パワーモジュールＰｍ１１の主端子Ｌｖ１０（回路基板Ｐｂ１１の導体パターンＰｔ１３及び接続導体ＢＬｖ１０）とリアクトル７２とを介して、系統電源１０の端子Ｔ２に接続されている。
The source of the switch Su1 is connected to the terminal T1 of the
次に、回路基板Ｐｂ１２に実装されたインバータ２の回路構成が説明される。スイッチＳｕ２のドレインは、パワーモジュールＰｍ１２の主端子Ｔｐ２０を介して（回路基板Ｐｂ１２の導体パターンＰｔ１５及び接続導体ＢＴｐ２０を介して）、直流電源３の正極に接続されている。スイッチＳｕ２のソースは、配線Ｗ１５と導体パターンＰｔ１６とを介して、スイッチＳｘ２のドレインに接続されている。スイッチＳｘ２のソースは、パワーモジュールＰｍ１２の主端子Ｔｎ２０を介して（回路基板Ｐｂ１２の配線Ｗ１７、導体パターンＰｔ１８及び接続導体ＢＴｎ２０を介して）、直流電源３の負極に接続されている。スイッチＳｕ２，Ｓｘ２のゲートは、配線及び導体パターンＰｇを介して、駆動回路Ｄ２１に接続されている。
Next, the circuit configuration of the
スイッチＳｖ２のドレインは、導体パターンＰｔ１５を介して、スイッチＳｕ２のドレインに接続されている。つまり、スイッチＳｖ２のドレインも、直流電源３の正極に接続されている。スイッチＳｖ２のソースは、配線Ｗ１６と導体パターンＰｔ１７とを介して、スイッチＳｙ２のドレインに接続されている。スイッチＳｙ２のソースは、配線Ｗ１８と導体パターンＰｔ１８と配線Ｗ１７とを介して、スイッチＳｘ２のソースに接続されている。すなわち、スイッチＳｙ２のソースも、直流電源３の負極に接続されている。スイッチＳｖ２，Ｓｙ２のゲートは、配線及び導体パターンＰｇを介して、駆動回路Ｄ２２に接続されている。
The drain of the switch Sv2 is connected to the drain of the switch Su2 through the conductor pattern Pt15. That is, the drain of the switch Sv2 is also connected to the positive electrode of the
スイッチＳｕ２のソースは、パワーモジュールＰｍ１２の主端子Ｌｕ２０（回路基板Ｐｂ１２の導体パターンＰｔ１６及び接続導体ＢＬｕ２０）とリアクトル８１とを介して、系統電源１０の端子Ｔ１に接続されている。スイッチＳｖ２のソースは、パワーモジュールＰｍ１２の主端子Ｌｖ２０（回路基板Ｐｂ１２の導体パターンＰｔ１７及び接続導体ＢＬｖ２０）とリアクトル８２とを介して、系統電源１０の端子Ｔ２に接続されている。
The source of the switch Su2 is connected to the terminal T1 of the
このように、図７の比較例におけるインバータ１のスイッチＳｕ１，Ｓｘ１，Ｓｖ１，Ｓｙ１及びインバータ２のスイッチＳｕ２，Ｓｘ２，Ｓｖ２，Ｓｙ２の電気的な回路構成は、図２の実施の形態１と同じである。
Thus, the electrical circuit configurations of the switches Su1, Sx1, Sv1, Sy1 of the
図６の比較例では、インバータ１のみが駆動され、インバータ２の駆動が停止されている場合には、回路基板Ｐｂ１１上に実装されたインバータ１の全てのスイッチＳｕ１，Ｓｘ１，Ｓｖ１，Ｓｙ１が発熱し、回路基板Ｐｂ１２上に実装されたインバータ２の全てのスイッチＳｕ２，Ｓｘ２，Ｓｖ２，Ｓｙ２は発熱しない。
In the comparative example of FIG. 6, when only the
本実施の形態１では、図１に示されるように、インバータ１の各スイッチは、回路基板Ｐｂ１と回路基板Ｐｂ２とに分散して配置されている。したがって、本実施の形態１によれば、インバータ１のみが駆動され、インバータ２の駆動が停止される際に、発熱するスイッチの間の距離は、図６の比較例に比べて、長くされている。このため、本実施の形態１によれば、インバータ１のみが駆動され、インバータ２の駆動が停止される際に、図６の比較例に比べて、インバータ１の各スイッチを良好に放熱することができる。その結果、各スイッチのジャンクション温度を低下させることができる。
In the first embodiment, as shown in FIG. 1, each switch of the
また、スイッチのオン抵抗は、一般的に、正の温度特性となる。このため、スイッチのジャンクション温度を低下させることにより、スイッチのオン抵抗を低下させることができる。その結果、本実施の形態１によれば、インバータ１のみが駆動され、インバータ２の駆動が停止される際に、図６の比較例に比べて、インバータ１の各スイッチにおける損失を低減することができる。
The on-resistance of the switch generally has a positive temperature characteristic. For this reason, the on-resistance of the switch can be lowered by lowering the junction temperature of the switch. As a result, according to the first embodiment, when only the
（実施の形態２）
図８は、実施の形態２の系統連系インバータ装置に使用されるパワーモジュールの構成を概略的に示す図である。以下、上記実施の形態と異なる点を中心に、実施の形態２が説明される。
(Embodiment 2)
FIG. 8 is a diagram schematically showing a configuration of a power module used in the grid interconnection inverter device of the second embodiment. Hereinafter,
図８の実施の形態２では、図１の実施の形態１に対して、回路基板Ｐｂ１上で、インバータ１のスイッチＳｘ１の位置と、インバータ２のスイッチＳｘ２の位置とが入れ替わっている。これに伴って、配線Ｗ１と配線Ｗ２とが交差し、接続導体ＢＬｕ１の位置と接続導体ＢＬｕ２の位置とが入れ替わっている。
In the second embodiment of FIG. 8, the position of the switch Sx1 of the
インバータ１のスイッチＳｕ１の位置と、インバータ２のスイッチＳｕ２の位置とは、図１の実施の形態１と同じである。すなわち、スイッチＳｕ１は、図８中、回路基板Ｐｂ１の左端に配置されている。インバータ１のスイッチＳｕ１（第１スイッチング素子の一例）と、インバータ２のスイッチＳｕ２（第３スイッチング素子の一例）とは、Ｘ方向に隣り合って配置されている。
The position of the switch Su1 of the
回路基板Ｐｂ１上で、インバータ１のスイッチＳｕ１とインバータ２のスイッチＳｘ２（第４スイッチング素子の一例）とは、Ｙ方向に、隣り合って配置されている。インバータ２のスイッチＳｕ２とインバータ１のスイッチＳｘ１（第２スイッチング素子の一例）とは、Ｙ方向に、隣り合って配置されている。
On the circuit board Pb1, the switch Su1 of the
言い換えると、回路基板Ｐｂ１上が、図８中、破線で示されるように４象限に区分けされ、第１象限Ｑ１から時計回りに第２象限Ｑ２、第３象限Ｑ３、第４象限Ｑ４とそれぞれ定義される。第１象限Ｑ１と第２象限Ｑ２との境界がＸ方向に直交するように、第１象限Ｑ１が定義される。インバータ１のスイッチＳｕ１は、第１象限Ｑ１に配置されている。インバータ２のスイッチＳｕ２は、第２象限Ｑ２に、インバータ１のスイッチＳｕ１と隣り合って配置されている。インバータ１のスイッチＳｘ１は、第３象限Ｑ３に、インバータ１のスイッチＳｕ１と隣り合って配置されている。インバータ２のスイッチＳｘ２は、第４象限Ｑ４に、インバータ１のスイッチＳｕ１と隣り合って配置されている。
In other words, the circuit board Pb1 is divided into four quadrants as shown by broken lines in FIG. 8, and is defined as the second quadrant Q2, the third quadrant Q3, and the fourth quadrant Q4 from the first quadrant Q1 clockwise. Is done. The first quadrant Q1 is defined such that the boundary between the first quadrant Q1 and the second quadrant Q2 is orthogonal to the X direction. The switch Su1 of the
また、図８の実施の形態２では、図１の実施の形態１に対して、回路基板Ｐｂ２上で、インバータ１のスイッチＳｙ１の位置と、インバータ２のスイッチＳｙ２の位置とが入れ替わっている。これに伴って、配線Ｗ５と配線Ｗ６とが交差し、接続導体ＢＬｖ１の位置と接続導体ＢＬｖ２の位置とが入れ替わっている。
Further, in the second embodiment of FIG. 8, the position of the switch Sy1 of the
インバータ１のスイッチＳｖ１の位置と、インバータ２のスイッチＳｖ２の位置とは、図１の実施の形態１と同じである。すなわち、スイッチＳｖ１は、図８中、回路基板Ｐｂ２の左端に配置されている。インバータ１のスイッチＳｖ１（第１スイッチング素子の一例）と、インバータ２のスイッチＳｖ２（第３スイッチング素子の一例）とは、Ｘ方向に隣り合って配置されている。
The position of the switch Sv1 of the
回路基板Ｐｂ２上で、インバータ１のスイッチＳｕ１とインバータ２のスイッチＳｘ２（第４スイッチング素子の一例）とは、Ｙ方向に、隣り合って配置されている。インバータ２のスイッチＳｖ２とインバータ１のスイッチＳｙ１（第２スイッチング素子の一例）とは、Ｙ方向に、隣り合って配置されている。
On the circuit board Pb2, the switch Su1 of the
言い換えると、回路基板Ｐｂ２上が、図８中、破線で示されるように４象限に区分けされ、第１象限Ｑ１１から時計回りに第２象限Ｑ１２、第３象限Ｑ１３、第４象限Ｑ１４とそれぞれ定義される。第１象限Ｑ１１と第２象限Ｑ１２との境界がＸ方向に直交するように、第１象限Ｑ１１が定義される。インバータ１のスイッチＳｖ１は、第１象限Ｑ１１に配置されている。インバータ２のスイッチＳｖ２は、第２象限Ｑ２１に、インバータ１のスイッチＳｖ１と隣り合って配置されている。インバータ１のスイッチＳｙ１は、第３象限Ｑ１３に、インバータ１のスイッチＳｖ１と隣り合って配置されている。インバータ２のスイッチＳｙ２は、第４象限Ｑ１４に、インバータ１のスイッチＳｖ１と隣り合って配置されている。
In other words, the circuit board Pb2 is divided into four quadrants as shown by broken lines in FIG. 8, and defined as the second quadrant Q12, the third quadrant Q13, and the fourth quadrant Q14 in the clockwise direction from the first quadrant Q11. Is done. The first quadrant Q11 is defined such that the boundary between the first quadrant Q11 and the second quadrant Q12 is orthogonal to the X direction. The switch Sv1 of the
このような配置において、インバータ１のみが駆動され、インバータ２の駆動が停止される際には、回路基板Ｐｂ１では、スイッチＳｕ１，Ｓｘ１のみが発熱し、回路基板Ｐｂ２では、スイッチＳｖ１，Ｓｙ１のみが発熱する。
In such an arrangement, when only the
実施の形態１では、図１に示されるように、回路基板Ｐｂ１上において、インバータ１のスイッチＳｕ１とスイッチＳｘ１とは、Ｙ方向に隣り合って配置されていた。これに対して、実施の形態２では、図８に示されるように、回路基板Ｐｂ１上において、インバータ１のスイッチＳｕ１とスイッチＳｘ１とは、Ｘ方向とＹ方向との両方に交差する方向に、隣り合って配置されている。したがって、実施の形態２では、インバータ１のスイッチＳｕ１とスイッチＳｘ１との間の距離は、実施の形態１に比べて、大きくなっている。
In the first embodiment, as shown in FIG. 1, on the circuit board Pb1, the switch Su1 and the switch Sx1 of the
同様に、実施の形態１では、図１に示されるように、回路基板Ｐｂ２上において、インバータ１のスイッチＳｖ１とスイッチＳｙ１とは、Ｙ方向に隣り合って配置されていた。これに対して、実施の形態２では、図８に示されるように、インバータ１のスイッチＳｖ１とスイッチＳｙ１とは、Ｘ方向とＹ方向との両方に交差する方向に、隣り合って配置されている。したがって、実施の形態２では、インバータ１のスイッチＳｖ１とスイッチＳｙ１との間の距離は、実施の形態１に比べて、大きくなっている。
Similarly, in the first embodiment, as illustrated in FIG. 1, the switch Sv1 and the switch Sy1 of the
このため、実施の形態２によれば、実施の形態１に比べて、インバータ１のみが駆動され、インバータ２の駆動が停止される際に、インバータ１の各スイッチを更に良好に放熱することができ、各スイッチにおける損失を更に低減することができる。
For this reason, according to the second embodiment, compared to the first embodiment, when only the
（実施の形態３）
図９は、実施の形態３の系統連系インバータ装置に使用されるパワーモジュールの構成を概略的に示す図である。以下、上記実施の形態と異なる点を中心に、実施の形態３が説明される。
(Embodiment 3)
FIG. 9 is a diagram schematically showing a configuration of a power module used in the grid interconnection inverter device of the third embodiment. Hereinafter,
実施の形態３では、１つのパワーモジュールＰｍ３が使用される。パワーモジュールＰｍ３は、１枚の回路基板Ｐｂ３を備える。実施の形態３では、図９に示されるように、インバータ１，２の８個全てのスイッチが、１枚の回路基板Ｐｂ３上に実装されている。なお、インバータ１，２の各スイッチの位置関係は、図１に示される実施の形態１と同じである。
In the third embodiment, one power module Pm3 is used. The power module Pm3 includes one circuit board Pb3. In
この実施の形態３でも、上記実施の形態１と同様の効果を得ることができる。また、この実施の形態３において、スイッチＳｘ１とスイッチＳｘ２との位置を入れ替え、スイッチＳｙ１とスイッチＳｙ２との位置を入れ替えることにより、実施の形態２と同様の効果を得ることができる。 In the third embodiment, the same effect as in the first embodiment can be obtained. In the third embodiment, the same effect as in the second embodiment can be obtained by switching the positions of the switch Sx1 and the switch Sx2 and switching the positions of the switch Sy1 and the switch Sy2.
更に、実施の形態３では、回路基板Ｐｂ３の枚数が１枚に削減されているため、系統連系インバータ装置の組立工数を削減し、低コスト化を実現することができる。 Furthermore, in the third embodiment, since the number of circuit boards Pb3 is reduced to one, the number of assembling steps for the grid-connected inverter device can be reduced, and the cost can be reduced.
また、スイッチＳｕ１，Ｓｕ２，Ｓｖ１，Ｓｖ２の各ドレインは、大型の導体パターンＰｔ１０で互いに接続されている。このため、実施の形態３では、インバータ１のみが駆動され、インバータ２の駆動が停止される際に、実施の形態１に比べて、インバータ１のスイッチＳｕ１，Ｓｖ１を更に良好に放熱することができる。
The drains of the switches Su1, Su2, Sv1, and Sv2 are connected to each other by a large conductor pattern Pt10. For this reason, in the third embodiment, when only the
また、導体パターンＰｔ１０により接続導体ＢＴｐ２（図１）が不要になる。また、スイッチＳｘ１，Ｓｘ２，Ｓｙ１，Ｓｙ２の各ソースは、大型の導体パターンＰｔ４０で互いに接続されている。このため、接続導体ＢＴｎ２（図１）が不要になる。その結果、実施の形態３では、実施の形態１に比べて、部品点数を削減し、低コスト化を実現することができる。 Moreover, the connection conductor BTp2 (FIG. 1) becomes unnecessary by the conductor pattern Pt10. The sources of the switches Sx1, Sx2, Sy1, and Sy2 are connected to each other by a large conductor pattern Pt40. For this reason, the connection conductor BTn2 (FIG. 1) becomes unnecessary. As a result, in the third embodiment, the number of parts can be reduced and the cost can be reduced as compared with the first embodiment.
（実施の形態４）
図１０は、実施の形態４の系統連系インバータ装置に使用されるパワーモジュールの構成を概略的に示す図である。図１１は、実施の形態４の系統連系インバータ装置の回路を概略的に示す図である。以下、上記実施の形態と異なる点を中心に、実施の形態４が説明される。
(Embodiment 4)
FIG. 10 is a diagram schematically showing a configuration of a power module used in the grid interconnection inverter device of the fourth embodiment. FIG. 11 is a diagram schematically showing a circuit of the grid interconnection inverter device of the fourth embodiment. Hereinafter, the fourth embodiment will be described focusing on differences from the above-described embodiment.
実施の形態４では、１つのパワーモジュールＰｍ４が使用される。パワーモジュールＰｍ４は、１枚の回路基板Ｐｂ４を備える。また、実施の形態４では、図１０、図１１に示されるように、スイッチＳｕ１，Ｓｘ１，Ｓｖ１，Ｓｙ１，Ｓｕ２，Ｓｘ２，Ｓｖ２，Ｓｙ２として、三端子を有するディスクリート部品が用いられる。スイッチＳｕ１，Ｓｘ１，Ｓｖ１，Ｓｙ１，Ｓｕ２，Ｓｘ２，Ｓｖ２，Ｓｙ２は、１枚の回路基板Ｐｂ４上に実装されている。各スイッチＳｕ１，Ｓｘ１，Ｓｖ１，Ｓｙ１，Ｓｕ２，Ｓｘ２，Ｓｖ２，Ｓｙ２の回路基板Ｐｂ４上における位置関係は、図１に示される実施の形態１（図９に示される実施の形態３）と同様である。 In the fourth embodiment, one power module Pm4 is used. The power module Pm4 includes a single circuit board Pb4. In the fourth embodiment, as shown in FIGS. 10 and 11, discrete parts having three terminals are used as the switches Su1, Sx1, Sv1, Sy1, Su2, Sx2, Sv2, and Sy2. The switches Su1, Sx1, Sv1, Sy1, Su2, Sx2, Sv2, Sy2 are mounted on one circuit board Pb4. The positional relationship of each switch Su1, Sx1, Sv1, Sy1, Su2, Sx2, Sv2, Sy2 on the circuit board Pb4 is the same as that of the first embodiment shown in FIG. 1 (the third embodiment shown in FIG. 9). is there.
インバータ１のスイッチＳｕ１のソースとスイッチＳｘ１のドレインとは、回路基板Ｐｂ４の配線パターンＰｕｘ１で接続されている。配線パターンＰｕｘ１は、リアクトル７１を介して、系統電源１０の端子Ｔ１に接続されている。スイッチＳｕ２のソースとスイッチＳｘ２のドレインとは、回路基板Ｐｂ４の配線パターンＰｕｘ２で接続されている。配線パターンＰｕｘ２は、リアクトル８１を介して、系統電源１０の端子Ｔ１に接続されている。
The source of the switch Su1 of the
スイッチＳｖ１のソースとスイッチＳｙ１のドレインとは、回路基板Ｐｂ４の配線パターンＰｖｙ１で接続されている。配線パターンＰｖｙ１は、リアクトル７２を介して、系統電源１０の端子Ｔ２に接続されている。スイッチＳｖ２のソースとスイッチＳｙ２のドレインとは、回路基板Ｐｂ４の配線パターンＰｖｙ２で接続されている。配線パターンＰｖｙ２は、リアクトル８２を介して、系統電源１０の端子Ｔ２に接続されている。
The source of the switch Sv1 and the drain of the switch Sy1 are connected by the wiring pattern Pvy1 of the circuit board Pb4. The wiring pattern Pvy <b> 1 is connected to the terminal T <b> 2 of the
このように、図１１の実施の形態４におけるインバータ１のスイッチＳｕ１，Ｓｘ１，Ｓｖ１，Ｓｙ１及びインバータ２のスイッチＳｕ２，Ｓｘ２，Ｓｖ２，Ｓｙ２の電気的な回路構成は、図２の実施の形態１と同じである。
Thus, the electrical circuit configurations of the switches Su1, Sx1, Sv1, Sy1 of the
図１０において、Ｘ方向に隣り合って配置されているインバータ１のスイッチＳｕ１とインバータ２のスイッチＳｕ２とは、放熱器Ｈｓ１に実装されている。Ｘ方向に隣り合って配置されているインバータ１のスイッチＳｘ１とインバータ２のスイッチＳｘ２とは、放熱器Ｈｓ３に実装されている。Ｘ方向に隣り合って配置されているインバータ１のスイッチＳｖ１とインバータ２のスイッチＳｖ２とは、放熱器Ｈｓ２に実装されている。Ｘ方向に隣り合って配置されているインバータ１のスイッチＳｙ１とインバータ２のスイッチＳｙ２とは、放熱器Ｈｓ４に実装されている。
In FIG. 10, the switch Su1 of the
このように、各放熱器Ｈｓ１〜Ｈｓ４には、インバータ１のスイッチと、インバータ２のスイッチとが、１個ずつ実装されている。なお、図１０では、放熱器Ｈｓ１，Ｈｓ２の紙面奥側に配置されているスイッチＳｕ１，Ｓｕ２，Ｓｖ１，Ｓｖ２を見易くするために、放熱器Ｈｓ１，Ｈｓ２の紙面手前側の側面において、フィンを表す線の図示が省略されている。
Thus, each of the radiators Hs1 to Hs4 is mounted with one switch of the
実施の形態４において、インバータ１のみが駆動され、インバータ２の駆動が停止される際には、各放熱器Ｈｓ１〜Ｈｓ４では、一方のスイッチのみが発熱し、他方のスイッチは発熱しない。このため、実施の形態４によれば、実施の形態１と同様に、各スイッチを良好に放熱することができ、スイッチの損失を低減することができる。
In the fourth embodiment, when only the
なお、図１０において、放熱器Ｈｓ２を省略し、放熱器Ｈｓ１を大型化し、大型化された放熱器Ｈｓ１に、スイッチＳｕ１，Ｓｕ２，Ｓｖ１，Ｓｖ２が実装されてもよい。同様に、放熱器Ｈｓ４を省略し、放熱器Ｈｓ３を大型化し、大型化された放熱器Ｈｓ３に、スイッチＳｘ１，Ｓｘ２，Ｓｙ１，Ｓｙ２が実装されてもよい。このように、インバータ１のみが駆動され、インバータ２の駆動が停止される際に、発熱するスイッチと発熱しないスイッチとの組を同じ放熱器に実装することにより、上記実施の形態４と同様の効果が得られる。
In FIG. 10, the radiator Hs2 may be omitted, the radiator Hs1 may be enlarged, and the switches Su1, Su2, Sv1, and Sv2 may be mounted on the enlarged radiator Hs1. Similarly, the radiator Hs4 may be omitted, the radiator Hs3 may be enlarged, and the switches Sx1, Sx2, Sy1, Sy2 may be mounted on the enlarged radiator Hs3. In this way, when only the
（実施の形態５）
図１２、図１３は、実施の形態５の系統連系インバータ装置に使用されるパワーモジュールの構成を概略的に示す図である。図１４は、実施の形態５の系統連系インバータ装置の回路を概略的に示す図である。以下、上記実施の形態と異なる点を中心に、実施の形態５が説明される。
(Embodiment 5)
12 and 13 are diagrams schematically showing a configuration of a power module used in the system interconnection inverter device of the fifth embodiment. FIG. 14 schematically shows a circuit of the grid-connected inverter device of the fifth embodiment. Hereinafter,
図１２、図１３に示されるように、実施の形態５では、２つのパワーモジュールＰｍ５，Ｐｍ６が使用される。パワーモジュールＰｍ５は、回路基板Ｐｂ５を備え、パワーモジュールＰｍ６は、回路基板Ｐｂ６を備える。回路基板Ｐｂ５には、６つのスイッチＳｕ１，Ｓｘ１，Ｓｕ２，Ｓｘ２，Ｓｕ３，Ｓｘ３と、６つの接続導体ＢＴｐ１，ＢＴｎ１，ＢＬｕ１，ＢＬｕ２，ＢＬｕ３，ＢＴｎ３とが実装されている。回路基板Ｐｂ６には、６つのスイッチＳｖ１，Ｓｙ１，Ｓｖ２，Ｓｙ２，Ｓｖ３，Ｓｙ３と、６つの接続導体ＢＴｐ２，ＢＴｎ２，ＢＬｖ１，ＢＬｖ２，ＢＬｖ３，ＢＴｎ４とが実装されている。 As shown in FIGS. 12 and 13, in the fifth embodiment, two power modules Pm5 and Pm6 are used. The power module Pm5 includes a circuit board Pb5, and the power module Pm6 includes a circuit board Pb6. On the circuit board Pb5, six switches Su1, Sx1, Su2, Sx2, Su3, Sx3 and six connection conductors BTp1, BTn1, BLu1, BLu2, BLu3, BTn3 are mounted. Six switches Sv1, Sy1, Sv2, Sy2, Sv3, Sy3 and six connection conductors BTp2, BTn2, BLv1, BLv2, BLv3, BTn4 are mounted on the circuit board Pb6.
図１４に示されるように、実施の形態５の系統連系インバータ装置は、インバータ１，２、直流電源３、平滑コンデンサ４、制御部１１Ａ、合成部１３、チョッパ回路１４（ＤＣ−ＤＣコンバータの一例）、リアクトル１５、及び平滑コンデンサ１６を備え、負荷Ｚ及び系統電源１０に接続される。リアクトル１５は、２つのリアクトル１５１，１５２を含む。
As shown in FIG. 14, the system interconnection inverter device of the fifth embodiment includes
合成部１３は、図２に示される実施の形態１と同様に構成されている。すなわち、合成部１３は、図２に示されるように、電流センサ５，６、リアクトル７，８、フィルタコンデンサ９、及び電圧センサ１２を備える。リアクトル７は、２つのリアクトル７１，７２を含み、リアクトル８は、２つのリアクトル８１，８２を含む。
The
チョッパ回路１４は、直流電源３とインバータ１，２との間に設けられている。チョッパ回路１４は、直流電源３の電圧を、系統電源１０の電圧の最大値より十分高い電圧となるように昇圧する。チョッパ回路１４は、回路基板Ｐｂ５に実装されたスイッチＳｕ３，Ｓｘ３と、回路基板Ｐｂ６に実装されたスイッチＳｖ３，Ｓｙ３と、駆動回路Ｄ３１，Ｄ３２とを備える。
The
まず、チョッパ回路１４の回路構成が説明される。回路基板Ｐｂ５に実装されたスイッチＳｕ３のドレインは、パワーモジュールＰｍ５の主端子Ｔｐ１を介して（回路基板Ｐｂ５の導体パターンＰｔ２１及び接続導体ＢＴｐ１を介して）、平滑コンデンサ４の正極に接続されている。スイッチＳｕ３のソースは、配線Ｗ２７と導体パターンＰｔ２４とを介して、スイッチＳｘ３のドレインに接続されている。スイッチＳｘ３のソースは、パワーモジュールＰｍ５の主端子Ｔｎ３を介して（回路基板Ｐｂ５の配線Ｗ２８、導体パターンＰｔ２５、及び接続導体ＢＴｎ３を介して）、直流電源３の負極に接続されている。スイッチＳｕ３，Ｓｘ３のゲートは、配線及び導体パターンＰｇを介して、駆動回路Ｄ３１に接続されている。
First, the circuit configuration of the
回路基板Ｐｂ６に実装されたスイッチＳｖ３のドレインは、パワーモジュールＰｍ６の主端子Ｔｐ２を介して（回路基板Ｐｂ６の導体パターンＰｔ２６及び接続導体ＢＴｐ２を介して）、平滑コンデンサ４の正極に接続されている。スイッチＳｖ３のソースは、配線Ｗ３７と導体パターンＰｔ２９とを介して、スイッチＳｙ３のドレインに接続されている。スイッチＳｙ３のソースは、パワーモジュールＰｍ６の主端子Ｔｎ４を介して（回路基板Ｐｂ６の配線Ｗ３８、導体パターンＰｔ３０、及び接続導体ＢＴｎ４を介して）、直流電源３の負極に接続されている。スイッチＳｖ３，Ｓｙ３のゲートは、配線及び導体パターンＰｇを介して、駆動回路Ｄ３２に接続されている。
The drain of the switch Sv3 mounted on the circuit board Pb6 is connected to the positive electrode of the smoothing
スイッチＳｕ３のソースは、パワーモジュールＰｍ５の主端子Ｌｕ３（回路基板Ｐｂ５の導体パターンＰｔ２４、配線Ｗ２９、及び接続導体ＢＬｕ３）とリアクトル１５１とを介して、直流電源３の正極に接続されている。スイッチＳｖ３のソースは、パワーモジュールＰｍ６の主端子Ｌｖ３（回路基板Ｐｂ６の導体パターンＰｔ２９、配線Ｗ３９、及び接続導体ＢＬｖ３）とリアクトル１５２とを介して、直流電源３の正極に接続されている。平滑コンデンサ１６は、直流電源３に並列に接続されている。
The source of the switch Su3 is connected to the positive electrode of the
チョッパ回路としては、通常、上アームにダイオードを用いた回路が一般的である。しかし、本実施の形態５のチョッパ回路１４は、電力変換効率を高めることが可能な、上アームにスイッチを用いた同期整流方式としている。
As the chopper circuit, a circuit using a diode for the upper arm is generally used. However, the
次に、インバータ１の回路構成が説明される。回路基板Ｐｂ５に実装されたスイッチＳｕ１のドレインは、パワーモジュールＰｍ５の主端子Ｔｐ１を介して（回路基板Ｐｂ５の導体パターンＰｔ２１及び接続導体ＢＴｐ１を介して）、平滑コンデンサ４の正極に接続されている。スイッチＳｕ１のソースは、配線Ｗ２１と導体パターンＰｔ２２とを介して、スイッチＳｘ１のドレインに接続されている。スイッチＳｘ１のソースは、パワーモジュールＰｍ５の主端子Ｔｎ１を介して（回路基板Ｐｂ５の配線Ｗ２２、導体パターンＰｔ２５、及び接続導体ＢＴｎ１を介して）、平滑コンデンサ４の負極に接続されている。
Next, the circuit configuration of the
接続導体ＢＴｎ１と接続導体ＢＴｎ３とは、導体パターンＰｔ２５で接続されている。このため、パワーモジュールＰｍ５において、平滑コンデンサ４の負極と直流電源３の負極とが、接続されることとなる。スイッチＳｕ１，Ｓｘ１のゲートは、配線及び導体パターンＰｇを介して、駆動回路Ｄ１１に接続されている。
The connection conductor BTn1 and the connection conductor BTn3 are connected by a conductor pattern Pt25. For this reason, in the power module Pm5, the negative electrode of the smoothing
回路基板Ｐｂ６に実装されたスイッチＳｖ１のドレインは、パワーモジュールＰｍ６の主端子Ｔｐ２を介して（回路基板Ｐｂ６の導体パターンＰｔ２６及び接続導体ＢＴｐ２を介して）、平滑コンデンサ４の正極に接続されている。スイッチＳｖ１のソースは、配線Ｗ３１と導体パターンＰｔ２７とを介して、スイッチＳｙ１のドレインに接続されている。スイッチＳｙ１のソースは、パワーモジュールＰｍ６の主端子Ｔｎ２を介して（回路基板Ｐｂ６の配線Ｗ３２、導体パターンＰｔ３０、及び接続導体ＢＴｎ２を介して）、平滑コンデンサ４の負極に接続されている。
The drain of the switch Sv1 mounted on the circuit board Pb6 is connected to the positive electrode of the smoothing
接続導体ＢＴｎ２と接続導体ＢＴｎ４とは、導体パターンＰｔ３０で接続されている。このため、パワーモジュールＰｍ６においても、平滑コンデンサ４の負極と直流電源３の負極とは、接続されることとなる。スイッチＳｖ１，Ｓｙ１のゲートは、配線及び導体パターンＰｇを介して、駆動回路Ｄ１２に接続されている。
Connection conductor BTn2 and connection conductor BTn4 are connected by conductor pattern Pt30. For this reason, also in the power module Pm6, the negative electrode of the smoothing
スイッチＳｕ１のソースは、パワーモジュールＰｍ５の主端子Ｌｕ１（回路基板Ｐｂ５の導体パターンＰｔ２２及び接続導体ＢＬｕ１）とリアクトル７１（図２）とを介して、系統電源１０の端子Ｔ１に接続されている。スイッチＳｖ１のソースは、パワーモジュールＰｍ６の主端子Ｌｖ１（回路基板Ｐｂ６の導体パターンＰｔ２７、配線Ｗ３３、及び接続導体ＢＬｖ１）とリアクトル７２（図２）とを介して、系統電源１０の端子Ｔ２に接続されている。
The source of the switch Su1 is connected to the terminal T1 of the
このように、インバータ１のスイッチＳｕ１，Ｓｖ１のドレインは、直流電源３の正極ではなくて、チョッパ回路１４のスイッチＳｕ３，Ｓｖ３のドレインに接続されている。これ以外の実施の形態５のインバータ１の回路構成は、図２に示される実施の形態１のインバータ１の回路構成と同じである。
Thus, the drains of the switches Su1 and Sv1 of the
次に、インバータ２の回路構成が説明される。回路基板Ｐｂ５に実装されたスイッチＳｕ２のドレインは、パワーモジュールＰｍ６の主端子Ｔｐ１を介して（回路基板Ｐｂ５の導体パターンＰｔ２１及び接続導体ＢＴｐ１を介して）、平滑コンデンサ４の正極に接続されている。スイッチＳｕ２のソースは、配線Ｗ１４と導体パターンＰｔ２３とを介して、スイッチＳｘ２のドレインに接続されている。スイッチＳｘ２のソースは、パワーモジュールＰｍ５の主端子Ｔｎ１を介して（回路基板Ｐｂ５の配線Ｗ２５、導体パターンＰｔ２５、及び接続導体ＢＴｎ１を介して）、平滑コンデンサ４の負極に接続されている。スイッチＳｕ２，Ｓｘ２のゲートは、配線及び導体パターンＰｇを介して、駆動回路Ｄ２１に接続されている。
Next, the circuit configuration of the
回路基板Ｐｂ６に実装されたスイッチＳｖ２のドレインは、パワーモジュールＰｍ６の主端子Ｔｐ２を介して（回路基板Ｐｂ６の導体パターンＰｔ２１及び接続導体ＢＴｐ２を介して）、平滑コンデンサ４の正極に接続されている。スイッチＳｖ２のソースは、配線Ｗ３４と導体パターンＰｔ２８とを介して、スイッチＳｙ２のドレインに接続されている。スイッチＳｙ２のソースは、パワーモジュールＰｍ６の主端子Ｔｎ２を介して（回路基板Ｐｂ６の配線Ｗ３５、導体パターンＰｔ３０、及び接続導体ＢＴｎ２を介して）、平滑コンデンサ４の負極に接続されている。スイッチＳｖ２，Ｓｙ２のゲートは、配線及び導体パターンＰｇを介して、駆動回路Ｄ２２に接続されている。
The drain of the switch Sv2 mounted on the circuit board Pb6 is connected to the positive electrode of the smoothing
スイッチＳｕ２のソースは、パワーモジュールＰｍ５の主端子Ｌｕ２（回路基板Ｐｂ５の導体パターンＰｔ２３、配線Ｗ２６、及び接続導体ＢＬｕ２）とリアクトル８１（図２）とを介して、系統電源１０の端子Ｔ１に接続されている。スイッチＳｖ２のソースは、パワーモジュールＰｍ６の主端子Ｌｖ２（回路基板Ｐｂ６の導体パターンＰｔ２８、配線Ｗ３６、及び接続導体ＢＬｖ２）とリアクトル８２とを介して、系統電源１０の端子Ｔ２に接続されている。
The source of the switch Su2 is connected to the terminal T1 of the
このように、インバータ２のスイッチＳｕ２，Ｓｖ２のドレインは、直流電源３の正極ではなくて、チョッパ回路１４のスイッチＳｕ３，Ｓｖ３のドレインに接続されている。これ以外の実施の形態５のインバータ２の回路構成は、実施の形態１のインバータ２の回路構成と同じである。
Thus, the drains of the switches Su2 and Sv2 of the
制御部１１Ａは、実施の形態１の制御部１１と同様に、インバータ１の駆動回路Ｄ１１，Ｄ１２とインバータ２の駆動回路Ｄ２１，Ｄ２２とにＰＷＭ信号を出力して、インバータ１，２の各スイッチのオンオフを制御する。制御部１１Ａは、更に、チョッパ回路１４の駆動回路Ｄ３１，Ｄ３２にＰＷＭ信号を出力して、チョッパ回路１４のスイッチＳｕ３，Ｓｘ３，Ｓｖ３，Ｓｙ３のオンオフを制御する。
The
この場合において、制御部１１Ａは、スイッチＳｖ３，Ｓｙ３のゲートに出力されるＰＷＭ信号を生成するためのキャリア信号の位相を、スイッチＳｕ３，Ｓｘ３のゲートに出力されるＰＷＭ信号を生成するためのキャリア信号の位相を基準として、１８０度シフトしている。
In this case, the
このように、位相が１８０度シフトされたキャリア信号を用いて、ＰＷＭ信号を生成することによって、入出力電流のリップルがキャンセルされる。特に、チョッパ回路１４のＰＷＭ信号のデューティ比が５０％のときは、リップルが完全にキャンセルされる。このため、平滑コンデンサ４，１６に流れる電流に含まれるリップルも相殺され、平滑コンデンサ４，１６に流れる電流のリップルも低減できる。
Thus, the ripple of the input / output current is canceled by generating the PWM signal using the carrier signal whose phase is shifted by 180 degrees. In particular, when the duty ratio of the PWM signal of the
本実施形態では、平滑コンデンサ４，１６は、電解コンデンサで構成されている。電解コンデンサは、リップルに起因して自己発熱する。この自己発熱は、電解コンデンサの寿命に影響を与える。そのため、リップルを低減することにより、電解コンデンサの寿命を考慮して多数設けられた電解コンデンサの個数を削減でき、低コスト化を図ることができる。或いは、リップルを低減することにより、個数はそのままで、電解コンデンサの長寿命化を図ることにより商品の付加価値を向上することができる。
In the present embodiment, the smoothing
次に、図１２、図１３を参照して、実施の形態５における回路基板Ｐｂ５，Ｐｂ６上でのインバータ１，２及びチョッパ回路１４の各スイッチの配置が説明される。
Next, with reference to FIGS. 12 and 13, the arrangement of the switches of
図１２中、回路基板Ｐｂ５の左端からＸ方向に順に、インバータ１のスイッチＳｕ１，Ｓｘ１、インバータ２のスイッチＳｕ２，Ｓｘ２、チョッパ回路１４のスイッチＳｕ３，Ｓｘ３が、配置されている。すなわち、インバータ２のスイッチＳｕ２，Ｓｘ２は、インバータ１のスイッチＳｕ１，Ｓｘ１と、チョッパ回路１４のスイッチＳｕ３，Ｓｘ３とに挟まれて、配置されている。
In FIG. 12, switches Su1 and Sx1 of the
インバータ１のみが駆動され、インバータ２の駆動が停止されている場合には、回路基板Ｐｂ５上では、図１２中、回路基板Ｐｂ５の左端に配置されているインバータ１のスイッチＳｕ１，Ｓｘ１と、回路基板Ｐｂ５の右端に配置されているチョッパ回路１４のスイッチＳｕ３，Ｓｘ３とが発熱し、回路基板Ｐｂ５の中央に配置されているインバータ２のスイッチＳｕ２，Ｓｘ２は発熱しない。図１２のようなスイッチの配置により、インバータ１のみが駆動され、インバータ２の駆動が停止されている場合に、回路基板Ｐｂ５上で、発熱源となるインバータ１のスイッチとチョッパ回路１４のスイッチとの間の距離が大きくされている。
When only the
図１３中、回路基板Ｐｂ６の左端からＸ方向に順に、インバータ１のスイッチＳｖ１，Ｓｙ１、インバータ２のスイッチＳｖ２，Ｓｙ２、チョッパ回路１４のスイッチＳｖ３，Ｓｙ３が、配置されている。すなわち、インバータ２のスイッチＳｖ２，Ｓｙ２は、インバータ１のスイッチＳｖ１，Ｓｙ１と、チョッパ回路１４のスイッチＳｖ３，Ｓｙ３とに挟まれて、配置されている。
In FIG. 13, the switches Sv1, Sy1 of the
インバータ１のみが駆動され、インバータ２の駆動が停止されている場合には、回路基板Ｐｂ６上では、図１３中、回路基板Ｐｂ６の左端に配置されているインバータ１のスイッチＳｖ１，Ｓｙ１と、回路基板Ｐｂ６の右端に配置されているチョッパ回路１４のスイッチＳｖ３，Ｓｙ３とが発熱し、回路基板Ｐｂ６の中央に配置されているインバータ２のスイッチＳｖ２，Ｓｙ２は発熱しない。図１３のようなスイッチの配置により、インバータ１のみが駆動され、インバータ２の駆動が停止されている場合に、回路基板Ｐｂ６上で、発熱源となるインバータ１のスイッチとチョッパ回路１４のスイッチとの間の距離が大きくされている。
When only the
したがって、実施の形態５によれば、実施の形態１と同様に、インバータ１のみが駆動され、インバータ２の駆動が停止されている際に、インバータ１の各スイッチ及びチョッパ回路１４の各スイッチを良好に放熱することができ、スイッチにおける損失を低減することができる。
Therefore, according to the fifth embodiment, as in the first embodiment, when only the
（実施の形態６）
図１５は、実施の形態６の系統連系インバータ装置に使用されるパワーモジュールの構成を概略的に示す図である。以下、上記実施の形態と異なる点を中心に、実施の形態６が説明される。
(Embodiment 6)
FIG. 15 is a diagram schematically showing a configuration of a power module used in the grid interconnection inverter device of the sixth embodiment. Hereinafter, the sixth embodiment will be described focusing on differences from the above-described embodiment.
実施の形態６は、実施の形態５と同様にチョッパ回路１４（図１４）を備えているが、パワーモジュールの構成が、実施の形態５と異なっている。 The sixth embodiment includes a chopper circuit 14 (FIG. 14) as in the fifth embodiment, but the configuration of the power module is different from that of the fifth embodiment.
図１５に示されるように、実施の形態６では、３つのパワーモジュールＰｍ１１，Ｐｍ１２，Ｐｍｃが使用される。パワーモジュールＰｍ１１，Ｐｍ１２は、それぞれ、図６に示されるパワーモジュールＰｍ１１，Ｐｍ１２と同様に構成されている。すなわち、回路基板Ｐｂ５には、インバータ１（図７）の４つのスイッチＳｕ１，Ｓｘ１，Ｓｖ１，Ｓｙ１と、４つの接続導体ＢＴｐ１０，ＢＴｎ１０，ＢＬｕ１０，ＢＬｖ１０とが実装されている。回路基板Ｐｂ６には、インバータ２（図７）の４つのスイッチＳｕ２，Ｓｘ２，Ｓｖ２，Ｓｙ２と、４つの接続導体ＢＴｐ２０，ＢＴｎ２０，ＢＬｕ２０，ＢＬｖ２０とが実装されている。 As shown in FIG. 15, in the sixth embodiment, three power modules Pm11, Pm12, and Pmc are used. The power modules Pm11 and Pm12 are configured similarly to the power modules Pm11 and Pm12 shown in FIG. That is, on the circuit board Pb5, the four switches Su1, Sx1, Sv1, Sy1 of the inverter 1 (FIG. 7) and the four connection conductors BTp10, BTn10, BLu10, BLv10 are mounted. On the circuit board Pb6, four switches Su2, Sx2, Sv2, Sy2 of the inverter 2 (FIG. 7) and four connection conductors BTp20, BTn20, BLu20, BLv20 are mounted.
なお、インバータ１のスイッチＳｕ１，Ｓｖ１のドレインは、接続導体ＢＴｐ１０を介して、直流電源３の正極ではなくて、実施の形態５と同様に、チョッパ回路１４（図１４）のスイッチＳｕ３，Ｓｖ３のドレインに接続されている。また、インバータ２のスイッチＳｕ２，Ｓｖ２のドレインは、接続導体ＢＴｐ２０を介して、直流電源３の正極ではなくて、実施の形態５と同様に、チョッパ回路１４（図１４）のスイッチＳｕ３，Ｓｖ３のドレインに接続されている。
Note that the drains of the switches Su1 and Sv1 of the
パワーモジュールＰｍｃは、回路基板Ｐｂｃを備える。回路基板Ｐｂｃには、チョッパ回路１４（図１４）の４つのスイッチＳｕ３，Ｓｘ３，Ｓｖ３，Ｓｙ３と、４つの接続導体ＢＴｐ３０，ＢＴｎ３０，ＢＬｕ３０，ＢＬｖ３０とが実装されている。 The power module Pmc includes a circuit board Pbc. Four switches Su3, Sx3, Sv3, Sy3 of the chopper circuit 14 (FIG. 14) and four connection conductors BTp30, BTn30, BLu30, BLv30 are mounted on the circuit board Pbc.
回路基板Ｐｂｃに実装されたスイッチＳｕ３及びスイッチＳｖ３のドレインは、回路基板Ｐｂｃの導体パターンＰｔｃ１及び接続導体ＢＴｐ３０を介して、平滑コンデンサ４（図１４）の正極に接続されている。スイッチＳｕ３のソースは、配線Ｗｃ１と導体パターンＰｔｃ２とを介して、スイッチＳｘ３のドレインに接続されている。スイッチＳｖ３のソースは、配線Ｗｃ３と導体パターンＰｔｃ３とを介して、スイッチＳｙ３のドレインに接続されている。スイッチＳｘ３のソースは、回路基板Ｐｂｃの配線Ｗｃ２、導体パターンＰｔｃ４、及び接続導体ＢＴｎ３０を介して、直流電源３（図１４）の負極に接続されている。スイッチＳｙ３のソースは、回路基板Ｐｂｃの配線Ｗｃ４、導体パターンＰｔｃ４、及び接続導体ＢＴｎ３０を介して、直流電源３（図１４）の負極に接続されている。スイッチＳｕ３，Ｓｘ３，Ｓｖ３，Ｓｙ３のゲートは、配線及び導体パターンＰｇを介して、駆動回路Ｄ３１（図１４）に接続されている。 The drains of the switch Su3 and the switch Sv3 mounted on the circuit board Pbc are connected to the positive electrode of the smoothing capacitor 4 (FIG. 14) via the conductor pattern Ptc1 and the connection conductor BTp30 of the circuit board Pbc. The source of the switch Su3 is connected to the drain of the switch Sx3 via the wiring Wc1 and the conductor pattern Ptc2. The source of the switch Sv3 is connected to the drain of the switch Sy3 via the wiring Wc3 and the conductor pattern Ptc3. The source of the switch Sx3 is connected to the negative electrode of the DC power supply 3 (FIG. 14) via the wiring Wc2 of the circuit board Pbc, the conductor pattern Ptc4, and the connection conductor BTn30. The source of the switch Sy3 is connected to the negative electrode of the DC power supply 3 (FIG. 14) via the wiring Wc4 of the circuit board Pbc, the conductor pattern Ptc4, and the connection conductor BTn30. The gates of the switches Su3, Sx3, Sv3, Sy3 are connected to the drive circuit D31 (FIG. 14) via the wiring and the conductor pattern Pg.
スイッチＳｕ３のソースは、回路基板Ｐｂｃの配線Ｗｃ１、導体パターンＰｔｃ２及び接続導体ＢＬｕ３０とリアクトル１５１（図１４）とを介して、直流電源３（図１４）の正極に接続されている。スイッチＳｖ３のソースは、回路基板Ｐｂ６の配線Ｗｃ３、導体パターンＰｔｃ３、及び接続導体ＢＬｖ３０とリアクトル１５２（図１４）とを介して、直流電源３（図１４）の正極に接続されている。 The source of the switch Su3 is connected to the positive electrode of the DC power supply 3 (FIG. 14) through the wiring Wc1, the conductor pattern Ptc2, the connection conductor BLu30, and the reactor 151 (FIG. 14) of the circuit board Pbc. The source of the switch Sv3 is connected to the positive electrode of the DC power supply 3 (FIG. 14) via the wiring Wc3 of the circuit board Pb6, the conductor pattern Ptc3, the connection conductor BLv30, and the reactor 152 (FIG. 14).
回路基板Ｐｂ１１、回路基板Ｐｂ１２、及び回路基板Ｐｂｃは、Ｘ方向に、回路基板Ｐｂ１１、回路基板Ｐｂ１２、及び回路基板Ｐｂｃの順で、同一の放熱器Ｈｓ５に密着して配置されている。 The circuit board Pb11, the circuit board Pb12, and the circuit board Pbc are arranged in close contact with the same radiator Hs5 in the order of the circuit board Pb11, the circuit board Pb12, and the circuit board Pbc in the X direction.
インバータ１のみが駆動され、インバータ２の駆動が停止されている場合には、図１５中、左端に配置されている回路基板Ｐｂ１１と、右端に配置されている回路基板Ｐｂｃとが発熱し、中央に配置されている回路基板Ｐｂ１２は発熱しない。図１５のように回路基板Ｐｂ１１，Ｐｂ１２，Ｐｂｃを放熱器Ｈｓ５に密着して配置することにより、インバータ１のみが駆動され、インバータ２の駆動が停止されている場合に、発熱源となる回路基板Ｐｂ１１と回路基板Ｐｂｃとの間の距離が大きくされている。
When only the
したがって、実施の形態６によれば、実施の形態１と同様に、インバータ１のみが駆動され、インバータ２の駆動が停止されている際に、インバータ１の各スイッチ及びチョッパ回路１４の各スイッチを良好に放熱することができ、スイッチにおける損失を低減することができる。
Therefore, according to the sixth embodiment, as in the first embodiment, when only the
（実施の形態７）
図１６は、実施の形態７の系統連系インバータ装置に使用されるパワーモジュールの構成を概略的に示す図である。図１７は、実施の形態７の系統連系インバータ装置の回路を概略的に示す図である。以下、上記実施の形態と異なる点を中心に、実施の形態７が説明される。
(Embodiment 7)
FIG. 16 is a diagram schematically showing a configuration of a power module used in the grid interconnection inverter device of the seventh embodiment. FIG. 17 is a diagram schematically showing a circuit of the grid interconnection inverter device of the seventh embodiment. Hereinafter,
実施の形態６では、インバータ１，２及びチョッパ回路１４の４つのスイッチは、それぞれ１枚の回路基板に実装されていた。これに対して、実施の形態７では、インバータ１，２及びチョッパ回路１４の４つのスイッチは、それぞれ２つずつに分けて２枚の回路基板に実装されている。
In the sixth embodiment, the four switches of the
実施の形態７の系統連系インバータ装置は、インバータ１，２及びチョッパ回路１４を備えており、図１７に示されるように、電気的な回路構成は、実施の形態５（図１４）と同様である。
The grid interconnection inverter device of the seventh embodiment includes
実施の形態７の系統連系インバータ装置は、図１６に示されるように、６つのパワーモジュールＰｍ１ａ，Ｐｍ１ｂ，Ｐｍ１ｃ，Ｐｍ２ａ，Ｐｍ２ｂ，Ｐｍ２ｃを含む。 As shown in FIG. 16, the grid-connected inverter device of the seventh embodiment includes six power modules Pm1a, Pm1b, Pm1c, Pm2a, Pm2b, and Pm2c.
インバータ１のスイッチＳｕ１，Ｓｘ１は、パワーモジュールＰｍ１ａの回路基板Ｐｂ１ａに実装され、スイッチＳｖ１，Ｓｙ１は、パワーモジュールＰｍ２ａの回路基板Ｐｂ２ａに実装されている。
The switches Su1 and Sx1 of the
インバータ２のスイッチＳｕ２，Ｓｘ２は、パワーモジュールＰｍ１ｂの回路基板Ｐｂ１ｂに実装され、スイッチＳｖ２，Ｓｙ２は、パワーモジュールＰｍ２ｂの回路基板Ｐｂ２ｂに実装されている。
The switches Su2 and Sx2 of the
チョッパ回路１４のスイッチＳｕ３，Ｓｘ３は、パワーモジュールＰｍ１ｃの回路基板Ｐｂ１ｃに実装され、スイッチＳｖ３，Ｓｙ３は、パワーモジュールＰｍ２ｃの回路基板Ｐｂ２ｃに実装されている。
The switches Su3 and Sx3 of the
６つの回路基板Ｐｂ１ａ、回路基板Ｐｂ１ｂ、回路基板Ｐｂ１ｃ、回路基板Ｐｂ２ａ、回路基板Ｐｂ２ｂ、及び回路基板Ｐｂ２ｃは、同一の放熱器Ｈｓ６に密着して配置されている。 The six circuit boards Pb1a, the circuit board Pb1b, the circuit board Pb1c, the circuit board Pb2a, the circuit board Pb2b, and the circuit board Pb2c are arranged in close contact with the same radiator Hs6.
回路基板Ｐｂ１ａ、回路基板Ｐｂ１ｂ、回路基板Ｐｂ１ｃは、Ｘ方向に、この順で、配置されている。回路基板Ｐｂ２ａは、Ｙ方向に、回路基板Ｐｂ１ａと隣り合って配置されている。回路基板Ｐｂ２ａ、回路基板Ｐｂ２ｂ、回路基板Ｐｂ２ｃは、Ｘ方向に、この順で、配置されている。 The circuit board Pb1a, the circuit board Pb1b, and the circuit board Pb1c are arranged in this order in the X direction. The circuit board Pb2a is disposed adjacent to the circuit board Pb1a in the Y direction. The circuit board Pb2a, the circuit board Pb2b, and the circuit board Pb2c are arranged in this order in the X direction.
インバータ１のみが駆動され、インバータ２の駆動が停止されている場合には、図１６中、左端に配置されている回路基板Ｐｂ１ａ，Ｐｂ２ａと、右端に配置されている回路基板Ｐｂ１ｃ，Ｐｂ２ｃとが発熱し、中央に配置されている回路基板Ｐｂ１ｂ，Ｐｂ２ｂは発熱しない。図１７のように６つの回路基板を同一の放熱器Ｈｓ６に密着して配置することにより、インバータ１のみが駆動され、インバータ２の駆動が停止されている場合に、発熱源となる回路基板Ｐｂ１ａ，Ｐｂ２ａと、回路基板Ｐｂ１ｃ，Ｐｂ２ｃとの間の距離が大きくされている。
When only the
したがって、実施の形態７によれば、実施の形態１と同様に、インバータ１のみが駆動され、インバータ２の駆動が停止されている際に、インバータ１の各スイッチ及びチョッパ回路１４の各スイッチを良好に放熱することができ、スイッチにおける損失を低減することができる。
Therefore, according to the seventh embodiment, as in the first embodiment, when only the
（実施の形態８）
図１８、図１９は、実施の形態８の系統連系インバータ装置に使用されるパワーモジュールの構成を概略的に示す図である。図２０，図２１は、実施の形態８の系統連系インバータ装置の回路を概略的に示す図である。図２２は、実施の形態８の制御部１１の構成を示すブロック図である。以下、上記実施の形態と異なる点を中心に、実施の形態８が説明される。
(Embodiment 8)
18 and 19 are diagrams schematically showing a configuration of a power module used in the grid interconnection inverter device of the eighth embodiment. 20 and 21 are diagrams schematically showing a circuit of the grid-connected inverter device of the eighth embodiment. FIG. 22 is a block diagram illustrating a configuration of the
上記各実施の形態では、インバータ１，２は、それぞれ単相インバータで構成されていた。これに対して、実施の形態８では、インバータ１，２は、それぞれ３相インバータで構成されている。
In the above embodiments, the
図１８、図１９に示されるように、実施の形態８の系統連系インバータ装置は、２つのパワーモジュールＰｍ７，Ｐｍ８を使用する。パワーモジュールＰｍ７は、回路基板Ｐｂ７を備え、パワーモジュールＰｍ８は、回路基板Ｐｂ８を備える。回路基板Ｐｂ７には、６つのスイッチＳｕ１，Ｓｘ１，Ｓｕ２，Ｓｘ２，Ｓｗ１，Ｓｚ１と、６つの接続導体ＢＴｐ１，ＢＴｎ１，ＢＬｕ１，ＢＬｕ２，ＢＬｗ１、ＢＴｎ３とが実装されている。回路基板Ｐｂ８には、６つのスイッチＳｖ１，Ｓｙ１，Ｓｖ２，Ｓｙ２，Ｓｗ２，Ｓｚ２と、６つの接続導体ＢＴｐ２，ＢＴｎ２，ＢＬｖ１，ＢＬｖ２，ＢＬｗ２，ＢＴｎ４とが実装されている。各接続導体は、パワーモジュールＰｍ７，Ｐｍ８の各主端子を外部に接続するためのものである。 As shown in FIGS. 18 and 19, the system interconnection inverter device of the eighth embodiment uses two power modules Pm7 and Pm8. The power module Pm7 includes a circuit board Pb7, and the power module Pm8 includes a circuit board Pb8. On the circuit board Pb7, six switches Su1, Sx1, Su2, Sx2, Sw1, Sz1 and six connection conductors BTp1, BTn1, BLu1, BLu2, BLw1, BTn3 are mounted. On the circuit board Pb8, six switches Sv1, Sy1, Sv2, Sy2, Sw2, Sz2 and six connection conductors BTp2, BTn2, BLv1, BLv2, BLw2, BTn4 are mounted. Each connection conductor is for connecting the main terminals of the power modules Pm7 and Pm8 to the outside.
図２０、図２１に示されるように、実施の形態８の系統連系インバータ装置は、インバータ１，２、直流電源３、平滑コンデンサ４、制御部１１、電流センサ５，６、リアクトル７，８、フィルタコンデンサ９、及び電圧センサ１２を備え、負荷Ｚ及び系統電源１０に接続される。
As shown in FIGS. 20 and 21, the grid-connected inverter device of the eighth embodiment includes
リアクトル７は、３つのリアクトル７１，７２，７３を含み、リアクトル８は、３つのリアクトル８１，８２，８３を含む。図１８〜図２１において、インバータ１，２、平滑コンデンサ４、制御部１１、電流センサ５，６、リアクトル７，８、フィルタコンデンサ９、電圧センサ１２、及びパワーモジュールＰｍ７，Ｐｍ８は、電力変換装置を構成する。
インバータ１，２は、直流電源３に並列接続され、フルブリッジの３相インバータで構成されている。具体的には、インバータ１は、回路基板Ｐｂ７に実装されたスイッチＳｕ１，Ｓｘ１，Ｓｗ１，Ｓｚ１と、回路基板Ｐｂ８に実装されたスイッチＳｖ１，Ｓｙ１と、駆動回路Ｄｕ１，Ｄｖ１，Ｄｗ１とを備える。スイッチＳｕ１，Ｓｘ１はＵ相のスイッチであり、スイッチＳｖ１，Ｓｙ１はＶ相のスイッチであり、スイッチＳｗ１，Ｓｚ１はＷ相のスイッチである。
The
インバータ２は、回路基板Ｐｂ７に実装されたスイッチＳｕ２，Ｓｘ２と、回路基板Ｐｂ８に実装されたスイッチＳｖ２，Ｓｙ２，Ｓｗ２，Ｓｚ２と、駆動回路Ｄｕ２，Ｄｖ２，Ｄｗ２とを備える。スイッチＳｕ２，Ｓｘ２はＵ相のスイッチであり、スイッチＳｖ２，Ｓｙ２はＶ相のスイッチであり、スイッチＳｗ２，Ｓｚ２はＷ相のスイッチである。
The
各スイッチ（スイッチング素子の一例）は、本実施形態では、それぞれ、ＮチャネルＭＯＳＦＥＴで構成されている。代替的に、各スイッチは、ＰチャネルＭＯＳＦＥＴが採用されてもよいし、ＩＧＢＴが採用されてもよい。 Each switch (an example of a switching element) is configured by an N-channel MOSFET in the present embodiment. Alternatively, each switch may be a P-channel MOSFET or an IGBT.
まず、インバータ１の回路構成が説明される。回路基板Ｐｂ７に実装されたスイッチＳｕ１のドレインは、パワーモジュールＰｍ７の主端子Ｔｐ１を介して（回路基板Ｐｂ７の導体パターンＰｔ２１及び接続導体ＢＴｐ１を介して）、直流電源３の正極に接続されている。スイッチＳｕ１のソースは、配線Ｗ２１と導体パターンＰｔ２２とを介して、スイッチＳｘ１のドレインに接続されている。スイッチＳｘ１のソースは、パワーモジュールＰｍ７の主端子Ｔｎ１を介して（回路基板Ｐｂ７の配線Ｗ２２、導体パターンＰｔ２５、及び接続導体ＢＴｎ１を介して）、直流電源３の負極に接続されている。スイッチＳｕ１，Ｓｘ１のゲートは、配線及び導体パターンＰｇを介して、駆動回路Ｄｕ１に接続されている。
First, the circuit configuration of the
回路基板Ｐｂ７に実装されたスイッチＳｗ１のドレインは、パワーモジュールＰｍ７の主端子Ｔｐ１を介して（回路基板Ｐｂ７の導体パターンＰｔ２１及び接続導体ＢＴｐ１を介して）、直流電源３の正極に接続されている。スイッチＳｗ１のソースは、配線Ｗ２７と導体パターンＰｔ２４とを介して、スイッチＳｚ１のドレインに接続されている。スイッチＳｚ１のソースは、パワーモジュールＰｍ７の主端子Ｔｎ３を介して（回路基板Ｐｂ７の配線Ｗ２８、導体パターンＰｔ２５、及び接続導体ＢＴｎ３を介して）、直流電源３の負極に接続されている。スイッチＳｗ１，Ｓｚ１のゲートは、配線及び導体パターンＰｇを介して、駆動回路Ｄｗ１に接続されている。
The drain of the switch Sw1 mounted on the circuit board Pb7 is connected to the positive electrode of the
回路基板Ｐｂ８に実装されたスイッチＳｖ１のドレインは、パワーモジュールＰｍ８の主端子Ｔｐ２を介して（回路基板Ｐｂ８の導体パターンＰｔ２６及び接続導体ＢＴｐ２を介して）、直流電源３の正極に接続されている。スイッチＳｖ１のソースは、配線Ｗ３１と導体パターンＰｔ２７とを介して、スイッチＳｙ１のドレインに接続されている。スイッチＳｙ１のソースは、パワーモジュールＰｍ８の主端子Ｔｎ２を介して（回路基板Ｐｂ８の配線Ｗ３２、導体パターンＰｔ３０、及び接続導体ＢＴｎ２を介して）、直流電源３の負極に接続されている。スイッチＳｖ１，Ｓｙ１のゲートは、配線及び導体パターンＰｇを介して、駆動回路Ｄｖ１に接続されている。
The drain of the switch Sv1 mounted on the circuit board Pb8 is connected to the positive electrode of the
スイッチＳｕ１のソース（スイッチＳｘ１のドレイン）は、パワーモジュールＰｍ７の主端子Ｌｕ１（回路基板Ｐｂ７の導体パターンＰｔ２２、配線Ｗ２３、及び接続導体ＢＬｕ１）とリアクトル７１とを介して、系統電源１０の端子Ｔｕに接続されている。スイッチＳｖ１のソース（スイッチＳｙ１のドレイン）は、パワーモジュールＰｍ８の主端子Ｌｖ１（回路基板Ｐｂ８の導体パターンＰｔ２７、配線Ｗ３３、及び接続導体ＢＬｖ１）とリアクトル７２とを介して、系統電源１０の端子Ｔｖに接続されている。スイッチＳｗ１のソース（スイッチＳｚ１のドレイン）は、パワーモジュールＰｍ７の主端子Ｌｗ１（回路基板Ｐｂ７の導体パターンＰｔ２４、配線Ｗ２９、及び接続導体ＢＬｗ１）とリアクトル７３とを介して、系統電源１０の端子Ｔｗに接続されている。
The source of the switch Su1 (the drain of the switch Sx1) is connected to the terminal Tu of the
次に、インバータ２の回路構成が説明される。回路基板Ｐｂ７に実装されたスイッチＳｕ２のドレインは、パワーモジュールＰｍ７の主端子Ｔｐ１を介して（回路基板Ｐｂ７の導体パターンＰｔ２１及び接続導体ＢＴｐ１を介して）、直流電源３の正極に接続されている。スイッチＳｕ２のソースは、配線Ｗ２４と導体パターンＰｔ２３とを介して、スイッチＳｘ２のドレインに接続されている。スイッチＳｘ２のソースは、パワーモジュールＰｍ７の主端子Ｔｎ３を介して（回路基板Ｐｂ７の配線Ｗ２５、導体パターンＰｔ２５、及び接続導体ＢＴｎ３を介して）、直流電源３の負極に接続されている。スイッチＳｕ２，Ｓｘ２のゲートは、配線及び導体パターンＰｇを介して、駆動回路Ｄｕ２に接続されている。
Next, the circuit configuration of the
回路基板Ｐｂ８に実装されたスイッチＳｖ２のドレインは、パワーモジュールＰｍ８の主端子Ｔｐ２を介して（回路基板Ｐｂ８の導体パターンＰｔ２６及び接続導体ＢＴｐ２を介して）、直流電源３の正極に接続されている。スイッチＳｖ２のソースは、配線Ｗ３４と導体パターンＰｔ２８とを介して、スイッチＳｙ２のドレインに接続されている。スイッチＳｙ２のソースは、パワーモジュールＰｍ８の主端子Ｔｎ４を介して（回路基板Ｐｂ８の配線Ｗ３５、導体パターンＰｔ３０、及び接続導体ＢＴｎ４を介して）、直流電源３の負極に接続されている。スイッチＳｖ１，Ｓｙ１のゲートは、配線及び導体パターンＰｇを介して、駆動回路Ｄｖ２に接続されている。
The drain of the switch Sv2 mounted on the circuit board Pb8 is connected to the positive electrode of the
回路基板Ｐｂ８に実装されたスイッチＳｗ２のドレインは、パワーモジュールＰｍ８の主端子Ｔｐ２を介して（回路基板Ｐｂ７の導体パターンＰｔ２６及び接続導体ＢＴｐ２を介して）、直流電源３の正極に接続されている。スイッチＳｗ２のソースは、配線Ｗ３７と導体パターンＰｔ２９とを介して、スイッチＳｚ２のドレインに接続されている。スイッチＳｚ２のソースは、パワーモジュールＰｍ８の主端子Ｔｎ４を介して（回路基板Ｐｂ８の配線Ｗ３８、導体パターンＰｔ３０、及び接続導体ＢＴｎ４を介して）、直流電源３の負極に接続されている。スイッチＳｗ２，Ｓｚ２のゲートは、配線及び導体パターンＰｇを介して、駆動回路Ｄｗ２に接続されている。
The drain of the switch Sw2 mounted on the circuit board Pb8 is connected to the positive electrode of the
スイッチＳｕ２のソース（スイッチＳｘ２のドレイン）は、パワーモジュールＰｍ７の主端子Ｌｕ２（回路基板Ｐｂ７の導体パターンＰｔ２３、配線Ｗ２６、及び接続導体ＢＬｕ２）とリアクトル８１とを介して、系統電源１０の端子Ｔｕに接続されている。スイッチＳｖ２のソース（スイッチＳｙ２のドレイン）は、パワーモジュールＰｍ８の主端子Ｌｖ２（回路基板Ｐｂ８の導体パターンＰｔ２８、配線Ｗ３６、及び接続導体ＢＬｖ２）とリアクトル８２とを介して、系統電源１０の端子Ｔｖに接続されている。スイッチＳｗ２のソース（スイッチＳｚ２のドレイン）は、パワーモジュールＰｍ８の主端子Ｌｗ２（回路基板Ｐｂ８の導体パターンＰｔ２９、配線Ｗ３９、及び接続導体ＢＬｗ２）とリアクトル８３とを介して、系統電源１０の端子Ｔｗに接続されている。
The source of the switch Su2 (the drain of the switch Sx2) is connected to the terminal Tu of the
制御部１１から出力されるＰＷＭ信号に従い、インバータ１の駆動回路Ｄｕ１は、スイッチＳｕ１，Ｓｘ１のオンオフを切り替え、駆動回路Ｄｖ１は、スイッチＳｖ１，Ｓｙ１のオンオフを切り替え、駆動回路Ｄｗ１は、スイッチＳｗ１，Ｓｚ１のオンオフを切り替える。制御部１１から出力されるＰＷＭ信号に従い、インバータ２の駆動回路Ｄｕ２は、スイッチＳｕ２，Ｓｘ２のオンオフを切り替え、駆動回路Ｄｖ２は、スイッチＳｖ２，Ｓｙ２のオンオフを切り替え、駆動回路Ｄｗ２は、スイッチＳｗ２，Ｓｚ２のオンオフを切り替える。
According to the PWM signal output from the
リアクトル７１，７２，７３は、それぞれ、インバータ１から出力される交流電力を平滑化し、パルス幅に応じた振幅を持つ正弦波状の交流電力を出力する。リアクトル８１，８２，８３は、それぞれ、インバータ２から出力される交流電力を平滑化し、パルス幅に応じた振幅を持つ正弦波状の交流電力を出力する。
電流センサ５１は、リアクトル７１の系統電源１０側の一端と接続点Ｋ３との間に設けられ、リアクトル７１で平滑化された交流電流Ｉｏｕｔ＿ｕ１を計測し、制御部１１に出力する。電流センサ５２は、リアクトル７３の系統電源１０側の一端と接続点Ｋ４との間に設けられ、リアクトル７３で平滑化された交流電流Ｉｏｕｔ＿ｗ１を計測し、制御部１１に出力する。
The
電流センサ５３は、リアクトル８１の系統電源１０側の一端と接続点Ｋ３との間に設けられ、リアクトル８１で平滑化された交流電流Ｉｏｕｔ＿ｕ２を計測し、制御部１１に出力する。電流センサ５４は、リアクトル８３の系統電源１０側の一端と接続点Ｋ４との間に設けられ、リアクトル８３で平滑化された交流電流Ｉｏｕｔ＿ｗ２を計測し、制御部１１に出力する。
The
接続点Ｋ３は、リアクトル７１で平滑化されたＵ相の交流電力と、リアクトル８１で平滑化されたＵ相の交流電力とを重畳する。接続点Ｋ５は、リアクトル７２で平滑化されたＶ相の交流電力と、リアクトル８２で平滑化されたＶ相の交流電力とを重畳する。接続点Ｋ４は、リアクトル７３で平滑化されたＷ相の交流電力と、リアクトル８３で平滑化されたＷ相の交流電力とを重畳する。
The connection point K3 superimposes the U-phase AC power smoothed by the
フィルタコンデンサ９１は、系統電源１０の端子Ｔｕ及びＴｖ間に接続され、Ｕ，Ｖ相間の交流電力から高周波成分を除去し、系統電源１０及び負荷Ｚに出力する。フィルタコンデンサ９２は、系統電源１０の端子Ｔｖ及びＴｗ間に接続され、Ｖ，Ｗ相間の交流電力から高周波成分を除去し、系統電源１０及び負荷Ｚに出力する。フィルタコンデンサ９３は、系統電源１０の端子Ｔｕ及びＴｗ間に接続され、Ｕ，Ｗ相間の交流電力から高周波成分を除去し、系統電源１０及び負荷Ｚに出力する。
The
フィルタコンデンサ９１には、Ｕ，Ｖ相間の交流電圧Ｖｏｕｔ＿ｕを測定するための電圧センサ（図略）が並列に接続され、フィルタコンデンサ９２には、Ｖ，Ｗ相間の交流電圧Ｖｏｕｔ＿ｖを測定するための電圧センサ（図略）が並列に接続され、フィルタコンデンサ９３には、Ｕ，Ｗ相間の交流電圧Ｖｏｕｔ＿ｗを測定するための電圧センサ（図略）が並列に接続されている。
A voltage sensor (not shown) for measuring an AC voltage Vout_u between the U and V phases is connected in parallel to the
負荷Ｚは、端子Ｔｕ，Ｔｖ，Ｔｗと接続されている。 The load Z is connected to the terminals Tu, Tv, Tw.
変調波生成部１３１は、交流電流Ｉｏｕｔ＿ｕ１，Ｉｏｕｔ＿ｗ１及び交流電圧Ｖｏｕｔ＿ｕ，Ｖｏｕｔ＿ｖ，Ｖｏｕｔ＿ｗを用いて、所望の交流電流を出力するための変調波信号であって、インバータ１に対応する変調波信号を生成し、パルス生成部１１１に出力する。
The
変調波生成部１３２は、交流電流Ｉｏｕｔ＿ｕ２，Ｉｏｕｔ＿ｗ２及び交流電圧Ｖｏｕｔ＿ｕ，Ｖｏｕｔ＿ｖ，Ｖｏｕｔ＿ｗを用いて、所望の交流電流を出力するための変調波信号であって、インバータ２に対応する変調波信号を生成し、パルス生成部１１２に出力する。
The
パルス生成部１１１は、図３と同様、変調波生成部１３１が生成した変調波信号とキャリア生成部１２１が生成したキャリア信号とを比較してインバータ１に対応するＰＷＭ信号を生成するが、インバータ１が３相インバータであるため、Ｕ相、Ｖ相、Ｗ相の位相が１２０度ずつシフトしたＰＷＭ信号を生成する。
As in FIG. 3, the
具体的には、パルス生成部１１１は、スイッチＳｕ１，Ｓｖ１，Ｓｗ１に対して位相が１２０度ずつシフトしたＰＷＭ信号であって、スイッチＳｕ１，Ｓｘ１を相補的にオン／オフさせ、スイッチＳｖ１，Ｓｙ１を相補的にオン／オフさせ、スイッチＳｗ１，Ｓｚ１を相補的にオン／オフさせるＰＷＭ信号を生成する。
Specifically, the
パルス生成部１１２は、パルス生成部１１１と同様、インバータ２に対応するＰＷＭ信号を生成する。ここで、キャリア生成部１２２が生成するキャリア信号はキャリア生成部１２１が生成するキャリア信号に対して位相が１８０度シフトしている。よって、実施の形態１と同様の原理により、リップルが相殺された交流電流が得られる。
Similar to the
キャリア生成部１２１、キャリア生成部１２２、設定部１４０、比較器１５０、及び切替指令生成部１６０は図３と同じである。
The
比較器１５０は、交流電流Ｉｏｕｔ＿ｕ１，Ｉｏｕｔ＿ｗ１をモニタしており、両交流電流と設定部１４０が設定した設定値とを比較し、比較結果を切替指令生成部１６０に出力する。
The
切替指令生成部１６０は、比較器１５０による比較結果が、交流電流Ｉｏｕｔ＿ｕ１，Ｉｏｕｔ＿ｗ１の少なくともいずれか一方の実効値が設定値以下であることを示す場合、インバータ２の駆動を停止させ、インバータ１のみを駆動させることを示す停止指示を変調波生成部１３１，１３２に出力する。この場合、切替指令生成部１６０は、パルス生成部１１２にゲートブロック信号も出力する。これにより、図３と同様にして、インバータ２の駆動が完全に停止される。
When the comparison result by the
一方、切替指令生成部１６０は、インバータ１のみを駆動させている場合において、比較器１５０による比較結果が、交流電流Ｉｏｕｔ＿ｕ１，Ｉｏｕｔ＿ｗ１の少なくともいずれか一方の実効値の１／２が設定値より大きくなったことを示す場合、変調波生成部１３１，１３２にインバータ２の駆動を再開させるための再開指示を出力すると共に、パルス生成部１１２へのゲートブロック信号の出力を停止する。これにより、図３と同様にして、インバータ１，２が駆動される。なお、実効値の１／２と設定値とを比較する理由は図３と同じである。
On the other hand, in the case where only the
次に、図１８、図１９を参照して、実施の形態８における回路基板Ｐｂ７，Ｐｂ８上でのインバータ１，２の各スイッチの配置が説明される。
Next, with reference to FIGS. 18 and 19, the arrangement of the switches of
図１８中、回路基板Ｐｂ７の左端からＸ方向に順に、インバータ１のスイッチＳｕ１，Ｓｘ１、インバータ２のスイッチＳｕ２，Ｓｘ２、インバータ１のスイッチＳｗ１，Ｓｚ１が、配置されている。すなわち、インバータ２のスイッチＳｕ２，Ｓｘ２は、インバータ１のスイッチＳｕ１，Ｓｘ１と、インバータ１のスイッチＳｗ１，Ｓｚ１とに挟まれて、配置されている。
In FIG. 18, switches Su1 and Sx1 of the
インバータ１のみが駆動され、インバータ２の駆動が停止されている場合には、回路基板Ｐｂ７上では、図１８中、回路基板Ｐｂ７の左端に配置されているインバータ１のスイッチＳｕ１，Ｓｘ１と、回路基板Ｐｂ７の右端に配置されているインバータ１のスイッチＳｗ１，Ｓｚ１とが発熱し、回路基板Ｐｂ７の中央に配置されているインバータ２のスイッチＳｕ２，Ｓｘ２は発熱しない。図１８のようなスイッチの配置により、インバータ１のみが駆動され、インバータ２の駆動が停止されている場合に、回路基板Ｐｂ７上で、発熱源となるインバータ１のスイッチの間の距離が大きくされている。
When only the
図１９中、回路基板Ｐｂ６の左端からＸ方向に順に、インバータ１のスイッチＳｖ１，Ｓｙ１、インバータ２のスイッチＳｖ２，Ｓｙ２，Ｓｗ２，Ｓｚ２が配置されている。
In FIG. 19, the switches Sv1, Sy1 of the
インバータ１のみが駆動され、インバータ２の駆動が停止されている場合には、回路基板Ｐｂ８上では、図１９中、回路基板Ｐｂ８の左端に配置されているインバータ１のスイッチＳｖ１，Ｓｙ１のみが発熱し、回路基板Ｐｂ６の中央から右端にかけて配置されているインバータ２のスイッチＳｖ２，Ｓｙ２，Ｓｗ２，Ｓｚ２は発熱しない。図１９のようなスイッチの配置により、インバータ１のみが駆動され、インバータ２の駆動が停止されている場合に、回路基板Ｐｂ８上で、発熱源となるインバータ１のスイッチが２個のみにされている。
When only the
したがって、３相インバータを採用した実施の形態８によれば、単相インバータの実施の形態１と同様に、インバータ１のみが駆動され、インバータ２の駆動が停止されている際に、インバータ１の各スイッチを良好に放熱することができ、スイッチにおける損失を低減することができる。
Therefore, according to the eighth embodiment employing a three-phase inverter, as in the first embodiment of the single-phase inverter, when only the
（変形例）
上記実施の形態では、インバータの個数は２つであったが、変形例はインバータの個数をＮ（２以上の整数）個の任意の個数としたことを特徴とする。以下、Ｎ個のインバータは単相インバータであるものとして説明する。
(Modification)
In the above embodiment, the number of inverters is two, but the modification is characterized in that the number of inverters is an arbitrary number of N (integer of 2 or more). In the following description, the N inverters are assumed to be single-phase inverters.
この場合、変調波生成部１３０は、Ｎ個のインバータに対応するＮ個の変調波生成部１３０＿１〜１３０＿Ｎを備える。また、キャリア生成部１２０は、Ｎ個のインバータに対応するＮ個のキャリア生成部１２０＿１〜１２０＿Ｎを備える。また、パルス生成部１１０は、Ｎ個のインバータに対応するＮ個のパルス生成部１１０＿１〜１１０＿Ｎを備える。
In this case, the modulation
Ｎ個のインバータが駆動されている場合、キャリア生成部１２０＿１〜１２０＿Ｎは、それぞれ、位相が３６０度／Ｎずつ位相がシフトしたキャリア信号を生成する。例えば、Ｎ＝３の場合、キャリア生成部１２０＿２，１２０＿３は、それぞれ、キャリア生成部１２０＿１が生成するキャリア信号に対して位相が１２０度、２４０度シフトされたキャリア信号を生成する。 When N inverters are driven, each of the carrier generation units 120_1 to 120_N generates a carrier signal whose phase is shifted by 360 degrees / N. For example, when N = 3, the carrier generation units 120_2 and 120_3 generate carrier signals whose phases are shifted by 120 degrees and 240 degrees with respect to the carrier signals generated by the carrier generation unit 120_1, respectively.
変調波生成部１３０＿１〜１３０＿Ｎは、それぞれ、対応するインバータが出力する交流電流Ｉｏｕｔ＿１〜Ｉｏｕｔ＿Ｎと交流電圧Ｖｏｕｔとをモニタし、交流電圧Ｖｏｕｔを目標実効値にするための変調波信号を生成する。 Modulated wave generators 130_1 to 130_N monitor AC currents Iout_1 to Iout_N and AC voltage Vout output from the corresponding inverters, respectively, and generate modulated wave signals for setting AC voltage Vout to a target effective value.
パルス生成部１１０＿１〜１１０＿Ｎは、それぞれ、対応する変調波生成部１３０＿１〜１３０＿Ｎから出力された変調波信号と、対応するキャリア生成部１２０＿１〜１２０＿Ｎから出力されたキャリア信号とを比較し、ＰＷＭ信号を生成し、生成したＰＷＭ信号を対応するインバータに出力する。 Each of the pulse generators 110_1 to 110_N compares the modulated wave signals output from the corresponding modulated wave generators 130_1 to 130_N with the carrier signals output from the corresponding carrier generators 120_1 to 120_N, and outputs the PWM signal. The generated PWM signal is output to the corresponding inverter.
比較器１５０は、Ｎ個のインバータのうち、常時駆動される１つのインバータから出力される交流電流（ここでは、便宜上、交流電流Ｉｏｕｔ１とする。）の実効値を設定値と比較する。
切替指令生成部１６０は、Ｎ個のインバータの駆動中に、比較器１５０から交流電流Ｉｏｕｔの実効値が設定値以下であることを示す比較結果を受け付けた場合、第１〜第ｊインバータを駆動させ、第ｊ＋１〜第Ｎインバータの駆動を停止させる停止指示を出力する。このとき、切替指令生成部１６０は、パルス生成部１１０＿ｊ＋１〜１１０＿Ｎにゲートブロック信号を出力する。なお、ｊは１以上、Ｎ−１以下の整数である。
The switching
Ｎ個のインバータが駆動しているときの交流電流Ｉｏｕｔ＿１〜Ｉｏｕｔ＿Ｎの実効値をＬとすると、第１〜第ｊインバータに対応する変調波生成部１３０＿１〜１３０＿ｊは、実効値がＬからＮ・Ｌ／ｊに上昇された変調波信号を生成する。一方、第ｊ＋１〜第Ｎインバータに対応する変調波生成部１３０＿ｊ＋１〜１３０＿Ｎは、実効値がＬから０に減少された変調波信号を生成する。これにより、第１〜第ｊインバータから出力された交流電流Ｉｏｕｔ＿１〜Ｉｏｕｔ＿ｊを重畳することで、実効値がＮ・Ｌの交流電流Ｉｏｕｔが生成され、切り替えの前後で、系統電源１０に出力される交流電流Ｉｏｕｔの実効値は変化しない。
When the effective values of the alternating currents Iout_1 to Iout_N when N inverters are driven are L, the modulation wave generators 130_1 to 130_j corresponding to the first to jth inverters have an effective value from L to N · L. A modulated wave signal raised to / j is generated. On the other hand, modulated wave generators 130_j + 1 to 130_N corresponding to the (j + 1) th to Nth inverters generate modulated wave signals whose effective values are reduced from L to 0. As a result, the alternating currents Iout_1 to Iout_j output from the first to jth inverters are superimposed to generate an alternating current Iout having an effective value of N · L and output to the
キャリア生成部１２０＿１〜１２０＿ｊは、切替指令生成部１６０から停止指示が出力されると、それぞれ、位相が３６０度／ｊずつシフトされたキャリア信号を生成する。
When the stop instruction is output from the switching
パルス生成部１１０＿１〜１１０＿ｊは、切替指令生成部１６０から停止指示が出力されると、それぞれ、実効値がＬからＮ・Ｌ／ｊに上昇された変調波信号と、キャリア生成部１２０＿１〜１２０＿ｊから出力されたキャリア信号とを比較し、第１〜第ｊインバータに対応するＰＷＭ信号を生成する。一方、パルス生成部１１０＿ｊ＋１〜１１０＿Ｎは、それぞれ、ＰＷＭ信号の出力を停止する。
When a stop instruction is output from the switching
ここで、キャリア信号は位相が３６０度／ｊずつシフトしているため、実施の形態１と同じ原理で、交流電流Ｉｏｕｔ＿１〜Ｉｏｕｔ＿ｊを重畳することでリップルが相殺される。 Here, since the phase of the carrier signal is shifted by 360 degrees / j, the ripple is canceled by superimposing the alternating currents Iout_1 to Iout_j on the same principle as in the first embodiment.
以上により、第１〜第ｊインバータが駆動され、第ｊ＋１〜第Ｎインバータの駆動が停止される。例えば、インバータの個数が５個、停止されるインバータの個数が２個であるとすると、第１〜第３インバータのキャリア信号は、位相が１２０度ずつシフトされた信号となる。 Thus, the first to jth inverters are driven, and the driving of the j + 1st to Nth inverters is stopped. For example, if the number of inverters is five and the number of inverters to be stopped is two, the carrier signals of the first to third inverters are signals whose phases are shifted by 120 degrees.
一方、切替指令生成部１６０は、第１〜第ｊインバータの駆動中に、比較器１５０から交流電流Ｉｏｕｔ１の実効値のｊ／Ｎが設定値より大きくなった場合、第ｊ＋１〜第Ｎインバータの駆動を再開させる再開指示を出力すると共に、パルス生成部１１０＿ｊ＋１〜１１０＿Ｎへのゲートブロック信号の出力を停止する。ここで、実効値のｊ／Ｎが設定値と比較されているのは、設定値はＮ個のインバータが駆動されている場合の交流電流Ｉｏｕｔ１の実効値（Ｌ）に基づいて設定されているからである。
On the other hand, when the j / N of the effective value of the alternating current Iout1 becomes larger than the set value from the
再開指示を受け付けた変調波生成部１３０＿１〜１３０＿ｊは、実効値がＮ・Ｌ／ｊからＬに減少された変調波信号を生成する。一方、再開指示を受け付けた変調波生成部１３０＿ｊ＋１〜１３０＿Ｎは、実効値が０からＬに上昇された変調波信号を生成する。これにより、切り替えの前後で、系統電源１０に出力される交流電流Ｉｏｕｔの実効値は変化しない。
The modulated wave generators 130_1 to 130_j that have received the restart instruction generate a modulated wave signal whose effective value is reduced from N · L / j to L. On the other hand, the modulated wave generators 130_j + 1 to 130_N that have received the restart instruction generate a modulated wave signal whose effective value is increased from 0 to L. Thereby, the effective value of the alternating current Iout output to the
そして、常に駆動されるインバータのスイッチと、最初に駆動が停止されるインバータのスイッチとは、回路基板上で、所定の隣接方向に隣り合うように配置される。 The inverter switch that is always driven and the inverter switch that stops driving first are arranged adjacent to each other in a predetermined adjacent direction on the circuit board.
例えばＮ＝３の場合の各インバータのスイッチの配置が、図１２、図１３を利用して説明される。上記実施の形態５では、図１２、図１３に示されるスイッチＳｕ３，Ｓｘ３，Ｓｖ３，Ｓｙ３は、チョッパ回路１４のスイッチであった。ここでは、スイッチＳｕ３，Ｓｘ３，Ｓｖ３，Ｓｙ３は、直流電源３に対してインバータ１，２と並列に接続されたインバータ１４（第３インバータの一例）のスイッチであると定義する。すなわち、図１４に示されるチョッパ回路１４は、直流電源３に対してインバータ１，２と並列に接続されたインバータ１４と読み替える。
For example, the arrangement of the switches of each inverter when N = 3 will be described with reference to FIGS. In the fifth embodiment, the switches Su3, Sx3, Sv3, and Sy3 shown in FIGS. 12 and 13 are switches of the
この場合において、出力電力が高いときには、３個すべてのインバータ１，２，１４が駆動される。出力電力が低下すると、最初にインバータ２（第２インバータの一例）の駆動が停止され、インバータ１，１４の駆動は継続される。更に出力電力が低下すると、インバータ１４の駆動も停止されて、インバータ１（第１インバータの一例）のみが駆動される。
In this case, when the output power is high, all three
図１２中、回路基板Ｐｂ５の左端からＸ方向に順に、インバータ１のスイッチＳｕ１，Ｓｘ１、インバータ２のスイッチＳｕ２，Ｓｘ２、インバータ１４のスイッチＳｕ３，Ｓｘ３が、配置されている。すなわち、インバータ２のスイッチＳｕ２，Ｓｘ２は、インバータ１のスイッチＳｕ１，Ｓｘ１と、インバータ１４のスイッチＳｕ３，Ｓｘ３とに挟まれて、配置されている。
In FIG. 12, the switches Su1 and Sx1 of the
インバータ１，１４が駆動され、インバータ２の駆動が停止されている場合には、回路基板Ｐｂ５上では、図１２中、回路基板Ｐｂ５の左端に配置されているインバータ１のスイッチＳｕ１，Ｓｘ１と、回路基板Ｐｂ５の右端に配置されているインバータ１４のスイッチＳｕ３，Ｓｘ３とが発熱し、回路基板Ｐｂ５の中央に配置されているインバータ２のスイッチＳｕ２，Ｓｘ２は発熱しない。図１２のようなスイッチの配置により、インバータ１，１４が駆動され、インバータ２の駆動が停止されている場合に、回路基板Ｐｂ５上で、発熱源となるインバータ１のスイッチとインバータ１４のスイッチとの間の距離が大きくされている。
When the
図１３中、回路基板Ｐｂ６の左端からＸ方向に順に、インバータ１のスイッチＳｖ１，Ｓｙ１、インバータ２のスイッチＳｖ２，Ｓｙ２、インバータ１４のスイッチＳｖ３，Ｓｙ３が、配置されている。すなわち、インバータ２のスイッチＳｖ２，Ｓｙ２は、インバータ１のスイッチＳｖ１，Ｓｙ１と、インバータ１４のスイッチＳｖ３，Ｓｙ３とに挟まれて、配置されている。
In FIG. 13, the switches Sv1, Sy1 of the
インバータ１，１４が駆動され、インバータ２の駆動が停止されている場合には、回路基板Ｐｂ６上では、図１３中、回路基板Ｐｂ６の左端に配置されているインバータ１のスイッチＳｖ１，Ｓｙ１と、回路基板Ｐｂ６の右端に配置されているインバータ１４のスイッチＳｖ３，Ｓｙ３とが発熱し、回路基板Ｐｂ６の中央に配置されているインバータ２のスイッチＳｖ２，Ｓｙ２は発熱しない。図１３のようなスイッチの配置により、インバータ１，１４が駆動され、インバータ２の駆動が停止されている場合に、回路基板Ｐｂ６上で、発熱源となるインバータ１のスイッチとインバータ１４のスイッチとの間の距離が大きくされている。
When the
したがって、Ｎ＝３の場合にも、インバータ１，１４が駆動され、インバータ２の駆動が停止されている際に、上記実施の形態１と同様に、インバータ１，１４の各スイッチを良好に放熱することができ、スイッチにおける損失を低減することができる。
Therefore, even when N = 3, when the
以上のように、インバータの個数をＮ個とした場合であっても、常に駆動されるインバータ（例えば第１インバータ）のスイッチと、最初に駆動が停止されるインバータ（例えば第Ｎインバータ）のスイッチとが、回路基板上で、所定の隣接方向に隣り合うように配置される。この配置によって、最初に駆動が停止されるインバータの駆動が停止された際に、上記実施の形態１と同様に、常に駆動されるインバータのスイッチを良好に放熱することができ、インバータのスイッチの損失を低減することができる。 As described above, even when the number of inverters is N, the switch of the inverter that is always driven (for example, the first inverter) and the switch of the inverter that is first stopped (for example, the Nth inverter) Are arranged adjacent to each other in a predetermined adjacent direction on the circuit board. With this arrangement, when the drive of the inverter whose drive is first stopped is stopped, the switch of the inverter that is always driven can be radiated well, as in the first embodiment, and the inverter switch Loss can be reduced.
（その他）
上記各実施の形態では、スイッチは、ＭＯＳＦＥＴのみで構成されているが、本開示は、これに限られない。例えば、スイッチは、ＭＯＳＦＥＴと、ＭＯＳＦＥＴの寄生ダイオードと同じ向きに並列に接続されたショットキーバリアダイオードとによって構成されてもよい。
(Other)
In each said embodiment, although the switch is comprised only by MOSFET, this indication is not restricted to this. For example, the switch may be constituted by a MOSFET and a Schottky barrier diode connected in parallel in the same direction as the parasitic diode of the MOSFET.
上記各実施の形態では、フルブリッジ回路の単相インバータが例示されているが、本開示は、これに限定されるものではない。例えば３相インバータでも、各スイッチを同様に配置することにより、同様の効果を得ることができる。また、単相インバータ又は３相インバータをハーフブリッジ回路で構成してもよい。 In each of the above embodiments, a single-phase inverter of a full bridge circuit is exemplified, but the present disclosure is not limited to this. For example, even in a three-phase inverter, the same effect can be obtained by arranging each switch in the same manner. Moreover, you may comprise a single phase inverter or a three-phase inverter with a half-bridge circuit.
本開示は、太陽電池といった種々の発電装置と系統電源とを連系させるパワーコンディショナーにとって有用である。 The present disclosure is useful for a power conditioner that links various power generation devices such as solar cells and a system power source.
１，２ インバータ
３ 直流電源
４，１６ 平滑コンデンサ
５，６ 電流センサ
７，８ リアクトル
９ フィルタコンデンサ
１０ 系統電源
１１，１１Ａ 制御部
１２ 電圧センサ
１４ チョッパ回路
１１０，１１１，１１２ パルス生成部
１２０，１２１，１２２ キャリア生成部
１３０，１３１，１３２ 変調波生成部
１４０ 設定部
１５０ 比較器
１６０ 切替指令生成部
Ｋ３，Ｋ４ 接続点
Ｈｓ１〜Ｈｓ４ 放熱器
Ｐｂ１〜Ｐｂ６ 回路基板
Ｓｕ１，Ｓｘ１，Ｓｖ１，Ｓｙ１ スイッチ
Ｓｕ２，Ｓｘ２，Ｓｖ２，Ｓｙ２ スイッチ
Ｓｕ３，Ｓｘ３，Ｓｖ３，Ｓｙ３ スイッチ
DESCRIPTION OF
Claims (7)
前記Ｎ個のインバータから出力されたＮ個の交流電力のそれぞれを平滑化するリアクトルと、
前記リアクトルにより平滑化された前記Ｎ個の交流電力を重畳し、負荷に出力する出力部と、
前記Ｎ個のインバータに対応し、３６０度／Ｎずつ位相がシフトしたＮ個のキャリア信号を生成するキャリア生成部と、
前記Ｎ個のインバータに対応し、所定の交流電流を出力するためのＮ個の変調波信号を生成する変調波生成部と、
前記Ｎ個のキャリア信号と、前記Ｎ個のキャリア信号に対応するＮ個の変調波信号とを比較して、前記Ｎ個のインバータに対応するＮ個のＰＷＭ信号を生成し、生成した前記Ｎ個のＰＷＭ信号を前記Ｎ個のインバータに出力するパルス生成部と、
前記リアクトルにより平滑化されたＮ個の電流の少なくとも１つ又は前記出力部から出力された電流を検知する電流検知部と、
前記電流検知部で検知された電流値が所定の設定値以下の場合、前記Ｎ個のインバータのうち少なくとも前記第１インバータを駆動させ、少なくとも前記第２インバータの駆動を停止させる停止指示を出力する切替制御部と、
前記第１インバータに含まれる前記スイッチング素子と、前記第２インバータに含まれる前記スイッチング素子とが実装された回路基板と、
を備え、
前記回路基板上で、前記第１インバータに含まれる前記スイッチング素子と、前記第２インバータに含まれる前記スイッチング素子とは、所定の隣接方向に隣り合って配置されている電力変換装置。 N including a first inverter and a second inverter connected in parallel to the power supply unit, each of which includes a plurality of switching elements, and converts DC power supplied from the power supply unit into AC power by switching of the switching elements. An integer greater than or equal to 2 inverters,
A reactor for smoothing each of the N AC powers output from the N inverters;
An output unit that superimposes the N AC powers smoothed by the reactor and outputs them to a load;
A carrier generation unit for generating N carrier signals corresponding to the N inverters and having a phase shifted by 360 degrees / N;
A modulation wave generation unit for generating N modulation wave signals for outputting a predetermined alternating current corresponding to the N inverters;
The N carrier signals and N modulation wave signals corresponding to the N carrier signals are compared to generate N PWM signals corresponding to the N inverters, and the generated N A pulse generator for outputting the PWM signals to the N inverters;
A current detector that detects current output from at least one of the N currents smoothed by the reactor or the output unit;
When the current value detected by the current detection unit is equal to or less than a predetermined set value, a stop instruction for driving at least the first inverter and stopping at least the second inverter among the N inverters is output. A switching control unit;
A circuit board on which the switching element included in the first inverter and the switching element included in the second inverter are mounted;
With
On the circuit board, the switching element included in the first inverter and the switching element included in the second inverter are arranged adjacent to each other in a predetermined adjacent direction.
前記第１インバータに含まれる前記スイッチング素子と、前記第２インバータに含まれる前記スイッチング素子とが、同一の前記放熱器に密着して配置されている請求項１記載の電力変換装置。 A heat radiator provided on the circuit board;
The power conversion device according to claim 1, wherein the switching element included in the first inverter and the switching element included in the second inverter are disposed in close contact with the same radiator.
前記第２インバータは、前記スイッチング素子として、第３スイッチング素子及び第４スイッチング素子を含み、
前記回路基板には、前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、及び前記第４スイッチング素子が実装され、
前記回路基板上が４象限に区分けされ、第１象限から時計回りに第２象限、第３象限、第４象限とそれぞれ定義され、
前記第１象限と前記第２象限との境界が前記隣接方向に直交するように、前記第１象限が定義され、
前記第１スイッチング素子は、前記第１象限に配置され、前記第３スイッチング素子は、前記第２象限に前記第１スイッチング素子と隣り合って配置され、前記第２スイッチング素子は、前記第３象限に前記第１スイッチング素子と隣り合って配置され、前記第４スイッチング素子は、前記第４象限に前記第１スイッチング素子と隣り合って配置されている請求項１記載の電力変換装置。 The first inverter includes a first switching element and a second switching element as the switching element,
The second inverter includes a third switching element and a fourth switching element as the switching element,
On the circuit board, the first switching element, the second switching element, the third switching element, and the fourth switching element are mounted,
The circuit board is divided into four quadrants and defined as the second quadrant, the third quadrant, and the fourth quadrant clockwise from the first quadrant,
The first quadrant is defined such that a boundary between the first quadrant and the second quadrant is orthogonal to the adjacent direction;
The first switching element is disposed in the first quadrant, the third switching element is disposed adjacent to the first switching element in the second quadrant, and the second switching element is disposed in the third quadrant. The power converter according to claim 1, wherein the fourth switching element is disposed adjacent to the first switching element in the fourth quadrant.
前記回路基板には、前記ＤＣ−ＤＣコンバータに含まれる前記スイッチング素子がさらに実装され、
前記回路基板上で、前記第２インバータに含まれる前記スイッチング素子は、前記第１インバータに含まれる前記スイッチング素子と、前記ＤＣ−ＤＣコンバータに含まれる前記スイッチング素子とに挟まれて配置されている請求項１〜３のいずれか１項に記載の電力変換装置。 DC− provided between the power supply unit and the N inverters, includes a switching element, and boosts a DC voltage output from the power supply unit by switching of the switching element and outputs the boosted voltage to the N inverters. A DC converter;
The switching element included in the DC-DC converter is further mounted on the circuit board,
On the circuit board, the switching element included in the second inverter is disposed between the switching element included in the first inverter and the switching element included in the DC-DC converter. The power converter device of any one of Claims 1-3.
前記Ｎ個のインバータは、前記第１インバータ、前記第２インバータ、及び第３インバータからなり、
前記切替制御部は、前記電流検知部で検知された電流値が所定の設定値以下の場合、前記第１インバータ及び前記第３インバータを駆動させ、前記第２インバータの駆動を停止させ、
前記回路基板には、前記第３インバータに含まれる前記スイッチング素子がさらに実装され、
前記回路基板上で、前記第２インバータに含まれる前記スイッチング素子は、前記第１インバータに含まれる前記スイッチング素子と、前記第３インバータに含まれる前記スイッチング素子とに挟まれて配置されている請求項１記載の電力変換装置。 N is 3,
The N inverters include the first inverter, the second inverter, and a third inverter,
The switching control unit drives the first inverter and the third inverter when the current value detected by the current detection unit is equal to or less than a predetermined set value, and stops driving the second inverter,
The switching element included in the third inverter is further mounted on the circuit board,
The switching element included in the second inverter is disposed between the switching element included in the first inverter and the switching element included in the third inverter on the circuit board. Item 4. The power conversion device according to Item 1.
前記電源部と前記第１インバータ及び前記第２インバータとの間に設けられ、スイッチング素子を含み、前記スイッチング素子のスイッチングにより前記電源部から出力された直流電圧を昇圧して前記第１インバータ及び前記第２インバータに出力するＤＣ−ＤＣコンバータと、
前記第１インバータ及び前記第２インバータから出力された２個の交流電力のそれぞれを平滑化するリアクトルと、
前記リアクトルにより平滑化された前記２個の交流電力を重畳し、負荷に出力する出力部と、
前記第１インバータ及び前記第２インバータに対応し、１８０度位相がシフトした２個のキャリア信号を生成するキャリア生成部と、
前記第１インバータ及び前記第２インバータに対応し、所定の交流電流を出力するための２個の変調波信号を生成する変調波生成部と、
前記２個のキャリア信号と、前記２個のキャリア信号に対応する２個の変調波信号とを比較して、前記第１インバータ及び前記第２インバータに対応する２個のＰＷＭ信号を生成し、生成した前記２個のＰＷＭ信号を前記第１インバータ及び前記第２インバータに出力するパルス生成部と、
前記リアクトルにより平滑化された２個の電流の少なくとも１つ又は前記出力部から出力された電流を検知する電流検知部と、
前記電流検知部で検知された電流値が所定の設定値以下の場合、前記第１インバータを駆動させ、前記第２インバータの駆動を停止させる停止指示を出力する切替制御部と、
前記第１インバータが実装された第１回路基板と、
前記第２インバータが実装された第２回路基板と、
前記ＤＣ−ＤＣコンバータが実装された第３回路基板と、
前記第１回路基板、前記第２回路基板、及び前記第３回路基板を放熱するための放熱器と、
を備え、
前記第１回路基板、前記第２回路基板、及び前記第３回路基板は、所定の隣接方向に前記第１回路基板、前記第２回路基板、及び前記第３回路基板の順で、同一の前記放熱器に密着して配置されている電力変換装置。 A first inverter and a second inverter connected in parallel to the power supply unit, each including a plurality of switching elements, and converting DC power supplied from the power supply unit to AC power by switching of the switching elements;
The power supply unit is provided between the first inverter and the second inverter, includes a switching element, boosts a DC voltage output from the power supply unit by switching of the switching element, and the first inverter and the A DC-DC converter that outputs to the second inverter;
A reactor for smoothing each of the two AC powers output from the first inverter and the second inverter;
An output unit that superimposes the two AC powers smoothed by the reactor and outputs them to a load;
A carrier generation unit that generates two carrier signals that are 180 degrees out of phase, corresponding to the first inverter and the second inverter;
A modulation wave generating unit that generates two modulation wave signals for outputting a predetermined alternating current, corresponding to the first inverter and the second inverter;
Comparing the two carrier signals and two modulated wave signals corresponding to the two carrier signals to generate two PWM signals corresponding to the first inverter and the second inverter; A pulse generator for outputting the generated two PWM signals to the first inverter and the second inverter;
A current detection unit that detects at least one of the two currents smoothed by the reactor or a current output from the output unit;
A switching control unit that outputs a stop instruction for driving the first inverter and stopping the driving of the second inverter when the current value detected by the current detection unit is equal to or less than a predetermined set value;
A first circuit board on which the first inverter is mounted;
A second circuit board on which the second inverter is mounted;
A third circuit board on which the DC-DC converter is mounted;
A radiator for radiating heat from the first circuit board, the second circuit board, and the third circuit board;
With
The first circuit board, the second circuit board, and the third circuit board are the same in the order of the first circuit board, the second circuit board, and the third circuit board in a predetermined adjacent direction. A power converter arranged in close contact with a radiator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015001988A JP2016127765A (en) | 2015-01-08 | 2015-01-08 | Power conversion device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015001988A JP2016127765A (en) | 2015-01-08 | 2015-01-08 | Power conversion device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016127765A true JP2016127765A (en) | 2016-07-11 |
Family
ID=56358209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015001988A Pending JP2016127765A (en) | 2015-01-08 | 2015-01-08 | Power conversion device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2016127765A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10439498B2 (en) | 2018-02-26 | 2019-10-08 | Toyota Jidosha Kabushiki Kaisha | Boost converter |
-
2015
- 2015-01-08 JP JP2015001988A patent/JP2016127765A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10439498B2 (en) | 2018-02-26 | 2019-10-08 | Toyota Jidosha Kabushiki Kaisha | Boost converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5223711B2 (en) | Uninterruptible power system | |
| JP6087666B2 (en) | Power converter | |
| Ellabban et al. | An overview for the Z-Source Converter in motor drive applications | |
| US9203323B2 (en) | Very high efficiency uninterruptible power supply | |
| JP5631499B2 (en) | Power converter | |
| CN103620912A (en) | Uninterruptible power supply system | |
| JP6666174B2 (en) | Power converter | |
| JP5228384B2 (en) | Power converter | |
| KR20180052759A (en) | Uninterruptible power supply | |
| US20150200607A1 (en) | Power converter | |
| JP2009095075A (en) | 3 level voltage reversible chopper | |
| JP5516107B2 (en) | Three-phase power converter | |
| JP5362657B2 (en) | Power converter | |
| JP2006121812A (en) | Method for controlling power conversion device | |
| JP2016127765A (en) | Power conversion device | |
| Lei et al. | PWAM boost-converter-inverter system for EV engine starter/alternator | |
| JP2009219174A (en) | Motor driver | |
| JP4764986B2 (en) | Motor drive device for three-phase variable speed motor drive | |
| Mademlis et al. | Comparative study of the torque ripple and iron losses of a permanent magnet synchronous generator driven by multilevel converters | |
| JP5400956B2 (en) | Power converter | |
| JP5158491B2 (en) | Control method of uninterruptible power supply | |
| CN113632364A (en) | Power conversion unit | |
| Katebi et al. | Efficiency improvement of fault-tolerant three-level power converters | |
| JP6440067B2 (en) | Power converter | |
| JP7471527B2 (en) | Train drive unit |